JP5822952B2 - Solar cell and method for manufacturing solar cell - Google Patents

Solar cell and method for manufacturing solar cell Download PDF

Info

Publication number
JP5822952B2
JP5822952B2 JP2013551831A JP2013551831A JP5822952B2 JP 5822952 B2 JP5822952 B2 JP 5822952B2 JP 2013551831 A JP2013551831 A JP 2013551831A JP 2013551831 A JP2013551831 A JP 2013551831A JP 5822952 B2 JP5822952 B2 JP 5822952B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor substrate
solar cell
region
conductive paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013551831A
Other languages
Japanese (ja)
Other versions
JPWO2013100084A1 (en
Inventor
三浦 好雄
好雄 三浦
太田 大助
大助 太田
知美 綿谷
知美 綿谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2013551831A priority Critical patent/JP5822952B2/en
Publication of JPWO2013100084A1 publication Critical patent/JPWO2013100084A1/en
Application granted granted Critical
Publication of JP5822952B2 publication Critical patent/JP5822952B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20Conductive material dispersed in non-conductive organic material
    • H01B1/22Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells

Description

本発明は、太陽電池などの電極の形成に用いられる電極用導電性ペースト、この電極用導電性ペーストを使用して基板上に電極を形成する工程を含む太陽電池、および太陽電池の製造方法に関する。   The present invention relates to an electrode conductive paste used for forming an electrode of a solar cell, a solar cell including a step of forming an electrode on a substrate using the electrode conductive paste, and a method for manufacturing the solar cell. .

現在、使用されている太陽電池の多くは、結晶シリコン基板を用いた結晶シリコン系太陽電池である。結晶シリコン系の太陽電池の製造では、一導電型のシリコン基板の受光面側に逆導電型層と反射防止膜とを形成した後、反射防止膜上の少なくとも一部と、シリコン基板の非受光面側の略全面とに導電性ペーストを印刷して、これを焼成して受光面側の表面電極と非受光面側の裏面電極とを形成する方法が知られている。   Many of the solar cells currently used are crystalline silicon solar cells using a crystalline silicon substrate. In the manufacture of crystalline silicon-based solar cells, after forming a reverse conductivity type layer and an antireflection film on the light receiving surface side of one conductivity type silicon substrate, at least part of the antireflection film and non-light reception of the silicon substrate A method is known in which a conductive paste is printed on substantially the entire surface side, and this is fired to form a surface electrode on the light-receiving surface side and a back electrode on the non-light-receiving surface side.

例えばp型のシリコン基板を使用した太陽電池では、表面電極を形成するための電極用導電性ペーストには、銀を主成分とする導電性ペースト(以下、銀ペーストという)が用いられる。   For example, in a solar cell using a p-type silicon substrate, a conductive paste containing silver as a main component (hereinafter referred to as a silver paste) is used as an electrode conductive paste for forming a surface electrode.

表面電極の形成工程では、焼成過程において、導電性ペーストに添加されているガラスフリットの作用によって導電性ペーストの下にある反射防止膜を溶融し除去して、導電性ペースト中の金属成分とシリコン基板との間でオーミックコンタクトが可能となるファイヤースルーと呼ばれる現象が利用される。   In the surface electrode forming step, the antireflective film under the conductive paste is melted and removed by the action of the glass frit added to the conductive paste in the firing process, so that the metal components in the conductive paste and silicon are removed. A phenomenon called fire-through that enables ohmic contact with the substrate is used.

太陽電池の表面は、表面電極が形成されていない第1領域と、表面電極が形成された第2領域とからなる。ここで、第2領域は、通常、表面電極によって遮光されるので、光吸収による電子正孔対の生成に寄与しない。このことは一般にシャドウロスと呼ばれる。このシャドウロスを低減するために、表面電極は細長い多数の集電電極(フィンガー電極)と、インナーリードを半田付けするための数本程度の出力取出電極(バスバー電極)とからなる。   The surface of the solar cell is composed of a first region where the surface electrode is not formed and a second region where the surface electrode is formed. Here, since the second region is usually shielded by the surface electrode, it does not contribute to the generation of electron-hole pairs by light absorption. This is generally called shadow loss. In order to reduce this shadow loss, the surface electrode is composed of a large number of elongated current collecting electrodes (finger electrodes) and several output extraction electrodes (bus bar electrodes) for soldering the inner leads.

表面電極に要求される特性は、主として電気的特性(コンタクト抵抗および配線抵抗が小さいなど)と、機械的特性(基板およびインナーリードとの接着強度が大きいなど)とである。太陽電池の電気出力は、短絡電流密度(Jsc)と開放電圧(Voc)と曲線因子(FF)との積で表されるが、コンタクト抵抗および配線抵抗はFFを決定づける主要因となりうる。   The characteristics required for the surface electrode are mainly electrical characteristics (such as low contact resistance and wiring resistance) and mechanical characteristics (such as high adhesion strength between the substrate and the inner lead). The electrical output of the solar cell is represented by the product of the short circuit current density (Jsc), the open circuit voltage (Voc), and the fill factor (FF), but the contact resistance and the wiring resistance can be the main factors that determine the FF.

上記の諸特性が改善された電極を形成するために、種々の電極形成用の導電性ペーストが提案されている。例えば特開平11−213754号公報には、銀粉末、ガラス粉末、有機ビヒクルおよび有機溶媒等を成分とする導電性ペースト中に、塩化物、臭化物およびフッ化物が添加されたものが開示されている。また、例えば特表2011−519150号公報には、導電性粒子が銀粒子と、Pd、Ir、Pt、Ru、Ti、およびCoからなる群から選択される金属の粒子とが含まれる太陽電池のグリッド電極用導電性ペーストが開示されている。さらに、例えば特開2011−25035号公報には、銅酸化物を含むガラスフリットを有する太陽電池電極用銀ペーストが開示されている。   In order to form an electrode with improved properties, various conductive pastes for forming an electrode have been proposed. For example, Japanese Patent Application Laid-Open No. 11-213754 discloses a conductive paste containing silver powder, glass powder, organic vehicle, organic solvent, and the like to which chloride, bromide and fluoride are added. . Further, for example, Japanese Patent Publication No. 2011-519150 discloses a solar cell in which conductive particles include silver particles and metal particles selected from the group consisting of Pd, Ir, Pt, Ru, Ti, and Co. A conductive paste for a grid electrode is disclosed. Furthermore, for example, Japanese Patent Application Laid-Open No. 2011-25035 discloses a silver paste for a solar cell electrode having a glass frit containing a copper oxide.

しかし、従来の銀ペーストを用いて形成した電極を備えた太陽電池では、電極のコンタクト抵抗などの電気的特性が不十分であり、電気的特性のさらなる向上が望まれている。   However, in a solar cell including an electrode formed using a conventional silver paste, electrical characteristics such as contact resistance of the electrode are insufficient, and further improvement of the electrical characteristics is desired.

本発明は上記課題に鑑みてなされたものであり、電極のコンタクト抵抗を低減することができて、太陽電池などの電気的特性の向上に有用な電極用導電性ペースト、この電極用導電性ペーストを使用して半導体基板上に電極を形成する工程を含む太陽電池、および太陽電池の製造方法を提供することを主たる目的とする。   The present invention has been made in view of the above problems, and can reduce the contact resistance of an electrode and is useful for improving the electrical characteristics of a solar cell, etc., and the conductive paste for an electrode It is a main object to provide a solar cell including a step of forming an electrode on a semiconductor substrate using the method, and a method for manufacturing the solar cell.

本発明者らは、半導体基板の上に導電性ペーストを塗布し焼成して作製した電極の電気的特性について研究した結果、ガラス成分を含んだ電極においては、ガラス成分の導電性能がコンタクト抵抗および配線抵抗に少なからず影響を及ぼすことを知見して、本発明を見出すに至った。   As a result of studying the electrical characteristics of an electrode produced by applying and baking a conductive paste on a semiconductor substrate, the present inventors have found that in an electrode containing a glass component, the conductive performance of the glass component is the contact resistance and The inventors have found that the present invention has an influence on the wiring resistance, and have found the present invention.

本発明の一形態に係る太陽電池は、半導体基板と、該半導体基板の一主面上の第1領域に配置された反射防止膜と、前記半導体基板の一主面上の前記第1領域とは異なる領域である第2領域に配置された、電極用導電性ペーストを焼成してなる電極とを備えている太陽電池であって、前記電極用導電性ペーストは、銀を主成分とする導電成分と、ロジウムおよびバナジウムをいずれも金属の状態で添加されているガラスフリットとを有する。
A solar cell according to an aspect of the present invention includes a semiconductor substrate, an antireflection film disposed in a first region on one main surface of the semiconductor substrate, and the first region on one main surface of the semiconductor substrate. is a solar cell and an electrode formed by firing different is a region disposed in the second region, collector electrode conductive paste, the electrode conductive paste containing silver as a main component It has a conductive component and a glass frit to which rhodium and vanadium are both added in a metallic state.

また、本発明の一形態に係る太陽電池の製造方法は、半導体基板と、該半導体基板の一主面上の第1領域に配置された反射防止膜と、前記半導体基板の一主面上の前記第1領域とは異なる領域である第2領域に配置された電極とを備えている太陽電池の製造方法であって、前記半導体基板の一主面上に前記反射防止膜を形成する第1工程と、銀を主成分とする導電成分と、ロジウムおよびバナジウムをいずれも金属の状態で添加されているガラスフリットとを有する、電極用導電性ペーストを前記反射防止膜上に電極パターンで配置する第2工程と、前記電極用導電性ペーストを焼成して該電極用導電性ペーストの下に位置している前記反射防止膜を除去することによって、前記反射防止膜を前記半導体基板の前記第1領域に配置させるとともに、前記半導体基板の前記第2領域に前記電極用導電性ペーストを焼成してなる前記電極を形成する第3工程とを有する。
A method for manufacturing a solar cell according to an aspect of the present invention includes a semiconductor substrate, an antireflection film disposed in a first region on one main surface of the semiconductor substrate, and one main surface of the semiconductor substrate. A method for manufacturing a solar cell comprising an electrode disposed in a second region that is different from the first region, wherein the antireflection film is formed on one main surface of the semiconductor substrate. A conductive paste for an electrode having a process, a conductive component mainly composed of silver, and a glass frit to which rhodium and vanadium are both added in a metal state is disposed on the antireflection film in an electrode pattern And baking the electrode conductive paste to remove the antireflection film located under the electrode conductive paste, thereby forming the antireflection film on the semiconductor substrate. When placed in the area In, and a third step of forming the electrode formed by sintering the electrode conductive paste in the second region of the semiconductor substrate.

上記構成の太陽電池および太陽電池の製造方法によれば、コンタクト抵抗、配線抵抗などの電気的特性の改善した太陽電池を提供できる。 According to the manufacturing method of the solar cell, and solar-cell having the above structure can provide improved solar cell electrical characteristics, such as contact resistance, the wiring resistance.

図1は、本発明の一形態に係る太陽電池の一例を受光面側からみた平面模式図である。FIG. 1 is a schematic plan view of an example of a solar cell according to one embodiment of the present invention as viewed from the light-receiving surface side. 図2は、本発明の一形態に係る太陽電池の一例を非受光面側からみた平面模式図である。FIG. 2 is a schematic plan view of an example of the solar cell according to one embodiment of the present invention, as viewed from the non-light-receiving surface side. 図3は、本発明の一形態に係る太陽電池の一例を模式的に示す図であり、図1におけるK−K線の一点鎖線で示した領域で切断した断面図である。FIG. 3 is a diagram schematically illustrating an example of a solar cell according to one embodiment of the present invention, and is a cross-sectional view taken along a region indicated by a dashed line in FIG. 図4(a)〜(e)は、それぞれ本発明の一形態に係る太陽電池の製造方法の一例を模式的に示す太陽電池の断面図である。FIGS. 4A to 4E are cross-sectional views of solar cells schematically showing an example of a method for manufacturing a solar cell according to one embodiment of the present invention. 図5は、本発明の一形態に係る太陽電池の一例を裏面側からみた平面模式図である。FIG. 5 is a schematic plan view of an example of a solar cell according to an embodiment of the present invention, viewed from the back side. 図6は、本発明の一形態に係る太陽電池の一例を示す模式図であり、図5におけるL−L線の一点鎖線で示した領域で切断した断面図である。6 is a schematic view illustrating an example of a solar cell according to one embodiment of the present invention, and is a cross-sectional view cut along a region indicated by a dashed line in FIG.

以下に、本発明に係る電極用導電性ペースト(以下、導電性ペーストという)、この導電性ペーストを用いた太陽電池およびその製造方法の形態例について図面を参照しながら詳細に説明する。なお、図面は模式的に示したものであるので、図面における各構成の寸法比および位置関係等は適宜変更しうる。   Hereinafter, a conductive paste for an electrode according to the present invention (hereinafter referred to as a conductive paste), a solar cell using the conductive paste, and a method for manufacturing the same will be described in detail with reference to the drawings. In addition, since drawing is shown typically, the dimension ratio of each structure in a drawing, a positional relationship, etc. can be changed suitably.

<導電性ペースト>
本実施形態で用いる導電性ペーストは、銀粉末、ガラスフリットおよび有機ビヒクル等を含んでいる。ここで、導電性ペーストは、銀を主成分とする導電成分と、下記元素Aが添加されているガラスフリットとを有する。元素Aとは、バナジウム、ニオブ、タンタル、コバルト、ニッケル、ルテニウム、ロジウム、パラジウム、レニウム、オスミウム、イリジウム、白金、銀および金から選択される1種以上をいうものとする。なお、「主成分」とは導電成分を100質量部とした場合に50質量部以上をいうものとする。
<Conductive paste>
The conductive paste used in this embodiment includes silver powder, glass frit, an organic vehicle, and the like. Here, the conductive paste has a conductive component mainly composed of silver and a glass frit to which the following element A is added. The element A is one or more selected from vanadium, niobium, tantalum, cobalt, nickel, ruthenium, rhodium, palladium, rhenium, osmium, iridium, platinum, silver and gold. The “main component” means 50 parts by mass or more when the conductive component is 100 parts by mass.

また、元素Aは、下記金属A1および下記化合物A2の少なくとも一方の状態で添加されている。金属A1とは、バナジウム、ニオブ、タンタル、コバルト、ニッケル、ルテニウム、ロジウム、パラジウム、レニウム、オスミウム、イリジウム、白金、銀および金から選択される1種以上をいうものとする。また、化合物A2とは、バナジウム化合物、ニオブ化合物、タンタル化合物、コバルト化合物、ニッケル化合物、ルテニウム化合物、ロジウム化合物、パラジウム化合物、レニウム化合物、オスミウム化合物、イリジウム化合物、白金化合物、硫化銀、フッ化銀、臭化銀、ヨウ化銀、硝酸銀、硫酸銀、酢酸銀および有機銀化合物から選択される1種以上をいうものとする。   The element A is added in at least one state of the following metal A1 and the following compound A2. The metal A1 means one or more selected from vanadium, niobium, tantalum, cobalt, nickel, ruthenium, rhodium, palladium, rhenium, osmium, iridium, platinum, silver, and gold. The compound A2 is a vanadium compound, niobium compound, tantalum compound, cobalt compound, nickel compound, ruthenium compound, rhodium compound, palladium compound, rhenium compound, osmium compound, iridium compound, platinum compound, silver sulfide, silver fluoride, It shall mean at least one selected from silver bromide, silver iodide, silver nitrate, silver sulfate, silver acetate and organic silver compounds.

特に、上記元素Aが、バナジウム、ニオブ、タンタル、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウムおよび白金から選択される1種以上であると、導電性ペーストのファイヤースルー性が良好となるのでよく、さらに望ましくは上記元素Aとして、バナジウムおよびロジウムであるとすると特性および耐久性に優れた太陽電池素子とすることができるのでよい。   In particular, when the element A is at least one selected from vanadium, niobium, tantalum, ruthenium, rhodium, palladium, osmium, iridium and platinum, the fire-through property of the conductive paste may be improved. Desirably, when the element A is vanadium or rhodium, a solar cell element having excellent characteristics and durability can be obtained.

銀粉末は高純度の銀または銀を主成分とする合金を主成分とする。銀粉末の形状に特に制限はないが、球状またはフレーク状等の粉末を使用することができる。また、銀粉末の粒径は導電性ペーストの塗布(または、印刷)条件、および焼成条件によって適宜選択されるが、平均粒径0.1〜10μmの粉末が印刷性および焼成特性の観点から適している。   The silver powder contains high-purity silver or an alloy containing silver as a main component. Although there is no restriction | limiting in particular in the shape of silver powder, Powders, such as spherical shape or flake shape, can be used. The particle size of the silver powder is appropriately selected depending on the application (or printing) conditions of the conductive paste and the firing conditions, but a powder having an average particle size of 0.1 to 10 μm is suitable from the viewpoint of printability and firing characteristics. ing.

ガラスフリット中には、上述したように化合物が含まれてもよいが、この化合物は例えば、ハロゲン化物、酸化物、シアン化物、水酸化物、無機酸化物などの無機化合物、または、アルキル化合物もしくは有機酸化合物などの有機化合物である。   The glass frit may contain a compound as described above, and this compound is, for example, an inorganic compound such as a halide, oxide, cyanide, hydroxide, inorganic oxide, or an alkyl compound or Organic compounds such as organic acid compounds.

ガラスフリットの他の成分は特に制限は無いが、ガラス材料としてPbO−SiO系、SiO−Bi−PbO系、またはB−SiO−PbO系などの鉛系ガラスを用いることができるほか、B−SiO−Bi系、またはB−SiO−ZnO系などの非鉛系ガラスも用いることができる。なお、環境問題に対する意識の高まりから、最近では非鉛系ガラスの使用が増加しているので、非鉛系のガラス材料を用いるとよいが、発明者らが繰り返し行ったテストでは、SiOおよびPbOを含有するものが、触媒作用の効果が顕著に現れ、太陽電池の特性向上に有効であることがわかった。Other components of the glass frit are not particularly limited, but lead glass such as PbO—SiO 2 , SiO 2 —Bi 2 O 3 —PbO, or B 2 O 3 —SiO 2 —PbO is used as a glass material. In addition, non-lead glass such as B 2 O 3 —SiO 2 —Bi 2 O 3 or B 2 O 3 —SiO 2 —ZnO can also be used. In recent years, the use of lead-free glass has been increasing due to increased awareness of environmental problems, so it is better to use lead-free glass material. However, in the tests repeatedly conducted by the inventors, SiO 2 and It has been found that those containing PbO have a remarkable catalytic effect and are effective in improving the characteristics of solar cells.

さらに、本実施形態の電極用ペーストに含まれる銀粉末の含有質量部100に対して、ガラスフリットの含有質量部は1以上30以下、より好ましくは2以上13以下とする。ガラスフリットの含有質量部をこの数値範囲内にすることによって、形成された電極自体の抵抗を大きく上げることなく、シリコン基板と電極との接着強度およびコンタクト抵抗を良好にすることができる。   Furthermore, the content part by mass of the glass frit is 1 or more and 30 or less, more preferably 2 or more and 13 or less, with respect to the content part 100 of the silver powder contained in the electrode paste of the present embodiment. By making the content part of the glass frit within this numerical range, the adhesion strength and contact resistance between the silicon substrate and the electrode can be improved without greatly increasing the resistance of the formed electrode itself.

有機ビヒクルは、バインダーとして使用される樹脂成分を有機溶剤に溶解して得られる。有機バインダーとしては、例えばセルロース系樹脂、アクリル樹脂またはアルキッド樹脂等、有機溶剤としては、例えばターピネオールまたはブチルカルビトールアセテート等が使用される。   The organic vehicle is obtained by dissolving a resin component used as a binder in an organic solvent. As the organic binder, for example, a cellulose-based resin, an acrylic resin, or an alkyd resin is used. As the organic solvent, for example, terpineol or butyl carbitol acetate is used.

<太陽電池素子の基本構成>
太陽電池の一形態である太陽電池素子の基本構成について説明する。図1乃至3に示すように、太陽電池素子10は、半導体基板1と、半導体基板1の一主面上の第1領域に配置された反射防止膜である反射防止層4と、半導体基板1の一主面上の前記第1領域とは異なる領域である第2領域に配置された、上記の電極用導電性ペーストを焼成してなる電極とを備えている。この電極中には特にバナジウムおよびロジウムが含有されていると実施例にて説明するように、特性が良好で耐久性に優れた太陽電池素子とすることができるのでよい。
<Basic configuration of solar cell element>
A basic configuration of a solar cell element which is one form of the solar cell will be described. As shown in FIGS. 1 to 3, the solar cell element 10 includes a semiconductor substrate 1, an antireflection layer 4 that is an antireflection film disposed in a first region on one main surface of the semiconductor substrate 1, and the semiconductor substrate 1. And an electrode formed by firing the conductive paste for an electrode, which is disposed in a second region that is different from the first region on one main surface. As will be described in Examples, vanadium and rhodium are particularly contained in this electrode, so that a solar cell element having good characteristics and excellent durability can be obtained.

また、太陽電池素子10は、光が入射する表面(受光面、図3における上面)である第1面9aと、その反対面である裏面(非受光面、図3における下面)である第2面9bとを有する。さらに、太陽電池素子10は、半導体基板1の第1面9aに設けられた反射防止層4および表面電極である第1電極5と、半導体基板1の第2面9b上に設けられた裏面電極である第2電極6を備えている。なお、半導体基板1は一導電型層である第1半導体部2と、その第1面9a側に設けられた逆導電型層の第2半導体部3とを有する。   Further, the solar cell element 10 has a first surface 9a that is a surface on which light is incident (light receiving surface, upper surface in FIG. 3) and a second surface that is the opposite surface (non-light receiving surface, lower surface in FIG. 3). Surface 9b. Furthermore, the solar cell element 10 includes an antireflection layer 4 provided on the first surface 9a of the semiconductor substrate 1 and a first electrode 5 that is a front surface electrode, and a back electrode provided on the second surface 9b of the semiconductor substrate 1. The second electrode 6 is provided. The semiconductor substrate 1 includes a first semiconductor part 2 that is a one-conductivity type layer and a second semiconductor part 3 that is a reverse-conductivity type layer provided on the first surface 9a side.

<太陽電池素子の具体例>
次に、太陽電池素子のより具体的な例について説明する。半導体基板1としては、所定のドーパント元素を有して一導電型(例えばp型)を呈する、単結晶シリコン基板または多結晶シリコン基板を用いることができる。半導体基板1の比抵抗は0.2〜2.0Ω・cm程度である。また、半導体基板1の厚みは、例えば、250μm以下であるのが好ましく、180μm以下とするのがさらに好ましい。また、半導体基板1の形状は、特に限定されるものではないが、平面視して四角形状であれば、製法上および多数の太陽電池素子を配列して太陽電池モジュールを構成する際等の観点から好適である。
<Specific examples of solar cell elements>
Next, a more specific example of the solar cell element will be described. As the semiconductor substrate 1, a single crystal silicon substrate or a polycrystalline silicon substrate having a predetermined dopant element and exhibiting one conductivity type (for example, p-type) can be used. The specific resistance of the semiconductor substrate 1 is about 0.2 to 2.0 Ω · cm. The thickness of the semiconductor substrate 1 is preferably 250 μm or less, and more preferably 180 μm or less, for example. Further, the shape of the semiconductor substrate 1 is not particularly limited. However, as long as the semiconductor substrate 1 has a quadrangular shape in a plan view, it is possible to make a solar cell module by arranging a large number of solar cell elements on the manufacturing method. To preferred.

半導体基板1として、p型シリコン基板を用いる例を説明する。半導体基板1がp型を呈するようにする場合、ドーパント元素としては、例えばボロンまたはガリウムを添加するのが好適である。   An example in which a p-type silicon substrate is used as the semiconductor substrate 1 will be described. When the semiconductor substrate 1 is p-type, it is preferable to add, for example, boron or gallium as the dopant element.

第1半導体部2とpn接合を形成する第2半導体部3は、第1半導体部2と逆の導電型を呈する層であり、半導体基板1の第1面9a側に設けられている。第1半導体部2がp型の導電型を呈する場合であれば、第2半導体部3はn型の導電型を呈するように形成される。半導体基板1がp型の導電型を呈する場合には、第2半導体部3は半導体基板1における第1面9a側にリン等のドーパント元素を拡散させることによって形成できる。   The second semiconductor unit 3 that forms a pn junction with the first semiconductor unit 2 is a layer having a conductivity type opposite to that of the first semiconductor unit 2, and is provided on the first surface 9 a side of the semiconductor substrate 1. If the first semiconductor part 2 has a p-type conductivity, the second semiconductor part 3 is formed to have an n-type conductivity. When the semiconductor substrate 1 exhibits p-type conductivity, the second semiconductor portion 3 can be formed by diffusing a dopant element such as phosphorus on the first surface 9 a side of the semiconductor substrate 1.

反射防止層4は、第1面9aにおける光の反射率を低減させて、半導体基板1に吸収される光の量を増大させる。そして、光吸収によって生成する電子正孔対を増大させる役割を果たすことで太陽電池の変換効率の向上に寄与する。反射防止層4は、例えば、窒化シリコン膜、酸化チタン膜、酸化シリコン膜、もしくは酸化アルミニウム膜、またはそれらの積層膜とすることができる。反射防止層4の厚みは、構成する材料によって適宜選択されて、適当な入射光に対して無反射条件を実現できるように設定される。半導体基板1上に形成する反射防止層4の屈折率は1.8〜2.3程度、厚み500〜1200Å程度が好ましい。また、反射防止層4は半導体基板1の界面および粒界での少数キャリアの再結合による変換効率の低下を低減するパッシベーション膜としての機能も有しうる。   The antireflection layer 4 reduces the reflectance of light on the first surface 9 a and increases the amount of light absorbed by the semiconductor substrate 1. And it contributes to the improvement of the conversion efficiency of a solar cell by playing the role which increases the electron hole pair produced | generated by light absorption. The antireflection layer 4 can be, for example, a silicon nitride film, a titanium oxide film, a silicon oxide film, an aluminum oxide film, or a laminated film thereof. The thickness of the antireflection layer 4 is appropriately selected depending on the material constituting it, and is set so as to realize a non-reflection condition with respect to appropriate incident light. The refractive index of the antireflection layer 4 formed on the semiconductor substrate 1 is preferably about 1.8 to 2.3 and the thickness is about 500 to 1200 mm. The antireflection layer 4 can also have a function as a passivation film that reduces a decrease in conversion efficiency due to recombination of minority carriers at the interface and grain boundaries of the semiconductor substrate 1.

BSF(Back-Surface-Field)領域7は、半導体基板1の第2面9b側に内部電界を形成し、第2面9bの近傍での少数キャリアの再結合による変換効率の低下を低減させる役割を有している。BSF領域7は半導体基板1の第1半導体部2と同一の導電型を呈しているが、第1半導体部2が含有する多数キャリアの濃度よりも高い多数キャリア濃度を有している。これは、BSF領域7には、第1半導体部2にドープされているドーパント元素の濃度よりも高い濃度でドーパント元素が存在することを意味する。BSF領域7は、半導体基板1がp型を呈するのであれば、第2面9b側に例えばボロンまたはアルミニウムなどのドーパント元素を拡散させることによって、これらドーパント元素の濃度が1×1018〜5×1021atoms/cm程度となるように形成されるのが好適である。A BSF (Back-Surface-Field) region 7 forms an internal electric field on the second surface 9b side of the semiconductor substrate 1 and reduces a decrease in conversion efficiency due to recombination of minority carriers in the vicinity of the second surface 9b. have. The BSF region 7 has the same conductivity type as the first semiconductor portion 2 of the semiconductor substrate 1, but has a majority carrier concentration higher than the concentration of majority carriers contained in the first semiconductor portion 2. This means that the dopant element exists in the BSF region 7 at a concentration higher than the concentration of the dopant element doped in the first semiconductor portion 2. If the semiconductor substrate 1 is p-type, the BSF region 7 has a concentration of these dopant elements of 1 × 10 18 to 5 × by diffusing a dopant element such as boron or aluminum into the second surface 9b side. It is preferably formed so as to be about 10 21 atoms / cm 3 .

図1に示すように、第1電極5は、表面出力取出電極(フィンガー電極)5aと、表面集電電極(バスバー電極)5bとを有する。表面出力取出電極5aの少なくとも一部は、表面集電電極5bと交差している。この表面出力取出電極5aは、例えば1.3〜2.5mm程度の幅を有している。   As shown in FIG. 1, the 1st electrode 5 has the surface output extraction electrode (finger electrode) 5a and the surface current collection electrode (bus-bar electrode) 5b. At least a part of the surface output extraction electrode 5a intersects the surface current collection electrode 5b. The surface output extraction electrode 5a has a width of about 1.3 to 2.5 mm, for example.

一方、表面集電電極5bは、その線幅が50〜200μm程度であり、表面出力取出電極5aよりも細い。また、表面集電電極5bは、互いに1.5〜3mm程度の間隔を空けて複数設けられている。   On the other hand, the surface current collection electrode 5b has a line width of about 50 to 200 μm and is thinner than the surface output extraction electrode 5a. A plurality of surface current collecting electrodes 5b are provided with an interval of about 1.5 to 3 mm.

第1電極5の厚みは、10〜40μm程度である。第1電極5は、例えば銀粉末、ガラスフリット、有機ビヒクル等からなる電極形成用ペーストをスクリーン印刷等によって所望の形状に塗布した後、焼成することによって形成することができる。第1電極5の形成においては、焼成中に溶融したガラスフリットが反射防止層4を溶融・除去されて、さらに半導体基板1の最表面と反応した後に固着して、半導体基板1との電気的コンタクトを形成するとともに、機械的な接着強度を保持しているが、ガラスフリット中のガラス成分の多くは半導体基板1との界面に存在しやすく、これがコンタクト抵抗増加の原因となる。   The thickness of the first electrode 5 is about 10 to 40 μm. The first electrode 5 can be formed by applying an electrode forming paste made of, for example, silver powder, glass frit, organic vehicle or the like into a desired shape by screen printing or the like and then baking it. In the formation of the first electrode 5, the glass frit melted during firing melts and removes the antireflection layer 4, further reacts with the outermost surface of the semiconductor substrate 1, adheres, and electrically contacts the semiconductor substrate 1. While the contact is formed and the mechanical adhesive strength is maintained, most of the glass components in the glass frit are likely to be present at the interface with the semiconductor substrate 1, which causes an increase in contact resistance.

本実施形態においては、ガラスフリットには、上述したように、バナジウム、ニオブ、タンタル、コバルト、ニッケル、ルテニウム、ロジウム、パラジウム、レニウム、オスミウム、イリジウム、白金、銀および金から選択される1種以上が含まれている。これらの元素はガラスフリット中に分散して存在している。この場合、ガラスフリット中に金属単体で存在する場合または化合物として存在する場合がある。   In the present embodiment, as described above, the glass frit includes at least one selected from vanadium, niobium, tantalum, cobalt, nickel, ruthenium, rhodium, palladium, rhenium, osmium, iridium, platinum, silver, and gold. It is included. These elements are dispersed in the glass frit. In this case, the glass frit may exist as a single metal or as a compound.

このように、ガラスフリット中には上記元素が添加されているので、焼成して得られた電極の抵抗率が低下するのでコンタクト抵抗を低減させることができて、太陽電池特性である特にFFを改善することができる。また、ガラスフリット中に上記元素が含まれることでガラス軟化点が低下して第1電極5の接着強度が高められる。さらに、ガラスフリット中に添加されている金属および化合物は、銀ペーストを焼成する際にファイヤースルーを促進させる触媒作用として機能するので好適である。   As described above, since the above elements are added to the glass frit, the resistivity of the electrode obtained by firing is reduced, so that the contact resistance can be reduced, and particularly FF which is a solar cell characteristic. Can be improved. Moreover, the glass softening point is lowered and the adhesive strength of the first electrode 5 is increased by the inclusion of the above elements in the glass frit. Furthermore, metals and compounds added to the glass frit are suitable because they function as a catalytic action that promotes fire-through when the silver paste is fired.

また、バナジウムまたはその化合物を添加することによって、形成された電極において、ガラスフリットと銀との間にバナジウムが介在する結合構造となる。このように、従来のガラスフリットと銀とが直接結合する構造に対し、安定で強固な構造となるので、太陽電池の長期的な信頼性を向上させることができる。   Further, by adding vanadium or a compound thereof, in the formed electrode, a bonding structure in which vanadium is interposed between the glass frit and silver is obtained. As described above, since the structure is stable and strong with respect to the structure in which the conventional glass frit and silver are directly bonded, the long-term reliability of the solar cell can be improved.

さらに、ロジウムまたはその化合物を添加することによって、シリコン基板とのオーミックコンタクト性を向上させることができて、太陽電池の初期のFF値を向上させることが可能となる。   Furthermore, by adding rhodium or a compound thereof, ohmic contact with the silicon substrate can be improved, and the initial FF value of the solar cell can be improved.

また、バナジウムまたはその化合物の添加と合わせて、ロジウムまたはその化合物を添加することによって形成された電極とシリコン基板とのオーミックコンタクト性の低下を抑制することができて、初期の光電変換効率の低下を抑えることが可能となり、光電変換効率が高く、長期的な信頼性も向上した太陽電池を提供することが可能となる。   In addition to the addition of vanadium or a compound thereof, addition of rhodium or a compound thereof can suppress a reduction in ohmic contact between the electrode formed and the silicon substrate, thereby reducing the initial photoelectric conversion efficiency. Therefore, it is possible to provide a solar cell with high photoelectric conversion efficiency and improved long-term reliability.

ガラスフリット中へのロジウムおよびバナジウムの添加量は、ロジウムはガラスフリット中に0.001〜0.05質量%程度が好適であり、バナジウムはガラスフリット中に0.9〜9質量%程度が好適である。なぜなら、ロジウムのガラスフリット中への添加量が上記範囲内であれば、特に太陽電池の初期のFF値等の電気的特性の向上および電極と半導体基板との接着強度の向上に効果があり、さらに太陽電池の長期的な信頼性が向上するからである。また、バナジウムのガラスフリット中への添加量が上記範囲内であれば、特に太陽電池の長期的な信頼性の向上および太陽電池の初期のFF値が維持される。   The amount of rhodium and vanadium added to the glass frit is preferably about 0.001 to 0.05% by mass for rhodium in the glass frit, and about 0.9 to 9% by mass for vanadium in the glass frit. It is. Because, if the amount of rhodium added to the glass frit is within the above range, it is effective in improving the electrical characteristics such as the initial FF value of the solar cell and improving the adhesion strength between the electrode and the semiconductor substrate, This is because the long-term reliability of the solar cell is improved. If the amount of vanadium added to the glass frit is within the above range, the long-term reliability improvement of the solar cell and the initial FF value of the solar cell are maintained.

第1電極5は上述のように形成した下地電極層と、その上にめっき法によって形成した導電層であるめっき電極層とから構成されていてもよい。   The 1st electrode 5 may be comprised from the base electrode layer formed as mentioned above, and the plating electrode layer which is a conductive layer formed on it by the plating method.

第2電極6は、図2に示すように、裏面出力取出電極6aと裏面集電電極6bとを有する。本実施形態の裏面出力取出電極6aの厚みは10〜30μm程度、幅は1.3〜7mm程度である。裏面出力取出電極6aは、例えば銀ペーストを所望の形状に塗布した後、焼成することによって形成できる。また、裏面集電電極6bは、厚みが15〜50μm程度であり、半導体基板1の第2面9bの裏面出力取出電極6aの一部を除いた略全面に形成される。この裏面集電電極6bは、例えばアルミニウムペーストを所望の形状に塗布した後、焼成することによって形成することができる。   As shown in FIG. 2, the second electrode 6 includes a back surface output extraction electrode 6a and a back surface collecting electrode 6b. The back surface output extraction electrode 6a of the present embodiment has a thickness of about 10 to 30 μm and a width of about 1.3 to 7 mm. The back surface output extraction electrode 6a can be formed by, for example, applying a silver paste in a desired shape and baking it. The back current collecting electrode 6b has a thickness of about 15 to 50 μm and is formed on substantially the entire surface of the second surface 9b of the semiconductor substrate 1 excluding a part of the back surface output extraction electrode 6a. This back surface collecting electrode 6b can be formed by, for example, applying an aluminum paste in a desired shape and then baking it.

本実施形態の導電性ペーストは裏面出力取出電極6aの形成にも適している。裏面出力取出電極6aに求められる主な特性は、半導体基板1との接着強度の大きさ、裏面集電電極6bとの良好な電気的コンタクト、および、電極そのものの抵抗値である。本実施形態の導電性ペーストを使用することによって、これらの特性の改善した裏面出力取出電極6aを形成することができる。   The conductive paste of this embodiment is also suitable for forming the back surface output extraction electrode 6a. The main characteristics required for the back surface output extraction electrode 6a are the magnitude of the adhesive strength with the semiconductor substrate 1, the good electrical contact with the back surface collecting electrode 6b, and the resistance value of the electrode itself. By using the conductive paste of this embodiment, the back surface output extraction electrode 6a with improved characteristics can be formed.

<太陽電池素子の製造方法>
次に、太陽電池素子10の製造方法について説明する。上述したように、太陽電池素子10は半導体基板1と、この半導体基板1の一主面上の第1領域に配置された反射防止層4と、半導体基板1の一主面上の第2領域に配置された、上記の導電性ペーストを焼成してなる電極とを備えている。このように構成された太陽電池素子10の製造は、半導体基板1の一主面上に反射防止層4を形成する第1工程と、上述した導電性ペーストを反射防止層4上に配置する第2工程と、上述した導電性ペーストを焼成してこの導電性ペーストの下に位置している反射防止層4を除去することによって、反射防止層4を半導体基板1の第1領域に配置させるとともに半導体基板1の第2領域に電極を形成する第3工程とを含む。
<Method for producing solar cell element>
Next, the manufacturing method of the solar cell element 10 is demonstrated. As described above, the solar cell element 10 includes the semiconductor substrate 1, the antireflection layer 4 disposed in the first region on the one main surface of the semiconductor substrate 1, and the second region on the one main surface of the semiconductor substrate 1. And an electrode formed by firing the above-described conductive paste. The solar cell element 10 thus configured is manufactured by a first step of forming the antireflection layer 4 on one main surface of the semiconductor substrate 1 and a first step of disposing the above-described conductive paste on the antireflection layer 4. The antireflection layer 4 is disposed in the first region of the semiconductor substrate 1 by baking the conductive paste described above and removing the antireflection layer 4 located under the conductive paste in two steps. And a third step of forming an electrode in the second region of the semiconductor substrate 1.

次に、より具体的な製造方法について説明する。まず、図4(a)に示すように、第1半導体部2で構成された半導体基板1を準備する。この半導体基板1が単結晶シリコン基板の場合は、例えばFZ(フローティングゾーン)法またはCZ(チョクラルスキー)法などによって形成される。半導体基板1が多結晶シリコン基板の場合は、例えば鋳造法などによって形成される。なお、以下では、p型の多結晶シリコンを用いた例によって説明する。   Next, a more specific manufacturing method will be described. First, as shown in FIG. 4A, a semiconductor substrate 1 composed of a first semiconductor unit 2 is prepared. When the semiconductor substrate 1 is a single crystal silicon substrate, it is formed by, for example, the FZ (floating zone) method or the CZ (Czochralski) method. When the semiconductor substrate 1 is a polycrystalline silicon substrate, it is formed by, for example, a casting method. In the following description, an example using p-type polycrystalline silicon will be described.

最初に、例えば鋳造法によって多結晶シリコンのインゴットを作製する。次いで、そのインゴットを例えば250μm以下の厚みにスライスして半導体基板1を作製する。その後、半導体基板1の切断面の機械的ダメージ層および汚染層を除去するために、表面をNaOH、KOHまたはフッ硝酸などの溶液でごく微量エッチングするのが望ましい。なお、このエッチング工程後に、ウエットエッチング法またはドライエッチング法を用いて、半導体基板1の表面に微小な凹凸構造(テクスチャ)を形成するのが望ましい。テクスチャの形成によって、第1面9aにおける光の反射率が低減することで、太陽電池の変換効率が向上する。また、テクスチャの形成方法および形成条件によっては、前述のダメージ層除去工程を省略することも可能である。   First, a polycrystalline silicon ingot is produced by, for example, a casting method. Subsequently, the semiconductor substrate 1 is produced by slicing the ingot to a thickness of, for example, 250 μm or less. Thereafter, in order to remove the mechanical damage layer and the contamination layer on the cut surface of the semiconductor substrate 1, it is desirable that the surface is etched by a very small amount with a solution such as NaOH, KOH or hydrofluoric acid. In addition, it is desirable to form a minute uneven structure (texture) on the surface of the semiconductor substrate 1 by using a wet etching method or a dry etching method after this etching step. By the formation of the texture, the light reflectance on the first surface 9a is reduced, thereby improving the conversion efficiency of the solar cell. Further, depending on the texture forming method and forming conditions, the above-described damaged layer removing step can be omitted.

次に、図4(b)に示すように、半導体基板1における主に第1面9a側の表層内にn型の第2半導体部3を形成する。このような第2半導体部3は、ペースト状態にしたPを半導体基板1の表面に塗布して熱拡散させる塗布熱拡散法、ガス状態にしたオキシ塩化リン(POCl)を拡散源とした気相熱拡散法、または、リンイオンを直接拡散させるイオン打ち込み法などによって形成される。この第2半導体部3は0.1〜1μm程度の厚み、および40〜150Ω/□程度のシート抵抗に形成される。なお、第2半導体部3の形成方法は、上記方法に限定されるものではなく、例えば薄膜技術を用いて、水素化アモルファスシリコン膜または微結晶シリコン膜を含む結晶質シリコン膜などを形成してもよい。さらに、半導体基板1と第2半導体部3との間にi型シリコン領域を形成してもよい。Next, as shown in FIG. 4B, the n-type second semiconductor portion 3 is formed mainly in the surface layer of the semiconductor substrate 1 on the first surface 9a side. The second semiconductor unit 3 has a coating thermal diffusion method in which P 2 O 5 in a paste state is applied to the surface of the semiconductor substrate 1 for thermal diffusion, and phosphorus oxychloride (POCl 3 ) in a gas state is a diffusion source. The gas phase thermal diffusion method, or the ion implantation method for directly diffusing phosphorus ions is used. The second semiconductor portion 3 is formed with a thickness of about 0.1 to 1 μm and a sheet resistance of about 40 to 150Ω / □. Note that the method for forming the second semiconductor portion 3 is not limited to the above method. For example, a thin film technique is used to form a crystalline silicon film including a hydrogenated amorphous silicon film or a microcrystalline silicon film. Also good. Furthermore, an i-type silicon region may be formed between the semiconductor substrate 1 and the second semiconductor unit 3.

第2半導体部3形成時に、第2面9b側にも逆導電型層が形成された場合には、第2面9b側のみをエッチングして除去して、p型の導電型領域を露出させる。例えば、フッ硝酸溶液に半導体基板1における第2面9b側のみを浸して第2半導体部3を除去する。その後、第2半導体部3を形成する際に、半導体基板1の表面に付着した燐ガラスをエッチングして除去する。また、予め第2面9b側に拡散マスクを形成しておき、気相熱拡散法等によって第2半導体部3を形成して、続いて拡散マスクを除去するプロセスによっても、同様の構造を形成することが可能である。   When the second semiconductor portion 3 is formed, if a reverse conductivity type layer is also formed on the second surface 9b side, only the second surface 9b side is removed by etching to expose the p-type conductivity type region. . For example, the second semiconductor part 3 is removed by immersing only the second surface 9b side of the semiconductor substrate 1 in a hydrofluoric acid solution. Thereafter, when the second semiconductor portion 3 is formed, the phosphor glass adhering to the surface of the semiconductor substrate 1 is removed by etching. Also, a similar structure is formed by a process in which a diffusion mask is formed on the second surface 9b in advance, the second semiconductor portion 3 is formed by a vapor phase thermal diffusion method, and the diffusion mask is subsequently removed. Is possible.

以上により、第1半導体部2と第2半導体部3とを備えた半導体基板1を準備することができる。   As described above, the semiconductor substrate 1 including the first semiconductor unit 2 and the second semiconductor unit 3 can be prepared.

次に、図4(c)に示すように、反射防止膜である反射防止層4を形成する。反射防止層4は、窒化シリコン、酸化チタン、酸化シリコンまたは酸化アルミニウムなどからなる膜を、PECVD(Plasma Enhanced Chemical Vapor Deposition)法、熱CVD法、蒸着法またはスパッタリング法などを用いて形成される。例えば、窒化シリコン膜からなる反射防止層4をPECVD法で形成する場合であれば、反応室内を500℃程度としてシラン(SiH)とアンモニア(NH)との混合ガスを窒素(N)で希釈し、グロー放電分解でプラズマ化させて堆積させることで反射防止層4が形成される。Next, as shown in FIG. 4C, an antireflection layer 4 that is an antireflection film is formed. The antireflection layer 4 is formed of a film made of silicon nitride, titanium oxide, silicon oxide, aluminum oxide, or the like using a PECVD (Plasma Enhanced Chemical Vapor Deposition) method, a thermal CVD method, a vapor deposition method, a sputtering method, or the like. For example, when the antireflection layer 4 made of a silicon nitride film is formed by PECVD, the reaction chamber is set to about 500 ° C. and a mixed gas of silane (SiH 4 ) and ammonia (NH 3 ) is nitrogen (N 2 ). The antireflective layer 4 is formed by diluting with plasma and depositing it by plasma decomposition by glow discharge decomposition.

次に、図4(d)に示すように、半導体基板1の第2面9b側に、BSF領域7を形成する。製法としては、例えば、三臭化ボロン(BBr)を拡散源とした熱拡散法を用いて温度800〜1100℃程度で形成する方法、アルミニウムペーストを印刷法で塗布した後、温度600〜850℃程度で焼成してアルミニウムを半導体基板1に拡散する方法を用いることができる。アルミニウムペーストを印刷して焼成する方法を用いれば、印刷面だけに所望の拡散領域を形成することができるうえに、第2半導体部3の形成時に第2面9b側にも形成されているn型の逆導電型層を除去する必要がなく、第2面9b側の周辺部のみにレーザー等を用いてpn分離(pn接合部の連続領域を分離すること)を行なえばよい。なお、BSF領域7の形成方法は上記方法に限定されるものではなく、例えば薄膜技術を用いて、水素化アモルファスシリコン膜、または微結晶シリコン膜を含む結晶質シリコン膜などを形成してもよい。さらに、第1半導体部2と第3半導体層4との間にi型シリコン領域を形成してもよい。Next, as shown in FIG. 4D, the BSF region 7 is formed on the second surface 9 b side of the semiconductor substrate 1. As a production method, for example, a method of forming at a temperature of about 800 to 1100 ° C. using a thermal diffusion method using boron tribromide (BBr 3 ) as a diffusion source, an aluminum paste is applied by a printing method, and then a temperature of 600 to 850 is applied. A method in which aluminum is diffused into the semiconductor substrate 1 by baking at about 0 ° C. can be used. If a method of printing and baking aluminum paste is used, a desired diffusion region can be formed only on the printed surface, and n is also formed on the second surface 9b side when the second semiconductor portion 3 is formed. There is no need to remove the reverse conductivity type layer of the mold, and pn separation (separating the continuous region of the pn junction portion) may be performed using only a peripheral portion on the second surface 9b side. Note that the method for forming the BSF region 7 is not limited to the above method. For example, a hydrogenated amorphous silicon film or a crystalline silicon film including a microcrystalline silicon film may be formed using a thin film technique. . Furthermore, an i-type silicon region may be formed between the first semiconductor part 2 and the third semiconductor layer 4.

次に、図4(e)に示すように、第1電極5と第2電極6とを形成する。第1電極5は、銀を主成分とする導電成分と、上述したように、バナジウム、ニオブ、タンタル、コバルト、ニッケル、ルテニウム、ロジウム、パラジウム、レニウム、オスミウム、イリジウム、白金、銀および金から選択される1種以上が、上述した好適な添加量にて添加されているガラスフリットと、有機ビヒクルとを含有する導電性ペーストを用いて作製される。この導電性ペーストを、半導体基板1の第1面9aに塗布する。その後、最高温度600〜850℃で数十秒〜数十分程度焼成することによって、半導体基板1上に第1電極5が形成される。塗布法としては、スクリーン印刷法などを用いることができる。そして塗布後、好ましくは所定の温度で溶剤を蒸散させて乾燥させる。焼成過程ではファイヤースルーによって、高温下においてガラスフリットと反射防止層4が反応することで第1電極5が半導体基板1と電気的、機械的コンタクトを形成する。第1電極5は上述のように形成した下地電極層と、その上にめっき法によって形成しためっき電極層から構成されていてもよい。   Next, as shown in FIG. 4E, the first electrode 5 and the second electrode 6 are formed. The first electrode 5 is selected from a conductive component mainly composed of silver and vanadium, niobium, tantalum, cobalt, nickel, ruthenium, rhodium, palladium, rhenium, osmium, iridium, platinum, silver and gold as described above. One or more types are produced using a conductive paste containing the glass frit added in the above-described suitable addition amount and the organic vehicle. This conductive paste is applied to the first surface 9 a of the semiconductor substrate 1. Thereafter, the first electrode 5 is formed on the semiconductor substrate 1 by baking at a maximum temperature of 600 to 850 ° C. for several tens of seconds to several tens of minutes. As a coating method, a screen printing method or the like can be used. And after application | coating, Preferably a solvent is evaporated and dried at predetermined temperature. In the firing process, the first electrode 5 forms an electrical and mechanical contact with the semiconductor substrate 1 by the reaction of the glass frit and the antireflection layer 4 at a high temperature by fire-through. The 1st electrode 5 may be comprised from the base electrode layer formed as mentioned above, and the plating electrode layer formed on it by the plating method.

裏面集電電極6bは、例えばアルミニウムを主成分とする金属粉末と、ガラスフリットと有機ビヒクルとを含有するアルミニウムペーストを用いて作製される。このペーストを、裏面出力取出電極6aを形成する部位の一部を除いて、第2面9bのほぼ全面に塗布する。塗布法としては、スクリーン印刷法などを用いることができる。このようにペーストを塗布した後、所定の温度で溶剤を蒸散させて乾燥させる方が作業時にペーストがその他の部分に付着しにくいという観点から好ましい。   The back surface collecting electrode 6b is manufactured using, for example, an aluminum paste containing a metal powder mainly composed of aluminum, a glass frit, and an organic vehicle. This paste is applied to almost the entire second surface 9b except for a part of the portion where the back output electrode 6a is formed. As a coating method, a screen printing method or the like can be used. After applying the paste in this way, it is preferable to evaporate the solvent at a predetermined temperature and dry it from the viewpoint that the paste is less likely to adhere to other parts during operation.

裏面出力取出電極6aは、銀を主成分とする金属粉末と、ガラスフリットと、有機ビヒクルとを含有する銀ペーストを用いて作製される。この銀ペーストを予め決められた形状に塗布する。なお、銀ペーストは、アルミニウムペーストの一部と接する位置に塗布されることで、裏面出力取出電極6aと裏面集電電極6bとの一部が重なって電気的コンタクトを形成する。塗布法としては、スクリーン印刷法などを用いることができる。この塗布後、好ましくは所定の温度で溶剤を蒸散させて乾燥させる。   The back surface output extraction electrode 6a is manufactured using a silver paste containing a metal powder containing silver as a main component, a glass frit, and an organic vehicle. This silver paste is applied in a predetermined shape. The silver paste is applied at a position in contact with a part of the aluminum paste, so that a part of the back surface output extraction electrode 6a and the back surface collecting electrode 6b overlap to form an electrical contact. As a coating method, a screen printing method or the like can be used. After this application, the solvent is preferably evaporated and dried at a predetermined temperature.

そして、半導体基板1を焼成炉内にて最高温度が600〜850℃で数十秒〜数十分程度焼成することによって、第2電極6が半導体基板1の第2面9b側に形成される。裏面出力取出電極6aと裏面集電電極6bはどちらを先に塗布してもよく、また、同時に焼成してもよいし、どちらかを先に塗布・焼成してから、もう一方を塗布・焼成してもよい。   Then, the second electrode 6 is formed on the second surface 9b side of the semiconductor substrate 1 by baking the semiconductor substrate 1 at a maximum temperature of 600 to 850 ° C. for several tens of seconds to several tens of minutes in a baking furnace. . Either the back surface output electrode 6a or the back surface collecting electrode 6b may be applied first, or may be fired at the same time. Either one may be applied and fired first, and the other is applied and fired. May be.

なお、第2電極6は蒸着もしくはスパッタリング等の薄膜形成法、またはめっき法を用いて形成することも可能である。   The second electrode 6 can also be formed using a thin film forming method such as vapor deposition or sputtering, or a plating method.

以上のようにして、本実施形態の導電性ペースト、および太陽電池素子の製造方法によれば、コンタクト抵抗、配線抵抗などの電気的特性の改善した太陽電池素子10を作製できる。   As described above, according to the conductive paste of this embodiment and the method for manufacturing a solar cell element, the solar cell element 10 with improved electrical characteristics such as contact resistance and wiring resistance can be produced.

<変形例>
なお、本発明は上記実施形態に限定されるものではなく、以下のように、本発明の範囲内で多くの修正および変更を加えることができる。
<Modification>
In addition, this invention is not limited to the said embodiment, Many corrections and changes can be added within the scope of the present invention as follows.

例えば、半導体基板1の第2面9b側にパッシベーション膜を設けてもよい。このパッシベーション膜は、半導体基板1の裏面である第2面9bにおいて、少数キャリアの再結合を低減する役割を有するものである。パッシベーション膜としては、窒化シリコン、酸化シリコン、酸化チタンまたは酸化アルミニウムなどが使用できる。パッシベーション膜の厚みは、100〜2000Å程度に、PECVD法、熱CVD法、蒸着法またはスパッタリング法などを用いて形成すればよい。そのため、半導体基板1の第2面9b側の構造はPERC(Passivated Emitter and Rear Cell)構造またはPERL(Passivated Emitter Rear Locally-diffused)構造に用いられる第2面9b側の構造を用いることができる。本発明の導電性ペーストは、このような裏面パッシベーション膜上に導電性ペーストを塗布・焼成して電極を形成する工程にも好適に使用できる。   For example, a passivation film may be provided on the second surface 9 b side of the semiconductor substrate 1. This passivation film has a role of reducing minority carrier recombination on the second surface 9 b which is the back surface of the semiconductor substrate 1. As the passivation film, silicon nitride, silicon oxide, titanium oxide, aluminum oxide, or the like can be used. The passivation film may be formed to a thickness of about 100 to 2000 mm using a PECVD method, a thermal CVD method, a vapor deposition method, a sputtering method, or the like. Therefore, the structure on the second surface 9b side of the semiconductor substrate 1 can be a structure on the second surface 9b side used in a PERC (Passivated Emitter and Rear Cell) structure or a PERL (Passivated Emitter Rear Locally Diffused) structure. The electrically conductive paste of this invention can be used conveniently also for the process of apply | coating and baking an electrically conductive paste on such a back surface passivation film, and forming an electrode.

また、表面集電電極5bの長手方向に対して交差する両端部に表面集電電極5bと交差する線状の補助電極5cを形成してもよく、これにより、表面集電電極5bの一部で線切れが生じても、抵抗の上昇を低減し、他の表面集電電極5bを通して表面出力取出電極5aに電流を流すことができるので好適である。   Moreover, you may form the linear auxiliary electrode 5c which cross | intersects the surface current collection electrode 5b in the both ends which cross | intersect with the longitudinal direction of the surface current collection electrode 5b, and, thereby, a part of surface current collection electrode 5b Even if a line break occurs, the increase in resistance can be reduced and a current can flow to the surface output extraction electrode 5a through the other surface current collection electrode 5b.

また、第2電極6においても第1電極5と同様に、裏面出力取出電極6aと、裏面出力取出電極6aに対して交差する複数の線状の裏面集電電極6bとを有する形状であってもよく、下地電極層とめっき電極層よって形成されてもよい。   Similarly to the first electrode 5, the second electrode 6 has a back output output electrode 6 a and a plurality of linear back current collection electrodes 6 b intersecting the back output output electrode 6 a. Alternatively, it may be formed of a base electrode layer and a plating electrode layer.

半導体基板1の第1電極5形成位置において、第2半導体部3と同じ導電型であり、第2半導体部3よりも高濃度にドーピングされた領域(選択エミッタ領域)を形成してもよい。この時、選択エミッタ領域は第2半導体部3よりもシート抵抗が低く形成される。選択エミッタ領域のシート抵抗を低く形成することによって、電極とのコンタクト抵抗を低減することができる。選択エミッタ領域の形成方法の例としては、塗布熱拡散法または気相熱拡散法によって第2半導体部3を形成した後、リンガラスが残存する状態で第1電極5の電極形状に合わせて半導体基板1にレーザーを照射することによって、リンガラスから第2半導体部3へリンが再拡散することによって形成することができる。   A region (selective emitter region) having the same conductivity type as that of the second semiconductor portion 3 and doped at a higher concentration than the second semiconductor portion 3 may be formed at the position where the first electrode 5 is formed on the semiconductor substrate 1. At this time, the selective emitter region is formed with a sheet resistance lower than that of the second semiconductor portion 3. By making the sheet resistance of the selective emitter region low, the contact resistance with the electrode can be reduced. As an example of the method of forming the selective emitter region, after forming the second semiconductor portion 3 by the coating thermal diffusion method or the vapor phase thermal diffusion method, the semiconductor is formed in accordance with the electrode shape of the first electrode 5 with the phosphor glass remaining. By irradiating the substrate 1 with laser, phosphorus can be re-diffused from the phosphorus glass to the second semiconductor part 3.

また、半導体基板としてシリコン基板を用いた例について説明したが、これに限定されずシリコンと化学的性質等が類似する基板を用いることができる。   Further, although an example in which a silicon substrate is used as a semiconductor substrate has been described, the present invention is not limited to this, and a substrate similar in chemical property to silicon can be used.

図5は、さらに他の太陽電池素子10の一例を第2面9b側からみた平面模式図であり、図6は図5のL−L線の一点鎖線で示した領域における構造を模式的に示す断面図である。なお、図6においては簡単のため断面を示すハッチングを省略している。図5および図6に示すように、太陽電池素子10は、半導体基板1の第1面9a側および第2面9b側の両面側略全面に、パッシベーション層が形成されていることを特徴とする。すなわち、n型半導体領域3の上に第1パッシベーション層11とp型半導体領域2上に第2パッシベーション層12が形成されている。第1パッシベーション層11および第2パッシベーション層12は、例えば、ALD(Atomic Layer Deposition:原子層蒸着)法を用いることによって、半導体基板1の全周囲に同時に形成することができる。つまり、半導体基板1の側面9cにも、上記の酸化アルミニウムなどから成るパッシベーション層が形成される。さらに第1パッシベーション層11の上に反射防止層4が形成される。   FIG. 5 is a schematic plan view of another example of the solar cell element 10 as viewed from the second surface 9b side, and FIG. 6 schematically shows the structure in the region indicated by the one-dot chain line in FIG. It is sectional drawing shown. In FIG. 6, hatching indicating a cross section is omitted for simplicity. As shown in FIGS. 5 and 6, the solar cell element 10 is characterized in that a passivation layer is formed on substantially the entire surface of both sides of the first surface 9 a side and the second surface 9 b side of the semiconductor substrate 1. . That is, the first passivation layer 11 is formed on the n-type semiconductor region 3 and the second passivation layer 12 is formed on the p-type semiconductor region 2. The first passivation layer 11 and the second passivation layer 12 can be simultaneously formed on the entire periphery of the semiconductor substrate 1 by using, for example, an ALD (Atomic Layer Deposition) method. That is, a passivation layer made of the above-described aluminum oxide or the like is also formed on the side surface 9c of the semiconductor substrate 1. Further, the antireflection layer 4 is formed on the first passivation layer 11.

ALD法によって、例えば酸化アルミニウムから成るパッシベーション層を形成するには、次の方法による。   In order to form a passivation layer made of, for example, aluminum oxide by the ALD method, the following method is used.

まず、成膜室内に上述のシリコン多結晶などから成る半導体基板1を載置して、基板温度を100〜300℃に加熱する。次に、トリメチルアルミニウム等のアルミ原料を、アルゴンガス、窒素ガス等のキャリアガスとともに0.5秒間、半導体基板1上に供給して、半導体基板1の全周囲にアルミ原料を吸着させる(工程1)。   First, the semiconductor substrate 1 made of the above-described silicon polycrystal or the like is placed in the deposition chamber, and the substrate temperature is heated to 100 to 300 ° C. Next, an aluminum raw material such as trimethylaluminum is supplied onto the semiconductor substrate 1 together with a carrier gas such as argon gas or nitrogen gas for 0.5 seconds, and the aluminum raw material is adsorbed on the entire periphery of the semiconductor substrate 1 (step 1). ).

次に、窒素ガスによって成膜室内を1.0秒間パージすることによって、空間中のアルミ原料を除去するとともに、半導体基板1に吸着したアルミ原料のうち、原子層レベルで吸着した成分以外を除去する(工程2)。   Next, by purging the film formation chamber with nitrogen gas for 1.0 second, the aluminum material in the space is removed, and among the aluminum material adsorbed on the semiconductor substrate 1, components other than those adsorbed at the atomic layer level are removed. (Step 2).

次に、水またはオゾンガス等の酸化剤を、成膜室内に4.0秒間供給して、アルミ原料であるトリメチルアルミニウムのアルキル基であるCHを除去するとともに、アルミニウムの未結合手を酸化させ、半導体基板1に酸化アルミニウムの原子層を形成する(工程3)。Next, an oxidizing agent such as water or ozone gas is supplied into the film formation chamber for 4.0 seconds to remove CH 3 which is an alkyl group of trimethylaluminum which is an aluminum raw material, and to oxidize dangling bonds of aluminum. Then, an atomic layer of aluminum oxide is formed on the semiconductor substrate 1 (step 3).

次に、窒素ガスによって成膜室内を1.5秒間パージすることによって、空間中の酸化剤を除去するとともに、原子層レベルの酸化アルミニウム以外、例えば、反応に寄与しなかった酸化剤等を除去する(工程4)。   Next, purging the film formation chamber with nitrogen gas for 1.5 seconds removes the oxidant in the space and removes the oxidant that did not contribute to the reaction other than aluminum oxide at the atomic layer level. (Step 4).

そして、上記成膜工程1から工程4までの工程を複数回繰り返すことによって、所定厚みを有する酸化アルミニウム層を形成することができる。また、工程3で用いる酸化剤に水素を含有させることによって、酸化アルミニウム層に水素が含有されやすくなり、水素パッシベーション効果を増大させることもできる。   And the aluminum oxide layer which has predetermined thickness can be formed by repeating the process from the said film-forming process 1 to the process 4 in multiple times. Moreover, hydrogen is easily contained in the aluminum oxide layer by containing hydrogen in the oxidizing agent used in step 3, and the hydrogen passivation effect can be increased.

このように、第1パッシベーション層11および第2パッシベーション層12の形成において、ALD法を使用することによって、半導体基板1表面の微小な凹凸に応じて酸化アルミニウム層が形成されることから、表面パッシベーション効果を高めることができる。また、反射防止層4をALD法以外のPECVD法またはスパッタリング法を用いることによって、必要とする膜厚を速く形成することができ、生産性を向上させることができる。   Thus, in forming the first passivation layer 11 and the second passivation layer 12, an aluminum oxide layer is formed according to minute irregularities on the surface of the semiconductor substrate 1 by using the ALD method. The effect can be enhanced. Further, by using the PECVD method or the sputtering method other than the ALD method for the antireflection layer 4, the required film thickness can be formed quickly, and the productivity can be improved.

次に、表面電極5(第1出力取出電極5a、第1集電電極5b)と裏面電極6(第2出力取出電極6a、第2集電電極6b)とを以下のようにして形成する。   Next, the front electrode 5 (first output extraction electrode 5a, first current collection electrode 5b) and the back electrode 6 (second output extraction electrode 6a, second current collection electrode 6b) are formed as follows.

最初に、表面電極5について説明する。表面電極5は、例えば上述のように、銀を主成分として、金属元素Aおよび金属元素Bが添加されている導電成分と、ガラスフリットと、有機ビヒクルとを含有する導電性ペーストを用いて作製される。この導電性ペーストを、スクリーン印刷法などを用いて半導体基板1の第1面9aの反射防止層4上に塗布し、その後、ピーク温度600〜800℃で数十秒〜数十分程度焼成することによって表面電極5を形成する。   First, the surface electrode 5 will be described. For example, as described above, the surface electrode 5 is manufactured using a conductive paste containing silver as a main component, a conductive component to which the metal element A and the metal element B are added, a glass frit, and an organic vehicle. Is done. This conductive paste is applied onto the antireflection layer 4 on the first surface 9a of the semiconductor substrate 1 using a screen printing method or the like, and then baked for several tens of seconds to several tens of minutes at a peak temperature of 600 to 800 ° C. Thus, the surface electrode 5 is formed.

次に、BSF領域14および裏面電極6について説明する。ガラスフリットを含有したアルミニウムペーストを第2パッシベーション層12の上に直接、所定領域に塗布し、最高温度が600〜800℃の高温の熱処理を行なうファイヤースルー法によって、塗布されたペースト成分が第2パッシベーション層12を突き破り、半導体基板1の第2面9b側にBSF領域14が形成され、その上にアルミニウム層が形成される。なお、このアルミニウム層は裏面集電電極6bとして使用することができる。また、形成領域としては、例えば、第2面9bのうち図5に示すような形状に、裏面出力取出電極6aの一部が形成される領域内において形成すればよい。そして、裏面出力取出電極6aの形成においても、上述の銀を主成分として、金属元素Aおよび金属元素Bが添加されている導電成分と、ガラスフリットと、有機ビヒクルとを含有する導電性ペーストを用いて作製されることが望ましい。   Next, the BSF region 14 and the back electrode 6 will be described. An aluminum paste containing glass frit is applied directly onto the second passivation layer 12 in a predetermined region, and the applied paste component is applied to the second paste by a fire-through method in which high-temperature heat treatment is performed at a maximum temperature of 600 to 800 ° C. The BSF region 14 is formed on the second surface 9b side of the semiconductor substrate 1 by breaking through the passivation layer 12, and an aluminum layer is formed thereon. This aluminum layer can be used as the back current collecting electrode 6b. Further, the formation region may be formed, for example, in the shape of the second surface 9b as shown in FIG. 5 within a region where a part of the back surface output extraction electrode 6a is formed. Also in the formation of the back surface output extraction electrode 6a, a conductive paste containing the above-mentioned silver as a main component, the conductive component to which the metal element A and the metal element B are added, the glass frit, and the organic vehicle is used. It is desirable to make it using.

この導電性ペーストを、図5に示すように、3本の直線状に、その一部が裏面集電電極6bと接するように、第2パッシベーション層12上に塗布する。その後、最高温度600〜800℃で数十秒〜数十分程度焼成することによって、裏面出力取出電極6aを形成する。塗布法としては、スクリーン印刷法などを用いることができて、塗布後、所定の温度で溶剤を蒸散させて乾燥してもよい。裏面出力取出電極6aはアルミニウム層と接触することによって、裏面集電電極6bと接続される。   As shown in FIG. 5, this conductive paste is applied on the second passivation layer 12 in three straight lines so that a part thereof is in contact with the back surface collecting electrode 6b. Then, the back surface output extraction electrode 6a is formed by baking at a maximum temperature of 600 to 800 ° C. for several tens of seconds to several tens of minutes. As the coating method, a screen printing method or the like can be used. After coating, the solvent may be evaporated at a predetermined temperature and dried. The back surface output extraction electrode 6a is connected to the back surface collecting electrode 6b by contacting the aluminum layer.

なお、先に銀からなる裏出力取出電極6aを形成して、その後、アルミニウムからなる裏面集電電極6bを形成してもよい。また、裏面出力取出電極6aは半導体基板1と直接接触する必要はなく、第2出力取出電極7aと半導体基板1との間に第2パッシベーション層12が存在しても構わない。   Alternatively, the back output extraction electrode 6a made of silver may be formed first, and then the back surface collecting electrode 6b made of aluminum may be formed. Further, the back surface output extraction electrode 6 a does not need to be in direct contact with the semiconductor substrate 1, and the second passivation layer 12 may exist between the second output extraction electrode 7 a and the semiconductor substrate 1.

このように半導体基板1の略全面に第1パッシベーション層11および第2パッシベーション層12を形成した場合においても、上述のように、800℃以下での焼成が可能となり、パッシベーション層の効果を低下させることなく、焼成が可能となる。   As described above, even when the first passivation layer 11 and the second passivation layer 12 are formed over substantially the entire surface of the semiconductor substrate 1 as described above, baking at 800 ° C. or lower is possible, and the effect of the passivation layer is reduced. The firing is possible without any problems.

なお、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等差し支えない。例えば、上述のバナジウム、ニオブ、タンタル、ニッケル、ルテニウム、ロジウム、パラジウムなどの金属および化合物の少なくとも一方をガラスフリットに含有させた上に、さらに金属および化合物の少なくとも一方をペースト中にも直接添加しても良く、このようにすることによっても、上述した効果を期待することができる。   Note that the present invention is not limited to the above-described embodiment, and various modifications may be made without departing from the scope of the present invention. For example, the glass frit contains at least one of the above metals and compounds such as vanadium, niobium, tantalum, nickel, ruthenium, rhodium, and palladium, and at least one of the metal and the compound is directly added to the paste. The effect mentioned above can be expected also by doing in this way.

以下に、実施例について説明する。なお、参照図面は図1乃至5とする。まず、半導体基板1として、平面視して正方形の1辺が約156mm、厚さが約200μmの多結晶シリコン基板を複数枚用意した。これらの多結晶シリコン基板はボロンをドープすることによって、比抵抗1.5Ω・cm程度のp型の導電型を呈するようにした。そして、半導体基板1の表面のダメージ層をNaOH水溶液でエッチング除去して、その後、洗浄を行なった。   Examples will be described below. Reference drawings are shown in FIGS. First, as the semiconductor substrate 1, a plurality of polycrystalline silicon substrates each having a square side of about 156 mm and a thickness of about 200 μm in plan view were prepared. These polycrystalline silicon substrates were doped with boron to exhibit a p-type conductivity type having a specific resistance of about 1.5 Ω · cm. Then, the damaged layer on the surface of the semiconductor substrate 1 was removed by etching with an aqueous NaOH solution, and then washed.

このようにして用意した各半導体基板1の第1面9a側に、RIE(Reactive Ion Etching)法を用いてテクスチャ(凹凸)構造を形成した。   A texture (unevenness) structure was formed on the first surface 9a side of each semiconductor substrate 1 thus prepared by using the RIE (Reactive Ion Etching) method.

次に、POClを拡散源とした気相熱拡散法によって、半導体基板1の側面および第2面9bにリンを拡散させて、シート抵抗が90Ω/□程度となるn型の逆導電型層3を形成した。なお、半導体基板1の側面および第2面9b側に形成された逆導電型層3はフッ硝酸溶液で除去して、その後、第2半導体層3上に残ったリンガラスをフッ酸溶液で除去した。Next, phosphorus is diffused into the side surface and the second surface 9b of the semiconductor substrate 1 by a vapor phase thermal diffusion method using POCl 3 as a diffusion source, and an n-type reverse conductivity type layer having a sheet resistance of about 90Ω / □. 3 was formed. The reverse conductivity type layer 3 formed on the side surface and the second surface 9b side of the semiconductor substrate 1 is removed with a hydrofluoric acid solution, and thereafter the phosphorous glass remaining on the second semiconductor layer 3 is removed with a hydrofluoric acid solution. did.

次に、半導体基板1の全面にはALD法によって酸化アルミニウム層からなる第1パッシベーション層11および第2パッシベーション層12を形成して、第1パッシベーション層11の上に、プラズマCVD法によって窒化シリコン層からなる反射防止層4を形成した。第1パッシベーション層11および第2パッシベーション層12の平均厚みは35nm、反射防止層4の平均厚みは45nmであった。   Next, a first passivation layer 11 and a second passivation layer 12 made of an aluminum oxide layer are formed on the entire surface of the semiconductor substrate 1 by ALD, and a silicon nitride layer is formed on the first passivation layer 11 by plasma CVD. An antireflection layer 4 made of was formed. The average thickness of the first passivation layer 11 and the second passivation layer 12 was 35 nm, and the average thickness of the antireflection layer 4 was 45 nm.

表面電極5は次のようにして形成した。まず、表1に示した8種類の組成のガラスフリットを準備した。次にこれらのガラスフリットを用いて、銀粉末、ガラスフリットおよび有機ビヒクルを質量比で85:5:10の比率で混合し、8種類の銀ペーストを作製した。その後各々の銀ペーストを、図1に示すような線状パターンにスクリーン印刷法で塗布し、乾燥した。   The surface electrode 5 was formed as follows. First, glass frit having eight compositions shown in Table 1 was prepared. Next, using these glass frit, silver powder, glass frit and organic vehicle were mixed at a mass ratio of 85: 5: 10 to prepare 8 types of silver paste. Thereafter, each silver paste was applied to a linear pattern as shown in FIG. 1 by a screen printing method and dried.

そして、第2面9b側には、アルミニウムペーストを図5に示すような裏面集電電極6bのパターンで塗布、乾燥した。その後、上述の表面電極5と同様の銀ペーストを、図5に示すような第2出力取出電極7aのパターンに塗布して、乾燥した。その後、半導体基板1の全体をピーク温度が750℃の条件で加熱して、上記乾燥させたペーストを3分間焼成して電極を形成した。   And on the 2nd surface 9b side, the aluminum paste was apply | coated and dried with the pattern of the back surface collection electrode 6b as shown in FIG. Thereafter, a silver paste similar to that of the surface electrode 5 described above was applied to the pattern of the second output extraction electrode 7a as shown in FIG. 5 and dried. Thereafter, the entire semiconductor substrate 1 was heated under the condition of a peak temperature of 750 ° C., and the dried paste was baked for 3 minutes to form an electrode.

表1において、実施例1ではPbO−SiO系ガラス中に、ガラスフリットの全体質量を100質量%としたときに、ロジウムを0.04質量%、バナジウムを4.7質量%添加したガラスフリットを用いた。In Table 1, in Example 1, the glass frit in which 0.04% by mass of rhodium and 4.7% by mass of vanadium were added to the PbO—SiO 2 -based glass when the total mass of the glass frit was 100% by mass. Was used.

また、実施例2ではPbO−SiO系ガラス中に同様にしてロジウムを0.05質量%添加したガラスフリットを用いた。In Example 2, a glass frit in which 0.05% by mass of rhodium was similarly added to PbO—SiO 2 glass was used.

また、実施例3ではPbO−SiO系ガラス中に同様にして酸化ロジウムを0.18質量%添加したガラスフリットを用いた。In Example 3, a glass frit in which rhodium oxide was added in an amount of 0.18% by mass in the same manner in PbO—SiO 2 glass was used.

また、実施例4では、PbO−SiO系ガラス中に同様にして硝酸銀を0.18質量%添加したガラスフリットを用いた。In Example 4, a glass frit in the same manner to the 2-based glass PbO-SiO adding silver nitrate 0.18% by weight.

また、実施例5では、PbO−SiO系ガラス中に同様にしてルテニウムを0.05質量%添加したガラスフリットを用いた。Further, in Example 5, a glass frit in which 0.05% by mass of ruthenium was similarly added to PbO—SiO 2 glass was used.

また、実施例6では、PbO−SiO系ガラス中に同様にして酸化バナジウムを2.4質量%添加したガラスフリットを用いた。In Example 6, a glass frit in which 2.4% by mass of vanadium oxide was similarly added to PbO—SiO 2 glass was used.

また、実施例7では、PbO−SiO系ガラス中に同様にして酸化バナジウムを4.8質量%添加したガラスフリットを用いた。In Example 7, a glass frit with added vanadium oxide 4.8 wt% in a similar manner to 2-based glass PbO-SiO.

さらに、比較例では添加物を添加せずにPbO−SiO系ガラスのみでガラスフリットを構成した。Further, to constitute a glass frit only PbO-SiO 2 based glass without the addition of additives in the comparative example.

なお、表1において、ガラスフリットの組成は合計で100質量%ではないが、残部はその他のガラス成分である。   In Table 1, the composition of the glass frit is not 100% by mass in total, but the balance is other glass components.

以上のようにして、実施例1〜7および比較例のそれぞれについて太陽電池素子10を20個ずつ作製して、太陽電池素子の電気的特性であるFF値を測定して平均を求めた。これらの結果を表1に示す。なお、表1における初期FF値は、比較例の初期FF値を100として規格化した結果である。また、FF値の測定は、JIS C 8913に基づいて、AM(Air Mass)1.5および100mW/cmの照射の条件下にて測定した。As described above, 20 solar cell elements 10 were produced for each of Examples 1 to 7 and Comparative Example, and the FF value, which is an electrical characteristic of the solar cell element, was measured to obtain an average. These results are shown in Table 1. In addition, the initial FF value in Table 1 is a result of normalizing the initial FF value of the comparative example as 100. The FF value was measured under the conditions of irradiation with AM (Air Mass) 1.5 and 100 mW / cm 2 based on JIS C 8913.

Figure 0005822952
Figure 0005822952

さらに、実施例1〜7および比較例について、20個ずつ作製した太陽電池素子10を温度125℃、湿度95%の恒温恒湿試験機に投入して、200時間後および350時間後におけるFF値の維持率を測定して平均を求めた。   Furthermore, about Examples 1-7 and the comparative example, 20 solar cell elements 10 produced each were put into a constant temperature and humidity tester with a temperature of 125 ° C. and a humidity of 95%, and the FF values after 200 hours and 350 hours. The maintenance rate was measured and the average was obtained.

表1に示すように、実施例2〜5のガラスフリット中にロジウム、酸化ロジウム、硝酸銀、ルテニウムを添加したものは、これらを添加しなかった比較例に比べて大幅にFF値が向上したことを確認した。   As shown in Table 1, the addition of rhodium, rhodium oxide, silver nitrate, and ruthenium into the glass frit of Examples 2 to 5 significantly improved the FF value compared to the comparative example in which these were not added. It was confirmed.

また、実施例1、実施例6および実施例7に示すように、ガラスフリット中にバナジウムや酸化バナジウムを添加したものは、これらを添加しなかった比較例に比べて、恒温恒湿試験後のFF値の維持率が大きく向上しており、長期信頼性の向上にバナジウムの添加が有効であることを確認した。特に、実施例1のガラスフリット中にロジウムおよびバナジウムを添加したものは、初期のFF値が向上して、恒温恒湿試験後のFF値の維持率が大きく向上していることを確認した。このように、ロジウムおよびバナジウムの双方をガラスフリット中に添加することがより好適であることを確認した。   Moreover, as shown in Example 1, Example 6 and Example 7, the glass frit to which vanadium or vanadium oxide was added was compared with the comparative example in which these were not added, after the constant temperature and humidity test. The retention rate of the FF value was greatly improved, and it was confirmed that the addition of vanadium was effective in improving long-term reliability. In particular, it was confirmed that in the glass frit of Example 1, rhodium and vanadium were added, the initial FF value was improved and the retention rate of the FF value after the constant temperature and humidity test was greatly improved. Thus, it was confirmed that it is more preferable to add both rhodium and vanadium into the glass frit.

これらの結果は、ロジウム,酸化ロジウム,バナジウム,硝酸銀、ルテニウムを添加したことによって、電極のコンタクト抵抗が低減したためと、銀ペーストを焼成する際にファイヤースルーを促進させる触媒作用があったためと考えられる。   These results are thought to be due to the addition of rhodium, rhodium oxide, vanadium, silver nitrate, and ruthenium, which reduced the contact resistance of the electrode and also provided a catalytic action that promoted fire-through when firing the silver paste. .

なお、上述の実施例はごく一例を示したものであるが、バナジウム以外の第5族元素であるニオブおよびタンタルについても、バナジウムと化学的性質等が類似しており、ロジウム以外の白金族元素についてもロジウムと同様な化学的性質等が類似しているので、本実施例とほぼ同様な結果が得られることが予想される。   In addition, although the above-mentioned Example showed only an example, also about niobium and tantalum which are group 5 elements other than vanadium, chemical properties etc. are similar to vanadium, and platinum group elements other than rhodium Since the chemical properties and the like similar to rhodium are similar, it is expected that almost the same results as in this example will be obtained.

1 :半導体基板
2 :第1半導体部
3 :第2半導体部
4 :反射防止層(反射防止膜)
5 :第1電極
5a :表面出力取出電極
5b :表面集電電極
5c :補助電極
6 :第2電極
6a :裏面出力取出電極
6b :裏面集電電極
7 :BSF領域
9a :第1面
9b :第2面
10 :太陽電池素子(太陽電池)
1: Semiconductor substrate 2: 1st semiconductor part 3: 2nd semiconductor part 4: Antireflection layer (antireflection film)
5: First electrode 5a: Surface output extraction electrode 5b: Surface current collection electrode 5c: Auxiliary electrode 6: Second electrode 6a: Back surface output extraction electrode 6b: Back surface current collection electrode 7: BSF region 9a: First surface 9b: First 2 side 10: Solar cell element (solar cell)

Claims (2)

半導体基板と、
該半導体基板の一主面上の第1領域に配置された反射防止膜と、
前記半導体基板の一主面上の前記第1領域とは異なる領域である第2領域に配置された、電極用導電性ペーストを焼成してなる電極とを備えている太陽電池であって、
前記電極用導電性ペーストは、銀を主成分とする導電成分と、ロジウムおよびバナジウムをいずれも金属の状態で添加されているガラスフリットとを有する、太陽電池
A semiconductor substrate;
An antireflection film disposed in a first region on one principal surface of the semiconductor substrate;
A solar cell and an electrode obtained by firing a second is arranged in the region, electrodes for the conductive paste is a region different from the said first region on one main surface of said semiconductor substrate,
The electrode conductive paste has a conductive component mainly composed of silver and a glass frit to which rhodium and vanadium are added in a metal state .
半導体基板と、該半導体基板の一主面上の第1領域に配置された反射防止膜と、前記半導体基板の一主面上の前記第1領域とは異なる領域である第2領域に配置された電極とを備えている太陽電池の製造方法であって、
前記半導体基板の一主面上に前記反射防止膜を形成する第1工程と、
銀を主成分とする導電成分と、ロジウムおよびバナジウムをいずれも金属の状態で添加されているガラスフリットとを有する、電極用導電性ペーストを前記反射防止膜上に電極パターンで配置する第2工程と、
前記電極用導電性ペーストを焼成して該電極用導電性ペーストの下に位置している前記反射防止膜を除去することによって、前記反射防止膜を前記半導体基板の前記第1領域に配置させるとともに、前記半導体基板の前記第2領域に前記電極用導電性ペーストを焼成してなる前記電極を形成する第3工程とを有する太陽電池の製造方法。
A semiconductor substrate, an antireflection film disposed in a first region on one principal surface of the semiconductor substrate, and a second region which is a region different from the first region on the one principal surface of the semiconductor substrate; A method for producing a solar cell comprising:
A first step of forming the antireflection film on one principal surface of the semiconductor substrate;
A second step of disposing a conductive paste for an electrode in an electrode pattern on the antireflection film, comprising a conductive component mainly composed of silver and glass frit to which rhodium and vanadium are both added in a metal state; When,
By baking the electrode conductive paste and removing the antireflection film located under the electrode conductive paste, the antireflection film is disposed in the first region of the semiconductor substrate. , and a third step of forming the electrode formed by sintering the electrode conductive paste in the second region of the semiconductor substrate, the manufacturing method of the solar cell.
JP2013551831A 2011-12-27 2012-12-27 Solar cell and method for manufacturing solar cell Active JP5822952B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013551831A JP5822952B2 (en) 2011-12-27 2012-12-27 Solar cell and method for manufacturing solar cell

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2011285250 2011-12-27
JP2011285250 2011-12-27
JP2012144603 2012-06-27
JP2012144603 2012-06-27
PCT/JP2012/083956 WO2013100084A1 (en) 2011-12-27 2012-12-27 Conductive paste for electrode, solar cell and method for manufacturing solar cell
JP2013551831A JP5822952B2 (en) 2011-12-27 2012-12-27 Solar cell and method for manufacturing solar cell

Publications (2)

Publication Number Publication Date
JPWO2013100084A1 JPWO2013100084A1 (en) 2015-05-11
JP5822952B2 true JP5822952B2 (en) 2015-11-25

Family

ID=48697563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013551831A Active JP5822952B2 (en) 2011-12-27 2012-12-27 Solar cell and method for manufacturing solar cell

Country Status (2)

Country Link
JP (1) JP5822952B2 (en)
WO (1) WO2013100084A1 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6346022B2 (en) * 2013-07-31 2018-06-20 京セラ株式会社 Thin film forming method and solar cell element manufacturing method
US9705017B2 (en) * 2013-09-27 2017-07-11 Danmarks Tekniske Universitet Nanostructured silicon based solar cells and methods to produce nanostructured silicon based solar cells
EP2853567A1 (en) * 2013-09-27 2015-04-01 Heraeus Precious Metals GmbH & Co. KG Solar cells produced from high ohmic wafers and paste comprising Ag metal-oxide additive
JP6338200B2 (en) * 2014-06-30 2018-06-06 株式会社村田製作所 Conductive paste and pattern forming method
WO2016017240A1 (en) * 2014-07-28 2016-02-04 株式会社村田製作所 Electrically conductive paste, and glass article
WO2016125803A1 (en) * 2015-02-02 2016-08-11 京セラ株式会社 Solar cell element and method for manufacturing same
JP6714275B2 (en) * 2016-08-23 2020-06-24 ナミックス株式会社 Conductive paste and solar cell
KR102459719B1 (en) * 2017-06-14 2022-10-27 상라오 징코 솔라 테크놀러지 디벨롭먼트 컴퍼니, 리미티드 Solar cell, solar cell module and fabricating methods thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2260493A1 (en) * 2008-04-09 2010-12-15 E. I. du Pont de Nemours and Company Conductive compositions and processes for use in the manufacture of semiconductor devices
JP5747447B2 (en) * 2010-06-01 2015-07-15 日立化成株式会社 Electrode forming paste composition having donor element diffusion function, solar cell, and method for producing solar cell

Also Published As

Publication number Publication date
WO2013100084A1 (en) 2013-07-04
JPWO2013100084A1 (en) 2015-05-11

Similar Documents

Publication Publication Date Title
JP5822952B2 (en) Solar cell and method for manufacturing solar cell
JP5734304B2 (en) Conductive paste for solar cell and method for producing solar cell element using the same
JP5883116B2 (en) Conductive paste for solar cell electrode, solar cell, and method for manufacturing solar cell
JP6272332B2 (en) Solar cell element and manufacturing method thereof
JP5570654B2 (en) Solar cell element and solar cell module
JP5541370B2 (en) SOLAR CELL MANUFACTURING METHOD, SOLAR CELL, AND SOLAR CELL MODULE
JP5127207B2 (en) Solar cell element and solar cell module using the same
JP5241961B2 (en) SOLAR CELL DEVICE, ITS MANUFACTURING METHOD, AND SOLAR CELL MODULE
JPWO2011145731A1 (en) SOLAR CELL DEVICE, ITS MANUFACTURING METHOD, AND SOLAR CELL MODULE
US9171975B2 (en) Solar cell element and process for production thereof
TW201737502A (en) Conductive paste and solar cell
JP6555984B2 (en) Solar cell element and manufacturing method thereof
JP2016164969A (en) Solar cell element and method of manufacturing the same
JP5623131B2 (en) SOLAR CELL DEVICE, ITS MANUFACTURING METHOD, AND SOLAR CELL MODULE
JP2014146553A (en) Conductive paste for electrode of solar battery and method of producing the same
JP5645734B2 (en) Solar cell element
JP6495713B2 (en) Solar cell element and manufacturing method thereof
JP6430842B2 (en) Method for manufacturing solar cell element and method for manufacturing solar cell module
JPWO2013162024A1 (en) Solar cell element and manufacturing method thereof
JP6176783B2 (en) Crystalline silicon solar cell and manufacturing method thereof
JP2016178280A (en) Solar cell element and solar cell module using the same
JP6336139B2 (en) Solar cell element and manufacturing method thereof
JP2012129407A (en) Method for manufacturing solar cell element
JP5316491B2 (en) Manufacturing method of solar cell
JP2015029014A (en) Solar cell element and solar cell module

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151006

R150 Certificate of patent or registration of utility model

Ref document number: 5822952

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150