JP5817388B2 - Component built-in board - Google Patents

Component built-in board Download PDF

Info

Publication number
JP5817388B2
JP5817388B2 JP2011211163A JP2011211163A JP5817388B2 JP 5817388 B2 JP5817388 B2 JP 5817388B2 JP 2011211163 A JP2011211163 A JP 2011211163A JP 2011211163 A JP2011211163 A JP 2011211163A JP 5817388 B2 JP5817388 B2 JP 5817388B2
Authority
JP
Japan
Prior art keywords
resin layer
substrate
component
core substrate
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011211163A
Other languages
Japanese (ja)
Other versions
JP2013074049A (en
Inventor
喜人 大坪
喜人 大坪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011211163A priority Critical patent/JP5817388B2/en
Publication of JP2013074049A publication Critical patent/JP2013074049A/en
Application granted granted Critical
Publication of JP5817388B2 publication Critical patent/JP5817388B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、樹脂にて電子部品が封止されている部品内蔵基板に関する。   The present invention relates to a component-embedded substrate in which an electronic component is sealed with resin.

従来の部品内蔵基板として、例えば特許文献１に記載の部品内蔵基板が知られている。以下に図１４を参照しながら、特許文献１に記載の部品内蔵基板について説明する。図１４は部品内蔵基板の製造方法を示す断面図である。   As a conventional component built-in substrate, for example, a component built-in substrate described in Patent Document 1 is known. The component-embedded substrate described in Patent Document 1 will be described below with reference to FIG. FIG. 14 is a cross-sectional view showing a method for manufacturing a component-embedded substrate.

この部品内蔵基板２００は、複数のセラミック層からなるセラミック多層基板１０１と、このセラミック多層基板１０１の下面に固着された樹脂層１０６と、セラミック多層基板１０１の上面に固着された樹脂層１１０で構成されている。   The component-embedded substrate 200 includes a ceramic multilayer substrate 101 composed of a plurality of ceramic layers, a resin layer 106 fixed to the lower surface of the ceramic multilayer substrate 101, and a resin layer 110 fixed to the upper surface of the ceramic multilayer substrate 101. Has been.

セラミック多層基板１０１は、複数のセラミック層を、内部電極１０２を介して積層するとともに、セラミック層を厚み方向に貫通するビア導体１０３が設けられている。セラミック多層基板１０１の表裏面には、素子実装用のパッド電極１０４が形成されており、このパッド電極１０４には回路素子１０９が実装されている。   The ceramic multilayer substrate 101 includes a plurality of ceramic layers stacked via the internal electrodes 102 and a via conductor 103 that penetrates the ceramic layers in the thickness direction. A pad electrode 104 for element mounting is formed on the front and back surfaces of the ceramic multilayer substrate 101, and a circuit element 109 is mounted on the pad electrode 104.

セラミック多層基板１０１の下面側に実装された回路素子１０９は、前述の樹脂層１０６で覆われており、この樹脂層１０６の下面には、複数の外部端子電極１０７が形成されている。この外部端子電極１０７と、セラミック多層基板１０１の下面に形成された接続電極１０５は、樹脂層１０６を厚み方向に貫通するビア導体１０８を介して導通している。（図１４）。   The circuit element 109 mounted on the lower surface side of the ceramic multilayer substrate 101 is covered with the resin layer 106 described above, and a plurality of external terminal electrodes 107 are formed on the lower surface of the resin layer 106. The external terminal electrode 107 and the connection electrode 105 formed on the lower surface of the ceramic multilayer substrate 101 are electrically connected via a via conductor 108 that penetrates the resin layer 106 in the thickness direction. (FIG. 14).

国際公開２００５−０７１７４５号公報International Publication No. 2005-071745

この部品内蔵基板２００を別のマザー基板に実装して使用する際、例えば落下等の衝撃によりマザー基板が変形すると、マザー基板から外部端子電極１０７を通じて部品内蔵基板２００に応力が伝わる。部品内蔵基板２００に伝わった応力は逃げ場がないため、樹脂層１０６の下面に形成された外部端子電極１０７に応力が集中し、外部端子電極１０７とマザー基板間の接続不良を引き起こす可能性がある。   When the component-embedded substrate 200 is mounted on another mother substrate and used, for example, when the mother substrate is deformed due to an impact such as dropping, stress is transmitted from the mother substrate to the component-embedded substrate 200 through the external terminal electrode 107. Since the stress transmitted to the component-embedded substrate 200 has no escape, the stress concentrates on the external terminal electrode 107 formed on the lower surface of the resin layer 106, which may cause a connection failure between the external terminal electrode 107 and the mother substrate. .

本発明はこれらの状況を鑑み、マザー基板に接続する側の樹脂層に凹部を形成し、外部端子電極への応力集中を緩和することで、マザー基板との接続性に優れた部品内蔵基板を提供しようとするものである。   In view of these circumstances, the present invention forms a concave portion in the resin layer on the side connected to the mother substrate, and reduces stress concentration on the external terminal electrode, thereby providing a component-embedded substrate having excellent connectivity with the mother substrate. It is something to be offered.

本発明に係る部品内蔵基板は、導体パターンが形成されたコア基板と、前記コア基板の少なくとも一方主面に実装された電子部品と、前記電子部品を覆うように前記コア基板の少なくとも一方主面に配置された樹脂層と、前記樹脂層に形成され、前記導体パターンに接続された外部端子と、を備える部品内蔵基板において、前記外部端子が形成された前記樹脂層には、前記コア基板と固着している面と反対側の面に凹部が形成されており、前記凹部は、前記樹脂層のコア基板と固着している面と反対側の面の中央領域の少なくとも一部を含む領域に形成されており、前記凹部は、複数形成されており、かつ前記樹脂層の周縁部側よりも中央部に近い領域になるほど凹部の数が多いことを特徴としている。
また、本発明に係る部品内蔵基板は、導体パターンが形成されたコア基板と、前記コア基板の少なくとも一方主面に実装された電子部品と、前記電子部品を覆うように前記コア基板の少なくとも一方主面に配置された樹脂層と、前記樹脂層に形成され、前記導体パターンに接続された外部端子と、を備える部品内蔵基板において、前記外部端子が形成された前記樹脂層には、前記コア基板と固着している面と反対側の面に凹部が形成されており、前記凹部は、前記樹脂層のコア基板と固着している面と反対側の面の中央領域の少なくとも一部を含む領域に形成されており、前記凹部は複数形成されており、かつ前記樹脂層の周縁部側よりも中央部に近い領域になるほど凹部の深さが深いことを特徴としている。
The component built-in substrate according to the present invention includes a core substrate on which a conductor pattern is formed, an electronic component mounted on at least one main surface of the core substrate, and at least one main surface of the core substrate so as to cover the electronic component. In the component built-in substrate comprising: a resin layer disposed on the resin layer; and an external terminal formed on the resin layer and connected to the conductor pattern, the resin layer on which the external terminal is formed includes the core substrate and A concave portion is formed on a surface opposite to the fixed surface, and the concave portion is a region including at least a part of a central region of the surface opposite to the surface fixed to the core substrate of the resin layer. It is formed, The said recessed part is formed in multiple numbers, and the number of recessed parts is so large that it becomes a region near a center part rather than the peripheral part side of the said resin layer, It is characterized by the above-mentioned.
The component-embedded substrate according to the present invention includes a core substrate on which a conductor pattern is formed, an electronic component mounted on at least one main surface of the core substrate, and at least one of the core substrates so as to cover the electronic component. In a component-embedded substrate comprising: a resin layer disposed on a main surface; and an external terminal formed on the resin layer and connected to the conductor pattern, the resin layer on which the external terminal is formed includes the core A concave portion is formed on a surface opposite to the surface fixed to the substrate, and the concave portion includes at least a part of a central region of a surface opposite to the surface fixed to the core substrate of the resin layer. It is formed in a region, and a plurality of the recesses are formed, and the depth of the recess is deeper toward the region closer to the center than the peripheral edge side of the resin layer.

部品内蔵基板をマザー基板に実装して使用する際、落下等の衝撃によりマザー基板が変形し、それによって発生した応力が部品内蔵基板に伝わっても、樹脂層に凹部が形成されているため部品内蔵基板が撓みやすくなり、応力を分散させることが可能となる。その結果、マザー基板と部品内蔵基板を繋いでいる外部端子にかかる応力が小さくなり、マザー基板と部品内蔵基板間の接続性が向上する。   When a component-embedded board is mounted on a mother board and used, even if the mother board is deformed by an impact such as dropping, and the stress generated thereby is transmitted to the part-embedded board, the resin layer has a recess, so the component The built-in substrate is easily bent and the stress can be dispersed. As a result, the stress applied to the external terminal connecting the mother board and the component built-in board is reduced, and the connectivity between the mother board and the component built-in board is improved.

また、本発明に係る部品内蔵基板は、好ましくは、前記凹部は、該凹部で規定される空間が前記樹脂層の周縁部側よりも中央部に近い領域になるほど大きくなるようにしたものである。   In the component-embedded substrate according to the present invention, preferably, the concave portion is made larger as a space defined by the concave portion is closer to the central portion than the peripheral edge side of the resin layer. .

この場合、部品内蔵基板に伝わる応力をさらに分散させることが可能となる。   In this case, the stress transmitted to the component built-in substrate can be further dispersed.

本発明によれば、部品内蔵基板をマザー基板に実装して使用する際、落下等の衝撃によりマザー基板が変形し、それによって発生した応力が部品内蔵基板に伝わっても、樹脂層に凹部が形成されているため部品内蔵基板が撓みやすくなり、応力を分散させることが可能となる。その結果、マザー基板と部品内蔵基板を繋いでいる外部端子にかかる応力が小さくなり、マザー基板と部品内蔵基板間の接続性が向上する。   According to the present invention, when the component-embedded board is mounted on the mother board and used, even if the mother board is deformed by an impact such as dropping, and the generated stress is transmitted to the component-embedded board, the resin layer has a recess. Since it is formed, the component-embedded substrate is easily bent, and the stress can be dispersed. As a result, the stress applied to the external terminal connecting the mother board and the component built-in board is reduced, and the connectivity between the mother board and the component built-in board is improved.

第１の実施形態に係る部品内蔵基板の断面図である。It is sectional drawing of the component built-in board | substrate which concerns on 1st Embodiment. 第１の実施形態に係る部品内蔵基板の裏面図である。It is a reverse view of the component built-in board which concerns on 1st Embodiment. 第１の実施形態に係る部品内蔵基板の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the component built-in board | substrate which concerns on 1st Embodiment. 図３に続く製造工程を示す断面図である。FIG. 4 is a cross-sectional view showing a manufacturing process subsequent to FIG. 3. 図４に続く製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process following FIG. 第１の実施形態の変形例に係る部品内蔵基板の断面図である。It is sectional drawing of the component built-in board | substrate which concerns on the modification of 1st Embodiment. 第１の実施形態の変形例に係る部品内蔵基板の裏面図である。It is a reverse view of the component built-in board | substrate which concerns on the modification of 1st Embodiment. 第２の実施形態に係る部品内蔵基板の断面図である。It is sectional drawing of the component built-in board | substrate which concerns on 2nd Embodiment. 第２の実施形態に係る部品内蔵基板の裏面図である。It is a reverse view of the component built-in board which concerns on 2nd Embodiment. 第２の実施形態の第１の変形例に係る部品内蔵基板の断面図である。It is sectional drawing of the component built-in board | substrate which concerns on the 1st modification of 2nd Embodiment. 第２の実施形態の第１の変形例に係る部品内蔵基板の裏面図である。It is a back view of the component built-in board concerning the 1st modification of a 2nd embodiment. 第２の実施形態の第２の変形例に係る部品内蔵基板の断面図である。It is sectional drawing of the component built-in board | substrate which concerns on the 2nd modification of 2nd Embodiment. 第２の実施形態の第２の変形例に係る部品内蔵基板の裏面図である。It is a back view of the component built-in board concerning the 2nd modification of a 2nd embodiment. 従来の部品内蔵基板の断面状態を示す断面図である。It is sectional drawing which shows the cross-sectional state of the conventional component built-in board | substrate.

以下に、本発明の実施形態に係る部品内蔵基板について、図１〜図１３を参照して説明する。なお、図１〜図２、図６〜図１３は、単一の部品内蔵基板を図示している。図３〜図５は、親基板状態のものの一部を示した図である。   Hereinafter, a component-embedded substrate according to an embodiment of the present invention will be described with reference to FIGS. 1 to 2 and FIGS. 6 to 13 illustrate a single component-embedded substrate. 3 to 5 are diagrams showing a part of the parent board state.

（第１の実施形態）
第１の実施形態について、図１及び図２を参照して説明する。 (First embodiment)
A first embodiment will be described with reference to FIGS. 1 and 2.

部品内蔵基板２０は、コア基板６と、コア基板６の表裏面に配置された樹脂層９及び樹脂層１２を備えて構成されている。   The component-embedded substrate 20 includes a core substrate 6 and a resin layer 9 and a resin layer 12 disposed on the front and back surfaces of the core substrate 6.

コア基板６は、内部電極２やビア導体３が形成された複数のセラミックグリーンシート１が積層されて構成されている。コア基板６の表裏面には、後述のＩＣ７やコンデンサ１０を実装するための複数のパッド電極５が形成されている。このパッド電極５は、内部導体２と適宜接続している。   The core substrate 6 is configured by laminating a plurality of ceramic green sheets 1 on which internal electrodes 2 and via conductors 3 are formed. A plurality of pad electrodes 5 for mounting an IC 7 and a capacitor 10 described later are formed on the front and back surfaces of the core substrate 6. The pad electrode 5 is appropriately connected to the inner conductor 2.

なお、ここではセラミック多層基板からなるコア基板６を例示したが、コア基板６にはガラスエポキシやポリマー材料を用いた樹脂多層基板を使用しても構わない。また、アルミナなどのセラミック、樹脂あるいはガラスなどからなる単層基板を使用しても構わない。   In addition, although the core board | substrate 6 which consists of a ceramic multilayer board | substrate was illustrated here, the resin multilayer board | substrate using glass epoxy or a polymer material may be used for the core board | substrate 6. FIG. Further, a single layer substrate made of ceramic such as alumina, resin or glass may be used.

コア基板６の表面に配置された樹脂層９には、ＩＣ７が埋設されている。ＩＣ７は、バンプ８によってパッド電極５に接続されている。   An IC 7 is embedded in the resin layer 9 disposed on the surface of the core substrate 6. The IC 7 is connected to the pad electrode 5 by a bump 8.

コア基板６の裏面に配置された樹脂層１２には、コンデンサ１０が埋設されている。コンデンサ１０は、はんだによりパッド電極５に接続されている。（図面では、はんだを省略）。   A capacitor 10 is embedded in the resin layer 12 disposed on the back surface of the core substrate 6. The capacitor 10 is connected to the pad electrode 5 by solder. (Solder is omitted in the drawing).

コア基板６の裏面に形成されたパッド電極５には、コンデンサ１０の他に外部端子１１も接続されている。外部端子１１は、その大部分を樹脂層１２で覆われているが、外部端子１１の先端部分は樹脂で覆われておらず、樹脂層１２から露出している。部品内蔵基板２０をマザー基板に実装する際、この外部端子１１がマザー基板と接続することになる。   In addition to the capacitor 10, an external terminal 11 is also connected to the pad electrode 5 formed on the back surface of the core substrate 6. Although most of the external terminals 11 are covered with the resin layer 12, the tip portions of the external terminals 11 are not covered with the resin and are exposed from the resin layer 12. When the component built-in board 20 is mounted on the mother board, the external terminals 11 are connected to the mother board.

なお、外部端子１１の先端部分は、その露出面にＡｕなどのメッキ膜を形成したり、樹脂層１２の表面に形成した端子電極と接続しても構わない。   Note that the tip portion of the external terminal 11 may be connected to a terminal electrode formed on the surface of the resin layer 12 by forming a plated film such as Au on the exposed surface.

樹脂層１２は、コア基板６と固着している面とは反対側の面に凹部１６が形成されている。この凹部１６は、樹脂層１２の中央部を含んだ領域で、かつ外部端子１１より内側に形成されている。そして、凹部１６は、樹脂層１２の中央部に近い領域になるほど空間が大きくなっている。この空間とは、凹部が形成されていない状態での樹脂層１２の表面と、凹部の底面で囲まれた領域である。つまり、樹脂層１２の中央部に近い領域になるほど樹脂層１２の厚みが薄く、樹脂層１２の周縁部側に近くなるほど樹脂層１２の厚みが厚くなっている。   The resin layer 12 has a recess 16 formed on the surface opposite to the surface fixed to the core substrate 6. The recess 16 is a region including the central portion of the resin layer 12 and is formed inside the external terminal 11. And the space | gap becomes large, so that the recessed part 16 becomes an area | region near the center part of the resin layer 12. FIG. This space is a region surrounded by the surface of the resin layer 12 in a state where no recess is formed and the bottom surface of the recess. That is, the thickness of the resin layer 12 is thinner as the region is closer to the center of the resin layer 12, and the thickness of the resin layer 12 is thicker as it is closer to the peripheral edge side of the resin layer 12.

部品内蔵基板２０をマザー基板に実装して使用する際、落下等の衝撃によりマザー基板が変形し、それによって発生した応力が部品内蔵基板２０に伝わっても、樹脂層１２に凹部１６が形成されているため、部品内蔵基板２０が撓みやすくなる。すると、マザー基板から部品内蔵基板２０に伝わってきた応力を分散させることが可能となる。その結果、マザー基板と接続している外部端子１１に係る応力が小さくなり、マザー基板と外部端子１１の接合性が向上する。（図１）。   When the component-embedded substrate 20 is mounted on the mother substrate and used, even if the mother substrate is deformed by an impact such as dropping, and the stress generated thereby is transmitted to the component-embedded substrate 20, the recess 16 is formed in the resin layer 12. Therefore, the component built-in substrate 20 is easily bent. Then, the stress transmitted from the mother board to the component-embedded board 20 can be dispersed. As a result, the stress related to the external terminal 11 connected to the mother board is reduced, and the bondability between the mother board and the external terminal 11 is improved. (FIG. 1).

部品内蔵基板２０を裏面から見ると、樹脂層１２の中央部に円形状の凹部１６が形成されており、凹部１６の周囲に外部端子１１が形成されている。（図２）。   When the component-embedded substrate 20 is viewed from the back surface, a circular recess 16 is formed at the center of the resin layer 12, and the external terminals 11 are formed around the recess 16. (FIG. 2).

次に、第１の実施形態に係る部品内蔵基板２０の製造工程を、図３〜図５を参照して説明する。   Next, the manufacturing process of the component built-in substrate 20 according to the first embodiment will be described with reference to FIGS.

まず、表面に内部電極２、パッド電極５やビア導体３が形成されたセラミックグリーンシート１を用意する。このセラミックグリーンシート１を所定枚数積層し、圧着して積層体４を形成し、焼成する。   First, a ceramic green sheet 1 having an internal electrode 2, a pad electrode 5, and a via conductor 3 formed on the surface is prepared. A predetermined number of the ceramic green sheets 1 are laminated and pressed to form a laminate 4 and fired.

次に、後の工程でＩＣ７やコンデンサ１０を実装するために形成した積層体４の表面及び裏面のパッド電極５に、Ｎｉ／Ａｕなどのメッキ膜を形成する。これにより、積層体４はコア基板６となる。   Next, a plating film such as Ni / Au is formed on the pad electrodes 5 on the front surface and the back surface of the multilayer body 4 formed for mounting the IC 7 and the capacitor 10 in a later step. Thereby, the laminated body 4 becomes the core substrate 6.

次に、コア基板６の表面に形成されたパッド電極５に、ＩＣ７をはんだやＡｕなどのバンプ８で接合する。   Next, the IC 7 is bonded to the pad electrode 5 formed on the surface of the core substrate 6 with bumps 8 such as solder or Au.

なお、コア基板６は、セラミックではなく樹脂を用いてもよい。また、多層基板ではなく、単層基板とすることも可能である。（図３（ａ））。   The core substrate 6 may be made of resin instead of ceramic. Further, a single layer substrate can be used instead of the multilayer substrate. (FIG. 3A).

次に、コア基板６の表面に実装されたＩＣ７を覆うよう、熱硬化性の液状エポキシ樹脂を塗布する。液状エポキシ樹脂には、Ａｌ2Ｏ3、ＳｉＯ2、ＴｉＯ2など無機フィラーが混合されている。その後、１５０℃で２時間程度、熱硬化させる。これにより、樹脂層９が形成される。なお、ここでは熱硬化性樹脂を例示したが、熱可塑性樹脂を用いることも可能である。また、エポキシ樹脂以外にも、フェノール樹脂、シアネート樹脂などを用いてもよい。 Next, a thermosetting liquid epoxy resin is applied so as to cover the IC 7 mounted on the surface of the core substrate 6. The liquid epoxy resin is mixed with an inorganic filler such as Al 2 O 3 , SiO 2 , and TiO 2 . Thereafter, it is thermally cured at 150 ° C. for about 2 hours. Thereby, the resin layer 9 is formed. In addition, although thermosetting resin was illustrated here, it is also possible to use a thermoplastic resin. In addition to the epoxy resin, a phenol resin, a cyanate resin, or the like may be used.

次に、コア基板６の裏面に形成されたパッド電極５に、コンデンサ１０をはんだ接合する。同様に、ピン端子等の外部端子１１をパッド電極５にはんだ接合する。なお、ピン端子は金属製でもよく、また、樹脂などの絶縁性部材の表面に金属膜を形成したものでもよい。（図３（ｂ））。   Next, the capacitor 10 is soldered to the pad electrode 5 formed on the back surface of the core substrate 6. Similarly, an external terminal 11 such as a pin terminal is soldered to the pad electrode 5. The pin terminal may be made of metal, or a metal film formed on the surface of an insulating member such as resin. (FIG. 3B).

次に、熱硬化性の液状エポキシ樹脂１４が入った槽１３を用意する。液状エポキシ樹脂１４には、Ａｌ2Ｏ3、ＳｉＯ2、ＴｉＯ2など無機フィラーが混合されている。なお、ここでは熱硬化性樹脂を例示したが、熱可塑性樹脂を用いることも可能である。また、エポキシ樹脂以外にも、フェノール樹脂、シアネート樹脂などを用いてもよい。槽１３は、樹脂層１２に凹部が形成されるよう、底が山型に盛り上がっている。（図４（ｃ））。 Next, a tank 13 containing a thermosetting liquid epoxy resin 14 is prepared. The liquid epoxy resin 14 is mixed with an inorganic filler such as Al 2 O 3 , SiO 2 , TiO 2 . In addition, although thermosetting resin was illustrated here, it is also possible to use a thermoplastic resin. In addition to the epoxy resin, a phenol resin, a cyanate resin, or the like may be used. The bottom of the tank 13 is raised so that a concave portion is formed in the resin layer 12. (FIG. 4 (c)).

次に、コア基板６の表面にＰＥＴフィルム１５を配置する。次に、コア基板６を槽１３に入れ、コア基板６の裏面に実装されたコンデンサ１０と外部端子１１を、槽１３に入った液状エポキシ樹脂１４に浸漬させる。そして、１５０℃で２時間程度、加熱、加圧しながら熱硬化させる。これにより、液状エポキシ樹脂１４は、樹脂層１２となり、コンデンサ１０と外部端子１１が埋設された状態となる。（図４（ｄ））。   Next, the PET film 15 is disposed on the surface of the core substrate 6. Next, the core substrate 6 is put in the tank 13, and the capacitor 10 and the external terminal 11 mounted on the back surface of the core substrate 6 are immersed in the liquid epoxy resin 14 in the tank 13. And it heat-hardens, heating and pressurizing at 150 degreeC for about 2 hours. As a result, the liquid epoxy resin 14 becomes the resin layer 12 and the capacitor 10 and the external terminal 11 are embedded. (FIG. 4 (d)).

次に、槽１３から熱硬化により樹脂層１２が固着したコア基板６を取り出す。外部端子１１の表面を樹脂層１２が覆っている場合は、樹脂層１２の表面を研磨し、外部端子１１の先端部分を樹脂層１２から露出させる。熱硬化された樹脂層１２には、コア基板６と固着している面とは反対側の面に、凹部１６が形成されている。（図５（ｅ））。   Next, the core substrate 6 to which the resin layer 12 is fixed by thermosetting is taken out of the tank 13. When the resin layer 12 covers the surface of the external terminal 11, the surface of the resin layer 12 is polished to expose the tip portion of the external terminal 11 from the resin layer 12. A concave portion 16 is formed on the surface of the heat-cured resin layer 12 opposite to the surface fixed to the core substrate 6. (FIG. 5 (e)).

なお、この後、ブレーク法やダイサーによるカット法等で個片に分割することで、単一の部品内蔵基板となる。   After that, the substrate is divided into individual pieces by a break method, a dicer cutting method, or the like, so that a single component-embedded substrate is obtained.

（第１の実施形態の変形例）
次に、第１の実施形態の変形例について、図６及び図７を参照して説明する。ここでは第１の実施形態で説明した部品内蔵基板２０との相違点のみ説明する。 (Modification of the first embodiment)
Next, a modification of the first embodiment will be described with reference to FIGS. Here, only differences from the component-embedded substrate 20 described in the first embodiment will be described.

部品内蔵基板３０は、部品内蔵基板２０と同様、コア基板６と、コア基板６の表裏面に配置された樹脂層９及び樹脂層１２を備えて構成されている。   Similar to the component built-in substrate 20, the component built-in substrate 30 includes a core substrate 6, and a resin layer 9 and a resin layer 12 disposed on the front and back surfaces of the core substrate 6.

部品内蔵基板３０の裏面に配置されている樹脂層１２は、コア基板６と固着している面とは反対側の面に凹部１６Ａが形成されている。この凹部１６Ａは、樹脂層１２の中央部を含んだ領域で、かつ外部端子１１より内側に形成されている。凹部１６Ａの底は均等に平になっており、凹部１６Ａの深さはどの部分も同じである。つまり、凹部１６Ａが形成されている部分の樹脂層１２の厚みは均等である。   The resin layer 12 disposed on the back surface of the component-embedded substrate 30 has a recess 16 </ b> A formed on the surface opposite to the surface fixed to the core substrate 6. The recess 16 </ b> A is a region including the central portion of the resin layer 12 and is formed inside the external terminal 11. The bottom of the recess 16A is evenly flat, and the depth of the recess 16A is the same in any part. That is, the thickness of the resin layer 12 in the portion where the recess 16A is formed is uniform.

部品内蔵基板３０の製造方法は、部品内蔵基板２０の製造方法と同じである。ただし、槽の底部分の形状は、所望の凹部１６Ａの形状、つまり凹部の底が均等に平となるように盛り上げておく必要がある。（図６）。   The method for manufacturing the component built-in substrate 30 is the same as the method for manufacturing the component built-in substrate 20. However, the shape of the bottom of the tank needs to be raised so that the desired shape of the recess 16A, that is, the bottom of the recess is evenly flat. (FIG. 6).

部品内蔵基板３０を裏面から見ると、樹脂層１２の中央部に円形状の凹部１６Ａが形成されており、凹部１６Ａの周囲に外部端子１１が形成されている。（図７）。   When the component-embedded substrate 30 is viewed from the back surface, a circular recess 16A is formed at the center of the resin layer 12, and the external terminals 11 are formed around the recess 16A. (FIG. 7).

なお、部品内蔵基板３０を裏面から見た場合、凹部１６Ａの形状は、円形に限定されるものではなく、四角形や楕円形など、どのような形状でも構わない。   When the component-embedded substrate 30 is viewed from the back surface, the shape of the recess 16A is not limited to a circle, and may be any shape such as a quadrangle or an ellipse.

（第２の実施形態）
次に、第２の実施形態について、図８及び図９を参照して説明する。ここでは第１の実施形態で説明した部品内蔵基板２０との相違点のみ説明する。 (Second Embodiment)
Next, a second embodiment will be described with reference to FIGS. Here, only differences from the component-embedded substrate 20 described in the first embodiment will be described.

部品内蔵基板４０は、部品内蔵基板２０と同様、コア基板６と、コア基板６の表裏面に配置された樹脂層９及び樹脂層１２を備えて構成されている。   Similar to the component built-in substrate 20, the component built-in substrate 40 includes a core substrate 6 and a resin layer 9 and a resin layer 12 arranged on the front and back surfaces of the core substrate 6.

部品内蔵基板４０の裏面に配置されている樹脂層１２は、コア基板６と固着している面とは反対側の面に凹部１７が形成されている。凹部１７は、小孔形状で、樹脂層１２の中央部に近い領域になるほど凹部１７の数が多くなっている。つまり、樹脂層１２の中央部に近い領域になるほど樹脂層１２の樹脂量は少なくなり、樹脂層１２の周縁部側に近くなるほど樹脂層１２の樹脂量は多くなっている。   The resin layer 12 disposed on the back surface of the component built-in substrate 40 has a recess 17 formed on the surface opposite to the surface fixed to the core substrate 6. The concave portion 17 has a small hole shape, and the number of the concave portions 17 increases as the region is closer to the central portion of the resin layer 12. That is, the resin amount of the resin layer 12 decreases as the region is closer to the center of the resin layer 12, and the resin amount of the resin layer 12 increases as the region is closer to the peripheral side of the resin layer 12.

樹脂層１２の中央部に近い領域になるほど凹部１７の数が多くなっているため、マザー基板から応力が伝わってきたとき、部品内蔵基板４０が撓みやすくなる。すると、部品内蔵基板４０に伝わってきた応力を分散させることが可能となる。その結果、マザー基板と接続している外部端子１１に係る応力が小さくなり、マザー基板と外部端子１１の接合強度の向上が可能となる。   Since the number of the recesses 17 increases as the region is closer to the center of the resin layer 12, the component-embedded substrate 40 is easily bent when stress is transmitted from the mother substrate. Then, the stress transmitted to the component built-in substrate 40 can be dispersed. As a result, the stress related to the external terminal 11 connected to the mother board is reduced, and the bonding strength between the mother board and the external terminal 11 can be improved.

次に、第２の実施形態に係る部品内蔵基板４０の製造工程を説明する。ここでは第１の実施形態で説明した部品内蔵基板２０の製造工程との相違点のみ説明する。   Next, the manufacturing process of the component built-in substrate 40 according to the second embodiment will be described. Here, only differences from the manufacturing process of the component-embedded substrate 20 described in the first embodiment will be described.

第１の実施形態に係る部品内蔵基板２０の樹脂層１２は、図４（ｄ）に示すように、槽１３に入った液状エポキシ樹脂１４の中にコア基板６に実装されたコンデンサ１０及び外部端子１１を浸漬させ、熱硬化させるというものである。一方、第２の実施形態に係る部品内蔵基板４０の樹脂層１２は、樹脂層９と同様、熱硬化性の液状エポキシ樹脂を塗布し、熱硬化させて形成する。   As shown in FIG. 4D, the resin layer 12 of the component-embedded substrate 20 according to the first embodiment includes the capacitor 10 mounted on the core substrate 6 in the liquid epoxy resin 14 in the tank 13 and the outside. The terminal 11 is immersed and thermally cured. On the other hand, the resin layer 12 of the component-embedded substrate 40 according to the second embodiment is formed by applying a thermosetting liquid epoxy resin and thermosetting the same as the resin layer 9.

樹脂層１２の形成後、樹脂層１２をレーザーで削り、凹部１７を形成する。凹部１７は、樹脂層１２の中央部に近い領域になるほど間隔が狭く配置されている。つまり、樹脂層１２の中央部に近い領域になるほど凹部１７の数が多く、応力が分散しやすい構造となっている。（図８）。   After the resin layer 12 is formed, the resin layer 12 is shaved with a laser to form the recesses 17. The recesses 17 are arranged so that the distance between the recesses 17 becomes closer to the center of the resin layer 12. That is, the closer to the center of the resin layer 12, the greater the number of recesses 17, so that stress is easily dispersed. (FIG. 8).

部品内蔵基板４０を裏面から見ると、樹脂層１２に円形状の凹部１７が複数形成されており、凹部１７の周囲に外部端子１１が形成されている。樹脂層１２の中央部に近い領域になるほど凹部１７の間隔が狭く、樹脂層１２の周縁部側に近くなるほど凹部１７の間隔が広くなっている。（図９）。   When the component-embedded substrate 40 is viewed from the back surface, a plurality of circular recesses 17 are formed in the resin layer 12, and the external terminals 11 are formed around the recesses 17. The closer to the central portion of the resin layer 12, the narrower the interval between the concave portions 17, and the closer to the peripheral side of the resin layer 12, the wider the interval between the concave portions 17. (FIG. 9).

（第２の実施形態の変形例１）
次に、第２の実施形態の変形例１について、図１０及び図１１を参照して説明する。ここでは第２の実施形態で説明した部品内蔵基板４０との相違点のみ説明する。 (Modification 1 of 2nd Embodiment)
Next, Modification 1 of the second embodiment will be described with reference to FIGS. 10 and 11. Here, only differences from the component-embedded substrate 40 described in the second embodiment will be described.

部品内蔵基板５０は、部品内蔵基板４０と同様、コア基板６と、コア基板６の表裏面に配置された樹脂層９及び樹脂層１２を備えて構成されている。   Similar to the component built-in substrate 40, the component built-in substrate 50 includes a core substrate 6, and a resin layer 9 and a resin layer 12 disposed on the front and back surfaces of the core substrate 6.

部品内蔵基板５０の裏面に配置されている樹脂層１２は、コア基板６と固着している面とは反対側の面に凹部１７Ａが形成されている。凹部１７Ａは、小孔形状で、ほぼ均等な間隔で形成されている。樹脂層１２の中央部に近い領域になるほど凹部１７Ａの深さは深くなっており、応力が分散されやすい構造となっている。   The resin layer 12 disposed on the back surface of the component-embedded substrate 50 has a recess 17 </ b> A formed on the surface opposite to the surface fixed to the core substrate 6. The recesses 17A are small holes and are formed at almost equal intervals. The closer to the center of the resin layer 12, the deeper the recess 17A is, and the stress is easily dispersed.

なお、部品内蔵基板５０の製造方法は、第２の実施形態で説明した部品内蔵基板４０の製造方法と同じである。凹部１７Ａの間隔や深さは適宜調整する。（図１０）。   The method for manufacturing the component built-in substrate 50 is the same as the method for manufacturing the component built-in substrate 40 described in the second embodiment. The interval and depth of the recesses 17A are adjusted as appropriate. (FIG. 10).

なお、樹脂層１２の中央部に近い領域になるほど、凹部１７Ａの数を増やしてもよい。   In addition, you may increase the number of the recessed parts 17A, so that it becomes an area | region near the center part of the resin layer 12.

部品内蔵基板５０を裏面から見ると、樹脂層１２に円形状の凹部１７Ａが複数形成されており、複数の凹部１７Ａの周囲に外部端子１１が形成されている。凹部１７Ａはほぼ均等な間隔で形成されている。（図１１）。   When the component-embedded substrate 50 is viewed from the back surface, a plurality of circular recesses 17A are formed in the resin layer 12, and the external terminals 11 are formed around the plurality of recesses 17A. The recesses 17A are formed at almost equal intervals. (FIG. 11).

（第２の実施形態の変形例２）
次に、第２の実施形態の変形例２について、図１２及び図１３を参照して説明する。ここでは第２の実施形態で説明した部品内蔵基板４０との相違点のみ説明する。 (Modification 2 of the second embodiment)
Next, a second modification of the second embodiment will be described with reference to FIGS. Here, only differences from the component-embedded substrate 40 described in the second embodiment will be described.

部品内蔵基板６０は、部品内蔵基板４０と同様、コア基板６と、コア基板６の表裏面に配置された樹脂層９及び樹脂層１２を備えて構成されている。   Similar to the component built-in substrate 40, the component built-in substrate 60 includes a core substrate 6, and a resin layer 9 and a resin layer 12 disposed on the front and back surfaces of the core substrate 6.

部品内蔵基板６０の裏面に配置されている樹脂層１２は、コア基板６と固着している面とは反対側の面に凹部１７Ｂが形成されている。樹脂層１２の中央部に近い領域に形成された凹部１７Ｂは、入口が広く、底に近くなるほど狭い構造となっている。樹脂層１２の周縁部側に近い領域に形成された凹部１７Ｂは、小孔形状となっている。樹脂層１２の中央部に近い領域に形成された凹部１７Ｂの空間が大きくなっているため、応力が分散されやすい。   The resin layer 12 disposed on the back surface of the component built-in substrate 60 has a recess 17 </ b> B formed on the surface opposite to the surface fixed to the core substrate 6. The recess 17B formed in a region near the center of the resin layer 12 has a structure in which the entrance is wide and narrows toward the bottom. The concave portion 17B formed in the region near the peripheral edge side of the resin layer 12 has a small hole shape. Since the space of the recess 17B formed in the region near the center of the resin layer 12 is large, the stress is easily dispersed.

なお、部品内蔵基板６０の製造方法は、第２の実施形態で説明した部品内蔵基板４０の製造方法と同じである。レーザーで樹脂層１２を削る際は、所望の凹部１７Ｂの形状となるよう適宜調整する。（図１２）。   The method for manufacturing the component built-in substrate 60 is the same as the method for manufacturing the component built-in substrate 40 described in the second embodiment. When the resin layer 12 is shaved with a laser, the resin layer 12 is appropriately adjusted so as to have a desired shape of the concave portion 17B. (FIG. 12).

部品内蔵基板６０を裏面から見ると、樹脂層１２に円形状の凹部１７Ｂが複数形成されており、複数の凹部１７Ｂの周囲に外部端子１１が形成されている。樹脂層１２の中央部に近い領域になるほど凹部１７Ｂの面積は大きくなり、樹脂層１２の周縁部側に近くなるほど凹部１７Ｂの面積は小さくなる。凹部１７Ｂはほぼ均等な間隔で形成されている。（図１３）。   When the component-embedded substrate 60 is viewed from the back surface, a plurality of circular recesses 17B are formed in the resin layer 12, and the external terminals 11 are formed around the plurality of recesses 17B. The area closer to the center of the resin layer 12 increases the area of the recess 17B, and the closer to the peripheral edge of the resin layer 12, the smaller the area of the recess 17B. The recesses 17B are formed at almost equal intervals. (FIG. 13).

なお、凹部の形成は、前述の方法以外に、ダイサーを使用しても構わない。その場合、外部端子１１の間を通り、樹脂層１２の端から端まで溝が形成されることになる。   In addition, you may use a dicer for formation of a recessed part other than the above-mentioned method. In that case, a groove is formed from the end of the resin layer 12 through the external terminals 11.

また、外部端子１１は、樹脂層１２に形成したビアホールに、ＡｇやＣｕなどの導電性ペーストを充填して形成したビア電極でも構わない。   The external terminal 11 may be a via electrode formed by filling a via hole formed in the resin layer 12 with a conductive paste such as Ag or Cu.

１：セラミックグリーンシート
２：内部電極
３：ビア導体
４：積層体
５：パッド電極
６：コア基板
７：ＩＣ
８：バンプ
９：樹脂層
１０：コンデンサ
１１：外部端子
１２：樹脂層
１３：槽
１４：液状エポキシ樹脂
１５：ＰＥＴフィルム
１６、１６Ａ、１７、１７Ａ、１７Ｂ：凹部
２０、３０、４０、５０、６０、２００：部品内蔵基板
１０１：セラミック多層基板
１０２：内部電極
１０３：ビア導体
１０４：パッド電極
１０５：接続電極
１０６：樹脂層
１０７：外部端子電極
１０８：ビア導体
１０９：回路素子
１１０：樹脂層 1: Ceramic green sheet 2: Internal electrode 3: Via conductor 4: Laminated body 5: Pad electrode 6: Core substrate 7: IC
8: Bump 9: Resin layer 10: Capacitor 11: External terminal 12: Resin layer 13: Tank 14: Liquid epoxy resin 15: PET film 16, 16A, 17, 17A, 17B: Recess 20, 30, 40, 50, 60 200: Component built-in substrate 101: Ceramic multilayer substrate 102: Internal electrode 103: Via conductor 104: Pad electrode 105: Connection electrode 106: Resin layer 107: External terminal electrode 108: Via conductor 109: Circuit element 110: Resin layer

Claims (3)

導体パターンが形成されたコア基板と、
前記コア基板の少なくとも一方主面に実装された電子部品と、
前記電子部品を覆うように前記コア基板の少なくとも一方主面に配置された樹脂層と、
前記樹脂層に形成され、前記導体パターンに接続された外部端子と、を備える部品内蔵基板において、
前記外部端子が形成された前記樹脂層には、前記コア基板と固着している面と反対側の面に凹部が形成されており、
前記凹部は、前記樹脂層のコア基板と固着している面と反対側の面の中央領域の少なくとも一部を含む領域に形成されており、
前記凹部は、複数形成されており、かつ前記樹脂層の周縁部側よりも中央部に近い領域になるほど凹部の数が多いことを特徴とする、部品内蔵基板。 A core substrate on which a conductor pattern is formed;
An electronic component mounted on at least one main surface of the core substrate;
A resin layer disposed on at least one main surface of the core substrate so as to cover the electronic component;
In the component-embedded substrate provided with external terminals formed on the resin layer and connected to the conductor pattern,
The resin layer in which the external terminal is formed has a recess formed on the surface opposite to the surface fixed to the core substrate,
The recess is formed in a region including at least a part of a central region of the surface opposite to the surface fixed to the core substrate of the resin layer,
The component-embedded substrate, wherein a plurality of the recesses are formed, and the number of recesses increases as the region is closer to the center than to the peripheral edge of the resin layer . 導体パターンが形成されたコア基板と、
前記コア基板の少なくとも一方主面に実装された電子部品と、
前記電子部品を覆うように前記コア基板の少なくとも一方主面に配置された樹脂層と、
前記樹脂層に形成され、前記導体パターンに接続された外部端子と、を備える部品内蔵基板において、
前記外部端子が形成された前記樹脂層には、前記コア基板と固着している面と反対側の面に凹部が形成されており、
前記凹部は、前記樹脂層のコア基板と固着している面と反対側の面の中央領域の少なくとも一部を含む領域に形成されており、
前記凹部は複数形成されており、かつ前記樹脂層の周縁部側よりも中央部に近い領域になるほど凹部の深さが深いことを特徴とする、部品内蔵基板。 A core substrate on which a conductor pattern is formed;
An electronic component mounted on at least one main surface of the core substrate;
A resin layer disposed on at least one main surface of the core substrate so as to cover the electronic component;
In the component-embedded substrate provided with external terminals formed on the resin layer and connected to the conductor pattern,
The resin layer in which the external terminal is formed has a recess formed on the surface opposite to the surface fixed to the core substrate,
The recess is formed in a region including at least a part of a central region of the surface opposite to the surface fixed to the core substrate of the resin layer,
A component-embedded substrate, wherein a plurality of the recesses are formed, and the depth of the recesses becomes deeper in a region closer to the center than to the peripheral side of the resin layer . 前記凹部は、該凹部で規定される空間が前記樹脂層の周縁部側よりも中央部に近い領域になるほど大きいことを特徴とする、請求項１または請求項２に記載の部品内蔵基板。 The recess may be greater as the space defined by the concave portion is in a region close to the central portion than the peripheral portion of the resin layer, component-embedded substrate according to claim 1 or claim 2.
JP2011211163A 2011-09-27 2011-09-27 Component built-in board Active JP5817388B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011211163A JP5817388B2 (en) 2011-09-27 2011-09-27 Component built-in board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011211163A JP5817388B2 (en) 2011-09-27 2011-09-27 Component built-in board

Publications (2)

Publication Number Publication Date
JP2013074049A JP2013074049A (en) 2013-04-22
JP5817388B2 true JP5817388B2 (en) 2015-11-18

Family

ID=48478308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011211163A Active JP5817388B2 (en) 2011-09-27 2011-09-27 Component built-in board

Country Status (1)

Country Link
JP (1) JP5817388B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021197568A (en) 2020-06-09 2021-12-27 株式会社村田製作所 High frequency module and communication device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4158798B2 (en) * 2005-10-12 2008-10-01 株式会社村田製作所 Composite ceramic substrate

Also Published As

Publication number Publication date
JP2013074049A (en) 2013-04-22

Similar Documents

Publication Publication Date Title
JP5823043B2 (en) Electronic device mounting substrate, electronic device, and imaging module
JP5790682B2 (en) Module and manufacturing method thereof
JP6096812B2 (en) Electronic device mounting package, electronic device and imaging module
JP5355246B2 (en) Multi-cavity wiring board, wiring board and electronic device
JP5610064B2 (en) Component built-in resin substrate and manufacturing method thereof
WO2012137548A1 (en) Multilayer substrate with integrated chip component and method for manufacturing same
JP6030370B2 (en) Wiring board and electronic device
JP2022183975A (en) Manufacturing method of electronic component
JP6039311B2 (en) Wiring board, electronic device and electronic module
JP2011151103A (en) Electronic component interconnecting structure and connecting method
JP5546350B2 (en) Multiple wiring board
US9526167B2 (en) Many-up wiring substrate, wiring board, and electronic device
JP5817388B2 (en) Component built-in board
US9433108B2 (en) Method of fabricating a circuit board structure having an embedded electronic element
CN115148453A (en) Laminated electronic component
WO2010125858A1 (en) Multilayered resin circuit board, and manufacturing method of multilayered resin circuit board
JP2020035898A (en) Substrate for mounting electronic element, electronic apparatus, and electronic module
JP6418968B2 (en) Electronic component mounting package, electronic device and electronic module
WO2024075404A1 (en) Chip-type electronic component
JP2006041310A (en) Multi-pattern wiring board
JP6258768B2 (en) Wiring board and electronic device
JP2015015265A (en) Light emitting device and manufacturing method of the same
CN115148454A (en) Laminated electronic component
JP2016103520A (en) Electronic component mounting package and electronic device
JP6282959B2 (en) Multi-cavity wiring board, wiring board and electronic device

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20140110

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150914

R150 Certificate of patent or registration of utility model

Ref document number: 5817388

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150