JP5807834B2 - Control circuit - Google Patents

Control circuit Download PDF

Info

Publication number
JP5807834B2
JP5807834B2 JP2010121067A JP2010121067A JP5807834B2 JP 5807834 B2 JP5807834 B2 JP 5807834B2 JP 2010121067 A JP2010121067 A JP 2010121067A JP 2010121067 A JP2010121067 A JP 2010121067A JP 5807834 B2 JP5807834 B2 JP 5807834B2
Authority
JP
Japan
Prior art keywords
input port
semiconductor package
input
control circuit
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010121067A
Other languages
Japanese (ja)
Other versions
JP2011249552A (en
Inventor
英治 松崎
英治 松崎
太 諸橋
太 諸橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Seiki Co Ltd
Original Assignee
Nippon Seiki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Seiki Co Ltd filed Critical Nippon Seiki Co Ltd
Priority to JP2010121067A priority Critical patent/JP5807834B2/en
Priority to PCT/JP2011/061140 priority patent/WO2011148802A1/en
Publication of JP2011249552A publication Critical patent/JP2011249552A/en
Application granted granted Critical
Publication of JP5807834B2 publication Critical patent/JP5807834B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Description

本発明は、複数の各種入力ポートを設けてなるＢＧＡ型の半導体パッケージを備えた制御回路に関する。   The present invention relates to a control circuit including a BGA type semiconductor package provided with a plurality of various input ports.

近年、半導体装置の小型・高機能化に伴い、半導体パッケージの小型化および外部接続端子数の多ピン化が進んでいる。このため、リードフレームタイプのパッケージと比較して基板面に対して実装する高さが低く、セラミックに比較して安価な合成樹脂材料で製造できるといった長所があり、ＢＧＡ（ボールグリッドアレイ）型の半導体パッケージを回路基板に実装する場合がある。例えば、特許文献１に開示されている。   In recent years, with the miniaturization and high functionality of semiconductor devices, the size of semiconductor packages and the number of external connection terminals are increasing. For this reason, the height mounted on the substrate surface is lower than that of a lead frame type package, and it can be manufactured with an inexpensive synthetic resin material compared to a ceramic, and the BGA (ball grid array) type is advantageous. A semiconductor package may be mounted on a circuit board. For example, it is disclosed in Patent Document 1.

また、ＢＧＡタイプのパッケージの実装検査は接合部がパッケージと基板に挟まれた部分で、目視による検査が困難であるためＸ線検査装置が多用されている（例えば特許文献２）。   In addition, in the BGA type package mounting inspection, an X-ray inspection apparatus is frequently used because a joint portion is sandwiched between the package and the substrate and visual inspection is difficult (for example, Patent Document 2).

特開平９−１５３５６５号公報JP-A-9-153565 特開平１０−１７０４４５号公報JP-A-10-170445

しかしながら、Ｘ線検査装置を用いた検査においてはＸ線画像の画像認識によりはんだバンプのショート部の検出を行うため、パッケージのピン数が増加するにつれて画像認識の領域が増加する。また、パッケージの高機能化に伴いパッケージのはんだボールを有する反対の面に金属製の放熱板や他の電子部品を有するパッケージにおいては、金属性の放熱基板によりＸ線の透過状態が悪くなりはんだボールの接続状態の認識が難しいという課題があった。   However, in the inspection using the X-ray inspection apparatus, since the short portion of the solder bump is detected by the image recognition of the X-ray image, the image recognition area increases as the number of pins of the package increases. In addition, in a package having a metal heat sink or other electronic parts on the opposite side of the package having solder balls as the package becomes more functional, the metal heat dissipation board makes the X-ray transmission state worse and the solder There was a problem that it was difficult to recognize the connection state of the ball.

また、ＢＧＡ型の半導体パッケージは、接合部がパッケージと基板に挟まれた部分であるため、耐湿コーティング剤を塗布できず、製品使用時おいて、水分などによる電極間の短絡が発生した場合や、余剰半田が振動にともなって移動することにより電極間の短絡が発生する虞がある。この場合、半導体パッケージの入力ポートが中間電位になるなどして、制御回路としての機能を持続できないといった不具合が生じてしまう可能性があり課題となっていた。   In addition, since the BGA type semiconductor package is a part where the joint is sandwiched between the package and the substrate, the moisture-resistant coating agent cannot be applied, and a short circuit between the electrodes due to moisture or the like occurs during product use. There is a possibility that a short circuit between the electrodes may occur due to the movement of the surplus solder with vibration. In this case, there is a possibility that a problem that the function as the control circuit cannot be continued due to the input port of the semiconductor package becoming an intermediate potential, which has been a problem.

そこで本発明の目的は、上述した課題に着目し、電極間の短絡が発生した場合であっても動作可能な制御回路を提供することにある。   Accordingly, an object of the present invention is to provide a control circuit that can operate even when a short circuit between electrodes occurs, paying attention to the above-described problems.

本発明の制御回路は、動作環境において接続優先順位の異なる各種入力ポートを設けてなるＢＧＡ型の半導体パッケージを備えた車両に搭載される表示装置の制御回路であって、前記半導体パッケージは、第１の入力ポートと、この第１の入力ポートと隣り合い、且つ入力極性が異なり、且つ前記第１の入力ポートよりも接続優先順位が高い第２の入力ポートとを設けてなり、抵抗素子を介して前記第１の入力ポートと電源接続または接地接続することによって、前記第２の入力ポートの入力インピーダンスに対して前記第１の入力ポートの入力インピーダンスが大きくなるように設定することを特徴とする。
A control circuit according to the present invention is a control circuit for a display device mounted on a vehicle including a BGA type semiconductor package provided with various input ports having different connection priorities in an operating environment. and one of the input ports disposed adjacent to the first input port, and different input polarity, and it is provided with said second higher connection priority than the first input port a second input port, the resistive element The input impedance of the first input port is set to be larger than the input impedance of the second input port by connecting to the first input port via a power supply or ground. To do.

また、前記半導体パッケージに接続される表示手段を備え、
前記半導体パッケージは、前記第１の入力ポートと前記第２の入力ポートとが短絡しているか否かを判定する判定処理を行い、前記短絡状態の場合には、前記表示手段を用いて異常状態を報知してなることを特徴とする。
Also, provided with a display means connected to the semiconductor package,
The semiconductor package performs a determination process for determining whether or not the first input port and the second input port are short-circuited, and in the case of the short-circuit state, the display unit is used to detect an abnormal state. It is characterized by notifying.

また、前記半導体パッケージの前記第２の入力ポートは、演算処理、または表示制御処理に関する入力を行い、前記第１の入力ポートは、少なくとも表示制御処理に関係ない入力を行うことを特徴とする。
Further, the second input port of the semiconductor package performs input related to arithmetic processing or display control processing, and the first input port performs input not related to at least display control processing.

本発明は、複数の各種入力ポートを設けてなるＢＧＡ型の半導体パッケージを備えた制御回路に関し、電極間の短絡が発生した場合であっても動作可能となる。   The present invention relates to a control circuit including a BGA type semiconductor package provided with a plurality of various input ports, and can operate even when a short circuit occurs between electrodes.

本発明の実施の形態における半導体パッケージを示す斜視図。The perspective view which shows the semiconductor package in embodiment of this invention. 同上半導体パッケージの側面図。The side view of a semiconductor package same as the above. 同上半導体パッケージの実装状態を示す側面図。The side view which shows the mounting state of a semiconductor package same as the above. 同上実施の形態における電気的な構成を示す図。The figure which shows the electrical structure in embodiment same as the above. 同上実施の形態における表示手段の表示例を示す図。The figure which shows the example of a display of the display means in embodiment same as the above. 同上実施の形態の別例を示す図。The figure which shows another example of embodiment same as the above.

以下、本発明が車載用の表示装置に適用された実施の形態について添付図面を用いて説明する。   Hereinafter, embodiments in which the present invention is applied to an in-vehicle display device will be described with reference to the accompanying drawings.

図１から図３は、ＢＧＡ型の半導体パッケージ１を示すものである。半導体パッケージ１は、筐体２、半田ボール３を備え、回路基板４に実装される。   1 to 3 show a BGA type semiconductor package 1. The semiconductor package 1 includes a housing 2 and solder balls 3 and is mounted on a circuit board 4.

図１は、本発明の実施の形態における半導体パッケージ１の例を示した斜視図であり、図２は、図１で示した半導体パッケージ１の側面図である。図１及び図２において、半導体パッケージ１は、筐体２における実装面上にそれぞれの外部電極端子をなす各半田ボール３がそれぞれ形成されており、ＢＧＡ又はＣＳＰ等で形成されている。該各半田ボール３は、１ｍｍ以下のピッチでそれぞれ形成されており、例えば１５ｍｍ角の実装面を有する筐体２において、該実装面上には１００個以上の半田ボール３が形成されている。なお、本実施の形態においては、分かりやすいように半田ボール３の数を少なく示している。   FIG. 1 is a perspective view showing an example of a semiconductor package 1 according to an embodiment of the present invention, and FIG. 2 is a side view of the semiconductor package 1 shown in FIG. 1 and 2, the semiconductor package 1 is formed with solder balls 3 forming external electrode terminals on the mounting surface of the housing 2, and is formed of BGA, CSP, or the like. Each solder ball 3 is formed at a pitch of 1 mm or less. For example, in the case 2 having a 15 mm square mounting surface, 100 or more solder balls 3 are formed on the mounting surface. In the present embodiment, the number of solder balls 3 is reduced for easy understanding.

図３は、図１及び図２で示した半導体パッケージ１を回路基板４上に実装した状態を示す側面図である。図３において、回路基板４上に形成された配線パターン（図示せず）における所定の位置に配置された各半田ボール３は、加熱されて熱溶融することによって回路基板４上にそれぞれ接続される。電極となる半田ボール３に電気的に接続することで、半導体パッケージ１に電気的に導通できる。例えば、リードなどによって外部と電気的に接続するよりも、ＢＧＡ型パッケージの方が省スペースである。   FIG. 3 is a side view showing a state in which the semiconductor package 1 shown in FIGS. 1 and 2 is mounted on the circuit board 4. In FIG. 3, each solder ball 3 arranged at a predetermined position in a wiring pattern (not shown) formed on the circuit board 4 is connected to the circuit board 4 by being heated and melted. . Electrical connection to the semiconductor package 1 can be achieved by electrical connection to the solder balls 3 serving as electrodes. For example, the BGA type package saves space rather than being electrically connected to the outside by a lead or the like.

半導体パッケージ１は、図４に示すように、各半田ボール３に接続された各ポートを備え電気信号を入出力するように構成されている。この場合、半導体パッケージ１は、電源電極端子となる半田ボール３と接続されるとともに、接地状態であっても深刻な不具合を生じない、例えば、第１の入力ポート３１と、この第１の入力ポート３１と隣り合い、接地接続することによってハードモードを設定する機能切り換え用の第２の入力ポート３２とを設けている。
As shown in FIG. 4, the semiconductor package 1 includes ports connected to the solder balls 3 and is configured to input and output electrical signals. In this case, the semiconductor package 1 is connected to the solder balls 3 serving as power supply electrode terminals, and does not cause a serious problem even in the ground state. For example, the first input port 31 and the first input A second input port 32 for switching functions is provided adjacent to the port 31 and connected to the ground to set the hard mode.

なお、第２の入力ポート３２は、接地状態でなくなると、後述する表示手段に正常な表示が行えなくなってしまうような、動作環境において第１の入力ポート３１よりも優先順位の高いポートである。第２の入力ポート３２として、正常な演算処理や表示出力を行うための入力ポート、例えば、半導体パッケージの動作周波数を選択するハードモード選択用ポートや、半導体パッケージ１をハードリセットするための入力ポートや、処理優先度の高い情報入力を行うポートなどを適用でき、これらよりも動作環境において優先順位が低い第１の入力ポート３１として、少なくとも表示とは無関係なポートを適用できる。 Note that the second input port 32 is a port having a higher priority than the first input port 31 in the operating environment in which normal display cannot be performed on a display unit described later when the second input port 32 is not in the ground state. . As the second input port 32, an input port for performing normal arithmetic processing and display output, for example, a hard mode selection port for selecting the operating frequency of the semiconductor package, and an input port for hard resetting the semiconductor package 1 Alternatively, a port for inputting information with a high processing priority can be applied, and at least a port unrelated to display can be applied as the first input port 31 having a lower priority in the operating environment.

半導体パッケージ１は、各ポートと配線を介して接続されなり、図４に示すように、電源電極や接地電極との接続、電気信号などを入出力できるように構成されている。また、第２の入力ポート３２よりも接続優先順位の低い第１の入力ポート３１は、抵抗素子５１を介して電源回路６と接続されており、第２の入力ポート３２よりも入力インピーダンスが高くなるように接続されている。   The semiconductor package 1 is connected to each port through a wiring, and is configured to be able to connect to a power supply electrode and a ground electrode, and to input / output an electric signal, as shown in FIG. The first input port 31 having a lower connection priority than the second input port 32 is connected to the power supply circuit 6 through the resistance element 51, and has an input impedance higher than that of the second input port 32. Connected to be.

これらの構成によって、複数の半田ボール３間、またはその近辺の配線間で短絡が生じた場合、特に、第１，第２の入力ポート３１，３２の短絡が生じた場合には、抵抗素子５による入力インピーダンスの違いによって第２の入力ポート３２の接地状態が維持されるため、半導体パッケージ１としての優先順位の高い機能を保持することができる。   With these configurations, when a short circuit occurs between a plurality of solder balls 3 or between adjacent wirings, particularly when a short circuit occurs between the first and second input ports 31 and 32, the resistance element 5 Since the ground state of the second input port 32 is maintained by the difference in input impedance due to the above, it is possible to maintain a function with high priority as the semiconductor package 1.

なお、第１の入力ポート３１は、電源回路６からの電力が供給されている。電源回路６は、車載バッテリに接続され半導体パッケージや表示手段７などの電子部品（負荷）に電源電圧を供給するものである。この場合、サージカットなどの回路を経てバッテリの電圧（通常１２〜１４Ｖ）を、半導体パッケージ１などの電子部品が作動するための電源電圧（例えば、３．３Ｖ）に降圧して供給している。   The first input port 31 is supplied with power from the power supply circuit 6. The power supply circuit 6 is connected to an in-vehicle battery and supplies a power supply voltage to electronic components (loads) such as a semiconductor package and display means 7. In this case, the voltage of the battery (usually 12 to 14 V) is supplied after being stepped down to a power supply voltage (for example, 3.3 V) for operating an electronic component such as the semiconductor package 1 through a circuit such as surge cut. .

また、図４に示すように、半導体パッケージ１による演算処理によって、制御される表示手段７の表示を継続できるだけでなく、第１の入力ポート３１を検査用ポートとして用いて、半導体パッケージ１が短絡の発生を判定できるように構成することもできる。この場合、前記判定の処理の結果、短絡状態であった場合には、図５に示すように、異常状態である旨の表示を表示手段７に出力させることによって、利用者に報知することが可能となる。   Further, as shown in FIG. 4, not only the display of the controlled display means 7 can be continued by the arithmetic processing by the semiconductor package 1, but the semiconductor package 1 is short-circuited using the first input port 31 as an inspection port. It can also be configured to be able to determine the occurrence of. In this case, if the result of the determination process is a short-circuited state, as shown in FIG. 5, the display means 7 can output a display indicating that the state is abnormal to notify the user. It becomes possible.

この場合、半導体パッケージ１が入力ポートを介して車両情報（入力情報）を入力し、この車両情報に基づいて表示手段７を制御するための駆動信号を生成している。表示手段７は、車両速度表示部７１、燃料や電力など車両駆動のためのエネルギーの残量表示部７２、異常状態を表示するためのマーク７３と、報知内容を示す文字表示部７４とを設けており、別途操作入力によって、表示画面を切り換えて表示することもできる。   In this case, the semiconductor package 1 inputs vehicle information (input information) via the input port, and generates a drive signal for controlling the display means 7 based on the vehicle information. The display means 7 is provided with a vehicle speed display unit 71, a remaining energy display unit 72 for driving the vehicle such as fuel and electric power, a mark 73 for displaying an abnormal state, and a character display unit 74 indicating the notification contents. The display screen can be switched by a separate operation input.

斯かる制御回路は、動作環境において接続優先順位の異なる各種入力ポートを設けてなるＢＧＡ型の半導体パッケージ１を備えた制御回路であって、半導体パッケージ１は、第１の入力ポート３１と、この第１の入力ポート３１と隣り合い、且つ入力極性が異なり、且つ第１の入力ポート３１よりも接続優先順位が高い第２の入力ポート３２とを設けてなり、第２の入力ポート３２の入力インピーダンスに対して第１の入力ポート３１の入力インピーダンスを大きくしている。   Such a control circuit is a control circuit including a BGA type semiconductor package 1 provided with various input ports having different connection priorities in the operating environment. The semiconductor package 1 includes a first input port 31 and A second input port 32 that is adjacent to the first input port 31 and has a different input polarity and higher connection priority than the first input port 31 is provided. The input impedance of the first input port 31 is increased with respect to the impedance.

従って、第１，第２の入力ポート間において短絡した場合であっても、優先順位の高い動作を維持できる構成となる。   Therefore, even when a short circuit occurs between the first and second input ports, the operation with high priority can be maintained.

また、半導体パッケージ１に接続される表示手段７を備え、半導体パッケージ１は、前記入力ポートからの入力情報に基づいて表示手段７を駆動制御してなり、前記半導体パッケージは、第１の入力ポート３１と第２の入力ポート３２とが短絡しているか否かを判定する判定処理を行い、前記短絡状態の場合には、表示手段７を用いて異常状態を報知してなることによって、利用者は、異常状態を認識することができる。   The semiconductor package 1 further includes display means 7 connected to the semiconductor package 1. The semiconductor package 1 controls the display means 7 based on input information from the input port. The semiconductor package has a first input port. A determination process for determining whether or not the first input port 32 and the second input port 32 are short-circuited. In the case of the short-circuit state, the user is notified of the abnormal state using the display means 7. Can recognize an abnormal condition.

また、半導体パッケージ１の第２の入力ポート３２は、演算処理、または表示制御処理に関する入力を行い、第１の入力ポート３１は、少なくとも表示制御処理に関係ない入力を行い、抵抗素子５を介して第１の入力ポート３１と電源接続または接地接続することによって入力インピーダンスを設定してなることによって、簡単な構成にて短絡による不具合を抑制できる。   In addition, the second input port 32 of the semiconductor package 1 performs input related to arithmetic processing or display control processing, and the first input port 31 performs input not related to at least display control processing, via the resistance element 5. By setting the input impedance by connecting the first input port 31 to the power supply or grounding, it is possible to suppress problems due to a short circuit with a simple configuration.

また、上述した構成にてＢＧＡ型の半導体パッケージを用いることにより、振動や湿度などの過酷な使用環境である車両に搭載される表示装置であっても、回路基板との接続信頼性を高めることができる。   In addition, by using a BGA type semiconductor package with the above-described configuration, connection reliability with a circuit board can be improved even in a display device mounted on a vehicle having a severe use environment such as vibration and humidity. Can do.

なお、本発明を上述した実施の形態の構成にて例に挙げて説明したが、本発明はこれに限定されるものではなく、他の構成においても、本発明の要旨を逸脱しない範囲において種々の改良、並びに設計の変更が可能なことは勿論である。   Although the present invention has been described by way of example in the configuration of the above-described embodiment, the present invention is not limited to this, and various other configurations can be used without departing from the spirit of the present invention. Of course, it is possible to improve the design and change the design.

例えば、図６に示すように、第１，第２の入力ポート３１，３２に異なる抵抗素子５１，５２を設けてインピーダンスの差を設定し、第１の入力ポート３１は、表示機能的に優先順位の高い第２の入力ポートよりも高いインピーダンスにて接続されるように構成することもできる。なお、この場合、第１の入力ポート３１に接続される抵抗素子５１よりも第２の入力ポート３２に接続された抵抗素子５２の方が小さな抵抗値のものを適用する。   For example, as shown in FIG. 6, different resistance elements 51 and 52 are provided in the first and second input ports 31 and 32 to set the impedance difference, and the first input port 31 has priority in display function. It can also be configured to be connected with a higher impedance than the second input port having a higher rank. In this case, the resistance element 52 connected to the second input port 32 has a smaller resistance value than the resistance element 51 connected to the first input port 31.

また、第１、第２の入力ポートは、入力極性が異なる場合に、本件発明を適用でき、例えば、第１，第２の入力ポートの接続する極性が上述した実施の形態と逆であってもよく、接続優先順位が低い方に大きな入力インピーダンスが設定されれば上述した実施の形態と同様の効果を得ることができる。   Further, the present invention can be applied to the first and second input ports when the input polarities are different. For example, the polarity to which the first and second input ports are connected is opposite to that of the above-described embodiment. In other words, if a large input impedance is set for the connection priority lower, the same effect as the above-described embodiment can be obtained.

また、異常状態について表示手段７を用いて報知するものを例に挙げて説明したが、他用途のスピーカを兼用して音声にて表示機器の異常状態を報知することも考えられる。   In addition, although an example in which the abnormal state is notified using the display unit 7 has been described as an example, it is also conceivable that the abnormal state of the display device is notified by voice using a speaker for other purposes.

本発明は、ＢＧＡ型の半導体パッケージを備えた制御機器に関し、例えば、自動車やオートバイ、あるいは農業機械や建設機械を備えた移動体に搭載される表示装置として適用できる。   The present invention relates to a control device including a BGA type semiconductor package, and can be applied as, for example, a display device mounted on a moving body including an automobile, a motorcycle, an agricultural machine, or a construction machine.

１ 半導体パッケージ
２ 筐体
３ 半田ボール
３１ 第１の入力ポート
３２ 第２の入力ポート
４ 回路基板
５ 抵抗素子
６ 電源回路
７ 表示手段 DESCRIPTION OF SYMBOLS 1 Semiconductor package 2 Case 3 Solder ball 31 1st input port 32 2nd input port 4 Circuit board 5 Resistance element 6 Power supply circuit 7 Display means

Claims (3)

動作環境において接続優先順位の異なる各種入力ポートを設けてなるＢＧＡ型の半導体パッケージを備えた車両に搭載される表示装置の制御回路であって、
前記半導体パッケージは、
第１の入力ポートと、
この第１の入力ポートと隣り合い、且つ入力極性が異なり、且つ前記第１の入力ポートよりも接続優先順位が高い第２の入力ポートとを設けてなり、
抵抗素子を介して前記第１の入力ポートと電源接続または接地接続することによって、前記第２の入力ポートの入力インピーダンスに対して前記第１の入力ポートの入力インピーダンスが大きくなるように設定することを特徴とする制御回路。 A control circuit for a display device mounted on a vehicle including a BGA type semiconductor package provided with various input ports having different connection priorities in an operating environment,
The semiconductor package is:
A first input port;
A second input port adjacent to the first input port and having a different input polarity and having a higher connection priority than the first input port;
Setting the input impedance of the first input port to be larger than the input impedance of the second input port by connecting the first input port to a power supply or ground via a resistance element. A control circuit characterized by. 前記半導体パッケージに接続される表示手段を備え、
前記半導体パッケージは、前記第１の入力ポートと前記第２の入力ポートとが短絡しているか否かを判定する判定処理を行い、前記短絡状態の場合には、前記表示手段を用いて異常状態を報知してなることを特徴とする請求項１に記載の制御回路。 Comprising display means connected to the semiconductor package;
The semiconductor package performs a determination process for determining whether or not the first input port and the second input port are short-circuited, and in the case of the short-circuit state, the display unit is used to detect an abnormal state. The control circuit according to claim 1, wherein the control circuit is notified. 前記半導体パッケージの前記第２の入力ポートは、演算処理、または表示制御処理に関する入力を行い、前記第１の入力ポートは、少なくとも表示制御処理に関係ない入力を行うことを特徴とする請求項１に記載の制御回路。   2. The second input port of the semiconductor package performs input related to arithmetic processing or display control processing, and the first input port inputs at least unrelated to display control processing. Control circuit according to.
JP2010121067A 2010-05-27 2010-05-27 Control circuit Active JP5807834B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010121067A JP5807834B2 (en) 2010-05-27 2010-05-27 Control circuit
PCT/JP2011/061140 WO2011148802A1 (en) 2010-05-27 2011-05-16 Control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010121067A JP5807834B2 (en) 2010-05-27 2010-05-27 Control circuit

Publications (2)

Publication Number Publication Date
JP2011249552A JP2011249552A (en) 2011-12-08
JP5807834B2 true JP5807834B2 (en) 2015-11-10

Family

ID=45003793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010121067A Active JP5807834B2 (en) 2010-05-27 2010-05-27 Control circuit

Country Status (2)

Country Link
JP (1) JP5807834B2 (en)
WO (1) WO2011148802A1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0460472A (en) * 1990-06-28 1992-02-26 Fujitsu Ltd Forecasting of short-circuiting between bumps
JP2000277574A (en) * 1999-03-23 2000-10-06 Casio Comput Co Ltd Lsi chip and its junction testing method
JP4412250B2 (en) * 2005-07-08 2010-02-10 トヨタ自動車株式会社 Semiconductor device and method for detecting short circuit between terminals thereof
JP2010093109A (en) * 2008-10-09 2010-04-22 Renesas Technology Corp Semiconductor device, method of manufacturing the same, and method of manufacturing semiconductor module

Also Published As

Publication number Publication date
WO2011148802A1 (en) 2011-12-01
JP2011249552A (en) 2011-12-08

Similar Documents

Publication Publication Date Title
JP4595823B2 (en) Ball grid array
JP5262945B2 (en) Electronic equipment
JP4707095B2 (en) Semiconductor circuit
JP5301231B2 (en) Semiconductor device
JP2008166403A (en) Printed wiring board, printed circuit board, and connecting part inspecting method of printed circuit board
US20110043954A1 (en) Electrostatic discharge protection structure and electronic device using the same
TWI566651B (en) Electrical connection assembly and testing method thereof
JP5752657B2 (en) Semiconductor device
JP5807834B2 (en) Control circuit
JP4961148B2 (en) IC package, electronic control device and interposer board
JP2010153831A5 (en) Wiring board and semiconductor device
JP4996193B2 (en) Wiring board, semiconductor package
KR102163311B1 (en) Semiconductor integrated circuit
JP2006203261A (en) Semiconductor apparatus
JP6961902B2 (en) Component mounts and electronic devices
JP6881726B2 (en) Mounting board
JP2016025159A (en) Wiring board structure and method for manufacturing wiring board structure
JP4923937B2 (en) Sensor device
JP2001177226A (en) Printed-wiring board and/or back-surface electrode type electrical component and electrical component device provided with printed-wiring board
JP2009141082A (en) Semiconductor device
JP2003272789A (en) Socket for surface mount package
JP6154254B2 (en) High-voltage / low-voltage hybrid integrated circuit
US20160282291A1 (en) Electronic device, abnormality determination method, and computer program product
JPH04246882A (en) Flexible printed circuit board
JP2014202562A (en) Dynamic quantity sensor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150830

R150 Certificate of patent (=grant) or registration of utility model

Ref document number: 5807834

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150