JP5799360B2 - Laminated module and interposer used therefor - Google Patents

Laminated module and interposer used therefor Download PDF

Info

Publication number
JP5799360B2
JP5799360B2 JP2011122906A JP2011122906A JP5799360B2 JP 5799360 B2 JP5799360 B2 JP 5799360B2 JP 2011122906 A JP2011122906 A JP 2011122906A JP 2011122906 A JP2011122906 A JP 2011122906A JP 5799360 B2 JP5799360 B2 JP 5799360B2
Authority
JP
Japan
Prior art keywords
semiconductor device
interposer
wall
channel
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011122906A
Other languages
Japanese (ja)
Other versions
JP2012253106A (en
Inventor
中村 博文
博文 中村
學 盆子原
學 盆子原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZyCube Co Ltd
Original Assignee
ZyCube Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZyCube Co Ltd filed Critical ZyCube Co Ltd
Priority to JP2011122906A priority Critical patent/JP5799360B2/en
Priority to TW101119685A priority patent/TWI604578B/en
Priority to CN201280038357.8A priority patent/CN103748682A/en
Priority to PCT/JP2012/064204 priority patent/WO2012165594A1/en
Publication of JP2012253106A publication Critical patent/JP2012253106A/en
Application granted granted Critical
Publication of JP5799360B2 publication Critical patent/JP5799360B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0618Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/0651Wire or wire-like electrical connections from device to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06513Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06517Bump or bump-like direct electrical connections from device to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06541Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06548Conductive via connections through the substrate, container, or encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06572Auxiliary carrier between devices, the carrier having an electrical connection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06589Thermal management, e.g. cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Description

本発明は、半導体デバイスを複数個積層してなる積層モジュール(以下、積層半導体デバイスとも言う)に関し、さらに言えば、消費電力の大きい半導体デバイスの動作温度の上昇を抑えて安定に動作させることができる積層モジュールと、それに用いるインターポーザに関するものである。   The present invention relates to a stacked module formed by stacking a plurality of semiconductor devices (hereinafter, also referred to as a stacked semiconductor device), and more specifically, can suppress a rise in operating temperature of a semiconductor device with high power consumption and operate stably. The present invention relates to a laminated module that can be used and an interposer used therefor.

近年、シリコンを代表とする半導体工業分野の技術進歩は大きく、工業用、民生用を問わず、機器やシステムの小型化、軽量化、低価格化、高機能化などに大きく寄与するに至っている。一方、半導体デバイスへの要求はとどまることがなく、より一層の高集積化、高速化、高度化が期待されると共に、小型化も期待されている。   In recent years, technological progress in the semiconductor industry represented by silicon has been significant, and it has greatly contributed to downsizing, weight reduction, price reduction, high functionality, etc. of equipment and systems regardless of industrial or consumer use. . On the other hand, the demand for semiconductor devices is not limited, and further higher integration, higher speed, and higher level are expected, and miniaturization is also expected.

これらの要求に応える策として、半導体デバイスを構成する単位素子(例えばトランジスタ)の寸法を微小化し、搭載される単位素子の数を増大させることがある。この策の利点は、微小化に伴う動作速度の増大(高速化)、高集積化に伴う機能の増大(あるいは必要とされる半導体デバイス数の減少)である。しかしながら、高速化や高集積化に伴って半導体デバイスの内部での消費電力が大きくなり、動作の不安定化あるいは半導体デバイス自体の破壊の危険性が増大する。これらの危険性を低下させるには、半導体デバイスの放熱技術(あるいは冷却技術)が必須である。   As a measure to meet these requirements, there is a case where the size of unit elements (for example, transistors) constituting a semiconductor device is reduced and the number of mounted unit elements is increased. The advantage of this measure is an increase in operation speed (acceleration) accompanying miniaturization and an increase in functions (or reduction in the number of required semiconductor devices) due to high integration. However, with the increase in speed and integration, the power consumption inside the semiconductor device increases, and the risk of unstable operation or destruction of the semiconductor device itself increases. In order to reduce these risks, a heat dissipation technology (or cooling technology) for semiconductor devices is essential.

以前から、半導体デバイスの動作温度を低くする技術が数多く開発されてきた。例えば、大電力の半導体デバイスに放熱フィン(アルミ合金製が多い)を貼り付け、このフィンに空気の流れを吹き付けることにより、半導体デバイスを冷却する技術がある。消費電力が比較的低い(例えば数ワット)場合には、この技術で解決可能である。しかし、最新の半導体デバイスでは、消費電力がいっそう大きくなっており、コンピュータのCPUなどでは100ワット以上に達することもある。このため、このような大消費電力の半導体デバイスでは、放熱が十分でないと、半導体デバイスの温度が上昇し、熱暴走あるいは熱破壊に至ることもある。したがって、半導体デバイスの動作の上限は、放熱技術に支配されているとも言える。   Many techniques have been developed for lowering the operating temperature of semiconductor devices. For example, there is a technique for cooling a semiconductor device by attaching a heat radiating fin (often made of aluminum alloy) to a high-power semiconductor device and blowing a flow of air onto the fin. When the power consumption is relatively low (for example, several watts), this technique can solve the problem. However, the power consumption of the latest semiconductor devices is even greater, and the CPU of a computer or the like can reach 100 watts or more. For this reason, in such a semiconductor device with high power consumption, if the heat radiation is not sufficient, the temperature of the semiconductor device rises, and thermal runaway or thermal destruction may occur. Therefore, it can be said that the upper limit of the operation of the semiconductor device is dominated by the heat dissipation technology.

半導体デバイスを複数個積層してなる「積層モジュール(積層半導体デバイス)」は、比較的容易に高集積化を実現できる利点がある。このような構成では、下位層に配置された半導体デバイスでの電力消費は、この半導体デバイスの温度を上昇させるだけではなく、その上位層に配置された半導体デバイスの温度も上昇させる。このため、積層モジュールの上位層に、特性が動作温度に敏感な半導体デバイスが配置されている場合には、積層モジュール全体の動作が不安定になる可能性がある。このため、積層モジュールの場合には、消費電力が大きい半導体デバイスからの発熱が、より上位層にある半導体デバイスに伝達される前に積層モジュールの外部に放出されるようにすることで、積層されている半導体デバイス間で熱伝達が生じないような実装構造が好ましい。   A “laminated module (laminated semiconductor device)” formed by laminating a plurality of semiconductor devices has an advantage that high integration can be realized relatively easily. In such a configuration, power consumption in the semiconductor device disposed in the lower layer not only increases the temperature of the semiconductor device but also increases the temperature of the semiconductor device disposed in the upper layer. For this reason, when a semiconductor device whose characteristics are sensitive to the operating temperature is arranged in the upper layer of the stacked module, the operation of the entire stacked module may become unstable. For this reason, in the case of a stacked module, heat generation from a semiconductor device with high power consumption is stacked by being released to the outside of the stacked module before being transmitted to a semiconductor device in a higher layer. A mounting structure in which heat transfer does not occur between the semiconductor devices is preferable.

積層された半導体デバイス(積層モジュール)の冷却技術としては、従来、図31に示す実装構造が提案されている。同図は、特許文献1の図1Aとして掲載されているものである。   Conventionally, a mounting structure shown in FIG. 31 has been proposed as a cooling technique for stacked semiconductor devices (laminated modules). This figure is published as FIG. 1A of Patent Document 1. FIG.

図31において、チップスタック110は、符号110a、110b、110cで示された3個の半導体チップの積層体から構成されている。それぞれのチップ110a、110b、110cには、エッチングで形成されたチャネル175が複数個、設けられている(図31では、符号175は代表的なチャネルを示している)。チャネル175内に流体(冷媒)を流すことにより、チップスタック110の冷却が行われるようになっている。この流体は、積層されたチップ110a、110b、110cの間に形成された狭いチャネル175内を流動する。なお、チップ110a、110b、110cが半導体基板から構成されている場合には、その厚さは通常、数百マイクロメータ(μm)以下である。   In FIG. 31, the chip stack 110 is composed of a stack of three semiconductor chips denoted by reference numerals 110a, 110b, and 110c. Each chip 110a, 110b, 110c is provided with a plurality of channels 175 formed by etching (in FIG. 31, reference numeral 175 indicates a representative channel). The chip stack 110 is cooled by flowing a fluid (refrigerant) through the channel 175. This fluid flows in a narrow channel 175 formed between the stacked chips 110a, 110b, 110c. When the chips 110a, 110b, and 110c are made of a semiconductor substrate, the thickness is usually several hundred micrometers (μm) or less.

各半導体チップ110a、110b、110cの垂直方向には、符号123で示されたTSV(Through Silicon Via, シリコン貫通電極)によって、チップ110a、110b、110c同士は電気的に相互接続されている。   In the vertical direction of each of the semiconductor chips 110a, 110b, and 110c, the chips 110a, 110b, and 110c are electrically connected to each other by a TSV (Through Silicon Via) denoted by reference numeral 123.

米国特許出願公開第2009/031186号明細書US Patent Application Publication No. 2009/031186

図31に示した従来の積層半導体デバイス(積層モジュール)の実装構造では、チャネル175は、あたかも「多数の柱が林立する回廊」のように形成されており、しかも、その高さは数百マイクロメータ(μm)以下であるから、チャネル175内に流体(冷媒)を流し込むには、大きな圧力が必要であると思われる。   In the conventional stacked semiconductor device (stacked module) mounting structure shown in FIG. 31, the channel 175 is formed as if “a corridor in which a number of pillars stand” and has a height of several hundreds of micrometers. Since it is below a meter (micrometer), in order to flow a fluid (refrigerant) in the channel 175, it seems that a big pressure is required.

また、流体の流れる方向は、図31の符号111の下側にある下向き矢印と右向き矢印で示されているが、その下向き矢印に沿ってチップスタック110の周囲に流入した流体は、その右向き矢印に沿ってチップ110a、110b、110cの間にあるチャネル175内に流入するだけではなく、チップ110a、110b、110cの周囲においても流動する。上述したように、チャネル175の高さが低いことと、チップ110a、110b、110cの周囲には広い空間があることを考えると、チャネル175内のみに流体を流し込むことは困難であり、多くの流体はチップ110a、110b、110cの周囲に沿って流れてしまうと思われる。しかも、チップ110a、110b、110cに形成されたチャネル175の形状(流体が流れる方向に沿った形状)は、チップ110a、110b、110c毎に異なるので、各層に形成されたチャネル175の全てにおいて均一な流体の流れを実現することも、困難であろう。   Further, the flow direction of the fluid is indicated by a downward arrow and a right arrow below the reference numeral 111 in FIG. 31. The fluid flowing into the periphery of the chip stack 110 along the downward arrow is indicated by the right arrow. Along the channel 175 between the chips 110a, 110b, 110c along the flow path, and also flows around the chips 110a, 110b, 110c. As described above, considering that the height of the channel 175 is low and that there is a wide space around the chips 110a, 110b, and 110c, it is difficult to flow a fluid only into the channel 175, and many It appears that the fluid will flow along the periphery of the chips 110a, 110b, 110c. In addition, since the shape of the channel 175 formed in the chips 110a, 110b, and 110c (the shape along the direction in which the fluid flows) is different for each of the chips 110a, 110b, and 110c, it is uniform in all the channels 175 formed in each layer. It would also be difficult to achieve a smooth fluid flow.

このような理由から、図31の従来の実装構造では、チップ110a、110b、110cの十分な冷却(あるいはチップ110a、110b、110cからの放熱)を実現することは、必ずしも容易ではない。   For these reasons, it is not always easy to achieve sufficient cooling of the chips 110a, 110b, and 110c (or heat dissipation from the chips 110a, 110b, and 110c) in the conventional mounting structure of FIG.

さらに、チップスタック110の下位層に配置されたチップ110cでの電力消費が、チップ110cの温度上昇だけでなく、それより上位層に配置されたチップ110a、110bの温度上昇も引き起こすため、チップスタック110自体を冷却できるだけでなく、下位層のチップ110cでの発熱が上位層のチップ110a、110bに伝達し難いことが望ましい。しかし、各層に形成されたチャネル175への均一な流体の流れが実現困難なのであるから、チップ110a、110b、110c間の熱伝導を抑制することは困難である。   Further, since the power consumption in the chip 110c arranged in the lower layer of the chip stack 110 causes not only the temperature rise of the chip 110c but also the temperature rise of the chips 110a and 110b arranged in the higher layer, the chip stack It is desirable not only to cool 110 itself, but also to prevent the heat generated in the lower layer chip 110c from being transmitted to the upper layer chips 110a and 110b. However, since it is difficult to realize a uniform fluid flow to the channel 175 formed in each layer, it is difficult to suppress heat conduction between the chips 110a, 110b, and 110c.

本発明は、以上のような事情を考慮してなされたものであり、その目的とするところは、消費電力の大きい半導体デバイスを積層した構成を持つ場合であっても、それら半導体デバイスの発熱に伴う温度上昇を抑えて安定に動作させることができる積層モジュールと、それに用いるインターポーザを提供することにある。   The present invention has been made in consideration of the above circumstances, and the object of the present invention is to generate heat of the semiconductor devices even when the semiconductor devices having a large power consumption are stacked. An object of the present invention is to provide a laminated module that can be stably operated while suppressing the accompanying temperature rise, and an interposer used therefor.

本発明の他の目的は、積層された半導体デバイス間の熱伝導を抑制してその温度上昇を抑制することができる積層モジュールと、それに用いるインターポーザを提供することにある。   Another object of the present invention is to provide a stacked module capable of suppressing heat conduction between stacked semiconductor devices and suppressing an increase in temperature thereof, and an interposer used therefor.

ここに明記しない本発明の他の目的は、以下の説明及び添付図面から明らかになる。   Other objects of the present invention which are not specified here will become apparent from the following description and the accompanying drawings.

(1) 本発明の積層モジュールは、
インターポーザと、
前記インターポーザの片側に配置された1個以上の第1半導体デバイスと、
前記インターポーザの前記第1半導体デバイスとは反対側に配置された1個以上の第2半導体デバイスとを備え、
前記インターポーザは、流体が流れるチャネルを持つ本体と、その本体の前記チャネルを画定する内壁の所定領域に配置された熱放射層及び熱反射層の少なくとも一方とを有しており、
前記熱放射層は、前記第1半導体デバイスの側に配置されて、前記第1半導体デバイスで発生した熱を前記チャネルの内部に向けて放射する機能を持ち、
前記熱反射層は、前記第2半導体デバイスの側に配置されて、前記第2半導体デバイスで発生した熱を前記第2半導体デバイスに向けて反射する機能を持ち、
前記熱放射層及び前記熱反射層の少なくとも一方によって、前記第1半導体デバイスと前記第2半導体デバイスの間における熱的影響を低減するようにしたことを特徴とするものである。
(1) The laminated module of the present invention is
With an interposer,
One or more first semiconductor devices disposed on one side of the interposer;
One or more second semiconductor devices arranged on the opposite side of the interposer from the first semiconductor device,
The interposer includes a main body having a channel through which a fluid flows, and at least one of a heat radiation layer and a heat reflection layer disposed in a predetermined region of an inner wall that defines the channel of the main body .
The heat radiation layer is disposed on the first semiconductor device side and has a function of radiating heat generated in the first semiconductor device toward the inside of the channel,
The heat reflecting layer is disposed on the second semiconductor device side and has a function of reflecting heat generated in the second semiconductor device toward the second semiconductor device,
The thermal influence between the first semiconductor device and the second semiconductor device is reduced by at least one of the heat radiation layer and the heat reflection layer .

本発明の積層モジュールでは、上述したように、前記インターポーザが、前記内壁の所定領域に配置された前記熱放射層及び前記熱反射層の少なくとも一方を有している。そして、前記熱放射層は、前記第1半導体デバイスの側(例えば下側)に配置されて、前記第1半導体デバイスで発生した熱を前記チャネルの内部に向けて放射する機能を持っているため、前記第1半導体デバイスで発生する熱の多くは、当該積層モジュールの内部を通って前記熱放射層まで伝導した後、前記熱放射層によって前記チャネルの内部に向けて照射され、その結果、前記チャネルを流れる前記流体に吸収される。このため、前記流体に吸収された熱を効果的に前記チャネルの外部に放出することができるので、前記熱が前記第2半導体デバイスに到達するのを抑制することができる。In the laminated module of the present invention, as described above, the interposer has at least one of the heat radiation layer and the heat reflection layer disposed in a predetermined region of the inner wall. The heat radiation layer is disposed on the first semiconductor device side (for example, the lower side) and has a function of radiating heat generated in the first semiconductor device toward the inside of the channel. A large amount of heat generated in the first semiconductor device is conducted to the heat radiation layer through the inside of the stacked module, and is then irradiated toward the inside of the channel by the heat radiation layer. Absorbed by the fluid flowing through the channel. For this reason, since the heat absorbed by the fluid can be effectively released to the outside of the channel, it is possible to suppress the heat from reaching the second semiconductor device.
また、前記熱反射層は、前記第2半導体デバイスの側(例えば上側)に配置されて、前記第2半導体デバイスで発生した熱を前記第2半導体デバイスに向けて反射する機能を持っているため、前記第2半導体デバイスで発生する熱の多くは、当該積層モジュールの内部を通って前記熱反射層まで伝導した後、前記熱反射層によって前記第2半導体デバイスに向かって反射され、したがって、前記第1半導体デバイスに到達するのを抑制することができます。反射しきれずに前記熱反射層を透過した熱は、前記チャネルを流れる前記流体に吸収されて外部に放出される。In addition, the heat reflection layer is disposed on the second semiconductor device side (for example, the upper side) and has a function of reflecting heat generated in the second semiconductor device toward the second semiconductor device. Much of the heat generated in the second semiconductor device is conducted to the heat reflecting layer through the inside of the stacked module, and then reflected by the heat reflecting layer toward the second semiconductor device. Reaching to the first semiconductor device can be suppressed. The heat that has passed through the heat reflecting layer without being completely reflected is absorbed by the fluid flowing through the channel and released to the outside.
本発明の積層モジュールでは、このようにして、前記熱放射層及び前記熱反射層の少なくとも一方によって、前記第1半導体デバイスと前記第2半導体デバイスの間における熱的影響を低減するようにしている。In the laminated module of the present invention, in this way, the thermal influence between the first semiconductor device and the second semiconductor device is reduced by at least one of the heat radiation layer and the heat reflection layer. .

従って、前記第1半導体デバイスから発する前記熱が前記第2半導体デバイスに伝達されるのを、防止または低減することができる。その結果、消費電力の大きい半導体デバイスを積層した構成を持つ積層モジュールであっても、それら半導体デバイスの発熱に伴う温度上昇を抑えて安定に動作させることができる。   Therefore, the heat generated from the first semiconductor device can be prevented or reduced from being transferred to the second semiconductor device. As a result, even a stacked module having a configuration in which semiconductor devices with large power consumption are stacked can be stably operated while suppressing a temperature rise due to heat generation of the semiconductor devices.

また、前記チャネルを画定する内壁の所定領域に前記熱放射層もしくは前記熱反射層またはそれらの両方を有する前記インターポーザを、前記第1半導体デバイスと前記第2半導体デバイスの間に介在させているから、前記積層モジュールを構成する半導体デバイス間での熱伝導を抑制して、当該積層モジュールの温度上昇を抑制することができる。   Further, the interposer having the heat radiation layer or the heat reflection layer or both in a predetermined region of the inner wall that defines the channel is interposed between the first semiconductor device and the second semiconductor device. The heat conduction between the semiconductor devices constituting the laminated module can be suppressed, and the temperature rise of the laminated module can be suppressed.

(2) 本発明の積層モジュールの好ましい例では、前記第1半導体デバイス(下位)の発熱量が前記第2半導体デバイス(上位)の発熱量よりも相対的に大きくなるようにされる
(2) In a preferred example of the laminated module of the present invention, the amount of heat generated by the first semiconductor device (lower) is relatively larger than the amount of heat generated by the second semiconductor device (upper) .

(3) 本発明の積層モジュールの他の好ましい例では、前記インターポーザの前記内壁が、前記第1半導体デバイスの側に配置された第1壁と、前記第2半導体デバイスの側に配置された第2壁と、前記第1壁と前記第2壁を接合する側壁を有し、前記側壁の内部に形成された電気的接続部を介して、前記第1半導体デバイスと前記第2半導体デバイスとが電気的に接続される。
(3) In another preferred example of the laminated module of the present invention, the inner wall of the interposer has a first wall disposed on the first semiconductor device side and a first wall disposed on the second semiconductor device side. Two walls and a side wall joining the first wall and the second wall, and the first semiconductor device and the second semiconductor device are connected via an electrical connection formed inside the side wall. Electrically connected.

(4) 本発明の積層モジュールのさらに他の好ましい例では、前記インターポーザの前記内壁が、前記第1半導体デバイスの側に配置された第1壁と、前記第2半導体デバイスの側に配置された第2壁と、前記第1壁と前記第2壁を接合する側壁を有し、前記第1壁及び前記第2壁の少なくとも一方に電子回路または電気配線層が形成される。
さらに、前記インターポーザの前記内壁の少なくとも一部が、前記第1半導体デバイスの対向面によって形成され、前記熱放射層が前記対向面に配置されるのが好ましい。
前記インターポーザの前記内壁の少なくとも一部が、前記第2半導体デバイスの対向面によって形成され、前記熱反射層が前記対向面に配置されるのが好ましい
前記チャネルが、相対的に断面積の小さい第1領域と、相対的に断面積の大きい第2領域と、前記第1領域と前記第2領域を連結する遷移領域とを有し、前記流体を前記第1領域から前記第2領域に向かって流した時に、前記遷移領域において前記流体が膨張してその温度が低下するようになっているのが好ましい
(4) In still another preferred example of the laminated module of the present invention, the inner wall of the interposer is disposed on the first wall disposed on the first semiconductor device side and on the second semiconductor device side. A second wall and a side wall joining the first wall and the second wall are provided, and an electronic circuit or an electric wiring layer is formed on at least one of the first wall and the second wall.
Furthermore, it is preferable that at least a part of the inner wall of the interposer is formed by a facing surface of the first semiconductor device, and the heat radiation layer is disposed on the facing surface.
It is preferable that at least a part of the inner wall of the interposer is formed by the facing surface of the second semiconductor device, and the heat reflecting layer is disposed on the facing surface .
The channel includes a first region having a relatively small cross-sectional area, a second region having a relatively large cross-sectional area, and a transition region connecting the first region and the second region, It is preferable that when the fluid flows from the first region toward the second region, the fluid expands in the transition region and its temperature decreases .

(5) 本発明のインターポーザは、
1個以上の第1半導体デバイスと1個以上の第2半導体デバイスとの間に配置して使用されるインターポーザであって、
流体が流れるチャネルを持つ本体と、
前記本体の前記チャネルを画定する内壁の所定領域に配置された熱放射層及び熱反射層の少なくとも一方とを備え
前記熱放射層は、前記第1半導体デバイスの側に配置されて、前記第1半導体デバイスで発生した熱を前記チャネルの内部に向けて放射する機能を持ち、
前記熱反射層は、前記第2半導体デバイスの側に配置されて、前記第2半導体デバイスで発生した熱を前記第2半導体デバイスに向けて反射する機能を持ち、
前記熱放射層及び前記熱反射層の少なくとも一方によって、前記第1半導体デバイスと前記第2半導体デバイスの間における熱的影響を低減するようにしたことを特徴とするものである。
(5) The interposer of the present invention
An interposer used by being arranged between one or more first semiconductor devices and one or more second semiconductor devices,
A body with a channel through which fluid flows;
And at least one of a heat radiation layer and a heat reflection layer disposed in a predetermined region of an inner wall defining the channel of the body ,
The heat radiation layer is disposed on the first semiconductor device side and has a function of radiating heat generated in the first semiconductor device toward the inside of the channel,
The heat reflecting layer is disposed on the second semiconductor device side and has a function of reflecting heat generated in the second semiconductor device toward the second semiconductor device,
The thermal influence between the first semiconductor device and the second semiconductor device is reduced by at least one of the heat radiation layer and the heat reflection layer.

本発明のインターポーザでは、前記熱放射層が、前記第1半導体デバイスの側(例えば下側)に配置されて、前記第1半導体デバイスで発生した熱を前記チャネルの内部に向けて放射する機能を持っているため、前記第1半導体デバイスで発生する熱の多くは、当該積層モジュールの内部を通って前記熱放射層まで伝導した後、前記熱放射層によって前記チャネルの内部に向けて照射され、その結果、前記チャネルを流れる前記流体に吸収される。このため、前記流体に吸収された熱を効果的に前記チャネルの外部に放出することができるので、前記熱が前記第2半導体デバイスに到達するのを抑制することができる。In the interposer of the present invention, the thermal radiation layer is disposed on the first semiconductor device side (for example, the lower side), and has a function of radiating heat generated in the first semiconductor device toward the inside of the channel. Therefore, most of the heat generated in the first semiconductor device is conducted to the heat radiation layer through the inside of the stacked module, and then is irradiated toward the inside of the channel by the heat radiation layer, As a result, it is absorbed by the fluid flowing through the channel. For this reason, since the heat absorbed by the fluid can be effectively released to the outside of the channel, it is possible to suppress the heat from reaching the second semiconductor device.
また、前記熱反射層が、前記第2半導体デバイスの側(例えば上側)に配置されて、前記第2半導体デバイスで発生した熱を前記第2半導体デバイスに向けて反射する機能を持っているため、前記第2半導体デバイスで発生する熱の多くは、当該積層モジュールの内部を通って前記熱反射層まで伝導した後、前記熱反射層によって前記第2半導体デバイスに向かって反射され、したがって、前記第1半導体デバイスに到達するのを抑制することができる。反射しきれずに前記熱反射層を透過した熱は、前記チャネルを流れる前記流体に吸収されて外部に放出される。Further, the heat reflecting layer is disposed on the second semiconductor device side (for example, the upper side), and has a function of reflecting heat generated in the second semiconductor device toward the second semiconductor device. Much of the heat generated in the second semiconductor device is conducted to the heat reflecting layer through the inside of the stacked module, and then reflected by the heat reflecting layer toward the second semiconductor device. Reaching the first semiconductor device can be suppressed. The heat that has passed through the heat reflecting layer without being completely reflected is absorbed by the fluid flowing through the channel and released to the outside.
本発明のインターポーザでは、このようにして、前記熱放射層及び前記熱反射層の少なくとも一方によって、前記第1半導体デバイスと前記第2半導体デバイスの間における熱的影響を低減するようにしている。In the interposer of the present invention, in this way, the thermal influence between the first semiconductor device and the second semiconductor device is reduced by at least one of the heat radiation layer and the heat reflection layer.

従って、前記第1(または第2)半導体デバイスから発する前記熱が前記インターポーザの反対側に配置された前記第2(または第1)半導体デバイスに伝達されるのを、防止または低減することができる。その結果、消費電力の大きい半導体デバイスを積層した構成を持つ積層モジュールであっても、それら半導体デバイスの発熱に伴う温度上昇を抑えて安定に動作させることができる。
Accordingly, it is possible to prevent or reduce the heat generated from the first (or second) semiconductor device from being transferred to the second (or first) semiconductor device disposed on the opposite side of the interposer. . As a result, even a stacked module having a configuration in which semiconductor devices with large power consumption are stacked can be stably operated while suppressing a temperature rise due to heat generation of the semiconductor devices.

また、前記チャネルを画定する内壁の所定領域に前記熱放射層もしくは前記熱反射層またはそれらの両方を有しているから、当該インターポーザを介在させることで、前記積層モジュールを構成する半導体デバイス間での熱伝導を抑制して、当該積層モジュールの温度上昇を抑制することができる。   In addition, since the heat radiation layer or the heat reflection layer or both of them are provided in a predetermined region of the inner wall that defines the channel, by interposing the interposer, between the semiconductor devices constituting the stacked module Therefore, the temperature increase of the laminated module can be suppressed.

(6) 本発明のインターポーザの好ましい例では、前記内壁が、互いに対向して配置された第1壁及び第2壁と、前記第1壁と前記第2壁を互いに接合する側壁とを有し、前記側壁の内部に、前記第1半導体デバイスと前記第2半導体デバイスを電気的に接続するための電気的接続部が形成される
さらに、前記内壁が、互いに対向して配置された第1壁及び第2壁と、前記第1壁と前記第2壁を互いに接合する側壁とを有し、前記第1壁及び前記第2壁の少なくとも一方に電子回路または電気配線層が形成されるのが好ましい
前記チャネルが、相対的に断面積の小さい第1領域と、相対的に断面積の大きい第2領域と、前記第1領域と前記第2領域の間の遷移領域とを有し、前記流体を前記第1領域から前記第2領域に向かって流した時に、前記遷移領域において前記流体の温度が低下するようになっているのが好ましい。
(6) In a preferred example of the interposer according to the present invention, the inner wall includes a first wall and a second wall arranged to face each other, and a side wall that joins the first wall and the second wall to each other. An electrical connection part for electrically connecting the first semiconductor device and the second semiconductor device is formed in the sidewall .
Further, the inner wall includes a first wall and a second wall arranged to face each other, and a side wall that joins the first wall and the second wall to each other, and the first wall and the second wall An electronic circuit or an electric wiring layer is preferably formed on at least one of the above .
The channel includes a first region having a relatively small cross-sectional area, a second region having a relatively large cross-sectional area, and a transition region between the first region and the second region, It is preferable that the temperature of the fluid is lowered in the transition region when flowing from the first region toward the second region.

(7) 本明細書では、関連する用語を下記のように定義する。   (7) In this specification, related terms are defined as follows.

・基板: 前記積層モジュールを支持できる剛性を持つ基板であれば、その構成や材質は任意である。   -Substrate: As long as the substrate has rigidity capable of supporting the laminated module, its configuration and material are arbitrary.

・半導体デバイス: 以下の(i)と(ii)を含む半導体デバイス全般を指す。   Semiconductor device: Refers to all semiconductor devices including the following (i) and (ii).

(i) ウェーハプロセスが完了し、半導体ウェーハから切り出された半導体チップ(ベアチップ)。当該半導体チップには、少なくとも1個のトランジスタ、ダイオードなどの半導体素子が配置された、いわゆる集積回路のチップを含む。   (I) A semiconductor chip (bare chip) cut out from a semiconductor wafer after the completion of the wafer process. The semiconductor chip includes a so-called integrated circuit chip in which a semiconductor element such as at least one transistor or diode is arranged.

(ii) パッケージングされた上記の半導体チップ。ボールグリッドアレイ(BGA)、チップサイズパッケージ(CSP)などと称される、種々のパッケージでパッケージングされたものが含まれる。   (Ii) The packaged semiconductor chip. These are packaged in various packages called ball grid array (BGA), chip size package (CSP) and the like.

・電子部品: 受動素子とも称されている部品で、抵抗、キャパシタ(コンデンサ)、インダクタ(コイル)などがある。単一の素子(個別部品)を複数個組み合わせた構成(例えば、モジュール抵抗)もある。また、特定の機能を有するセンサやアクチュエータも、電子部品に含まれる。さらには、信号処理回路、駆動回路などが集積化された前記センサや前記アクチュエータも、電子部品に含まれる。   Electronic components: Components that are also called passive elements, such as resistors, capacitors, and inductors (coils). There is a configuration (for example, module resistance) in which a plurality of single elements (individual parts) are combined. Further, sensors and actuators having specific functions are also included in the electronic component. Furthermore, the sensor and the actuator in which a signal processing circuit, a drive circuit, and the like are integrated are also included in the electronic component.

・積層モジュール: 2個以上の前記半導体デバイスが積層された構造を持つ。この積層構造を構成する各層の間の相互接続の手法には、ワイヤボンディング、貫通電極(TSV)などがあるが、その手法は問わない。例えば、インターポーザと、その片側に配置された1個以上の第1半導体デバイスと、前記インターポーザの反対側に配置された1個以上の第2半導体デバイスから構成されている場合、「3段構成の積層モジュール」となる。より多くの半導体デバイスが積層されている場合は、「多段構成の積層モジュール」となる。   Stacked module: has a structure in which two or more semiconductor devices are stacked. There are wire bonding, a through electrode (TSV) and the like as a method of interconnection between the layers constituting the laminated structure, but the method is not limited. For example, when the interposer is composed of one or more first semiconductor devices disposed on one side thereof and one or more second semiconductor devices disposed on the opposite side of the interposer, It becomes a “stacked module”. When more semiconductor devices are stacked, a “multi-layer stacked module” is obtained.

・実装構造: 前記基板と、その上に搭載された前記積層モジュールとを含む構造である。が、前記基板上に搭載されたカバーなどを含んでもよい。   Mounting structure: A structure including the substrate and the stacked module mounted thereon. However, a cover mounted on the substrate may be included.

・インターポーザ: 前記第1半導体デバイスと前記第2半導体デバイスとの間に配置されるものであり、その一端から他端まで貫通(延在)するチャネルを有している。インターポーザの表面及び裏面には、それぞれ、前記半導体デバイスに設けられた電気接続点(パッドとも称される)に接続される電気接続点が形成されることがある。さらに、インターポーザの表裏面には、「再配線層」と称される配線パターンが設けられることもある。なお、前記した積層モジュールには、この積層モジュールを構成する半導体デバイスの間に、「上下に配置された半導体デバイス間に電気導電路を形成する」ための「配線基板」が挿入されることがあり、この「配線基板」も「インターポーザ」と称することがある。しかしながら、本明細書では、この「配線基板」は「インターポーザ」に含まれない。   Interposer: It is arranged between the first semiconductor device and the second semiconductor device, and has a channel that penetrates (extends) from one end to the other end. Electrical connection points connected to electrical connection points (also referred to as pads) provided in the semiconductor device may be formed on the front and back surfaces of the interposer, respectively. Furthermore, a wiring pattern called a “rewiring layer” may be provided on the front and back surfaces of the interposer. In the above-described laminated module, a “wiring board” for “forming an electric conductive path between the semiconductor devices arranged above and below” may be inserted between the semiconductor devices constituting the laminated module. This “wiring board” may also be referred to as an “interposer”. However, in this specification, the “wiring board” is not included in the “interposer”.

・流体: 気体あるいは液体であり、熱伝導で熱を吸収することにより、放熱あるいは排熱効果を有するものである。このような機能を有する流体は、「冷媒」とも称される。具体例としては、(i)フロン類・ノンフロン類(多用されており、種類が多い)、(ii)有機化合物であるブタン、イソブタンなど、(iii)無機化合物である水素、ヘリウム、アンモニア、水、二酸化炭素などがある。   -Fluid: A gas or liquid that absorbs heat by heat conduction and has a heat dissipation or exhaust heat effect. A fluid having such a function is also referred to as a “refrigerant”. Specific examples include (i) chlorofluorocarbons and non-fluorocarbons (used frequently and many types), (ii) organic compounds such as butane and isobutane, and (iii) inorganic compounds such as hydrogen, helium, ammonia, and water. And carbon dioxide.

(8) 前記積層モジュールを搭載する基板と、前記積層モジュールを包含するように前記基板上に密着して固定せしめられて、前記基板と共に内部空間を形成するカバーとを、さらに設けてもよい。この場合、前記カバーと前記基板との間に配置された、前記内部空間を仕切るための堰(仕切り部材)を備えるのが好ましい。前記カバーの形状は、前記積層モジュールの外観形状に依存する。略直方体(略立方体を含む)であることが好ましいが、これに限定されるものではない。その直方体の頂点と稜(面と面とが交わる線分)は、滑らかであっても構わない。   (8) You may further provide the board | substrate which mounts the said lamination | stacking module, and the cover which adhere | attaches and fixes on the said board | substrate so that the said lamination | stacking module may be included, and forms internal space with the said board | substrate. In this case, it is preferable to provide a weir (partition member) disposed between the cover and the substrate for partitioning the internal space. The shape of the cover depends on the external shape of the laminated module. Although it is preferable that it is a substantially rectangular parallelepiped (a substantially cube is included), it is not limited to this. The vertices and ridges of the rectangular parallelepiped (the line segment where the surfaces intersect) may be smooth.

前記カバーに形成されたインレットとアウトレットの位置については、前記インレットから前記内部空間に流入した流体が、前記インターポーザのチャネルを通過し、前記アウトレットから流出する配置であることが必要である。すなわち、前記インレットは前記堰の上流側に配置され、前記アウトレットは前記堰の下流側に配置される、換言すれば、前記インレットは前記上流側空間に連通し、前記アウトレットは前記下流側空間に連通することが必要である。この位置関係を満たす限りにおいては、前記インレットと前記アウトレットの位置についての制限はない。例えば、(a)前記インレットを前記カバーの指定された面に配置し、前記カバーのその面とは反対側の面に前記アウトレットを配置してもよいし、(b)前記インレットと前記アウトレットの双方を前記カバーの同じ面(例えば上面)に配置してもよいし、(c)前記インレットを前記カバーの指定された面に配置し、前記アウトレットを前記カバーの上面に配置してもよい。   Regarding the positions of the inlet and outlet formed in the cover, it is necessary that the fluid flowing into the internal space from the inlet passes through the channel of the interposer and flows out of the outlet. That is, the inlet is disposed on the upstream side of the weir, and the outlet is disposed on the downstream side of the weir. In other words, the inlet communicates with the upstream space, and the outlet is disposed on the downstream space. It is necessary to communicate. As long as this positional relationship is satisfied, there is no restriction on the positions of the inlet and the outlet. For example, (a) the inlet may be disposed on a specified surface of the cover, and the outlet may be disposed on a surface opposite to the surface of the cover, or (b) the inlet and the outlet Both may be disposed on the same surface (for example, the upper surface) of the cover, or (c) the inlet may be disposed on a designated surface of the cover, and the outlet may be disposed on the upper surface of the cover.

前記カバーの材質としては、金属、樹脂などが使用できる。冷却(放熱)効果の増大を望むならば、金属材料で前記カバーを形成することが好ましいが、これには限定されない。樹脂材料で前記カバーを形成する場合は、冷却(放熱)効果の増大のために、前記カバーの表側もしくは裏側、あるいは、表側および裏側の面に、金属層を設けてもよい。   As the material of the cover, metal, resin, or the like can be used. If it is desired to increase the cooling (heat dissipation) effect, the cover is preferably formed of a metal material, but the present invention is not limited to this. When the cover is formed of a resin material, a metal layer may be provided on the front side or back side of the cover, or on the front side and back side surfaces, in order to increase the cooling (heat dissipation) effect.

前記カバーは、一体構造として形成して、前記基板の表面に直接、密着して固定してもよい。前記カバーを前記基板の表面に密着・固定させるためには、接着剤(固化時に発生するガスが前記半導体デバイスの特性に悪影響を与えないことが好ましい)を用いてもよい。また、前記カバーが金属材料である場合には、前記基板の表面に設けられた金属層との間で金属・金属接合(例えば、溶接、半田付けなど)により密着・固定してもよい。   The cover may be formed as an integral structure and fixed in close contact with the surface of the substrate. In order to adhere and fix the cover to the surface of the substrate, an adhesive (a gas generated during solidification preferably does not adversely affect the characteristics of the semiconductor device) may be used. When the cover is made of a metal material, the cover may be adhered and fixed to the metal layer provided on the surface of the substrate by metal / metal bonding (for example, welding, soldering, etc.).

前記カバーは、複数の構成部品から構成し、これら構造部品を合体させる(組み立てる)ことで前記カバーとなるようにしてもよい。例えば、前記インレットと前記アウトレットが配置された「蓋」(平板状である)と、前記カバーの側面部を形成する「枠」とを組み合わせて、前記カバーを構成してもよい。この構成例では、前記枠の下面を前記基板の表面に密着させ、かつ、前記枠の上面を前記蓋の下面に密着させる。前記枠の材料は、前記カバーと同一にしなくてもよい。例えば、前記蓋は金属材とし、前記枠は樹脂あるいはガラスとするといった組合せでもよい。   The cover may be composed of a plurality of components, and these structural components may be combined (assembled) to become the cover. For example, the cover may be configured by combining a “lid” (which has a flat plate shape) on which the inlet and the outlet are arranged and a “frame” forming a side surface portion of the cover. In this configuration example, the lower surface of the frame is in close contact with the surface of the substrate, and the upper surface of the frame is in close contact with the lower surface of the lid. The material of the frame may not be the same as that of the cover. For example, the lid may be made of a metal material and the frame may be made of resin or glass.

前記蓋と前記枠の密着・接合、および、前記枠と前記基板の表面との密着・固定には、接着剤(固化時に発生するガスが前記半導体デバイスの特性に悪影響を与えないことが好ましい)を用いてもよい。前記蓋と前記枠とが共に金属材料である場合には、金属・金属接合(例えば、溶接、半田付け)をさせてもよい。前記蓋が金属(例えば、アルミニウム)、前記枠がガラスの場合には、静電接合(金属とガラスの接着法)を用いてもよい。前記枠が金属材料であれば、前記基板の表面に設けられた金属層との間で、金属・金属接合(例えば、溶接、半田付け)させてもよい。前記枠がガラス、前記インターポーザの表面が金属(あるいは逆の組合せ)の場合には、静電接合を用いてもよい。   Adhesive for adhesion / bonding of the lid and the frame, and adhesion / fixation of the frame and the surface of the substrate (preferably the gas generated during solidification does not adversely affect the characteristics of the semiconductor device) May be used. When both the lid and the frame are made of a metal material, metal / metal bonding (for example, welding or soldering) may be performed. When the lid is a metal (for example, aluminum) and the frame is glass, electrostatic bonding (a metal-glass bonding method) may be used. If the frame is a metal material, metal / metal bonding (for example, welding or soldering) may be performed between the frame and a metal layer provided on the surface of the substrate. When the frame is glass and the surface of the interposer is metal (or the reverse combination), electrostatic bonding may be used.

(9) 前記堰は、前記インレットから前記内部空間に流れ込んだ前記流体が、前記チャネルへ流入することなく、前記積層モジュールの側面(外周)を通って前記アウトレットへ導かれることを阻止するために設けられるが、これは、前記インレットから流入した前記流体が、前記チャネルを通過することなく直接、前記アウトレットから流出すると、所望の冷却効果が得られないからである。このような機能を持つ堰は、(a)前記カバーの前記堰が配置されるべき位置に予め隙間を設け、(b)前記カバーを前記基板に密着して固定し、(c)前記隙間から前記堰となる材料(合成樹脂など)を注入する、という手順により形成することができる。ここで使用する合成樹脂は、熱硬化性であって、前記積層モジュールおよび前記カバーとの密着性が高く、かつ、その熱膨張係数が前記積層モジュールおよび前記カバーの熱膨張係数に近い(好ましくは一致する))ことが好ましい。しかし、これに限定されるわけではない。   (9) The dam prevents the fluid flowing into the internal space from the inlet from being guided to the outlet through the side surface (outer periphery) of the stacked module without flowing into the channel. This is because the desired cooling effect cannot be obtained if the fluid flowing in from the inlet flows out of the outlet directly without passing through the channel. The dam having such a function includes (a) a gap provided in advance in a position where the dam of the cover is to be disposed, (b) the cover is closely attached to the substrate, and (c) from the gap. It can be formed by a procedure of injecting a material (synthetic resin or the like) that becomes the weir. The synthetic resin used here is thermosetting, has high adhesion to the laminated module and the cover, and has a thermal expansion coefficient close to that of the laminated module and the cover (preferably Preferably match))). However, the present invention is not limited to this.

前記堰の存在により、前記インレットから前記内部空間に流れ込んだ前記流体の一部は、前記上流側空間(前記積層モジュールと前記カバーと前記堰との間にできる、前記インレット側の空間)に入り込み、そこで淀む傾向がある。つまり、前記上流側空間において、前記流体がほとんど流動しない状態になりやすい。このような淀みが発生すると、前記流体による放熱効果が低下する。この放熱効果の低下を防止するには、前記流体の全量が前記インレットから前記アウトレットに常に流動するように構成することが好ましい。そのためには、前記堰を、前記積層モジュールの前記インレット側の端部の近傍まで延在させ、前記上流側空間の体積を小さくする必要があるから、例えば、前記堰の幅(前記流体の流動方向に沿った長さ)を大きくすればよい。このような幅広の堰は、前記堰を形成する合成樹脂などを注入する前記隙間を大きくすることにより、容易に実現される。   Due to the presence of the weir, part of the fluid that has flowed into the internal space from the inlet enters the upstream space (the space on the inlet side formed between the stacked module, the cover, and the weir). And there is a tendency to stay there. That is, the fluid tends to hardly flow in the upstream space. When such stagnation occurs, the heat dissipation effect by the fluid is reduced. In order to prevent this reduction in heat dissipation effect, it is preferable that the entire amount of the fluid always flows from the inlet to the outlet. For this purpose, the weir needs to extend to the vicinity of the inlet side end of the laminated module to reduce the volume of the upstream space. For example, the width of the weir (flow of the fluid) The length along the direction) may be increased. Such a wide weir can be easily realized by increasing the gap for injecting the synthetic resin or the like forming the weir.

上述のように前記堰の幅を広げて前記上流側空間の体積を小さくした場合、前記「隙間」が大きくなる。前記堰を形成する際に、前記カバーに設けられた前記隙間から前記樹脂を注入するが、空圧などによりシリンジから前記樹脂を押し出すような製造プロセスを利用する場合には、前記隙間内に露出した前記積層モジュールの外表面にも前記樹脂が塗布される。しかし、露出した前記積層モジュールの外表面の全面にわたって前記樹脂が塗布されなくてもよい。すなわち、前記隙間の上流側端部と下流側端部だけに前記樹脂が塗布され、前記隙間の中央部分(前記上流側端部と前記下流側端部の間の部分)には前記樹脂が塗布されないようにしてもよい。   As described above, when the width of the weir is increased to reduce the volume of the upstream space, the “gap” increases. When forming the weir, the resin is injected from the gap provided in the cover. However, when using a manufacturing process in which the resin is extruded from a syringe by pneumatic pressure or the like, the resin is exposed in the gap. The resin is also applied to the outer surface of the laminated module. However, the resin may not be applied over the entire outer surface of the exposed laminated module. That is, the resin is applied only to the upstream end and the downstream end of the gap, and the resin is applied to the central portion of the gap (the portion between the upstream end and the downstream end). It may not be done.

このように前記隙間の上流側端部と下流側端部だけに前記樹脂が塗布される場合は、前記シリンジからの前記樹脂の流れが細くなるようにする必要があるため、前記シリンジとして小口径のものが使用される。この場合、前記樹脂の塗布後でも、前記積層モジュールの外表面に露出した部分が残存するので、この露出部分から放熱が行われる。この露出部分からの放熱は、前記カバーの隙間から外部に向かって直接、熱が放射されるものであり、前記流体を利用した放熱ではない。   In this way, when the resin is applied only to the upstream end and the downstream end of the gap, it is necessary to make the flow of the resin from the syringe narrow, so that the syringe has a small diameter. Is used. In this case, even after application of the resin, the exposed portion remains on the outer surface of the laminated module, and heat is radiated from the exposed portion. The heat radiation from the exposed portion is the heat radiated directly from the gap of the cover to the outside, and is not the heat radiation utilizing the fluid.

(10) 前記堰については、上述した構成をさらに発展させた構成も考えられる。例えば、前記積層モジュールの外表面の露出部分からの放熱を、熱放射によって行うのではなく、第2流体(前記したチャネルを通過する冷却用の前記流体とは別の流体)を利用する構成とすることができる。この構成では、外表面に前記露出部分(これは前記上流側端部と前記下流側端部の間にある)を持つ前記積層モジュールと前記カバーを覆うように、第2カバーを前記基板上に密着して固定することで、前記カバーと前記第2カバーとの間に、前記基板と共に第2内部空間を形成する。そして、その第2内部空間に前記第2流体を流し込むようにする。   (10) About the said weir, the structure which developed further the structure mentioned above is also considered. For example, the heat radiation from the exposed portion of the outer surface of the laminated module is not performed by thermal radiation, but a second fluid (a fluid different from the cooling fluid passing through the channel) is used. can do. In this configuration, a second cover is placed on the substrate so as to cover the laminated module having the exposed portion on the outer surface (which is between the upstream end and the downstream end) and the cover. By closely contacting and fixing, a second internal space is formed between the cover and the second cover together with the substrate. Then, the second fluid is poured into the second internal space.

この構成では、前記内部空間に供給される前記流体には、圧力を加えて、断面積が小さい前記チャネルへの前記流体の流入が円滑に行われるようにすることが望ましい。他方、前記第2内部空間に供給される前記第2流体には、前記流体のような加圧は必要ない。開口断面積が小さい前記チャネルに対して前記流体を流入させる必要がないからである。このため、前記第2カバーには、前記第2流体が流入・流出する(つまり、インレット兼アウトレットとして機能する)単一のポートを設け、ノート型パソコンに搭載されているようなヒートポンプ(圧縮機を使用していないもの)と類似した構成にすることも可能である。このような二重カバー構成を採用すれば、前記積層モジュールで発生した熱の放熱効果がいっそう高まる、という利点がある。   In this configuration, it is desirable to apply a pressure to the fluid supplied to the internal space so that the fluid smoothly flows into the channel having a small cross-sectional area. On the other hand, the second fluid supplied to the second internal space does not need to be pressurized like the fluid. This is because it is not necessary to allow the fluid to flow into the channel having a small opening cross-sectional area. For this reason, the second cover is provided with a single port through which the second fluid flows in and out (that is, functions as an inlet and an outlet), and a heat pump (compressor) mounted on a notebook computer. It is also possible to adopt a configuration similar to that of the one not using. Employing such a double cover configuration has the advantage that the heat dissipation effect of the heat generated in the laminated module is further enhanced.

(11) 前記インターポーザは、前記チャネルの内壁の指定領域に配置された熱放射層及び熱反射層の少なくとも一方を備えていればよい。例えば、前記インターポーザの前記チャネルの内壁の第1指定領域に熱放射層を配置し、その内壁の第2指定領域に熱反射層を配置してもよい。この場合、例えば、(a)少なくとも2個の半導体デバイスと、互いに上下に隣接する前記半導体デバイスの間に挟み込まれたインターポーザから構成される積層モジュールと、(b)前記積層モジュールが搭載された基板とを含み、(c)前記インターポーザの内部に流体が流れるチャネルを形成し、(d)前記チャネルの内壁の第1指定領域に熱放射層を配置した実装構造とする。あるいは、(a)少なくとも2個の半導体デバイスと、互いに上下に隣接する前記半導体デバイスの間に挟み込まれたインターポーザから構成される積層モジュールと、(b)前記積層モジュールが搭載された基板とを含み、(c)前記インターポーザの内部に流体が流れるチャネルを形成し、(d)前記チャネルの内壁の第2指定領域に熱反射層を配置した実装構造とする。   (11) The interposer only needs to include at least one of a heat radiation layer and a heat reflection layer disposed in a designated region of the inner wall of the channel. For example, a heat radiation layer may be disposed in a first designated region of the inner wall of the channel of the interposer, and a heat reflecting layer may be disposed in a second designated region of the inner wall. In this case, for example, (a) a stacked module composed of at least two semiconductor devices and an interposer sandwiched between the semiconductor devices vertically adjacent to each other; and (b) a substrate on which the stacked module is mounted. (C) a channel through which a fluid flows is formed inside the interposer, and (d) a mounting structure in which a heat radiation layer is disposed in a first designated region of the inner wall of the channel. Or (a) at least two semiconductor devices, and a laminated module composed of an interposer sandwiched between the semiconductor devices vertically adjacent to each other; and (b) a substrate on which the laminated module is mounted. (C) A mounting structure is provided in which a channel through which a fluid flows is formed inside the interposer, and (d) a heat reflecting layer is disposed in a second designated region of the inner wall of the channel.

前記熱反射層と前記熱放射層とは、前記内壁の全域にわたって配置してもよいし、一部に配置してもよい。前記内壁の指定された領域に限定して、前記熱反射層と前記熱放射層をそれぞれ配置してもよい。例えば、前記内壁の第1指定領域を前記チャネルの「天井」とし、この天井に前記熱反射層を配置し、前記内壁の第2指定領域を前記チャネルの「床」とし、この床に前記熱放射層を配置し、さらに、前記チャネルの「側壁」には前記熱反射層および前記熱放射層を配置しない構成としてもよい。また、前記「天井」の周辺部(「側壁」に近い領域)には前記熱反射層を配置しない構成、あるいは、前記「床」の周辺部(「側壁」に近い領域)には前記熱放射層を配置しない構成としてもよい。   The heat reflection layer and the heat radiation layer may be disposed over the entire inner wall or a part thereof. The heat reflection layer and the heat radiation layer may be arranged only in a specified region of the inner wall. For example, the first designated area of the inner wall is the “ceiling” of the channel, the heat reflecting layer is disposed on the ceiling, the second designated area of the inner wall is the “floor” of the channel, and the heat is applied to the floor. A radiation layer may be disposed, and the heat reflection layer and the heat radiation layer may not be disposed on the “side wall” of the channel. Further, the heat reflecting layer is not disposed in the peripheral part of the “ceiling” (region close to the “side wall”), or the heat radiation is provided in the peripheral part of the “floor” (region close to the “side wall”). It is good also as a structure which does not arrange | position a layer.

前記チャネルを構成する「天井」と「床」と「側壁」は、同一材料で構成してもよい。例えば、これらを全て単結晶シリコンで形成した場合、周知の集積回路作成技術を利用して、前記インターポーザの表面と裏面、あるいは、前記「天井」や前記「床」に電子回路あるいは電気配線層を容易に形成することができる。   The “ceiling”, “floor” and “side wall” constituting the channel may be made of the same material. For example, when these are all formed of single crystal silicon, an electronic circuit or an electric wiring layer is formed on the front and back surfaces of the interposer, or on the “ceiling” and the “floor” by using a well-known integrated circuit manufacturing technique. It can be formed easily.

前記チャネルを構成する「天井」と「床」と「側壁」は、異なる材料で構成してもよい。例えば、「天井」と「床」を単結晶シリコンで、「側壁」をガラスで構成してもよい。この構成例では、単結晶シリコンとガラスとを静電接合で気密良く(流体が漏れないように)かつ強固に密着させることが可能である。また、「天井」と「床」を樹脂材料(例えば、プリント基板の素材)で、「側壁」を接着性の高い樹脂材料(例えば、フォトレジスト材料である「SU−8」)で構成してもよい。なお、「天井」と「床」と「側壁」は、熱伝導率が大きい材料で形成することが好ましいが、必ずしもそうしなくてもよい。   The “ceiling”, “floor” and “side wall” constituting the channel may be made of different materials. For example, the “ceiling” and “floor” may be made of single crystal silicon, and the “side wall” may be made of glass. In this configuration example, the single crystal silicon and the glass can be tightly adhered to each other in an airtight manner (so that fluid does not leak) by electrostatic bonding. The “ceiling” and “floor” are made of a resin material (for example, a printed circuit board material), and the “side wall” is made of a highly adhesive resin material (for example, “SU-8” which is a photoresist material). Also good. The “ceiling”, “floor”, and “side wall” are preferably formed of a material having high thermal conductivity, but it is not always necessary.

(12) 前記インターポーザの表面と裏面(前記第1及び第2半導体デバイスにそれぞれ対向する面)には、電子回路あるいは電気配線層を配置してもよい。前記チャネルの内壁(「天井」と「床」と「側壁」)にも、電子回路あるいは電気配線層を配置してもよい。この場合、前記熱反射層および前記熱放射層が、前記電子回路などの動作を阻害(例えば電子回路の短絡)しないために、前記熱反射層と前記電子回路などの間、および、前記熱放射層と前記電子回路などの間に、絶縁層を配置することが必要である。   (12) Electronic circuits or electrical wiring layers may be disposed on the front and back surfaces of the interposer (surfaces facing the first and second semiconductor devices, respectively). Electronic circuits or electrical wiring layers may also be arranged on the inner walls (“ceiling”, “floor”, and “side wall”) of the channel. In this case, since the heat reflection layer and the heat radiation layer do not hinder the operation of the electronic circuit (for example, short circuit of the electronic circuit), between the heat reflection layer and the electronic circuit and the heat radiation It is necessary to dispose an insulating layer between the layer and the electronic circuit.

前記インターポーザには、貫通電極を形成してもよい。貫通電極を形成することにより、前記インターポーザの上方(前記基板とは反対側)に配置された前記第2半導体デバイスからの電気信号を、前記インターポーザの下方(前記基板の側)に配置された前記第1半導体デバイス、前記基板などへ伝達することが可能となる。   A penetration electrode may be formed in the interposer. By forming a through electrode, an electrical signal from the second semiconductor device arranged above the interposer (on the side opposite to the substrate) is arranged below the interposer (on the substrate side). Transmission to the first semiconductor device, the substrate, and the like becomes possible.

前記チャネルには「天井」がなくても構わない。この場合、前記インターポーザの表面(前記基板とは反対側の面)側に配置された前記第2半導体デバイスの対向面が「天井」となる。また、前記チャネルには「床」がなくても構わない。この場合、前記インターポーザの裏面(前記基板側の面)に配置された前記第1半導体デバイスの対向面が「床」となる。これらの構成例では、前記第半導体デバイスの表面あるいは裏面で、前記インターポーザの「天井」または「床」に蓋をすることになる。   The channel may not have a “ceiling”. In this case, the facing surface of the second semiconductor device disposed on the surface of the interposer (the surface opposite to the substrate) is a “ceiling”. The channel may not have a “floor”. In this case, the facing surface of the first semiconductor device disposed on the back surface (surface on the substrate side) of the interposer becomes a “floor”. In these configuration examples, the “ceiling” or “floor” of the interposer is covered with the front surface or the back surface of the first semiconductor device.

(13) 前記チャネルの形状については多くの変形がある。   (13) There are many variations on the shape of the channel.

前記チャネルの断面形状(前記流体の流れる方向に対して垂直な面での断面形状)は、略正方形を含む略長方形(例えば、幅方向が大きく、高さ方向が小さい長方形)が好ましい。前記チャネルの前記基板に平行な面内での形状は、略正方形を含む略長方形が好ましいが、これには限定されない。例えば、前記チャネルへ流体が流入する入口(上流側)の近傍領域と、流出する出口(下流側)の近傍領域の双方、あるいは、入口の近傍領域と出口の近傍領域のいずれか一方が狭まっている形状とすることができる。すなわち、「前記チャネルの少なくとも一方の端部が括れており、その中央部が太くなっている」形状である。この狭まっている領域は、前記チャネルの前記側壁の少なくとも一方を内側に曲折させることで形成されるが、この曲折箇所に貫通電極を配置してもよい。前記入口と前記出口の配置される位置は、前記チャネルの幅方向の中央とするのが好ましいが、これには限定されない。例えば、前記入口が前記チャネルの幅方向で左寄り、前記出口が前記チャネルの幅方向で右寄りといった配置にしてもよい。   The cross-sectional shape of the channel (cross-sectional shape in a plane perpendicular to the fluid flow direction) is preferably a substantially rectangular shape including a substantially square shape (for example, a rectangular shape having a large width direction and a small height direction). The shape of the channel in a plane parallel to the substrate is preferably a substantially rectangular shape including a substantially square shape, but is not limited thereto. For example, both the vicinity region of the inlet (upstream side) where the fluid flows into the channel and the vicinity region of the outlet (downstream side) where the fluid flows out, or either the vicinity region of the inlet or the vicinity of the outlet narrows. It can be made into the shape which is. That is, the shape is “at least one end of the channel is constricted, and the center is thick”. The narrowed region is formed by bending at least one of the side walls of the channel inward, and a through electrode may be disposed at the bent portion. The position where the inlet and the outlet are arranged is preferably the center in the width direction of the channel, but is not limited thereto. For example, the inlet may be disposed to the left in the channel width direction, and the outlet may be disposed to the right in the channel width direction.

(14) 前記インターポーザを挟み込む前記第1及び第2の半導体デバイスは、それぞれ2個以上であってもよい。例えば、前記インターポーザの表面または裏面において、同一平面内に複数個の半導体デバイスを配置してもよい。   (14) The number of the first and second semiconductor devices sandwiching the interposer may be two or more. For example, a plurality of semiconductor devices may be arranged in the same plane on the front or back surface of the interposer.

前記インターポーザを2個以上用いて、前記積層モジュールの構成を多段の半導体デバイスを含む構成としてもよい。例えば、前記第1半導体デバイスの表面に前記インターポーザを搭載し、前記インターポーザの表面に前記第2半導体デバイスを搭載し、前記第2半導体デバイスの表面に追加のインターポーザを搭載し、前記追加のインターポーザの表面に第3半導体デバイスを搭載するような構成としてもよい。この場合、前記インターポーザと前記追加のインターポーザの各々に前記チャネルを形成してもよいし、前記インターポーザまたは前記追加のインターポーザにのみ前記チャネルを形成してもよい。   Two or more interposers may be used, and the configuration of the stacked module may include a multi-stage semiconductor device. For example, the interposer is mounted on the surface of the first semiconductor device, the second semiconductor device is mounted on the surface of the interposer, an additional interposer is mounted on the surface of the second semiconductor device, and the additional interposer It is good also as a structure which mounts a 3rd semiconductor device on the surface. In this case, the channel may be formed in each of the interposer and the additional interposer, or the channel may be formed only in the interposer or the additional interposer.

(15) 前記インターポーザは、前記チャネルの指定された第1領域での断面積を、同チャネルの指定された第2領域での断面積よりも小さくすることもできる。この場合、断面積が相対的に小さい前記第1領域は、前記上流側に位置し、断面積が相対的に大きい前記第2領域は、前記下流側に位置する。別の表現をするならば、前記第1領域は、前記チャネルの前記入口に近い位置にあり、前記第2領域は前記チャネルの前記出口に近い位置にある。さらに詳しく言えば、前記第1領域は、前記第2領域よりも上流側(前記チャネルの入口に近い側)に位置する。前記断面積とは、前記流体の流れる方向に垂直な断面での前記チャネルの面積である。   (15) The interposer may make a cross-sectional area of the channel specified in the first region smaller than a cross-sectional area of the channel specified in the second region. In this case, the first region having a relatively small cross-sectional area is located on the upstream side, and the second region having a relatively large cross-sectional area is located on the downstream side. In other words, the first region is close to the inlet of the channel and the second region is close to the outlet of the channel. More specifically, the first region is located upstream of the second region (side closer to the channel inlet). The cross-sectional area is the area of the channel in a cross section perpendicular to the fluid flow direction.

前記チャネルの前記第1領域は、前記チャネルへ前記流体が流れ込む領域であり、前記第2領域は、前記チャネルから前記流体が流れ出す領域である。この構成では、前記流体は、まず断面積が小さい前記第1領域へ流れ込み、前記チャネルから流れ出る前に、断面積が大きい前記第2領域へ導かれる。その結果、前記流体に「断熱膨張」が起こり、吸熱作用が発生する。この吸熱作用により、前記インターポーザの両側に配置された前記第1及び第2の半導体デバイスで発生した熱は、前記流体に吸収されるため、前記第1及び第2の半導体デバイスの動作温度を低下させることができる。前記流体に吸収された熱は、前記流体によって外部に放出される。   The first region of the channel is a region where the fluid flows into the channel, and the second region is a region where the fluid flows out of the channel. In this configuration, the fluid first flows into the first region having a small cross-sectional area, and is guided to the second region having a large cross-sectional area before flowing out of the channel. As a result, “adiabatic expansion” occurs in the fluid and an endothermic action occurs. Due to this endothermic action, the heat generated in the first and second semiconductor devices arranged on both sides of the interposer is absorbed by the fluid, so that the operating temperature of the first and second semiconductor devices is lowered. Can be made. The heat absorbed by the fluid is released to the outside by the fluid.

前記チャネルの高さ(「天井」と「床」の間の距離)は、一定であることが、製造技術上好ましいが、これに限定されるわけではない。例えば、前記流体が前記チャネルへ流れ込む前記第1領域では、前記チャネルの高さが相対的に小さく、前記流体が前記チャネルから流れ出す前記第2領域では、前記チャネルの高さが相対的に大きくてもよい。前記吸熱作用を大きくするためには、前記第1領域での断面積と、前記第2領域での断面積の比を大きくすることが好ましい。この断面積の比を大きくするためには、前記チャネルの幅(前記チャネルの「両側壁」間の距離)の比と、前記高さの比の両者を、共に大きくすることが好ましい。   The height of the channel (the distance between the “ceiling” and the “floor”) is preferably constant in terms of manufacturing technology, but is not limited thereto. For example, in the first region where the fluid flows into the channel, the height of the channel is relatively small, and in the second region where the fluid flows out of the channel, the height of the channel is relatively large. Also good. In order to increase the endothermic effect, it is preferable to increase the ratio of the cross-sectional area in the first region to the cross-sectional area in the second region. In order to increase the ratio of the cross-sectional areas, it is preferable to increase both the ratio of the channel width (the distance between the “side walls” of the channel) and the ratio of the height.

前記チャネルには「天井」がなくてもよい。「天井」のない構成では、前記インターポーザの上側(前記基板とは反対側)に配置される前記第2半導体デバイスの下位表面が「天井」の役割を果たす。また、前記チャネルには「床」がなくてもよい。「床」のない構成では、前記インターポーザの下側(前記基板の側)に配置された前記第1半導体デバイスの上位表面が「床」の役割を果たす。これらの構成では、前記第2半導体デバイスの上位表面あるいは前記第1半導体デバイスの下位表面が、前記チャネルの開口箇所に蓋をすることになる。   The channel may not have a “ceiling”. In a configuration without a “ceiling”, the lower surface of the second semiconductor device disposed on the upper side of the interposer (the side opposite to the substrate) serves as a “ceiling”. The channel may not have a “floor”. In a configuration without a “floor”, the upper surface of the first semiconductor device disposed below the interposer (on the side of the substrate) serves as a “floor”. In these configurations, the upper surface of the second semiconductor device or the lower surface of the first semiconductor device covers the opening of the channel.

(16) 前記流体に「断熱膨張」を引き起こす前記チャネルの平面形状については、多くの選択肢がある。例えば、(a)断面積が一定でかつ相対的に断面積が小さい領域→断面積が増大する領域→断面積が一定でかつ相対的に断面積が大きい領域、(b)断面積が一定の領域がなく、流体が流れる方向に断面積が順次(連続的に)大きくなる、などである。また、相対的に断面積が小さい領域から相対的に断面積が大きい領域へ変化する場合、この変化が急峻であることが好ましいが、この限りではない。さらに、前記流体が流れ込む位置と流れ出す位置についても、特に制限されない。   (16) There are many options for the planar shape of the channel that causes “adiabatic expansion” in the fluid. For example, (a) a region with a constant cross-sectional area and a relatively small cross-sectional area → a region with an increased cross-sectional area → a region with a constant cross-sectional area and a relatively large cross-sectional area, and (b) a constant cross-sectional area. There is no region, and the cross-sectional area increases sequentially (continuously) in the direction in which the fluid flows. In addition, when the region having a relatively small cross-sectional area is changed to a region having a relatively large cross-sectional area, this change is preferably steep, but this is not restrictive. Furthermore, the position where the fluid flows in and the position where it flows out are not particularly limited.

(17) 前記チャネルの個数は、1個以上であればよい。例えば、前記インターポーザの内部に2個の前記チャネルが配置され、それぞれの断面積が変化する領域が異なる位置に配置されていてもよい。より具体的に一例を記載すると、第1の前記チャネルでの断面積が変化する領域が、前記インターポーザの左下(インターポーザを上部から見て)に配置され、第2の前記チャネルでの断面積が変化する領域が、前記インターポーザの右上に配置される。このような構成では、前記第1または第2の半導体デバイスの消費電力が大きい領域(ホットスポット)に、前記の断面積が変化する領域を近接させることになる。   (17) The number of the channels may be one or more. For example, the two channels may be arranged inside the interposer, and the regions where the cross-sectional areas thereof change may be arranged at different positions. More specifically, an area where the cross-sectional area of the first channel changes is arranged at the lower left of the interposer (when the interposer is viewed from above), and the cross-sectional area of the second channel is A changing area is located in the upper right of the interposer. In such a configuration, the region where the cross-sectional area changes is brought close to a region (hot spot) where the power consumption of the first or second semiconductor device is large.

前記チャネルを2個以上持つ上記構成の場合、それらチャネルの入口を結合して1個とすることも可能である。例えば、前記複数チャネルへの前記流体の流入は1カ所とされ、前記インターポーザ内部において前記した2個以上のチャネルのそれぞれに前記流体が分岐される構成とすることができる。   In the case of the above-described configuration having two or more channels, it is possible to combine the inlets of the channels into one. For example, the fluid may flow into the plurality of channels at one place, and the fluid may be branched into each of the two or more channels inside the interposer.

前記チャネルの前記天井及び前記床には、それぞれ、前記熱反射層と前記熱放射層を配置してもよい。また、前記チャネルの前記天井あるいは前記床に、それぞれ、前記熱反射層あるいは前記熱放射層を配置してもよい。これらの熱反射層と熱放射層は、それぞれ、前記天井と前記床の指定された領域のみに限定して配置されていてもよいし、前記天井の全面と前記床の全面にそれぞれ配置されていてもよい。さらには、前記チャネルの前記側壁にも、選択的に、前記熱反射層あるいは前記熱放射層が配置されていてもよい。   The heat reflecting layer and the heat radiation layer may be disposed on the ceiling and the floor of the channel, respectively. Moreover, you may arrange | position the said heat | fever reflection layer or the said heat radiation layer to the said ceiling or the said floor of the said channel, respectively. The heat reflection layer and the heat radiation layer may be disposed only on designated areas of the ceiling and the floor, respectively, or disposed on the entire surface of the ceiling and the entire surface of the floor, respectively. May be. Furthermore, the heat reflecting layer or the heat radiation layer may be selectively disposed also on the side wall of the channel.

(18) 前記積層モジュールからの信号取り出し方法(電気配線)については、なんら限定されない。例えば、ボンディングワイヤを用いる構成(ボンディングモジュール)、あるいは、貫通電極を用いる構成(貫通電極モジュール)がある。貫通電極を用いる構成では、前記インターポーザに形成された貫通電極により、前記インターポーザの両側(上下)に配置された前記第1及び第2の半導体デバイスが相互に電気接続されることになる。さらに、前記インターポーザの表面あるいは裏面、あるいは、表面及び裏面の双方に、電子回路あるいは電気配線層を配置して、前記電気接続を容易ならしめてもよい。   (18) The signal extraction method (electrical wiring) from the laminated module is not limited at all. For example, there are a configuration using a bonding wire (bonding module) or a configuration using a through electrode (through electrode module). In the configuration using the through electrode, the first and second semiconductor devices disposed on both sides (up and down) of the interposer are electrically connected to each other by the through electrode formed in the interposer. Furthermore, an electronic circuit or an electric wiring layer may be arranged on the front surface or the back surface of the interposer, or both the front surface and the back surface to facilitate the electrical connection.

(19) 前記積層モジュールにおいて、前記インターポーザを挟み込む前記第1及び第2の半導体デバイスは、それぞれ2個以上であってもよい。例えば、前記インターポーザの表面または裏面において、同一平面内に複数個の半導体デバイスを配置してもよい。前記インターポーザを2個以上用いて、多段の半導体デバイスから成る積層モジュールを形成しても構わない。例えば、前記第1半導体デバイスの表面に前記インターポーザを搭載し、前記インターポーザの表面に前記第2半導体デバイスを搭載し、前記第2半導体デバイスの表面に追加のインターポーザを搭載し、その追加のインターポーザの表面に第3半導体デバイスを搭載する構成でもよい。この構成では、それぞれのインターポーザに前記チャネルを配置してもよいし、指定されたインターポーザにのみ前記チャネルを配置してもよい。   (19) In the stacked module, the number of the first and second semiconductor devices sandwiching the interposer may be two or more. For example, a plurality of semiconductor devices may be arranged in the same plane on the front or back surface of the interposer. Two or more interposers may be used to form a stacked module composed of multistage semiconductor devices. For example, the interposer is mounted on the surface of the first semiconductor device, the second semiconductor device is mounted on the surface of the interposer, an additional interposer is mounted on the surface of the second semiconductor device, and the additional interposer The structure which mounts a 3rd semiconductor device on the surface may be sufficient. In this configuration, the channel may be arranged in each interposer, or the channel may be arranged only in a designated interposer.

前記積層モジュールは、通常、上述したボンディングモジュールあるいは貫通電極モジュールとされるが、より多くの半導体デバイスを積層した構成では、ボンディングを用いた電気接続と貫通電極を用いた電気接続とが混用されてもよい。かかる構成の一例は、ボンディングモジュールと貫通電極モジュールとが「混載」される構成である。   The laminated module is usually the bonding module or the through electrode module described above. However, in the configuration in which more semiconductor devices are laminated, the electrical connection using bonding and the electrical connection using the through electrode are mixed. Also good. An example of such a configuration is a configuration in which the bonding module and the through electrode module are “mixed”.

本発明の積層モジュール及びインターポーザによれば、(a)消費電力の大きい半導体デバイスを積層した構成を持つ場合であっても、それら半導体デバイスの発熱に伴う温度上昇を抑えて安定に動作させることができる、(b)積層された半導体デバイス間の熱伝導を抑制して、当該積層モジュールの温度上昇を抑制することができる、といった効果が得られる。   According to the laminated module and the interposer of the present invention, (a) even when the semiconductor device having a large power consumption is laminated, it is possible to stably operate by suppressing a temperature rise caused by heat generation of the semiconductor device. It is possible to obtain the effect that (b) the heat conduction between the stacked semiconductor devices can be suppressed and the temperature rise of the stacked module can be suppressed.

金属細線を用いて電気接続を行った積層モジュール(ボンディングモジュール)を基板上に搭載した実装構造を示す断面説明図である。It is sectional explanatory drawing which shows the mounting structure which mounted the laminated module (bonding module) which electrically connected using the metal fine wire on the board | substrate. 貫通電極を用いて電気接続を行った積層モジュール(貫通電極モジュール)を基板上に搭載した実装構造を示す断面説明図である。It is a section explanatory view showing a mounting structure which mounts a lamination module (penetration electrode module) which electrically connected using a penetration electrode on a substrate. 図1Aの積層モジュール(ボンディングモジュール)にチャネル付きインターポーザを追加した場合の実装構造を示す断面説明図である。1B is a cross-sectional explanatory view showing a mounting structure when a channel-attached interposer is added to the stacked module (bonding module) of FIG. 1A. 図2Aに示したインターポーザのA−A線に沿った断面図である。It is sectional drawing along the AA line of the interposer shown to FIG. 2A. 図1Bの積層モジュール(貫通電極モジュール)にチャネル付きインターポーザを追加した場合の実装構造を示す断面説明図である。It is a section explanatory view showing a mounting structure at the time of adding an interposer with a channel to a lamination module (penetration electrode module) of Drawing 1B. 図3Aに示したインターポーザのB−B線に沿った断面図である。It is sectional drawing along the BB line of the interposer shown to FIG. 3A. 図3Aの実装構造に積層モジュール(貫通電極モジュール)を覆うカバーを追加して、その内部に流体を供給するようにした実装構造を示す断面説明図である。FIG. 3B is a cross-sectional explanatory view showing the mounting structure in which a cover that covers the laminated module (through electrode module) is added to the mounting structure of FIG. 3A and fluid is supplied to the inside. 図4Aの実装構造のC−C線に沿った断面図である。It is sectional drawing along CC line of the mounting structure of FIG. 4A. 図4Aの実装構造に、カバーと積層モジュール(貫通電極モジュール)の間の空間を仕切る堰を追加した実装構造の第1例を示す断面説明図である。FIG. 4B is a cross-sectional explanatory view illustrating a first example of a mounting structure in which a weir for partitioning a space between a cover and a laminated module (through electrode module) is added to the mounting structure of FIG. 4A. 図5Aの実装構造のC−C線に沿った断面図である。It is sectional drawing along CC line of the mounting structure of FIG. 5A. 図4Aの実装構造に、カバーと積層モジュールの間の空間を仕切る堰を追加した実装構造の第1例において、基板にカバーを装着する前の状態を示す斜視図である。FIG. 4B is a perspective view showing a state before the cover is attached to the substrate in the first example of the mounting structure in which a weir for partitioning the space between the cover and the laminated module is added to the mounting structure of FIG. 4A. 図4Aの実装構造に、カバーと積層モジュールの間の空間を仕切る堰を追加した実装構造の第2例において、堰を形成するプロセスを示す斜視図である。FIG. 4B is a perspective view showing a process of forming a weir in the second example of the mounting structure in which a weir for partitioning the space between the cover and the laminated module is added to the mounting structure of FIG. 4A. 図4Aの実装構造に、カバーと積層モジュールの間の空間を仕切る堰を追加した実装構造の第2例において、堰を形成するプロセスを示す斜視図で、図7Aの続きである。FIG. 7B is a continuation of FIG. 7A, showing a process for forming the weir in the second example of the mounting structure in which a weir for partitioning the space between the cover and the laminated module is added to the mounting structure of FIG. 4A. 図4Aの実装構造に、カバーと積層モジュールの間の空間を仕切る堰を追加した実装構造の第2例において、堰を形成するプロセスを示す断面説明図である。FIG. 4B is an explanatory cross-sectional view showing a process of forming a weir in the second example of the mounting structure in which a weir for partitioning the space between the cover and the laminated module is added to the mounting structure of FIG. 4A. 図4Aの実装構造に、カバーと積層モジュールの間の空間を仕切る堰を追加した実装構造の第2例において、堰を形成するプロセスを示す断面説明図で、図8Aの続きである。FIG. 8B is a cross-sectional explanatory diagram illustrating a process of forming the weir in the second example of the mounting structure in which the weir for partitioning the space between the cover and the stacked module is added to the mounting structure of FIG. 図4Aの実装構造に、カバーと積層モジュールの間の空間を仕切る堰を追加した実装構造の第3例を示す斜視図で、基板にカバーを装着する前の状態を示している。4B is a perspective view showing a third example of the mounting structure in which a weir for partitioning the space between the cover and the laminated module is added to the mounting structure of FIG. 4A, showing a state before the cover is mounted on the substrate. FIG. 図4Aの実装構造に、カバーと積層モジュールの間の空間を仕切る堰を追加した実装構造の第4例の製造方法を示す斜視図である。It is a perspective view which shows the manufacturing method of the 4th example of the mounting structure which added the weir which partitions the space between a cover and a lamination | stacking module to the mounting structure of FIG. 4A. 図4Aの実装構造に、カバーと積層モジュールの間の空間を仕切る堰を追加した実装構造の第4例の製造方法を示す斜視図で、図10Aの続きである。FIG. 10B is a perspective view illustrating a manufacturing method of the fourth example of the mounting structure in which a weir for partitioning the space between the cover and the stacked module is added to the mounting structure of FIG. 図4Aの実装構造に、カバーと積層モジュールの間の空間を仕切る堰を追加した実装構造の第4例の製造方法を示す断面説明図である。FIG. 4B is a cross-sectional explanatory view showing a fourth example manufacturing method of the mounting structure in which a weir for partitioning the space between the cover and the laminated module is added to the mounting structure of FIG. 4A. 図4Aの実装構造に、カバーと積層モジュールの間の空間を仕切る堰を追加した実装構造の第4例の製造方法を示す断面説明図で、図11Aの続きである。FIG. 11B is a cross-sectional explanatory diagram illustrating a manufacturing method of the fourth example of the mounting structure in which a weir for partitioning the space between the cover and the laminated module is added to the mounting structure of FIG. 図4Aの実装構造に、カバーと積層モジュールの間の空間を仕切る堰を追加した実装構造の第5例の製造方法を示す斜視図である。It is a perspective view which shows the manufacturing method of the 5th example of the mounting structure which added the weir which partitions the space between a cover and a lamination | stacking module to the mounting structure of FIG. 4A. 図4Aの実装構造に、カバーと積層モジュールの間の空間を仕切る堰を追加した実装構造の第5例の製造方法を示す斜視図で、図12Aの続きである。FIG. 12B is a perspective view showing a manufacturing method of the fifth example of the mounting structure in which a weir for partitioning the space between the cover and the laminated module is added to the mounting structure of FIG. 図4Aの実装構造に、カバーと積層モジュールの間の空間を仕切る堰を追加した実装構造の第5例の製造方法を示す断面説明図である。FIG. 4B is an explanatory cross-sectional view illustrating a fifth example manufacturing method of a mounting structure in which a weir for partitioning a space between a cover and a laminated module is added to the mounting structure of FIG. 4A. 図4Aの実装構造に、カバーと積層モジュールの間の空間を仕切る堰を追加した実装構造の第5例の製造方法を示す断面説明図で、図13Aの続きである。FIG. 14B is a cross-sectional explanatory view showing the manufacturing method of the fifth example of the mounting structure in which a weir for partitioning the space between the cover and the laminated module is added to the mounting structure of FIG. 図4Aの実装構造に、カバーと積層モジュールの間の空間を仕切る堰を追加した実装構造の第5例の製造方法を示す断面説明図で、図13Bの続きである。FIG. 14B is a cross-sectional explanatory view showing the manufacturing method of the fifth example of the mounting structure in which a weir for partitioning the space between the cover and the laminated module is added to the mounting structure of FIG. 図4Aの実装構造に、カバーと積層モジュールの間の空間を仕切る堰を追加した実装構造の第5例の製造方法を示す断面説明図で、図13Cの続きである。FIG. 14C is a cross-sectional explanatory view showing the manufacturing method of the fifth example of the mounting structure in which a weir for partitioning the space between the cover and the laminated module is added to the mounting structure of FIG. 本発明の第1実施形態に係る積層モジュールに使用された、チャネルが放射・反射構造を持つインターポーザの構成を示す断面説明図である。It is a section explanatory view showing the composition of the interposer which the channel used for the lamination module concerning a 1st embodiment of the present invention has the radiation and reflection structure. 図14のインターポーザを用いた、本発明の第1実施形態に係る積層モジュール(の実装構造)を示す断面説明図である。FIG. 15 is a cross-sectional explanatory view showing the laminated module (mounting structure thereof) according to the first embodiment of the present invention using the interposer of FIG. 14. 図15Aに示したインターポーザのD−D線に沿った断面図である。It is sectional drawing along the DD line of the interposer shown to FIG. 15A. 本発明の第2実施形態に係る積層モジュールに使用された、チャネルが放射・反射構造を持つインターポーザの構成を示す断面説明図である。It is sectional explanatory drawing which shows the structure of the interposer with which the channel used for the lamination | stacking module which concerns on 2nd Embodiment of this invention has a radiation | emission and reflection structure. 本発明の第3実施形態に係る積層モジュールに使用された、チャネルが放射・反射構造を持つインターポーザの構成を示す断面説明図である。It is sectional explanatory drawing which shows the structure of the interposer with which the channel used for the lamination | stacking module which concerns on 3rd Embodiment of this invention has a radiation | emission and reflection structure. 本発明の第1実施形態に係る積層モジュールに使用されたインターポーザの製造方法の第1例を示す断面説明図である。It is a section explanatory view showing the 1st example of the manufacturing method of the interposer used for the lamination module concerning a 1st embodiment of the present invention. 本発明の第1実施形態に係る積層モジュールに使用されたインターポーザの製造方法の第2例を示す断面説明図である。It is a section explanatory view showing the 2nd example of the manufacturing method of the interposer used for the lamination module concerning a 1st embodiment of the present invention. 本発明の第1実施形態に係る積層モジュールに使用されたインターポーザの製造方法の第3例を示す断面説明図である。It is sectional explanatory drawing which shows the 3rd example of the manufacturing method of the interposer used for the lamination | stacking module which concerns on 1st Embodiment of this invention. 本発明の第1実施形態に係る積層モジュールに使用されたインターポーザの製造方法の第4例を示す断面説明図である。It is a section explanatory view showing the 4th example of the manufacturing method of the interposer used for the lamination module concerning a 1st embodiment of the present invention. 流体の断熱膨張を利用して冷却効果を増加させるインターポーザの分解斜視図である。It is a disassembled perspective view of the interposer which increases the cooling effect using adiabatic expansion of fluid. 図21Aのインターポーザの斜視図である。FIG. 21B is a perspective view of the interposer of FIG. 21A. (a)は図21Aのインターポーザの流路断面積の変化を示す断面説明図、(b)はその平面説明図である。(A) is sectional explanatory drawing which shows the change of the flow-path cross-sectional area of the interposer of FIG. 21A, (b) is the plane explanatory drawing. 図21Aのインターポーザを積層モジュール(ボンディングモジュール)と組み合わせてなる積層モジュールの実装構造の第1例を示す断面説明図である。FIG. 21B is a cross-sectional explanatory view showing a first example of a stacked module mounting structure in which the interposer of FIG. 図22AのE−E線に沿った断面図である。It is sectional drawing along the EE line of FIG. 22A. 図21Aのインターポーザを積層モジュール(貫通電極モジュール)と組み合わせてなる積層モジュールの実装構造の第2例を示す断面説明図である。It is a section explanatory view showing the 2nd example of the mounting structure of the lamination module which combines the interposer of Drawing 21A with the lamination module (penetration electrode module). 図23AのF−F線に沿った断面図である。It is sectional drawing which followed the FF line | wire of FIG. 23A. 流体の断熱膨張を利用して冷却効果を増加させるインターポーザ(図21A〜図21Cを参照)の変形例を示す平面説明図である。It is plane explanatory drawing which shows the modification of the interposer (refer FIG. 21A-FIG. 21C) which increases the cooling effect using the adiabatic expansion of the fluid. 流体の断熱膨張を利用して冷却効果を増加させるインターポーザ(図21A〜図21Cを参照)の他の変形例を示す平面説明図である。It is plane explanatory drawing which shows the other modification of the interposer (refer FIG. 21A-FIG. 21C) which increases the cooling effect using the adiabatic expansion of the fluid. 流体の断熱膨張を利用して冷却効果を増加させるインターポーザ(図21A〜図21Cを参照)のさらに他の変形例を示す平面説明図である。FIG. 23 is an explanatory plan view showing still another modified example of an interposer (see FIGS. 21A to 21C) that increases the cooling effect by utilizing adiabatic expansion of fluid. 流体の断熱膨張を利用して冷却効果を増加させるインターポーザ(図21A〜図21Cを参照)のさらに他の変形例を示す平面説明図である。FIG. 23 is an explanatory plan view showing still another modified example of an interposer (see FIGS. 21A to 21C) that increases the cooling effect by utilizing adiabatic expansion of fluid. 流体の断熱膨張を利用して冷却効果を増加させるインターポーザ(図21A〜図21Cを参照)の製造方法の第1例を示す断面説明図である。It is sectional explanatory drawing which shows the 1st example of the manufacturing method of the interposer (refer FIG. 21A-FIG. 21C) which increases the cooling effect using the adiabatic expansion of a fluid. 流体の断熱膨張を利用して冷却効果を増加させるインターポーザ(図21A〜図21Cを参照)の製造方法の第1例を示す斜視図である。It is a perspective view which shows the 1st example of the manufacturing method of the interposer (refer FIG. 21A-FIG. 21C) which increases the cooling effect using the adiabatic expansion of a fluid. 流体の断熱膨張を利用して冷却効果を増加させるインターポーザ(図21A〜図21Cを参照)の製造方法の第2例を示す断面説明図である。It is sectional explanatory drawing which shows the 2nd example of the manufacturing method of the interposer (refer FIG. 21A-FIG. 21C) which increases the cooling effect using the adiabatic expansion of a fluid. 流体の断熱膨張を利用して冷却効果を増加させるインターポーザ(図21A〜図21Cを参照)の製造方法の第2例を示す斜視図である。It is a perspective view which shows the 2nd example of the manufacturing method of the interposer (refer FIG. 21A-FIG. 21C) which increases the cooling effect using the adiabatic expansion of a fluid. 流体の断熱膨張を利用して冷却効果を増加させるインターポーザ(図21A〜図21Cを参照)の製造方法の第3例を示す断面説明図である。It is a section explanatory view showing the 3rd example of the manufacturing method of the interposer (refer to Drawing 21A-Drawing 21C) which increases the cooling effect using the adiabatic expansion of fluid. 流体の断熱膨張を利用して冷却効果を増加させるインターポーザ(図21A〜図21Cを参照)の製造方法の第3例を示す斜視図である。It is a perspective view which shows the 3rd example of the manufacturing method of the interposer (refer FIG. 21A-FIG. 21C) which increases the cooling effect using the adiabatic expansion of a fluid. 図23Aの実装構造の第2例において、基板にカバーを装着する前の状態を示す斜視図である。FIG. 23B is a perspective view showing a state before the cover is attached to the substrate in the second example of the mounting structure in FIG. 23A. 流体の断熱膨張を利用して冷却効果を増加させるインターポーザ(図21A〜図21Cを参照)を積層モジュールと組み合わせてなる実装構造での流体供給例を示す系統図である。It is a systematic diagram which shows the fluid supply example in the mounting structure which combines the interposer (refer FIG. 21A-FIG. 21C) which increases the cooling effect using the adiabatic expansion of a fluid with a laminated module. 従来の積層モジュールの実装構造(と冷却法)を示す断面説明図である。It is sectional explanatory drawing which shows the mounting structure (and cooling method) of the conventional laminated module.

以下、添付図面を参照して、本発明に係る積層モジュール(積層半導体デバイス)とインターポーザの好適な実施形態を説明する。   DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of a laminated module (laminated semiconductor device) and an interposer according to the invention will be described with reference to the accompanying drawings.

(積層モジュールの構成例)
図1Aと図1Bは積層モジュールの構成を示している。
(Configuration example of laminated module)
1A and 1B show the configuration of the laminated module.

図1Aは、樹脂、セラミック、半導体などで形成された基板10上に、第1半導体デバイス11aと第2半導体デバイス12aをこの順に積み重ね、それらの電気接続をボンディングワイヤ(金属細線)13をボンディングすることにより行った構成例である。以下、この構成を持つ積層モジュールを「ボンディングモジュール」と呼ぶ。ここでは、下位にある第1半導体デバイス11aと上位にある第2半導体デバイス12aは、いずれもチップ状とされているが、チップ状に限定されない。第1半導体デバイス11aは、基板10の表面(上面)に接着剤17などで固定されている。第2半導体デバイス12aは、第1半導体デバイス11aの上面に接着剤17などで固定されている。これらの半導体デバイス11a及び12aと基板10との間の電気接続は、ボンディングワイヤ13を用いて行われている。   In FIG. 1A, a first semiconductor device 11a and a second semiconductor device 12a are stacked in this order on a substrate 10 made of resin, ceramic, semiconductor, and the like, and bonding wires (metal thin wires) 13 are bonded to connect them. It is the example of a structure performed by this. Hereinafter, the laminated module having this configuration is referred to as a “bonding module”. Here, the lower first semiconductor device 11a and the upper second semiconductor device 12a are both formed in a chip shape, but are not limited to a chip shape. The first semiconductor device 11a is fixed to the surface (upper surface) of the substrate 10 with an adhesive 17 or the like. The second semiconductor device 12a is fixed to the upper surface of the first semiconductor device 11a with an adhesive 17 or the like. Electrical connection between these semiconductor devices 11 a and 12 a and the substrate 10 is performed using bonding wires 13.

図1Bの構成例では、図1Aのボンディングモジュールと同様に、基板10上に、第1半導体デバイス11bと第2半導体デバイス12bをこの順に積み重ねてあるが、電気接続法はそれとは異なる。すなわち、第1半導体デバイス11bの表面と裏面は、当該デバイス11bをその厚さ方向に貫通する貫通電極14によって電気的に相互接続されており、基板10と第1半導体デバイス11bの間の電気接続(及び機械接続)と、第1半導体デバイス11bと第2半導体デバイス12bの間の電気接続(及び機械接続)は、いずれも、導電性ボール15を用いて行われている。こうして、基板10と第1半導体デバイス11bと第2半導体デバイス12bは、相互に電気接続されていると共に、相互に機械接続(固定)されている。基板10と第1半導体デバイス11bの間と、第1半導体デバイス11bと第2半導体デバイス12bの間の隙間には、それぞれ、アンダーフィラー16が充填されている。これは、ボール15を用いた基板10とデバイス11b及び12b間の機械接続強度を増大させるためである。以下、図1Bの構成を持つ積層モジュールを「貫通電極モジュール」と呼ぶ。   In the configuration example of FIG. 1B, as in the bonding module of FIG. 1A, the first semiconductor device 11b and the second semiconductor device 12b are stacked in this order on the substrate 10, but the electrical connection method is different. That is, the front surface and the back surface of the first semiconductor device 11b are electrically interconnected by the through electrode 14 that penetrates the device 11b in the thickness direction, and the electrical connection between the substrate 10 and the first semiconductor device 11b. (And mechanical connection) and electrical connection (and mechanical connection) between the first semiconductor device 11 b and the second semiconductor device 12 b are both performed using the conductive balls 15. Thus, the substrate 10, the first semiconductor device 11b, and the second semiconductor device 12b are electrically connected to each other and mechanically connected (fixed) to each other. Underfillers 16 are filled in the gaps between the substrate 10 and the first semiconductor device 11b and between the first semiconductor device 11b and the second semiconductor device 12b, respectively. This is to increase the mechanical connection strength between the substrate 10 using the balls 15 and the devices 11b and 12b. Hereinafter, the laminated module having the configuration of FIG. 1B is referred to as a “penetrating electrode module”.

図1Aのボンディングモジュールと図1Bの積層モジュールには、それぞれ得失がある。すなわち、ボンディングモジュールは、二つの半導体デバイス11a及び12aを基板10上に単に積層し、ボンディングワイヤ13でそれらの電気配線を行うだけであるから、新たな技術開発は不要である。しかし、第1半導体デバイス11bが第2半導体デバイス12aよりも大きいこと、高さが異なる位置からのワイヤボンディングが的確にできることなどの条件を満たす必要がある。この手法で、3個以上の半導体デバイスを積層して3層以上としたボンディングモジュールもある。なお、この構成例で冷却用流体(冷媒)を半導体デバイス11a及び12aの周囲に流す場合には、ボンディングワイヤ13が切断されないように、何らかの形でボンディングワイヤ13の保護を施すことが必要である。   Each of the bonding module of FIG. 1A and the laminated module of FIG. 1B has advantages and disadvantages. That is, since the bonding module simply laminates the two semiconductor devices 11a and 12a on the substrate 10 and performs their electrical wiring with the bonding wires 13, no new technical development is required. However, it is necessary to satisfy the conditions such that the first semiconductor device 11b is larger than the second semiconductor device 12a and that wire bonding from a position with a different height can be accurately performed. There is also a bonding module in which three or more semiconductor devices are stacked to have three or more layers by this method. In this configuration example, when a cooling fluid (refrigerant) is flowed around the semiconductor devices 11a and 12a, it is necessary to protect the bonding wire 13 in some form so that the bonding wire 13 is not cut. .

図1Bの積層モジュールでは、下位の第1半導体デバイス11bに貫通電極14を埋め込む技術、多数の導電性ボール15の搭載・溶融・再凝固を安定して行う製造技術、基板10と第1半導体デバイス11bの間と、第1半導体デバイス11bと第2半導体デバイス12bの間の狭い隙間に、アンダーフィラー16を流し込む技術などが必要となる。この構成では、配線に関わる領域の全てが、半導体チップ11b及び12bの内部にあるか、アンダーフィラー16で覆われているので、上述の冷却用流体を周囲に流してもこの積層モジュールが破壊される可能性は少ない。   In the stacked module of FIG. 1B, a technique for embedding the through electrode 14 in the lower first semiconductor device 11b, a manufacturing technique for stably mounting, melting, and re-solidifying a number of conductive balls 15, the substrate 10 and the first semiconductor device A technique for pouring the underfiller 16 into a narrow gap between the first semiconductor device 11b and the second semiconductor device 12b is required. In this configuration, since all of the areas related to the wiring are inside the semiconductor chips 11b and 12b or are covered with the underfiller 16, the stacked module is destroyed even if the cooling fluid described above is flowed around. There is little possibility of being.

(チャネル付きインターポーザを用いたボンディングモジュールの構成例)
図2Aは、図1Aに示したボンディングモジュールにチャネル付きインターポーザ20を搭載した構成例(積層モジュール)を示す断面図であり、図2Bは、そのA−A線に沿ったインターポーザ20の断面図である。
(Configuration example of bonding module using channel interposer)
2A is a cross-sectional view showing a configuration example (stacked module) in which the interposer 20 with a channel is mounted on the bonding module shown in FIG. 1A, and FIG. 2B is a cross-sectional view of the interposer 20 along the line AA. is there.

図2Aに示すように、この構成例では、チャネル付きインターポーザ20は、基板10の表面(上面)に配置された第1半導体デバイス11aの表面(上面)に配置されており、そのインターポーザ20の表面(上面)に第2半導体デバイス12aが配置されている。換言すれば、インターポーザ20の上下にそれぞれ、第2半導体デバイス12aと第1半導体デバイス11aが配置されており、両デバイス12a及び11aがインターポーザ20を挟む構造となっている。   As shown in FIG. 2A, in this configuration example, the channel-equipped interposer 20 is disposed on the surface (upper surface) of the first semiconductor device 11a disposed on the surface (upper surface) of the substrate 10, and the surface of the interposer 20 is disposed. The second semiconductor device 12a is disposed on the (upper surface). In other words, the second semiconductor device 12a and the first semiconductor device 11a are respectively disposed above and below the interposer 20, and both the devices 12a and 11a sandwich the interposer 20.

第1半導体デバイス11aは、基板10の表面(上面)に接着剤17などで固定されている。インターポーザ20は、第1半導体デバイス11aの表面(上面)に接着剤17などで固定されている。第2半導体デバイス12aは、インターポーザ20の上面に接着剤17などで固定されている。接着剤17は、熱伝導率が大きい材料(例えば、金属フィラーを混練した樹脂)であることが好ましいが、これに限定されるわけではない。   The first semiconductor device 11a is fixed to the surface (upper surface) of the substrate 10 with an adhesive 17 or the like. The interposer 20 is fixed to the surface (upper surface) of the first semiconductor device 11a with an adhesive 17 or the like. The second semiconductor device 12a is fixed to the upper surface of the interposer 20 with an adhesive 17 or the like. The adhesive 17 is preferably a material having a high thermal conductivity (for example, a resin in which a metal filler is kneaded), but is not limited thereto.

第1半導体デバイス11aは、基板10より小さい。インターポーザ20は、第1半導体デバイス11aより小さい。第2半導体デバイス12aは、インターポーザ20より小さい。これらの半導体デバイス11a及び12aと基板10との間の電気接続は、ボンディングワイヤ13を用いて行われている。   The first semiconductor device 11 a is smaller than the substrate 10. The interposer 20 is smaller than the first semiconductor device 11a. The second semiconductor device 12a is smaller than the interposer 20. Electrical connection between these semiconductor devices 11 a and 12 a and the substrate 10 is performed using bonding wires 13.

インターポーザ20の内部に形成されたチャネル21は、上壁23と下壁24と左右両側の側壁22で支持されている。換言すれば、チャネル21は、上壁23と下壁24と側壁22で画定されている。チャネル21の前端部(上流側端部)と後端部(下流側端部)は開口しており、したがってチャネル21の前壁と後壁は存在しない。チャネル21には、図2Bの矢印25で示された方向に、図2Aでは紙面に垂直方向に(手前から奥へ、前端部から後端部へ)、冷却用の流体が流れるようになっている。この構成においては、第1及び第2半導体デバイス11a及び12aで発生した熱は、チャネル21を流れる流体に吸熱され、当該積層モジュールの外部へ排出される。このような流体の流れは、後述するように、ポンプやコンプレッサと配管など(共に図示せず)により容易に実現できる。   The channel 21 formed inside the interposer 20 is supported by an upper wall 23, a lower wall 24, and side walls 22 on both left and right sides. In other words, the channel 21 is defined by the upper wall 23, the lower wall 24 and the side wall 22. The front end portion (upstream end portion) and the rear end portion (downstream end portion) of the channel 21 are open, and therefore the front wall and the rear wall of the channel 21 do not exist. Cooling fluid flows in the channel 21 in the direction indicated by the arrow 25 in FIG. 2B and in FIG. 2A in the direction perpendicular to the paper surface (from front to back, from the front end to the rear end). Yes. In this configuration, the heat generated in the first and second semiconductor devices 11a and 12a is absorbed by the fluid flowing through the channel 21 and discharged to the outside of the stacked module. Such a flow of fluid can be easily realized by a pump, a compressor, and piping (both not shown), as will be described later.

冷却用の前記流体は、「冷媒」とも呼ばれ、発熱物体から熱を吸収して外部へ移送できる特性を有している。前記流体としては、例えば、(1)フロン類・ノンフロン類(多用されており、種類が多い)、(2)ブタン、イソブタンなどの有機化合物、(3)水素、ヘリウム、アンモニア、水、二酸化炭素などの無機化合物などが使用できる。   The fluid for cooling is also called “refrigerant”, and has a characteristic of absorbing heat from a heat generating object and transferring it to the outside. Examples of the fluid include (1) chlorofluorocarbons and non-fluorocarbons (used frequently and many types), (2) organic compounds such as butane and isobutane, (3) hydrogen, helium, ammonia, water, carbon dioxide Inorganic compounds such as can be used.

なお、チャネル21は、少なくとも両側の側壁22で支持されていれば足り、上壁23と下壁24の少なくとも一方は省略してもよい。   It is sufficient that the channel 21 is supported by at least the side walls 22 on both sides, and at least one of the upper wall 23 and the lower wall 24 may be omitted.

チャネル21の上壁23と下壁24は、熱伝導率が大きい材料で形成されていることが好ましいが、必ずしもこの限りではない。また、上壁23と下壁24が単結晶シリコンで構成され、上壁23と下壁24の外面(つまり、上壁23の下面と上面、下壁24の上面と下面)に電子部品やトランジスタなどからなる電子回路、あるいは、電気配線層が配置されていてもよい。チャネル21に露出する面(つまり、上壁23の下面と下壁24の上面)に電子回路あるいは電気配線層が形成されている場合には、これらの面の最表層に絶縁層(図示せず)を配置することで、当該電子回路あるいは電気配線層の冷却用流体による浸食や汚染を防止し、当該電子回路あるいは電気配線層を保護することが好ましい。   The upper wall 23 and the lower wall 24 of the channel 21 are preferably formed of a material having a high thermal conductivity, but this is not necessarily limited thereto. Further, the upper wall 23 and the lower wall 24 are made of single crystal silicon, and electronic components and transistors are formed on the outer surfaces of the upper wall 23 and the lower wall 24 (that is, the lower surface and the upper surface of the upper wall 23 and the upper surface and the lower surface of the lower wall 24). An electronic circuit composed of the above or an electric wiring layer may be disposed. When electronic circuits or electrical wiring layers are formed on the surfaces exposed to the channels 21 (that is, the lower surface of the upper wall 23 and the upper surface of the lower wall 24), an insulating layer (not shown) is formed on the outermost layer of these surfaces. It is preferable to protect the electronic circuit or electrical wiring layer by preventing erosion or contamination of the electronic circuit or electrical wiring layer by the cooling fluid.

(チャネル付きインターポーザを用いた貫通電極モジュールの構成例)
図3Aは、図1Bに示した貫通電極モジュールにチャネル付きインターポーザ30を搭載した構成例(積層モジュール)を示す断面図であり、図3Bは、そのB−B線に沿ったインターポーザ30の断面図である。
(Configuration example of through electrode module using channel interposer)
3A is a cross-sectional view showing a configuration example (laminated module) in which the interposer 30 with a channel is mounted on the through electrode module shown in FIG. 1B, and FIG. It is.

図3Aに示すように、この構成例では、チャネル付きインターポーザ30は、基板10の表面(上面)に配置された第1半導体デバイス11bの表面(上面)に配置されており、そのインターポーザ30の表面(上面)に第2半導体デバイス12bが配置されている。換言すれば、インターポーザ30の上下にそれぞれ、第2半導体デバイス12bと第1半導体デバイス11bが配置されており、両デバイス12b及び11bがインターポーザ30を挟む構造となっている。   As shown in FIG. 3A, in this configuration example, the interposer 30 with the channel is disposed on the surface (upper surface) of the first semiconductor device 11b disposed on the surface (upper surface) of the substrate 10, and the surface of the interposer 30 is disposed. The second semiconductor device 12b is disposed on the (upper surface). In other words, the second semiconductor device 12b and the first semiconductor device 11b are respectively disposed above and below the interposer 30, and both the devices 12b and 11b sandwich the interposer 30.

インターポーザ30の左右の側壁32には、それを厚さ方向に貫通する貫通電極36が埋め込まれている。これらの貫通電極36は、導電性ボール37を介して第2半導体デバイス12bの電子回路と電気接続(及び機械接続)され、また、導電性ボール38を介して第1半導体デバイス11bの電子回路と電気接続(及び機械接続)されている。すなわち、第1半導体デバイス11bと第2半導体デバイス12bの電子回路は、貫通電極36を用いて相互に電気接続されていると共に、相互に機械接続(固定)されている。こうして、基板10と第1半導体デバイス11bと第2半導体デバイス12bは、相互に電気接続されていると共に、相互に機械接続(固定)されている。なお、基板10と第1半導体デバイス11bの間の電気接続及び機械接続は、図1Bの場合と同様に、導電性ボール15を用いて行われている。   A through electrode 36 is embedded in the left and right side walls 32 of the interposer 30 so as to penetrate the side wall 32 in the thickness direction. These through electrodes 36 are electrically connected (and mechanically connected) to the electronic circuit of the second semiconductor device 12b via the conductive balls 37, and are connected to the electronic circuit of the first semiconductor device 11b via the conductive balls 38. Electrical connection (and machine connection). That is, the electronic circuits of the first semiconductor device 11b and the second semiconductor device 12b are electrically connected to each other using the through electrode 36 and mechanically connected (fixed) to each other. Thus, the substrate 10, the first semiconductor device 11b, and the second semiconductor device 12b are electrically connected to each other and mechanically connected (fixed) to each other. In addition, the electrical connection and the mechanical connection between the board | substrate 10 and the 1st semiconductor device 11b are performed using the conductive ball 15 similarly to the case of FIG. 1B.

基板10と第1半導体デバイス11bの間と、第1半導体デバイス11bとインターポーザ30の間と、インターポーザ30と第2半導体デバイス12bの間の隙間には、それぞれ、アンダーフィラー16が充填されている。これは、ボール15、37及び38を用いた基板10とインターポーザ30とデバイス11b及び12b間の機械接続強度を増大させるためである。   Underfillers 16 are filled in gaps between the substrate 10 and the first semiconductor device 11b, between the first semiconductor device 11b and the interposer 30, and between the interposer 30 and the second semiconductor device 12b, respectively. This is to increase the mechanical connection strength between the substrate 10, the interposer 30, and the devices 11b and 12b using the balls 15, 37, and 38.

インターポーザ30の貫通電極36は、上壁33および下壁34には形成できず、左右の側壁32にのみ形成可能である。換言するならば、半導体デバイス11bおよび12bに配置されている電気接続点(ボンディングパッドに相当)は、インターポーザ30の左右いずれかの側壁32に対向する部分に配置されていることが必要である。   The through electrode 36 of the interposer 30 cannot be formed on the upper wall 33 and the lower wall 34, but can be formed only on the left and right side walls 32. In other words, the electrical connection points (corresponding to bonding pads) arranged in the semiconductor devices 11 b and 12 b need to be arranged in a portion facing either the left or right side wall 32 of the interposer 30.

ボンディングモジュールの構成例とは異なり、第1半導体デバイス11bと、インターポーザ30と、第2半導体デバイス12bは、ほぼ同じ大きさで、いずれも基板10より小さい。ここでは、積層モジュール40を構成する第1半導体デバイス11bとインターポーザ30と第2半導体デバイス12bの大きさ(面積)が、全て等しくされているが、これには限定されない。例えば、第1半導体デバイス11bよりもインターポーザ30が小さく、インターポーザ30よりも第2半導体デバイス12bが小さくてもよい。   Unlike the configuration example of the bonding module, the first semiconductor device 11b, the interposer 30, and the second semiconductor device 12b are almost the same size and are smaller than the substrate 10. Here, the sizes (areas) of the first semiconductor device 11b, the interposer 30, and the second semiconductor device 12b constituting the stacked module 40 are all equal, but the present invention is not limited to this. For example, the interposer 30 may be smaller than the first semiconductor device 11 b and the second semiconductor device 12 b may be smaller than the interposer 30.

インターポーザ30の内部に形成されたチャネル31は、上壁33と下壁34と左右両側の側壁32で支持されている。換言すれば、チャネル31は、上壁33と下壁34と側壁32で画定されている。チャネル31の前端部(上流側端部)と後端部(下流側端部)は開口しており、したがってチャネル31の前壁と後壁は存在しない。チャネル31には、図3Bの矢印35で示された方向に、図3Aでは紙面に垂直方向に(手前から奥へ、前端部から後端部へ)、冷却用の流体(冷媒)が流れるようになっている。この構成においては、第1及び第2半導体デバイス11b及び12bで発生した熱は、チャネル31を流れる流体に吸熱され、当該積層モジュールの外部へ排出される。このような流体の流れは、ポンプやコンプレッサと配管など(共に図示せず)により容易に実現できる。流体としては、チャネル付きインターポーザを用いたボンディングモジュールの構成例で上述したものが使用できる。   The channel 31 formed inside the interposer 30 is supported by an upper wall 33, a lower wall 34, and side walls 32 on both the left and right sides. In other words, the channel 31 is defined by the upper wall 33, the lower wall 34, and the side wall 32. The front end portion (upstream end portion) and the rear end portion (downstream end portion) of the channel 31 are open, and therefore the front wall and the rear wall of the channel 31 do not exist. A cooling fluid (refrigerant) flows in the channel 31 in the direction indicated by the arrow 35 in FIG. 3B and in FIG. 3A in the direction perpendicular to the paper surface (from front to back, from the front end to the rear end). It has become. In this configuration, the heat generated in the first and second semiconductor devices 11b and 12b is absorbed by the fluid flowing through the channel 31 and discharged to the outside of the stacked module. Such a fluid flow can be easily realized by a pump, a compressor, and piping (both not shown). As the fluid, those described above in the configuration example of the bonding module using the interposer with the channel can be used.

なお、チャネル31は、少なくとも両側の側壁32で支持されていれば足り、上壁33と下壁34の少なくとも一方は省略してもよい。   It is sufficient that the channel 31 is supported by at least the side walls 32 on both sides, and at least one of the upper wall 33 and the lower wall 34 may be omitted.

チャネル31の上壁33と下壁34は、熱伝導率が大きい材料で形成されていることが好ましいが、必ずしもこの限りではない。また、上壁33と下壁34が単結晶シリコンで構成され、上壁33と下壁34の外面(つまり、上壁33の下面と上面、下壁34の上面と下面)に電子部品やトランジスタなどからなる電子回路、あるいは、電気配線層が配置されていてもよい。チャネル31に露出する面(つまり、上壁33の下面と下壁34の上面)に電子回路あるいは電気配線層が形成されている場合には、これらの面の最表層に絶縁層(図示せず)を配置することで、当該電子回路あるいは電気配線層の冷却用流体による浸食や汚染を防止し、当該電子回路あるいは電気配線層を保護することが好ましい。   The upper wall 33 and the lower wall 34 of the channel 31 are preferably formed of a material having a high thermal conductivity, but this is not necessarily limited thereto. Further, the upper wall 33 and the lower wall 34 are made of single crystal silicon, and electronic components and transistors are formed on the outer surfaces of the upper wall 33 and the lower wall 34 (that is, the lower surface and the upper surface of the upper wall 33 and the upper surface and the lower surface of the lower wall 34). An electronic circuit composed of the above or an electric wiring layer may be disposed. When electronic circuits or electrical wiring layers are formed on the surfaces exposed to the channel 31 (that is, the lower surface of the upper wall 33 and the upper surface of the lower wall 34), an insulating layer (not shown) is formed on the outermost layer of these surfaces. It is preferable to protect the electronic circuit or electrical wiring layer by preventing erosion or contamination of the electronic circuit or electrical wiring layer by the cooling fluid.

基板10と第1半導体デバイス11bとインターポーザ30と第2半導体デバイス12bの間の隙間に充填されたアンダーフィラー16は、熱伝導率が大きい材料(例えば、金属フィラーを混練した樹脂)で構成されていることが好ましいが、この限りではない。   The underfiller 16 filled in the gaps between the substrate 10, the first semiconductor device 11b, the interposer 30, and the second semiconductor device 12b is made of a material having a high thermal conductivity (for example, a resin kneaded with a metal filler). Although it is preferable, it is not this limitation.

(チャネル付きインターポーザを用いた貫通電極モジュールを冷却する構成例)
図4Aは、図3Bに示した貫通電極モジュール(チャネル付きインターポーザ30を持つ)40を流体を使って冷却する場合の構成例(実装構造)を示す断面図であり、図4Bは、そのC−C線に沿った断面図である。
(Configuration example for cooling a through electrode module using an interposer with a channel)
4A is a cross-sectional view showing a configuration example (mounting structure) in the case where the through electrode module 40 (having the interposer 30 with a channel) 40 shown in FIG. 3B is cooled using a fluid, and FIG. It is sectional drawing along C line.

上述したように、積層モジュール40は、基板10の表面に配置された第1半導体デバイス11bと、第1半導体デバイス11bの表面に配置されたインターポーザ30と、インターポーザ30の表面に配置された第2半導体デバイス12bとを主たる構成要素としており、インターポーザ30の内部にはチャネル31が形成されている。   As described above, the stacked module 40 includes the first semiconductor device 11b arranged on the surface of the substrate 10, the interposer 30 arranged on the surface of the first semiconductor device 11b, and the second semiconductor device arranged on the surface of the interposer 30. The semiconductor device 12b is a main component, and a channel 31 is formed inside the interposer 30.

基板10の上には、積層モジュール40の全体を内包するカバー42が密着して固定されており、基板10とカバー42の間には内部空間50が形成されている。カバー42には、内部空間50に冷却用流体Lを導入するためのインレット43と、内部空間50から同流体Lを排出するためのアウトレット44が設けられている。カバー42の下端には脚部45が、基板10の表面の脚部45に対応する箇所には取付部46が、それぞれ形成されており、カバー42は、脚部45を取付部46に密着・固定させることで基板10に固定されている。   On the substrate 10, a cover 42 that encloses the entire laminated module 40 is closely attached and fixed, and an internal space 50 is formed between the substrate 10 and the cover 42. The cover 42 is provided with an inlet 43 for introducing the cooling fluid L into the internal space 50 and an outlet 44 for discharging the fluid L from the internal space 50. A leg 45 is formed at the lower end of the cover 42, and a mounting portion 46 is formed at a position corresponding to the leg 45 on the surface of the substrate 10. The cover 42 is closely attached to the mounting portion 46. It is fixed to the substrate 10 by being fixed.

流体Lは、カバー42の外部に設けられたポンプP(またはコンプレッサ)により、インレット43から矢印47aで示す方向に内部空間50に流れ込み、アウトレット44から矢印47bで示す方向に流れ出て、ポンプPに戻るようになっている。なお、T1は、インレット43とポンプPの間を連結する配管、T2は、アウトレット44とポンプPの間を連結する配管である。   The fluid L flows from the inlet 43 into the internal space 50 in the direction indicated by the arrow 47a by the pump P (or compressor) provided outside the cover 42, flows out in the direction indicated by the arrow 47b from the outlet 44, and flows into the pump P. It comes to return. T1 is a pipe that connects the inlet 43 and the pump P, and T2 is a pipe that connects the outlet 44 and the pump P.

インレット43を通って内部空間50に導入された流体Lは、矢印48で示す経路に沿って、インターポーザ30のチャネル31をその上流側端部から下流側端部まで通過し、その間に第1半導体デバイス11bと第2半導体デバイス12bで発生した熱を吸熱することが期待される。しかしながら、内部空間50では、そのような期待される流体Lの流れ以外に、積層モジュール40の周囲に沿った、矢印49で示される期待しない流体Lの流れも発生してしまう。チャネル30の断面積(特にチャネル30の高さ)は小さい(例えば数百マイクロメータ程度である)のに対し、積層モジュール40とカバー42の間の隙間(断面積)はそれよりもかなり大きい(例えば数ミリメータ程度である)ことを考えると、矢印48に沿う流れの流量は少なく、矢印49に沿う流れの流量の方が大きくなる。流量の間にこのような大小関係があると、チャネル31を流れる流体Lを介しての所望の吸熱効果は得られない可能性が大である。よって、積層モジュール40に対して所望の冷却効果を確実に得るには、積層モジュール40の全体を覆うカバー42を基板10上に装着するだけの構成(図4A及び図4B参照)では十分ではなく、何らかの方策を講じることが必要である。   The fluid L introduced into the internal space 50 through the inlet 43 passes through the channel 31 of the interposer 30 from the upstream end to the downstream end along the path indicated by the arrow 48, while the first semiconductor is in the meantime. It is expected to absorb the heat generated in the device 11b and the second semiconductor device 12b. However, in the internal space 50, in addition to such an expected flow of the fluid L, an unexpected flow of the fluid L indicated by an arrow 49 along the periphery of the stacked module 40 also occurs. The cross-sectional area of the channel 30 (particularly the height of the channel 30) is small (for example, about several hundred micrometers), while the gap (cross-sectional area) between the stacked module 40 and the cover 42 is considerably larger ( For example, the flow rate of the flow along the arrow 48 is small, and the flow rate of the flow along the arrow 49 is larger. If there is such a magnitude relationship between the flow rates, there is a high possibility that a desired endothermic effect through the fluid L flowing through the channel 31 cannot be obtained. Therefore, in order to reliably obtain a desired cooling effect for the laminated module 40, a configuration (see FIGS. 4A and 4B) in which the cover 42 covering the entire laminated module 40 is mounted on the substrate 10 is not sufficient. It is necessary to take some measures.

(貫通電極モジュールを冷却する構成例に堰を付加した実装構造の第1例)
図5A及び図5Bと図6は、図4A及び図4Bの実装構造に堰を付加した、積層モジュールの実装構造の第1例を示す。図5Aは、この実装構造の冷却用流体Lの流動方向に沿った縦断面図であり、図5Bは、図5AのC−C線に沿った断面図である。図6は、この実装構造のカバー42を基板10から取り外した状態を示す斜視図である。
(First example of a mounting structure in which weirs are added to the configuration example for cooling the through electrode module)
5A, 5B, and 6 show a first example of a stacked module mounting structure in which a weir is added to the mounting structure of FIGS. 4A and 4B. 5A is a longitudinal sectional view along the flow direction of the cooling fluid L of this mounting structure, and FIG. 5B is a sectional view taken along the line CC of FIG. 5A. FIG. 6 is a perspective view showing a state in which the cover 42 of this mounting structure is removed from the substrate 10.

この積層モジュールの実装構造の第1例は、図4A及び図4Bに示した構成例(貫通電極モジュールを使用)において、積層モジュール40とカバー42の間に、内部空間50を上流側空間と下流側空間の二つに仕切る堰51を設けたものである。図5A及び図5Bにおいて、図4Aと図4Bに示した構成要素と同一の符号は、同一の構成要素を示している。   The first example of the stacked module mounting structure is the same as the configuration example shown in FIGS. 4A and 4B (using a through electrode module), and the internal space 50 is located between the upstream space and the downstream between the stacked module 40 and the cover 42. A weir 51 that divides the side space into two is provided. 5A and 5B, the same reference numerals as those shown in FIGS. 4A and 4B indicate the same components.

堰51の全体形状は、ほぼ逆U字形であり、カバー42の内側において積層モジュール40の外側を帯状に覆うことにより、積層モジュール40の周囲を通る経路を遮断している。換言すれば、堰51は、内部空間50を、インレット43側の上流側空間と、アウトレット44側の下流側空間の二つに仕切っているのである。こうして、矢印49で示される、積層モジュール40の周囲を通る望まない流体Lの流れの発生を防止している。   The overall shape of the weir 51 is substantially an inverted U-shape, and the path passing through the periphery of the laminated module 40 is blocked by covering the outside of the laminated module 40 in a band shape inside the cover 42. In other words, the weir 51 divides the internal space 50 into two parts: an upstream space on the inlet 43 side and a downstream space on the outlet 44 side. Thus, the generation of an undesired flow of the fluid L passing around the laminated module 40 indicated by the arrow 49 is prevented.

堰51を設けたため、内部空間50の上流側空間と下流側空間は、インターポーザ30のチャネル31のみで相互に繋がっており、したがって、インレット43から上流側空間に流れ込んだ流体Lのすべてが、矢印48で示す経路に沿ってチャネル31を通過し、下流側空間に到達する。その後、アウトレット44から排出される。このため、効率的な吸熱効果が実現され、積層モジュール40に対する所望の冷却効果を確実に得ることができる。   Since the weir 51 is provided, the upstream space and the downstream space of the internal space 50 are connected to each other only by the channel 31 of the interposer 30, and therefore all of the fluid L flowing into the upstream space from the inlet 43 is It passes through the channel 31 along the path indicated by 48 and reaches the downstream space. Thereafter, it is discharged from the outlet 44. For this reason, an efficient endothermic effect is realized, and a desired cooling effect for the laminated module 40 can be reliably obtained.

堰51が配置される位置と、堰51の厚さ(流体Lの流動方向に沿った長さ)については、チャネル41の入口(上流側端部)と出口(下流側端部)を塞がないことを除いて、特段の制限はない。   About the position where the weir 51 is arranged and the thickness of the weir 51 (the length along the flow direction of the fluid L), the inlet (upstream end) and the outlet (downstream end) of the channel 41 are blocked. There is no particular limitation except that it is not.

(貫通電極モジュールを冷却する構成例に堰を付加した実装構造の第2例)
図7A及び図7Bと図8A及び図8Bは、図4A及び図4Bの実装構造に堰を付加した、積層モジュールの実装構造の第2例の製造方法を示す。図7A及び図7Bは、この製造方法を示す斜視図であり、図8A及び図8Bはその断面図である。図8A及び図8Bでは、当該実装構造の縦断面が上位に、横断面が下位に描かれている。
(Second example of a mounting structure in which a weir is added to the configuration example for cooling the through electrode module)
FIGS. 7A and 7B and FIGS. 8A and 8B show a manufacturing method of a second example of a stacked module mounting structure in which weirs are added to the mounting structures of FIGS. 4A and 4B. 7A and 7B are perspective views showing the manufacturing method, and FIGS. 8A and 8B are sectional views thereof. In FIG. 8A and FIG. 8B, the vertical cross section of the mounting structure is drawn on the upper side and the horizontal cross section is drawn on the lower side.

この積層モジュールの実装構造の第2例は、図8B(d1)及び(d2)に示したように、上述した第1例のカバー42が、二つのカバー半体42aと42bから構成されていると共に、それらカバー半体42aと42bが所定の隙間Gをあけて基板10上に固定されたものである。堰51は、第1例と同様に、ほぼ逆U字形で、積層モジュール40の外側を帯状に覆っているが、カバー半体42aと42bの間の隙間Gに配置されているため、堰51の外周面はカバー42(カバー半体42aと42b)から外部に露出している。それ以外の構成は、第1例と同じである。   In the second example of the stacked module mounting structure, as shown in FIGS. 8B (d1) and (d2), the cover 42 of the first example described above is composed of two cover halves 42a and 42b. At the same time, the cover halves 42a and 42b are fixed on the substrate 10 with a predetermined gap G therebetween. As in the first example, the weir 51 is substantially U-shaped and covers the outside of the laminated module 40 in a band shape, but is disposed in the gap G between the cover halves 42a and 42b. Is exposed to the outside from the cover 42 (cover halves 42a and 42b). Other configurations are the same as those in the first example.

このように、堰51は、カバー42から外部に露出してもよく、堰51全体がカバー42の内部に配置されていなくてもよい。   Thus, the weir 51 may be exposed to the outside from the cover 42, and the entire weir 51 may not be disposed inside the cover 42.

次に、この実装構造の第2例の製造方法について説明する。   Next, a manufacturing method of the second example of this mounting structure will be described.

まず、図7A(a)と図8A(a1)及び(a2)に示すように、積層モジュール40が基板10の表面に搭載される。積層モジュール40の構成は、図3A及び図3Bに示した貫通電極モジュール40(チャネル付きインターポーザ30を持つ)と同じであるから、その説明は省略する。なお、ここでは、積層モジュール40を構成する第1半導体デバイス11bとインターポーザ30と第2半導体デバイス12bの大きさ(面積)が全て等しくされているが、本発明はこれには限定されず、互いに異なってもよい。例えば、第1半導体デバイス11bよりもインターポーザ30が小さく、インターポーザ30よりも第2半導体デバイス12bが小さくてもよい。   First, as shown in FIG. 7A (a) and FIGS. 8A (a1) and (a2), the laminated module 40 is mounted on the surface of the substrate 10. Since the configuration of the laminated module 40 is the same as the through electrode module 40 (having the interposer 30 with a channel) shown in FIGS. 3A and 3B, the description thereof is omitted. Here, the sizes (areas) of the first semiconductor device 11b, the interposer 30 and the second semiconductor device 12b constituting the stacked module 40 are all equal, but the present invention is not limited to this, May be different. For example, the interposer 30 may be smaller than the first semiconductor device 11 b and the second semiconductor device 12 b may be smaller than the interposer 30.

次に、図7A(b)と図8A(b1)及び(b2)に示すように、基板10の表面において、積層モジュール40の裾部の周辺領域に接着剤が塗布され、接着層55が基板10上に形成される。接着層55に用いる接着剤は、例えばエポキシ樹脂であり、その粘度は、塗布後においてもその形状が維持される(つまり、流れて厚さが薄くならない)程度の値とされる。   Next, as shown in FIGS. 7A (b) and 8A (b1) and (b2), an adhesive is applied to the peripheral area of the bottom of the laminated module 40 on the surface of the substrate 10, and the adhesive layer 55 is formed on the substrate. 10 is formed. The adhesive used for the adhesive layer 55 is, for example, an epoxy resin, and its viscosity is set to a value such that the shape is maintained even after application (that is, the thickness does not decrease due to flow).

次に、図7B(c)と図8B(c1)及び(c2)に示すように、カバー半体42aとカバー半体42bが基板10の表面に配置される。カバー半体42aと42bとは、図6におけるカバー42を2分割した形状であり、それぞれには、インレット43とアウトレット44が設けられている。カバー半体42aと42bが基板10の表面に配置された状態では、カバー半体42aと42bの間には隙間Gが形成されている。隙間Gの大きさ(間隔)は、通常は数ミリメータ(mm)であるが、これに限定されない。   Next, as shown in FIGS. 7B (c) and 8B (c1) and (c2), the cover half 42a and the cover half 42b are disposed on the surface of the substrate 10. The cover halves 42a and 42b have a shape obtained by dividing the cover 42 in FIG. 6 into two parts, and an inlet 43 and an outlet 44 are provided in each of them. In a state where the cover halves 42a and 42b are arranged on the surface of the substrate 10, a gap G is formed between the cover halves 42a and 42b. The size (interval) of the gap G is usually several millimeters (mm), but is not limited thereto.

カバー半体42aと42bにそれぞれ設けられた脚部45と、基板10の表面の脚部45に対応する位置にそれぞれ設けられた取付部46とは、接着剤を用いて互いに接合される。この接合には、接着剤以外も使用可能である。例えば、半田付け(カバー半体42aと42bと取付部46の表面が共に金属の場合)、静電接合(カバー半体42aと42bが金属、取付部46の表面がガラスの場合)、分子間での直接接合(カバー半体42aと42bと取付部46の表面が共にシリコン結晶の場合)など、周知の手法が利用可能である。   The leg portions 45 respectively provided on the cover halves 42a and 42b and the attachment portions 46 provided at positions corresponding to the leg portions 45 on the surface of the substrate 10 are joined to each other using an adhesive. Other than an adhesive can be used for this joining. For example, soldering (when the cover halves 42a and 42b and the surface of the mounting portion 46 are both metal), electrostatic bonding (when the cover halves 42a and 42b are metal and the surface of the mounting portion 46 is glass), intermolecular A well-known method such as direct bonding (when the surfaces of the cover halves 42a and 42b and the mounting portion 46 are both silicon crystals) can be used.

カバー半体42aと42bの脚部45は、接着層55の端部と重なっていることが好ましいが、この限りではない。重なっている場合には、脚部45を基板10の表面に押し付けることで、接着層55の脚部45と重なっている端部は変形する。   The leg portions 45 of the cover halves 42a and 42b preferably overlap with the end portions of the adhesive layer 55, but this is not restrictive. In the case of overlapping, by pressing the leg 45 against the surface of the substrate 10, the end of the adhesive layer 55 that overlaps the leg 45 is deformed.

引き続いて、接着層55の接着剤と、脚部45と取付部46との間の接着剤とを固化させて、以後のプロセスでの機械的強度を確保する。脚部45と取付部46とが接着剤以外の材料もしくは手法で結合されている場合は、接着層55の接着剤のみを固化させればよい。   Subsequently, the adhesive of the adhesive layer 55 and the adhesive between the leg portion 45 and the attachment portion 46 are solidified to ensure mechanical strength in the subsequent processes. When the leg portion 45 and the attachment portion 46 are joined by a material or technique other than the adhesive, only the adhesive of the adhesive layer 55 may be solidified.

次に、図7B(d)と図8B(d1)及び(d2)に示すように、カバー半体42a及び42bの間の隙間Gから樹脂56を流し込み、貫通電極モジュール40の外周面にほぼ逆U字形の堰51を形成する。樹脂56としては、エポキシ樹脂などが使用可能である。カバー半体42a及び42bと積層モジュール40との間の隙間は、樹脂56の流動性を利用して、樹脂56により完全に充填される。樹脂56の粘度を適宜選択することで、インターポーザ30のチャネル31の入口と出口を塞ぐことがないように、樹脂56を隙間Gの周辺領域にのみ留まらせることができる。   Next, as shown in FIG. 7B (d) and FIGS. 8B (d1) and (d2), the resin 56 is poured from the gap G between the cover halves 42a and 42b, and is almost opposite to the outer peripheral surface of the through electrode module 40. A U-shaped weir 51 is formed. An epoxy resin or the like can be used as the resin 56. The gap between the cover halves 42 a and 42 b and the laminated module 40 is completely filled with the resin 56 using the fluidity of the resin 56. By appropriately selecting the viscosity of the resin 56, the resin 56 can remain only in the peripheral region of the gap G so as not to block the inlet and outlet of the channel 31 of the interposer 30.

このように、堰51が、カバー半体42aと42bの間の隙間Gに樹脂56を流し込んで形成されるので、上記第1例の場合よりも堰51の形成が容易であるという利点がある。   Thus, since the weir 51 is formed by pouring the resin 56 into the gap G between the cover halves 42a and 42b, there is an advantage that the formation of the weir 51 is easier than in the case of the first example. .

堰51には、インレット43から流れ込んだ流体Lの圧力が印加されるので、長期的に見て、堰51を形成する樹脂56が変形する可能性がある場合には、樹脂56を十分に固化させることが必要である。上述したように、堰51は、インレット43側の上流側空間とアウトレット44側の下流側空間を絶縁(分離)する役割を有しているため、堰51の表側(外側)がカバー半体42a及び42bの内壁面に強固に密着し、かつ、堰51の下端部が接着層55に強固に接着していることが必要である。   Since the pressure of the fluid L flowing from the inlet 43 is applied to the weir 51, if there is a possibility that the resin 56 forming the weir 51 may be deformed in the long term, the resin 56 is sufficiently solidified. It is necessary to make it. As described above, since the weir 51 has a role of insulating (separating) the upstream space on the inlet 43 side and the downstream space on the outlet 44 side, the front side (outside) of the weir 51 is the cover half 42a. And 42 b need to be firmly attached to the inner wall surfaces, and the lower end of the weir 51 must be firmly attached to the adhesive layer 55.

この積層モジュールの実装構造の第2例における堰51の作製プロセスでは、堰51の配置される領域を隙間Gが規定する。一般的には、図7B(d)と図8B(d1)及び(d2)に示すように、カバー半体42aと42bの長さ(流体Lの流動方向に沿った長さ)を互いに等しくし、隙間Gすなわち堰51が積層モジュール40の中央部に配置される。しかし、必ずしもこのように配置しなくてもよい。例えば、カバー半体42aの長さを、カバー半体42bの長さよりも短くしてもよい。この場合、隙間Gすなわち堰51は、積層モジュール40の中央部よりインレット43側にずれて配置される。   In the manufacturing process of the weir 51 in the second example of the stacked module mounting structure, the gap G defines the region where the weir 51 is disposed. In general, as shown in FIGS. 7B (d) and 8B (d1) and (d2), the lengths of the cover halves 42a and 42b (lengths along the flow direction of the fluid L) are made equal to each other. The gap G, that is, the weir 51 is disposed at the center of the laminated module 40. However, this arrangement is not necessarily required. For example, the length of the cover half 42a may be shorter than the length of the cover half 42b. In this case, the gap G, that is, the weir 51 is arranged so as to be shifted to the inlet 43 side from the central portion of the laminated module 40.

図7B及び図8Bは、カバー半体42aと42bへのインレット43とアウトレット44の配置の一例を示しているだけであり、これ以外の配置も可能である。例えば、(i)インレット43がカバー半体42aの上面に配置され、アウトレット44がカバー半体42bの上面に配置されてもよいし、(ii)インレット43がカバー半体42aの側面に配置され、アウトレット44がカバー半体42bの上面に配置されてもよい。インレット43とアウトレット44が配置される領域については、特段の制限はなく、本第2例の実装構造が配置される環境(例えば、プリント基板上での部品類の配置状況)に応じて適宜決定される。   7B and 8B only show an example of the arrangement of the inlet 43 and outlet 44 in the cover halves 42a and 42b, and other arrangements are possible. For example, (i) the inlet 43 may be disposed on the upper surface of the cover half body 42a, the outlet 44 may be disposed on the upper surface of the cover half body 42b, and (ii) the inlet 43 may be disposed on the side surface of the cover half body 42a. The outlet 44 may be disposed on the upper surface of the cover half 42b. The area where the inlet 43 and the outlet 44 are arranged is not particularly limited, and is appropriately determined according to the environment where the mounting structure of the second example is arranged (for example, the arrangement state of components on the printed circuit board). Is done.

この積層モジュールの実装構造の第2例においても、堰51が積層モジュール40の周囲を通る経路を遮断している。換言すれば、堰51が、内部空間50をインレット43側の上流側空間とアウトレット44側の下流側空間の二つに仕切っている。このため、矢印49で示される、積層モジュール40の周囲を通る期待しない流体Lの流れが発生せず、インレット43から上流側空間に流れ込んだ流体Lのすべてが、矢印48で示す経路に沿ってチャネル31を通過し、下流側空間に到達してから、アウトレット44から排出される。このため、上述した第1例の場合と同様に、効率的な吸熱効果が実現され、積層モジュール40に対する所望の冷却効果を確実に得ることができる。   Also in the second example of the stacked module mounting structure, the weir 51 blocks the path passing around the stacked module 40. In other words, the weir 51 divides the internal space 50 into two parts, an upstream space on the inlet 43 side and a downstream space on the outlet 44 side. For this reason, the flow of the fluid L that is not expected to pass around the laminated module 40 indicated by the arrow 49 does not occur, and all of the fluid L that flows into the upstream space from the inlet 43 follows the path indicated by the arrow 48. After passing through the channel 31 and reaching the downstream space, it is discharged from the outlet 44. For this reason, as in the case of the first example described above, an efficient endothermic effect is realized, and a desired cooling effect on the laminated module 40 can be reliably obtained.

(貫通電極モジュールを冷却する構成例に堰を付加した実装構造の第3例)
図9は、貫通電極モジュールを冷却する構成例に堰を付加した、積層モジュールの実装構造の第3例を示す。
(Third example of a mounting structure in which a weir is added to the configuration example for cooling the through electrode module)
FIG. 9 shows a third example of the stacked module mounting structure in which weirs are added to the configuration example for cooling the through electrode module.

これは、3個の半導体デバイスと2個のインターポーザからなる5段構成(インターポーザを除くと3段構成)の積層モジュール40aを使用したものであり、それ以外の構成は、上述した第1例と同じである。   This is a stack module 40a having a five-stage configuration (three-stage configuration excluding the interposer) composed of three semiconductor devices and two interposers. The other configurations are the same as those in the first example described above. The same.

積層モジュール40aは、基板10の表面(上面)に配置された第1半導体デバイス11bと、第1半導体デバイス11bの表面(上面)に配置されたチャネル31付きのインターポーザ30と、インターポーザ30の表面(上面)に配置された第2半導体デバイス12bと、第2半導体デバイス12bの表面(上面)に配置されたもう一つのチャネル31付きのインターポーザ30と、そのインターポーザ30の表面(上面)に配置された第3半導体デバイス12b'とから構成されている。換言すれば、下側のインターポーザ30の上下にそれぞれ、第2半導体デバイス12bと第1半導体デバイス11bが配置され、両デバイス12b及び11bが下側のインターポーザ30を挟んでおり、また、上側のインターポーザ30の上下にそれぞれ、第3半導体デバイス12b'と第2半導体デバイス12bが配置され、両デバイス12b'及び12bが上側のインターポーザ30を挟んだ構造となっている。   The stacked module 40a includes a first semiconductor device 11b disposed on the surface (upper surface) of the substrate 10, an interposer 30 with a channel 31 disposed on the surface (upper surface) of the first semiconductor device 11b, and the surface of the interposer 30 ( The second semiconductor device 12b disposed on the upper surface), the interposer 30 with another channel 31 disposed on the surface (upper surface) of the second semiconductor device 12b, and the surface (upper surface) of the interposer 30. The third semiconductor device 12b '. In other words, the second semiconductor device 12b and the first semiconductor device 11b are respectively disposed above and below the lower interposer 30, both the devices 12b and 11b sandwich the lower interposer 30, and the upper interposer 30. The third semiconductor device 12b ′ and the second semiconductor device 12b are respectively disposed above and below the structure 30, and both the devices 12b ′ and 12b sandwich the upper interposer 30.

積層モジュール40aの外周面には、略逆U字形の堰51が配置されているため、流体Lは二つのインターポーザ30のチャネル31のみを通過することができる。カバー42のインレット43から内部空間50に流入した流体Lは、チャネル31を通過した後、カバー42のアウトレット44から外部に流出する。堰51は、その全体がカバー42の内部にあり、カバー42からは露出していない。   Since the substantially inverted U-shaped weir 51 is disposed on the outer peripheral surface of the laminated module 40 a, the fluid L can pass only through the channels 31 of the two interposers 30. The fluid L flowing into the internal space 50 from the inlet 43 of the cover 42 flows out of the outlet 44 of the cover 42 to the outside after passing through the channel 31. The weir 51 is entirely inside the cover 42 and is not exposed from the cover 42.

なお、二つのインターポーザ30の双方にチャネル31が形成されていなくてもよい。例えば、下側のインターポーザ30のみ、あるいは上側のインターポーザ30のみにチャネル31が形成されていてもよい。   Note that the channel 31 may not be formed on both of the two interposers 30. For example, the channel 31 may be formed only in the lower interposer 30 or only in the upper interposer 30.

(貫通電極モジュールを冷却する構成例に堰を付加した実装構造の第4例)
図10A及び図10Bと図11A及び図11Bは、貫通電極モジュールを冷却する構成例に堰を付加した、積層モジュールの実装構造の第4例の製造方法を示す。図10A及び図10Bは、この製造方法を示す斜視図であり、図11A及び図11Bはその断面図である。図11A及び図11Bでは、当該実装構造の縦断面が上位に、横断面が下位に描かれている。
(Fourth example of a mounting structure in which a weir is added to a configuration example for cooling a through electrode module)
FIGS. 10A and 10B and FIGS. 11A and 11B show a manufacturing method of a fourth example of the stacked module mounting structure in which weirs are added to the configuration example for cooling the through electrode module. 10A and 10B are perspective views showing this manufacturing method, and FIGS. 11A and 11B are cross-sectional views thereof. In FIG. 11A and FIG. 11B, the vertical cross section of the mounting structure is drawn on the upper side and the horizontal cross section is drawn on the lower side.

この実装構造の第4例は、図11B(d1)及び(d2)に示したように、カバー52が二つのカバー半体52aと52bから構成されていると共に、それらカバー半体52aと52bが所定の隙間Gをあけて基板10上に密着・固定されたものである。カバー52のこの構成は、上述した第2例の場合と近似しているが、カバー半体52aと52bの長さが上記第2例のそれよりも短くされていて、カバー半体52aと52bの間の隙間Gが上記第2例のそれよりも大きく、積層モジュール40の全長に近い値に設定されている点が異なっている。また、堰51は、上記第2例と同様に、ほぼ逆U字形であり、積層モジュール40の外側のほぼ全面を帯状に覆っているが、堰51はカバー半体52aと52bの間の大きな隙間Gに配置されているため、その長さ(流体Lの流動方向の長さ)は、上述した第2例の場合よりも大きく、積層モジュール40の全長に近い値になっている。それ以外の構成は、上記第1例と同じである。   In the fourth example of the mounting structure, as shown in FIGS. 11B (d1) and (d2), the cover 52 includes two cover halves 52a and 52b, and the cover halves 52a and 52b The substrate is adhered and fixed on the substrate 10 with a predetermined gap G. This configuration of the cover 52 is similar to the case of the second example described above, but the length of the cover halves 52a and 52b is shorter than that of the second example, so that the cover halves 52a and 52b. Is different from that of the second example in that the gap G is set to a value close to the total length of the laminated module 40. Further, the weir 51 has a substantially inverted U-shape, as in the second example, and covers almost the entire outer surface of the laminated module 40 in a band shape, but the weir 51 is large between the cover halves 52a and 52b. Since it is arranged in the gap G, its length (length in the flow direction of the fluid L) is larger than in the case of the second example described above, and is a value close to the total length of the stacked module 40. Other configurations are the same as those in the first example.

上述した第2例(図8B(d1)及び(d2)参照)では、内部空間50が堰51によって上流側空間と下流側空間に分けられる。上流側空間には、カバー半体42aの内面と積層モジュール40の外周面との間に、ほぼ逆U字形の狭い領域が存在するが、この領域に流体Lが入り込むと、そこで淀んだ(流体Lがほとんど流動しない)状態になる。内部空間50にこのような流体Lの淀みが発生すると、流体Lによる排熱作用が阻害され、所望の積層モジュール40の冷却作用が得られない。これは下流側空間についても同様である。この第4例は、その難点を除去したものである。   In the second example described above (see FIGS. 8B (d1) and (d2)), the internal space 50 is divided into an upstream space and a downstream space by a weir 51. In the upstream space, there is an almost inverted U-shaped narrow area between the inner surface of the cover half body 42a and the outer peripheral surface of the laminated module 40, but when the fluid L enters this area, it stagnates there (fluid) L hardly flows). When such stagnation of the fluid L occurs in the internal space 50, the exhaust heat action by the fluid L is hindered, and a desired cooling action of the laminated module 40 cannot be obtained. The same applies to the downstream space. In the fourth example, the difficulty is removed.

すなわち、この第4例では、カバー半体52a及び52bの間の隙間Gが、積層モジュール40の全長に近い値に設定されているため、堰51のその長さ(流体Lの流動方向の長さ)も積層モジュール40の全長に近い値になっている。このため、カバー半体52a及び52bの内面と積層モジュール40の外周面との間にほぼ逆U字形の狭い領域がほとんど形成されない。その結果、流体Lの淀みに起因して排熱作用が阻害されることがなく、所望の積層モジュール40の冷却作用が得られるのである。   That is, in this fourth example, the gap G between the cover halves 52a and 52b is set to a value close to the total length of the laminated module 40, so that the length of the weir 51 (the length of the fluid L in the flow direction). ) Is also close to the total length of the laminated module 40. For this reason, an almost inverted U-shaped narrow region is hardly formed between the inner surfaces of the cover halves 52 a and 52 b and the outer peripheral surface of the laminated module 40. As a result, the exhaust heat action is not hindered due to the stagnation of the fluid L, and a desired cooling action of the laminated module 40 is obtained.

次に、この実装構造の第4例の製造方法について説明する。   Next, a manufacturing method of the fourth example of this mounting structure will be described.

まず、図10A(a)と図11A(a1)及び(a2)に示す積層モジュール40の搭載工程と、図10A(b)と図11A(b1)及び(b2)に示す接着層55の形成工程は、上述した第2例と同じである。よって、それらの説明は省略する。   First, the mounting process of the laminated module 40 shown in FIGS. 10A (a) and 11A (a1) and (a2), and the formation process of the adhesive layer 55 shown in FIGS. 10A (b), 11A (b1) and (b2). Is the same as the second example described above. Therefore, those descriptions are omitted.

次に、図10B(c)と図11B(c1)及び(c2)に示すように、カバー半体52a及び52bが基板10の表面に配置される。カバー半体52a及び52bは、図7Bにおけるカバー半体42a及び42bと同様に、カバー52を2分割した形状であり、それぞれにインレット43とアウトレット44が設けられている。カバー半体52a及び52bが基板10の表面に密着・固定された状態では、カバー半体52a及び52bの間には隙間Gが形成されている。隙間Gの大きさ(間隔)は、積層モジュール40の全長にほぼ等しい値に設定されている。   Next, as shown in FIG. 10B (c) and FIGS. 11B (c1) and (c2), the cover halves 52a and 52b are arranged on the surface of the substrate 10. Similarly to the cover halves 42a and 42b in FIG. 7B, the cover halves 52a and 52b have a shape obtained by dividing the cover 52 into two parts, and are provided with an inlet 43 and an outlet 44, respectively. In a state where the cover halves 52a and 52b are in close contact with and fixed to the surface of the substrate 10, a gap G is formed between the cover halves 52a and 52b. The size (interval) of the gap G is set to a value substantially equal to the total length of the laminated module 40.

カバー半体52a及び52bの脚部45と、基板10の表面の取付部46とは、上記第2例と同様に、接着剤などを用いて互いに接合される。   The leg portions 45 of the cover halves 52a and 52b and the attachment portion 46 on the surface of the substrate 10 are joined to each other using an adhesive or the like as in the second example.

脚部45の内側は、上述した接着層55の端部と重なっていることが好ましいが、この限りではない。重なっている場合には、脚部45を基板10の表面に押し付けることで、接着層55の脚部45と重なっている端部は変形する。   The inside of the leg portion 45 preferably overlaps with the end portion of the adhesive layer 55 described above, but this is not restrictive. In the case of overlapping, by pressing the leg 45 against the surface of the substrate 10, the end of the adhesive layer 55 that overlaps the leg 45 is deformed.

引き続いて、接着層55の接着剤と、脚部45と取付部46との間の接着剤とを固化させて、以後のプロセスでの機械的強度を確保する。脚部45と取付部46とが接着剤以外の材料もしくは手法で結合されている場合は、接着層55の接着剤のみを固化させればよい。この点は、上記第2例と同様である。   Subsequently, the adhesive of the adhesive layer 55 and the adhesive between the leg portion 45 and the attachment portion 46 are solidified to ensure mechanical strength in the subsequent processes. When the leg portion 45 and the attachment portion 46 are joined by a material or technique other than the adhesive, only the adhesive of the adhesive layer 55 may be solidified. This is the same as in the second example.

次に、図10B(d)と図11B(d1)及び(d2)に示すように、カバー半体52a及び52bの隙間Gから樹脂56を流し込み、貫通電極モジュール40の外周面に、ほぼ逆U字形の堰51を形成する。樹脂56としては、エポキシ樹脂などが使用可能である。カバー半体52a及び52bと積層モジュール40との間の二つの隙間は、樹脂56の流動性を利用して、樹脂56により完全に充填される。隙間Gは、上記第2実施形態の実装構造の場合よりも大きいが、樹脂56の粘度を適宜選択することで、インターポーザ30のチャネル31の入口と出口を塞ぐことがないように、また、隙間Gの全体を埋め込むように、樹脂56を流し込んで留まらせることができる。   Next, as shown in FIG. 10B (d), FIG. 11B (d1), and (d2), the resin 56 is poured from the gap G between the cover halves 52a and 52b, and is substantially inverted U to the outer peripheral surface of the through electrode module 40. A character-shaped weir 51 is formed. An epoxy resin or the like can be used as the resin 56. The two gaps between the cover halves 52 a and 52 b and the laminated module 40 are completely filled with the resin 56 using the fluidity of the resin 56. The gap G is larger than that in the mounting structure of the second embodiment. However, by appropriately selecting the viscosity of the resin 56, the gap and the outlet of the channel 31 of the interposer 30 are not blocked. The resin 56 can be poured and retained so as to embed the entire G.

この時、堰51は、貫通電極モジュール40の外周面のほぼ全面を覆っているため、貫通電極モジュール40の外周面はカバー52から露出していない。堰51の外周面は、カバー52の隙間Gから露出している。   At this time, since the weir 51 covers almost the entire outer peripheral surface of the through electrode module 40, the outer peripheral surface of the through electrode module 40 is not exposed from the cover 52. The outer peripheral surface of the weir 51 is exposed from the gap G of the cover 52.

上記第2例と同様に、堰51にはインレット43から流れ込んだ流体Lの圧力が印加されるので、長期的に見て、堰51を形成する樹脂56が変形する可能性がある場合には、樹脂56を十分に固化させることが必要である。上述したように、堰51は、インレット43側の上流側空間とアウトレット44側の下流側空間を絶縁(分離)する役割を有しているため、堰51の表側(外側)がカバー半体42a及び42bの内壁面に強固に密着し、かつ、堰51の下端部が接着層55に強固に接着していることが必要である。   As in the second example, since the pressure of the fluid L flowing from the inlet 43 is applied to the weir 51, there is a possibility that the resin 56 forming the weir 51 may be deformed in the long term. It is necessary to solidify the resin 56 sufficiently. As described above, since the weir 51 has a role of insulating (separating) the upstream space on the inlet 43 side and the downstream space on the outlet 44 side, the front side (outside) of the weir 51 is the cover half 42a. And 42 b need to be firmly attached to the inner wall surfaces, and the lower end of the weir 51 must be firmly attached to the adhesive layer 55.

本第4例における堰51の作製プロセスにおいても、隙間Gが堰51の配置される領域を規定する。   Also in the manufacturing process of the weir 51 in the fourth example, the gap G defines the region where the weir 51 is disposed.

図10B及び図11Bは、カバー半体52a及び52bへのインレット43とアウトレット44の配置の一例を示しているだけであり、これ以外の配置も可能である。これは、上記第2例の場合と同様である。   10B and 11B show only an example of the arrangement of the inlet 43 and the outlet 44 in the cover halves 52a and 52b, and other arrangements are possible. This is the same as in the case of the second example.

以上説明したように、この積層モジュールの実装構造の第4例では、上記第3例と同様に、流体Lの淀みに起因して排熱作用が阻害されることがないため、積層モジュール40に対する冷却効果が、上記第2例の場合よりも高くなるという効果がある。   As described above, in the fourth example of the stacked module mounting structure, the exhaust heat action is not hindered due to the stagnation of the fluid L as in the third example. There is an effect that the cooling effect is higher than in the case of the second example.

なお、図10A及び図10Bと図11A及び図11Bでは、堰51が隙間Gの全体を埋め込んだ構造を示したが、本第4例はこれに限定されない。例えば、樹脂56を隙間Gの両端部(すなわち、カバー半体52aの下流側端部と、カバー半体52bの上流側端部)の近傍のみに限定して流し込むことで、図13C(d1)及び(d2)に示すように、隙間Gの両端部のみに堰51a及び51bを分散して形成してもよい。この場合、積層モジュール40の外周面のほとんどが、堰51aと51bの間からカバー52の外部に露出する。   10A and 10B and FIGS. 11A and 11B show a structure in which the weir 51 fills the entire gap G, but the fourth example is not limited to this. For example, by pouring the resin 56 only in the vicinity of both ends of the gap G (that is, the downstream end of the cover half 52a and the upstream end of the cover half 52b), FIG. 13C (d1) As shown in (d2), weirs 51a and 51b may be dispersed and formed only at both ends of the gap G. In this case, most of the outer peripheral surface of the laminated module 40 is exposed to the outside of the cover 52 from between the weirs 51a and 51b.

(貫通電極モジュールを冷却する構成例に堰を付加した実装構造の第5例)
図12A及び図12Bと図13A〜図13Dは、貫通電極モジュールを冷却する構成例に堰を付加した、積層モジュールの実装構造の第5例の製造方法を示す。図12A及び図12Bは、この製造方法を示す斜視図であり、図13A〜図13Dはその断面図である。図13A〜図13Dでは、当該実装構造の縦断面が上位に、横断面が下位に描かれている。
(Fifth example of a mounting structure in which a weir is added to a configuration example for cooling a through electrode module)
12A and 12B and FIGS. 13A to 13D show a manufacturing method of the fifth example of the stacked module mounting structure in which weirs are added to the configuration example for cooling the through electrode module. 12A and 12B are perspective views showing this manufacturing method, and FIGS. 13A to 13D are sectional views thereof. 13A to 13D, the vertical cross section of the mounting structure is drawn on the upper side, and the horizontal cross section is drawn on the lower side.

この実装構造の第5例は、積層モジュール40を覆うカバー52に加えて、第2カバー(外カバー)57が装着されていて、2重カバーになっている点が特徴である。すなわち、図13D(e1)及び(e2)に示したように、上記第4例と同様に、カバー52が二つのカバー半体52aと52bから構成されていると共に、カバー半体52a及び52bの間の隙間Gが積層モジュール40の全長に近い値に設定されている。しかし、隙間Gの両端部のみに堰51a及び51bが形成(分散して配置)されていて、積層モジュール40の外周面の大部分が堰51aと51bの間の隙間Gからカバー52の外部に露出している点で、上記第4例とは異なっている。   The fifth example of the mounting structure is characterized in that a second cover (outer cover) 57 is attached in addition to the cover 52 that covers the laminated module 40 to form a double cover. That is, as shown in FIG. 13D (e1) and (e2), the cover 52 is composed of two cover halves 52a and 52b as in the fourth example, and the cover halves 52a and 52b The gap G between them is set to a value close to the total length of the laminated module 40. However, the weirs 51a and 51b are formed (dispersed and arranged) only at both ends of the gap G, and most of the outer peripheral surface of the laminated module 40 is outside the cover 52 from the gap G between the weirs 51a and 51b. It differs from the fourth example in that it is exposed.

基板10の表面には、カバー52を覆うように第2カバー(外カバー)57がさらに装着されている。第2カバー57は、上流側にインレット58を、下流側にアウトレット59を、それぞれ備えている。カバー52と第2カバー57の間の空間には、インレット58からアウトレット59に向かって、冷却用の第2流体L2が流動せしめられる。カバー52のインレット43とアウトレット44は、第2カバー57の側壁を貫通してその外部に出ており、それらの貫通箇所は、流体Lと第2流体L2が漏れないように樹脂などで封止されている。   A second cover (outer cover) 57 is further mounted on the surface of the substrate 10 so as to cover the cover 52. The second cover 57 includes an inlet 58 on the upstream side and an outlet 59 on the downstream side. In the space between the cover 52 and the second cover 57, the second cooling fluid L2 flows from the inlet 58 toward the outlet 59. The inlet 43 and outlet 44 of the cover 52 pass through the side wall of the second cover 57 and exit to the outside, and the through portions are sealed with resin or the like so that the fluid L and the second fluid L2 do not leak. Has been.

カバー半体52a及び52bへのインレット43とアウトレット44の配置と、第2カバー57のインレット58とアウトレット59の配置は、必要に応じて任意に変更可能である。   The arrangement of the inlet 43 and outlet 44 on the cover halves 52a and 52b and the arrangement of the inlet 58 and outlet 59 of the second cover 57 can be arbitrarily changed as necessary.

次に、本第5例の製造方法について説明する。   Next, the manufacturing method of the fifth example will be described.

まず、図12A(a)と図13A(a1)及び(a2)に示す積層モジュール40の搭載工程と、図12A(b)と図13A(b1)及び(b2)に示す接着層55の形成工程と、図12A(c)と図13B(c1)及び(c2)に示すカバー52(カバー半体52a及び52b)の装着工程とは、上述した第4例と同じであるから、その説明は省略する。   First, the mounting process of the laminated module 40 shown in FIGS. 12A (a) and 13A (a1) and (a2), and the forming process of the adhesive layer 55 shown in FIGS. 12A (b), 13A (b1) and (b2). Since the mounting process of the cover 52 (cover half bodies 52a and 52b) shown in FIGS. 12A (c) and 13B (c1) and (c2) is the same as the fourth example described above, the description thereof is omitted. To do.

次に、図12B(d)と図13C(d1)及び(d2)に示すように、カバー半体52aの下流側端部の近傍と、カバー半体52bの上流側端部の近傍に、それぞれ、別個に樹脂56を流し込み、貫通電極モジュール40の外周面に、ほぼ逆U字形の二つの堰51a及び51bを形成する。樹脂56としては、エポキシ樹脂などが使用可能である。カバー半体52aの下流側端部の近傍とカバー半体52bの上流側端部の近傍にある、カバー半体52a及び52bと積層モジュール40との間の隙間は、樹脂56の流動性を利用して、樹脂56により完全に塞がれる。隙間Gの両端部は、樹脂56(堰51a及び51b)によって覆われるが、その中央部は露出したままである。   Next, as shown in FIGS. 12B (d) and 13C (d1) and (d2), in the vicinity of the downstream end of the cover half 52a and in the vicinity of the upstream end of the cover half 52b, The resin 56 is poured separately, and two substantially U-shaped weirs 51 a and 51 b are formed on the outer peripheral surface of the through electrode module 40. An epoxy resin or the like can be used as the resin 56. The gap between the cover halves 52a and 52b and the laminated module 40 in the vicinity of the downstream end of the cover half 52a and the upstream end of the cover half 52b uses the fluidity of the resin 56. As a result, the resin 56 completely closes it. Both ends of the gap G are covered with the resin 56 (the weirs 51a and 51b), but the central part remains exposed.

最後に、図12B(e)と図13D(e1)及び(e2)に示すように、カバー52(カバー半体52a及び52b)を覆うように、第2カバー(外カバー)57を基板10の表面に密着・固定する。こうして、この実装構造の第5例が完成する。   Finally, as shown in FIGS. 12B (e) and 13D (e1) and (e2), the second cover (outer cover) 57 is attached to the substrate 10 so as to cover the cover 52 (cover halves 52a and 52b). Adhere and fix to the surface. Thus, the fifth example of this mounting structure is completed.

以上説明したように、この積層モジュールの実装構造の第5例では、2重カバー構成となっていて、内側のカバー52の内部空間50は、堰51a及び51bによって上流側空間と下流側空間に分割されていると共に、インレット43からアウトレット44に向かって冷却用の流体Lが導入・排出される。また、カバー52と第2カバー57の間の空間には、インレット58からアウトレット59に向かって、冷却用の第2流体L2が流動せしめられるようになっている。この空間には、堰は設けられていない。このため、冷却用の流体Lによる排熱に加えて、第2流体L2による排熱が同時に行われる。よって、上述した第3及び第4例に比べて構造は少し複雑になるが、積層モジュール40(第2半導体デバイス12bおよび第1半導体デバイス11b)に対する冷却効果が、上記第3及び第4例の場合よりも高くなるという効果がある。   As described above, in the fifth example of the stacked module mounting structure, the double cover structure is used, and the inner space 50 of the inner cover 52 is divided into an upstream space and a downstream space by the weirs 51a and 51b. While being divided, the cooling fluid L is introduced and discharged from the inlet 43 toward the outlet 44. In addition, the cooling second fluid L <b> 2 is allowed to flow in the space between the cover 52 and the second cover 57 from the inlet 58 toward the outlet 59. There is no weir in this space. For this reason, in addition to the exhaust heat by the cooling fluid L, exhaust heat by the second fluid L2 is simultaneously performed. Therefore, the structure is a little complicated compared to the third and fourth examples described above, but the cooling effect on the stacked module 40 (second semiconductor device 12b and first semiconductor device 11b) is the same as that of the third and fourth examples. There is an effect that it becomes higher than the case.

流体Lと第2流体L2は、同一種類の流体である必要はない。例えば、流体Lが液体、第2流体が気体などであってもよい。流体Lは、上述したように、断面積が小さい(狭い)チャネル31を通過するので、コンプレッサやポンプなどを用いて圧力を高めた流体をインレット43に供給することが好ましい。他方、第2流体L2は、チャネル31に比べるとはるかに断面積が大きい領域を通過するので、高い圧力は必要とされない。このため、第2流体に対しては、より簡便な構成を採用することも可能である。例えば、第2カバー(外カバー)57には第2流体L2が流入・流出する単一のポート(このポートはインレット兼アウトレットとして機能する)を設け、ノート型パソコンに搭載されているようなヒートポンプ(これは圧縮機を使用していない)と類似した構成にすることも可能である。   The fluid L and the second fluid L2 need not be the same type of fluid. For example, the fluid L may be a liquid and the second fluid may be a gas. As described above, since the fluid L passes through the channel 31 having a small (narrow) cross-sectional area, it is preferable to supply the fluid whose pressure has been increased to the inlet 43 using a compressor, a pump, or the like. On the other hand, since the second fluid L2 passes through a region having a much larger cross-sectional area than the channel 31, a high pressure is not required. For this reason, it is also possible to employ a simpler configuration for the second fluid. For example, the second cover (outer cover) 57 is provided with a single port through which the second fluid L2 flows in and out (this port functions as an inlet / outlet), and a heat pump mounted on a notebook computer. A configuration similar to that (which does not use a compressor) is also possible.

(第1実施形態に係る積層モジュール)
図14と図15A及び15Bは、本発明の第1実施形態に係る積層モジュール(貫通電極モジュール)を示す。図14は、その積層モジュールに使用されたインターポーザ30aの構成を示す断面説明図である。図15A及び15Bは、その積層モジュールの実装構造の縦断面図と、そのD−D線に沿った断面図である。
(Laminated module according to the first embodiment)
14 and FIGS. 15A and 15B show a laminated module (through electrode module) according to the first embodiment of the present invention. FIG. 14 is a cross-sectional explanatory view showing the configuration of the interposer 30a used in the laminated module. 15A and 15B are a longitudinal sectional view of the mounting structure of the laminated module and a sectional view taken along the line DD.

なお、本第1実施形態では貫通電極モジュールとしているが、ボンディングモジュールとしてもよいことは言うまでもない。また、このモジュールを基板上に実装する際には、上述した実装構造(基板とカバーを有するもの)のいずれも適用可能である。   In addition, although it is set as the penetration electrode module in this 1st Embodiment, it cannot be overemphasized that it is good also as a bonding module. Moreover, when mounting this module on a board | substrate, all of the mounting structure (those which have a board | substrate and a cover) mentioned above are applicable.

本第1実施形態の積層モジュールは、それに使用されているインターポーザ30aが、チャネル31に露出した熱反射層61aと熱放射層61bを内蔵している点が特徴である。   The laminated module of the first embodiment is characterized in that the interposer 30a used therein incorporates a heat reflection layer 61a and a heat radiation layer 61b exposed in the channel 31.

図14に示すように、インターポーザ30aの上壁33の内面には、絶縁層62aを介して熱反射層61aが形成されており、その下壁34の内面には、絶縁層62bを介して熱放射層61bが形成されている。熱反射層61aは、上壁33の内面全体を覆っている。熱放射層61bは、下壁34の内面全体を覆っている。このように、インターポーザ30aのチャネル31の内部では、上位にある熱反射層61aと下位にある熱放射層61bが、互いに対向している。このため、チャネル31の上壁と下壁は、それぞれ、熱反射層61aと熱放射層61bによって画定されている。   As shown in FIG. 14, a heat reflecting layer 61a is formed on the inner surface of the upper wall 33 of the interposer 30a via an insulating layer 62a, and a heat reflecting layer 61a is formed on the inner surface of the lower wall 34 via an insulating layer 62b. A radiation layer 61b is formed. The heat reflecting layer 61 a covers the entire inner surface of the upper wall 33. The heat radiation layer 61 b covers the entire inner surface of the lower wall 34. Thus, in the channel 31 of the interposer 30a, the upper heat reflection layer 61a and the lower heat radiation layer 61b face each other. For this reason, the upper wall and the lower wall of the channel 31 are defined by the heat reflection layer 61a and the heat radiation layer 61b, respectively.

上壁33の外面には、熱源63(これは第2半導体デバイス12bに対応する)が接触せしめられている。下壁34の外面には、熱源64(これは第1半導体デバイス11bに対応する)が接触せしめられている。   A heat source 63 (which corresponds to the second semiconductor device 12b) is brought into contact with the outer surface of the upper wall 33. A heat source 64 (which corresponds to the first semiconductor device 11b) is brought into contact with the outer surface of the lower wall 34.

図14に示したインターポーザ30aの構造は、「放射・反射構造」とも呼ぶ。   The structure of the interposer 30a shown in FIG. 14 is also referred to as a “radiation / reflection structure”.

熱反射層61aは、金属薄膜などから形成されることが多く、その上方と下方の両方から入射する熱を反射させる機能を有している。熱反射層61aは、例えば、金やアルミの薄膜から形成され、その表面が鏡面であることが好ましいが、この限りではない。また、熱反射層61aは、上壁33の内面全体にわたって配置されていることが好ましいが、この限りではない。例えば、上壁33の内面の指定された領域にのみ熱反射層61aが配置されていてもよい。   The heat reflecting layer 61a is often formed from a metal thin film or the like, and has a function of reflecting heat incident from both above and below. The heat reflecting layer 61a is formed of, for example, a thin film of gold or aluminum, and the surface thereof is preferably a mirror surface, but this is not restrictive. Moreover, although it is preferable that the heat | fever reflection layer 61a is arrange | positioned over the whole inner surface of the upper wall 33, it is not this limitation. For example, the heat reflecting layer 61a may be disposed only in a specified region on the inner surface of the upper wall 33.

熱放射層61bは、例えば、「金黒」とも称される熱放射層から形成される。「金黒」は、真空度が比較的低い雰囲気中で金を蒸着することにより得られる。「金黒」の表面には、微小な凹凸があり、可視光で観察すると黒色に見える。「金黒」は、その表面温度が周囲温度よりも低い場合には熱を吸収するが、その表面温度が周囲温度よりも高い場合には熱を放射する、という特性が知られている。なお、「金黒」の代替として、他の材料、例えば、黒色に着色された樹脂などであってもよい。さらに、熱放射層61bは、下壁34の内面全体にわたって配置されていることが好ましいが、この限りではない。例えば、下壁34の内面の指定された領域にのみ熱放射層61bが配置されていてもよい。   The heat radiation layer 61b is formed of, for example, a heat radiation layer also called “golden black”. “Gold black” is obtained by evaporating gold in an atmosphere having a relatively low degree of vacuum. The surface of “Gold Black” has minute irregularities and looks black when observed with visible light. “Gold black” is known to absorb heat when its surface temperature is lower than ambient temperature, but to radiate heat when its surface temperature is higher than ambient temperature. As an alternative to “golden black”, other materials such as a resin colored in black may be used. Further, the heat radiation layer 61b is preferably disposed over the entire inner surface of the lower wall 34, but this is not restrictive. For example, the heat radiation layer 61b may be disposed only in a specified region on the inner surface of the lower wall 34.

上壁33と下壁34は、熱伝導率が大きい材料で形成されていることが好ましいが、必ずしもこの限りではない。上壁33と下壁34が、いずれも単結晶シリコンで構成され、それぞれの表面(上壁33の内面、下壁34の内面)に電子部品やトランジスタなどからなる電子回路、あるいは、電気配線層が配置されている場合には、絶縁層62a及び62bを介在させることが好ましい。これらの絶縁層62a及び62bは、当該電子回路などが熱反射層61a(これは金属薄膜のため導電性である)や熱放射層61b(金黒である場合には導電性である)により短絡することを防止する役割を持つ。   The upper wall 33 and the lower wall 34 are preferably made of a material having a high thermal conductivity, but this is not necessarily the case. Both the upper wall 33 and the lower wall 34 are made of single crystal silicon, and each surface (the inner surface of the upper wall 33, the inner surface of the lower wall 34) is an electronic circuit or an electric wiring layer composed of electronic components or transistors. Is preferably disposed with insulating layers 62a and 62b interposed therebetween. These insulating layers 62a and 62b are short-circuited by the heat reflection layer 61a (which is conductive because of a metal thin film) or the heat radiation layer 61b (which is conductive when gold is black). It has a role to prevent.

図14において、矢印66a及び66bは、冷却用流体Lの流れる方向を示している。チャネル31を流れる流体Lにより、熱放射層61bからチャネル31内に放射される熱と、熱反射層61aによってチャネル31内に反射される熱は、インターポーザ30aの外部に排出される。このような流体Lの流れは、ポンプやコンプレッサと配管など(共に図示せず)を用いて容易に実現できる。流体Lは、「冷媒」とも呼ばれ、発熱物体から熱を吸収して外部へ移送できる特性を有している。例えば、(1)フロン類・ノンフロン類(多用されており、種類が多い)、(2)ブタン、イソブタンなどの有機化合物、(3)水素、ヘリウム、アンモニア、水、二酸化炭素などの無機化合物などがある。この点は、上述したものと同じである。   In FIG. 14, arrows 66a and 66b indicate the direction in which the cooling fluid L flows. The heat radiated from the heat radiation layer 61b into the channel 31 by the fluid L flowing through the channel 31 and the heat reflected into the channel 31 by the heat reflection layer 61a are discharged to the outside of the interposer 30a. Such a flow of the fluid L can be easily realized by using a pump, a compressor, piping, and the like (both not shown). The fluid L is also called “refrigerant” and has a characteristic that it can absorb heat from a heat-generating object and transfer it to the outside. For example, (1) chlorofluorocarbons and non-fluorocarbons (used frequently and many types), (2) organic compounds such as butane and isobutane, (3) inorganic compounds such as hydrogen, helium, ammonia, water, carbon dioxide, etc. There is. This point is the same as described above.

ここで、下位にある熱源64の方が、上位にある熱源63よりも発熱量が大きいと仮定する。すると、下位の熱源64で発生した熱は、下壁34と絶縁層62bの内部を通って熱放射層61bの表面(チャネル31側の面)に到達し、この表面でチャネル31を流れる流体Lに向かって放射される。こうして放射された熱のほとんどは、流体Lに吸収される。流体Lに吸収されずに熱反射層61aに到達した熱は、熱反射層61aの表面(チャネル31側の面)で流体Lに向かって反射されるから、やはり流体Lに吸収される。   Here, it is assumed that the lower heat source 64 generates a larger amount of heat than the upper heat source 63. Then, the heat generated by the lower heat source 64 passes through the lower wall 34 and the insulating layer 62b to reach the surface of the heat radiation layer 61b (the surface on the channel 31 side), and the fluid L flowing through the channel 31 on this surface. Radiated towards Most of the heat thus radiated is absorbed by the fluid L. The heat that has reached the heat reflecting layer 61a without being absorbed by the fluid L is reflected toward the fluid L by the surface of the heat reflecting layer 61a (the surface on the channel 31 side), and thus is also absorbed by the fluid L.

他方、上位の熱源63で発生した熱は、まず、上壁34と絶縁層62aの内部を通って熱反射層61aの裏面(チャネル31側とは反対側の面)に到達し、この裏面で熱源63に向かって反射される。熱反射層61aで反射しきれずにこれを透過した熱は、熱反射層61aの表面(チャネル31側の面)に到達し、この表面でチャネル31を流れる流体Lに吸収される。   On the other hand, the heat generated by the upper heat source 63 first passes through the upper wall 34 and the inside of the insulating layer 62a and reaches the back surface (the surface opposite to the channel 31 side) of the heat reflecting layer 61a. Reflected toward the heat source 63. The heat that has passed through the heat reflecting layer 61a without being reflected by the heat reflecting layer 61a reaches the surface of the heat reflecting layer 61a (the surface on the channel 31 side) and is absorbed by the fluid L flowing through the channel 31 on this surface.

その結果、下位の熱源64で発生した熱は、上位の熱源63に到達することがなく、また、上位の熱源63で発生した熱は、下位の熱源64に到達することもない。換言すれば、上下の熱源63と64は、インターポーザ30aによって「熱的に絶縁」される。このため、例えば、下位の熱源64が大電力を消費する半導体デバイスであり、上位の熱源63が熱に敏感な特性を有する半導体デバイスであっても、このような構成を持つインターポーザ30aを両者の間に介在させることで、下位の半導体デバイスが上位の半導体デバイスに与える熱的影響を、大幅に低減させることが可能である。   As a result, the heat generated by the lower heat source 64 does not reach the upper heat source 63, and the heat generated by the upper heat source 63 does not reach the lower heat source 64. In other words, the upper and lower heat sources 63 and 64 are “thermally insulated” by the interposer 30a. Therefore, for example, even if the lower heat source 64 is a semiconductor device that consumes a large amount of power and the upper heat source 63 is a semiconductor device having heat-sensitive characteristics, the interposer 30a having such a configuration is used for both. By interposing them in between, it is possible to significantly reduce the thermal influence of the lower semiconductor device on the upper semiconductor device.

図14に示した構成を持つインターポーザ30aを用いた本発明の第1実施形態に係る積層モジュール40bを、図15A及び15Bに示す。   A stacked module 40b according to the first embodiment of the present invention using the interposer 30a having the configuration shown in FIG. 14 is shown in FIGS. 15A and 15B.

図15Aに示すように、本第1実施形態の積層モジュール40bは、基板10上に搭載された第1半導体デバイス11bと、その上に搭載されたインターポーザ30aと、その上に搭載された第2半導体デバイス12bとを備えている。   As shown in FIG. 15A, the stacked module 40b of the first embodiment includes a first semiconductor device 11b mounted on a substrate 10, an interposer 30a mounted thereon, and a second semiconductor device mounted thereon. And a semiconductor device 12b.

インターポーザ30aの両側の側壁32には、それを厚さ方向に貫通する貫通電極36が複数個埋め込まれている。これらの貫通電極36は、導電性ボール37を介して第2半導体デバイス12bの電子回路と電気接続(及び機械接続)され、また、導電性ボール38を介して第1半導体デバイス11bの電子回路と電気接続(及び機械接続)されている。すなわち、第1半導体デバイス11bと第2半導体デバイス12bの電子回路は、インターポーザ30aの貫通電極36を用いて相互に電気接続されていると共に、相互に機械接続(固定)されている。こうして、基板10と第1半導体デバイス11bと第2半導体デバイス12bは、相互に電気接続されていると共に、相互に機械接続(固定)されている。基板10と第1半導体デバイス11bの間の電気接続及び機械接続は、導電性ボール15を用いて行われている。基板10と第1半導体デバイス11bの間と、第1半導体デバイス11bとインターポーザ30aの間と、インターポーザ30aと第2半導体デバイス12bの間の隙間には、それぞれ、アンダーフィラー16が充填されている。   A plurality of through electrodes 36 are embedded in the side walls 32 on both sides of the interposer 30a so as to penetrate the side walls 32 in the thickness direction. These through electrodes 36 are electrically connected (and mechanically connected) to the electronic circuit of the second semiconductor device 12b via the conductive balls 37, and are connected to the electronic circuit of the first semiconductor device 11b via the conductive balls 38. Electrical connection (and machine connection). That is, the electronic circuits of the first semiconductor device 11b and the second semiconductor device 12b are electrically connected to each other using the through electrode 36 of the interposer 30a and mechanically connected (fixed) to each other. Thus, the substrate 10, the first semiconductor device 11b, and the second semiconductor device 12b are electrically connected to each other and mechanically connected (fixed) to each other. Electrical connection and mechanical connection between the substrate 10 and the first semiconductor device 11 b are performed using the conductive balls 15. Underfillers 16 are filled in gaps between the substrate 10 and the first semiconductor device 11b, between the first semiconductor device 11b and the interposer 30a, and between the interposer 30a and the second semiconductor device 12b, respectively.

図15Aでは、インターポーザ30aの熱反射層61aと熱放射層61bは示しているが、絶縁層62aと62bは省略している。   In FIG. 15A, the heat reflection layer 61a and the heat radiation layer 61b of the interposer 30a are shown, but the insulating layers 62a and 62b are omitted.

図15Bに示すように、インターポーザ30aのチャネル31には、矢印35で示すように流体Lが流れる。したがって、図15Aでは、流体Lは紙面の手前から奥に向かって流れる。第1半導体デバイス11bで発生した熱は、熱放射層61bを介して流体Lに吸収されるので、流体Lの排出によって外部に放出される。熱放射層61bを透過して熱反射層61aに達した熱も、そこで反射されて流体Lに吸収されるので、やはり、流体Lの排出によって外部に放出される。また、第2半導体デバイス12bで発生した熱は、熱反射層61aによって上方に反射されることで、外部に放熱される。熱反射層61aで反射しきれずにこれを透過した熱も、熱反射層61aを介してチャネル31を流れる流体Lに吸収されるので、これも流体Lの排出によって外部に放出される。   As shown in FIG. 15B, the fluid L flows through the channel 31 of the interposer 30a as shown by the arrow 35. Therefore, in FIG. 15A, the fluid L flows from the near side of the paper toward the back. Since the heat generated in the first semiconductor device 11b is absorbed by the fluid L through the thermal radiation layer 61b, it is released to the outside by the discharge of the fluid L. Since the heat that has passed through the heat radiation layer 61b and reached the heat reflection layer 61a is also reflected and absorbed by the fluid L, it is also released to the outside by the discharge of the fluid L. Moreover, the heat generated in the second semiconductor device 12b is reflected upward by the heat reflecting layer 61a, and is radiated to the outside. Since the heat that has not been reflected by the heat reflecting layer 61a and is transmitted through it is absorbed by the fluid L flowing through the channel 31 via the heat reflecting layer 61a, it is also released to the outside by the discharge of the fluid L.

インターポーザ30aの左右の側壁32は、上壁33及び下壁34と共にチャネル31を画定するものであるが、第1半導体デバイス11bと第2半導体デバイス12bとをつなぐ熱伝導路ともなる。この場合、第1半導体デバイス11bで発生した熱の一部は、側壁32を経由して第2半導体デバイス12bまで伝達される。しかし、側壁32の幅を小さくしたり、側壁32を上壁33及び下壁34とは異なる材料(熱伝導率が小さい材料が好ましい)で構成するなどの措置を施すことにより、側壁32を介する熱伝導量を小さくすることができる。したがって、可能な限りそのようにすることが好ましい。   The left and right side walls 32 of the interposer 30a define the channel 31 together with the upper wall 33 and the lower wall 34, and also serve as a heat conduction path that connects the first semiconductor device 11b and the second semiconductor device 12b. In this case, a part of the heat generated in the first semiconductor device 11b is transferred to the second semiconductor device 12b via the side wall 32. However, the width of the side wall 32 is reduced, or the side wall 32 is made of a material different from that of the upper wall 33 and the lower wall 34 (preferably a material having a low thermal conductivity). The amount of heat conduction can be reduced. Therefore, it is preferable to do so as much as possible.

側壁32に形成された貫通電極36は、通常、金属のような熱伝導率が大きい材料で形成される。この場合、貫通電極36を介した熱伝導が容易に起こるから、第1半導体デバイス11bで発生した熱の一部が第2半導体デバイス12bまで到達し、第2半導体デバイス12bの温度を上昇させる可能性がある。しかしながら、貫通電極36の太さを小さくしたり、前記電気配線層の設計を修正して貫通電極36の数を減らしたりすることで、伝導する熱量を小さくすることができる。したがって、可能な限りそのようにすることが好ましい。   The through electrode 36 formed on the side wall 32 is usually formed of a material having a high thermal conductivity such as metal. In this case, since heat conduction through the through electrode 36 easily occurs, part of the heat generated in the first semiconductor device 11b reaches the second semiconductor device 12b, and the temperature of the second semiconductor device 12b can be increased. There is sex. However, the amount of heat conducted can be reduced by reducing the thickness of the through electrode 36 or by modifying the design of the electrical wiring layer to reduce the number of through electrodes 36. Therefore, it is preferable to do so as much as possible.

図15A及び図15Bに示したように、チャネル31の上壁33の内面に配置された熱反射層61aは、上壁33の内面全体に配置されておらず、上壁33の内面の周辺領域を除いた部分に配置されている。同様に、チャネル31の下壁34の内面に配置された熱放射層61bは、下壁34の内面全体に配置されておらず、下壁34の内面の周辺領域を除いた部分に配置されている。しかし、熱反射層61aと熱放射層61bの配置については、図15A及び図15Bに例示した配置に限られない。   As shown in FIGS. 15A and 15B, the heat reflecting layer 61 a disposed on the inner surface of the upper wall 33 of the channel 31 is not disposed on the entire inner surface of the upper wall 33, and is a peripheral region of the inner surface of the upper wall 33. It is arranged in the part excluding. Similarly, the heat radiation layer 61b disposed on the inner surface of the lower wall 34 of the channel 31 is not disposed on the entire inner surface of the lower wall 34, and is disposed on a portion excluding the peripheral region of the inner surface of the lower wall 34. Yes. However, the arrangement of the heat reflection layer 61a and the heat radiation layer 61b is not limited to the arrangement illustrated in FIGS. 15A and 15B.

例えば、(a)熱放射層61bを下壁34の内面全体と側壁32の内面全体に配置し、熱反射層61aを上壁33の内面の指定された領域に配置してもよい。この配置例は、半導体デバイス11bで発生した熱を流体Lに放出することだけを考慮した場合に好適である。(b)熱放射層61bを下壁34の指定された領域に配置し、熱反射層61aを上壁33の内面全体と側壁32の内面全体に配置してもよい。(c)熱放射層61bを下壁34の内面全体と、左側の側壁32の下壁34に近接した領域とに配置し、熱反射層61aを上壁33の内面全体と、右側の側壁32の上壁33に近接した領域とに配置してもよい。   For example, (a) the heat radiation layer 61 b may be disposed on the entire inner surface of the lower wall 34 and the entire inner surface of the side wall 32, and the heat reflecting layer 61 a may be disposed on a designated region on the inner surface of the upper wall 33. This arrangement example is suitable in the case where only the heat generated in the semiconductor device 11b is released to the fluid L is considered. (B) The heat radiation layer 61b may be disposed in a specified region of the lower wall 34, and the heat reflection layer 61a may be disposed on the entire inner surface of the upper wall 33 and the entire inner surface of the side wall 32. (C) The heat radiation layer 61b is disposed on the entire inner surface of the lower wall 34 and in a region close to the lower wall 34 of the left side wall 32, and the heat reflecting layer 61a is disposed on the entire inner surface of the upper wall 33 and the right side wall 32. You may arrange | position to the area | region close to the upper wall 33.

図15Bから明らかなように、上述したインターポーザ30aのチャネル31の平面形状は、直線的である。しかし、チャネル31の平面形状はこれに限定されない。例えば、図16A及び図16Bに示すような平面形状としてもよい。   As is clear from FIG. 15B, the planar shape of the channel 31 of the interposer 30a described above is linear. However, the planar shape of the channel 31 is not limited to this. For example, a planar shape as shown in FIGS. 16A and 16B may be used.

(第2実施形態に係る積層モジュール)
図16Aは、本発明の第2実施形態に係る積層モジュールに使用されたインターポーザ30bの構成を示す断面説明図である。
(Laminated module according to the second embodiment)
FIG. 16A is a cross-sectional explanatory view showing a configuration of an interposer 30b used in the laminated module according to the second embodiment of the present invention.

このインターポーザ30bでは、左右の側壁32がチャネル31の上流側と下流側の端部領域(図16Aでは上下端部の領域)で内側に向かって迫り出している。つまり、チャネル31の幅(断面積)が、上流側と下流側の端部領域で中央部よりも狭くなっている。その結果、矢印35aに沿ってチャネル31に流入する流体Lは、チャネル31の狭い入口を通って流れ込み、広い中央部に導かれてから、狭い出口を通って外部に流出する。   In the interposer 30b, the left and right side walls 32 protrude toward the inside in the upstream and downstream end regions (the upper and lower end regions in FIG. 16A) of the channel 31. That is, the width (cross-sectional area) of the channel 31 is narrower at the upstream and downstream end regions than at the center. As a result, the fluid L flowing into the channel 31 along the arrow 35a flows through the narrow inlet of the channel 31, is guided to the wide central portion, and then flows out through the narrow outlet.

このインターポーザ30bでは、左右の側壁32を内側に向かって迫り出させることにより、貫通電極36の配置できる面積を増大させているため、貫通電極36の数を増やす必要がある場合に特に有効である。   In this interposer 30b, the area on which the through electrodes 36 can be arranged is increased by pushing the left and right side walls 32 inward, which is particularly effective when the number of through electrodes 36 needs to be increased. .

チャネル31の形状については多くの変形が可能である。例えば、チャネル31の縦断面形状(基板10に対して垂直な面に沿った断面形状)は、略正方形を含む略長方形(例えば、流体の流動方向の長さが大きく、高さ方向の長さが小さい長方形)が好ましい。チャネル31の水平断面形状は、縦断面形状と同様に、略正方形を含む略長方形が好ましいが、この限りではない。例えば、チャネル31に流体Lが流入する入口領域と、流体Lが流出する出口領域の双方、あるいは、チャネル31の入口領域と出口領域のいずれか一方が狭まっていてもよい。この狭まった領域は、側壁32が屈曲しているが、その屈曲領域には、貫通電極36を配置してもよい。この例が第2実施形態の構成である。   Many variations of the shape of the channel 31 are possible. For example, the longitudinal cross-sectional shape of the channel 31 (cross-sectional shape along a plane perpendicular to the substrate 10) is a substantially rectangular shape including a substantially square shape (for example, the length in the fluid flow direction is large and the length in the height direction is long). Is a small rectangle). The horizontal cross-sectional shape of the channel 31 is preferably a substantially rectangular shape including a substantially square shape, similar to the vertical cross-sectional shape, but is not limited thereto. For example, both the inlet region where the fluid L flows into the channel 31 and the outlet region where the fluid L flows out, or either the inlet region or the outlet region of the channel 31 may be narrowed. In this narrowed region, the side wall 32 is bent, but the through electrode 36 may be disposed in the bent region. This example is the configuration of the second embodiment.

チャネル31の入口と出口の配置領域は、チャネル31の幅方向の中央部に位置することが好ましいが、この限りではない。例えば、入口を幅方向の中央部よりも左寄りに配置し、出口を右寄りに配置してもよい。この例が図16Bに示した、後述する第3実施形態の構成である。   The arrangement region of the inlet and outlet of the channel 31 is preferably located at the center in the width direction of the channel 31, but is not limited thereto. For example, the entrance may be disposed on the left side of the central portion in the width direction, and the exit may be disposed on the right side. This example is the configuration of a third embodiment described later shown in FIG. 16B.

図16Aに示したインターポーザ30bでは、チャネル31がその入り口側端部と出口側端部で括れており、チャネル31の中央部がその入り口側及び出口側の端部よりも太く(断面積が大きく)なっている。このような構成では、熱反射層61aと熱放射層61bの面積を大きくして放熱効果を大きくしたい、という要請と、貫通電極36の総数の増加に対応したい、という二つの要請を、同時に満足させることができる。   In the interposer 30b shown in FIG. 16A, the channel 31 is constricted at the entrance end and the exit end, and the center of the channel 31 is thicker than the entrance and exit ends (the cross-sectional area is large). It has become. In such a configuration, the two requirements of increasing the area of the heat reflection layer 61a and the heat radiation layer 61b to increase the heat dissipation effect and responding to the increase in the total number of through electrodes 36 are satisfied at the same time. Can be made.

(第3実施形態に係る積層モジュール)
図16Bは、本発明の第3実施形態に係る積層モジュールに使用されたインターポーザ30cの構成を示す断面説明図である。
(Laminated module according to the third embodiment)
FIG. 16B is a cross-sectional explanatory view showing the configuration of the interposer 30c used in the laminated module according to the third embodiment of the present invention.

このインターポーザ30cでは、左側の側壁32が、チャネル31の下流側の端部領域(図16Bでは上端部の領域)で内側に迫り出し、右側の側壁32が、チャネル31の上流側の端部領域(図16Bでは下端部の領域)で内側に迫り出している。つまり、チャネル31の中央に階段状に曲がった屈曲部が形成されている。その結果、矢印35aに沿ってチャネル31に流入する流体Lは、チャネル31の狭い入口を通って流れ込み、中央の屈曲部を通過してから、狭い出口を通って外部に流出する。このため、流体Lは、チャネル31をあたかも斜め方向に流れているように見える。   In this interposer 30c, the left side wall 32 protrudes inward in the end region on the downstream side of the channel 31 (the upper end region in FIG. 16B), and the right side wall 32 is the end region on the upstream side of the channel 31. (In FIG. 16B, the area is at the lower end) and protrudes inward. That is, a bent portion that is bent stepwise is formed at the center of the channel 31. As a result, the fluid L flowing into the channel 31 along the arrow 35a flows through the narrow inlet of the channel 31, passes through the central bent portion, and then flows out through the narrow outlet. For this reason, the fluid L seems to flow through the channel 31 in an oblique direction.

このインターポーザ30cでは、左右の側壁32を内側に向かって迫り出させることにより、貫通電極36の配置できる面積を増大させているため、貫通電極36の数を増やす必要がある場合に特に有効である。   In this interposer 30c, the area on which the through electrodes 36 can be arranged is increased by pushing the left and right side walls 32 inward, which is particularly effective when the number of through electrodes 36 needs to be increased. .

チャネル31の形状については、上記第2実施形態で述べたのと同様の変形が可能である。   The shape of the channel 31 can be modified in the same way as described in the second embodiment.

図16Bに示したインターポーザ30cでも、チャネル31がその入り口側端部と出口側端部で括れており、チャネル31の中央部がその入り口側及び出口側の端部よりも太く(断面積が大きく)なっている。このような構成では、熱反射層61aと熱放射層61bの面積を大きくして放熱効果を大きくしたい、という要請と、貫通電極36の総数の増加に対応したい、という二つの要請を、同時に満足させることができる。   Also in the interposer 30c shown in FIG. 16B, the channel 31 is confined at the entrance end and the exit end, and the center of the channel 31 is thicker than the entrance and exit ends (the cross-sectional area is large). It has become. In such a configuration, the two requirements of increasing the area of the heat reflection layer 61a and the heat radiation layer 61b to increase the heat dissipation effect and responding to the increase in the total number of through electrodes 36 are satisfied at the same time. Can be made.

(第1実施形態に使用したインターポーザの製造方法の第1例)
図17は、上述した第1実施形態の積層モジュールに使用したインターポーザ30aの製造方法の第1例を示す。この製造方法は、上述した第2及び第3実施形態の積層モジュールに使用したインターポーザ30b及び30cのいずれにも適用可能であるから、ここではインターポーザ30aの製造方法について説明する。
(First example of manufacturing method of interposer used in the first embodiment)
FIG. 17 shows a first example of a manufacturing method of the interposer 30a used in the laminated module of the first embodiment described above. Since this manufacturing method can be applied to any of the interposers 30b and 30c used in the stacked modules of the second and third embodiments described above, the manufacturing method of the interposer 30a will be described here.

まず、図17(a)に示すように、板状の上壁33の内面(図では下面)の所定領域に、熱反射層61aを形成する。上壁33は、熱伝導率が大きい材料からなるのが好ましいが、そうでなくてもよい。熱反射層61aは、例えば、金、アルミなどの金属を蒸着法などの手法を用いて形成される。   First, as shown in FIG. 17A, the heat reflecting layer 61 a is formed in a predetermined region on the inner surface (lower surface in the drawing) of the plate-like upper wall 33. The upper wall 33 is preferably made of a material having a high thermal conductivity, but this need not be the case. The heat reflection layer 61a is formed by using a metal such as gold or aluminum using a method such as a vapor deposition method.

次に、図17(b)に示すように、板状の下壁34の内面(図では上面)の所定領域に、熱放射層61bを形成する。熱放射層61bは、例えば、「金黒」の蒸着膜により形成される。   Next, as shown in FIG. 17B, the heat radiation layer 61 b is formed in a predetermined region on the inner surface (upper surface in the drawing) of the plate-like lower wall 34. The heat radiation layer 61b is formed of, for example, a “gold-black” vapor deposition film.

ここでは、熱反射層61aと熱放射層61bが、それぞれ、上壁33の内面と下壁34の内面の全体を覆うことなく、中央領域にのみ選択的に形成されているが、これには限定されない。上壁33の内面と下壁の内面の全体をそれぞれ覆ってもよい。   Here, the heat reflection layer 61a and the heat radiation layer 61b are selectively formed only in the central region without covering the entire inner surface of the upper wall 33 and the inner surface of the lower wall 34, respectively. It is not limited. The entire inner surface of the upper wall 33 and the entire inner surface of the lower wall may be covered.

次に、図17(c)に示すように、下壁34の左右の周辺領域に、それぞれ、熱放射層61bとは重ならないように帯状の側壁32が形成される。側壁32の素材は、例えば樹脂であって、接着剤などにより下壁34の内面(図では上面)に固着される。   Next, as shown in FIG. 17C, strip-shaped side walls 32 are formed in the left and right peripheral regions of the lower wall 34 so as not to overlap the heat radiation layer 61b. The material of the side wall 32 is, for example, resin, and is fixed to the inner surface (upper surface in the drawing) of the lower wall 34 with an adhesive or the like.

最後に、図17(d)に示すように、接着剤などを用いて、左右の側壁32の上面に上壁33の内面の対応する箇所をそれぞれ固着させる。こうして、内部にチャネル31を有するインターポーザ30aが製造される。流体Lは、紙面の前方から後方(または後方から前方)に向かってチャネル31の内部を貫通して流動する。   Finally, as shown in FIG. 17D, the corresponding portions of the inner surface of the upper wall 33 are fixed to the upper surfaces of the left and right side walls 32 using an adhesive or the like. Thus, the interposer 30a having the channel 31 inside is manufactured. The fluid L flows through the inside of the channel 31 from the front to the back (or from the back to the front) of the page.

この製造方法の第1例で使用される接着剤などは、長期にわたってチャネル31の気密性が維持されるように、接着対象物との密着性を考慮して選択される。例えば、上壁33と下壁34が単結晶シリコンから形成され、側壁32がガラスから形成される場合、下壁34と側壁32との接合、そして側壁32と上壁33との接合に、静電接合技術を用いることが可能である。静電接合の封止性は十分に高いため、長期にわたるチャネル31の気密性が維持される。また、上壁33と下壁34が単結晶シリコン製であるため、上壁33と下壁34の表面にそれぞれ、周知技術を用いて1層以上の配線層を形成することも可能である。   The adhesive or the like used in the first example of the manufacturing method is selected in consideration of the adhesion with the object to be bonded so that the airtightness of the channel 31 is maintained over a long period of time. For example, when the upper wall 33 and the lower wall 34 are formed of single crystal silicon and the side wall 32 is formed of glass, the bonding between the lower wall 34 and the side wall 32 and the bonding between the side wall 32 and the upper wall 33 are performed statically. It is possible to use an electrojoining technique. Since the sealing performance of the electrostatic junction is sufficiently high, the airtightness of the channel 31 over a long period is maintained. Further, since the upper wall 33 and the lower wall 34 are made of single crystal silicon, it is possible to form one or more wiring layers on the surfaces of the upper wall 33 and the lower wall 34 using a well-known technique.

なお、図17には示していないが、貫通電極36をインターポーザ30aの周辺領域に形成することもできる。例えば、RIE(反応性イオンエッチング)などの加工技術を用いて、上壁33(例えば単結晶シリコン)と側壁32(例えばガラス)と下壁34(例えば単結晶シリコン)を貫通する孔を複数個形成し、それら貫通孔の内部に、必要に応じて絶縁膜を介在させながら導電材料を付着あるいは充填することにより、貫通電極36を形成することができる。   Although not shown in FIG. 17, the through electrode 36 may be formed in the peripheral region of the interposer 30a. For example, using a processing technique such as RIE (reactive ion etching), a plurality of holes penetrating the upper wall 33 (for example, single crystal silicon), the side wall 32 (for example, glass), and the lower wall 34 (for example, single crystal silicon) are formed. The through electrode 36 can be formed by forming and attaching or filling a conductive material inside the through holes with an insulating film interposed as required.

(第1実施形態に使用したインターポーザの製造方法の第2例)
図18は、上述した第1実施形態の積層モジュールに使用したインターポーザ30aの製造方法の第2例を示す。
(Second example of manufacturing method of interposer used in the first embodiment)
FIG. 18 shows a second example of the manufacturing method of the interposer 30a used in the laminated module of the first embodiment described above.

まず、図18(a)に示すように、板状の上壁33の内面(図では下面)の所定領域に、熱反射層61aを形成する。上壁33は、熱伝導率が大きい材料からなるのが好ましいが、そうでなくてもよい。熱反射層61aは、例えば、金、アルミなどの金属を蒸着などの手法を用いて形成される。この工程は、上述した製造方法の第1例と同じである。   First, as shown in FIG. 18A, a heat reflecting layer 61a is formed in a predetermined region on the inner surface (lower surface in the figure) of the plate-like upper wall 33. The upper wall 33 is preferably made of a material having a high thermal conductivity, but this need not be the case. The heat reflection layer 61a is formed using a technique such as vapor deposition of a metal such as gold or aluminum. This step is the same as the first example of the manufacturing method described above.

次に、図18(b)に示すように、インターポーザ30aの下壁34と側壁32を一体的に形成する。側壁32は、下壁34の左右の周辺領域にそれぞれ位置している。下壁34と側壁32に囲まれた箇所には、窪み34aが形成されている。そして、下壁34の内面(図では上面)の所定領域(これは窪み34aの中にある)に、熱放射層61bを形成する。熱放射層61bは、例えば、「金黒」の蒸着膜により形成される。この工程は、上述した製造方法の第1例とは異なる。   Next, as shown in FIG. 18B, the lower wall 34 and the side wall 32 of the interposer 30a are integrally formed. The side walls 32 are located in the left and right peripheral regions of the lower wall 34, respectively. A recess 34 a is formed at a location surrounded by the lower wall 34 and the side wall 32. Then, the heat radiation layer 61b is formed in a predetermined region (which is in the recess 34a) on the inner surface (the upper surface in the drawing) of the lower wall 34. The heat radiation layer 61b is formed of, for example, a “gold-black” vapor deposition film. This step is different from the first example of the manufacturing method described above.

このような構成は、下壁34の中央領域を選択的に除去して窪み34aを形成してから、窪み34aの底面に熱放射層61bを形成することで、容易に実現できる。その加工法の一例を具体的に示すと、次のようになる。すなわち、まず、単結晶シリコン板(その厚さは側壁32の厚さに等しい)の上側表面に、パターニングされたフォトレジスト層を形成する。次に、そのフォトレジスト層をマスクとして、RIE法などで、単結晶シリコン板を所定深さまで選択的に除去する。こうして、単結晶シリコン板の中央領域に窪み34aが形成される。最後に、蒸着法などを用いて、窪み34aの底面に選択的に金黒層を形成し、熱放射層61bとすれば、完成である。   Such a configuration can be easily realized by selectively removing the central region of the lower wall 34 to form the depression 34a and then forming the heat radiation layer 61b on the bottom surface of the depression 34a. A specific example of the processing method is as follows. That is, first, a patterned photoresist layer is formed on the upper surface of a single crystal silicon plate (the thickness of which is equal to the thickness of the side wall 32). Next, using the photoresist layer as a mask, the single crystal silicon plate is selectively removed to a predetermined depth by RIE or the like. Thus, a recess 34a is formed in the central region of the single crystal silicon plate. Finally, using a vapor deposition method or the like, a gold black layer is selectively formed on the bottom surface of the recess 34a to form the heat radiation layer 61b.

ここでは、熱放射層61bが、窪み34aの底面の全体を覆うことなく、中央領域にのみ形成されているが、これに限定されるわけではない。例えば、熱放射層61bは、窪み34aの底面の全体を覆っていてもよいし、窪み34aの底面全体と両側壁32の内面の一部とを覆っていてもよいし、窪み34aの底面全体と両側壁32の内面の全体とを覆っていてもよい。   Here, the heat radiation layer 61b is formed only in the central region without covering the entire bottom surface of the recess 34a, but is not limited thereto. For example, the heat radiation layer 61b may cover the entire bottom surface of the recess 34a, may cover the entire bottom surface of the recess 34a and part of the inner surfaces of the side walls 32, or the entire bottom surface of the recess 34a. And the entire inner surface of both side walls 32 may be covered.

最後に、図18(c)に示すように、図18(a)に示した上壁33(これはを熱反射層61aを持つ)の内面の周辺領域に、図18(b)に示した構成の両側壁32の上面を固着させると、内部にチャネル31を有するインターポーザ30aが製造される。この固着には、エポキシ系接着材67などを用いることができる。   Finally, as shown in FIG. 18C, in the peripheral region of the inner surface of the upper wall 33 (which has the heat reflection layer 61a) shown in FIG. When the upper surfaces of the side walls 32 of the configuration are fixed, an interposer 30a having a channel 31 therein is manufactured. For this fixing, an epoxy adhesive 67 or the like can be used.

上壁33と、側壁32を持つ下壁34の双方が、単結晶シリコンで形成されており、かつ、側壁32の上端面に熱放射層61bが形成されていない場合(この第2例はそうである)には、上壁33と、側壁32を持つ下壁34との接合を、シリコン−シリコン熱接合で行うことも可能である。   When both the upper wall 33 and the lower wall 34 having the side wall 32 are formed of single crystal silicon and the heat radiation layer 61b is not formed on the upper end surface of the side wall 32 (this is the case in the second example) In other words, the upper wall 33 and the lower wall 34 having the side wall 32 can be bonded by silicon-silicon thermal bonding.

チャネル31は、気密性が維持されていることが必要なので、前記した接着材など、あるいは熱接合プロセスは、チャネル31の所望の気密性が維持できるように適宜選択される。   Since the channel 31 needs to maintain airtightness, the above-described adhesive or the like or the thermal bonding process is appropriately selected so that the desired airtightness of the channel 31 can be maintained.

図18に示した第2例では、上壁33と、側壁32を持つ下壁34に単結晶シリコンを利用する場合を想定している。このため、周知の加工技術を用いて、側壁32に貫通電極36を形成することが可能であるし、上壁33と下壁34にそれぞれ1層以上の電気配線層を形成することもできる。上壁33と、側壁32を持つ下壁34の材料は、単結晶シリコンに限られず、樹脂などを使用してもよい。   In the second example shown in FIG. 18, it is assumed that single crystal silicon is used for the upper wall 33 and the lower wall 34 having the side walls 32. For this reason, it is possible to form the through electrode 36 on the side wall 32 using a known processing technique, and it is also possible to form one or more electric wiring layers on the upper wall 33 and the lower wall 34, respectively. The material of the upper wall 33 and the lower wall 34 having the side walls 32 is not limited to single crystal silicon, and a resin or the like may be used.

なお、図18(b)に示した構造をそのまま、インターポーザ30aとして使用することも可能である。この場合には、チャネル31を画定する天井部分が存在しないことになるが、この天井部分の役割は、インターポーザ30aの上位に搭載される半導体デバイス12bの下側表面が果たす。そして、熱反射層61aは、この半導体デバイス12bの下側表面に形成される。   Note that the structure shown in FIG. 18B can be used as it is as the interposer 30a. In this case, there is no ceiling portion that defines the channel 31, but the role of this ceiling portion is performed by the lower surface of the semiconductor device 12b mounted above the interposer 30a. The heat reflection layer 61a is formed on the lower surface of the semiconductor device 12b.

同様に、図18(b)の構成を上下逆転させることで、チャネル31を画定する床部分が存在しないインターポーザ30aとすることも可能である。   Similarly, the interposer 30a in which the floor portion defining the channel 31 does not exist can be obtained by turning the configuration of FIG. 18B upside down.

(第1実施形態に使用したインターポーザの製造方法の第3例)
図19は、上述した第1実施形態の積層モジュールに使用したインターポーザ30aの製造方法の第3例を示す。
(Third example of manufacturing method of interposer used in the first embodiment)
FIG. 19 shows a third example of the manufacturing method of the interposer 30a used in the laminated module of the first embodiment described above.

まず、図19(a)に示すように、下壁34となる板状の母材34'(ここでは単結晶シリコン基板)を用意する。   First, as shown in FIG. 19A, a plate-shaped base material 34 ′ (here, a single crystal silicon substrate) to be the lower wall 34 is prepared.

次に、図19(b)に示すように、周知の手法により、母材34'の左右の周辺領域に貫通電極36を複数個形成する。より具体的に言えば、RIE法でエッチングすることにより、母材34'にその厚さ方向に貫通する貫通穴を複数個形成し、これら貫通穴の内側を絶縁層(図示せず)で覆ってから、これら絶縁層の内側に導電性材料を被覆あるいは充填する。このようにして各貫通穴に導電性を付与することによって、容易に貫通電極36が得られる。その後、母材34'の表面と裏面にそれぞれ電気接続用パッド68及び69を形成し、対応する貫通電極36に電気接続する。   Next, as shown in FIG. 19B, a plurality of through electrodes 36 are formed in the left and right peripheral regions of the base material 34 ′ by a known method. More specifically, a plurality of through holes penetrating in the thickness direction are formed in the base material 34 ′ by etching by the RIE method, and the inside of these through holes is covered with an insulating layer (not shown). After that, a conductive material is coated or filled inside these insulating layers. Thus, by providing conductivity to each through hole, the through electrode 36 can be easily obtained. Thereafter, electrical connection pads 68 and 69 are formed on the front surface and the back surface of the base material 34 ′, respectively, and are electrically connected to the corresponding through electrodes 36.

次に、図19(c)に示すように、パターニングされたマスク(図示せず。これはフォトレジスト膜などからなる)を利用して、母材34'をその表面側から選択的に除去し、窪み34aを形成する。この窪み34aの形成工程では、例えば、TMAH(テトラメチルアンモニアハイドロオキサイド)やKOH(水酸化カリウム)などの異方性エッチング液が利用される。これらのエッチング液では、特定のシリコン結晶面(つまり(111)面)でエッチング速度が相対的に低くなるため、窪み34aの縁(つまり、窪み34aの底面から母材34'の表面にかけての斜面)は、露出した(111)面となる。このようにして、左右の側壁32が一体化された下壁34が得られる。   Next, as shown in FIG. 19C, the base material 34 ′ is selectively removed from the surface side by using a patterned mask (not shown; this is made of a photoresist film or the like). The depression 34a is formed. In the step of forming the recess 34a, for example, an anisotropic etching solution such as TMAH (tetramethylammonium hydroxide) or KOH (potassium hydroxide) is used. In these etching solutions, the etching rate is relatively low on a specific silicon crystal plane (that is, the (111) plane), so that the slope of the edge of the recess 34a (that is, the bottom surface of the recess 34a to the surface of the base material 34 '). ) Is the exposed (111) plane. Thus, the lower wall 34 in which the left and right side walls 32 are integrated is obtained.

続いて、下壁34の窪み34aの底面に、公知の方法で熱放射層61bを形成する。この時の状態は、図19(c)に示すとおりである。   Subsequently, the heat radiation layer 61b is formed on the bottom surface of the recess 34a of the lower wall 34 by a known method. The state at this time is as shown in FIG.

他方、図19(d)に示すように、電気接続用パッド68を露出させるための複数の開口33aを持つ上壁33を形成する。この上壁33は、板状の母材(ここでは単結晶シリコン基板)をその上側からRIE法でエッチングすることにより、容易に形成される。その後、上壁33の内面(図では下面)の所定領域に、熱反射層61aを形成する。   On the other hand, as shown in FIG. 19D, the upper wall 33 having a plurality of openings 33a for exposing the electrical connection pads 68 is formed. The upper wall 33 is easily formed by etching a plate-like base material (here, a single crystal silicon substrate) from above with an RIE method. Thereafter, the heat reflecting layer 61a is formed in a predetermined region on the inner surface (the lower surface in the drawing) of the upper wall 33.

最後に、図19(c)に示した下壁34(これは貫通電極36と電気接続用パッド68と熱放射層61bを持つ)の上に、図19(d)に示した上壁33(これは熱反射層61aを持つ)を載せて固着すると、図19(e)に示した構造を持つインターポーザ30aが得られる。この固着には、接着剤や低融点ガラスなどが用いられる。下壁34の窪み34aにより、チャネル31が形成される。チャネル31は、その入口と出口を除いて気密性を有していることが必要である。   Finally, on the lower wall 34 shown in FIG. 19C (which has the through electrode 36, the electrical connection pad 68, and the heat radiation layer 61b), the upper wall 33 shown in FIG. When this is placed and fixed, the interposer 30a having the structure shown in FIG. 19E is obtained. For this fixing, an adhesive, low melting point glass or the like is used. A channel 31 is formed by the depression 34 a of the lower wall 34. The channel 31 needs to be airtight except for its inlet and outlet.

この第3例では、インターポーザ30aの上壁33と下壁34の双方が単結晶シリコン基板から形成されているため、インターポーザ30aの表裏面に1層以上の配線層を形成することも可能である。   In the third example, since both the upper wall 33 and the lower wall 34 of the interposer 30a are formed of a single crystal silicon substrate, it is possible to form one or more wiring layers on the front and back surfaces of the interposer 30a. .

なお、図19(c)に示した構造をそのまま、インターポーザ30aとして使用することも可能である。この場合には、チャネル31を画定する天井部分が存在しないことになるが、この天井部分の役割は、インターポーザ30aの上位に搭載される半導体デバイス12bの下側表面が果たす。そして、熱反射層61aは、この半導体デバイス12bの下側表面に形成される。   Note that the structure shown in FIG. 19C can be used as it is as the interposer 30a. In this case, there is no ceiling portion that defines the channel 31, but the role of this ceiling portion is performed by the lower surface of the semiconductor device 12b mounted above the interposer 30a. The heat reflection layer 61a is formed on the lower surface of the semiconductor device 12b.

同様に、図19(b)の構成を上下逆転させることで、チャネル31を画定する床部分が存在しないインターポーザ30aとすることも可能である。   Similarly, by interposing the configuration of FIG. 19B upside down, the interposer 30a without the floor portion that defines the channel 31 can be obtained.

(第1実施形態に使用したインターポーザの製造方法の第4例)
図20は、上述した第1実施形態の積層モジュールに使用したインターポーザ30aの製造方法の第4例を示す。
(Fourth example of manufacturing method of interposer used in the first embodiment)
FIG. 20 shows a fourth example of the manufacturing method of the interposer 30a used in the laminated module of the first embodiment described above.

図20(a)〜図20(c)までの下壁34(これは貫通電極36と電気接続用パッド68及び69と熱放射層61bを持つ)の製造工程は、上述した第3例と同じであるから、その説明は省略する。   20A to 20C, the manufacturing process of the lower wall 34 (which includes the through electrode 36, the electrical connection pads 68 and 69, and the heat radiation layer 61b) is the same as the above-described third example. Therefore, the description thereof is omitted.

他方、図20(d)に示すように、下壁34の窪み34aに嵌り込む形状とされた上壁33を形成する。この上壁33は、板状の母材(ここでは単結晶シリコン基板)をその下側からRIE法でエッチングする等により、容易に形成される。その後、上壁33の内面(図では下面)の所定領域に、熱反射層61aを形成する。   On the other hand, as shown in FIG.20 (d), the upper wall 33 made into the shape fitted in the hollow 34a of the lower wall 34 is formed. The upper wall 33 is easily formed by etching a plate-like base material (here, a single crystal silicon substrate) from the lower side thereof by the RIE method. Thereafter, the heat reflecting layer 61a is formed in a predetermined region on the inner surface (the lower surface in the drawing) of the upper wall 33.

最後に、図20(c)に示した下壁34(これは貫通電極36と電気接続用パッド68及び69と熱放射層61bを持つ)の窪み34aに嵌め込むように、図20(d)に示した上壁33(これは熱反射層61aを持つ)を載せて固着すると、図20(e)に示した構造を持つインターポーザ30aが得られる。この固着には、接着材や低融点ガラスなどが用いられる。この状態では、窪み34aの内部において、上壁33の熱反射層61aと下壁34の熱放射層61bの間に隙間が形成され、それがチャネル31となる。チャネル31は、その入口と出口を除いて気密性を有していることが必要である。   Finally, as shown in FIG. 20D, the lower wall 34 shown in FIG. 20C is fitted into the recess 34a of the through electrode 36, the electrical connection pads 68 and 69, and the heat radiation layer 61b. When the upper wall 33 (having the heat reflection layer 61a) shown in FIG. 20 is placed and fixed, an interposer 30a having the structure shown in FIG. 20 (e) is obtained. An adhesive or low melting point glass is used for this fixing. In this state, a gap is formed between the heat reflecting layer 61 a of the upper wall 33 and the heat radiation layer 61 b of the lower wall 34 inside the recess 34 a, which becomes the channel 31. The channel 31 needs to be airtight except for its inlet and outlet.

この第4例でも、インターポーザ30aの上壁33と下壁34の双方が単結晶シリコン基板から形成されているため、インターポーザ30aの表裏面に1層以上の配線層を形成することも可能である。   Also in the fourth example, since both the upper wall 33 and the lower wall 34 of the interposer 30a are formed of a single crystal silicon substrate, it is possible to form one or more wiring layers on the front and back surfaces of the interposer 30a. .

この第4例では、図19に示した第3例とは異なり、上壁33のほぼ全体が下壁34の窪み34aの中に嵌り込むような構成になっており、左右の側壁32の上部の表面が上壁33で被覆されない。このため、上壁33に第3例のような開口33aを設ける必要がなく、したがって、図19に示した第3例よりも製造技術が簡便になる、という利点がある。   In the fourth example, unlike the third example shown in FIG. 19, almost the entire upper wall 33 is configured to fit into the recess 34 a of the lower wall 34, and the upper part of the left and right side walls 32. Is not covered with the upper wall 33. For this reason, it is not necessary to provide the opening 33a as in the third example on the upper wall 33. Therefore, there is an advantage that the manufacturing technique is simpler than that in the third example shown in FIG.

なお、図20(c)に示した構造をそのまま、インターポーザ30aとして使用することも可能である。この場合には、チャネル31を画定する天井部分が存在しないことになるが、この天井部分の役割は、インターポーザ30aの上位に搭載される半導体デバイス12bの下側表面が果たす。そして、熱反射層61aは、この半導体デバイス12bの下側表面に形成される。   Note that the structure shown in FIG. 20C can be used as it is as the interposer 30a. In this case, there is no ceiling portion that defines the channel 31, but the role of this ceiling portion is performed by the lower surface of the semiconductor device 12b mounted above the interposer 30a. The heat reflection layer 61a is formed on the lower surface of the semiconductor device 12b.

同様に、図20(c)の構成を上下逆転させることで、チャネル31を画定する床部分が存在しないインターポーザ30aとすることも可能である。   Similarly, by interposing the configuration of FIG. 20C upside down, the interposer 30a without the floor portion that defines the channel 31 can be obtained.

(第1実施形態に係る積層モジュールの変形例)
ここまで、熱反射層61aと熱放射層61bを有するインターポーザ30a、30b、30cと、それを組み込んだ第1実施形態に係る積層モジュール40bについて述べてきたが、この積層モジュール40bでは、これら例示したもの以外にも種々の変形例が可能である。
(Modification of the laminated module according to the first embodiment)
Up to this point, the interposers 30a, 30b, and 30c having the heat reflecting layer 61a and the heat radiation layer 61b and the laminated module 40b according to the first embodiment incorporating the same have been described. In the laminated module 40b, these are exemplified. Various modifications besides those are possible.

例えば、上位にある第2半導体デバイス12bの消費電力が、下位にある第1半導体デバイス11bの消費電力よりも大きい場合には、熱反射層61aと熱放射層61bの位置が入れ替えられる。すなわち、消費電力が大きい第2半導体デバイス12bの側に熱放射層61bが配置され、消費電力が小さい第1半導体デバイス11bの側に熱反射層61aが配置された構成とされる。また、積層モジュールは、半導体デバイスを3層以上積層した構成としてもよいし、インターポーザを挟み込む上下の半導体デバイスがそれぞれ2個以上の構成(例えば、インターポーザの上面において、同一平面内に複数個の半導体デバイスが並列配置される構成)などとしてもよい。いずれの構成においても、熱反射層61aと熱放射層61bとで、インターポーザの上下にある半導体デバイス間の熱的絶縁を行い、また、熱放射層61bから流体Lに熱を放出することで放熱効果を得ることは、共通している。   For example, when the power consumption of the upper second semiconductor device 12b is larger than the power consumption of the lower first semiconductor device 11b, the positions of the heat reflection layer 61a and the heat radiation layer 61b are switched. In other words, the heat radiation layer 61b is disposed on the second semiconductor device 12b side where the power consumption is large, and the heat reflection layer 61a is disposed on the first semiconductor device 11b side where the power consumption is small. The stacked module may have a configuration in which three or more layers of semiconductor devices are stacked, or two or more upper and lower semiconductor devices sandwiching the interposer (for example, a plurality of semiconductor devices in the same plane on the upper surface of the interposer). A configuration in which devices are arranged in parallel) may be used. In any configuration, the heat reflection layer 61a and the heat radiation layer 61b provide thermal insulation between the semiconductor devices above and below the interposer, and release heat by releasing heat from the heat radiation layer 61b to the fluid L. Getting an effect is common.

(流体の断熱膨張を利用して冷却効果を増加させる構成の第1例)
図21A〜図21Cは、流体の断熱膨張を利用して半導体デバイスの冷却効果を増加させたインターポーザ70を示す。図21Aはそのインターポーザ70の分解斜視図、図21Bはその斜視図、図21Cはその断面図である。
(First example of a configuration for increasing the cooling effect by utilizing adiabatic expansion of fluid)
21A to 21C show an interposer 70 that uses the adiabatic expansion of a fluid to increase the cooling effect of a semiconductor device. 21A is an exploded perspective view of the interposer 70, FIG. 21B is a perspective view thereof, and FIG. 21C is a sectional view thereof.

上述した第1〜第3実施形態に使用されたインターポーザ30においても、そのチャネル31の形状をインターポーザ70のチャネル71のように変えることで、インターポーザ70と同じ作用効果を得ることが可能である。   In the interposer 30 used in the first to third embodiments described above, it is possible to obtain the same operational effects as the interposer 70 by changing the shape of the channel 31 to the channel 71 of the interposer 70.

インターポーザ70は、図21A〜図21Cに示すように、矩形板状の上壁73と、同じく矩形板状の下壁74と、一対の側壁72a及び72bとを組み合わせて構成されており、それら四つの部材によって内部にチャネル71が形成されている。一対の側壁72a及び72bは、鏡面対称の形状を持っていて、それらの上流側端部から一定の範囲では幅が広く、その下流側端部から一定の範囲では幅が狭くなっている。一対の側壁72a及び72bの上流側の幅広部分と幅狭部分の間では、その幅は直線的に変化している。従って、上壁73、下壁74及び側壁72a及び72bで画定されるチャネル71は、漏斗形の平面形状を持っており、上流側領域では相対的に幅が狭く(断面積が小さく)、下流側領域では相対的に幅が広く(断面積が大きく)なっている。   As shown in FIGS. 21A to 21C, the interposer 70 is configured by combining a rectangular plate-like upper wall 73, a rectangular plate-like lower wall 74, and a pair of side walls 72a and 72b. A channel 71 is formed inside by one member. The pair of side walls 72a and 72b have a mirror-symmetric shape, and are wide in a certain range from their upstream end, and narrow in their constant range from the downstream end. Between the wide portion and the narrow portion on the upstream side of the pair of side walls 72a and 72b, the width changes linearly. Accordingly, the channel 71 defined by the upper wall 73, the lower wall 74, and the side walls 72a and 72b has a funnel-shaped planar shape, and is relatively narrow in the upstream region (small in cross-sectional area) and downstream. In the side region, the width is relatively wide (the cross-sectional area is large).

チャネル71の形状は、図21Cに明瞭に示されている通りである。すなわち、チャネル71の高さは一定であるが、その幅は一定ではなく、上流側領域では狭く、下流側領域では広くなっている。上流側領域と下流側領域の中間は、チャネル71の幅が徐々に広がる遷移領域となっている。   The shape of the channel 71 is as clearly shown in FIG. 21C. That is, the height of the channel 71 is constant, but its width is not constant, and is narrow in the upstream region and wide in the downstream region. An intermediate region between the upstream region and the downstream region is a transition region where the width of the channel 71 gradually increases.

流体Lは、矢印75aで示すように、相対的に狭い上流側開口(入口)からインターポーザ70のチャネル71に流入し、矢印75bで示すように、相対的に広い下流側開口(出口)から流出する。チャネル71の幅は、上流側端部から一定範囲を過ぎた箇所で急拡大しているため、流体Lはチャネル71を通過する途中で断熱膨張を引き起こし、温度が低下する。その結果、チャネル71内の温度が低下する。すなわち、インターポーザ70は、それ自体が冷却(吸熱)作用を持つから、断熱膨張を利用しない場合に比べて、半導体デバイスの冷却作用が向上する。   The fluid L flows from the relatively narrow upstream opening (inlet) into the channel 71 of the interposer 70 as shown by the arrow 75a, and flows out from the relatively wide downstream opening (outlet) as shown by the arrow 75b. To do. Since the width of the channel 71 suddenly expands at a location beyond a certain range from the upstream end, the fluid L causes adiabatic expansion while passing through the channel 71, and the temperature decreases. As a result, the temperature in the channel 71 decreases. That is, since the interposer 70 itself has a cooling (endothermic) action, the cooling action of the semiconductor device is improved as compared with the case where adiabatic expansion is not used.

図21A〜図21Cに示した構造を、ここでは「断熱膨張構造」と呼ぶ。この「断熱膨張構造」は、図14に示した上記第1〜第3実施形態の「放射・反射構造」と組み合わせてもよい。そうすると、流体Lによる冷却(吸熱)作用をいっそう増すことができる。この場合、チャネル71の天井部分を形成する上壁73に熱反射層61aが配置され、チャネル71の床部分を形成する下壁74に熱放射層61bが配置される。熱反射層61aと熱放射層61bの配置箇所と配置範囲は、上記第1〜第3実施形態で述べたのと同様にすればよい。   The structure shown in FIGS. 21A to 21C is referred to herein as a “adiabatic expansion structure”. This “adiabatic expansion structure” may be combined with the “radiation / reflection structure” of the first to third embodiments shown in FIG. 14. Then, the cooling (endothermic) action by the fluid L can be further increased. In this case, the heat reflection layer 61 a is disposed on the upper wall 73 that forms the ceiling portion of the channel 71, and the heat radiation layer 61 b is disposed on the lower wall 74 that forms the floor portion of the channel 71. The arrangement location and arrangement range of the heat reflection layer 61a and the heat radiation layer 61b may be the same as those described in the first to third embodiments.

図22Aは、以上のような構成と作用を持つインターポーザ70を、図2A及び図2Bに示したボンディングモジュールに組み込んで構成された、積層モジュールの実装構造の例を示す。図22Bは、インターポーザ70のチャネル71を示す。   FIG. 22A shows an example of a stacked module mounting structure configured by incorporating the interposer 70 having the above-described configuration and operation into the bonding module shown in FIGS. 2A and 2B. FIG. 22B shows the channel 71 of the interposer 70.

図22Aに示した積層モジュールの実装構造は、インターポーザ20に代えてインターポーザ70が使用されている点を除き、図2A及び図2Bに示したボンディングモジュールと同じであるから、その説明は省略する。図22Aにおいて、流体Lは、紙面の前方から後方に向かって、その紙面に垂直方向に流れる。   The stacked module mounting structure shown in FIG. 22A is the same as the bonding module shown in FIGS. 2A and 2B except that an interposer 70 is used in place of the interposer 20, and the description thereof will be omitted. In FIG. 22A, the fluid L flows in the direction perpendicular to the paper surface from the front to the rear of the paper.

図22Aの実装構造では、下位にある第1半導体デバイス11aと上位にある第2半導体デバイス12aの間に、「断熱膨張構造」を持つインターポーザ70が配置されている。図22Bに示すように、流体Lをインターポーザ70の狭い入口からチャネル71に流入させると、流体Lはまず、上流側端部から一定範囲の幅広(断面積が相対的に大きい)の第1領域71aに入る。流体Lは、続いて、幅が徐々に増大する遷移領域を通って、下流側端部から一定の範囲の幅狭(断面積が相対的に小さい)の第2領域71bに入り、その広い出口を通ってチャネル71から流出する。流体Lは、第1領域71aを通過すると、急激に圧力が下がるため、断熱膨張しながら第2領域71bに到達する。その結果、流体Lの温度が低下する。   In the mounting structure of FIG. 22A, an interposer 70 having a “adiabatic expansion structure” is disposed between the lower first semiconductor device 11a and the upper second semiconductor device 12a. As shown in FIG. 22B, when the fluid L flows into the channel 71 from the narrow inlet of the interposer 70, the fluid L is first a first region having a wide range (relatively large cross-sectional area) from the upstream end. Enter 71a. Subsequently, the fluid L passes through a transition region where the width gradually increases, and enters the second region 71b having a narrow width (relatively small cross-sectional area) within a certain range from the downstream end, and its wide outlet. Through channel 71. When the fluid L passes through the first region 71a, the pressure rapidly decreases, and thus reaches the second region 71b while adiabatic expansion. As a result, the temperature of the fluid L decreases.

第1半導体デバイス11aと第2半導体デバイス12aでの発熱がないと、チャネル71から流出時の流体Lの温度は、チャネル71への流入時の流体Lの温度よりも低くなる。第1半導体デバイス11aと第2半導体デバイス12aでの発熱があると、これらの熱は流体Lによって吸収されるので、第1半導体デバイス11aと第2半導体デバイス12aからの熱は効果的に放出される。   If there is no heat generation in the first semiconductor device 11a and the second semiconductor device 12a, the temperature of the fluid L when flowing out of the channel 71 is lower than the temperature of the fluid L when flowing into the channel 71. If heat is generated in the first semiconductor device 11a and the second semiconductor device 12a, these heats are absorbed by the fluid L, so that the heat from the first semiconductor device 11a and the second semiconductor device 12a is effectively released. The

(流体の断熱膨張を利用して冷却効果を増加させる構成の第2例)
図23Aは、図21A〜図21Cに示されたインターポーザ70を、図3A及び図3Bに示した貫通電極モジュールに組み込んで構成された、積層モジュールの実装構造を示す。図23Bは、インターポーザ70のチャネル71を示す。
(Second example of a configuration for increasing the cooling effect by utilizing adiabatic expansion of fluid)
FIG. 23A shows a stacked module mounting structure in which the interposer 70 shown in FIGS. 21A to 21C is incorporated in the through electrode module shown in FIGS. 3A and 3B. FIG. 23B shows the channel 71 of the interposer 70.

図23Aに示した実装構造は、インターポーザ30に代えてインターポーザ70が使用されている点を除き、図3A及び図3Bに示したボンディングモジュールと同じであるから、その説明は省略する。図23Aにおいて、流体Lは、紙面の前方から後方に向かって、その紙面に垂直方向に流れる。   The mounting structure shown in FIG. 23A is the same as the bonding module shown in FIGS. 3A and 3B except that an interposer 70 is used in place of the interposer 30, and the description thereof will be omitted. In FIG. 23A, the fluid L flows in the direction perpendicular to the paper surface from the front to the rear of the paper.

図23Aの実装構造においても、下位にある第1半導体デバイス11bと上位にある第2半導体デバイス12bの間に、「断熱膨張構造」を持つインターポーザ70が配置されているから、図22Aの実装構造の場合と同様に、第1領域71aを通過すると、流体Lの圧力が急激に低下し、断熱膨張しながら第2領域71bに到達する。その結果、流体Lの温度が低下する。   Also in the mounting structure of FIG. 23A, the interposer 70 having the “adiabatic expansion structure” is disposed between the lower first semiconductor device 11b and the upper second semiconductor device 12b. As in the case of, when passing through the first region 71a, the pressure of the fluid L rapidly decreases and reaches the second region 71b while adiabatically expanding. As a result, the temperature of the fluid L decreases.

第1半導体デバイス11bと第2半導体デバイス12bでの発熱がないと、チャネル71から流出時の流体Lの温度は、チャネル71への流入時の流体Lの温度よりも低くなる。第1半導体デバイス11bと第2半導体デバイス12bでの発熱があると、これらの熱は流体Lによって吸収されるので、第1半導体デバイス11bと第2半導体デバイス12bからの熱は効果的に放出される。   If there is no heat generation in the first semiconductor device 11b and the second semiconductor device 12b, the temperature of the fluid L when flowing out of the channel 71 is lower than the temperature of the fluid L when flowing into the channel 71. When heat is generated in the first semiconductor device 11b and the second semiconductor device 12b, these heat is absorbed by the fluid L, so that the heat from the first semiconductor device 11b and the second semiconductor device 12b is effectively released. The

(流体の断熱膨張を利用して冷却効果を増加させる構成の変形例)
図24A及び図24Bと図25A及び図25Bは、上述した、流体の断熱膨張を利用して冷却効果を増加させる構成の第1例と第2例の変形例を示す。図24A及び図24Bはチャネル71が1個の例を、図25A及び図25Bはチャネル71が2個の例を示している。
(Modification of the configuration that increases the cooling effect by utilizing adiabatic expansion of fluid)
FIG. 24A and FIG. 24B and FIG. 25A and FIG. 25B show modifications of the first example and the second example of the configuration that increases the cooling effect by utilizing the adiabatic expansion of the fluid described above. 24A and 24B show an example with one channel 71, and FIGS. 25A and 25B show an example with two channels 71. FIG.

これらの図において、符号76は、幅狭(断面積が相対的に小さい)の第1領域71aと幅広(断面積が相対的に大きい)の第2領域71bの間にあり、チャネル71の幅(断面積)が増大(変化)する、すなわち、チャネル71に流入した流体Lが断熱膨張を起こし、流体Lの温度が低下する遷移領域を示す。   In these drawings, reference numeral 76 is between the first region 71 a having a narrow width (relatively small cross-sectional area) and the second region 71 b having a wide width (relatively large cross-sectional area), and the width of the channel 71. (Cross-sectional area) increases (changes), that is, the transition region where the fluid L flowing into the channel 71 undergoes adiabatic expansion and the temperature of the fluid L decreases.

図24A(a)の例では、上流側端部からチャネル71に入った流体Lは、まず、幅(断面積)が一定の第1領域71aに入り、続いて、幅(断面積)が徐々に増大する遷移領域76を通って、幅(断面積)が一定の第2領域71bに入る。そして、第2領域71bの幅広の出口を通って、チャネル71から外部に流出する。流体Lは、遷移領域76で急激に圧力が下がり、断熱膨張しながら第2領域71bに到達する。その結果、流体Lの温度が低下する。   In the example of FIG. 24A (a), the fluid L that has entered the channel 71 from the upstream end first enters the first region 71a having a constant width (cross-sectional area), and then gradually increases in width (cross-sectional area). The second region 71b having a constant width (cross-sectional area) is passed through the transition region 76 that increases to a predetermined value. Then, it flows out from the channel 71 through the wide outlet of the second region 71b. The fluid L suddenly drops in the transition region 76 and reaches the second region 71b while adiabatic expansion. As a result, the temperature of the fluid L decreases.

図24A(b)の例では、第1領域71aの上流側端部から第2領域71bの下流側端部まで、幅(断面積)が一定割合で徐々に増加しているので、流体Lは、チャネル71(第1領域71a)に流入した瞬間に断熱膨張を起こす。   In the example of FIG. 24A (b), the width (cross-sectional area) gradually increases at a constant rate from the upstream end of the first region 71a to the downstream end of the second region 71b. Then, adiabatic expansion occurs at the moment when it flows into the channel 71 (first region 71a).

図24A(c)の例では、図24A(a)の例と同様であるが、上流側の第1領域71aの位置が、チャネル71(インターポーザ70)の中央線に対して幅方向にずれて配置されているので、流体Lは、あたかも、斜め方向(図はで左下から右上の方向)に流れるように見える。   The example of FIG. 24A (c) is the same as the example of FIG. 24A (a), but the position of the first region 71a on the upstream side is shifted in the width direction with respect to the center line of the channel 71 (interposer 70). Since it is arranged, the fluid L appears to flow in an oblique direction (in the figure, from the lower left to the upper right).

図24B(d)の例では、図24A(a)の例と同様であるが、第1領域71aと第2領域71bが、図24(a)の例よりも近接して配置されている、換言すれば、第1領域71aから第2領域71bまでの幅(断面積)の変化がより急激になっている点で異なる。この例では、断熱膨張が図24A(a)の例よりも急激に起こるため、流体Lの温度低下がいっそう大きくなる。   The example of FIG. 24B (d) is the same as the example of FIG. 24A (a), but the first region 71a and the second region 71b are arranged closer to each other than the example of FIG. In other words, the difference is that the change in the width (cross-sectional area) from the first region 71a to the second region 71b is more rapid. In this example, since the adiabatic expansion occurs more rapidly than in the example of FIG. 24A (a), the temperature drop of the fluid L becomes even greater.

図24B(e)の例では、図24A(a)の例と同様であるが、第1領域71aと第2領域71bの間、つまり遷移領域76に、幅(断面積)が第1領域71aより小さい箇所(絞り部)を設けている点が異なる。この例では、流体Lは、絞り部でいったん加圧されてから断熱膨張する。   The example of FIG. 24B (e) is the same as the example of FIG. 24A (a), but the first region 71a has a width (cross-sectional area) between the first region 71a and the second region 71b, that is, in the transition region 76. The difference is that a smaller portion (throttle portion) is provided. In this example, the fluid L is adiabatically expanded after being pressurized once at the throttle portion.

図24A及び図24Bに示したように、チャネル71の形状には特段の制限はない。必要とされる遷移領域76の位置に応じて、チャネル71の形状を決定することができる。すなわち、チャネル71を有するインターポーザ70の上下に配置された半導体デバイス(図24A及び図24Bでは省略)の発熱状況に応じて、遷移領域76を配置することができる。   As shown in FIGS. 24A and 24B, the shape of the channel 71 is not particularly limited. Depending on the required position of the transition region 76, the shape of the channel 71 can be determined. That is, the transition region 76 can be arranged according to the heat generation state of the semiconductor devices (not shown in FIGS. 24A and 24B) arranged above and below the interposer 70 having the channel 71.

一般に、半導体デバイスでの発熱は、当該半導体デバイスを構成するチップの全面で起こることはない。例えば、演算回路、出力回路などで消費電力が大きく、発熱もこれらの回路が配置された領域(ホットスポット)で主に発生する。このため、遷移領域76をこれらの回路に対応する領域(上位または下位でこれらの回路と重なる箇所)に配置することが好ましい。この場合、発熱が当該チップの全面に拡散する前に流体Lで吸熱することができる、という利点がある。   In general, heat generation in a semiconductor device does not occur on the entire surface of a chip constituting the semiconductor device. For example, power consumption is large in an arithmetic circuit, an output circuit, etc., and heat generation is mainly generated in a region (hot spot) where these circuits are arranged. For this reason, it is preferable to arrange the transition region 76 in a region corresponding to these circuits (a portion overlapping with these circuits in the upper or lower order). In this case, there is an advantage that heat can be absorbed by the fluid L before the heat is diffused over the entire surface of the chip.

図25A(a)の例では、同じ形状のチャネル71を隣接して2個設けている。流体Lの流入口は2カ所あり、流体Lの流出口も2カ所ある。つまり、二つのチャネル71は互いに独立している。   In the example of FIG. 25A (a), two channels 71 having the same shape are provided adjacent to each other. There are two fluid L inlets and two fluid L outlets. That is, the two channels 71 are independent of each other.

図25A(b)の例では、一方(図では左側)のチャネル71は、図25A(a)の例と同じであるが、他方(図では右側)のチャネル71は、遷移領域76が下流側(図では上方)にずれて配置されている。流体Lの流入口は2カ所あり、流体Lの流出口も2カ所ある。つまり、二つのチャネル71は互いに独立している。   In the example of FIG. 25A (b), one (left side in the figure) channel 71 is the same as the example in FIG. 25A (a), but the other (right side in the figure) channel 71 has a transition region 76 downstream. They are shifted (upward in the figure). There are two fluid L inlets and two fluid L outlets. That is, the two channels 71 are independent of each other.

図25B(c)の例では、図25A(a)の二つのチャネルの流入口を結合して1カ所にしたものである。チャネル71は、インターポーザ70の内部で二つに分岐されてから、二つの流出口に繋がっている。したがって、二つのチャネル71は、インターポーザ70の内部で互いに連結されている。   In the example of FIG. 25B (c), the inlets of the two channels in FIG. 25A (a) are combined into one place. The channel 71 is branched into two inside the interposer 70 and then connected to the two outlets. Therefore, the two channels 71 are connected to each other inside the interposer 70.

図25B(d)の例では、図25B(c)と同様に、二つのチャネルの流入口を結合して1カ所にしたものであるが、一方(図では左側)のチャネル71は、遷移領域76が上流側(図では下方)にずれて配置され、他方(図では右側)のチャネル71は、遷移領域76が下流側(図では上方)にずれて配置されている点が異なる。この例でも、二つのチャネル71は、インターポーザ70の内部で互いに連結されている。   In the example of FIG. 25B (d), the inlets of the two channels are combined into one place as in FIG. 25B (c), but one channel 71 (the left side in the figure) has a transition region. 76 differs in that the channel 71 is arranged on the upstream side (downward in the figure), and the channel 71 on the other side (right side in the figure) differs in that the transition region 76 is arranged on the downstream side (upward in the figure). Also in this example, the two channels 71 are connected to each other inside the interposer 70.

図25A及び図25Bでは、チャネル71と遷移領域76がそれぞれ2個の例が示されているが、チャネル71と遷移領域76の数には制限がない。チャネル71と遷移領域76をそれぞれ3個あるいはそれ以上としてもよい。半導体デバイスの発熱状況(例えば、発熱が大きい領域がいくつ存在するか)に応じて、チャネル71の形状と遷移領域76の数と配置を任意に選択することができる。   In FIG. 25A and FIG. 25B, an example in which there are two channels 71 and transition regions 76 is shown, but the number of channels 71 and transition regions 76 is not limited. Three or more channels 71 and transition regions 76 may be provided. The shape of the channel 71 and the number and arrangement of the transition regions 76 can be arbitrarily selected in accordance with the heat generation state of the semiconductor device (for example, how many regions with large heat generation exist).

(流体の断熱膨張を利用したインターポーザの製造方法の第1例)
図26A及び図26Bは、流体の断熱膨張を利用した上記インターポーザ70の製造方法の第1例を示す。
(First example of manufacturing method of interposer using adiabatic expansion of fluid)
26A and 26B show a first example of a method for manufacturing the interposer 70 using adiabatic expansion of fluid.

この製造方法では、まず、図26A(a)及び図26B(a)に示すように、矩形板状の上壁73を用意する。他方、図26A(b)及び図26B(b)に示すように、矩形板状の下壁74を用意し、その表面に左右の側壁72a及び72bを形成する。側壁72a及び72bにより、漏斗形の平面形状を持つ窪み74aが下壁74の表面に形成される。   In this manufacturing method, first, as shown in FIGS. 26A (a) and 26B (a), an upper wall 73 having a rectangular plate shape is prepared. On the other hand, as shown in FIGS. 26A (b) and 26B (b), a rectangular plate-like lower wall 74 is prepared, and left and right side walls 72a and 72b are formed on the surface thereof. By the side walls 72 a and 72 b, a recess 74 a having a funnel-shaped planar shape is formed on the surface of the lower wall 74.

その後、図26A(c)及び図26B(c)に示すように、上壁73を左右の側壁72a及び72bの表面に接合すれば、図21A〜図21Cに示した断熱膨張構造を持つインターポーザ70が製造される。窪み74aの上面は、上壁73で塞がれて、チャネル71となる。   After that, as shown in FIGS. 26A (c) and 26B (c), if the upper wall 73 is joined to the surfaces of the left and right side walls 72a and 72b, the interposer 70 having the adiabatic expansion structure shown in FIGS. 21A to 21C. Is manufactured. The upper surface of the recess 74 a is blocked by the upper wall 73 to form a channel 71.

上壁73と下壁74の材料は、好ましくは単結晶シリコンなどとされ、側壁72a及び72bの材料は、好ましくはガラス、単結晶シリコン、樹脂、あるいはフォトレジスト(SU−8など)などとされるが、これら以外の材料であっても構わない。上壁73と下壁74と側壁72a及び72bは、好ましくは接着剤などで接合されるが、これに限らない。他の周知の手法も使用可能である。   The material of the upper wall 73 and the lower wall 74 is preferably single crystal silicon or the like, and the material of the side walls 72a and 72b is preferably glass, single crystal silicon, resin, or photoresist (SU-8 or the like). However, other materials may be used. The upper wall 73, the lower wall 74, and the side walls 72a and 72b are preferably joined by an adhesive or the like, but are not limited thereto. Other known techniques can also be used.

なお、図26A及び図26Bでは、チャネル71が1個とされているが、これに限らず、24A及び図24Bと図25A及び図25Bに例示したように、2個以上のチャネル71を設けてもよい
また、上壁73または下壁74を省略することが可能である。例えば、図26A(b)及び図26B(b)に示した構造をそのままインターポーザ70として使用することができる。この場合、天井がない(上面が開口された)インターポーザ70となるので、上位に配置される半導体デバイスの下面を天井として利用する。同様に、図26A(b)及び図26B(b)に示した構造を上下反転させれば、床がない(下面が開口された)インターポーザ70となるので、下位に配置される半導体デバイスの上面を天井として利用する。
In FIGS. 26A and 26B, the number of the channels 71 is one. However, the present invention is not limited to this, and two or more channels 71 are provided as illustrated in FIGS. 24A and 24B and FIGS. 25A and 25B. Also, the upper wall 73 or the lower wall 74 can be omitted. For example, the structure shown in FIGS. 26A (b) and 26B (b) can be used as the interposer 70 as it is. In this case, since the interposer 70 does not have a ceiling (the upper surface is opened), the lower surface of the semiconductor device disposed at the upper level is used as the ceiling. Similarly, if the structure shown in FIGS. 26A (b) and 26B (b) is turned upside down, the interposer 70 without a floor (opened at the lower surface) can be obtained. Is used as a ceiling.

(流体の断熱膨張を利用したインターポーザの製造方法の第2例)
図27A及び図27Bは、流体の断熱膨張を利用した上記インターポーザ70の製造方法の第2例を示す。
(Second example of manufacturing method of interposer using adiabatic expansion of fluid)
27A and 27B show a second example of a method for manufacturing the interposer 70 using adiabatic expansion of fluid.

この製造方法では、まず、図27A(a)及び図27B(a)に示すように、表面に左右の側壁72a及び72bが一体的に形成された矩形の下壁74を用意する。側壁72a及び72bにより、下壁74の表面側に、漏斗形の平面形状を持つ窪み74aが形成されている。下壁74と側壁72a及び72bの材料は、好ましくは単結晶シリコンとされ、窪み74aは、例えば、湿式エッチング(異方性エッチングを含む)や乾式エッチングなどで、下壁74の表面側を選択的に除去することで形成される。   In this manufacturing method, first, as shown in FIGS. 27A (a) and 27B (a), a rectangular lower wall 74 having left and right side walls 72a and 72b integrally formed on the surface is prepared. A recess 74a having a funnel-shaped planar shape is formed on the surface side of the lower wall 74 by the side walls 72a and 72b. The material of the lower wall 74 and the side walls 72a and 72b is preferably single crystal silicon, and the depression 74a is selected on the surface side of the lower wall 74 by, for example, wet etching (including anisotropic etching) or dry etching. It is formed by removing it.

その後、図27A(b)及び図27B(b)に示すように、接着剤などを用いて、上壁73を左右の側壁72a及び72bの表面に接合すると、図21A〜図21Cに示した断熱膨張構造を持つインターポーザ70が製造される。窪み74aの上面は、上壁73で塞がれてチャネル71となる。上壁73がガラスである場合には、静電接合などを利用して接合・一体化することができる。上壁73が単結晶シリコンである場合には、シリコン・シリコン接合で一体化することもできる。   Then, as shown in FIGS. 27A (b) and 27B (b), when the upper wall 73 is joined to the surfaces of the left and right side walls 72a and 72b using an adhesive or the like, the heat insulation shown in FIGS. 21A to 21C. The interposer 70 having an expansion structure is manufactured. The upper surface of the recess 74 a is blocked by the upper wall 73 to form a channel 71. When the upper wall 73 is glass, it can be joined and integrated using electrostatic bonding or the like. When the upper wall 73 is made of single crystal silicon, it can be integrated by a silicon-silicon junction.

なお、図27A及び図27Bでは、チャネル71が1個とされているが、これに限らず、24A及び図24Bと図25A及び図25Bに例示したように、2個以上のチャネル71を設けてもよい。   27A and 27B, the number of the channels 71 is one. However, the present invention is not limited to this, and two or more channels 71 are provided as illustrated in FIGS. 24A and 24B and FIGS. 25A and 25B. Also good.

また、上壁73または下壁74を省略することが可能である。例えば、図27A(a)及び図27B(a)に示した構造をそのままインターポーザ70として使用することができる。この場合、天井がない(上面が開口された)インターポーザ70となるので、上位に配置される半導体デバイスの下面を天井として利用する。同様に、図27A(a)及び図27B(a)に示した構造を上下反転させれば、床がない(下面が開口された)インターポーザ70となるので、下位に配置される半導体デバイスの上面を天井として利用する。   Further, the upper wall 73 or the lower wall 74 can be omitted. For example, the structure shown in FIGS. 27A (a) and 27B (a) can be used as the interposer 70 as it is. In this case, since the interposer 70 does not have a ceiling (the upper surface is opened), the lower surface of the semiconductor device disposed at the upper level is used as the ceiling. Similarly, if the structure shown in FIGS. 27A (a) and 27B (a) is turned upside down, the interposer 70 without a floor (opened at the lower surface) can be obtained. Is used as a ceiling.

(流体の断熱膨張を利用したインターポーザの製造方法の第3例)
図28A及び図28Bは、流体の断熱膨張を利用した上記インターポーザ70の製造方法の第3例を示す。
(Third example of manufacturing method of interposer using adiabatic expansion of fluid)
28A and 28B show a third example of the method for manufacturing the interposer 70 using the adiabatic expansion of fluid.

この製造方法では、まず、図28A(a)及び図28B(a)に示すように、電気接続のためのパッド78及び79と貫通電極77を有する矩形板状の下壁74を用意する。パッド78は下壁74の表面に形成され、パッド79は下壁74の裏面に形成されている。各貫通電極77は、下壁74を貫通して、対応するパッド78及び79まで達している。図28B(a)より明らかなように、パッド78及び79と貫通電極77は、チャネル71の上流側端部の近傍のみにチャネル71と重ならないように形成されている。下壁74は、好ましくは、単結晶シリコンで形成される。   In this manufacturing method, first, as shown in FIGS. 28A (a) and 28B (a), a rectangular plate-like lower wall 74 having pads 78 and 79 for electrical connection and a through electrode 77 is prepared. The pad 78 is formed on the surface of the lower wall 74, and the pad 79 is formed on the back surface of the lower wall 74. Each through-electrode 77 passes through the lower wall 74 and reaches the corresponding pads 78 and 79. As is clear from FIG. 28B (a), the pads 78 and 79 and the through electrode 77 are formed so as not to overlap the channel 71 only in the vicinity of the upstream end portion of the channel 71. The lower wall 74 is preferably made of single crystal silicon.

次に、図28A(b)及び図28B(b)に示すように、下壁74の表面を選択的に除去し、漏斗形の平面形状を持つ窪み74aを形成する。この時、窪み74aの左右両側には、下壁74の残存部によって一対の側壁72a及び72bが形成される。窪み74aは、パッド78及び79とは重ならず、パッド78及び79と貫通電極77は、側壁72a及び72bに配置される。下壁74が単結晶シリコン製であれば、窪み74aは、例えば、湿式エッチング(異方性エッチングを含む)や乾式エッチングなどで形成されることができる。   Next, as shown in FIGS. 28A (b) and 28B (b), the surface of the lower wall 74 is selectively removed to form a recess 74a having a funnel-shaped planar shape. At this time, a pair of side walls 72a and 72b are formed by the remaining portions of the lower wall 74 on both the left and right sides of the recess 74a. The recess 74a does not overlap the pads 78 and 79, and the pads 78 and 79 and the through electrode 77 are disposed on the side walls 72a and 72b. If the lower wall 74 is made of single crystal silicon, the recess 74a can be formed by, for example, wet etching (including anisotropic etching) or dry etching.

その後、図28A(c)及び図28B(c)に示すように、複数の開口73aを有する矩形板状の上壁73を用意する。開口73aは、下壁74の各々のパッド78に対応する位置に配置されている。上壁73が単結晶シリコン製であれば、開口73aは、例えば、湿式エッチング(異方性エッチングを含む)や乾式エッチングなどで形成される。   Thereafter, as shown in FIGS. 28A (c) and 28B (c), a rectangular plate-like upper wall 73 having a plurality of openings 73a is prepared. The opening 73 a is disposed at a position corresponding to each pad 78 of the lower wall 74. If the upper wall 73 is made of single crystal silicon, the opening 73a is formed by, for example, wet etching (including anisotropic etching) or dry etching.

最後に、図28A(d)及び図28B(d)に示すように、接着剤などを用いて、上壁73を下壁74に接合する。上壁73と下壁74がいずれも単結晶シリコン製であれば、シリコン・シリコン接合で接合することも可能である。上壁73がガラスである場合には、静電接合などで接合することができる。   Finally, as shown in FIGS. 28A (d) and 28B (d), the upper wall 73 is joined to the lower wall 74 using an adhesive or the like. If the upper wall 73 and the lower wall 74 are both made of single crystal silicon, they can be bonded by silicon-silicon bonding. When the upper wall 73 is glass, it can be joined by electrostatic joining or the like.

なお、図28A及び図28Bでは、チャネル71が1個とされているが、24A及び図24Bと図25A及び図25Bに例示したように、2個以上のチャネル71を設けてもよい。   In FIGS. 28A and 28B, the number of the channels 71 is one. However, as illustrated in FIGS. 24A and 24B and FIGS. 25A and 25B, two or more channels 71 may be provided.

また、上壁73または下壁74を省略することが可能である。例えば、図28A(b)及び図28B(b)に示した構造をそのままインターポーザ70として使用することができる。この場合、天井がない(上面が開口された)インターポーザ70となるので、上位に配置される半導体デバイスの下面を天井として利用する。同様に、図28A(b)及び図28B(b)に示した構造を上下反転させれば、床がない(下面が開口された)インターポーザ70となるので、下位に配置される半導体デバイスの上面を天井として利用する。   Further, the upper wall 73 or the lower wall 74 can be omitted. For example, the structure shown in FIGS. 28A (b) and 28B (b) can be used as the interposer 70 as it is. In this case, since the interposer 70 does not have a ceiling (the upper surface is opened), the lower surface of the semiconductor device disposed at the upper level is used as the ceiling. Similarly, if the structure shown in FIGS. 28A (b) and 28B (b) is turned upside down, the interposer 70 without the floor (the lower surface is opened) can be obtained, so that the upper surface of the semiconductor device disposed below is provided. Is used as a ceiling.

(積層モジュールに基板とカバーを付加する構成例)
図29は、図23Aに示した積層モジュールに、基板10とカバー82を付加する場合の構成例(実装構造例)を示す。基板10の上には、図23Aに示した構成を持つ積層モジュール80が搭載されており、カバー82は、積層モジュール80の全体を包含するように、カバー82の脚部85を用いて基板10上に固定される。カバー82は、インレット83とアウトレット84を有している。インレット83は、「断熱膨張構造」を持つインターポーザ70の上流側(流体Lが流入する側)に配置され、アウトレット84は、インターポーザ70の下流側(流体Lが流出する側)に配置されている。
(Configuration example of adding a substrate and cover to a laminated module)
FIG. 29 shows a configuration example (mounting structure example) when the substrate 10 and the cover 82 are added to the stacked module shown in FIG. 23A. A laminated module 80 having the configuration shown in FIG. 23A is mounted on the substrate 10, and the cover 82 uses the legs 85 of the cover 82 so as to include the entire laminated module 80. Fixed on top. The cover 82 has an inlet 83 and an outlet 84. The inlet 83 is disposed on the upstream side (the side into which the fluid L flows) of the interposer 70 having the “adiabatic expansion structure”, and the outlet 84 is disposed on the downstream side (the side on which the fluid L flows out) of the interposer 70. .

図29では、積層モジュール80の下位に配置された第1半導体デバイス11と、積層モジュール80の上位に配置された第2半導体デバイス12と、両半導体デバイス11及び12の間に配置されたインターポーザ70の大きさが互いに等しくない場合が例示されている。しかし、これらの大きさの関係に制限はない。また、2個以上の第1半導体デバイス11がインターポーザ70の下位に配置された構成としてもよいし、2個以上の第2半導体デバイス12がインターポーザ70の上位に配置された構成としてもよいし、より多くの段数構成(図29の積層モジュール80は3段である)を持つ構成としてもよい。   In FIG. 29, the first semiconductor device 11 disposed below the stacked module 80, the second semiconductor device 12 disposed above the stacked module 80, and the interposer 70 disposed between the semiconductor devices 11 and 12. The case where the magnitude | size of is not mutually equal is illustrated. However, there is no restriction on the relationship between these sizes. Further, two or more first semiconductor devices 11 may be arranged below the interposer 70, or two or more second semiconductor devices 12 may be arranged above the interposer 70. A configuration having a larger number of stages (the stacked module 80 in FIG. 29 has three stages) may be employed.

図29の構成例は、図22Aに示した積層モジュールに、基板10とカバー82を付加する場合にも適用可能である。この場合、積層モジュール80がボンディングモジュールに代わるだけであり、それ以外の構成は同じである。   The configuration example of FIG. 29 is also applicable when the substrate 10 and the cover 82 are added to the stacked module shown in FIG. 22A. In this case, the laminated module 80 only replaces the bonding module, and the other configurations are the same.

(積層モジュールへの流体供給)
図30は、本発明に係る積層モジュールへの流体供給システムの一例を示す。
(Fluid supply to laminated module)
FIG. 30 shows an example of a fluid supply system to the laminated module according to the present invention.

図30において、積層モジュール80に内蔵されたインターポーザ70のチャネル71の上流側開口には、カバー82のインレット83が連通し、その下流側開口には、カバー82のアウトレット84が連通している。90はコンプレッサ、91はコンプレッサ90を駆動する動力源(通常はモータ)である。コンプレッサ90は、配管T3を介してインレット83に接続されている。アウトレット84は、配管T4を介してコンプレッサ90に接続されている。   In FIG. 30, the inlet 83 of the cover 82 communicates with the upstream opening of the channel 71 of the interposer 70 built in the laminated module 80, and the outlet 84 of the cover 82 communicates with the downstream opening. Reference numeral 90 denotes a compressor, and 91 denotes a power source (usually a motor) that drives the compressor 90. The compressor 90 is connected to the inlet 83 via the pipe T3. The outlet 84 is connected to the compressor 90 via the pipe T4.

コンプレッサ90で加圧圧縮された流体(ここでは気体)Lは、配管T3を介してインレット83に導かれ、カバー82の内部の上流側空間に入る。その後、流体Lは、インターポーザ70のチャネル71を通過してカバー82の内部の下流側空間に移動する。そして、アウトレット84を介して下流側空間から外部に流出する。こうして流出した流体Lは、配管T4を介してコンプレッサ90まで戻される。配管T4を流れる流体Lは、積層モジュール80内で発生する熱を吸収し、その温度が高くなっているため、さらには、コンプレッサ90内では加圧(断熱圧縮である)により流体Lの温度が上がるため、コンプレッサ90では流体Lの温度を低下させる機能(流体冷却機能)が付属していることが好ましい。しかし、流体冷却機能は必須ではなく、省略可能である。例えば、配管T3とT4が比較的温度が低い環境に置かれている場合には、当該流体冷却機能は不要になることがあるからである。   The fluid (here, gas) L pressurized and compressed by the compressor 90 is guided to the inlet 83 via the pipe T3 and enters the upstream space inside the cover 82. Thereafter, the fluid L passes through the channel 71 of the interposer 70 and moves to the downstream space inside the cover 82. Then, it flows out from the downstream space to the outside via the outlet 84. The fluid L that has flowed out in this manner is returned to the compressor 90 via the pipe T4. Since the fluid L flowing through the pipe T4 absorbs heat generated in the laminated module 80 and its temperature is high, the temperature of the fluid L is further increased by pressurization (adiabatic compression) in the compressor 90. Therefore, the compressor 90 preferably has a function (fluid cooling function) for reducing the temperature of the fluid L. However, the fluid cooling function is not essential and can be omitted. For example, if the pipes T3 and T4 are placed in an environment where the temperature is relatively low, the fluid cooling function may be unnecessary.

流体Lとして液体が使用される場合は、コンプレッサ90に代えてポンプが使用される。   When a liquid is used as the fluid L, a pump is used instead of the compressor 90.

本発明は、消費電力の大きい半導体デバイスの動作温度の上昇を抑えて安定に動作させることが必要な、任意の積層モジュール(積層半導体デバイス)とその実装構造に適用可能である。本発明は、電子回路を主体とする半導体デバイスやモジュールに限定されることなく、他の種類の大電力半導体デバイスやモジュール(例えば、発光デバイス、発光素子モジュール、光通信デバイス、光通信モジュールなど)にも広く適用可能である。さらには、分析機器の小型化を指向したμTAS(マイクロ・トータル・アナリシス・システム)において、微小な流路に被測定流体を流し込むような分野にも適用可能である。   The present invention can be applied to any stacked module (laminated semiconductor device) and its mounting structure that require stable operation while suppressing an increase in operating temperature of a semiconductor device with high power consumption. The present invention is not limited to semiconductor devices and modules mainly composed of electronic circuits, but other types of high power semiconductor devices and modules (for example, light emitting devices, light emitting element modules, optical communication devices, optical communication modules, etc.). Also widely applicable. Furthermore, in μTAS (micro total analysis system) aimed at miniaturization of analytical instruments, the present invention can be applied to a field in which a fluid to be measured is poured into a minute flow path.

10 基板
11、11a、11b 第1半導体デバイス
12、12a、12B 第2半導体デバイス
13 ボンディングワイヤ
14 貫通電極
15 導電性ボール
16 アンダーフィラー
17 接着剤
20 インターポーザ
21 チャネル
22 側壁
23 上壁
24 下壁
25 矢印
30、30a、30b、30c インターポーザ
31 チャネル
32 側壁
33 上壁
33a 開口
34 下壁
34' 母材
35、35a 矢印
36 貫通電極
37、38 導電性ボール
40、40a、40b 積層モジュール
41 チャネル
42 カバー
42a、42b カバー半体
43 インレット
44 アウトレット
45 脚部
46 取付部
47a、47b、48、49 矢印
50 内部空間
51、51a 堰
52 カバー
52a カバー半体
52b カバー半体
55 接着層
56 樹脂
57 カバー
58 インレット
59 アウトレット
61a 熱反射層
61b 熱放射層
62a、62b 絶縁層
63、64 熱源
66a 矢印
67 接着材
68 電気接続用パッド
70 インターポーザ
71 チャネル
71a 第1領域
71b 第2領域
72a 側壁
73 上壁
73a 開口
74 下壁
75a、75b 矢印
76 遷移領域
77 貫通電極
78、79 パッド
80 積層モジュール
82 カバー
83 インレット
84 アウトレット
85 脚部
90 コンプレッサ
91 動力源
G 隙間
L 流体
L2 第2流体
P ポンプ
T1、T2、T3、T4 配管
DESCRIPTION OF SYMBOLS 10 Substrate 11, 11a, 11b 1st semiconductor device 12, 12a, 12B 2nd semiconductor device 13 Bonding wire 14 Through electrode 15 Conductive ball 16 Underfiller 17 Adhesive 20 Interposer 21 Channel 22 Side wall 23 Upper wall 24 Lower wall 25 Arrow 30, 30a, 30b, 30c Interposer 31 Channel 32 Side wall 33 Upper wall 33a Opening 34 Lower wall 34 'Base material 35, 35a Arrow 36 Through electrode 37, 38 Conductive balls 40, 40a, 40b Stacked module 41 Channel 42 Cover 42a, 42b Cover half 43 Inlet 44 Outlet 45 Leg 46 Mounting portion 47a, 47b, 48, 49 Arrow 50 Internal space 51, 51a Weir 52 Cover 52a Cover half 52b Cover half 55 Adhesive layer 56 Resin 57 Cover 58 Inlet G 59 Outlet 61a Heat reflection layer 61b Heat radiation layer 62a, 62b Insulating layer 63, 64 Heat source 66a Arrow 67 Adhesive material 68 Electrical connection pad 70 Interposer 71 Channel 71a First region 71b Second region 72a Side wall 73 Upper wall 73a Opening 74 Lower wall 75a, 75b Arrow 76 Transition region 77 Through electrode 78, 79 Pad 80 Stack module 82 Cover 83 Inlet 84 Outlet 85 Leg 90 Compressor 91 Power source G Gap L Fluid L2 Second fluid P Pumps T1, T2, T3, T4 Plumbing

Claims (11)

インターポーザと、
前記インターポーザの片側に配置された1個以上の第1半導体デバイスと、
前記インターポーザの前記第1半導体デバイスとは反対側に配置された1個以上の第2半導体デバイスとを備え、
前記インターポーザは、流体が流れるチャネルを持つ本体と、その本体の前記チャネルを画定する内壁の所定領域に配置された熱放射層及び熱反射層の少なくとも一方とを有しており、
前記熱放射層は、前記第1半導体デバイスの側に配置されて、前記第1半導体デバイスで発生した熱を前記チャネルの内部に向けて放射する機能を持ち、
前記熱反射層は、前記第2半導体デバイスの側に配置されて、前記第2半導体デバイスで発生した熱を前記第2半導体デバイスに向けて反射する機能を持ち、
前記熱放射層及び前記熱反射層の少なくとも一方によって、前記第1半導体デバイスと前記第2半導体デバイスの間における熱的影響を低減するようにしたことを特徴とする積層モジュール。
With an interposer,
One or more first semiconductor devices disposed on one side of the interposer;
One or more second semiconductor devices arranged on the opposite side of the interposer from the first semiconductor device,
The interposer includes a main body having a channel through which a fluid flows, and at least one of a heat radiation layer and a heat reflection layer disposed in a predetermined region of an inner wall that defines the channel of the main body .
The heat radiation layer is disposed on the first semiconductor device side and has a function of radiating heat generated in the first semiconductor device toward the inside of the channel,
The heat reflecting layer is disposed on the second semiconductor device side and has a function of reflecting heat generated in the second semiconductor device toward the second semiconductor device,
A laminated module characterized in that a thermal influence between the first semiconductor device and the second semiconductor device is reduced by at least one of the heat radiation layer and the heat reflection layer .
前記第1半導体デバイスの発熱量が前記第2半導体デバイスの発熱量よりも相対的に大きい請求項1に記載の積層モジュール。 The stacked module according to claim 1, wherein the heat generation amount of the first semiconductor device is relatively larger than the heat generation amount of the second semiconductor device . 前記インターポーザの前記内壁が、前記第1半導体デバイスの側に配置された第1壁と、前記第2半導体デバイスの側に配置された第2壁と、前記第1壁と前記第2壁を接合する側壁を有しており、
前記側壁の内部に形成された電気的接続部を介して、前記第1半導体デバイスと前記第2半導体デバイスとが電気的に接続されている請求項1または2に記載の積層モジュール。
The inner wall of the interposer joins a first wall disposed on the first semiconductor device side, a second wall disposed on the second semiconductor device side, and the first wall and the second wall. Have side walls that
3. The stacked module according to claim 1, wherein the first semiconductor device and the second semiconductor device are electrically connected via an electrical connection portion formed inside the side wall .
前記インターポーザの前記内壁が、前記第1半導体デバイスの側に配置された第1壁と、前記第2半導体デバイスの側に配置された第2壁と、前記第1壁と前記第2壁を接合する側壁を有しており、
前記第1壁及び前記第2壁の少なくとも一方に電子回路または電気配線層が形成されている請求項1または2に記載の積層モジュール。
The inner wall of the interposer joins a first wall disposed on the first semiconductor device side, a second wall disposed on the second semiconductor device side, and the first wall and the second wall. Have side walls that
The laminated module according to claim 1, wherein an electronic circuit or an electric wiring layer is formed on at least one of the first wall and the second wall .
前記インターポーザの前記内壁の少なくとも一部が、前記第1半導体デバイスの対向面によって形成されており、At least a part of the inner wall of the interposer is formed by an opposing surface of the first semiconductor device;
前記熱放射層が前記対向面に配置されている請求項1〜4のいずれかに記載の積層モジュール。The laminated module according to any one of claims 1 to 4, wherein the heat radiation layer is disposed on the facing surface.
前記インターポーザの前記内壁の少なくとも一部が、前記第2半導体デバイスの対向面によって形成されており、At least a part of the inner wall of the interposer is formed by an opposing surface of the second semiconductor device;
前記熱反射層が前記対向面に配置されている請求項1〜4のいずれかに記載の積層モジュール。The laminated module according to claim 1, wherein the heat reflecting layer is disposed on the facing surface.
前記チャネルが、相対的に断面積の小さい第1領域と、相対的に断面積の大きい第2領域と、前記第1領域と前記第2領域を連結する遷移領域とを有しており、The channel includes a first region having a relatively small cross-sectional area, a second region having a relatively large cross-sectional area, and a transition region connecting the first region and the second region;
前記流体を前記第1領域から前記第2領域に向かって流した時に、前記遷移領域において前記流体が膨張してその温度が低下するようになっている請求項1〜6のいずれかに記載の積層モジュール。The fluid according to any one of claims 1 to 6, wherein when the fluid flows from the first region toward the second region, the fluid expands in the transition region and the temperature thereof decreases. Laminated module.
1個以上の第1半導体デバイスと1個以上の第2半導体デバイスとの間に配置して使用されるインターポーザであって、An interposer used by being arranged between one or more first semiconductor devices and one or more second semiconductor devices,
流体が流れるチャネルを持つ本体と、A body with a channel through which fluid flows;
前記本体の前記チャネルを画定する内壁の所定領域に配置された熱放射層及び熱反射層の少なくとも一方とを備え、And at least one of a heat radiation layer and a heat reflection layer disposed in a predetermined region of an inner wall defining the channel of the body,
前記熱放射層は、前記第1半導体デバイスの側に配置されて、前記第1半導体デバイスで発生した熱を前記チャネルの内部に向けて放射する機能を持ち、The heat radiation layer is disposed on the first semiconductor device side and has a function of radiating heat generated in the first semiconductor device toward the inside of the channel,
前記熱反射層は、前記第2半導体デバイスの側に配置されて、前記第2半導体デバイスで発生した熱を前記第2半導体デバイスに向けて反射する機能を持ち、The heat reflecting layer is disposed on the second semiconductor device side and has a function of reflecting heat generated in the second semiconductor device toward the second semiconductor device,
前記熱放射層及び前記熱反射層の少なくとも一方によって、前記第1半導体デバイスと前記第2半導体デバイスの間における熱的影響を低減するようにしたことを特徴とするインターポーザ。An interposer characterized in that a thermal influence between the first semiconductor device and the second semiconductor device is reduced by at least one of the heat radiation layer and the heat reflection layer.
前記内壁が、互いに対向して配置された第1壁及び第2壁と、前記第1壁と前記第2壁を互いに接合する側壁とを有しており、The inner wall includes a first wall and a second wall arranged opposite to each other; and a side wall that joins the first wall and the second wall to each other;
前記側壁の内部に、前記第1半導体デバイスと前記第2半導体デバイスを電気的に接続するための電気的接続部が形成されている請求項8に記載のインターポーザ。The interposer according to claim 8, wherein an electrical connection part for electrically connecting the first semiconductor device and the second semiconductor device is formed inside the side wall.
前記内壁が、互いに対向して配置された第1壁及び第2壁と、前記第1壁と前記第2壁を互いに接合する側壁とを有しており、The inner wall includes a first wall and a second wall arranged opposite to each other; and a side wall that joins the first wall and the second wall to each other;
前記第1壁及び前記第2壁の少なくとも一方に電子回路または電気配線層が形成されている請求項8または9に記載のインターポーザ。The interposer according to claim 8 or 9, wherein an electronic circuit or an electric wiring layer is formed on at least one of the first wall and the second wall.
前記チャネルが、相対的に断面積の小さい第1領域と、相対的に断面積の大きい第2領域と、前記第1領域と前記第2領域の間の遷移領域とを有しており、The channel includes a first region having a relatively small cross-sectional area, a second region having a relatively large cross-sectional area, and a transition region between the first region and the second region;
前記流体を前記第1領域から前記第2領域に向かって流した時に、前記遷移領域において前記流体の温度が低下するようになっている請求項8〜10のいずれかに記載のインターポーザ。The interposer according to any one of claims 8 to 10, wherein when the fluid flows from the first region toward the second region, the temperature of the fluid decreases in the transition region.
JP2011122906A 2011-05-31 2011-05-31 Laminated module and interposer used therefor Expired - Fee Related JP5799360B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011122906A JP5799360B2 (en) 2011-05-31 2011-05-31 Laminated module and interposer used therefor
TW101119685A TWI604578B (en) 2011-05-31 2012-05-31 Stacking module and interposer used therefor
CN201280038357.8A CN103748682A (en) 2011-05-31 2012-05-31 Laminated module and interposer used in same
PCT/JP2012/064204 WO2012165594A1 (en) 2011-05-31 2012-05-31 Laminated module and interposer used in same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011122906A JP5799360B2 (en) 2011-05-31 2011-05-31 Laminated module and interposer used therefor

Publications (2)

Publication Number Publication Date
JP2012253106A JP2012253106A (en) 2012-12-20
JP5799360B2 true JP5799360B2 (en) 2015-10-21

Family

ID=47259446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011122906A Expired - Fee Related JP5799360B2 (en) 2011-05-31 2011-05-31 Laminated module and interposer used therefor

Country Status (4)

Country Link
JP (1) JP5799360B2 (en)
CN (1) CN103748682A (en)
TW (1) TWI604578B (en)
WO (1) WO2012165594A1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6540230B2 (en) * 2015-05-26 2019-07-10 富士通株式会社 substrate
US10390421B2 (en) * 2015-10-01 2019-08-20 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Electronic component carrier for carrying and cooling a heat generating electronic component
CN112086417B (en) * 2020-10-28 2021-02-12 广东佛智芯微电子技术研究有限公司 Multi-chip 3D stacking packaging structure and packaging method with efficient heat dissipation

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59202654A (en) * 1983-05-02 1984-11-16 Nippon Telegr & Teleph Corp <Ntt> Package for integrated circuit
JP3842759B2 (en) * 2003-06-12 2006-11-08 株式会社東芝 3D mounting semiconductor module and 3D mounting semiconductor system
JP4710460B2 (en) * 2005-07-20 2011-06-29 株式会社村田製作所 Ceramic multilayer substrate, manufacturing method thereof, and power semiconductor module
JP2007096252A (en) * 2005-08-29 2007-04-12 Kyocera Corp Liquid-cooling circuit substrate and liquid cooling electronic device
CN2901578Y (en) * 2006-05-22 2007-05-16 杨开艳 High efficiency CPU heat radiator

Also Published As

Publication number Publication date
CN103748682A (en) 2014-04-23
TWI604578B (en) 2017-11-01
TW201308532A (en) 2013-02-16
WO2012165594A1 (en) 2012-12-06
JP2012253106A (en) 2012-12-20

Similar Documents

Publication Publication Date Title
WO2012165559A1 (en) Mounting structure of laminated module using interposer
JP5807220B2 (en) Interposer and semiconductor module using the same
WO2012091044A1 (en) Semiconductor device/electronic component mounting structure
US8937390B2 (en) Semiconductor device having a liquid cooling module
KR101683688B1 (en) Integrated circuit package and method for manufacturing an integrated circuit package
US10170392B2 (en) Wafer level integration for embedded cooling
TW591984B (en) Micro-circulating flow channel system and its manufacturing method
WO2022241848A1 (en) Silicon-based fan-out packaging structure and preparation method therefor
US11984377B2 (en) IC die and heat spreaders with solderable thermal interface structures for assemblies including solder array thermal interconnects
US20100187682A1 (en) Electronic package and method of assembling the same
US11923267B2 (en) IC die with solderable thermal interface structures for assemblies including solder array thermal interconnects
TWM610767U (en) Chip package assembly
WO2022257963A1 (en) Heat dissipation member and electronic device
TWM623931U (en) Chip package assembly
JP5799360B2 (en) Laminated module and interposer used therefor
US11935808B2 (en) IC die and heat spreaders with solderable thermal interface structures for multi-chip assemblies including solder array thermal interconnects
JP4997954B2 (en) Circuit board, manufacturing method thereof, and semiconductor device
WO2012165598A1 (en) Laminated module and interposer used in same
JP2010251427A (en) Semiconductor module
CN112635417A (en) Heat dissipation structure and preparation method thereof, chip packaging structure and chip packaging method
JP2015233099A (en) Semiconductor device, interposer, and manufacturing method of interposer
CN217588910U (en) Chip packaging structure
KR20120117411A (en) Cooling device and method of manufacturing thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150723

R150 Certificate of patent or registration of utility model

Ref document number: 5799360

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees