JP5795772B2 - 無線通信ネットワークで自動再送要求フィードバックを通信する装置及び方法 - Google Patents

Description

本発明は、無線通信に関し、より具体的には無線通信ネットワークで自動再送要求（Ａｕｔｏｍａｔｉｃ Ｒｅｐｅａｔ ｒｅＱｕｅｓｔ：ＡＲＱ）フィードバックを通信する技術に関する。

一般に、無線通信ネットワークで、ＡＲＱブロックは媒体アクセス制御（Ｍｅｄｉｕｍ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ：ＭＡＣ）層で移動局と基地局との間で交換される。ＡＲＱブロックは移動局と基地局との間で交換され、音声サービス、パケットデータサービスなどのような様々なタイプのサービスを提供する。

通常のＡＲＱ動作で、送信機は一つ以上のＡＲＱブロックを受信機に送信する。ダウンリンク（ＤＬ：Ｄｏｗｎｌｉｎｋ）接続時には基地局が送信機として作動し、移動局が受信機として作動することに対して、アップリンク（ＵＬ：ＵｐＬｉｎｋ）接続時には移動局が送信機として作動し、基地局が受信機として作動する。それぞれのＡＲＱブロックはシーケンス番号（Ｓｅｑｕｅｎｃｅ Ｎｕｍｂｅｒ：ＳＮ）によって識別される。一般に、ＡＲＱブロックが受信される毎に、受信機はＡＲＱブロックの受信に成功したと表示する。受信機がＳＮ＝ｘ−１を有するＡＲＱブロックを受信する前にＳＮ＝ｘを有するＡＲＱブロックを受信すると、受信機はＳＮ＝ｘ−１を有するＡＲＱブロックに対してＡＲＱエラー検出タイマを開始する。ＳＮ＝ｘ−１を有するＡＲＱブロックがＡＲＱエラー検出タイマの満了前に正確に受信されないと、受信機はＳＮ＝ｘ−１を有するＡＲＱブロックを失敗したと表示する。

したがって、受信機はＡＲＱブロックの状態を示すＡＲＱフィードバックを伝送する。例えば、受信機は、ＡＲＱブロックの受信に成功すると肯定の確認（ＡＣＫ）フィードバックを伝送し、ＡＲＱブロックの受信に失敗した場合は不定の確認（ＮＡＣＫ）フィードバックを伝送する。ＡＣＫ及びＮＡＣＫはＡＲＱフィードバックのＡＲＱフィードバック情報成分に示される。受信機は送信機からＡＲＱフィードバックポール（ｐｏｌｌ）を受信する時にＡＲＱフィードバックを伝送する。送信機はあらかじめ決められた数のＡＲＱブロック又は複数のＡＲＱブロック内のあらかじめ決定されたバイト数のデータを送信した後にＡＲＱフィードバックを要求するＡＲＱフィードバックポールを伝送する。また、受信機は、受信機がＡＲＱブロックを受信することに失敗する時、又は受信機が送信機からのＡＲＱ廃棄メッセージを受信する時、又はＡＲＱブロックをパージ（ｐｕｒｇｅ）する前にＡＲＱフィードバックを伝送する。

送信機と受信機の両方はいずれもそれぞれＡＲＱフィードバック及び受信されたＡＲＱブロックに基づいてアップデートされる状態ウィンドウを維持する。送信機での状態ウィンドウは第１ポインタ及び第２ポインタを含む。第１ポインタは、送信されたがまだ受信機によって肯定的に確認されていない、最小のシーケンス番号を有するＡＲＱブロックを示す。第２ポインタは、送信機によって次に送信されるＡＲＱブロックを示す。

同様に、受信機での状態ウィンドウは、まだ受信機によって受信されていない、最小のシーケンス番号を有するＡＲＱブロックを示す。第１ポインタは受信機によってまだ正確に受信されていない最小のシーケンス番号を有するＡＲＱブロックを示す。第２ポインタは受信機によって受信される最大のＡＲＱブロックのシーケンス番号に１を足したものである。

ＡＲＱエラー検出タイマがＳＮ＝ｘを有するＡＲＱブロックに対して作動している時、受信機がＡＲＱフィードバックポールを受信する場合、受信機は、受信に成功したとしても、ＡＲＱエラー検出タイマが満了するまでは、ＳＮ＝ｘより大きいシーケンス番号を有するＡＲＱブロックに対するＡＲＱフィードバックを伝送することができない。その結果、受信に成功した／失敗したＡＲＱブロックに関連づけられたＡＲＱフィードバックを伝送するには相当な遅延が引き起こされ、送信機は受信に成功したＡＲＱブロックによって占有されるメモリ空間を解放（ｆｒｅｅ ｕｐ）させるか失敗したＡＲＱブロックを再送することができない。

また、ＡＲＱフィードバックポールを送信する時に、ＡＲＱフィードバックポール再試行タイマの満了前にＡＲＱブロックが送信機によって受信されていない場合、送信機はＡＲＱフィードバックポールを受信機に伝送しようと再試行することができる。ＡＲＱフィードバックポール再試行タイマは、ＡＲＱエラー検出タイマの満了時にＡＲＱフィードバックポール再試行タイマの満了前に遅延されたＡＲＱフィードバックを受信するようにするために、一般にＡＲＱエラー検出タイマに比べより長い周期に設定される。これは上記問題によって既に引き起こされた相当な遅延を増加させることができ、ＡＲＱフィードバックポールの再送をさらに遅延させ、そのためＡＲＱフィードバックをさらに遅延させる。

本発明は、少なくとも前述した問題及び／又は不利益を解決し、少なくとも下記の利点を提供するように設計される。

したがって、本発明の態様は、無線ネットワークでＡＲＱフィードバックを通信する装置及び方法を提供することにある。

本発明の第１見地によれば、ＡＲＱフィードバックを生成する通信装置の方法が提供される。この方法は、第１通信装置でイベントが発生した時に、複数のＡＲＱブロックのうち送信が進行中のＡＲＱブロックを判定する過程と、送信が進行中である判定されたＡＲＱブロックを示すＡＲＱフィードバックを生成する過程と、を含む。

本発明の第２見地によれば、第１通信装置によって実行される時、前述したＡＲＱフィードバックを生成する方法を行うようになる命令を保存する非一時的（ｎｏｎ−ｔｒａｎｓｉｔｏｒｙ）コンピュータ読み出し可能保存媒体が提供される。

本発明の第３見地によれば、ＡＲＱフィードバックを生成する通信装置が提供される。この通信装置はプロセッサ及びこのプロセッサに接続されたメモリを含む。メモリは、第１通信装置でイベントが発生した時に、複数のＡＲＱブロックのうち送信が進行中であるＡＲＱブロックを判定し、送信が進行中である判定されたＡＲＱブロックを示すＡＲＱフィードバックを生成するための受信モジュールを含む。

本発明の第４見地によれば、ＡＲＱフィードバックを処理する通信装置の方法が提供される。この方法は受信されたＡＲＱフィードバックでＡＲＱブロックに関連づけられたフィードバックを判定するステップを含むものの、それぞれのＡＲＱブロックは肯定の確認応答フィードバック（ｐｏｓｉｔｉｖｅ ａｃｋｎｏｗｌｅｄｇｍｅｎｔ ｆｅｅｄｂａｃｋ）、保留フィードバック（ｓｕｓｐｅｎｄｅｄ ｆｅｅｄｂａｃｋ）、及び不定の確認応答フィードバック（ｎｅｇａｔｉｖｅ ａｃｋｎｏｗｌｅｄｇｍｅｎｔ ｆｅｅｄｂａｃｋ）のうち１つを含む。

本発明の第５見地によれば、第１通信装置によって実行される時、前述したＡＲＱフィードバックを処理する方法を行うようになる命令を保存する非一時的コンピュータ読み出し可能保存媒体が提供される。

本発明の第６見地によれば、ＡＲＱフィードバックを処理するための通信装置が提供される。この通信装置はプロセス及びこのプロセッサに接続されるメモリを含む。メモリは、無線通信ネットワークを介して他の通信装置からのＡＲＱフィードバックを受信し、ＡＲＱフィードバック内のＡＲＱブロックに関連づけられたフィードバックを判定し、ＡＲＱブロックに関連づけられたフィードバックに基づいてＡＲＱブロックに関連づけられたＡＲＱフィードバックをそれぞれ処理するためのＡＲＱ送信モジュールを含む。それぞれのＡＲＱブロックに関連づけられたフィードバックは肯定の確認応答フィードバック、保留フィードバック及び不定の確認応答フィードバックのうち１つを含む。

本発明の互いに異なる実施形態の他の特徴は添付図面及び以下の詳細な説明によって明らかになるであろう。
本発明の所定の実施形態の前述した態様、特徴及び利点、並びにその他の態様、特徴及び利点は添付図面に関連付けられる次の説明によってより明らかになるであろう。
本明細書で説明された図面は例示のみを目的としたものであり、いかなる方法であっても本明細書の範囲を制限することを意図しない。

本発明の実施形態によって受信装置と送信装置との間でＡＲＱフィードバックを通信する方法を例示する流れ図である。 本発明の実施形態によって受信装置と送信装置との間でＡＲＱフィードバックを通信する方法を例示する流れ図である。 本発明の実施形態によるＡＲＱフィードバックのフォーマットを例示する図である。 本発明の実施形態によるＡＲＱフィードバックのフォーマットを例示する図である。 本発明の実施形態によるＡＲＱフィードバックのフォーマットを例示する図である。 本発明の実施形態によるＡＲＱフィードバックのフォーマットを例示する図である。 本発明の実施形態による受信装置のブロック図である。 本発明の実施形態による送信装置のブロック図である。

以下、本発明の様々な実施形態が添付図面を参照して詳細に説明される。本発明の実施形態に対する次の詳細な説明で、その一部を形成し本発明が具現され得る所定の実施形態を例示として図示する添付図面が参照される。これらの実施形態は当業者が本発明を具現できるようにするほど十分に詳細に説明され、他の実施形態が活用されることもでき、本発明から逸脱することなく変更がなされることができるということが理解されるであろう。したがって、次の詳細な説明は制限する観点からとられるものではなく、本発明の範囲は添付した特許請求の範囲によって定義される。

図１は、本発明の実施形態によって受信装置と送信装置との間でＡＲＱフィードバックを通信する方法を例示する流れ図である。

図１を参照すると、ステップ１１０で、ＭＡＣ層１０４及び物理（ＰＨＹ）層１０６を含む送信装置１０２がＮ個のＡＲＱブロックを受信装置１０８に送信する。例えば、送信装置１０２及び受信装置１０８は移動局及び基地局のような通信装置であり、送信装置１０２と受信装置１０８はＡＲＱブロックを交換して移動局のユーザにサービスを提供する。Ｎ個のＡＲＱブロックを受信装置１０８に送信した後、送信装置１０２は、ステップ１１２で、Ｎ個のＡＲＱブロックが受信装置１０８によって受信されたかを判定するためにＡＲＱフィードバックポール（ＡＲＱ ｆｅｅｄｂａｃｋ ｐｏｌｌ）を送信する。

ステップ１１４で、受信装置１０８はＡＲＱフィードバックポールが受信される時送信が進行中である１つ以上のＡＲＱブロックを判定する。その代わりに、受信装置１０８は他のタイプのイベントが受信装置１０８で発生する時、送信が進行中である１つ以上のＡＲＱブロックを判定することもできる。例えば、いくつかの他のタイプのイベントは、送信装置１０２から１つ以上のＡＲＱブロックを受信することに失敗すること、又は送信装置１０２からＡＲＱ廃棄メッセージを受信すること、又は１つ以上のＡＲＱブロックをパージすることを含むことができる。本発明の実施形態によれば、受信装置１０８はＡＲＱブロックの送信が進行中であるかを判定するためにＡＲＱエラー検出タイマが１つ以上のＡＲＱブロックに対して作動中であるかを判定する。

ステップ１１６で、受信装置１０８はＡＲＱエラー検出タイマが作動しているかに基づいてＡＲＱフィードバックを生成する。エラー検出タイマが作動している場合、受信装置１０８は送信が進行中であるＡＲＱブロック、任意の受信に成功したＡＲＱブロック及び／又は任意の失敗したＡＲＱブロックを示すＡＲＱフィードバックを生成する。その代わりに、エラー検出タイマが作動していない場合、受信装置１０８は任意の受信に成功したＡＲＱブロック、及び／又は任意の失敗したＡＲＱブロックを示すＡＲＱフィードバックを生成する。

ＡＲＱフィードバックはそれぞれのＡＲＱブロックに対する肯定の確認応答フィードバック、否定の確認応答フィードバック及び保留フィードバックのうち１つを示す。ＡＲＱフィードバックで、送信が進行中であるＡＲＱブロックは保留フィードバックによって示される。また、受信に成功したＡＲＱブロックは肯定の確認応答フィードバックによって示され、受信されることに失敗したＡＲＱブロックは否定の確認応答フィードバックによって示される。例えば、各タイプのフィードバックはＡＲＱブロックに対応するフィードバックビット及びＡＲＱフィードバック内のフィードバックビットグループに対応する保留インジケータビットによって示され得る。

ステップ１１８で、受信装置１０８はＡＲＱフィードバックを送信装置１０２に伝送する。ステップ１２０で、送信装置１０２は受信されたＡＲＱフィードバック内の各ＡＲＱブロックに関連づけられたフィードバックを判定する。その判定に基づいて、ステップ１２２で、送信装置１０２はフィードバックが保留フィードバックである受信されたＡＲＱフィードバック内の任意のＡＲＱブロックに対するフィードバックを無視する。これは、保留フィードバックに基づいて作動するようにする送信装置１０２がこれを処理できないためである。しかし、いくつかの送信装置１０２は、図２に例示されたように、保留フィードバックを有するＡＲＱブロックの送信状態を判定して必須なステップを行うようにする固有の知能を有し得る。

図２は、本発明の実施形態によって受信装置と送信装置との間でＡＲＱフィードバックを通信する方法を例示する流れ図である。

図２を参照すると、ステップ１１０乃至ステップ１２０は図１と同じである。したがって、このステップは再度説明されない。

また、図２はＡＲＱブロックに関連づけられたフィードバックが保留フィードバックである時、送信装置１０２によって行われるステップ２５２乃至ステップ２６０を例示する。

具体的には、ステップ２５２で、送信装置１０２は保留フィードバックに関連づけられたＡＲＱブロックの送信が完了したかを判定する。本発明の実施形態によれば、ステップ２５４で、送信装置１０２のＭＡＣ層１０４は送信装置１０２のＰＨＹ層１０６に送信状態要求を伝送する。ステップ２５６で、ＰＨＹ層１０６はＡＲＱブロックに対する送信状態を示す送信状態応答を伝送する。

本発明の実施形態によれば、ステップ２５８で、送信状態応答が、ＡＲＱブロックの送信が完了したことを示す場合、送信装置１０２はＡＲＱブロックを受信装置１０８に再送する。

本発明の他の実施形態によれば、ステップ２６０で、送信状態応答が、ＡＲＱブロックの送信が完了していないことを示す場合、送信装置１０２はＡＲＱフィードバック内の保留フィードバックを無視する。

図３は、本発明の実施形態によるＡＲＱフィードバックのフォーマットを例示する。

図３を参照すると、ＡＲＱフィードバックは確認応答タイプフィールド３０２、保留インジケータビットフィールド３０４、シーケンス番号フィールド３０６及びフィードバックビットフィールド３０８を含む。

確認応答タイプフィールド３０２はＡＲＱフィードバックのタイプ（例えば、累積型又は選択型）を示す。保留インジケータビットフィールド３０４はＡＲＱブロックに関連づけられたフィードバックが保留フィードバックであるか否かを示す保留インジケータを含む。保留インジケータビットはＡＲＱフィードバック毎に一回ずつ定義される。シーケンス番号フィールド３０６はＡＲＱブロックに関連づけられたシーケンス番号を示す。フィードバックビットフィールド３０８はフィードバックビットグループを示し、それぞれのフィードバックビットグループは、それぞれのＡＲＱブロックに対する肯定の確認応答フィードバック、又は保留インジケータビットによって否定の確認応答フィードバック及び保留フィードバック状態のうち１つを示す。

本発明の実施形態によれば、保留インジケータビットはフィードバックビットフィールド３０８で値「０」に設定されたフィードバックを解釈（ｉｎｔｅｒｐｒｅｔ）するために使用される。例えば、保留インジケータビットが値「０」に設定される時、フィードバックビットフィールド３０８で値「０」に設定された任意のフィードバックビットは値「０」を有するフィードバックに対応するＡＲＱブロックに対する否定の確認応答フィードバックを示す。保留インジケータビットが値「１」に設定される時、フィードバックビットフィールド３０８で値「０」に設定された任意のフィードバックビットは値「０」を有するフィードバックビットに対応するＡＲＱブロックに対する保留フィードバックを示す。

例えば、送信装置１０２がＡＲＱフィードバックポールを伝送する時、８個のＡＲＱブロックを送信した後、受信装置１０８はＡＲＱフィードバックポールに対する応答にＡＲＱフィードバックを生成する。この例では、ＡＲＱエラー検出タイマがＳＮ（Ｓｅｑｕｅｎｃｅ Ｎｕｍｂｅｒ）＝１を有するＡＲＱブロックに対して作動しており、残りの７個のＡＲＱブロックの受信に成功すると仮定する。したがって、受信装置１０８は、「１」に設定された保留インジケータビット及びＳＮ＝１を有するＡＲＱブロックが送信中であり他の７個のＡＲＱブロックの受信に成功することを示す「０１１１１１１１」に設定されたフィードバックビットグループを有するＡＲＱフィードバックを生成する。

その代わりに、ＡＲＱエラー検出タイマがＳＮ＝１を有するＡＲＱブロックに対して満了し、残りの７個のＡＲＱブロックの受信に成功した場合、受信装置１０８は「０」に設定された保留インジケータビット及びＳＮ＝１を有するＡＲＱブロックの受信が失敗し、残りの７個のＡＲＱブロックの受信に成功したことを示す「０１１１１１１１」に設定されたフィードバックビットグループを有するＡＲＱフィードバックを生成する。

図４は、本発明の実施形態によるＡＲＱフィードバックのフォーマットを例示する。

図４を参照すると、ＡＲＱフィードバックは確認応答タイプフィールド４０２、シーケンス番号フィールド４０４、保留インジケータビットフィールド４０６Ａ−Ｎ及びフィードバックビットフィールド４０８Ａ−Ｎを含む。

ＡＲＱフィードバックで、それぞれの保留インジケータビットフィールド４０６Ａ−Ｎはフィードバックビットフィールド４０８Ａ−ＮのフィードバックビットフィールドがＡＲＱブロックに対する保留フィードバックを示すように定義される。それぞれのフィードバックビットフィールド４０８Ａ−Ｎはフィードバックビットグループを含み、それぞれのフィードバックビットグループは肯定の確認応答フィードバック、又は保留インジケータビットに基づいてそれぞれのＡＲＱブロックに対する否定の確認応答フィードバック状態及び保留フィードバックのうち１つを示す。すなわち、それぞれの保留インジケータビットフィールド４０６Ａ−Ｎはフィードバックビットフィールド４０８Ａ−Ｎのうち対応するフィードバックビットフィールドで「０」に設定されたフィードバックを解釈するために使用される。

例えば、保留インジケータビットが保留インジケータビットフィールド４０６Ａ−Ｎで「０」に設定される時、それぞれの対応するフィードバックビットフィールド４０８Ａ−Ｎで「０」に設定されたフィードバックビットは「０」に設定されたフィードバックビットに対応するＡＲＱブロックに対する否定の確認応答フィードバックを示す。しかし、保留インジケータビットが保留インジケータビットフィールド４０６Ａ−Ｎで「１」に設定される時、それぞれの対応するフィードバックビットフィールド４０８Ａ−Ｎで「０」に設定されたフィードバックは「０」に設定されたフィードバックビットに対応するＡＲＱブロックに対する保留フィードバックを示す。

図５は、本発明の実施形態によるＡＲＱフィードバックのフォーマットを例示する。

図５を参照すると、ＡＲＱフィードバックは確認応答タイプフィールド５０２、保留インジケータビットフィールド５０４、シーケンス番号フィールド５０６及びフィードバックビットフィールド５０８を含む。

ＡＲＱフィードバックで、保留インジケータビットフィールド５０４内の保留インジケータビットはそれぞれのＡＲＱフィードバックがＡＲＱブロックに対する保留フィードバックを示すように定義され、フィードバックビットフィールド５０８内のフィードバックを解釈するために使用される。例えば、「０」に設定された保留インジケータビットはフィードバックビットフィールド５０８内の１つのフィードバックビットが１つのＡＲＱブロックに対応することを示し、ＡＲＱブロックに対する肯定の確認応答フィードバック（例えば、フィードバックビットが「１」に設定される時）及び否定の確認応答フィードバック（例えば、フィードバックビットが「０」に設定される時）のうち１つを示す。しかし、保留インジケータビットが「１」に設定される時、それはフィードバックビットフィールド５０８内の２つの連続したフィードバックビットが１つのＡＲＱブロックに対応することを示し、ＡＲＱブロックに対する肯定の確認応答フィードバック（例えば、フィードバックビットが「００」に設定される時）、否定の確認応答フィードバック（例えば、フィードバックビットが「０１」に設定される時）及び保留フィードバック（例えば、フィードバックビットが「１０」に設定される時）を示す。

図６は、本発明の実施形態によるＡＲＱフィードバックのフォーマットを例示する。

図６を参照すると、ＡＲＱフィードバックは確認応答タイプフィールド６０２、シーケンス番号フィールド６０４、保留インジケータビットフィールド６０６Ａ−Ｎ及びフィードバックビットフィールド６０８Ａ−Ｎを含む。

ＡＲＱフィードバックで、それぞれの保留インジケータビットフィールド６０６Ａ−Ｎはフィードバックビットフィールド６０８Ａ−Ｎの各フィードバックビットフィールドがＡＲＱブロックに対する保留フィードバック状態を示すように定義される。それぞれの保留インジケータビットフィールド６０６Ａ−Ｎは対応するフィードバックビットフィールド６０８Ａ−Ｎ内のフィードバックをそれぞれ解釈するために使用される。

例えば、保留インジケータビットフィールド６０６Ａ−Ｎで「０」に設定された保留インジケータビットはフィードバックビットフィールド６０８Ａ−Ｎの対応するフィードバックビットフィールドが１つのＡＲＱブロックに対応することを示し、ＡＲＱブロックに対する肯定の確認応答フィードバック（例えば、フィードバックビットが「１」に設定される時）及び否定の確認応答フィードバック（例えば、フィードバックビットが「０」に設定される時）のうち１つを示す。しかし、保留インジケータビットが保留インジケータビットフィールド６０６Ａ−Ｎで「１」に設定される時、それはフィードバックビットフィールド６０８Ａ−Ｎの対応するフィードバックビットフィールド内の２つの連続したフィードバックビットが１つのＡＲＱブロックに対応することを示し、ＡＲＱブロックに対する肯定の確認応答フィードバック（例えば、フィードバックビットが「００」に設定される時）、否定の確認応答フィードバック（例えば、フィードバックビットが「０１」に設定される時）及び保留フィードバック（例えば、フィードバックビットが「１０」に設定される時）のうち１つを示す。

図７は、本発明の実施形態による受信装置のブロック図である。

図７を参照すると、受信装置はプロセッサ７０２、メモリ７０４、読み出し専用メモリ（ＲＯＭ）７０６、送受信機７０８、バス７１２、通信インタフェース７１０、ディスプレイ７１４、入力装置７１６及びカーソル制御部７１８を含む。

プロセッサ７０２は、本明細書で用いられるように、マイクロプロセッサ、マイクロ制御器、複合命令セットコンピューティングマイクロプロセッサ（ｃｏｍｐｌｅｘ ｉｎｓｔｒｕｃｔｉｏｎ ｓｅｔ ｃｏｍｐｕｔｉｎｇ ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ）、縮小命令セットコンピューティングマイクロプロセッサ（ｒｅｄｕｃｅｄ ｉｎｓｔｒｕｃｔｉｏｎ ｓｅｔ ｃｏｍｐｕｔｉｎｇ ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ）、超長命令語マイクロプロセッサ（ｖｅｒｙ ｌｏｎｇ ｉｎｓｔｒｕｃｔｉｏｎ ｗｏｒｄ ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ）、明示的並列命令コンピューティングマイクロプロセッサ（ｅｘｐｌｉｃｉｔｌｙ ｐａｒａｌｌｅ ｌｉｎｓｔｒｕｃｔｉｏｎ ｃｏｍｐｕｔｉｎｇ ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ）、グラフィックプロセッサ、デジタル信号プロセッサ、又は任意の他のタイプのプロセス回路を含むことができるが、このようなものに制限されるものではない。また、プロセッサ７０２は汎用（ｇｅｎｅｒｉｃ）又はプログラム可能論理装置又はアレイ、特定用途向け集積回路（ａｐｐｌｉｃａｔｉｏｎ ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔｓ）、シングルチップコンピュータ、スマートカードなどのような内蔵型制御器も含むことができる。

メモリ７０４及びＲＯＭ７０６は揮発性メモリ及び不揮発性メモリであることがある。メモリ７０４は上述の実施形態によってＡＲＱブロックの受信状態に基づいてＡＲＱフィードバックを生成する（複数の）命令を有するＡＲＱ受信モジュール７０５を含む。

本発明の実施形態によれば、ＡＲＱ受信モジュール７０５は、ＡＲＱブロックの送信が進行中であるかを判定するイベントの発生時に、ＡＲＱエラー検出タイマがＡＲＱブロックに対して作動しているかを判定する。また、ＡＲＱ受信モジュール７０５はＡＲＱエラー検出タイマが作動しているそれぞれのＡＲＱブロックに関連づけられたシーケンス番号を判定する。

ＡＲＱ受信モジュール７０５は、その後、ＡＲＱエラー検出タイマが作動していると、ＡＲＱフィードバックが、送信が進行中である判定されたＡＲＱブロック、任意の受信に成功したＡＲＱブロック及び任意の失敗したＡＲＱブロックのうち少なくとも１つを示すＡＲＱフィードバックを生成する。しかし、ＡＲＱ検出タイマが作動していないと、ＡＲＱ受信モジュール７０５は任意の受信に成功したＡＲＱブロック及び任意の失敗したＡＲＱブロックのうち少なくとも１つを示すＡＲＱフィードバックを生成する。

様々なコンピュータ読み出し可能保存媒体がメモリ要素内に保存されることもでき、それよりアクセスされることもできる。メモリ要素は、読み出し専用メモリ、ランダムアクセスメモリ、消去可能プログラム可能読み出し専用メモリ、電気的に消去可能プログラム可能読み出し専用メモリ、ハードドライブ、コンパクトディスクを扱うための脱着可能媒体ドライブ、デジタルビデオディスク、ディスケット、磁気テープカートリッジ、メモリカード、メモリスティック（Ｍｅｍｏｒｙ Ｓｔｉｃｋｓ）^ＴＭなどのように、データ及びマシン読み出し可能命令を保存する任意の適合した（複数の）メモリ装置を含むことができる。

また、本発明の実施形態は、機能、手順、データ構造、及び応用プログラムを含んでタスクを行うか、抽象的なデータタイプ又は下級レベルハードウェアコンテキストを定義するために、モジュールと結合して具現され得る。前述した保存媒体のうち任意の媒体上に保存されたマシン読み出し可能命令はプロセッサ７０２によって実行されることができる。

例えば、コンピュータプログラムは本発明の教示内容及び前述した実施形態によってＡＲＱブロックの受信状態に基づいてＡＲＱフィードバックを生成できるマシン読み出し可能命令を含むことができる。

本発明の実施形態によれば、プログラムはコンパクトディスク−ＲＯＭ（ＣＤ−ＲＯＭ）上に含まれることができ、ＣＤ−ＲＯＭから不揮発性メモリ内のハードドライブにロードされ得る。マシン読み出し可能命令は受信装置に本発明の様々な実施形態によってデコードさせることができる。

送受信機７０８は無線通信ネットワークを介してＡＲＱブロックを受信してＡＲＱフィードバックを伝送する。バス７１２は送信装置の様々な素子間の相互接続部として作動する。通信インタフェース７１０、ディスプレイ７１４、入力装置７１６及びカーソル制御部７１８のような素子は当業者に周知であり、したがって、これらの素子に対する説明は省略される。

図８は、本発明の実施形態による送信装置のブロック図である。

図８を参照すると、送信装置はプロセッサ８０２、メモリ８０４、ＲＯＭ８０６、送受信機８０８、バス８１２、通信インタフェース８１０、ディスプレイ８１４、入力装置８１６及びカーソル制御部８１８を含む。

プロセッサ８０２は、本明細書で用いられるように、プロセッサ、マイクロ制御器、複合命令セットコンピューティングマイクロプロセッサ、縮小命令セットコンピューティングマイクロプロセッサ、超長命令語マイクロプロセッサ、明示的並列命令コンピューティングマイクロプロセッサ、グラフィックプロセッサ、デジタル信号プロセッサ、又は任意の他のタイプのプロセス回路のような任意のタイプの計算回路であることがあるが、これらに制限されるものではない。また、プロセッサ８０２は汎用又はプログラム可能論理装置又はアレイ、特定用途向け集積回路、シングルチップコンピュータ、スマートカードなどのような内蔵型制御器を含むことができる。

メモリ８０４及びＲＯＭ８０６は揮発性メモリ及び不揮発性メモリであることがある。メモリ８０４は受信装置から受信されたＡＲＱフィードバックを処理するための（複数の）命令を有するＡＲＱ送信モジュール８０５を含む。

本発明の実施形態によれば、ＡＲＱ送信モジュール８０５はＡＲＱフィードバックポールを受信装置に伝送し、無線通信ネットワークを介してＡＲＱフィードバックを受信装置から受信する。その後、ＡＲＱ送信モジュール８０５はＡＲＱブロックに関連づけられたフィードバックが保留フィードバックであるかを判定し、フィードバックが保留フィードバックと判定される時ＡＲＱブロックの送信が完了したかを判定する。

ＡＲＱブロックの送信が完了すると、ＡＲＱ送信モジュール８０５は送信が完了したＡＲＱブロックを受信装置に再送する。その代わりに、送信が完了していない場合、ＡＲＱ送信モジュール８０５は送信が完了していないＡＲＱブロックに対する保留フィードバックを無視する。送信装置が前記ステップを行う固有の知能を有しない場合、ＡＲＱ送信モジュール８０５は、フィードバックが保留フィードバックであると判定される時、ＡＲＱブロックに関連づけられた保留フィードバックを無視する。

様々なコンピュータ読み出し可能保存媒体はメモリ要素に保存され、それよりアクセスされ得る。メモリ要素は、ＲＯＭ、ランダムアクセスメモリ、消去可能プログラム可能読み出し専用メモリ、電気的に消去可能プログラム可能読み出し専用メモリ、ハードドライブ、コンパクトディスクを扱うための脱着可能媒体ドライブ、デジタルビデオディスク、ディスケット、磁気テープカートリッジ、メモリカード、メモリスティック^ＴＭなどのように、データ及びマシン読み出し可能命令を保存するための任意の適合した（複数の）メモリ装置を含むことができる。

また、本発明の実施形態は、機能、手順、データ構造及び応用プログラムを含み、タスクを行うか抽象的なデータタイプ又は下級レベルハードウェアコンテキストを定義するために、モジュールと結合して具現され得る。前述した保存媒体のうち任意の媒体上に保存されたマシン読み出し可能命令はプロセッサ７０２によって実行されることができる。

例えば、コンピュータプログラムは本発明の教示内容及び前述した実施形態によって受信装置から受信されたＡＲＱフィードバックを処理できるマシン読み出し可能命令を含むことができる。

本発明の実施形態によれば、プログラムはＣＤ−ＲＯＭ上に含まれることができ、ＣＤ−ＲＯＭから不揮発性メモリ内のハードドライブにロードされ得る。マシン読み出し可能命令は送信装置に本発明の様々な実施形態によってデコードさせることができる。

送受信機８０８はＡＲＱブロックを送信し、ＡＲＱフィードバックポールを送信し、ＡＲＱフィードバックを受信する。バス８１２は送信装置の様々な素子間の相互接続部として作動する。通信インタフェース８１０、ディスプレイ８１４、入力装置８１６及びカーソル制御部８１８のような素子は当業者に周知であり、したがって、これらの素子に対する説明は省略される。

また、前述した様々な装置、モジュール、分析器、発生器などはハードウェア回路、例えば相補型金属酸化膜半導体ベースの論理回路、ファームウエア、ソフトウェア、及び／又はハードウェア、ファームウエア及び／又はマシン読み出し可能媒体内に含まれたソフトウェアの任意の組み合わせを用いてイネーブルになり動作できる。例えば、様々な電気的構造及び方法はトランジスタ、論理ゲート、及び特定用途向け集積回路のような電気回路を用いて具現され得る。

本発明は所定の実施形態を参照して説明されたが、これらの実施形態に対して添付した特許請求の範囲及びそれらの等価物によって定義されるより広い思想及び範囲から逸脱することなく多様な修正及び変更がなされることができることは明白である。

１０２ 送信装置
１０４ ＭＡＣ層
１０６ ＰＨＹ層
１０８ 受信装置
３０２、４０２、５０２、６０２ 確認応答タイプフィールド
３０４、４０６Ａ、４０６Ｂ、４０６Ｎ、５０４、６０６Ａ、６０６Ｎ 保留インジケータビットフィールド
３０６、４０４、５０６、６０４ ＳＮフィールド
３０８、４０８Ａ、４０８Ｂ、４０８Ｎ、５０８、６０８Ａ，６０８Ｎ フィードバックビットフィールド
７０２、８０２ プロセッサ
７０４、８０４ メモリ
７０５ ＡＲＱ受信モジュール
７０６、８０６ ＲＯＭ
７０８、８０８ 送受信機
７１０、８１０ 通信インタフェース
７１２、８１２ バス
７１４、８１４ ディスプレイ
７１６、８１６ 入力装置
７１８、８１８ カーソル制御部
８０５ ＡＲＱ送信モジュール

Claims (20)

1. 第１通信装置で自動再送要求（Ａｕｔｏｍａｔｉｃ Ｒｅｐｅａｔ ｒｅＱｕｅｓｔ：ＡＲＱ）フィードバックを生成する方法において、
   前記第１通信装置でイベントが発生した時に、複数のＡＲＱブロックのうち送信が進行中であるＡＲＱブロックを判定する過程と、
   送信が進行中である判定されたＡＲＱブロックを示すＡＲＱフィードバックを生成する過程と、
   前記第１通信装置から第２通信装置に前記ＡＲＱフィードバックを伝送する過程と、を含み、
   前記送信が進行中とは、ＡＲＱブロックのＡＲＱ処理を行うレイヤであるＭＡＣ層よりも、下位のレイヤであるＰＨＹ層での送信状態を表すものとし、
   前記ＡＲＱフィードバックは、確認応答タイプフィールド、保留インジケータビットフィールド、シーケンス番号フィールド及びフィードバックビットフィールドを含み、
   前記保留インジケータビットフィールドが第１の値を持つ場合、前記フィードバックビットフィールドは、肯定のフィードバックまたはＡＲＱブロックに対する否定の確認応答フィードバックを含み、
   前記保留インジケータビットフィールドが第２の値を持つ場合、前記フィードバックビットフィールドは、肯定のフィードバックまたはＡＲＱブロックに対する送信が進行中であることを示す保留フィードバックを含む
   ことを特徴とする方法。
2. 前記イベントは、
   前記第１通信装置が第２通信装置からＡＲＱフィードバックポールを受信すること、前記第１通信装置が第２通信装置から少なくとも一つのＡＲＱブロックの受信を失敗すること、
   前記第１通信装置が第２通信装置からＡＲＱ廃棄メッセージを受信すること、又は前記第１通信装置が少なくとも一つのＡＲＱブロックをパージすること、の中の少なくとも一つを含む
   ことを特徴とする請求項１に記載の方法。
3. 送信が進行中であるＡＲＱブロックを判定する過程は、
   前記イベントが発生した時、ＡＲＱエラー検出タイマが前記ＡＲＱブロックに対して作動しているかを判定する過程と、
   前記ＡＲＱエラー検出タイマが作動している時、前記ＡＲＱエラー検出タイマが作動している前記ＡＲＱブロックに関連づけられたシーケンス番号を判定し、送信が進行中である前記判定されたＡＲＱブロック、前記複数のＡＲＱブロックのうち任意の受信に成功したＡＲＱブロック、及び前記複数のＡＲＱブロックのうち任意の失敗したＡＲＱブロックのうち少なくとも１つを示す前記ＡＲＱフィードバックを生成する過程と、
   前記ＡＲＱエラー検出タイマが作動していない時、前記複数のＡＲＱブロックのうち任意の受信に成功したＡＲＱブロック及び前記複数のＡＲＱブロックのうち任意の失敗したＡＲＱブロックのうち少なくとも１つを示す前記ＡＲＱフィードバックを生成する過程と、を含む
   ことを特徴とする請求項１に記載の方法。
4. 前記ＡＲＱフィードバックはそれぞれの前記複数のＡＲＱブロックに対するフィードバックを示し、
   前記フィードバックは前記複数のＡＲＱブロックのうち１つのＡＲＱブロックに対応するフィードバックビット及び前記フィードバックビットに対応する保留インジケータビット（ｓｕｓｐｅｎｄｅｄ ｉｎｄｉｃａｔｏｒ ｂｉｔ）によって示される
   ことを特徴とする請求項１に記載の方法。
5. 前記複数のＡＲＱブロックのうち前記１つのＡＲＱブロックに関連づけられた前記フィードバックビットの値は肯定の確認応答フィードバック（ｐｏｓｉｔｉｖｅ ａｃｋｎｏｗｌｅｄｇｅｍｅｎｔ ｆｅｅｄｂａｃｋ）又は前記保留インジケータビットの値に基づいて否定の確認応答フィードバック（ｎｅｇａｔｉｖｅ ａｃｋｎｏｗｌｅｄｇｅｍｅｎｔ ｆｅｅｄｂａｃｋ）及び保留フィードバックのうち１つを示す
   ことを特徴とする請求項３に記載の方法。
6. 前記肯定の確認応答フィードバックは前記複数のＡＲＱブロックのうち前記１つのＡＲＱブロックの受信に成功したことを示し、
   前記保留フィードバックは前記複数のＡＲＱブロックのうち前記１つのＡＲＱブロックの送信が進行中であることを示し、
   前記否定の確認応答フィードバックは前記複数のＡＲＱブロックのうち前記１つのＡＲＱブロックの受信が失敗したことを示す
   ことを特徴とする請求項５に記載の方法。
7. 自動再送要求（ＡＲＱ）フィードバックを生成する通信装置において、
   プロセッサと、
   前記プロセッサに接続されたメモリと、を含み、
   前記メモリは、前記通信装置でイベントが発生した時に、複数のＡＲＱブロックのうち送信が進行中であるＡＲＱブロックを判定し、送信が進行中である判定されたＡＲＱブロックを示すＡＲＱフィードバックを生成し、前記ＡＲＱフィードバックを他の通信装置に伝送するＡＲＱ受信モジュールを含み、
   前記送信が進行中とは、ＡＲＱブロックのＡＲＱ処理を行うレイヤであるＭＡＣ層よりも、下位のレイヤであるＰＨＹ層での送信状態を表すものとし、
   前記ＡＲＱフィードバックは、確認応答タイプフィールド、保留インジケータビットフィールド、シーケンス番号フィールド及びフィードバックビットフィールドを含み、
   前記保留インジケータビットフィールドが第１の値を持つ場合、前記フィードバックビットフィールドは、肯定のフィードバックまたはＡＲＱブロックに対する否定の確認応答フィードバックを含み、
   前記保留インジケータビットフィールドが第２の値を持つ場合、前記フィードバックビットフィールドは、肯定のフィードバックまたはＡＲＱブロックに対する送信が進行中であることを示す保留フィードバックを含む
   ことを特徴とする通信装置。
8. 前記イベントは、
   前記通信装置が前記他の通信装置からＡＲＱフィードバックポールを受信すること、
   前記通信装置が前記他の通信装置から少なくとも一つのＡＲＱブロックの受信を失敗すること、
   前記通信装置が前記他の通信装置からＡＲＱ廃棄メッセージを受信すること、又は 前記通信装置が少なくとも一つのＡＲＱブロックをパージすること、の中の少なくとも一つを含む
   ことを特徴とする請求項７に記載の通信装置。
9. 前記ＡＲＱ受信モジュールは、
   前記イベントが発生した時、ＡＲＱエラー検出タイマが前記ＡＲＱブロックに対して作動しているかを判定し、
   前記ＡＲＱエラー検出タイマが作動している時、前記ＡＲＱエラー検出タイマが作動している前記ＡＲＱブロックに関連づけられたシーケンス番号を判定し、送信が進行中である前記判定されたＡＲＱブロック、前記複数のＡＲＱブロックのうち任意の受信に成功したＡＲＱブロック及び前記複数のＡＲＱブロックのうち任意の失敗したＡＲＱブロックのうち少なくとも１つを示す前記ＡＲＱフィードバックを生成し、
   前記ＡＲＱエラー検出タイマが作動していない時、前記複数のＡＲＱブロックのうち任意の受信に成功したＡＲＱブロック及び前記複数のＡＲＱブロックのうち任意の失敗したＡＲＱブロックのうち少なくとも１つを示す前記ＡＲＱフィードバックを生成することによって送信が進行中である前記ＡＲＱブロックを判定する
   ことを特徴とする請求項７に記載の通信装置。
10. 前記ＡＲＱフィードバックはそれぞれの前記複数のＡＲＱブロックに対するフィードバックを示し、
    前記フィードバックは前記複数のＡＲＱブロックのうち１つのＡＲＱブロックに対応するフィードバックビット及び前記フィードバックビットに対応する保留インジケータビットによって示される
    ことを特徴とする請求項７に記載の通信装置。
11. 前記複数のＡＲＱブロックのうち前記１つのＡＲＱブロックに関連づけられた前記フィードバックビットの値は肯定の確認応答フィードバック、又は前記保留インジケータビットの値に基づいて否定の確認応答フィードバック及び保留フィードバックのうち１つを示す
    ことを特徴とする請求項１０に記載の通信装置。
12. 前記肯定の確認応答フィードバックは前記複数のＡＲＱブロックのうち前記１つのＡＲＱブロックの受信に成功したことを示し、
    前記保留フィードバックは前記複数のＡＲＱブロックのうち前記１つのＡＲＱブロックの送信が進行中であることを示し、
    前記否定の確認応答フィードバックは前記複数のＡＲＱブロックのうち前記１つのＡＲＱブロックの受信が失敗したことを示す
    ことを特徴とする請求項１１に記載の通信装置。
13. 通信装置で自動再送要求（ＡＲＱ）フィードバックを処理する方法であって、
    無線通信ネットワークを介して他の通信装置からＡＲＱフィードバックを受信する過程と、
    受信されたＡＲＱフィードバックでＡＲＱブロックに関連づけられたフィードバックを判定し、それぞれの前記ＡＲＱブロックに関連づけられたフィードバックは肯定の確認応答フィードバック、保留フィードバック及び否定の確認応答フィードバックのうち１つを含む過程と、
    それぞれの前記ＡＲＱブロックに関連づけられたフィードバックに基づいて、前記ＡＲＱブロックに関連づけられたＡＲＱフィードバックをそれぞれ処理する過程と、を含み、
    前記ＡＲＱフィードバックは、確認応答タイプフィールド、保留インジケータビットフィールド、シーケンス番号フィールド及びフィードバックビットフィールドを含み、
    前記保留インジケータビットフィールドが第１の値を持つ場合、前記フィードバックビットフィールドは、肯定のフィードバックまたはＡＲＱブロックに対する否定の確認応答フィードバックを含み、
    前記保留インジケータビットフィールドが第２の値を持つ場合、前記フィードバックビットフィールドは、肯定のフィードバックまたはＡＲＱブロックに対する送信が進行中であることを示す保留フィードバックを含む
    ことを特徴とする方法。
14. イベントは、
    前記通信装置が前記他の通信装置からＡＲＱフィードバックポールを受信すること、
    前記通信装置が前記他の通信装置から少なくとも一つのＡＲＱブロックの受信すること、
    前記通信装置が前記他の通信装置からＡＲＱ廃棄メッセージを受信すること、又は 前記通信装置が少なくとも一つのＡＲＱブロックをパージすること、の中の少なくとも一つを含む
    ことを特徴とする請求項１３に記載の方法。
15. 前記ＡＲＱブロックに関連づけられたＡＲＱフィードバックを処理する過程は、
    前記ＡＲＱブロックに関連づけられたフィードバックが保留フィードバックであるかを判定する過程と、
    前記フィードバックが保留フィードバックであると判定される時、前記ＡＲＱブロックの送信が完了したかを判定する過程と、
    送信が完了した任意のＡＲＱブロックを前記他の通信装置に再送する過程と、
    送信が完了していない前記ＡＲＱブロックの保留フィードバックを無視する過程と、を含む
    ことを特徴とする請求項１３に記載の方法。
16. 前記ＡＲＱブロックに関連づけられたＡＲＱフィードバックを処理する過程は、
    前記ＡＲＱブロックに関連づけられたフィードバックが保留フィードバックであるかを判定する過程と、
    前記フィードバックが保留フィードバックである場合、任意のＡＲＱブロックに関連づけられた保留フィードバックを無視する過程と、を含む
    ことを特徴とする請求項１３に記載の方法。
17. 自動再送要求（ＡＲＱ）フィードバックを処理する通信装置において、
    プロセッサと、
    前記プロセッサに接続されたメモリと、を含み、
    前記メモリは、無線通信ネットワークを介して他の通信装置からＡＲＱフィードバックを受信し、前記ＡＲＱフィードバックでＡＲＱブロックに関連づけられたフィードバックを判定し、それぞれの前記ＡＲＱブロックに関連づけられたフィードバックに基づいて前記ＡＲＱブロックに関連づけられたＡＲＱフィードバックをそれぞれ処理するＡＲＱ送信モジュールを含み、
    それぞれの前記ＡＲＱブロックに関連づけられたフィードバックは肯定の確認応答フィードバック、保留フィードバック及び否定の確認応答フィードバックのうち１つを含み、 前記ＡＲＱフィードバックは、確認応答タイプフィールド、保留インジケータビットフィールド、シーケンス番号フィールド及びフィードバックビットフィールドを含み、
    前記保留インジケータビットフィールドが第１の値を持つ場合、前記フィードバックビットフィールドは、肯定のフィードバックまたはＡＲＱブロックに対する否定の確認応答フィードバックを含み、
    前記保留インジケータビットフィールドが第２の値を持つ場合、前記フィードバックビットフィールドは、肯定のフィードバックまたはＡＲＱブロックに対する送信が進行中であることを示す保留フィードバックを含む
    ことを特徴とする通信装置。
18. イベントは、
    前記通信装置が前記他の通信装置からＡＲＱフィードバックポールを受信すること、
    前記通信装置が前記他の通信装置から少なくとも一つのＡＲＱブロックの受信を失敗すること、
    前記通信装置が前記他の通信装置からＡＲＱ廃棄メッセージを受信すること、又は 前記通信装置が少なくとも一つのＡＲＱブロックをパージすること、の中の少なくとも一つを含む
    ことを特徴とする請求項１７に記載の通信装置。
19. 前記ＡＲＱ送信モジュールは、前記ＡＲＱブロックに関連づけられたフィードバックが保留フィードバックであるかを判定し、前記フィードバックが保留フィードバックであると判定される時、前記ＡＲＱブロックの送信が完了したかを判定し、送信が完了した任意のＡＲＱブロックを前記他の通信装置に再送し、送信が完了していない任意のＡＲＱブロックの保留フィードバックを無視することによって前記ＡＲＱブロックに関連づけられた前記ＡＲＱフィードバックを処理する
    ことを特徴とする請求項１７に記載の通信装置。
20. 前記ＡＲＱ送信モジュールは、前記ＡＲＱブロックに関連づけられたフィードバックが保留フィードバックであるかを判定し、前記フィードバックが保留フィードバックである場合は前記ＡＲＱブロックに関連づけられた保留フィードバックを無視することによって前記ＡＲＱブロックに関連づけられた前記ＡＲＱフィードバックを処理する
    ことを特徴とする請求項１７に記載の通信装置。

Images