JP5789223B2 - Radiation imaging apparatus and radiation imaging system - Google Patents

Radiation imaging apparatus and radiation imaging system Download PDF

Info

Publication number
JP5789223B2
JP5789223B2 JP2012138127A JP2012138127A JP5789223B2 JP 5789223 B2 JP5789223 B2 JP 5789223B2 JP 2012138127 A JP2012138127 A JP 2012138127A JP 2012138127 A JP2012138127 A JP 2012138127A JP 5789223 B2 JP5789223 B2 JP 5789223B2
Authority
JP
Japan
Prior art keywords
conversion element
layer
electrode layer
denotes
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012138127A
Other languages
Japanese (ja)
Other versions
JP2012227538A (en
Inventor
望月 千織
千織 望月
渡辺 実
実 渡辺
石井 孝昌
孝昌 石井
森下 正和
正和 森下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2012138127A priority Critical patent/JP5789223B2/en
Publication of JP2012227538A publication Critical patent/JP2012227538A/en
Application granted granted Critical
Publication of JP5789223B2 publication Critical patent/JP5789223B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、医療用画像診断装置、非破壊検査装置、放射線を用いた分析装置などに応用可能な放射線撮像装置及び放射線撮像システムに関する。   The present invention relates to a radiation imaging apparatus and a radiation imaging system that can be applied to a medical diagnostic imaging apparatus, a nondestructive inspection apparatus, an analysis apparatus using radiation, and the like.

放射線撮像装置は、レントゲン撮影などの静止画像を取得する一般撮影から、動画像を取得する透視撮影まで幅広く応用され始めている。放射線撮像装置には、基板上に放射線又は波長変換体からの光を電荷に変換する変換素子とスイッチ素子とを有する画素が2次元に複数配置されたセンサパネルが用いられている。特に、絶縁性基板上にアモルファスシリコン(以下「a−Si」という。)等の非結晶半導体で形成された変換素子と、非結晶半導体で形成された薄膜トランジスタ(以下「TFT」という。)とを有する画素が2次元に複数配置されたフラットパネル検出器(以下「FPD」という。)が注目されている。   Radiation imaging apparatuses have begun to be applied widely from general imaging for acquiring still images such as X-ray imaging to fluoroscopic imaging for acquiring moving images. 2. Description of the Related Art A radiation imaging apparatus uses a sensor panel in which a plurality of pixels each having a conversion element and a switch element that convert radiation or light from a wavelength converter into electric charges are two-dimensionally arranged on a substrate. In particular, a conversion element formed of an amorphous semiconductor such as amorphous silicon (hereinafter referred to as “a-Si”) on an insulating substrate and a thin film transistor (hereinafter referred to as “TFT”) formed of an amorphous semiconductor. A flat panel detector (hereinafter referred to as “FPD”) in which a plurality of pixels are arranged two-dimensionally has attracted attention.

特許文献1は、PIN型フォトダイオードとTFTとを含む画素が2次元に複数配置されたPIN型FPDを開示している。PIN型FPDは、基板上のTFTを構成する層の上にPIN型フォトダイオードを構成する層を設けた積層構造となっている。   Patent Document 1 discloses a PIN FPD in which a plurality of pixels including a PIN photodiode and a TFT are two-dimensionally arranged. The PIN type FPD has a laminated structure in which a layer constituting a PIN type photodiode is provided on a layer constituting a TFT on a substrate.

特許文献2は、a−Siにより形成されたMIS型フォトセンサとTFTとで構成された画素が2次元に複数配置されて構成されたセンサパネルを用いたMIS型FPDを開示している。このMIS型FPDは、基板上のTFTを構成する層と同一層構成によりMIS型フォトセンサを設けた平面構造となっている。   Patent Document 2 discloses an MIS type FPD using a sensor panel in which a plurality of pixels each constituted by an MIS type photosensor and a TFT formed of a-Si are two-dimensionally arranged. This MIS type FPD has a planar structure in which a MIS type photosensor is provided in the same layer configuration as the layer constituting the TFT on the substrate.

特許文献3は、基板上のTFTを構成する層の上にMIS型フォトセンサを構成する層を設けた積層構造のMIS型FPDを開示している。   Patent Document 3 discloses a MIS type FPD having a laminated structure in which a layer constituting a MIS type photosensor is provided on a layer constituting a TFT on a substrate.

特表平07−502865号公報Japanese translation of Japanese translation of PCT publication No. 07-502865 特開平08−116044号公報JP 08-116044 A 特開2004−015002号公報JP 2004-015002 A

本発明は、基板の裏面より光を入射させる構成を有する放射線撮像装置において、放射線又は前記放射線に応じた光を電荷に変換する変換素子に対して効率良く光を入射させることを目的とする。SUMMARY OF THE INVENTION An object of the present invention is to allow light to efficiently enter a conversion element that converts radiation or light corresponding to the radiation into electric charges in a radiation imaging apparatus having a configuration in which light is incident from the back surface of a substrate.

本発明の第1の側面は、放射線又は前記放射線に応じた光を電荷に変換する変換素子と、前記変換素子に接続されたスイッチ素子と、をそれぞれ含む複数の画素がマトリクス状に配置された第1表面と、該第1表面とは反対側の第2表面と、を有する基板と、前記基板の前記第2表面の側に配置され、前記放射線又は前記放射線に応じた光とは異なる光を前記変換素子に照射するための光源と、を有する放射線撮像装置に係り、前記変換素子は、第1の電極層と、該第1の電極層と前記基板の前記第1表面との間に配置され、間隙を有する第2の電極層と、前記第1の電極層と前記第2の電極層との間に配置された半導体層と、前記第1の電極層と前記半導体層との間に配置された第1の不純物半導体層と、前記第2の電極層と前記半導体層との間および前記間隙における前記第1表面と前記半導体層との間に配置された第2の不純物半導体層と、を有し、前記光源より照射された光は、前記間隙を介して前記半導体層に入射される。 According to a first aspect of the present invention, a plurality of pixels each including a conversion element that converts radiation or light corresponding to the radiation into electric charge and a switch element connected to the conversion element are arranged in a matrix. A substrate having a first surface and a second surface opposite to the first surface, and a light that is disposed on the second surface side of the substrate and is different from the radiation or the light corresponding to the radiation And a light source for irradiating the conversion element with the light source, wherein the conversion element is between the first electrode layer, the first electrode layer, and the first surface of the substrate. A second electrode layer disposed and having a gap; a semiconductor layer disposed between the first electrode layer and the second electrode layer; and between the first electrode layer and the semiconductor layer. The first impurity semiconductor layer, the second electrode layer, and the semiconductor layer Second has the impurity semiconductor layer, the light emitted from the light source, the semiconductor layer through the gap disposed between and between the semiconductor layer and the first surface of the gap Ru is incident on.

本発明の第の側面は、放射線撮像システムに係り、上記の放射線撮像装置と、前記放射線撮像装置からの信号を処理する信号処理手段と、を備えたことを特徴とする。 A second aspect of the present invention relates to a radiation imaging system, and includes the radiation imaging apparatus described above and a signal processing unit that processes a signal from the radiation imaging apparatus.

本発明によれば、基板の裏面より光を入射させる構成を有する放射線撮像装置において、放射線又は前記放射線に応じた光を電荷に変換する変換素子に対して効率良く光を入射させることができる。According to the present invention, in a radiation imaging apparatus having a configuration in which light is incident from the back surface of a substrate, light can be efficiently incident on a conversion element that converts radiation or light corresponding to the radiation into electric charges.

本発明の好適な実施の形態に係る放射線撮像装置の構成を例示的に示す平面図である。1 is a plan view exemplarily showing a configuration of a radiation imaging apparatus according to a preferred embodiment of the present invention. 本発明の好適な第1の実施形態に係る1画素の模式的平面図である。1 is a schematic plan view of one pixel according to a preferred first embodiment of the present invention. 図2のX−X’における模式的断面図である。FIG. 3 is a schematic cross-sectional view taken along line X-X ′ in FIG. 2. 図2のY−Y’における模式的断面図である。FIG. 3 is a schematic cross-sectional view taken along Y-Y ′ in FIG. 2. 本発明の好適な第2の実施形態に係る変換素子リペアの模式的平面図である。It is a typical top view of conversion element repair concerning a suitable 2nd embodiment of the present invention. 本発明の好適な第3の実施形態に係る1画素の模式的平面図である。It is a typical top view of 1 pixel concerning a suitable 3rd embodiment of the present invention. 図6のX−X’における模式的断面図である。It is typical sectional drawing in X-X 'of FIG. 放射線撮像装置の模式的断面図である。It is typical sectional drawing of a radiation imaging device. 本発明の好適な第4の実施形態に係る1画素の模式的平面図である。It is a typical top view of 1 pixel concerning a suitable 4th embodiment of the present invention. 図9のX−X’における模式的断面図である。FIG. 10 is a schematic cross-sectional view taken along line X-X ′ of FIG. 9. 本発明の好適な第5の実施形態に係る1画素の模式的平面図である。FIG. 10 is a schematic plan view of one pixel according to a preferred fifth embodiment of the present invention. 図11のX−X’における模式的断面図である。It is typical sectional drawing in X-X 'of FIG. 本発明の好適な第6の実施形態と同様の積層構造における1画素センサ部の模式的平面図である。It is a typical top view of the 1 pixel sensor part in the laminated structure similar to the suitable 6th Embodiment of this invention. 変換素子の下部電極の模式的平面図である。It is a typical top view of the lower electrode of a conversion element. 変換素子の上部電極の模式的平面図である。It is a typical top view of the upper electrode of a conversion element. 図14のX−X’における模式的断面図である。It is typical sectional drawing in X-X 'of FIG. 本発明の好適な第7の実施形態に係る1画素の模式的平面図である。It is a typical top view of 1 pixel concerning a suitable 7th embodiment of the present invention. 図17のX−X’における模式的断面図である。It is typical sectional drawing in X-X 'of FIG. 図17のY−Y’における模式的断面図である。It is typical sectional drawing in Y-Y 'of FIG. 本発明の好適な第8の実施形態に係る1画素の模式的平面図である。It is a typical top view of 1 pixel concerning a suitable 8th embodiment of the present invention. 図20のX−X’における模式的断面図である。It is typical sectional drawing in X-X 'of FIG. 本発明の好適な第9の実施形態に係る1画素の模式的平面図である。It is a typical top view of 1 pixel concerning a suitable 9th embodiment of the present invention. 図22のX−X’における模式的断面図である。It is typical sectional drawing in X-X 'of FIG. 本発明の好適な第10の実施形態に係る1画素の模式的平面図である。It is a typical top view of 1 pixel concerning a suitable 10th embodiment of the present invention. 図24のX−X’における模式的断面図である。It is typical sectional drawing in X-X 'of FIG. 第10の実施形態の1画素に関して、図13のX−X’における模式的断面図である。FIG. 14 is a schematic cross-sectional view taken along the line X-X ′ of FIG. 本発明の好適な実施の形態に係る放射線撮像装置を放射線撮像システムへ適用した場合の応用例を示す図である。It is a figure which shows the application example at the time of applying the radiation imaging device which concerns on suitable embodiment of this invention to a radiation imaging system.

図1は、放射線撮像装置の構成を例示的に示す平面図である。101は放射線を電荷に変換する変換素子、102はスイッチング素子、103は駆動配線、104は信号配線、105はバイアス配線である。また、106は信号処理回路、107は駆動回路、108はA/D変換部、109はバイアス電源部である。1つの画素は、変換素子101とスイッチング素子102で構成されている。画素は、2次元に複数配置され、画素領域を構成している。   FIG. 1 is a plan view exemplarily showing the configuration of the radiation imaging apparatus. Reference numeral 101 denotes a conversion element that converts radiation into electric charge, 102 denotes a switching element, 103 denotes a drive wiring, 104 denotes a signal wiring, and 105 denotes a bias wiring. Reference numeral 106 denotes a signal processing circuit, 107 denotes a drive circuit, 108 denotes an A / D conversion unit, and 109 denotes a bias power supply unit. One pixel includes a conversion element 101 and a switching element 102. A plurality of pixels are two-dimensionally arranged to constitute a pixel region.

絶縁性基板100としては、ガラス基板、石英基板、プラスチック基板などの絶縁性の基板が好適に用いられる。変換素子101としては、例えば、光電変換素子が好適に用いられる。光電変換素子は、放射線を光電変換素子で感知可能な波長帯域の光に変換する波長変換体と組み合わせて用いられる。このような光電変換素子としては、例えば、MIS型光電変換素子及びPIN型光電変換素子を用いることができる。MIS型光電変換素子及びPIN型光電変換素子は、例えば、a−Siを用いて形成されることが好ましい。また、他の変換素子101としては、放射線を直接電荷に変換可能な直接型変換素子を用いてもよい。このような直接型変換素子としては、例えば、アモルファスセレン、ガリウム砒素、ガリウムリン、ヨウ化鉛、ヨウ化水銀、CdTe、CdZnTeのいずれかを用いて形成された変換素子が挙げられる。なお、第1〜第6の実施形態では、MIS型光電変換素子を適用した例について説明し、第7〜第11の実施形態では、PIN型光電変換素子を適用した例について説明するが、これらの例のみに限定されない。   As the insulating substrate 100, an insulating substrate such as a glass substrate, a quartz substrate, or a plastic substrate is preferably used. For example, a photoelectric conversion element is preferably used as the conversion element 101. The photoelectric conversion element is used in combination with a wavelength converter that converts radiation into light in a wavelength band that can be sensed by the photoelectric conversion element. As such a photoelectric conversion element, for example, a MIS type photoelectric conversion element and a PIN type photoelectric conversion element can be used. The MIS type photoelectric conversion element and the PIN type photoelectric conversion element are preferably formed using, for example, a-Si. Further, as the other conversion element 101, a direct type conversion element capable of directly converting radiation into electric charge may be used. Examples of such a direct conversion element include a conversion element formed using any of amorphous selenium, gallium arsenide, gallium phosphide, lead iodide, mercury iodide, CdTe, and CdZnTe. In the first to sixth embodiments, examples in which MIS type photoelectric conversion elements are applied will be described. In the seventh to eleventh embodiments, examples in which PIN type photoelectric conversion elements are applied will be described. It is not limited only to the example.

スイッチング素子102としては、例えば、薄膜トランジスタ(TFT)を用いることができる。薄膜トランジスタ(TFT)は、a−Siを用いて形成されることが好ましい。   As the switching element 102, for example, a thin film transistor (TFT) can be used. The thin film transistor (TFT) is preferably formed using a-Si.

駆動配線103は、行方向に配列された複数のスイッチング素子102のゲート電極に接続され、駆動回路107からの駆動信号をスイッチング素子102に印加するための配線である。信号配線104は、列方向に配列された複数のスイッチング素子102のソース電極又はドレイン電極に接続され、変換素子101で発生しスイッチング素子102で転送された信号電荷を信号処理回路106に伝送するためのものである。複数の画素から並列的に転送された信号電荷は、信号処理回路106により直列信号に変換され、A/D変換部108によってアナログ信号からデジタル信号に変換されて出力される。バイアス電源部109は、変換素子101が光電変換するためのバイアスと、変換素子101を初期状態にするためのバイアスとを供給するよう構成され、変換素子101の一方の電極にバイアス配線105を介して接続されている。   The drive wiring 103 is connected to the gate electrodes of the plurality of switching elements 102 arranged in the row direction, and is a wiring for applying a drive signal from the drive circuit 107 to the switching elements 102. The signal wiring 104 is connected to the source electrode or drain electrode of the plurality of switching elements 102 arranged in the column direction, and transmits the signal charges generated by the conversion element 101 and transferred by the switching element 102 to the signal processing circuit 106. belongs to. Signal charges transferred in parallel from a plurality of pixels are converted into serial signals by the signal processing circuit 106, converted from analog signals to digital signals by the A / D converter 108, and output. The bias power supply unit 109 is configured to supply a bias for the photoelectric conversion of the conversion element 101 and a bias for setting the conversion element 101 to an initial state, and a bias wiring 105 is connected to one electrode of the conversion element 101. Connected.

上記の放射線撮像装置には様々なノイズが発生しうる。例えば、ショットノイズ、kTCノイズ、信号配線ノイズ、ICノイズ、ゲート配線ノイズなどが挙げられる。ショットノイズは、センサ開口率の平方根に比例するノイズである。kTCノイズは、変換素子の容量の平方根に比例するノイズである。信号配線ノイズは、配線抵抗の平方根及び配線寄生容量に比例する配線ノイズである。ICノイズは、信号配線の寄生容量に比例するノイズである。そして、ゲート配線ノイズは、配線抵抗の平方根に比例する配線ノイズである。この中で、kTCノイズ及び信号配線ノイズが支配的であり、これらのノイズを低減するためには、変換素子の容量を低減させることが有効である。   Various noises can occur in the radiation imaging apparatus. Examples include shot noise, kTC noise, signal wiring noise, IC noise, gate wiring noise, and the like. Shot noise is noise proportional to the square root of the sensor aperture ratio. kTC noise is noise proportional to the square root of the capacitance of the conversion element. Signal wiring noise is wiring noise proportional to the square root of wiring resistance and wiring parasitic capacitance. IC noise is noise proportional to the parasitic capacitance of the signal wiring. The gate wiring noise is wiring noise proportional to the square root of the wiring resistance. Of these, kTC noise and signal wiring noise are dominant, and in order to reduce these noises, it is effective to reduce the capacitance of the conversion element.

本発明者らは、変換素子の容量が概ね上下電極の重なり部分で形成されることに注目し、上下電極が重ならない部分の電界の広がりを考慮することにより、変換素子としての出力を確保しながら変換素子の上下電極の重なり部分を小さくする構成を見出した。この構成によれば、変換素子の開口率を減少させることなく、変換素子の容量を小さくすることが可能である。   The present inventors pay attention to the fact that the capacitance of the conversion element is generally formed by the overlapping portion of the upper and lower electrodes, and ensures the output as the conversion element by considering the spread of the electric field in the portion where the upper and lower electrodes do not overlap. However, the present inventors have found a configuration in which the overlapping portion of the upper and lower electrodes of the conversion element is reduced. According to this configuration, it is possible to reduce the capacitance of the conversion element without reducing the aperture ratio of the conversion element.

以下、本発明の好適な実施の形態に係る放射線撮像装置について図を用いて詳しく説明する。なお、本明細書では、可視光等の電磁波やX線、α線、β線、γ線なども、放射線に含まれるものとする。
[第1の実施形態]
図2は、本発明の好適な第1の実施形態に係る放射線撮像装置に配置された1画素の構成例を説明するための模式的平面図である。図2に示すように、1つの画素は、変換素子101とスイッチング素子102により構成されている。駆動配線103は、スイッチング素子102のゲート電極に接続されている。信号配線104は、スイッチング素子102のソース電極114aに接続されている。変換素子101の上部電極層119は、バイアス配線105に接続された複数の帯状の電極119a、b、…に分割された構成を持つ。これにより、上部電極層119には、オーミックコンタクト層としての不純物半導体層118が存在しない間隙200が存在する。
Hereinafter, a radiation imaging apparatus according to a preferred embodiment of the present invention will be described in detail with reference to the drawings. In this specification, electromagnetic waves such as visible light, X-rays, α-rays, β-rays, γ-rays, and the like are also included in the radiation.
[First Embodiment]
FIG. 2 is a schematic plan view for explaining a configuration example of one pixel arranged in the radiation imaging apparatus according to the preferred first embodiment of the present invention. As shown in FIG. 2, one pixel includes a conversion element 101 and a switching element 102. The drive wiring 103 is connected to the gate electrode of the switching element 102. The signal wiring 104 is connected to the source electrode 114 a of the switching element 102. The upper electrode layer 119 of the conversion element 101 has a configuration divided into a plurality of strip-shaped electrodes 119 a, b,... Connected to the bias wiring 105. Thus, the upper electrode layer 119 has a gap 200 where the impurity semiconductor layer 118 as an ohmic contact layer does not exist.

図3は、図2のX−X’における模式的断面図であり、図4は図2のY−Y’における模式的断面図である。以下、図3及び図4を用いて本実施形態における画素の構成及びその形成法を順を追って説明する。   3 is a schematic cross-sectional view taken along line X-X ′ of FIG. 2, and FIG. 4 is a schematic cross-sectional view taken along line Y-Y ′ of FIG. 2. Hereinafter, the configuration of the pixel and the formation method thereof in this embodiment will be described in order with reference to FIGS.

まず、絶縁性基板100上に、スイッチング素子102のゲート電極110と、変換素子101の下部電極層115とを形成する。次いで、スイッチング素子102のゲート絶縁膜となる第1の絶縁層111と、変換素子101の絶縁層となる第2の絶縁層116とを形成する。次いで、スイッチング素子102の活性層となる第1の半導体層112と、変換素子101の変換層となる第2の半導体層117とを形成する。図3では、第1の半導体層112を第2の半導体層117よりも薄くしているが、第2の半導体層117と同程度の厚さのままにしてもよい。その後、スイッチング素子102のオーミックコンタクト層となる第1の不純物半導体層113と、変換素子101の第2の不純物半導体層118とが形成される。そして、バイアス配線105と、スイッチング素子102のソース電極114a及びドレイン電極114bを形成し、第1の不純物半導体層113をエッチングしてチャネル部を構成している。その後、変換素子101の上部電極層(透明電極層)119、保護層120、波長変換体(不図示)が順次形成される。変換素子101は、115〜119によって構成され、スイッチング素子102は、110〜114a、114bによって構成される。   First, the gate electrode 110 of the switching element 102 and the lower electrode layer 115 of the conversion element 101 are formed on the insulating substrate 100. Next, a first insulating layer 111 to be a gate insulating film of the switching element 102 and a second insulating layer 116 to be an insulating layer of the conversion element 101 are formed. Next, a first semiconductor layer 112 serving as an active layer of the switching element 102 and a second semiconductor layer 117 serving as a conversion layer of the conversion element 101 are formed. In FIG. 3, the first semiconductor layer 112 is thinner than the second semiconductor layer 117, but the thickness may be approximately the same as that of the second semiconductor layer 117. Thereafter, a first impurity semiconductor layer 113 serving as an ohmic contact layer of the switching element 102 and a second impurity semiconductor layer 118 of the conversion element 101 are formed. Then, the bias wiring 105, the source electrode 114a and the drain electrode 114b of the switching element 102 are formed, and the first impurity semiconductor layer 113 is etched to form a channel portion. Thereafter, an upper electrode layer (transparent electrode layer) 119, a protective layer 120, and a wavelength converter (not shown) of the conversion element 101 are sequentially formed. The conversion element 101 is constituted by 115 to 119, and the switching element 102 is constituted by 110 to 114a and 114b.

本実施形態では、上部電極層119は、少なくとも第2の半導体層117が配置された領域内に間隙200を有し、複数の電極が分割されて領域内に分散して構成された電極群119a、b、…を含む。電極群119a、b、…はそれぞれバイアス配線105と電気的に接続されている。間隙200の幅は、電極群119a、b、…からの電界の広がりにより第2の半導体層117で光電変換により生じるキャリアを捕獲可能な範囲内であればよい。第2の半導体層117の膜厚や不純物濃度などにも依存するが、間隙200は、電極群119a、b、…の各々の端部から5μmの領域内に含まれることが好ましい。すなわち、間隙200の幅は、電界の広がりから、10μm程度であることが好ましい。間隙200は、この範囲内で形成されればよく、その形状は特に限定されない。例えば、多角形、円形、楕円形、不定形など任意の形状をとることができる。なお、上記の間隙200の構成は、後述する第2〜第11の実施形態についても同様に適用されうる。変換素子101の容量は、概ね変換素子101の上下電極の重なり面積で決定されるため、本実施形態の変換素子は、従来の変換素子と比較すると、容量が低減された構造となっており、変換素子の容量に起因するノイズが低減される。   In the present embodiment, the upper electrode layer 119 has a gap 200 at least in a region where the second semiconductor layer 117 is disposed, and an electrode group 119a configured by dividing a plurality of electrodes and dispersing them in the region. , B,... The electrode groups 119a, 119,... Are electrically connected to the bias wiring 105, respectively. The width of the gap 200 may be within a range in which carriers generated by photoelectric conversion in the second semiconductor layer 117 can be captured by the expansion of the electric field from the electrode groups 119a, 119,. Although depending on the film thickness, impurity concentration, and the like of the second semiconductor layer 117, the gap 200 is preferably included in a region of 5 μm from each end of the electrode groups 119a, 119,. That is, the width of the gap 200 is preferably about 10 μm because of the spread of the electric field. The gap 200 may be formed within this range, and its shape is not particularly limited. For example, an arbitrary shape such as a polygon, a circle, an ellipse, or an indefinite shape can be taken. The configuration of the gap 200 can be similarly applied to second to eleventh embodiments described later. Since the capacitance of the conversion element 101 is generally determined by the overlapping area of the upper and lower electrodes of the conversion element 101, the conversion element of this embodiment has a structure with a reduced capacitance compared to the conventional conversion element. Noise due to the capacitance of the conversion element is reduced.

また、変換素子の感度は、いくつの要因により決定されるが、例えば、変換素子の半導体層への入射光量により決定される。本実施形態に係る放射線撮像装置では、間隙200、即ち、変換素子101の不純物半導体層118が除去されて、不純物半導体層での出力に寄与しない光吸収などの無駄な光吸収が無い領域が存在するため、変換素子の光利用効率が高まり、高い感度を得ることができる。   The sensitivity of the conversion element is determined by several factors. For example, the sensitivity is determined by the amount of light incident on the semiconductor layer of the conversion element. In the radiation imaging apparatus according to this embodiment, the gap 200, that is, the region where the impurity semiconductor layer 118 of the conversion element 101 is removed and there is no useless light absorption such as light absorption that does not contribute to the output of the impurity semiconductor layer exists. Therefore, the light use efficiency of the conversion element is increased, and high sensitivity can be obtained.

また、本実施形態によれば、変換素子の容量を低減することができるため、変換素子に接続するスイッチ素子のサイズが小さくて済み、変換素子の開口率を上げることができる。また、変換素子の上下電極の重なり面積が低減され、変換素子の開口率の増大に伴う変換素子の容量の増加を抑えることによって、感度の低下を防ぐことができる。また、スイッチ素子のサイズが小さくて済むため、スイッチング素子102のゲート電極110とソース電極114aとの間の重なり容量が減少し、それによって、信号配線104の寄生容量が低減され、更にノイズが低減される。
[第2の実施形態]
図5は、本発明の好適な第2の実施形態に係る放射線撮像装置に配置された1画素の構成例を説明するための模式的平面図である。なお、第1の実施形態と同様の構成要素には、同一の符号を付している。Pはショートの原因となる異物を示す。Rは変換素子101の上部電極層119及び不純物半導体層118の一部が除去された領域を示す。本実施形態は、変換素子の上部電極層119と下部電極層115との間でショートが発生した場合に、ショートが発生した部分に対応する上部電極層119を切断することを特徴とする。これによって、上部電極層119と下部電極層115との間のショートをリペアし、無欠陥基板を安価に作成することができる。この場合、変換素子の出力は多少低下するが、出力補正などにより出力低下を補うことができる。
[第3の実施形態]
図6は、本発明の好適な第3の実施形態に係る1画素の模式的平面図である。なお、第1の実施形態と同様の構成要素には、同一の符号を付している。
Moreover, according to this embodiment, since the capacity | capacitance of a conversion element can be reduced, the size of the switch element connected to a conversion element may be small, and the aperture ratio of a conversion element can be raised. In addition, the overlapping area of the upper and lower electrodes of the conversion element is reduced, and a decrease in sensitivity can be prevented by suppressing an increase in capacitance of the conversion element accompanying an increase in the aperture ratio of the conversion element. In addition, since the size of the switch element can be small, the overlapping capacitance between the gate electrode 110 and the source electrode 114a of the switching element 102 is reduced, thereby reducing the parasitic capacitance of the signal wiring 104 and further reducing noise. Is done.
[Second Embodiment]
FIG. 5 is a schematic plan view for explaining a configuration example of one pixel arranged in the radiation imaging apparatus according to the preferred second embodiment of the present invention. In addition, the same code | symbol is attached | subjected to the component similar to 1st Embodiment. P indicates a foreign substance that causes a short circuit. R represents a region where a part of the upper electrode layer 119 and the impurity semiconductor layer 118 of the conversion element 101 is removed. The present embodiment is characterized in that when a short circuit occurs between the upper electrode layer 119 and the lower electrode layer 115 of the conversion element, the upper electrode layer 119 corresponding to the portion where the short circuit occurs is cut. As a result, a short circuit between the upper electrode layer 119 and the lower electrode layer 115 can be repaired, and a defect-free substrate can be produced at low cost. In this case, the output of the conversion element slightly decreases, but the output decrease can be compensated by output correction or the like.
[Third Embodiment]
FIG. 6 is a schematic plan view of one pixel according to the preferred third embodiment of the present invention. In addition, the same code | symbol is attached | subjected to the component similar to 1st Embodiment.

図6のX−X’における模式的断面図を図7に示す。115は変換素子101の下部電極層、116は変換素子101の絶縁層となる第2の絶縁層、117は変換素子101の光電変換層となる第2の半導体層である。また、118は変換素子101の第2の不純物半導体層、119は変換素子101の上部電極層(透明電極層)である。変換素子101は、116〜119によって構成されている。120は保護層であり、保護層120上に波長変換体(不図示)が積層されている。   FIG. 7 shows a schematic cross-sectional view taken along the line X-X ′ of FIG. Reference numeral 115 denotes a lower electrode layer of the conversion element 101, 116 denotes a second insulating layer that becomes an insulating layer of the conversion element 101, and 117 denotes a second semiconductor layer that becomes a photoelectric conversion layer of the conversion element 101. Reference numeral 118 denotes a second impurity semiconductor layer of the conversion element 101, and 119 denotes an upper electrode layer (transparent electrode layer) of the conversion element 101. The conversion element 101 is configured by 116 to 119. Reference numeral 120 denotes a protective layer, and a wavelength converter (not shown) is laminated on the protective layer 120.

本実施形態では、変換素子101の下部電極層115は、少なくとも第2の半導体層117が配置された領域内にスリット600が形成された、櫛歯型の電極構造を有している。各櫛歯は10μm程度の間隔を有しており、基本的には、コンタクトホールを介して、スイッチング素子102のソース電極114a、或いは、ドレイン電極114bの一方に接続されている。第1の実施形態と同様、変換素子101の容量は概ねセンサ上下電極の重なり面積で決定されるため、従来の変換素子と比較して容量が低減された構造となっており、変換素子の容量に起因するノイズが低減される。また、変換素子の容量の低減により、スイッチング素子のサイズを縮小することができ、その結果、変換素子の開口率を更に上げることができる。   In this embodiment, the lower electrode layer 115 of the conversion element 101 has a comb-shaped electrode structure in which a slit 600 is formed at least in a region where the second semiconductor layer 117 is disposed. Each comb tooth has an interval of about 10 μm, and is basically connected to one of the source electrode 114 a and the drain electrode 114 b of the switching element 102 through a contact hole. Similar to the first embodiment, since the capacitance of the conversion element 101 is substantially determined by the overlapping area of the upper and lower electrodes of the sensor, the capacitance is reduced as compared with the conventional conversion element. The noise caused by is reduced. Further, the size of the switching element can be reduced by reducing the capacitance of the conversion element, and as a result, the aperture ratio of the conversion element can be further increased.

一般に、非晶質シリコン(以下「a−Si」という。)を用いた変換素子は、長時間のバイアス印加により。センサ特性の劣化を誘発する場合がある。そのため、撮影時以外は零電位バイアスを印加して、長時間使用による変動を低減する場合がある。一方、撮影時にのみ所定のバイアス印加が行われると、a−Si材料の欠陥等による不要な電流が発生し、感度を低下させる場合もある。   Generally, a conversion element using amorphous silicon (hereinafter referred to as “a-Si”) is applied with a bias for a long time. Degradation of sensor characteristics may be induced. For this reason, a zero potential bias may be applied except during shooting to reduce fluctuations caused by long-term use. On the other hand, if a predetermined bias is applied only at the time of photographing, an unnecessary current is generated due to a defect in the a-Si material and the sensitivity may be lowered.

そこで、所定のバイアス印加後、数10秒待機することで、この現象を低減させることは可能であるが、実際の装置稼動においては即時性を考え、読み込み動作前に光照射を行い、直ちに、画像読み込みが可能となる駆動方法により、即時読み込みを可能としている。   Therefore, it is possible to reduce this phenomenon by waiting for several tens of seconds after applying a predetermined bias, but in the actual operation of the apparatus, considering immediacy, light irradiation is performed before the reading operation, and immediately, Immediate reading is possible by the driving method that enables image reading.

図8は、本実施形態に係る放射線撮像装置の模式的断面図である。801はセンサ基板、802は光源、803は放射線源、804は検体である。センサ基板801は、絶縁性基板810上に2次元に画素811が複数配列されており、その上部には放射線を波長変換する波長変換体812が配置されている。検体804を通過した放射線は、波長変換体812で可視光813に変換され、画素811に入射する。一方、光源802は、光源基板814上に2次元にLED815が複数配置されており、センサ基板801の裏面に配置される。光源802より照射された光816はセンサ基板801の裏面より画素811に入射する。   FIG. 8 is a schematic cross-sectional view of the radiation imaging apparatus according to the present embodiment. Reference numeral 801 denotes a sensor substrate, 802 denotes a light source, 803 denotes a radiation source, and 804 denotes a specimen. In the sensor substrate 801, a plurality of pixels 811 are two-dimensionally arranged on an insulating substrate 810, and a wavelength converter 812 that converts the wavelength of radiation is disposed thereon. The radiation that has passed through the specimen 804 is converted into visible light 813 by the wavelength converter 812 and enters the pixel 811. On the other hand, the light source 802 has a plurality of two-dimensionally arranged LEDs 815 on the light source substrate 814 and is disposed on the back surface of the sensor substrate 801. Light 816 emitted from the light source 802 enters the pixel 811 from the back surface of the sensor substrate 801.

以上のように、センサ基板の裏面より光入射を行う場合には、本実施形態のように変換素子の下部電極層に間隙を有している構造とすれば、効率良く変換素子に光を入射することが可能となる。その結果、光源の小型化が可能となり、小型、軽量の装置を可能となる。但し、変換素子の下部電極層の加工形状は、変換素子の上下間のショートの原因となるため、精度の高いテーパーコントロールが必要である。
[第4の実施形態]
図9(a)、(b)は、本発明の好適な第4の実施形態に係る1画素の模式的平面図である。図9(a)は下部電極層側を、図9(b)は上部電極層側をそれぞれ示している。なお、第1の実施形態と同様の構成要素には、同一の符号を付している。
As described above, when light is incident from the back surface of the sensor substrate, if the structure has a gap in the lower electrode layer of the conversion element as in this embodiment, light is efficiently incident on the conversion element. It becomes possible to do. As a result, the light source can be miniaturized, and a small and lightweight device can be realized. However, since the processed shape of the lower electrode layer of the conversion element causes a short circuit between the upper and lower sides of the conversion element, highly accurate taper control is required.
[Fourth Embodiment]
FIGS. 9A and 9B are schematic plan views of one pixel according to the preferred fourth embodiment of the present invention. 9A shows the lower electrode layer side, and FIG. 9B shows the upper electrode layer side. In addition, the same code | symbol is attached | subjected to the component similar to 1st Embodiment.

図9のX−X’における模式的断面図を図10に示す。115は変換素子101の下部電極層、116は変換素子101の絶縁層となる第2の絶縁層、117は変換素子101の光電変換層となる第2の半導体層である。また、118は変換素子101の第2の不純物半導体層、119は変換素子101の上部電極層(透明電極層)である。変換素子101は、116〜119によって構成されている。120は保護層であり、保護層120上に波長変換体(不図示)が積層されている。   A schematic cross-sectional view taken along the line X-X ′ in FIG. 9 is shown in FIG. 10. Reference numeral 115 denotes a lower electrode layer of the conversion element 101, 116 denotes a second insulating layer that becomes an insulating layer of the conversion element 101, and 117 denotes a second semiconductor layer that becomes a photoelectric conversion layer of the conversion element 101. Reference numeral 118 denotes a second impurity semiconductor layer of the conversion element 101, and 119 denotes an upper electrode layer (transparent electrode layer) of the conversion element 101. The conversion element 101 is configured by 116 to 119. Reference numeral 120 denotes a protective layer, and a wavelength converter (not shown) is laminated on the protective layer 120.

変換素子101の上部電極層119が配置されていない領域A(間隙200)の下方には、変換素子101の下部電極層115が配置されている。逆に、変換素子101の下部電極層115が配置されていない領域B(スリット600)の上方には、変換素子101の上部電極層119が配置されている。また、変換素子101の上部電極層119及び下部電極層115は、隙間無く重なるように配置されている。これは、隙間がある場合、電界の広がりが十分に起こらず、光電変換されて発生したキャリアのドリフトがスムーズに行われないためである。夫々の変換素子101の電極の隙間(間隙200及びスリット600の幅)は、上述の実施形態と同様に10μm程度である。また、図9のY−Y’における模式的断面図は、上述の変換素子の上下間電極の重なり部分であり、第1の実施形態の図3と同様となる。
[第5の実施形態]
図11は、本発明の好適な第5の実施形態に係る1画素の模式的平面図である。なお、第1の実施形態と同様の構成要素には、同一の符号を付している。
A lower electrode layer 115 of the conversion element 101 is disposed below the region A (the gap 200) where the upper electrode layer 119 of the conversion element 101 is not disposed. On the contrary, the upper electrode layer 119 of the conversion element 101 is disposed above the region B (slit 600) where the lower electrode layer 115 of the conversion element 101 is not disposed. Further, the upper electrode layer 119 and the lower electrode layer 115 of the conversion element 101 are arranged so as to overlap with no gap. This is because when there is a gap, the electric field does not sufficiently spread, and carriers generated by photoelectric conversion do not drift smoothly. The gap between the electrodes of each conversion element 101 (the width of the gap 200 and the slit 600) is about 10 μm as in the above-described embodiment. Further, a schematic cross-sectional view taken along YY ′ in FIG. 9 is an overlapping portion of the upper and lower electrodes of the conversion element described above, and is the same as FIG. 3 of the first embodiment.
[Fifth Embodiment]
FIG. 11 is a schematic plan view of one pixel according to the preferred fifth embodiment of the present invention. In addition, the same code | symbol is attached | subjected to the component similar to 1st Embodiment.

図11のX−X’における模式的断面図を図12に示す。100は絶縁性基板、110はスイッチング素子102のゲート電極、111はスイッチング素子102のゲート絶縁膜となる第1の絶縁層、112はスイッチング素子102の活性層となる第1の半導体層である。また、113はスイッチング素子102のオーミックコンタクト層となる第1の不純物半導体層、114はスイッチング素子102のソース電極114a又はドレイン電極114bである。また、130はスイッチング素子102のチャネル保護層、131は第1の層間絶縁層、132は第2の層間絶縁層である。   FIG. 12 shows a schematic cross-sectional view taken along the line X-X ′ of FIG. Reference numeral 100 denotes an insulating substrate, 110 denotes a gate electrode of the switching element 102, 111 denotes a first insulating layer that becomes a gate insulating film of the switching element 102, and 112 denotes a first semiconductor layer that becomes an active layer of the switching element 102. Reference numeral 113 denotes a first impurity semiconductor layer serving as an ohmic contact layer of the switching element 102, and 114 denotes a source electrode 114 a or a drain electrode 114 b of the switching element 102. Further, 130 is a channel protective layer of the switching element 102, 131 is a first interlayer insulating layer, and 132 is a second interlayer insulating layer.

115は変換素子101の下部電極層、116は変換素子101の絶縁層となる第2の絶縁層、117は変換素子101の光電変換層となる第2の半導体層である。また、118は変換素子101の第2の不純物半導体層、119は変換素子101の上部電極層(透明電極層)である。これら116〜119によって変換素子101が構成されている。120は保護層であり、保護層120上に波長変換体(不図示)が積層されている。上部電極層119は、少なくとも第2の半導体層117が配置された領域内に間隙200を有する電極119を含む。   Reference numeral 115 denotes a lower electrode layer of the conversion element 101, 116 denotes a second insulating layer that becomes an insulating layer of the conversion element 101, and 117 denotes a second semiconductor layer that becomes a photoelectric conversion layer of the conversion element 101. Reference numeral 118 denotes a second impurity semiconductor layer of the conversion element 101, and 119 denotes an upper electrode layer (transparent electrode layer) of the conversion element 101. The conversion element 101 is configured by these 116 to 119. Reference numeral 120 denotes a protective layer, and a wavelength converter (not shown) is laminated on the protective layer 120. The upper electrode layer 119 includes an electrode 119 having a gap 200 in at least a region where the second semiconductor layer 117 is disposed.

本実施形態は、スイッチング素子102のアレイ上に層間絶縁膜を介して、変換素子101を積層配置したものである。変換素子101の下部電極層115はコンタクトホールを介してスイッチング素子102のソース電極114a或いはドレイン電極114bに接続されており、変換素子101の上部電極層119は10μm角程度の間隙200がくり抜かれた形状となっている。
[第6の実施形態]
図13は、本発明の好適な第5の実施形態と同様の積層構造における1画素センサ部の模式的平面図である。図14は、変換素子101の下部電極層の模式的平面図、図15は、変換素子101の上部電極層の模式的平面図である。図中、黒部は電極が存在している領域であり、重ね合わせた状態が図13となる。図13より明らかな様に、変換素子101の上部電極層及び下部電極層は、隙間無く重なるように配置されている。これは、隙間がある場合、電界の広がりが十分に起こらず、光電変換され、発生したキャリアのドリフトがスムーズに行われない問題が起こるためである。
In the present embodiment, conversion elements 101 are stacked on an array of switching elements 102 via an interlayer insulating film. The lower electrode layer 115 of the conversion element 101 is connected to the source electrode 114a or the drain electrode 114b of the switching element 102 through a contact hole, and the upper electrode layer 119 of the conversion element 101 has a gap 200 of about 10 μm square cut out. It has a shape.
[Sixth Embodiment]
FIG. 13 is a schematic plan view of a one-pixel sensor unit in a stacked structure similar to that of the preferred fifth embodiment of the present invention. FIG. 14 is a schematic plan view of the lower electrode layer of the conversion element 101, and FIG. 15 is a schematic plan view of the upper electrode layer of the conversion element 101. In the figure, the black part is an area where electrodes are present, and the superimposed state is shown in FIG. As is clear from FIG. 13, the upper electrode layer and the lower electrode layer of the conversion element 101 are arranged so as to overlap without any gap. This is because when there is a gap, the electric field does not sufficiently spread, photoelectric conversion occurs, and the generated carrier does not drift smoothly.

図13のX−X’における模式的断面図を図16に示す。100は絶縁性基板、110はスイッチング素子102のゲート電極、111はスイッチング素子102のゲート絶縁膜となる第1の絶縁層、112はスイッチング素子102の活性層となる第1の半導体層である。また、113はスイッチング素子102のオーミックコンタクト層となる第1の不純物半導体層、114はスイッチング素子102のソース電極114a又はドレイン電極114bである。また、130はスイッチング素子102のチャネル保護層、131は第1の層間絶縁層、132は第2の層間絶縁層である。   FIG. 16 is a schematic cross-sectional view taken along the line X-X ′ in FIG. Reference numeral 100 denotes an insulating substrate, 110 denotes a gate electrode of the switching element 102, 111 denotes a first insulating layer that becomes a gate insulating film of the switching element 102, and 112 denotes a first semiconductor layer that becomes an active layer of the switching element 102. Reference numeral 113 denotes a first impurity semiconductor layer serving as an ohmic contact layer of the switching element 102, and 114 denotes a source electrode 114 a or a drain electrode 114 b of the switching element 102. Further, 130 is a channel protective layer of the switching element 102, 131 is a first interlayer insulating layer, and 132 is a second interlayer insulating layer.

115は変換素子101の下部電極層、116は変換素子101の絶縁層となる第2の絶縁層、117は変換素子101の光電変換層となる第2の半導体層である。また、118は変換素子101の第2の不純物半導体層、119は変換素子101の上部電極層(透明電極層)である。変換素子101は、116〜119によって構成されている。120は保護層であり、保護層120上に波長変換体(不図示)が積層されている。
[第7の実施形態]
図17は、本発明の好適な第7の実施形態の1画素の模式的平面図である。なお、本願の画素も図1に示すように構成された放射線撮像装置に適用されうる。
Reference numeral 115 denotes a lower electrode layer of the conversion element 101, 116 denotes a second insulating layer that becomes an insulating layer of the conversion element 101, and 117 denotes a second semiconductor layer that becomes a photoelectric conversion layer of the conversion element 101. Reference numeral 118 denotes a second impurity semiconductor layer of the conversion element 101, and 119 denotes an upper electrode layer (transparent electrode layer) of the conversion element 101. The conversion element 101 is configured by 116 to 119. Reference numeral 120 denotes a protective layer, and a wavelength converter (not shown) is laminated on the protective layer 120.
[Seventh Embodiment]
FIG. 17 is a schematic plan view of one pixel according to the seventh preferred embodiment of the present invention. The pixel of the present application can also be applied to a radiation imaging apparatus configured as shown in FIG.

図17のX−X’における模式的断面図を図18に示す。215は変換素子201の下部電極層、216は変換素子201の第1の不純物半導体層、217は変換素子201の光電変換層となる第2の半導体層、218は変換素子201の第2の不純物半導体層、219は変換素子201の上部電極層(透明電極層)である。変換素子201は、216〜219によって構成されるPIN型光電変換素子である。220は保護層であり、保護層220上に波長変換体(不図示)が積層されている。   FIG. 18 is a schematic cross-sectional view taken along the line X-X ′ of FIG. Reference numeral 215 denotes a lower electrode layer of the conversion element 201, 216 denotes a first impurity semiconductor layer of the conversion element 201, 217 denotes a second semiconductor layer serving as a photoelectric conversion layer of the conversion element 201, and 218 denotes a second impurity of the conversion element 201. A semiconductor layer 219 is an upper electrode layer (transparent electrode layer) of the conversion element 201. The conversion element 201 is a PIN photoelectric conversion element constituted by 216 to 219. Reference numeral 220 denotes a protective layer, and a wavelength converter (not shown) is laminated on the protective layer 220.

図17のY−Y’における模式的断面図を図19に示す。210はスイッチング素子202のゲート電極、211はスイッチング素子202のゲート絶縁膜となる第1の絶縁層、212はスイッチング素子202の活性層となる第1の半導体層である。また、213はスイッチング素子202のオーミックコンタクト層となる第1の不純物半導体層、214aはスイッチング素子202のソース電極であり、214bはスイッチング素子202のドレイン電極である。また、215はスイッチング素子202のソース電極214a又はドレイン電極214bでもある変換素子201の下部電極層、216は変換素子201の絶縁層となる第2の絶縁層である。また、217は変換素子201の光電変換層となる第2の半導体層、218は変換素子201の第2の不純物半導体層、219は変換素子201の上部電極層(透明電極層)である。変換素子201は、216〜219によって構成され、バイアス配線205と上部電極層219が接続されて変換素子201の上部電極層を構成している。220は保護層であり、保護層220上に波長変換体(不図示)が積層されている。   FIG. 19 shows a schematic cross-sectional view taken along the line Y-Y ′ of FIG. Reference numeral 210 denotes a gate electrode of the switching element 202, 211 denotes a first insulating layer that becomes a gate insulating film of the switching element 202, and 212 denotes a first semiconductor layer that becomes an active layer of the switching element 202. Reference numeral 213 denotes a first impurity semiconductor layer serving as an ohmic contact layer of the switching element 202, 214 a denotes a source electrode of the switching element 202, and 214 b denotes a drain electrode of the switching element 202. Reference numeral 215 denotes a lower electrode layer of the conversion element 201 which is also the source electrode 214a or the drain electrode 214b of the switching element 202, and reference numeral 216 denotes a second insulating layer which becomes an insulating layer of the conversion element 201. Reference numeral 217 denotes a second semiconductor layer serving as a photoelectric conversion layer of the conversion element 201, 218 denotes a second impurity semiconductor layer of the conversion element 201, and 219 denotes an upper electrode layer (transparent electrode layer) of the conversion element 201. The conversion element 201 includes 216 to 219, and the bias wiring 205 and the upper electrode layer 219 are connected to form the upper electrode layer of the conversion element 201. Reference numeral 220 denotes a protective layer, and a wavelength converter (not shown) is laminated on the protective layer 220.

本実施形態では、上部電極層219は、少なくとも第2の半導体層217が配置された領域内に間隙200を有し、バイアス配線205に接続され、複数の帯状の電極で構成された電極群219a、b、…を含む。電極群219a、b、…は、複数の帯状の電極が分割されて領域内に分散して構成されており、それぞれバイアス配線205と電気的に接続されている。間隙200には、第2の不純物半導体層218が存在しない。開口部200の幅は、電界の広がりから10μ程度であることが好ましい。変換素子201の容量は概ね変換素子201の上下電極の重なり面積で決定されるため、従来に比較して変換素子201の容量が低減されている構造となる。即ち、変換素子201の容量に関わるノイズの低減が可能となる。   In the present embodiment, the upper electrode layer 219 has a gap 200 at least in a region where the second semiconductor layer 217 is disposed, is connected to the bias wiring 205, and is an electrode group 219a composed of a plurality of strip-shaped electrodes. , B,... The electrode groups 219a, 219,... Are formed by dividing a plurality of strip-shaped electrodes and dispersing them in the region, and are electrically connected to the bias wiring 205, respectively. The second impurity semiconductor layer 218 is not present in the gap 200. The width of the opening 200 is preferably about 10 μm because of the spread of the electric field. Since the capacitance of the conversion element 201 is generally determined by the overlapping area of the upper and lower electrodes of the conversion element 201, the capacitance of the conversion element 201 is reduced compared to the conventional case. That is, noise related to the capacitance of the conversion element 201 can be reduced.

一方、変換素子201の感度は変換素子201の開口率で概ね決まるため、間隙200、即ち、センサ素子の第2の不純物半導体層218が除去され、無駄な光吸収が無い領域があるため、出力は改善される。また、変換素子201の容量の低減により、スイッチング素子202のサイズが縮小され、その結果、変換素子201の開口率を更に上げることが可能となる。また、図5に示したように、変換素子201の上下間ショートが発生した場合、対応する変換素子201の上部電極層を切断することにより上下ショートをリペアすることができる。
[第8の実施形態]
図20は、本発明の好適な第8の実施形態に係る1画素の模式的平面図である。なお、第7の実施形態と同様の構成要素には、同一の符号を付している。
On the other hand, since the sensitivity of the conversion element 201 is substantially determined by the aperture ratio of the conversion element 201, the gap 200, that is, the second impurity semiconductor layer 218 of the sensor element is removed, and there is a region where there is no useless light absorption. Is improved. In addition, the size of the switching element 202 is reduced by reducing the capacitance of the conversion element 201, and as a result, the aperture ratio of the conversion element 201 can be further increased. As shown in FIG. 5, when a short circuit between the upper and lower sides of the conversion element 201 occurs, the upper and lower short circuit can be repaired by cutting the upper electrode layer of the corresponding conversion element 201.
[Eighth Embodiment]
FIG. 20 is a schematic plan view of one pixel according to the preferred eighth embodiment of the present invention. In addition, the same code | symbol is attached | subjected to the component similar to 7th Embodiment.

図20のX−X’における模式的断面図を図21に示す。215は変換素子201の下部電極層、216は変換素子201の第1の不純物半導体層、217は変換素子201の光電変換層となる第2の半導体層、218は変換素子201の第2の不純物半導体層、219は変換素子201の上部電極層(透明電極層)である。変換素子201は、216〜219によって構成されている。220は保護層であり、保護層220上に波長変換体(不図示)が積層されている。   FIG. 21 shows a schematic cross-sectional view taken along the line X-X ′ of FIG. Reference numeral 215 denotes a lower electrode layer of the conversion element 201, 216 denotes a first impurity semiconductor layer of the conversion element 201, 217 denotes a second semiconductor layer serving as a photoelectric conversion layer of the conversion element 201, and 218 denotes a second impurity of the conversion element 201. A semiconductor layer 219 is an upper electrode layer (transparent electrode layer) of the conversion element 201. The conversion element 201 includes 216 to 219. Reference numeral 220 denotes a protective layer, and a wavelength converter (not shown) is laminated on the protective layer 220.

本実施形態では、変換素子201の下部電極層215は、少なくとも第2の半導体層217が配置された領域内にスリット600が形成された、櫛歯型の電極構造を有している。各櫛歯は10μm程度の間隔を有している。変換素子201の容量は概ね変換素子201の上下電極の重なり面積で決定されるため、従来に比較して容量が低減されている構造となる。即ち、変換素子201の容量に関わるノイズの低減が可能となる。また、変換素子201の容量の低減は、スイッチング素子202のサイズを縮小でき、その結果、変換素子201の開口率を更に上げることが可能となる。   In the present embodiment, the lower electrode layer 215 of the conversion element 201 has a comb-shaped electrode structure in which slits 600 are formed at least in a region where the second semiconductor layer 217 is disposed. Each comb tooth has an interval of about 10 μm. Since the capacitance of the conversion element 201 is generally determined by the overlapping area of the upper and lower electrodes of the conversion element 201, the capacitance is reduced as compared with the conventional case. That is, noise related to the capacitance of the conversion element 201 can be reduced. Further, the reduction in the capacitance of the conversion element 201 can reduce the size of the switching element 202, and as a result, the aperture ratio of the conversion element 201 can be further increased.

なお、本実施形態においても、a−Siを用いた変換素子の場合、図8に示すようにセンサ基板の裏面より光入射を行うよう構成し、効率良く変換素子に光を入射することが可能である。
[第9の実施形態]
図22は、本発明の好適な第9の実施形態に係る1画素の模式的平面図である。図22(a)は下部電極層側を、図22(b)は上部電極層側をそれぞれ示している。なお、第7の実施形態と同様の構成要素には、同一の符号を付している。
Also in this embodiment, in the case of a conversion element using a-Si, it is possible to make light incident from the back surface of the sensor substrate as shown in FIG. 8 so that light can be efficiently incident on the conversion element. It is.
[Ninth Embodiment]
FIG. 22 is a schematic plan view of one pixel according to the ninth preferred embodiment of the present invention. 22A shows the lower electrode layer side, and FIG. 22B shows the upper electrode layer side. In addition, the same code | symbol is attached | subjected to the component similar to 7th Embodiment.

図22のX−X’における模式的断面図を図23に示す。215は変換素子201の下部電極層、216は変換素子201の第1の不純物半導体層、217は変換素子201の光電変換層となる第2の半導体層、218は変換素子201の第2の不純物半導体層、219は変換素子201の上部電極層(透明電極層)である。変換素子201は、216〜219によって構成されている。220は保護層であり、保護層220上に波長変換体(不図示)が積層されている。   FIG. 23 shows a schematic cross-sectional view taken along the line X-X ′ of FIG. Reference numeral 215 denotes a lower electrode layer of the conversion element 201, 216 denotes a first impurity semiconductor layer of the conversion element 201, 217 denotes a second semiconductor layer serving as a photoelectric conversion layer of the conversion element 201, and 218 denotes a second impurity of the conversion element 201. A semiconductor layer 219 is an upper electrode layer (transparent electrode layer) of the conversion element 201. The conversion element 201 includes 216 to 219. Reference numeral 220 denotes a protective layer, and a wavelength converter (not shown) is laminated on the protective layer 220.

変換素子201の上部電極層が配置されていない領域A(間隙200)の下方には、変換素子201の下部電極層が配置されている。逆に、変換素子201の下部電極層が配置されていない領域B(スリット600)の上方には、変換素子201の上部電極層が配置されている。また、変換素子201の上部電極層及び下部電極は、隙間無く重なるように配置されている。これは、隙間がある場合、電界の広がりが十分に起こらず、光電変換され、発生したキャリアのドリフトがスムーズに行われない問題が起こるためである。夫々のセンサ電極の隙間は、上述の実施形態と同様に10μm程度である。また、図22のY−Y’における模式的断面図は、上述の変換素子201の上下間電極の重なり部分であり、第7の実施形態の図18と同様となる。
[第10の実施形態]
図24は、本発明の好適な第10の実施形態に係る1画素の模式的平面図である。なお、第7の実施形態と同様の構成要素には、同一の符号を付している。
The lower electrode layer of the conversion element 201 is disposed below the region A (the gap 200) where the upper electrode layer of the conversion element 201 is not disposed. Conversely, the upper electrode layer of the conversion element 201 is disposed above the region B (slit 600) where the lower electrode layer of the conversion element 201 is not disposed. Further, the upper electrode layer and the lower electrode of the conversion element 201 are arranged so as to overlap with no gap. This is because when there is a gap, the electric field does not sufficiently spread, photoelectric conversion occurs, and the generated carrier does not drift smoothly. The gap between the sensor electrodes is about 10 μm as in the above-described embodiment. Further, a schematic cross-sectional view taken along the line YY ′ in FIG. 22 is an overlapping portion of the upper and lower electrodes of the conversion element 201 described above, and is the same as FIG.
[Tenth embodiment]
FIG. 24 is a schematic plan view of one pixel according to the preferred tenth embodiment of the present invention. In addition, the same code | symbol is attached | subjected to the component similar to 7th Embodiment.

図24のX−X’における模式的断面図を図25に示す。200は絶縁性基板、210はスイッチング素子202のゲート電極、211はスイッチング素子202のゲート絶縁膜となる第1の絶縁層、212はスイッチング素子202の活性層となる第1の半導体層である。また、213はスイッチング素子202のオーミックコンタクト層となる第1の不純物半導体層、214はスイッチング素子202のソース電極214a又はドレイン電極214bである。また、230はスイッチング素子202のチャネル保護層、231は第1の層間絶縁層、232は第2の層間絶縁層である。   FIG. 25 is a schematic cross-sectional view taken along the line X-X ′ of FIG. Reference numeral 200 denotes an insulating substrate, 210 denotes a gate electrode of the switching element 202, 211 denotes a first insulating layer which becomes a gate insulating film of the switching element 202, and 212 denotes a first semiconductor layer which becomes an active layer of the switching element 202. Reference numeral 213 denotes a first impurity semiconductor layer serving as an ohmic contact layer of the switching element 202, and 214 denotes a source electrode 214 a or a drain electrode 214 b of the switching element 202. Reference numeral 230 denotes a channel protective layer of the switching element 202, 231 denotes a first interlayer insulating layer, and 232 denotes a second interlayer insulating layer.

215は変換素子201の下部電極層、216は変換素子201の第1の不純物半導体層、217は変換素子201の光電変換層となる第2の半導体層である。また、218は変換素子201の第2の不純物半導体層、219は変換素子201の上部電極層(透明電極層)である。変換素子201は、PIN型光電変換素子であり、216〜219によって構成されている。220は保護層であり、保護層220上に波長変換体(不図示)が積層されている。上部電極層219は、少なくとも第2の半導体層217が配置された領域内に間隙200を有する電極219を含む。   Reference numeral 215 denotes a lower electrode layer of the conversion element 201, 216 denotes a first impurity semiconductor layer of the conversion element 201, and 217 denotes a second semiconductor layer that becomes a photoelectric conversion layer of the conversion element 201. Reference numeral 218 denotes a second impurity semiconductor layer of the conversion element 201, and 219 denotes an upper electrode layer (transparent electrode layer) of the conversion element 201. The conversion element 201 is a PIN photoelectric conversion element and is configured by 216 to 219. Reference numeral 220 denotes a protective layer, and a wavelength converter (not shown) is laminated on the protective layer 220. The upper electrode layer 219 includes an electrode 219 having a gap 200 in at least a region where the second semiconductor layer 217 is disposed.

本実施形態では、スイッチング素子202のアレイ上に平坦化された層間絶縁膜を介して、変換素子201が積層配置されている。下部電極層215はコンタクトホールを介してスイッチング素子202のソース電極214a或いはドレイン電極214bに接続されており、上部電極層219は10μm角程度の間隙200がくり抜かれた形状となっている。
[第11の実施形態]
第10の実施形態と同様の積層構造における1画素の模式的平面図は、図13と同様である。また、変換素子101の下部電極層は図14と同様であり、変換素子101の上部電極層は図15と同様である。
In the present embodiment, the conversion element 201 is laminated on the array of switching elements 202 via a planarized interlayer insulating film. The lower electrode layer 215 is connected to the source electrode 214a or the drain electrode 214b of the switching element 202 through a contact hole, and the upper electrode layer 219 has a shape in which a gap 200 of about 10 μm square is cut out.
[Eleventh embodiment]
A schematic plan view of one pixel in the same stacked structure as that of the tenth embodiment is the same as FIG. Further, the lower electrode layer of the conversion element 101 is the same as in FIG. 14, and the upper electrode layer of the conversion element 101 is the same as in FIG.

本実施形態においても、PIN型光電変換素子で構成された変換素子201の上部電極層及び下部電極層が、隙間無く重なるように配置される。これは、隙間がある場合、電界の広がりが十分に起こらず、光電変換され、発生したキャリアのドリフトがスムーズに行われない問題が起こるためである。   Also in the present embodiment, the upper electrode layer and the lower electrode layer of the conversion element 201 configured with a PIN photoelectric conversion element are arranged so as to overlap without any gap. This is because when there is a gap, the electric field does not sufficiently spread, photoelectric conversion occurs, and the generated carrier does not drift smoothly.

第10の実施形態の1画素に関して、図13のX−X’における模式的断面図と同様な位置での断面図を図26に示す。200は絶縁性基板、210はスイッチング素子202のゲート電極、211はスイッチング素子202のゲート絶縁膜となる第1の絶縁層、212はスイッチング素子202の活性層となる第1の半導体層である。また、213はスイッチング素子202のオーミックコンタクト層となる第1の不純物半導体層、214はスイッチング素子202のソース電極214a又はドレイン電極214bである。また、230はスイッチング素子202のチャネル保護層、231は第1の層間絶縁層、232は第2の層間絶縁層である。   FIG. 26 shows a cross-sectional view of one pixel of the tenth embodiment at the same position as the schematic cross-sectional view along X-X ′ in FIG. 13. Reference numeral 200 denotes an insulating substrate, 210 denotes a gate electrode of the switching element 202, 211 denotes a first insulating layer which becomes a gate insulating film of the switching element 202, and 212 denotes a first semiconductor layer which becomes an active layer of the switching element 202. Reference numeral 213 denotes a first impurity semiconductor layer serving as an ohmic contact layer of the switching element 202, and 214 denotes a source electrode 214 a or a drain electrode 214 b of the switching element 202. Reference numeral 230 denotes a channel protective layer of the switching element 202, 231 denotes a first interlayer insulating layer, and 232 denotes a second interlayer insulating layer.

215は変換素子201の下部電極、216は変換素子201の第1の不純物半導体層、217は変換素子201の光電変換層となる第2の半導体層、218は変換素子201の第2の不純物半導体層、219は変換素子201の上部電極層(透明電極層)である。変換素子201は、216〜219によって構成されている。220は保護層であり、保護層220上に波長変換体(不図示)が積層されている。
[応用例]
図27は、本発明の好適な実施の形態に係る放射線撮像装置を放射線撮像システムへ適用した場合の応用例を示す図である。
Reference numeral 215 denotes a lower electrode of the conversion element 201, 216 denotes a first impurity semiconductor layer of the conversion element 201, 217 denotes a second semiconductor layer which becomes a photoelectric conversion layer of the conversion element 201, and 218 denotes a second impurity semiconductor of the conversion element 201. Reference numerals 219 denote upper electrode layers (transparent electrode layers) of the conversion element 201. The conversion element 201 includes 216 to 219. Reference numeral 220 denotes a protective layer, and a wavelength converter (not shown) is laminated on the protective layer 220.
[Application example]
FIG. 27 is a diagram showing an application example when the radiation imaging apparatus according to the preferred embodiment of the present invention is applied to a radiation imaging system.

放射線チューブ3001で発生した放射線3002は、被験者(患者など)3003の胸部などの体の部位3004を透過し、シンチレーター(蛍光体)を上部に実装した放射線撮像装置3000に入射する。この入射した放射線3002には被験者3003の体内部の情報が含まれている。放射線撮像装置3000では、放射線3002の入射に対応してシンチレーターが発光し、これを光電変換して電気的情報を得る。また、放射線撮像装置3000では、放射線3002を直接電荷に変換して、電気的情報を得てもよい。この情報はデジタルに変換され、信号処理手段としてのイメージプロセッサ3005により画像処理されて、制御室の表示手段としてのディスプレイ3006に表示される。   Radiation 3002 generated in the radiation tube 3001 passes through a body part 3004 such as a chest of a subject (patient or the like) 3003 and enters a radiation imaging apparatus 3000 having a scintillator (phosphor) mounted thereon. The incident radiation 3002 includes information inside the body of the subject 3003. In the radiation imaging apparatus 3000, the scintillator emits light in response to the incidence of the radiation 3002, and this is photoelectrically converted to obtain electrical information. In the radiation imaging apparatus 3000, electrical information may be obtained by directly converting the radiation 3002 into electric charges. This information is converted to digital, subjected to image processing by an image processor 3005 as signal processing means, and displayed on a display 3006 as display means in the control room.

また、この情報は、無線又は電話回線などの有線等の伝送手段3007により遠隔地へ転送することができる。これによって、別の場所のドクタールーム等に設置された、表示手段としてのディスプレイ3008に表示するか、或いは、記憶手段としてのフィルムプロセッサ3009により光ディスク等の記録媒体に保存することができる。これによって、遠隔地の医師が診断することも可能である。また、フィルムプロセッサ3009は、印刷手段としてのレーザプリンタ3011に接続され、伝送手段3007により伝送された情報をフィルム等の記録媒体3010に記録することができる。   Further, this information can be transferred to a remote place by a transmission means 3007 such as a wireless or telephone line. As a result, it can be displayed on a display 3008 as display means installed in a doctor room or the like in another place, or can be stored in a recording medium such as an optical disk by a film processor 3009 as storage means. In this way, a remote doctor can make a diagnosis. The film processor 3009 is connected to a laser printer 3011 as a printing unit, and can record information transmitted by the transmission unit 3007 on a recording medium 3010 such as a film.

以上のように、本発明の好適な実施の形態によれば、変換素子の開口率を減少させることなく、容量を格段に低減できるため、容量に起因するkTCノイズなどの低減が可能となる。更に、センサ容量が低減されるため転送速度を改善できる。その結果、スイッチ素子の小型化が可能となり、センサ開口率を向上させることができる上に、スイッチング素子のゲート・ソース間の重なり容量が減少することにより信号線寄生容量が低減され、更に、ノイズが低減される。   As described above, according to the preferred embodiment of the present invention, the capacitance can be remarkably reduced without reducing the aperture ratio of the conversion element, so that kTC noise caused by the capacitance can be reduced. Furthermore, since the sensor capacity is reduced, the transfer rate can be improved. As a result, the switch element can be reduced in size, the sensor aperture ratio can be improved, the overlap capacitance between the gate and source of the switching element is reduced, the signal line parasitic capacitance is reduced, and noise Is reduced.

また、直接、半導体層に入射する光を増大させることもでき入射光量を向上させ、或いは、動画駆動における、光リセットなどの裏面からの光入射などが容易になると言った様々な効果がある。   In addition, there are various effects such that light incident directly on the semiconductor layer can be increased to improve the amount of incident light, or that light can be easily incident from the back surface such as light reset in moving image driving.

100 基板
101 変換素子
102 スイッチ素子
115 第2の電極層
119 第1の電極層
119a、b、… 電極群
200 間隙
100 Substrate 101 Conversion element 102 Switch element 115 Second electrode layer 119 First electrode layer 119a, b, ... Electrode group 200 Gap

Claims (6)

放射線又は前記放射線に応じた光を電荷に変換する変換素子と、前記変換素子に接続されたスイッチ素子と、をそれぞれ含む複数の画素がマトリクス状に配置された第1表面と、該第1表面とは反対側の第2表面と、を有する基板と、
前記基板の前記第2表面の側に配置され、前記放射線又は前記放射線に応じた光とは異なる光を前記変換素子に照射するための光源と、
を有する放射線撮像装置であって、
前記変換素子は、第1の電極層と、該第1の電極層と前記基板の前記第1表面との間に配置され、間隙を有する第2の電極層と、前記第1の電極層と前記第2の電極層との間に配置された半導体層と、前記第1の電極層と前記半導体層との間に配置された第1の不純物半導体層と、前記第2の電極層と前記半導体層との間および前記間隙における前記第1表面と前記半導体層との間に配置された第2の不純物半導体層と、を有し、
前記光源より照射された光は、前記間隙を介して前記半導体層に入射されることを特徴とする放射線撮像装置。
A first surface on which a plurality of pixels each including a conversion element that converts radiation or light corresponding to the radiation into charges and a switch element connected to the conversion element are arranged in a matrix; and the first surface A substrate having a second surface opposite to the substrate;
A light source disposed on the second surface side of the substrate and for irradiating the conversion element with light different from the radiation or light according to the radiation;
A radiation imaging apparatus comprising:
The conversion element includes a first electrode layer, a second electrode layer disposed between the first electrode layer and the first surface of the substrate, and having a gap, and the first electrode layer, A semiconductor layer disposed between the second electrode layer; a first impurity semiconductor layer disposed between the first electrode layer and the semiconductor layer; the second electrode layer; A second impurity semiconductor layer disposed between the semiconductor layer and between the first surface and the semiconductor layer in the gap;
A radiation imaging apparatus, wherein light emitted from the light source is incident on the semiconductor layer through the gap.
前記複数の画素のそれぞれでは、前記変換素子が、前記スイッチ素子の上方に層間絶縁膜を介して配置されており、
前記スイッチ素子は、ゲート電極と、ドレイン電極と、ソース電極とを有し、前記変換素子で変換された電荷に応じた信号を信号線に転送し、前記ドレイン電極及び前記ソース電極の一方が前記第2の電極層に電気的に接続されており、
前記基板の前記第1表面には、前記第1の電極層に接続されたバイアス配線と、前記ドレイン電極及び前記ソース電極の他方に接続された信号配線とが更に配置されていることを特徴とする請求項1に記載の放射線撮像装置。
In each of the plurality of pixels, the conversion element is disposed above the switch element via an interlayer insulating film,
The switch element includes a gate electrode, a drain electrode, and a source electrode, and transfers a signal corresponding to the electric charge converted by the conversion element to a signal line, and one of the drain electrode and the source electrode is Electrically connected to the second electrode layer;
A bias wiring connected to the first electrode layer and a signal wiring connected to the other of the drain electrode and the source electrode are further disposed on the first surface of the substrate. The radiation imaging apparatus according to claim 1.
前記第2の電極層は、前記半導体層が配置された領域内に複数の前記間隙を有することを特徴とする請求項1又は2に記載の放射線撮像装置。   The radiation imaging apparatus according to claim 1, wherein the second electrode layer has a plurality of the gaps in a region where the semiconductor layer is disposed. 前記第2の電極層は、櫛歯型の構造であることを特徴とする請求項1又は2に記載の放射線撮像装置。   The radiation imaging apparatus according to claim 1, wherein the second electrode layer has a comb-teeth structure. 前記変換素子は、光電変換素子であり、
前記放射線撮像装置は、放射線を可視光に変換する波長変換体を更に有し、前記波長変換体と前記光源との間に、前記複数の画素が前記第1表面に形成された前記基板が配置されていることを特徴とする請求項1乃至4のいずれか1項に記載の放射線撮像装置。
The conversion element is a photoelectric conversion element,
The radiation imaging apparatus further includes a wavelength converter that converts radiation into visible light, and the substrate on which the plurality of pixels are formed on the first surface is disposed between the wavelength converter and the light source. The radiation imaging apparatus according to any one of claims 1 to 4, wherein the radiation imaging apparatus is provided.
請求項1乃至5のいずれか1項に記載の放射線撮像装置と、
前記放射線撮像装置からの信号を処理する信号処理手段と、
を備えたことを特徴とする放射線撮像システム。
The radiation imaging apparatus according to any one of claims 1 to 5,
Signal processing means for processing signals from the radiation imaging apparatus;
A radiation imaging system comprising:
JP2012138127A 2012-06-19 2012-06-19 Radiation imaging apparatus and radiation imaging system Expired - Fee Related JP5789223B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012138127A JP5789223B2 (en) 2012-06-19 2012-06-19 Radiation imaging apparatus and radiation imaging system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012138127A JP5789223B2 (en) 2012-06-19 2012-06-19 Radiation imaging apparatus and radiation imaging system

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006161643A Division JP5196739B2 (en) 2006-06-09 2006-06-09 Radiation imaging apparatus and radiation imaging system

Publications (2)

Publication Number Publication Date
JP2012227538A JP2012227538A (en) 2012-11-15
JP5789223B2 true JP5789223B2 (en) 2015-10-07

Family

ID=47277304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012138127A Expired - Fee Related JP5789223B2 (en) 2012-06-19 2012-06-19 Radiation imaging apparatus and radiation imaging system

Country Status (1)

Country Link
JP (1) JP5789223B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102572403B1 (en) * 2016-11-29 2023-08-29 엘지디스플레이 주식회사 Digital x-ray detector and method of fabricating thereof
KR102517726B1 (en) * 2017-12-05 2023-04-03 엘지디스플레이 주식회사 Array substrate for digital x-ray detector, digital x-ray detector including the same and the manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63313856A (en) * 1987-06-17 1988-12-21 Hitachi Ltd Image read sensor
JPH05175478A (en) * 1991-12-24 1993-07-13 Fuji Xerox Co Ltd Contact type image sensor
JP5016746B2 (en) * 2000-07-28 2012-09-05 キヤノン株式会社 Imaging apparatus and driving method thereof
JP2005129715A (en) * 2003-10-23 2005-05-19 Canon Inc Radiation detector

Also Published As

Publication number Publication date
JP2012227538A (en) 2012-11-15

Similar Documents

Publication Publication Date Title
JP5196739B2 (en) Radiation imaging apparatus and radiation imaging system
JP5043374B2 (en) Conversion device, radiation detection device, and radiation detection system
JP5043373B2 (en) Conversion device, radiation detection device, and radiation detection system
JP5207583B2 (en) Radiation detection apparatus and radiation detection system
US7408167B2 (en) Imaging apparatus, radiation imaging apparatus, and radiation imaging system
JP4307322B2 (en) Radiation imaging apparatus and radiation imaging system
JP4908947B2 (en) Conversion device, radiation detection device, and radiation detection system
US20100054418A1 (en) X-ray detecting element
US20070096032A1 (en) Radiation image pickup apparatus and controlling method thereof and radiation image pickup system
JP5013754B2 (en) Electromagnetic wave detection device, radiation detection device, radiation detection system, and laser processing method
US20100051820A1 (en) X-ray detecting element
US8916833B2 (en) Imaging device and imaging display system
JP2013089869A (en) Detection device and detection system
JP2011014752A (en) Photoelectric conversion apparatus and radiographic imaging apparatus
JP2012112725A (en) Radiation detection device and radiation detection system
JP2010011033A (en) Photoelectric converting device and radiation detecting device
JP2013235934A (en) Detection device, detection system and method for manufacturing detection device
JP2014225527A (en) Detection device and detection system
JP5789223B2 (en) Radiation imaging apparatus and radiation imaging system
US9093347B2 (en) Detecting apparatus and detecting system
JP2007159790A (en) Radiographic apparatus and radiographic system
JP2006128644A (en) Imaging apparatus, radiation imaging apparatus, and radiation imaging system
JP6164924B2 (en) Detection device and detection system
JP5442087B2 (en) Radiation detection apparatus and radiation imaging system
JP2005003444A (en) Radiation detector and radiation imaging system

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130919

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140613

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140623

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150731

LAPS Cancellation because of no payment of annual fees