JP6164924B2 - Detector, and a detection system - Google Patents

Detector, and a detection system

Info

Publication number
JP6164924B2
JP6164924B2 JP2013103325A JP2013103325A JP6164924B2 JP 6164924 B2 JP6164924 B2 JP 6164924B2 JP 2013103325 A JP2013103325 A JP 2013103325A JP 2013103325 A JP2013103325 A JP 2013103325A JP 6164924 B2 JP6164924 B2 JP 6164924B2
Authority
JP
Grant status
Grant
Patent type
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013103325A
Other languages
Japanese (ja)
Other versions
JP2014225525A (en )
Inventor
渡辺 実
実 渡辺
啓吾 横山
啓吾 横山
将人 大藤
将人 大藤
潤 川鍋
潤 川鍋
健太郎 藤吉
健太郎 藤吉
弘 和山
弘 和山
Original Assignee
キヤノン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Description

本発明は、医療用画像診断装置、非破壊検査装置、放射線を用いた分析装置などに応用される検出装置、及び、検出システムに関するものである。 The present invention is a medical image diagnostic apparatus, a nondestructive inspection apparatus, the detection device is applied to such analyzer using radiation, and to a detection system.

近年、薄膜半導体製造技術は、TFT(薄膜トランジスタ)等のスイッチ素子と、フォトダイオード等の放射線又は光を電荷に変換する変換素子と、を組み合わせた画素のアレイ(画素アレイ)を有する検出装置にも利用されている。 Recently, thin film semiconductor manufacturing technique, a switching element such as TFT (thin film transistor), a conversion element for converting radiation or light such as a photodiode to the charge, to the detection device having an array of pixels that combines (pixel array) It's being used. 従来の検出装置として、特許文献1には、基板の上に配置されたスイッチ素子と、スイッチ素子の上に配置されスイッチ素子と電気的に接続された変換素子と、基板及びスイッチ素子と変換素子との間に配置された層間絶縁層と、を含む検出装置が開示されている。 As a conventional detection device, Japanese Patent Document 1, a switching element disposed on the substrate, a conversion element is electrically connected to the switching element is arranged on the switching element, the substrate and the switching element and the conversion element detecting device is disclosed comprising, an interlayer insulating layer disposed between the. また、特許文献1の変換素子は、スイッチ素子と電気的に接続された画素電極と、画素電極と対向して配置された対向電極と、画素電極と対向電極との間に配置された半導体層と、画素電極と半導体層との間に配置された不純物半導体層と、を有する。 The conversion element of Patent Document 1 includes a switching element and electrically connected to the pixel electrode, a counter electrode disposed opposite to the pixel electrode, a semiconductor layer disposed between the pixel electrode and the counter electrode When, having a impurity semiconductor layer disposed between the pixel electrode and the semiconductor layer. この画素電極には、残像低減のための光の照射の効率化等のため、透明導電性酸化物が用いられている。 The pixel electrode, for increasing efficiency in light irradiation for afterimage reduction, the transparent conductive oxide is used. また、特許文献2では、画素電極には、残像低減のための光の照射の効率化のために、半導体層が配置された領域内に間隙が設けられている。 In Patent Document 2, the pixel electrodes, for the efficiency of irradiation light for the afterimage reduction, the gap is provided in a region where the semiconductor layer is arranged.

特開2002−026300号公報 JP 2002-026300 JP 特開2007−329434号公報 JP 2007-329434 JP

しかしながら、特許文献1の構成では、不純物半導体層と透明導電性酸化物の密着性と、変換素子の暗電流特性と、の両立が困難であった。 However, in the configuration of Patent Document 1, the adhesion of the impurity semiconductor layer and the transparent conductive oxide, and the dark current characteristics of the conversion element, it is difficult to achieve both. 不純物半導体層と透明導電性酸化物との間の密着性を向上させようとすると、変換素子の暗電流特性の低下を招き、逆に、変換素子の暗電流特性を向上させようとすると、不純物半導体層と透明導電性酸化物との間の密着性の低下を招く。 If an attempt to improve the adhesion between the impurity semiconductor layer and the transparent conductive oxide leads to reduction of the dark current characteristics of the conversion element, conversely, if it is attempted to improve the dark current characteristics of the conversion element, an impurity lowering the adhesion between the semiconductor layer and the transparent conductive oxide. また、特許文献2の構成では、画素電極の間隙によって変換素子とスイッチ素子との接続抵抗が増大し、例えば30fpsといったフレームレートに十分な転送速度の確保が困難となる恐れがある。 In the configuration of Patent Document 2, it increases the connection resistance between the conversion element and the switching element by a gap of the pixel electrode, for example, the frame rate such 30fps to ensure a sufficient transfer rate may become difficult. そこで、本願発明では、不純物半導体層と画素電極の良好な密着性、変換素子の良好な暗電流特性、及び、良好な転送速度の確保が可能な検出装置を提供することを課題とする。 Therefore, in the present invention, good adhesion of the impurity semiconductor layer and the pixel electrode, good dark current characteristics of the conversion element, and an object to provide a can be ensured good transfer rate detector.

本発明の検出装置は、 可視光を透過し得る基板と、基板側から順に画素電極と不純物半導体層と半導体層とを有して放射線又は光を電荷に変換する変換素子と、前記基板を透過して前記半導体層へ可視光を照射するための光源と、を含む検出装置であって、前記画素電極は、前記半導体層の正射影と重なる領域内に位置する間隙を備える金属層を含み、 前記基板と前記画素電極との間に配置されたトランジスタと、前記トランジスタに電気的に接続された配線を更に含み、前記配線は、前記間隙の正射影を含む位置に間隙が備えられていることを特徴とする。 Detection device of the present invention, the transmission and the substrate capable of transmitting visible light, a conversion element for converting radiation or light into an electric charge from the substrate side and a sequentially pixel electrode and the impurity semiconductor layer and the semiconductor layer, the substrate a detecting apparatus comprising a light source for irradiating visible light to the semiconductor layer and the pixel electrode includes a metal layer comprising a gap located in the region overlapping with the orthogonal projection of the semiconductor layer, a transistor disposed between the substrate and the pixel electrode, the transistor further comprising a wiring electrically connected to the said wiring, the gap is provided at a position including an orthogonal projection of the gap the features. また、本発明の検出システムは、前記検出装置と、前記検出装置からの信号を処理する信号処理手段と、前記信号処理手段からの信号を記録するための記録手段と、前記信号処理手段からの信号を表示するための表示手段と、前記信号処理手段からの信号を伝送するための伝送処理手段と、を具備する。 The detection system of the present invention, said detecting device, and a signal processing unit for processing a signal from the detection device, and a recording means for recording a signal from said signal processing means, from said signal processing means comprising a display means for displaying a signal, and a transmission processing means for transmitting a signal from said signal processing means.

本願発明により、不純物半導体層と画素電極の良好な密着性、変換素子の良好な暗電流特性、及び、良好な転送速度の確保が可能な検出装置を提供することが可能となる。 The present invention, good adhesion of the impurity semiconductor layer and the pixel electrode, good dark current characteristics of the conversion element, and it is possible to provide a detection device capable of ensuring a good transfer rate.

第1の実施形態に係る検出装置の1画素あたりの平面模式図、1画素あたりの画素電極の平面模式図、及び、1画素あたりの断面模式図である。 Schematic plan view of one pixel of the detection device according to the first embodiment, schematic plan view of a pixel electrode per pixel, and is a cross-sectional schematic view of one pixel. 第1の実施形態の他の例に係る検出装置の1画素あたりの平面模式図である。 It is a schematic plan view of one pixel of the detection device according to another example of the first embodiment. 検出装置の模式的等価回路図である。 It is a schematic equivalent circuit diagram of the detection device. 検出装置の構成を説明するための断面模式図である。 It is a schematic cross sectional view for explaining the configuration of the detection apparatus. 第2の実施形態に係る検出装置の1画素あたりの平面模式図及び断面模式図である。 It is a schematic plan view and a cross-sectional schematic view of one pixel of the detection device according to the second embodiment. 第3の実施形態に係る検出装置の1画素あたりの平面模式図である。 It is a schematic plan view of one pixel of the detection device according to the third embodiment. 第4の実施形態に係る検出装置の1画素あたりの平面模式図である。 It is a schematic plan view of one pixel of the detection device according to a fourth embodiment. 第5の実施形態に係る検出装置の1画素あたりの平面模式図である。 It is a schematic plan view of one pixel of the detection device according to a fifth embodiment. 本発明の検出装置を用いた放射線検出システムの概念図である。 It is a conceptual view of a radiation detection system using the detection apparatus of the present invention.

以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。 Hereinafter, embodiments of the present invention will be specifically described with reference to the accompanying drawings. なお、本明細書では、放射性崩壊によって放出される粒子(光子を含む)の作るビームであるα線、β線、γ線などの他に、同程度以上のエネルギーを有するビーム、例えばX線や粒子線、宇宙線なども、放射線に含まれるものとする。 In this specification, alpha rays are beams made of particles (including photons) emitted by radioactive decay, beta rays, in addition to such γ rays, beams having a comparable or more energy, such as X-ray Ya particle beam, even cosmic rays, are intended to be included in the radiation.

(第1の実施形態) (First Embodiment)
先ず、図1(a)〜図1(c)を用いて第1の実施形態に係る検出装置について説明する。 First, the detection device will be described according to the first embodiment with reference to FIG. 1 (a) ~ FIG 1 (c). 図1(a)は検出装置を構成する1画素の平面模式図であり、図1(b)は1画素あたりの画素電極の平面模式図であり、図1(c)は図1(a)のA−A'における断面模式図である。 1 (a) is a schematic plan view of one pixel constituting the detection apparatus, and FIG. 1 (b) is a schematic plan view of the pixel electrodes per pixel, FIG. 1 (c) FIGS. 1 (a) it is a schematic cross-sectional view of the a-a '. なお、図1(a)は、後述する各絶縁層、被覆部材、半導体層、及び、各不純物半導体層は、簡便化の為に省略している。 Incidentally, FIG. 1 (a), each of the insulating layers to be described later, the covering member, the semiconductor layer, and, each of the impurity semiconductor layers are omitted for simplicity.

本発明の検出装置は、基板100の上に画素11が行列状に複数配置されている。 Detection device of the present invention, the pixel 11 on the substrate 100 has a plurality arranged in a matrix. 1つの画素11は、図1(a)〜(c)に示すように、放射線又は光を電荷に変換する変換素子12と、変換素子12の電荷に応じた電気信号を出力するスイッチ素子であるTFT(薄膜トランジスタ)13とを含む。 One pixel 11, as shown in FIG. 1 (a) ~ (c), the conversion element 12 for converting radiation or light into an electric charge, is a switching element for outputting an electric signal corresponding to the charge of the conversion element 12 and a TFT (thin film transistor) 13. 本実施形態では、変換素子12として非晶質シリコンのPIN型フォトダイオードを用いている。 In the present embodiment uses a PIN photodiode amorphous silicon as the conversion element 12. 変換素子12は、ガラス基板等の絶縁性の基板100の上に設けられたTFT13の上に、有機材料からなる層間絶縁層120を挟んで積層されて配置されている。 Converting element 12 has, on the TFT13 provided on the substrate 100 of an insulating glass substrate or the like, are arranged are laminated sandwiching the interlayer insulating layer 120 made of an organic material. 層間絶縁層120は、複数のスイッチ素子である複数のTFT13を覆うように配置されている。 Interlayer insulating layer 120 is disposed so as to cover a plurality of TFT13 is a plurality of switching elements. なお、図1(c)に示すように、層間絶縁層120の表面は、無機材料からなる被覆部材121と画素電極122により覆われている。 Incidentally, as shown in FIG. 1 (c), the surface of the interlayer insulating layer 120 is covered with the covering member 121 and the pixel electrode 122 made of an inorganic material.

TFT13は、基板100の上に、基板側から順に配置された、制御電極131と、絶縁層132と、半導体層133と、半導体層133よりも不純物濃度の高い不純物半導体層134と、第1主電極135と、第2主電極136と、を含む。 TFT13 is on the substrate 100, which is disposed from the substrate side in this order, and the control electrode 131, an insulating layer 132, a semiconductor layer 133, an impurity semiconductor layer 134 having an impurity concentration higher than the semiconductor layer 133, the first main It includes an electrode 135, and the second main electrode 136, a. 不純物半導体層134はその一部領域で第1主電極135及び第2主電極136と接しており、その一部領域と接する半導体層133の領域の間の領域が、TFTのチャネル領域となる。 Impurity semiconductor layer 134 is in contact with the first main electrode 135 and the second main electrode 136 in a part region, the region between the region of the semiconductor layer 133 in contact with a part region, a channel region of the TFT. 制御電極131は制御配線15と電気的に接続されており、第1主電極135は信号配線16と電気的に接続されており、第2主電極136は変換素子12の画素電極122と電気的に接続されている。 The control electrode 131 is electrically connected to the control line 15, the first main electrode 135 is a signal line 16 electrically connected to, electrically second main electrode 136 and the pixel electrode 122 of the conversion element 12 It is connected to the. なお、本実施形態では第1主電極135と第2主電極136と信号配線16とは、同じ導電層で一体的に構成されており、第1主電極135が信号配線16の一部をなしている。 In the present embodiment, the first main electrode 135 and the second main electrode 136 and the signal wiring 16 are integrally formed from the same conductive layer, the first main electrode 135 is a part of the signal line 16 ing. 保護層137はTFT13、制御配線15、及び信号配線16を覆うように設けられている。 Protective layer 137 TFT 13, is provided so as to cover the control wire 15 and the signal wiring 16,. 本実施形態では、スイッチ素子として非晶質シリコンを主材料とした半導体層133及び不純物半導体層134を用いた逆スタガ型のTFTを用いたが、本発明はそれに限定されるものではない。 In this embodiment uses the reverse stagger type TFT using the semiconductor layer 133 and the impurity semiconductor layer 134 in which the amorphous silicon as a main material as a switching element, the present invention is not limited thereto. 例えば、多結晶シリコンを主材料としたスタガ型のTFTを用いたり、有機TFT、酸化物TFT等を用いたりすることができる。 For example, using a staggered that the polycrystalline silicon as a main material TFT, organic TFT, or can use an oxide TFT and the like. なお、本実施形態では、制御電極131と制御配線15は同じ導電層を使用して一体的に形成されている。 In the present embodiment, the control electrode 131 and the control wiring 15 are integrally formed using the same conductive layer. また、第1主電極135と信号配線16は同じ導電層を使用して一体的に形成されている。 Further, the first main electrode 135 and the signal wiring 16 are integrally formed using the same conductive layer.

層間絶縁層120は、複数のTFT13を覆うように、基板100と後述する変換素子12の画素電極122との間に配置されており、コンタクトホールを有している。 Interlayer insulating layer 120 so as to cover a plurality of TFT 13, is disposed between the pixel electrode 122 of the conversion element 12 to be described later to the substrate 100, and a contact hole. 変換素子12の画素電極122とTFT13の第2主電極136とが、層間絶縁層120に設けられたコンタクトホールにおいて、電気的に接続される。 A second main electrode 136 of the pixel electrode 122 and the TFT13 of the conversion element 12 is, in a contact hole provided in the interlayer insulating layer 120 are electrically connected.

変換素子12は、層間絶縁層120の上に、層間絶縁層側(基板側)から順に配置された、画素電極となる金属層122と、第1導電型の不純物半導体層123と、半導体層124と、第2導電型の不純物半導体層125と、対向電極126と、を含む。 Converting element 12, on the interlayer insulating layer 120, disposed interlayer insulating layer side from (substrate side) in this order, a metal layer 122 serving as a pixel electrode, and the impurity semiconductor layer 123 of a first conductivity type, a semiconductor layer 124 If includes the impurity semiconductor layer 125 of the second conductivity type, the counter electrode 126, a. 画素電極は、金属材料又は合金材料からなる金属層122を含む。 Pixel electrode includes a metal layer 122 made of a metallic material or an alloy material. 金属材料としては、Al(2.655×10 −6 Ωcm),Mo(5.0×10 −8 Ωcm),Cr(1.29×10 −5 Ωcm),Ti(4.2×10 −5 Ωcm),W(5.65×10 −6 Ωcm),Cu(1.67×10 −6 Ωcm)から好適に選択され得る。 As the metal material, Al (2.655 × 10 -6 Ωcm ), Mo (5.0 × 10 -8 Ωcm), Cr (1.29 × 10 -5 Ωcm), Ti (4.2 × 10 -5 Ωcm), W (5.65 × 10 -6 Ωcm), may be selected suitably from Cu (1.67 × 10 -6 Ωcm) . また、合金材料としては、Al系合金が好適に用いられ、例えばAl−Nd(5.0××10 −8 Ωcm)が好適に用いられ得る。 As the alloy material, Al-based alloys are preferably used, for example, Al-Nd (5.0 ×× 10 -8 Ωcm) can be suitably used. このような金属材料又は合金材料は、特許文献1にあるような透明導電性酸化物に比べて、第1導電型の不純物半導体層123を形成する際のプラズマCVDにおけるプラズマ耐性が高い。 Such a metal material or alloy material, as compared to transparent conductive oxides such as described in Patent Document 1, a high plasma resistance in a plasma CVD for forming the impurity semiconductor layer 123 of the first conductivity type. そのため、金属層122は、プラズマCVDによるダメージが透明導電性酸化物の層よりも抑制され、第1導電型の不純物半導体層123との密着性を透明導電性酸化物の層に比べて高くすることができる。 Therefore, the metal layer 122 is damaged by plasma CVD than a layer of transparent conductive oxide is suppressed, higher than the layer of transparent conductive oxide adhesion between the impurity semiconductor layer 123 of a first conductivity type be able to. また、金属層122は、透明導電性酸化物に比べて表面の平坦性が良好なため、金属層122に接する不純物半導体層123の格子欠陥は、透明導電性酸化物に接する不純物半導体層に比べて少なくなり得る。 The metal layer 122 because a good flatness of the surface as compared to the transparent conductive oxide, lattice defects of the impurity semiconductor layer 123 in contact with the metal layer 122 as compared to the impurity semiconductor layer in contact with the transparent conductive oxide It may be less Te. そのため、金属層122に接する不純物半導体層123は透明導電性酸化物に接する不純物半導体層に比べて不純物の濃度を高くすることができ、PIN型フォトダイオードの逆バイアス時の逆方向飽和電流、すなわち暗電流を抑制できる。 Therefore, the impurity semiconductor layer 123 in contact with the metal layer 122 may be higher concentration of impurity than the impurity semiconductor layer in contact with the transparent conductive oxide, reverse saturation current at reverse bias PIN photodiode, i.e. the dark current can be suppressed. ただし、金属層122は、残像低減のために基板100の画素11が配置された表面と対向する表面側に備えられ得る光源(不図示)から照射される可視光を、十分に半導体層124へ透過させることが困難である。 However, the metal layer 122, the visible light emitted from the light source which may be provided on the surface side opposite to the surface on which the pixel 11 of the substrate 100 is positioned for afterimage reduction (not shown), well into the semiconductor layer 124 it is difficult to transmit. そこで、金属層122は、半導体層124の正射影と重なる領域内に位置する間隙122'を備えている。 Therefore, the metal layer 122 has a gap 122 'positioned within the region overlapping with the orthogonal projection of the semiconductor layer 124. ここで、半導体層124の正投影は、半導体層124から金属層122への正射影である。 Here, the positive projection of the semiconductor layer 124 is an orthogonal projection from the semiconductor layer 124 to the metal layer 122. 金属層122が間隙122'を備えることにより、間隙122'を通って光源(不図示)からの光を十分に半導体層124に照射することが可能となる。 'By providing the gap 122' metal layer 122 is a gap 122 can be irradiated sufficiently to the semiconductor layer 124 a light from a light source (not shown) through. また、金属材料又は合金材料は透明導電性酸化物(〜2.0×10 −4 Ωcm)に比べて比抵抗が低いため、金属層122の抵抗を、間隙122'を備えても画素電極として用い得るに十分低くなるように抑制することが容易となる。 Further, since the metal material or alloy material specific resistance lower than that of the transparent conductive oxide (~2.0 × 10 -4 Ωcm), the resistance of the metal layer 122, as a pixel electrode be provided with a gap 122 ' it becomes easy to suppress to be sufficiently low to be used. そのため、十分な画素の転送速度を確保することが容易となる。 Therefore, it becomes easy to secure a transfer rate sufficient pixel. このように、半導体層124が配置された領域内に間隙122'を備える金属層122を用いることにより、不純物半導体層と画素電極の良好な密着性、変換素子の良好な暗電流特性、及び、良好な転送速度の確保が可能な検出装置を提供することが可能となる。 In this manner, by using the metal layer 122 with a gap 122 'in the semiconductor layer 124 is disposed in the area, good adhesion of the impurity semiconductor layer and the pixel electrode, good dark current characteristics of the conversion element and, it is possible to provide a can be ensured good transfer rate detector. 第1導電型の不純物半導体層123は、第1導電型の極性を示し、半導体層124及び第2導電型の不純物半導体層125よりも第1導電型の不純物の濃度が高いものである。 Impurity semiconductor layer 123 of a first conductivity type, indicates the polarity of the first conductivity type are those concentrations of the impurity of the first conductivity type higher than the impurity semiconductor layer 125 of the semiconductor layer 124 and the second conductive type. また、第2導電型の不純物半導体層125は、第2導電型の極性を示し、第1導電型の不純物半導体層123及び半導体層124よりも第2導電型の不純物の濃度が高いもので、本発明の他の不純物半導体層に相当する。 The second conductivity type impurity semiconductor layer 125 indicates the polarity of the second conductivity type, but the concentration of the impurity of the second conductivity type is higher than the first conductivity type impurity semiconductor layer 123 and semiconductor layer 124, It corresponds to other impurity semiconductor layer of the present invention. 第1導電型と第2導電型とは互いに異なる極性の導電型であり、本実施形態では第1導電型がn型、第2導電型はp型である。 The first conductivity type and the second conductivity type is different from the polarity of the conductivity type to each other, in the present embodiment the first conductivity type is n-type, the second conductivity type is p-type. ただし、本発明はそれに限定されるものではなく、第1導電型がp型、第2導電型はn型であってもよい。 However, the present invention is not limited thereto, the first conductivity type is p-type, the second conductivity type may be an n-type. 変換素子12の対向電極126には電極配線(不図示)が電気的に接続される。 Electrode wirings (not shown) is electrically connected to the counter electrode 126 of the conversion element 12. 画素電極となる金属層122は層間絶縁層120に設けられたコンタクトホールにおいて、TFT13の第2主電極136と電気的に接続される。 Metal layer becomes a pixel electrode 122 through a contact hole in the interlayer insulating layer 120 is electrically connected to the second main electrode 136 of the TFT 13. 本実施形態では、非晶質シリコンを主材料とした第1導電型の不純物半導体層123、半導体層124、第2導電型の不純物半導体層125を用いたフォトダイオードを用いている。 In the present embodiment uses a photodiode using a first conductivity-type impurity semiconductor layer 123, the semiconductor layer 124, the impurity semiconductor layer 125 of the second conductivity type in which the amorphous silicon as a main material. なお、本実施形態では、層間絶縁層120の表面が、金属層122と無機材料からなる被覆部材121とで覆われている。 In the present embodiment, the surface of the interlayer insulating layer 120 is covered with the covering member 121 made of a metal layer 122 and an inorganic material. つまり、被覆部材121は、金属層122の間隙122'と、隣接する画素11の画素電極の間と、において層間絶縁層120と不純物半導体層123との間に配置されている。 That is, the covering member 121 includes a gap 122 'of the metal layer 122 is disposed between the interlayer insulating layer 120 and the impurity semiconductor layer 123 in the between the pixel electrodes of adjacent pixels 11. そのため、不純物半導体層123となる不純物半導体膜をCVD法、蒸着法、スパッタリング法等により成膜する際に、層間絶縁層120の表面の露出が抑制される。 Therefore, CVD method impurity semiconductor film to be the impurity semiconductor layer 123, an evaporation method, when formed by a sputtering method or the like, exposure of the surface of the interlayer insulating layer 120 is suppressed. そのため、不純物半導体層123への有機材料の混入が低減できる。 Therefore, mixing of the organic material into the impurity semiconductor layer 123 can be reduced. また、本実施形態では、不純物半導体層123、半導体層124、及び、不純物半導体層125が、被覆部材121の上で画素ごとに分離または除去されている。 Further, in the present embodiment, the impurity semiconductor layer 123, the semiconductor layer 124, and the impurity semiconductor layer 125 is separated or removed for each pixel on the cover member 121. その分離または除去の際、被覆部材121がエッチングストッパー層として働くこととなる。 During the separation or removal, the covering member 121 is to act as an etching stopper layer. そのため、層間絶縁層120がドライエッチングのスピーシーズに晒されることなく、有機材料による変換素子への汚染を抑制することが可能となる。 Therefore, without the interlayer insulating layer 120 is exposed to the species of the dry etching, it is possible to suppress the contamination of the transducer according to the organic material. なお、図1(c)では、被覆部材121は層間絶縁層120及び金属層122と不純物半導体層123との間に配置されているが、金属層122及び不純物半導体層123と層間絶縁層120との間に配置されてもよい。 In FIG. 1 (c), the although the covering member 121 is disposed between the interlayer insulating layer 120 and the metal layer 122 and the impurity semiconductor layer 123, the metal layer 122 and the impurity semiconductor layer 123 and the interlayer insulating layer 120 it may be disposed between the.

そして、変換素子12、及び、被覆部材121を覆うように、パッシベーション層127が設けられている。 The conversion element 12, and to cover the cover member 121, a passivation layer 127 is provided.

なお、本実施形態では、非晶質シリコンを主材料とした第1導電型の不純物半導体層123、半導体層124、第2導電型の不純物半導体層125を用いたフォトダイオードを用いたが、本発明はこれに限定されるものではない。 In the present embodiment, the first conductivity type impurity semiconductor layer 123 in which the amorphous silicon as a main material, the semiconductor layer 124, but using a photo diode using the impurity semiconductor layer 125 of the second conductivity type, the invention is not limited thereto. 例えば非晶質セレンを主材料とした第1導電型の不純物半導体総123、半導体層124、第2導電型の不純物半導体層125を用いた、放射線を直接電荷に変換する素子も用いることができる。 For example, the first conductivity type impurity semiconductor total 123 where the amorphous selenium as a main material, the semiconductor layer 124, using the impurity semiconductor layer 125 of the second conductivity type, radiation can be used element for converting the direct charge . 対向電極126は、画素電極となる金属層122と対向して配置され、電極配線(不図示)と電気的に接続される。 Counter electrode 126 is disposed opposite to the metal layer 122 becomes the pixel electrode is electrically connected to an electrode wiring (not shown). 非晶質シリコンを主材料とした第1導電型の不純物半導体層123、半導体層124、第2導電型の不純物半導体層125を用いたフォトダイオードを用いる場合、対向電極126は透明導電性酸化物を用いることが好ましい。 The first conductivity type impurity semiconductor layer 123 in which the amorphous silicon as a main material, the semiconductor layer 124, when using a photodiode using the impurity semiconductor layer 125 of the second conductivity type, opposite electrode 126 is a transparent conductive oxide it is preferably used. 放射線を可視光に波長変換するシンチレータ(不図示)からの光を良好に半導体層124へ透過させるためである。 Radiation in order to satisfactorily transmitted to the semiconductor layer 124 a light from the scintillator (not shown) for wavelength-converted into visible light.

また、本実施形態では、金属層122には、コンタクトホールに位置する領域を除いて、正方形の間隙122'が2次元アレイ状に複数備えられている。 Further, in the present embodiment, the metal layer 122, except for a region located in the contact holes, are provided a plurality square of the gap 122 'is a two-dimensional array. 金属層122のコンタクトホールに位置する領域に間隙122'を備えると、変換素子12とトランジスタ13との接続抵抗の増加や接続不良の原因となるため、好ましくない。 When the region located in the contact holes of the metal layer 122 includes a gap 122 ', for an increase or a connection causes of failure of the connection resistance between the transducer 12 and the transistor 13, which is not preferable. ただし、本願発明の間隙122'の形状はそれに限定されるものではなく、様々な形状の間隙122'が備えられ得る。 However, the gap 122 of the present invention 'shape is not limited thereto, the gap 122 of various shapes' may be equipped with. 例えば、図2(a)に示すような、長辺が信号配線16と平行な矩形の間隙122'や、図2(b)に示すような、長辺が制御配線15と平行な矩形の間隙122'が、金属層122に複数備えられていてもよい。 For example, as shown in FIG. 2 (a), the gap 122 'and parallel rectangular long side and the signal line 16, as shown in FIG. 2 (b), the long side control lines 15 parallel to the rectangular gap 122 'may be provided plurality in the metal layer 122. また、複数図2(c)に示すような、金属層122に、多角形の間隙122'と矩形の間隙122'と正方形の間隙122'の組み合わせが、コンタクトホール及び/又は金属層122の重心を中心に放射状に複数備えられていてもよい。 Further, as shown in several views 2 (c), the metal layer 122, a combination of polygons of the gap 122 'and the rectangular gap 122' and the square of the gap 122 'is, the center of gravity of the contact holes and / or the metal layer 122 it may be provided a plurality radially around the. なお、図1(a)、図2(a)〜図(2c)で説明した形態では、間隙122'に対応する被覆部材121は、間隙122'の形状に合わせて、備えられ得る。 In the embodiment described in FIG. 1 (a), FIG. 2 (a) ~ FIG. (2c), the gap 122 'covering member 121 corresponding to the gap 122' in accordance with the shape of, may be included. 図1(a)の間隙122'に対しては、被覆部材121は正方形の形状で複数備えられ、図2(a)の間隙122'に対しては、被覆部材121は長辺が信号配線16と平行な矩形の形状で複数備えられる。 'For the covering member 121 is provided with a plurality in the form of a square, the gap 122 in FIG. 2 (a)' gap 122 shown in FIG. 1 (a) with respect to the covering member 121 is long side signal wiring 16 It provided plurality in parallel rectangular shape with. また、図2(b)の間隙122'に対しては、被覆部材121の形状は長辺が制御配線15と平行な矩形の形状で複数備えられる。 Further, with respect to the gap 122 'in FIG. 2 (b), the shape of the covering member 121 is a plurality in parallel rectangular shape with long side of the control wire 15. 図2(c)に対しては、多角形の被覆部材121と矩形の被覆部材121と正方形の被覆部材121がそれぞれの間隙122'に対応して備えられる。 For FIG. 2 (c), the polygon of the covering member 121 and a rectangular cover member 121 and the square of the covering member 121 is provided corresponding to the respective gap 122 '. また、図1(c)では金属層122は単層で説明したが、本願発明はそれに限定されるものではなく、異なる材料の複数層であってもよい。 Further, the metal layer 122 in FIG. 1 (c) described in a single layer, the present invention is not limited thereto and may be a plurality of layers of different materials.

次に、図3を用いて本発明の第1の実施形態に係る検出装置の概略的等価回路を説明する。 Next, a schematic equivalent circuit of the detection device according to a first embodiment of the present invention with reference to FIG. なお、図3では説明の簡便化のため3行3列の等価回路図を用いたが、本発明はそれに限定されるものではなく、検出装置はn行m列(n,mはいずれも2以上の自然数)の画素アレイを有する。 Although reference to an equivalent circuit diagram of three rows and three columns for the convenience of description in FIG. 3, the present invention is not limited thereto, the detection device n rows and m columns (n, m are both 2 having a pixel array over a natural number). 本実施形態における検出装置は、基板100の表面上に、行方向及び列方向に配列された複数の画素1を含む変換部3が設けられている。 Detecting apparatus of this embodiment, on the surface of the substrate 100, the conversion unit 3 is provided comprising a plurality of pixels 1 arranged in row and column directions. 各画素1は、放射線又は光を電荷に変換する変換素子12と、変換素子12の電荷に応じた電気信号を出力するTFT13と、を含む。 Each pixel 1 includes a transducer 12 for converting radiation or light into an electric charge, and TFT13 for outputting an electric signal corresponding to the charge of the conversion element 12, a. 変換素子の対向電極126側の表面に、放射線を可視光に波長変換するシンチレータ(不図示)が配置されてもよい。 The counter electrode 126 side of the surface of the conversion element, the radiation may be arranged scintillator (not shown) for wavelength-converted into visible light. 電極配線14は、列方向に配列された複数の変換素子12の対向電極126に共通に接続される。 Electrode wires 14 are connected in common to the counter electrode 126 of the plurality of conversion elements 12 arranged in the column direction. 制御配線15は、行方向に配列された複数のTFT13の制御電極131に共通に接続され、駆動回路2に電気的に接続される。 Control wire 15 is connected in common to the control electrode 131 of the plurality of TFT13 arranged in the row direction, it is electrically connected to the driving circuit 2. 駆動回路2が列方向に複数配列された制御配線15に駆動パルスを順次に又は同時に供給することにより、行単位で画素からの電気信号が、行方向に配列された複数の信号配線16に並列に出力される。 By driving circuit 2 sequentially or simultaneously supply a driving pulse to a plurality arrayed control wire 15 in the column direction, electric signals from the pixels in units of rows, parallel to a plurality of signal lines 16 arranged in the row direction It is output to. 信号配線16は、列方向に配列された複数のTFT13の第1主電極135に共通に接続され、読出回路4に電気的に接続される。 Signal lines 16 are connected in common to the first main electrode 135 of the plurality of TFT13 arranged in the column direction, it is electrically connected to the read circuit 4. 読出回路4は、信号配線16毎に、信号配線16からの電気信号を積分して増幅する積分増幅器5と、積分増幅器5で増幅して出力された電気信号をサンプルホールドするサンプルホールド回路6を備える。 Read circuit 4, for each signal line 16, the integrating amplifier 5 for amplifying and integrating the electrical signal from the signal line 16, a sample hold circuit 6 samples and holds the electrical signal amplified and output by the integrating amplifier 5 provided. 読出回路4は更に、複数のサンプルホールド回路6から並列に出力される電気信号を直列の電気信号に変換するマルチプレクサ7と、出力された電気信号をデジタルデータに変換するA/D変換器8を含む。 Read circuit 4 further includes a multiplexer 7 which converts electric signals output from the plurality of sample and hold circuit 6 in parallel with the series of electrical signals, an A / D converter 8 for converting the output electrical signal into digital data including. 積分増幅器5の非反転入力端子には電源回路9から基準電位Vrefが供給される。 The reference potential Vref from the power source circuit 9 is supplied to the non-inverting input terminal of the integrating amplifier 5. 電源回路9は更に、行方向に配列された複数の電極配線14に電気的に接続されており、変換素子12の対向電極126にバイアス電位Vsを供給する。 Power supply circuit 9 further a plurality of electrode wires 14 which are arranged in the row direction are electrically connected to supply a bias voltage Vs to the counter electrode 126 of the conversion element 12.

以下に、本実施形態の検出装置の動作について説明する。 Hereinafter, the operation of the detecting apparatus of the present embodiment. 変換素子12の画素電極122にはTFT13を介して基準電位Vrefを与え、対向電極126には、放射線又は可視光によって発生した電子正孔対分離に必要なバイアス電位Vsを与える。 Giving the reference potential Vref through the TFT13 to the pixel electrode 122 of the conversion element 12, the counter electrode 126 provides a bias potential Vs required for electron-hole pairs separated generated by radiation or visible light. この状態で、被検体を透過した放射線又はそれに応じた可視光が変換素子12に入射し、電荷に変換され変換素子12に蓄積される。 In this state, the visible light corresponding to the radiation or transmitted through the subject is incident on the conversion element 12, is accumulated in is converted to electric charge conversion element 12. この電荷に応じた電気信号は、駆動回路2から制御配線15に印加される駆動パルスにより行単位でTFT13が導通状態となることで、各信号配線16に行単位で並列に出力される。 Electric signal corresponding to the charge, TFT 13 line by line by the drive pulses applied to the control line 15 from the driving circuit 2 by a conducting state, is output in parallel row by row to the respective signal lines 16. 行単位で出力された電気信号は、読出回路4により1行分のデジタルデータとして外部に読み出される。 Electrical signal output by the line units, by the readout circuit 4 are read out to the outside as digital data for one row. この動作が行単位で順次行われることにより、画素から1画像分の画像信号が複数の画素11から読出回路4に出力され、読出回路4により1画像分のデジタルデータである画像データが出力される。 By this operation is sequentially performed row by row, output image signal for one image from a plurality of pixels 11 from the pixel to the readout circuit 4, image data is output which is digital data of one image by the readout circuit 4 that. このような動作を行うため、本願発明の画素電極は、間隙122'を備えた金属層122を含んでいても、複数の画素11から十分な画像信号が出力されなければならない。 To perform such operations, the pixel electrode of the present invention may comprise a metal layer 122 having a gap 122 'must sufficient image signal is output from a plurality of pixels 11. そのため、本願発明では、以下の式(1)を満たす画素電極であることが好ましい。 Therefore, in the present invention, it is preferable that the pixel electrodes satisfies the following equation (1).

≦T/(n×C )−R ON・・・(1) R S ≦ T / (n × C S) -R ON ··· (1)
ここで、C は変換素子12の容量、R ONはTFT13のオン抵抗、Tは要求されるS/N比を満たす画像信号を出力するために駆動回路2が複数の画素11のTFT13を行単位で順次駆動するのに必要な時間である。 Here, C S is the capacitance of the conversion element 12, rows TFT13 driving circuit 2 a plurality of pixels 11 for R ON is for outputting an image signal satisfying the on-resistance, T S / N ratio is required of TFT13 is the time required to sequentially driven in units. また、nは複数の画素11の行数、R は不純物半導体層123及び画素電極からなる部材の抵抗である。 Further, n represents the number of rows and a plurality of pixels 11, R S is the resistance of the member made of an impurity semiconductor layer 123 and the pixel electrode. ここで、要求されるS/N比とは、変換素子12で生成され得る電荷の量とTFT13の導通によって転送され得る電荷の量の差分、即ち、画素11に残留する電荷の量を変換素子12で生成され得る電荷の量で除算した値の逆数である。 Here, the required S / N ratio, the difference between the amount of charge that can be transferred by conduction of the amount of charge that can be generated by the transducer 12 and the TFT 13, i.e., transducer the amount of charge remaining in the pixel 11 the reciprocal of the division value in the amount of charge that can be produced by 12. なお、図1(c)に示す形態にあっては、不純物半導体層123のシート抵抗は、TFT13のオン抵抗R ONの200倍以下であることが好ましい。 Incidentally, in the embodiment shown in FIG. 1 (c), the sheet resistance of the impurity semiconductor layer 123 is preferably equal to or less than 200 times the on-resistance R ON of the TFT 13.

次に、図4(a)及び図4(b)を用いて、本願発明の検出装置の構成を説明する。 Next, with reference to FIG. 4 (a) and 4 (b), illustrating the configuration of a detection device of the present invention. 図4(a)に示す検出装置は、基板100の放射線入射側において、基板100側から順に、画素11とシンチレータ21とを備える。 Detecting device shown in FIG. 4 (a), provided in the radiation incidence side of the substrate 100, in order from the substrate 100 side, and a pixel 11 and the scintillator 21. また、検出装置は、基板100の画素が備えられた側と反対側に、基板100側から順に、光源24と回路基板23とを備える。 The detection device includes a pixel provided side of the substrate 100 on the opposite side, in order from the substrate 100 side, and a light source 24 and the circuit board 23. 光源24は、残像低減のために、基板100及び金属層122の間隙122'を透過して画素11の変換素子12の半導体層124へ可視光を照射するためのものである。 Light source 24, for the afterimage reduction, is for irradiating the visible light passes through the gap 122 'of the substrate 100 and the metal layer 122 into the semiconductor layer 124 of the conversion element 12 in the pixel 11. 回路基板23は、駆動回路2又は読出回路4が備えられ、画素11に電気的に接続されたフレキシブルプリント基板に電気的に接続されている。 Circuit board 23, the drive circuit 2 or the read circuit 4 is provided, and is electrically connected to the flexible printed circuit board which is electrically connected to the pixel 11. また、回路基板23には、駆動回路2に制御信号を供給する集積回路、及び、読出回路4からの画像信号を処理する集積回路の少なくとも一方が備えられている。 Further, the circuit board 23, an integrated circuit for supplying a control signal to the drive circuit 2, and, at least one integrated circuit for processing an image signal from the reading circuit 4 is provided. 一方、図4(b)に示す検出装置は、基板100の放射線入射側とは反対側において、基板100側から順に、画素11とシンチレータ21と回路基板23とを備える。 On the other hand, the detection device shown in FIG. 4 (b), the radiation incident side of the substrate 100 provided on the opposite side, in order from the substrate 100 side, and a pixel 11 and the scintillator 21 and the circuit board 23. そして、基板100の放射線入射側、即ち、基板100の画素が備えられた側と反対側に、回路基板23を備える。 Then, the radiation incident side of the substrate 100, i.e., on the opposite side of the pixel provided side of the substrate 100 includes a circuit board 23. そして、図4(a)及び図4(b)に示す検出装置は、基板100、画素11、シンチレータ21、フレキシブルプリント基板22、回路基板23、及び、光源24を収容する筐体20を含む。 Then, 4 (a) and detecting device shown in FIG. 4 (b), includes a substrate 100, pixels 11, a scintillator 21, a flexible printed circuit board 22, the circuit board 23 and a housing 20 for accommodating the light source 24.

(第2の実施形態) (Second Embodiment)
次に、図5(a)及び図5(b)を用いて第2の実施形態に係る検出装置について説明する。 Next, the detection device will be described according to the second embodiment with reference to FIGS. 5 (a) and 5 (b). 図5(a)は検出装置を構成する1画素の平面模式図であり、図5(b)は図5(a)のB−B'における断面模式図である。 5 (a) is a schematic plan view of one pixel constituting the detection apparatus, FIG. 5 (b) is a schematic sectional view taken along B-B 'in FIGS. 5 (a). なお、図5(a)では、各絶縁層、被覆部材、半導体層、及び、各不純物半導体層は、簡便化の為に省略している。 In FIG. 5 (a), the respective insulating layers, the covering member, the semiconductor layer, and, each of the impurity semiconductor layers are omitted for simplicity. 図5(a)及び図5(b)に示す第2の実施形態では、図1(a)及び図1(c)に示す第1の実施形態に比べて、以下の点で相違する。 In the second embodiment shown in FIG. 5 (a) and 5 (b), in comparison with the first embodiment shown in FIG. 1 (a) and FIG. 1 (c), the differences in the following points.

まず第1の相違点は、間隙122'を設ける位置である。 First the first difference is the position where the gap 122 '. 第2の実施形態では、間隙122'の正射影が制御配線15及び信号配線16の少なくとも一方の配線と重ならないように、間隙122'が金属層122に備えられている。 In the second embodiment, 'as orthogonal projection does not overlap with the at least one wiring of the control lines 15 and the signal wiring 16, a gap 122' gap 122 is provided in the metal layer 122. ここで、間隙122'の正射影は、間隙122'から制御配線15及び信号配線16の少なくとも一方の配線への正射影である。 Here, the gap 122 'orthogonal projection of the gap 122' is the orthogonal projection from the at least one wiring of the control lines 15 and the signal wiring 16. 制御配線15に供給される駆動パルスにより、制御配線15の電位が変動した際に、制御配線15と間隙122'とが対向していると、不純物半導体層123の電位に影響を与える。 The drive pulse supplied to the control line 15, gives when the potential of the control wire 15 varies, the control wire 15 and the gap 122 'is opposed, the effect on the potential of the impurity semiconductor layer 123. 信号配線16と間隙122'とが対向していると、ある画素11から出力された電気信号により、信号配線16の電位が変動した際に、他の画素11の変換素子12の不純物半導体層123の電位に影響を与える。 When the signal wire 16 and the gap 122 'are opposed, by an electric signal outputted from a certain pixel 11, when the potential of the signal line 16 is varied, an impurity semiconductor layer of the conversion element 12 of the other pixels 11 123 affect the potential. 不純物半導体層123は金属層122に比べて比抵抗が高いため、配線の電位変動による不純物半導体層123の電位の変動が収束する時間が金属層122に比べて長くなる。 Since the impurity semiconductor layer 123 is the specific resistance is higher than the metal layer 122, the time variation of the potential of the impurity semiconductor layer 123 by the potential change of the wiring converges becomes longer as compared with the metal layer 122. それにより、得られる画像信号に配線の電位の変動の影響によるアーチファクトが発生するおそれがある。 Thus, there is a risk that artifacts due to the influence of the change in the potential of the wiring in the image signal obtained is generated. そのアーチファクトを抑制するために、変換素子12の配線と対向する領域には、金属層122があることが望ましい。 In order to suppress the artifacts, the area facing the wiring of the conversion element 12, it is desirable to have a metal layer 122. そのため、間隙122'の正射影が、制御配線15及び信号配線16の少なくとも一方の配線と重ならないように、間隙122'が金属層122に備えられている。 Therefore, the gap 122 'orthogonal projection of, so as not to overlap with at least one wiring of the control lines 15 and the signal wiring 16, a gap 122' is provided on the metal layer 122. なお、間隙122'の正射影がトランジスタ13と重ならないように、間隙122'が金属層122に備えられていることも望ましい。 Incidentally, the gap 122 'orthogonal projection so as not to overlap with the transistor 13, the gap 122' is also desirable that is provided in the metal layer 122.

第2の相違点は、図5(b)に示すように、半導体層124及び不純物半導体層125が、画素11毎に分離されていない。 The second difference, as shown in FIG. 5 (b), the semiconductor layer 124 and the impurity semiconductor layer 125 is not separated for every pixel 11. そのため、図1(c)に比べて半導体層124及び不純物半導体層125が配置される面積が大きくなり、図1(c)に比べて開口率が向上する。 Therefore, the area in which the semiconductor layer 124 and the impurity semiconductor layer 125 is disposed becomes larger than in FIG. 1 (c), the aperture ratio is improved as compared in Figure 1 (c). なお、図5(b)では、対向電極126は画素11毎に分割されていてもよいが、画素11毎に分離されていない方が、開口率向上の観点で有利となり、好ましい。 In FIG. 5 (b), the counter electrode 126 may be divided for each pixel 11, but which is not separated for every pixel 11, be advantageous in terms of aperture ratio improvement, preferred. この第2の相違点は、本願発明の他の実施形態にも好適に適用され得る。 The second difference can be suitably applied to other embodiments of the present invention.

(第3の実施形態) (Third Embodiment)
次に、図6を用いて第3の実施形態に係る検出装置について説明する。 Next, the detection device will be described according to the third embodiment with reference to FIG. 図6は検出装置を構成する1画素の平面模式図である。 6 is a schematic plan view of one pixel constituting the detecting device. なお、図6では、各絶縁層、被覆部材、半導体層、及び、各不純物半導体層は、簡便化の為に省略している。 In FIG. 6, the insulating layer, covering members, the semiconductor layer, and, each of the impurity semiconductor layers are omitted for simplicity. 図6に示す第3の実施形態では、図1(a)に示す第1の実施形態に比べて、以下の点で相違する。 In the third embodiment shown in FIG. 6, in comparison with the first embodiment shown in FIG. 1 (a), it differs in the following points.

第3の実施形態では、トランジスタ13に電気的に接続する配線である、制御配線15及び信号配線16には、間隙122'の正射影を含む位置に間隙17が備えられている。 In a third embodiment, a wiring electrically connected to the transistor 13, the control line 15 and the signal wiring 16, a gap 17 is provided at a position including an orthogonal projection of the gap 122 '. これは、第2の実施形態で説明した、配線の電位の変動によるアーチファクトを抑制するためである。 This was described in the second embodiment, in order to suppress artifacts due to variations in the potential of the wiring. 間隙122'と対向する位置に、配線の導電層を設けないようにする、言い換えると配線に間隙17を設けることにより、不純物半導体層123の電位の変動が抑制され、配線の電位の変動によるアーチファクトが抑制される。 Artifact in a position facing the gap 122 ', which is not provided with the conductive layer of the wiring, by providing the gap 17 in other words the wire, the change in the potential of the impurity semiconductor layer 123 is suppressed, due to variations in the wiring of potential There is suppressed.

(第4の実施形態) (Fourth Embodiment)
次に、図7(a)及び図7(b)を用いて第4の実施形態に係る検出装置について説明する。 Next, the detection device will be described according to a fourth embodiment with reference to FIGS. 7 (a) and 7 (b). 図7(a)は検出装置を構成する1画素の平面模式図であり、図7(b)は図7(a)のC−C'における断面模式図である。 7 (a) is a schematic plan view of one pixel constituting the detection apparatus, FIG. 7 (b) is a schematic sectional view taken along C-C 'in FIGS. 7 (a). なお、図7(a)では、各絶縁層、被覆部材、半導体層、及び、各不純物半導体層は、簡便化の為に省略している。 In FIG. 7 (a), the respective insulating layers, the covering member, the semiconductor layer, and, each of the impurity semiconductor layers are omitted for simplicity. 図7(a)及び図7(b)に示す第4の実施形態では、図1(a)及び図1(c)に示す第1の実施形態に比べて、以下の点で相違する。 In the fourth embodiment shown in FIG. 7 (a) and 7 (b), in comparison with the first embodiment shown in FIG. 1 (a) and FIG. 1 (c), the differences in the following points.

第4の実施形態では、金属層122と層間絶縁層120との間に不純物半導体層123よりも比抵抗の低い導電層128が配置されており、画素電極が金属層122と導電層128とを含む構成となっている。 In the fourth embodiment, the conductive layer 128 low resistivity than the impurity semiconductor layer 123 is disposed between the metal layer 122 and the interlayer insulating layer 120, a pixel electrode and a metal layer 122 and the conductive layer 128 and it has a configuration that includes. そして、導電層128は、金属層122よりも光透過率が高く、金属層122と接しており、間隙122'において不純物半導体層123と接している。 Then, the conductive layer 128 has a high light transmittance than the metal layer 122 is in contact with the metal layer 122, in contact with the impurity semiconductor layer 123 in the gap 122 '. これは、第2の実施形態で説明した、配線の電位の変動によるアーチファクトを抑制するためである。 This was described in the second embodiment, in order to suppress artifacts due to variations in the potential of the wiring. 間隙122'において不純物半導体層123と配線との間に、導電層128を備えているため、不純物半導体層123と配線とが対向する場合に比べて、配線の電位の変動による変換素子への影響が抑制される。 Between the gap 122 'and the impurity semiconductor layer 123 and the wiring, because it includes a conductive layer 128, as compared with the case where the wiring impurity semiconductor layer 123 opposite effect on the conversion element due to variations in the wiring of potential There is suppressed. ただし、光源24からの光を半導体層124に十分に照射するために、金属層122よりも光透過率が高い必要があるため、導電層128は、透明導電性酸化物からなることが好ましい。 However, in order to sufficiently irradiate light to the semiconductor layer 124 from the light source 24, since there light transmittance is higher needs than the metal layer 122, conductive layer 128 is preferably made of a transparent conductive oxide. 透明導電性酸化物は、不純物半導体層123との密着性が良好ではないが、間隙122'においてのみしか不純物半導体層123と接触しない。 Transparent conductive oxide, although not as good adhesion to the impurity semiconductor layer 123, not in contact with the impurity semiconductor layer 123 only only in gap 122 '. そのため、不純物半導体層123との密着性が良好な金属層122によって、画素電極としては十分な密着性が確保され得る。 Therefore, the metal layer 122 adhesion is good with the impurity semiconductor layer 123, sufficient adhesion can be ensured as the pixel electrode. また、このような構成により画素電極のシート抵抗は第1の実施形態に比べて低くできるため、第1の実施形態に比べて間隙122の面積を大きくすることができる。 The sheet resistance of the pixel electrode by such a structure because it can lower compared to the first embodiment, it is possible to increase the area of ​​the gap 122 in comparison with the first embodiment. それにより、光源から照射される光の透過率を第1の実施形態に比べて高くすることが可能となり、第1の実施形態に比べて残像がより抑制され得る。 Thereby, it is possible to higher than the transmittance of light emitted from the light source to the first embodiment, afterimage than in the first embodiment can be further suppressed.

(第5の実施形態) (Fifth Embodiment)
次に、図8(a)及び図8(b)を用いて第5の実施形態に係る検出装置について説明する。 Next, the detection device will be described according to a fifth embodiment with reference to FIGS. 8 (a) and 8 (b). 図8(a)は検出装置を構成する1画素の平面模式図であり、図8(b)は図8(a)のC−C'における断面模式図である。 8 (a) is a schematic plan view of one pixel constituting the detection apparatus, FIG. 8 (b) is a schematic sectional view taken along C-C 'in FIG. 8 (a). なお、図8(a)では、各絶縁層、被覆部材、半導体層、及び、各不純物半導体層は、簡便化の為に省略している。 In FIG. 8 (a), the respective insulating layers, the covering member, the semiconductor layer, and, each of the impurity semiconductor layers are omitted for simplicity. 図8(a)及び図8(b)に示す第5の実施形態では、図7(a)及び図7(c)に示す第4の実施形態に比べて、以下の点で相違する。 In the fifth embodiment shown in FIG. 8 (a) and 8 (b), in comparison with the fourth embodiment shown in FIGS. 7 (a) and FIG. 7 (c), different in the following points.

第5の実施形態では、金属層122と不純物半導体層123との間に不純物半導体層123よりも比抵抗の低い導電層129が配置されており、画素電極が金属層122と導電層129とを含む構成となっている。 In the fifth embodiment, there is disposed a lower conductive layer 129 resistivity than the impurity semiconductor layer 123 between the metal layer 122 and the impurity semiconductor layer 123, a pixel electrode and a metal layer 122 and the conductive layer 129 and it has a configuration that includes. そして、導電層129は、金属層122よりも可視光の光透過率が高く、金属層122と接しており、少なくとも間隙122'において不純物半導体層123と接している。 Then, the conductive layer 129 has a high transmittance in the visible light than the metal layer 122 is in contact with the metal layer 122, in contact with the impurity semiconductor layer 123 at least a gap 122 '. この構成では、不純物半導体層123と画素電極の密着性は、不純物半導体層123と導電層129との密着性で決まるため、導電層129は不純物半導体層との密着性が透明導電性酸化物よりも高い金属材料又は合金材料を使用することが望ましい。 In this configuration, adhesion of the impurity semiconductor layer 123 and the pixel electrode is determined depending on a contact with the impurity semiconductor layer 123 and the conductive layer 129, conductive layer 129 rather than adhesion the transparent conductive oxide of the impurity semiconductor layer it is desirable to also use a metal material having high or alloy material. 導電層129の可視光の透過率は、金属層122よりも高く、10%以上であることが好ましい。 Transmittance of visible light of the conductive layer 129 is higher than the metal layer 122 is preferably 10% or more. 誠意検討の結果、以下の関係を満たせば、残像の抑制に必要な導電層129の透過率が得られる。 Results sincerity consideration, satisfies the following relationship, the transmittance of the conductive layer 129 required for suppression of an afterimage can be obtained. 残像を抑制するためには、変換素子12を光照射によって飽和させる必要がある。 In order to suppress an afterimage, it is necessary to the conversion element 12 is saturated by the light irradiation. 変換素子12の飽和電荷量N は、以下の式(2)で示される。 Saturation charge amount N 1 of the conversion element 12 is represented by the following formula (2).

=(ε *ε *S*V)/(q*d) ・・・(2) N 1 = (ε 0 * ε r * S * V) / (q * d) ··· (2)
ここで、S(cm )は半導体層124の面積、dは半導体層124の厚さ、ε (F cm −1 )は半導体層124の比誘電率、ε (Fcm −1 )は真空の比誘電率、V(v)は変換素子12の電圧、q(c)は素電荷である。 Here, S (cm 2) is the area of the semiconductor layer 124, d is the thickness of the semiconductor layer 124, ε r (F cm -1 ) is the dielectric constant of the semiconductor layer 124, ε 0 (Fcm -1) vacuum relative dielectric constant of, V (v) the voltage of the transducer 12, q (c) is the elementary charge. 一方、図4(a)及び図4(b)に示す光源24からの可視光の照射によって変換素子12で発生するフォトキャリアN2は、以下の式(3)で示される。 On the other hand, FIG. 4 (a) and photocarriers N2 generated in the conversion element 12 by irradiation with visible light from the light source 24 shown in FIG. 4 (b) is represented by the following formula (3).

=T *T *T *T *η*P*t*S ・・・(3) N 2 = T s * T a * T c * T i * η * P * t * S o ··· (3)
ここで、T は光源24が出射する可視光に対する基板100の透過率、T は変換素子12と基板100の間の構成物の透過率、T は導電層129の透過率、T は不純物半導体層123の透過率である。 Here, T s is the transmittance of the substrate 100 with respect to visible light source 24 is emitted, T a is the transmittance of the composition between the transducer 12 and the substrate 100, T c is the transmittance of the conductive layer 129, T i is the transmittance of the impurity semiconductor layer 123. また、ηは半導体層124の内部量子効率、Pはフォトン流束(個・cm −2・S −1 )、t(s)は可視光の照射の時間、S (cm )は間隙122の面積である。 Further, eta internal quantum efficiency of the semiconductor layer 124, P is the photon flux (number · cm -2 · S -1), t (s) is the time of irradiation with visible light, S 0 (cm 2) is a gap 122 it is the area of.

変換素子12が光照射によって飽和するということはN2≧N1となる。 That conversion element 12 is saturated by the light irradiation becomes N2 ≧ N1. そのため、式(2)と式(3)より、導電層129の透過率T は、以下の式(4)を満たすことが望ましい。 Therefore, the equation (2) and (3), the transmittance T c of the conductive layer 129, it is desirable to satisfy the following equation (4).

≧(ε *ε *S*V)/(d*q*T *T *T *η*P*t*S ) ・・・(4) T c ≧ (ε 0 * ε r * S * V) / (d * q * T s * T a * T i * η * P * t * S o) ··· (4)
なお、フォトン流束Pは、光源24が出射する可視光のピーク波長λ(nm)、照度E(lx)、最大視感度Km(lmW −1 )、波長λにおける比視感度F、プランク定数h(Js)、光速c(ms −1 )から以下の式(5)によって導き出せる。 Incidentally, the photon flux P is the peak wavelength lambda (nm) of the visible light source 24 is emitted, the illuminance E (lx), the maximum luminous efficiency Km (LMW -1), relative luminous efficiency at the wavelength lambda F, Planck's constant h (Js), derivable by the speed of light c the following expression from (ms -1) (5).

P=E*λ/(Km*F*h*c) ・・・(5) P = E * λ / (Km * F * h * c) ··· (5)
式(4)及び式(5)より T ≧(ε *ε *S*V*Km*F*h*c)/(d*q*T *T *T *η*t*S *E*λ) ・・・(6) Equation (4) and T c ≧ the equation (5) (ε 0 * ε r * S * V * Km * F * h * c) / (d * q * T s * T a * T i * η * t * S o * E * λ) ··· (6)
このような構成により、第1〜4の実施形態に比べて不純物半導体層123と画素電極の密着性は高くなる。 With this configuration, the adhesion of the impurity semiconductor layer 123 and the pixel electrode as compared with the first to fourth embodiment is higher. また、画素電極のシート抵抗は第1の実施形態に比べて低くできるため、第1の実施形態に比べて間隙122の面積を大きくすることができる。 Further, since the sheet resistance of the pixel electrode can be lowered as compared with the first embodiment, it is possible to increase the area of ​​the gap 122 in comparison with the first embodiment. それにより、光源から照射される光の透過率を第1の実施形態に比べて高くすることが可能となり、第1の実施形態に比べて残像がより抑制され得る。 Thereby, it is possible to higher than the transmittance of light emitted from the light source to the first embodiment, afterimage than in the first embodiment can be further suppressed. なお、導電層129は、薄膜にすると光透過性を有し、ドライエッチングにより加工できる、MoやMoを含む合金,AlやAlを含む合金が望ましい。 Note that the conductive layer 129, when a thin film having a light transmitting property can be processed by dry etching, the alloy containing Mo or Mo, an alloy containing Al or Al is preferable.

(応用実施形態) (Applied Embodiment)
次に、図9を用いて、本発明の検出装置を用いた放射線検出システムを説明する。 Next, with reference to FIG. 9, illustrating a radiation detection system using the detection apparatus of the present invention.

放射線源であるX線チューブ6050から出射されたX線6060は、患者あるいは被験者6061の胸部6062を透過し、本願発明の検出装置6040に含まれる各変換素子に入射する。 X-ray 6060 emitted from the X-ray tube 6050 is a radiation source is transmitted through the chest 6062 of a patient or subject 6061 and enters the respective conversion elements included in the detection device 6040 of the present invention. この入射したX線には患者6061の体内部の情報が含まれている。 It includes information on the inside of the body of the patient 6061 The incident X-ray. X線の入射に対応して変換部3で放射線を電荷に変換して、電気的情報を得る。 Radiation is converted into electric charge by the conversion unit 3 in response to the incidence of X-rays to obtain electrical information. この情報はデジタルデータに変換され信号処理手段となるイメージプロセッサ6070により画像処理され制御室の表示手段となるディスプレイ6080で観察できる。 This information can be observed on a display 6080 as a display unit of the image processing a control room by an image processor 6070 as a signal processing means is converted into digital data.

また、この情報は電話回線6090等の伝送処理手段により遠隔地へ転送でき、別の場所のドクタールームなど表示手段となるディスプレイ6081に表示もしくは光ディスク等の記録手段に保存することができ、遠隔地の医師が診断することも可能である。 Further, this information can be transferred to a remote place by a transmission processing unit such as a telephone line 6090, can be stored in the recording means such as a display or an optical disk on a display 6081 serving as a display unit a doctor room elsewhere, remote it is also possible to the doctor to diagnose. また記録手段となるフィルムプロセッサ6100により記録媒体となるフィルム6110に記録することもできる。 Also it can be recorded on a film 6110 as a recording medium by a film processor 6100 serving as recording means.

11 画素 12 変換素子 13 スイッチ素子 14 電極配線 15 制御配線 16 信号配線 100 基板 120 層間絶縁層 121 被覆部材 122 金属層 122'間隙 123 第1導電型の不純物半導体層 124 半導体層 125 第2導電型の不純物半導体層 126 対向電極 11 pixel 12 conversion element 13 of the switching element 14 electrode wiring 15 control line 16 signal line 100 substrate 120 insulating interlayer 121 covering member 122 metal layer 122 'gap 123 first conductivity type impurity semiconductor layer 124 semiconductor layer 125 a second conductivity type impurity semiconductor layers 126 opposite electrode

Claims (12)

  1. 可視光を透過し得る基板と、 A substrate capable of transmitting visible light,
    前記基板側から順に画素電極と不純物半導体層と半導体層とを有して放射線又は光を電荷に変換する変換素子と、 A conversion element for converting radiation or light into an electric charge and a sequentially pixel electrode and the impurity semiconductor layer and the semiconductor layer from the substrate side,
    前記基板を透過して前記半導体層へ可視光を照射するための光源と、 A light source for irradiating visible light to the semiconductor layer after passing through the substrate,
    を含む検出装置であって、 A detecting apparatus comprising,
    前記画素電極は、前記半導体層の正射影と重なる領域内に位置する間隙を備える金属層を含み、 The pixel electrode includes a metal layer comprising a gap located in the region overlapping with the orthogonal projection of the semiconductor layer,
    前記基板と前記画素電極との間に配置されたトランジスタと、前記トランジスタに電気的に接続された配線を更に含み、 Further comprising a transistor disposed between the substrate and the pixel electrode, a wiring electrically connected to the transistor,
    前記配線は、前記間隙の正射影を含む位置に間隙が備えられていることを特徴とする検出装置。 The wiring detecting apparatus characterized by gap is provided at a position including an orthogonal projection of said gap.
  2. 各々が、前記変換素子と、前記画素電極に電気的に接続され前記電荷を転送する前記トランジスタと、を含み、前記基板の上に行列状に配置された複数の画素と、 Each, and said conversion element, said being electrically connected to the pixel electrode wherein the said transistor for transferring the charge, a plurality of pixels arranged in a matrix on the substrate,
    前記電荷に基づく画像信号を前記複数の画素から出力するために前記複数の画素のトランジスタを行単位で順次駆動する駆動回路と、 A driving circuit for sequentially driving on a row basis transistors of said plurality of pixels to output an image signal based on the charge from said plurality of pixels,
    を含み、 It includes,
    前記変換素子の容量をCS、前記トランジスタのオン抵抗をRON、要求されるS/N比を満たす前記画像信号を出力するために前記駆動回路が前記複数の画素のトランジスタを行単位で順次駆動するのに必要な時間をT、前記複数の画素の行数をn、前記不純物半導体層及び前記画素電極からなる部材の抵抗をRSとすると、 The capacity of the conversion element CS, the on-resistance of the transistor RON, the driving circuit to output the image signal satisfying the required S / N ratio is sequentially drives the transistor of said plurality of pixels line by line T the time required for, and the number of rows of the plurality of pixels n, the RS resistance of the impurity semiconductor layer and the made of the pixel electrode member,
    RS≦T/(n×CS)−RON RS ≦ T / (n × CS) -RON
    を満たすことを特徴とする請求項1に記載の検出装置。 Detection device according to claim 1, characterized in that meet.
  3. 前記基板及び前記トランジスタと前記画素電極との間には層間絶縁層が配置されており、 Wherein is arranged an interlayer insulation layer between the substrate and the transistor and the pixel electrode,
    前記層間絶縁層は、前記画素電極と前記トランジスタとを電気的に接続するためのコンタクトホールが設けられており、 The interlayer insulating layer is a contact hole is provided for electrically connecting the transistor and the pixel electrode,
    前記コンタクトホールにおいて前記トランジスタと前記画素電極とが電気的に接続されることを特徴とする請求項2に記載の検出装置。 Detection device according to claim 2, wherein said that the transistor and said pixel electrode is electrically connected in the contact hole.
  4. 前記画素電極は、前記金属層と前記不純物半導体層との間に配置された導電層を更に含み、 The pixel electrode further includes an arrangement conductive layer between the impurity semiconductor layer and the metal layer,
    前記導電層は、金属材料又は合金材料からなり、前記金属層よりも光透過率が高く、前記金属層と接しており、且つ、前記間隙において前記不純物半導体層と接していることを特徴とする請求項3に記載の検出装置。 The conductive layer is made of a metallic material or alloy material, the higher light transmittance than the metal layer is in contact with the metal layer, and is characterized in that in contact with the impurity semiconductor layer in the gap detection device according to claim 3.
  5. 前記画素電極は、前記金属層と前記層間絶縁層との間に配置された導電層を更に含み、 The pixel electrode further includes an arrangement conductive layer between the interlayer insulating layer and the metal layer,
    前記導電層は、前記金属層よりも光透過率が高く、前記金属層と接しており、前記間隙において前記不純物半導体層と接していることを特徴とする請求項3に記載の検出装置。 The conductive layer has a high light transmittance than the metal layer is in contact with the metal layer, the detection device according to claim 3, characterized in that in contact with the impurity semiconductor layer in the gap.
  6. 前記導電層は、透明導電性酸化物からなることを特徴とする請求項に記載の検出装置。 The conductive layer detecting apparatus according to claim 5, characterized in that a transparent conductive oxide.
  7. 前記層間絶縁層の表面を画素電極と覆うように配置された被覆部材を更に有することを特徴とする請求項3〜 のいずれか1項に記載の検出装置。 Detection device according to any one of claims 3-6, characterized by further having arranged the covering member to the surface of the interlayer insulating layer to cover the pixel electrode.
  8. 前記金属層の間隙は、前記コンタクトホールに位置する領域を除いて備えられることを特徴とする請求項3〜 のいずれか1項に記載の検出装置。 Gap between the metal layer, the detection device according to any one of claims 3-7, characterized in that provided except an area located in the contact hole.
  9. 前記半導体層は非晶質シリコンからなり、前記不純物半導体層はn型の非晶質シリコンからなることを特徴とする請求項1からのいずれか1項に記載の検出装置。 The semiconductor layer is made of amorphous silicon, the detection device according to any one of claims 1 to 8 wherein the impurity semiconductor layer, characterized in that an n-type amorphous silicon.
  10. 前記変換素子は、前記画素電極と対向して配置された対向電極と、前記半導体層と前記対向電極との間に配置されたp型の非晶質シリコンからなる他の不純物半導体層と、を更に有することを特徴とする請求項に記載の検出装置。 The conversion element includes a counter electrode disposed to face the pixel electrode, the other impurity semiconductor layer of amorphous silicon arranged p-type between the counter electrode and the semiconductor layer detection device according to claim 9, further comprising.
  11. 請求項1から10のいずれか1項に記載の検出装置と、 A detection device according to any one of claims 1 to 10,
    前記検出装置からの信号を処理する信号処理手段と、 Signal processing means for processing signals from the detection device,
    前記信号処理手段からの信号を記録するための記録手段と、 And recording means for recording a signal from said signal processing means,
    前記信号処理手段からの信号を表示するための表示手段と、 Display means for displaying the signal from said signal processing means,
    前記信号処理手段からの信号を伝送するための伝送処理手段と、 A transmission processing means for transmitting a signal from said signal processing means,
    を具備する検出システム。 Detection system comprising a.
  12. 前記検出装置に向かって放射線を出射する放射線源を更に含む請求項11に記載の検出システム。 Detection system according to claim 11, further comprising a radiation source for emitting radiation toward the detector.
JP2013103325A 2013-05-15 2013-05-15 Detector, and a detection system Active JP6164924B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013103325A JP6164924B2 (en) 2013-05-15 2013-05-15 Detector, and a detection system

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013103325A JP6164924B2 (en) 2013-05-15 2013-05-15 Detector, and a detection system
US14276510 US9093347B2 (en) 2013-05-15 2014-05-13 Detecting apparatus and detecting system
CN 201410204548 CN104167421B (en) 2013-05-15 2014-05-15 Detecting means and the detection system

Publications (2)

Publication Number Publication Date
JP2014225525A true JP2014225525A (en) 2014-12-04
JP6164924B2 true JP6164924B2 (en) 2017-07-19

Family

ID=52124007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013103325A Active JP6164924B2 (en) 2013-05-15 2013-05-15 Detector, and a detection system

Country Status (1)

Country Link
JP (1) JP6164924B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101835089B1 (en) * 2015-11-16 2018-03-08 주식회사 디알텍 Radiation Detector, Apparatus For Radiography Using the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01243579A (en) * 1988-03-25 1989-09-28 Ricoh Co Ltd One-to-one image sensor
JPH11274524A (en) * 1998-03-20 1999-10-08 Toshiba Corp X-ray image pick up device
JP4357844B2 (en) * 2003-01-10 2009-11-04 シャープ株式会社 Electromagnetic wave detector
JP5196739B2 (en) * 2006-06-09 2013-05-15 キヤノン株式会社 Radiation imaging apparatus and a radiation imaging system
JP2009038123A (en) * 2007-07-31 2009-02-19 Fujifilm Corp Image detecting apparatus
US8274127B2 (en) * 2009-06-30 2012-09-25 Sumitomo Electric Industries, Ltd. Photodiode array for image pickup device
JP2011243851A (en) * 2010-05-20 2011-12-01 Panasonic Corp Solid state image pickup device
JP6095276B2 (en) * 2011-05-31 2017-03-15 キヤノン株式会社 A method of manufacturing a detection device, the detection device and detection system

Also Published As

Publication number Publication date Type
JP2014225525A (en) 2014-12-04 application

Similar Documents

Publication Publication Date Title
US4926052A (en) Radiation detecting device
US7205547B2 (en) Radiographic imaging substrate, radiographic imaging apparatus, and radiographic imaging system
US7408167B2 (en) Imaging apparatus, radiation imaging apparatus, and radiation imaging system
US20060249763A1 (en) Radiation image pickup device
US20020079493A1 (en) Radiation image pick-up device
JP2003264280A (en) Detector
JPH11307756A (en) Photoelectric converter and radiation beam reader
US20070075252A1 (en) Resolution-variable X-ray imaging device and X-ray CT apparatus
US20110147596A1 (en) Photoelectric conversion device and radiation detection device
JP2004179645A (en) Imaging device, radiation imaging device, and radiation imaging system
JPH09297181A (en) Radiation image pick-up device
US20110303849A1 (en) Dual screen radiographic detector with improved spatial sampling
US20100294942A1 (en) Radiation detecting apparatus and radiation imaging system
US7557355B2 (en) Image pickup apparatus and radiation image pickup apparatus
US20120193542A1 (en) Radiation image pickup apparatus and radiation image pickup/display system
US20060081785A1 (en) X-ray detector
US20080237474A1 (en) Semiconductor photodiode and method for manufacturing same, radiation detection device, and radiation imaging apparatus
US7034309B2 (en) Radiation detecting apparatus and method of driving the same
JP2007170908A (en) Radiation detector and imaging device using the same
US20090314947A1 (en) Radiation Detector with Isolated Pixels Photosensitive Array for CT and Other Imaging Applications
US20070007458A1 (en) Conversion apparatus, radiation detection apparatus, and radiation detection system
JPH09199699A (en) Thin film image sensor
US20120175618A1 (en) Radiation imaging device, radiation imaging display system, and transistor
JPH11345994A (en) Two-dimensional optical sensor, and radiant rays detecting equipment and radiant rays diagnosing system which use this two-dimensional optical sensor
US7629564B2 (en) Conversion apparatus, radiation detecting apparatus, and radiation detecting system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170620

R151 Written notification of patent or utility model registration

Ref document number: 6164924

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151