JP5783340B2 - ダイオード装置およびその製造方法 - Google Patents
ダイオード装置およびその製造方法 Download PDFInfo
- Publication number
- JP5783340B2 JP5783340B2 JP2014559022A JP2014559022A JP5783340B2 JP 5783340 B2 JP5783340 B2 JP 5783340B2 JP 2014559022 A JP2014559022 A JP 2014559022A JP 2014559022 A JP2014559022 A JP 2014559022A JP 5783340 B2 JP5783340 B2 JP 5783340B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- diode
- semiconductor
- thin film
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 291
- 239000010409 thin film Substances 0.000 claims description 138
- 239000000463 material Substances 0.000 claims description 72
- 239000000758 substrate Substances 0.000 claims description 48
- 239000010408 film Substances 0.000 claims description 40
- 230000001681 protective effect Effects 0.000 claims description 29
- 230000015556 catabolic process Effects 0.000 claims description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 18
- 239000001301 oxygen Substances 0.000 claims description 18
- 229910052760 oxygen Inorganic materials 0.000 claims description 18
- 239000012212 insulator Substances 0.000 claims description 15
- 230000036961 partial effect Effects 0.000 claims description 14
- 239000011347 resin Substances 0.000 claims description 13
- 229920005989 resin Polymers 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 12
- 230000002441 reversible effect Effects 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 238000001771 vacuum deposition Methods 0.000 claims description 2
- 230000002457 bidirectional effect Effects 0.000 description 25
- 230000005684 electric field Effects 0.000 description 10
- 238000000605 extraction Methods 0.000 description 10
- 230000002829 reductive effect Effects 0.000 description 10
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 10
- 239000001257 hydrogen Substances 0.000 description 9
- 229910052739 hydrogen Inorganic materials 0.000 description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 230000005611 electricity Effects 0.000 description 7
- 230000003068 static effect Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 238000005868 electrolysis reaction Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 229910018516 Al—O Inorganic materials 0.000 description 5
- 229910021486 amorphous silicon dioxide Inorganic materials 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000012779 reinforcing material Substances 0.000 description 3
- 238000000992 sputter etching Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910003077 Ti−O Inorganic materials 0.000 description 2
- 229910007541 Zn O Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910018514 Al—O—N Inorganic materials 0.000 description 1
- 229910002480 Cu-O Inorganic materials 0.000 description 1
- MXRIRQGCELJRSN-UHFFFAOYSA-N O.O.O.[Al] Chemical compound O.O.O.[Al] MXRIRQGCELJRSN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910011210 Ti—O—N Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0814—Diodes only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Description
本発明は、薄膜ダイオードを備えるダイオード装置およびその製造方法に関する。
図５に示す薄膜ダイオード５００は、ガラス基板５０１上に積層されたｎ型半導体層５０２と、ｎ型半導体層５０２上に積層されたｐ型半導体層５０３とを備えている。なお、図５は従来のダイオード装置を示す断面図である。
ｎ型半導体層５０２は、高周波スパッタ法を用いて室温で成膜されたＩｎ−Ｇａ−Ｚｎ−Ｏアモルファス酸化物薄膜により形成されている。ｐ型半導体層５０３は、高周波スパッタ法を用いて室温で成膜されたＺｎ−Ｒｈ−Ｏアモルファス酸化物薄膜により形成されている。
また、電子ビーム蒸着法を用いて、ｎ型半導体層５０２の上面にＴｉ層およびＡｕ層が順に成膜されることにより、Ｔｉ密着層５０４と、カソード電極であるＡｕ電極５０５とが形成されている。また、電子ビーム蒸着法を用いて、ｐ型半導体層５０３の上面にＡｕ層が成膜されることにより、アノード電極であるＡｕ電極５０６が形成されている。
このように構成された薄膜ダイオード５００のＩ（電流）−Ｖ（電圧）特性は、順方向バイアス電圧が印加されたときに電流が流れ、逆方向バイアス電圧が印加されたときに電流が遮断される、一般的な整流特性を備えている。
ところで、図５に示すように、ｎ型半導体層５０２およびｐ型半導体層５０３のｐｎ接合界面の端縁が露出していたり、水分が浸透する一般的なモールド用の樹脂層（膜）等で被覆されていると、次のような問題が生じるおそれがある。すなわち、薄膜ダイオード５００が高湿度環境下で使用された場合などに、ｐｎ接合界面の端縁付近に水分が浸入するおそれがある。
ｐｎ接合界面の端縁付近に水分が浸入すると、ｐｎ接合界面の端縁付近において、薄膜ダイオード５００に電圧が印加されたときにｐｎ接合界面に生じる電界により水の電気分解が生じて水素が発生するおそれがある。ｐｎ接合界面の端縁付近で水素が発生すると、ｐｎ接合を形成する酸化物半導体材料が還元されることによりｐｎ接合が解消されて短絡し、薄膜ダイオード５００の特性が劣化したり、薄膜ダイオード５００が機能不全に陥るおそれがある。
この発明は、上記した課題に鑑みてなされたものであり、高湿度環境下で使用されたときに薄膜ダイオードのｐｎ接合界面の端縁付近で水の電気分解が生じるのを防止することができる信頼性の高いダイオード装置を提供すると共に、その製造方法を提供することを目的とする。
上記した目的を達成するために、本発明のダイオード装置は、ｐ型半導体およびｎ型半導体のいずれか一方の第１の半導体層および前記第１の半導体層上に積層されたｐ型半導体およびｎ型半導体のいずれか他方の第２の半導体層を有するｐｎ接合型の薄膜ダイオードと、前記ｐｎ接合界面の端縁を被覆する耐湿保護膜とを備え、前記第１の半導体層および前記第２の半導体層のそれぞれが、酸化物半導体材料または酸窒化物半導体材料により形成され、前記耐湿保護膜が、アモルファス酸化物絶縁体材料またはアモルファス酸窒化物絶縁体材料により形成されていることを特徴としている。
このように構成された発明では、ダイオード装置が備えるｐｎ接合型の薄膜ダイオードが有する第１の半導体層および第２の半導体層のｐｎ接合界面の端縁が、アモルファス酸化物絶縁体材料またはアモルファス酸窒化物絶縁体材料により形成された耐湿保護膜により被覆されている。アモルファス材料により耐湿保護膜が形成されることにより、耐湿保護膜に結晶粒界が生じるのを抑制することができるので、耐湿効果の高い耐湿保護膜を形成することができる。そのため、ダイオード装置が高湿度環境下で使用される場合でも、ｐｎ接合界面の端縁付近に水分が浸入するのを防止することができる。
したがって、ダイオード装置が高湿度環境下で使用されたときに、薄膜ダイオードに電圧が印加されたときに生じる電界により薄膜ダイオードのｐｎ接合界面の端縁付近で水の電気分解が生じて水素が発生するのを防止することができる。そして、第１の半導体層および第２の半導体層のそれぞれを形成する酸化物半導体材料や酸窒化物半導体材料が水素が発生することにより還元されることによって、薄膜ダイオードの特性が劣化したり、薄膜ダイオードが機能不全に陥るのを防止することができる。したがって、信頼性の高いダイオード装置を提供することができる。
また、耐湿保護膜がｐｎ接合界面の端縁を被覆して形成されるときに、還元雰囲気で耐湿保護膜が形成されると、次のような問題が生じるおそれがある。すなわち、ｐｎ接合を構成する第１の半導体層および第２の半導体層のそれぞれを形成する酸化物半導体材料や酸窒化物半導体材料が還元されて、薄膜ダイオードが機能不全に陥ったり、薄膜ダイオードの特性が劣化するおそれがある。しかしながら、耐湿保護膜が酸化物絶縁体材料や酸窒化物絶縁体材料により酸素含有雰囲気中で形成されることにより、第１の半導体層および第２の半導体層を形成する半導体材料を還元する還元雰囲気となりにくいので、薄膜ダイオードの特性が良好で信頼性の高いダイオード装置を提供することができる。
前記第２の半導体層は、アモルファス材料により形成されているとよい。
ｐ型およびｎ型の半導体層が積層される場合に、先に形成された一方の導電型の半導体層が結晶質であり、この結晶質の半導体層上に形成されて積層される他方の導電型の半導体層も結晶質であると、次のような問題が生じるおそれがある。すなわち、後に形成される半導体層の初期成長時は先に形成された半導体層の結晶格子の影響を受けるので、後に形成される半導体層の初期成長層は結晶質に形成されにくい。したがって、先に形成された半導体層に後から形成されて積層される半導体層の初期成長層において、薄膜ダイオードの特性を劣化させたり、薄膜ダイオードを機能不全にする結晶構造の乱れた異相が生じやすい。
しかしながら、第１の半導体層に積層されて形成される第２の半導体層がアモルファス材料により形成されることによって、第２の半導体層の初期成長層において薄膜ダイオードの特性を劣化させる異相が形成されるのを抑制することができる。したがって、さらに特性が良好で信頼性が高い薄膜ダイオードを備えるダイオード装置を提供することができる。
また、前記第１の半導体層が、アモルファス材料により形成されているとよい。
このように構成すると、第１、第２の半導体層および耐湿保護膜のそれぞれがアモルファス材料により形成されることによって、ｐｎ接合界面およびその端縁を被覆する耐湿保護膜がいずれもアモルファス材料により形成される。したがって、原子構造レベルでの材料の整合性がよく、さらに特性が良好で信頼性が高い薄膜ダイオードを備えるダイオード装置を提供することができる。
また、前記薄膜ダイオードが薄膜ツェナーダイオードであるとよい。
ツェナーダイオードは、逆方向バイアス電圧が印加された場合であっても、逆方向バイアス電圧の大きさが降伏電圧以上の大きさであれば、ｐｎ接合部分が高電界状態となって電子なだれが生じることにより電流が流れる性質を備えている（降伏挙動）。したがって、ツェナーダイオードが降伏挙動領域において動作している場合には、ｐｎ接合界面が高電界状態にあるので、ｐｎ接合界面の端縁付近において非常に水の電気分解が生じやすく水素が発生しやすい。
しかしながら、第１の半導体層および第２の半導体層それぞれのキャリア濃度が制御されることにより薄膜ツェナーダイオードが構成されている場合であっても、薄膜ツェナーダイオードのｐｎ接合界面の端縁付近に水分が浸入するのが耐湿保護膜により防止されているので、次のような効果を奏することができる。すなわち、薄膜ツェナーダイオードが降伏挙動領域において動作しており、ｐｎ接合界面が高電界状態であっても、水分の浸入が防止されているので、ｐｎ接合界面の端縁付近において水の電気分解が生じて水素が発生するのを防止することができる。したがって、ｐｎ接合を形成する酸化物または酸窒化物による半導体材料が還元されることにより、薄膜ツェナーダイオードの特性が劣化したり、薄膜ツェナーダイオードが機能不全に陥るのを防止することができる。
また、２個の前記薄膜ツェナーダイオードを備え、前記両薄膜ツェナーダイオードは、互いの前記第２の半導体層が上側に配置されて側面が対向するように並設され、前記第１の半導体層および前記第２の半導体層のうちのいずれかが互いに接続電極により接続されることによって逆方向に直列接続されてもよい。
このように構成すると、２個の薄膜ツェナーダイオードが逆方向に直列接続されて形成された回路（以下「双方向ツェナーダイオード」と称する）を備えるダイオード装置を提供することができる。双方向ツェナーダイオードでは、一方の薄膜ツェナーダイオードが例えば静電気等に起因する過電圧により降伏した場合には、当該過電圧は他方のツェナーダイオードに対して必ず順方向に印加される。そのため、一方の薄膜ツェナーダイオードが降伏した場合には、双方向ツェナーダイオードに必ず電流パスが形成される。
したがって、双方向ツェナーダイオードを用いて、薄膜キャパシタ等の静電気耐性の低い部品を静電気等に起因する過電圧から保護するための信頼性の高い保護回路を安価に構成することができる。すなわち、双方向ツェナーダイオードを用いて形成された保護回路を保護対象の部品に例えば並列接続することにより、プラス・マイナス両極性の過電圧に対して保護回路に電流パスが形成される。したがって、電流パスが形成された保護回路により過電圧が保護対象の部品に印加されるのが防止されるので、薄膜キャパシタ等の静電気耐性の低い部品を、静電気等に起因するプラス・マイナス両極性の過電圧から確実に保護することができる。
また、前記薄膜ツェナーダイオードは、前記第２の半導体層上に積層され、酸化物半導体材料または酸窒化物半導体材料により形成された前記一方の導電型の第３の半導体層をさらに備えていてもよい。
このようにすると、一方の導電型の半導体により形成された第１の半導体層および第３の半導体層の間に、他方の導電型の半導体により形成された第２の半導体層が配置されることにより、双方向ツェナーダイオードと等価な回路を構成することができる。また、双方向ツェナーダイオードが、各半導体層が積層方向に配置されることにより形成されるので、ダイオード装置の小面積化を図ることができる。
また、樹脂基板と、前記樹脂基板上に形成された平板状の金属電極とをさらに備え、前記薄膜ツェナーダイオードおよび前記耐湿保護膜が、平面視において前記金属電極の形成領域内に配置されるようにしてもよい。
このように構成すると、各種の使用環境下で樹脂基板に歪みが生じた場合でも、薄膜ツェナーダイオードおよび耐湿保護膜が、平面視において、補強材として機能する平板状の金属電極の形成領域内に配置されている。したがって、各半導体層および耐湿保護膜にクラック等の欠陥が生じるのを防止することができるので、信頼性の高い薄膜ツェナーダイオードを備えるダイオード装置を提供することができる。
また、（ｐ型の前記第１の半導体層のキャリア濃度）＜（ｎ型の前記第２の半導体層のキャリア濃度）となるように設定され、ｐ型の前記第１の半導体層のキャリア濃度が調整されることにより、前記薄膜ツェナーダイオードの降伏電圧が４０Ｖよりも小さいように制御されているとよい。
このようにすると、薄膜ツェナーダイオードを備えるダイオード装置を、一般用途の民生機器のＥＳＤ（静電気放電：Electro-Static Discharge）保護回路を形成するのに使用することができる。
また、本発明のダイオード装置の製造方法は、請求項４ないし８のいずれかに記載のダイオード装置を製造する製造方法において、前記各半導体層が形成される雰囲気の酸素分圧または窒素分圧を制御することでキャリア濃度を調整して、前記薄膜ツェナーダイオードの降伏電圧を制御することを特徴としている。
このようにすると、ダイオード装置が備える薄膜ツェナーダイオードの降伏電圧を容易に調整することができる。
また、前記耐湿保護膜は、スパッタ法または真空蒸着法により形成され、前記各半導体層および前記耐湿保護膜が形成される雰囲気の酸素分圧がほぼ等しくなるようにするとよい。
このようにすると、酸化物半導体材料または酸窒化物半導体材料により形成されるｐｎ接合界面において酸素量の整合性が良い。また、ｐｎ接合界面の端縁を被覆する耐湿保護膜が形成される雰囲気の酸素分圧も同じであるため、ｐｎ接合界面の特性に劣化が生じにくく、さらに信頼性が高い薄膜ツェナーダイオードを備えるダイオード装置を提供することができる。
本発明によれば、耐湿保護膜によりｐｎ接合界面の端縁付近に水分が浸入するのを防止することができるので、薄膜ダイオードに電圧が印加されたときに生じる電界により薄膜ダイオードのｐｎ接合界面の端縁付近で水の電気分解が生じて水素が発生するのを防止することができる。したがって、第１の半導体層および第２の半導体層のそれぞれを形成する酸化物半導体材料や酸窒化物半導体材料が還元されることにより薄膜ダイオードの特性が劣化したり、薄膜ダイオードが機能不全に陥るのを防止することができるので、信頼性の高いダイオード装置を提供することができる。
＜第１実施形態＞
本発明の第１実施形態について図１および図２を参照して説明する。図１は本発明の第１実施形態にかかるダイオード装置を示す図であって、（ａ）は断面図、（ｂ）は等価回路を示す図、図２はダイオード装置の製造方法の一例を示す図であって、（ａ）〜（ｄ）はそれぞれ異なる状態を示す。
本発明の第１実施形態について図１および図２を参照して説明する。図１は本発明の第１実施形態にかかるダイオード装置を示す図であって、（ａ）は断面図、（ｂ）は等価回路を示す図、図２はダイオード装置の製造方法の一例を示す図であって、（ａ）〜（ｄ）はそれぞれ異なる状態を示す。
（構成）
ダイオード装置１００の概略構成について説明する。
ダイオード装置１００の概略構成について説明する。
ダイオード装置１００は、この実施形態では、ガラス基板により形成される基板１上に形成されたＰｔ／Ｔｉ接続電極２を介して基板１上に設けられたｐｎ接合型の薄膜ツェナーダイオードＤ１を備えている。薄膜ツェナーダイオードＤ１は、ｐ型の第１の半導体層３と、第１の半導体層３上に積層されたｎ型の第２の半導体層４とを備えている。
第１の半導体層３は、接続電極２上にアモルファス酸化物半導体材料であるｐ型アモルファスＣｕ−Ａｌ−Ｏ系半導体（ｐ型半導体）により形成されている。第２の半導体層４は、第１の半導体層３上にアモルファス酸化物半導体材料であるｎ型アモルファスＴｉ−Ｏ系半導体（ｎ型半導体）により形成されている。なお、第１の半導体層３と第２の半導体層４との間の接合界面Ｓにおいてｐｎ接合が形成されている。
また、ダイオード装置１００は、薄膜ツェナーダイオードＤ１が有する第１の半導体層３および第２の半導体層４のｐｎ接合界面Ｓの端縁と、接続電極２を被覆して基板１上に設けられた絶縁層５（本発明の「耐湿保護膜」に相当）とを備えている。絶縁層５は、アモルファス酸化物絶縁体材料であるアモルファスＳｉＯ２により形成されている。
また、絶縁層５の上面には、絶縁層５に形成された透孔を介してｎ型の第２の半導体層４に接続されることにより、ダイオード装置１００の外部電極を成すＡｕ／Ｔｉ引出電極６が形成されている。また、絶縁層５の上面には、絶縁層５に形成された透孔を介して接続電極２に接続されることによりｐ型の第１の半導体層３に接続されることによって、ダイオード装置１００の外部電極を成すＡｕ／Ｔｉ引出電極７が形成されている。
以上のように、この実施形態では、ｐ型半導体が本発明の「一方の導電型の半導体」に相当し、ｎ型半導体が本発明の「他方の導電型の半導体」に相当する。
（製造方法）
ダイオード装置１００の製造方法の一例について説明する。
ダイオード装置１００の製造方法の一例について説明する。
まず、図２（ａ）に示すように、基板１上に、リフトオフ法を用いて、約５０ｎｍの厚みのＴｉ膜が成膜され、さらに、約３００ｎｍの厚みのＰｔ膜が成膜されることにより、接続電極２が形成される。
次に、ＲＦスパッタ法を用いて、ターゲット：ＣｕＡｌＯ２、圧力＝０．６Ｐａ、Ａｒ／Ｏ２比＝８４／１６、ＲＦ電力＝３００Ｗ、基板温度＝室温、の条件で、ｐ型アモルファスＣｕ−Ａｌ−Ｏ系半導体材料によるｐ型半導体膜が約３００ｎｍの厚みで成膜される。続いて、ＤＣ反応性スパッタ法を用いて、ターゲット：Ｔｉ、圧力＝０．６Ｐａ、Ａｒ／Ｏ２比＝８４／１６、ＤＣ電力＝９５０Ｗ、基板温度＝室温、の条件で、ｎ型アモルファスＴｉ−Ｏ系半導体材料によるｎ型半導体膜が約５００ｎｍの厚みで成膜される。
続いて、図２（ｂ）に示すように、フォトリソグラフィおよびイオンミリング法を用いてｐ型半導体膜およびｎ型半導体膜が加工されて、接続電極２上に第１の半導体層３および第２の半導体層４が積層された状態で形成されることにより薄膜ツェナーダイオードＤ１が形成される。なお、後に続く工程で形成される絶縁層５との密着性、および、絶縁層５による被覆性を向上するために、第１の半導体層３および第２の半導体層４は、その側面が傾斜化された形状に加工される。具体的には、フォトリソグラフィ条件が制御されることによりフォトレジスト形状が傾斜化された後に、イオンミリング法を用いてｐ型半導体膜およびｎ型半導体膜が加工される。そして、フォトレジストが酸素アッシングにより除去される。
次に、ＲＦスパッタ法を用いて、ターゲット：ＳｉＯ２、圧力＝０．６Ｐａ、Ａｒ／Ｏ２比＝８４／１６、ＲＦ電力＝６００Ｗ、基板温度＝室温、の条件で、アモルファスＳｉＯ２による絶縁層５が約１０００ｎｍの厚みで、少なくともｐｎ接合界面Ｓの端縁を被覆するように形成される。そして、図２（ｃ）に示すように、フォトリソグラフィおよびイオンミリング法を用いて、絶縁層５が所定形状に加工される。そして、フォトレジストが酸素アッシングにより除去される。
続いて、図２（ｄ）に示すように、リフトオフ法を用いて、約５０ｎｍの厚みのＴｉ膜が成膜され、さらに、約３００ｎｍの厚みのＡｕ膜が成膜されることにより、引出電極６，７が形成されることにより、ダイオード装置１００が完成する。
なお、この実施形態では、薄膜ツェナーダイオードＤ１を構成するｐ型の第１の半導体層３およびｎ型の第２の半導体層４それぞれのキャリア濃度が、
（第１の半導体層３のキャリア濃度）＜（第２の半導体層４のキャリア濃度）
となるように設定されている。また、薄膜ツェナーダイオードＤ１の降伏電圧はｐ型の第１の半導体層３のキャリア濃度が調整されることにより制御される。
（第１の半導体層３のキャリア濃度）＜（第２の半導体層４のキャリア濃度）
となるように設定されている。また、薄膜ツェナーダイオードＤ１の降伏電圧はｐ型の第１の半導体層３のキャリア濃度が調整されることにより制御される。
すなわち、この実施形態では、第１の半導体層３が形成されるときの雰囲気の酸素分圧が制御されることで第１の半導体層３のキャリア濃度が調整されることにより、薄膜ツェナーダイオードＤ１の降伏電圧が制御されている。具体的には、ｐ型アモルファスＣｕ−Ａｌ−Ｏ系半導体材料により第１の半導体層３が形成されるときの雰囲気が、圧力＝０．６Ｐａ、Ａｒ／Ｏ２比＝８４／１６、に制御されることにより、薄膜ツェナーダイオードＤ１の降伏電圧が約１２Ｖに制御されている。
このように構成されたダイオード装置１００は、他の配線基板等にはんだ等を用いて実装されることにより、例えば、静電気等に起因する過電圧から各種の部品を保護するための保護回路を形成するのに使用される。
以上のように、この実施形態では、ダイオード装置１００が備えるｐｎ接合型の薄膜ツェナーダイオードＤ１が有する第１の半導体層３および第２の半導体層４のｐｎ接合界面Ｓの端縁が、アモルファス酸化物絶縁体材料により形成され耐湿保護膜としての機能を有する絶縁層５により被覆されている。アモルファス材料により絶縁層５が形成されることにより、絶縁層５に結晶粒界が生じるのを抑制することができるので、耐湿効果の高い絶縁層５を形成することができる。そのため、ダイオード装置１００が高湿度環境下で使用される場合でも、ｐｎ接合界面Ｓの端縁付近に水分が浸入するのを防止することができる。
したがって、ダイオード装置１００が高湿度環境下で使用されたときに、薄膜ツェナーダイオードＤ１に電圧が印加されたときに生じる電界により薄膜ツェナーダイオードのｐｎ接合界面Ｓの端縁付近で水の電気分解が生じて水素が発生するのを防止することができる。そして、第１の半導体層３および第２の半導体層４のそれぞれを形成する酸化物半導体材料が水素が発生することにより還元されることによって、薄膜ツェナーダイオードＤ１の特性が劣化したり、薄膜ツェナーダイオードＤ１が機能不全に陥るのを防止することができる。したがって、信頼性の高いダイオード装置１００を提供することができる。
また、絶縁層５がｐｎ接合界面Ｓの端縁を被覆して形成されるときに、還元雰囲気で絶縁層５が形成されると、次のような問題が生じるおそれがある。すなわち、ｐｎ接合を構成する第１の半導体層３および第２の半導体層４のそれぞれを形成する酸化物半導体材料が還元されて、薄膜ツェナーダイオードＤ１が機能不全に陥ったり、薄膜ツェナーダイオードＤ１の特性が劣化するおそれがある。しかしながら、絶縁層５が酸化物絶縁体材料により酸素含有雰囲気中で形成されることにより、第１の半導体層３および第２の半導体層４を形成する酸化物半導体材料を還元する還元雰囲気となりにくいので、薄膜ツェナーダイオードＤ１の特性が良好で信頼性の高いダイオード装置１００を提供することができる。
また、ダイオード装置１００は、第１の半導体層３および第２の半導体層４それぞれのキャリア濃度が制御されることにより構成された薄膜ツェナーダイオードＤ１を備えている。薄膜ツェナーダイオードＤ１は、逆方向バイアス電圧が印加された場合であっても、逆方向バイアス電圧の大きさが降伏電圧以上の大きさであれば、ｐｎ接合部分が高電界状態となって電子なだれが生じることにより電流が流れる性質を備えている（降伏挙動）。したがって、薄膜ツェナーダイオードＤ１が降伏挙動領域において動作している場合には、ｐｎ接合界面Ｓが高電界状態にあるので、ｐｎ接合界面Ｓの端縁付近において非常に水の電気分解が生じやすく水素が発生しやすい。
しかしながら、絶縁層５により、薄膜ツェナーダイオードＤ１のｐｎ接合界面Ｓの端縁付近への水分の浸入が絶縁層５により防止されているので、次のような効果を奏することができる。すなわち、薄膜ツェナーダイオードＤ１が降伏挙動領域において動作しており、ｐｎ接合界面Ｓが高電界状態であっても、絶縁層５により水分の浸入が防止されているので、ｐｎ接合界面Ｓの端縁付近において水の電気分解が生じて水素が発生するのを防止することができる。したがって、ｐｎ接合を形成する酸化物による半導体材料が還元されることにより、薄膜ツェナーダイオードＤ１の特性が劣化したり、薄膜ツェナーダイオードＤ１が機能不全に陥るのを防止することができる。
また、複数の半導体層が積層される場合に、先に形成された半導体層が結晶質であり、後に形成されてこの結晶質の半導体層に積層される半導体層も結晶質であると、次のような問題が生じるおそれがある。すなわち、後に形成される半導体層の初期成長時は先に形成された半導体層の結晶格子の影響を受けるので、後に形成される半導体層の初期成長層は結晶質に形成されにくい。したがって、後に形成された半導体層の初期成長層において、薄膜ダイオード（薄膜ツェナーダイオード）の特性を劣化させたり、薄膜ダイオードを機能不全にする結晶構造の乱れた異相が生じやすい。
しかしながら、この実施形態の薄膜ツェナーダイオードＤ１では、第１の半導体層３に積層されて形成される第２の半導体層４がアモルファス材料により形成されている。したがって、第２の半導体層４の初期成長層において薄膜ツェナーダイオードＤ１の特性を劣化させる異相が形成されるのを抑制することができる。したがって、さらに特性が良好で信頼性が高い薄膜ツェナーダイオードＤ１を備えるダイオード装置１００を提供することができる。
さらに、この実施形態の薄膜ツェナーダイオードＤ１では、第１、第２の半導体層３，４および絶縁層５のそれぞれがアモルファス材料により形成されている。したがって、ｐｎ接合界面Ｓおよびその端縁を被覆する絶縁層５のいずれもがアモルファス材料により形成されているので、原子構造レベルでの材料の整合性がよく、さらに特性が良好で信頼性が高い薄膜ツェナーダイオードＤ１を備えるダイオード装置１００を提供することができる。
また、この実施形態では、第１、第２の半導体層３，４が形成される雰囲気の酸素分圧が制御されることでキャリア濃度が調整されて、薄膜ツェナーダイオードＤ１の降伏電圧が制御されている。したがって、ダイオード装置１００が備える薄膜ツェナーダイオードＤ１の降伏電圧を、第１、第２の半導体層３，４が形成される雰囲気の酸素分圧を制御するだけで容易に調整することができる。
また、この実施形態では、第１、第２の半導体層３，４および絶縁層５は、スパッタ法により形成されるが、第１、第２の半導体層３，４および絶縁層５が形成される雰囲気の酸素分圧がほぼ等しくなるように条件設定されている。したがって、酸化物半導体材料により形成された第１、第２の半導体層３，４のｐｎ接合界面Ｓにおいて酸素量の整合性が良い。また、ｐｎ接合界面Ｓの端縁を被覆する絶縁層５が形成される雰囲気の酸素分圧も、第１、第２の半導体層３，４が形成される雰囲気の酸素分圧と同じであるため、ｐｎ接合界面Ｓの特性に劣化が生じにくく、さらに信頼性が高い薄膜ツェナーダイオードＤ１を備えるダイオード装置１００を提供することができる。
＜第２実施形態＞
本発明の第２実施形態について図３を参照して説明する。図３は本発明の第２実施形態にかかるダイオード装置を示す図であって、（ａ）は断面図、（ｂ）は等価回路を示す図である。
本発明の第２実施形態について図３を参照して説明する。図３は本発明の第２実施形態にかかるダイオード装置を示す図であって、（ａ）は断面図、（ｂ）は等価回路を示す図である。
この実施形態のダイオード装置１００ａが、上記した第１実施形態のダイオード装置１００と異なるのは、図３（ａ），（ｂ）に示すように、２個の薄膜ツェナーダイオードＤ１，Ｄ２が逆方向に直列接続されて形成された回路（双方向ツェナーダイオード）を備えている点である。以下の説明では、上記した第１実施形態と異なる点を中心に説明し、その他の構成は上記した第１実施形態と同様であるため、同一符号を付すことによりその構成の説明は省略する。
ダイオード装置１００ａは、この実施形態では、樹脂基板により形成された基板１上に形成されたＰｔ／Ｔｉ接続電極２を介して基板１上に設けられたｐｎ接合型の２個の薄膜ツェナーダイオードＤ１，Ｄ２を備えている。なお、この実施形態では、基板１上に平板状の接続電極２が形成されている。
また、薄膜ツェナーダイオードＤ１は、ｐ型の第１の半導体層３と、第１の半導体層３上に積層されたｎ型の第２の半導体層４とを備えている。また、薄膜ツェナーダイオードＤ２は、ｐ型の第１の半導体層８と、第１の半導体層８上に積層されたｎ型の第２の半導体層９とを備えている。
第１の半導体層３，８は、接続電極２上にアモルファス酸窒化物半導体材料であるｐ型アモルファスＣｕ−Ａｌ−Ｏ−Ｎ系半導体（ｐ型半導体）により形成されている。第２の半導体層４，９は、第１の半導体層３，８上にアモルファス酸窒化物半導体材料であるｎ型アモルファスＴｉ−Ｏ−Ｎ系半導体（ｎ型半導体）により形成されている。なお、第１の半導体層３と第２の半導体層４との間の接合界面Ｓおよび第１の半導体層８と第２の半導体層９との間の接合界面Ｓにおいてｐｎ接合が形成されている。
以上のように、図３（ａ）に示すように、各薄膜ツェナーダイオードＤ１，Ｄ２は、互いの第１の半導体層３，８および第２の半導体層４，９が同側に配置されて対向するように並設されている。そして、各薄膜ツェナーダイオードＤ１，Ｄ２それぞれのｐ型の第１の半導体層３，８が互いに接続電極２により接続されている。したがって、図３（ｂ）の等価回路に示すように、２個のツェナーダイオードＤ１，Ｄ２は逆方向に直列接続されている。
また、ダイオード装置１００ａは、薄膜ツェナーダイオードＤ１が有する第１の半導体層３および第２の半導体層４のｐｎ接合界面Ｓの端縁と、薄膜ツェナーダイオードＤ２が有する第１の半導体層８および第２の半導体層９のｐｎ接合界面Ｓの端縁とを被覆して接続電極２上に設けられた絶縁層５とを備えている。絶縁層５は、アモルファス酸窒化物絶縁体材料であるアモルファスＳｉＯＮにより形成されている。
なお、この実施形態では、図３（ａ）に示すように、各薄膜ツェナーダイオードＤ１，Ｄ２および絶縁層５は、平面視において接続電極２の形成領域内に配置されている。
また、絶縁層５の上面には、絶縁層５に形成された透孔を介して薄膜ツェナーダイオードＤ１のｎ型の第２の半導体層４に接続されることにより、ダイオード装置１００ａの外部電極を成すＡｕ／Ｔｉ引出電極６が形成されている。また、絶縁層５の上面には、絶縁層５に形成された透孔を介して薄膜ツェナーダイオードＤ２のｎ型の第２の半導体層９に接続されることにより、ダイオード装置１００ａの外部電極を成すＡｕ／Ｔｉ引出電極７が形成されている。
以上のように、この実施形態では、ｐ型半導体が本発明の「一方の導電型の半導体」に相当し、ｎ型半導体が本発明の「他方の導電型の半導体」に相当する。
なお、この実施形態のダイオード装置１００ａは、基板１が樹脂基板により形成されており、図１（ａ）に示すダイオード装置１００と一部の構成が異なるが、図２を参照して説明したダイオード装置１００の製造方法と同様の製造方法によりこの実施形態のダイオード装置１００ａを製造することができる。
具体的には、第１の半導体層３，８、第２の半導体層４，９および絶縁層５がスパッタ法により形成されるときの条件を、例えば、
圧力＝０．７Ｐａ、Ａｒ／Ｏ２／Ｎ２比＝１０／４／８６
のように設定すればよい。
圧力＝０．７Ｐａ、Ａｒ／Ｏ２／Ｎ２比＝１０／４／８６
のように設定すればよい。
また、この実施形態では、第１の半導体層３、８および第２の半導体層４，９が形成されるときの雰囲気の酸素分圧および窒素分圧が制御されることで第１の半導体層３，８および第２の半導体層４，９のキャリア濃度が調整されることにより、薄膜ツェナーダイオードＤ１，Ｄ２の降伏電圧が制御されている。
以上のように、この実施形態では上記した第１実施形態と同様の効果を奏することができる。
また、２個の薄膜ツェナーダイオードＤ１，Ｄ２が逆方向に直列接続されて形成された信頼性の高い双方向ツェナーダイオードを備えるダイオード装置１００ａを安価に提供することができる。双方向ツェナーダイオードでは、一方の薄膜ツェナーダイオードが例えば静電気等に起因する過電圧により降伏した場合には、当該過電圧は他方のツェナーダイオードに対して必ず順方向に印加される。そのため、一方の薄膜ツェナーダイオードが降伏した場合には、双方向ツェナーダイオードに必ず電流パスが形成される。
したがって、双方向ツェナーダイオードを備えるダイオード装置１００ａを用いて、薄膜キャパシタ等の静電気耐性の低い部品を静電気等に起因する過電圧から保護するための信頼性の高い保護回路を安価に構成することができる。すなわち、ダイオード装置１００ａを用いて形成された保護回路を保護対象の部品に例えば並列接続することにより、プラス・マイナス両極性の過電圧に対して保護回路に電流パスが形成される。したがって、電流パスが形成された保護回路により過電圧が保護対象の部品に印加されるのが防止されるので、薄膜キャパシタ等の静電気耐性の低い部品を、静電気等に起因するプラス・マイナス両極性の過電圧から確実に保護することができる。
また、この実施形態では、薄膜ツェナーダイオードＤ１，Ｄ２および絶縁層５が樹脂基板により形成された基板１上に設けられている。しかしながら、各種の使用環境下で基板１に歪みが生じた場合でも、薄膜ツェナーダイオードＤ１，Ｄ２および絶縁層５が、平面視において、補強材として機能する平板状の接続電極２の形成領域内に配置されている。
したがって、各半導体層３，４，８，９および絶縁層５にクラック等の欠陥が生じるのを防止することができるので、信頼性の高い薄膜ツェナーダイオードＤ１，Ｄ２を備えるダイオード装置１００ａを提供することができる。以上のように、接続電極２が本発明の「金属電極」として機能している。
なお、この実施形態では、各ツェナーダイオードＤ１，Ｄ２の第１の半導体層３，８が接続電極２により接続されることによって、各ツェナーダイオードＤ１，Ｄ２が逆方向に直列接続されている。しかしながら、各ツェナーダイオードＤ１，Ｄ２の第２の半導体層４，９が、例えば、各第２の半導体層４，９上に積層された接続電極により接続されることによって、各ツェナーダイオードＤ１，Ｄ２が逆方向に直列接続されるようにしてもよい。
この場合には、各第１の半導体層３，８それぞれに接続される引出電極を基板１上に個別に２個設け、引出電極６が、第１の半導体層３に接続された引出電極に接続されることにより第１の半導体層３に接続され、引出電極７が、第１の半導体層８に接続された引出電極に接続されることにより第１の半導体層８に接続されるようにするとよい。
また、この実施形態では、樹脂基板により形成される基板１が採用されているが、上記した第１実施形態と同様のガラス基板や、セラミック基板やＳｉ基板により基板１が形成されていてもよい。ガラス基板やセラミック基板やＳｉ基板により基板１が形成されている場合に、基板１上に形成された樹脂層上に平板状の接続電極２が設けられ、平面視において、接続電極２の形成領域内に配置されるように、薄膜ツェナーダイオードＤ１，Ｄ２および絶縁層５が接続電極２上に設けられていてもよい。このようにしても、補強材として機能する接続電極２により、各半導体層３，４，８，９および絶縁層５にクラック等の欠陥が生じるのを防止することができる。
＜第３実施形態＞
本発明の第３実施形態について図４を参照して説明する。図４は本発明の第３実施形態にかかるダイオード装置を示す断面図である。
本発明の第３実施形態について図４を参照して説明する。図４は本発明の第３実施形態にかかるダイオード装置を示す断面図である。
この実施形態のダイオード装置１００ｂが、上記した第１実施形態のダイオード装置１００と異なるのは、図４に示すように、第２の半導体層４上に第１の半導体層３と同一の導電型（ｐ型）の第３の半導体層１０が積層されることにより、２個の薄膜ツェナーダイオードＤ１，Ｄ２が逆方向に直列接続されて形成された回路（双方向ツェナーダイオード）とほぼ等価な機能を備える薄膜双方向ツェナーダイオードＤ３（薄膜ダイオード）が形成されている点である。以下の説明では、上記した第１実施形態と異なる点を中心に説明し、その他の構成は上記した第１実施形態と同様であるため、同一符号を付すことによりその構成の説明は省略する。
ダイオード装置１００ｂは、この実施形態では、ガラス基板により形成された基板１上に形成されたＰｔ／Ｔｉ接続電極２を介して基板１上に設けられたｐｎ接合型の薄膜双方向ツェナーダイオードＤ３を備えている。
薄膜双方向ツェナーダイオードＤ３は、ｐ型の第１の半導体層３と、第１の半導体層３上に積層されたｎ型の第２の半導体層４と、第２の半導体層４上に積層されたｐ型の第３の半導体層１０とを備えている。第１の半導体層３は、接続電極２上にアモルファス酸化物半導体材料であるｐ型アモルファスＣｕ−Ａｌ−Ｏ系半導体（ｐ型半導体）により形成されている。第２の半導体層４は、第１の半導体層３上にアモルファス酸化物半導体材料であるｎ型アモルファスＴｉ−Ｏ系半導体（ｎ型半導体）により形成されている。第３の半導体層１０は、第２の半導体層４上にアモルファス酸化物半導体材料であるｐ型アモルファスＣｕ−Ａｌ−Ｏ系半導体材料により形成されている。
なお、第１の半導体層３と第２の半導体層４との間の接合界面Ｓおよび第２の半導体層４と第３の半導体層１０との間の接合界面Ｓにおいてｐｎ接合が形成されている。また、第１、第２、第３の半導体層３，４，１０が、上記し第２実施形態と同様に酸窒化物半導体材料により形成されていてもよい。
また、ダイオード装置１００ｂは、第１の半導体層３および第２の半導体層４のｐｎ接合界面Ｓの端縁と、第２の半導体層４および第３の半導体層１０のｐｎ接合界面Ｓの端縁とを被覆して基板１上に設けられた絶縁層５を備えている。絶縁層５は、アモルファス酸化物絶縁体材料であるアモルファスＳｉＯ２により形成されている。なお、第１、第２、第３の半導体層３，４，１０が酸窒化物半導体材料により形成されている場合には、上記した第２実施形態と同様に、酸窒化物絶縁体材料により絶縁層５が形成されるとよい。
また、絶縁層５の上面には、絶縁層５に形成された透孔を介して薄膜双方向ツェナーダイオードＤ３のｐ型の第３の半導体層１０に接続されることにより、ダイオード装置１００ｂの外部電極を成すＡｕ／Ｔｉ引出電極６が形成されている。また、絶縁層５の上面には、絶縁層５に形成された透孔を介して接続電極２に接続されることにより薄膜双方向ツェナーダイオードＤ３のｐ型の第１の半導体層３に接続されることによって、ダイオード装置１００ｂの外部電極を成すＡｕ／Ｔｉ引出電極７が形成されている。
以上のように、この実施形態では、ｐ型半導体が本発明の「一方の導電型の半導体」に相当し、ｎ型半導体が本発明の「他方の導電型の半導体」に相当する。
なお、この実施形態のダイオード装置１００ｂは、図１（ａ）に示すダイオード装置１００と一部の構成が異なるが、図２を参照して説明したダイオード装置１００の製造方法と同様の製造方法によりこの実施形態のダイオード装置１００ａを製造することができる。
以上のように、この実施形態では上記した第１実施形態と同様の効果を奏することができる。
また、ｐ型の第１の半導体層３およびｐ型の第３の半導体層１０の間に、ｎ型の第２の半導体層４が配置されることにより、上記した第２実施形態で説明した双方向ツェナーダイオードとほぼ等価な機能を有する薄膜双方向ツェナーダイオードＤ３を簡単に構成することができる。また、薄膜双方向ツェナーダイオードＤ３が、各半導体層３，４，１０が積層方向に配置されることにより形成されるので、ダイオード装置１００ｂの小面積化を図ることができる。
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。例えば、ｐ型半導体およびｎ型半導体の積層順は上記した実施形態に例示されたものに限定されるものではなく、ｎ型半導体が本発明の「一方の導電型の半導体」に相当し、ｐ型半導体が本発明の「他方の導電型の半導体」に相当していてもよい。
また、上記した実施形態では、各半導体層はアモルファス材料により形成されているが、各半導体層が結晶質に形成されていてもよい。なお、特に低温で複数の半導体層が積層されて薄膜ダイオードが形成される場合には、少なくとも、後に形成される半導体層をアモルファス材料により形成するとよい。このようにすると、上記した効果を特に顕著に奏することができる。
また、上記した実施形態では、本発明の薄膜ダイオードとして、薄膜ツェナーダイオードＤ１，Ｄ２および薄膜双方向ツェナーダイオードＤ３が形成される例を挙げて説明したが、通常の一般的な整流特性を備える薄膜ダイオードが形成されてもよい。
また、ダイオード装置が、薄膜ツェナーダイオードＤ１，Ｄ２および薄膜双方向ツェナーダイオードＤ３を備える場合には、ダイオード装置を、一般用途の民生機器のＥＳＤ（静電気放電：Electro-Static Discharge）保護回路を形成するのに使用することができる。この場合には、ダイオード装置を用いて形成されたＥＳＤ保護回路が、静電気耐性の低い薄膜キャパシタ等の部品が備える基板等に搭載されるようにするとよい。このようにすると、ＥＳＤ保護機能を備えるＥＳＤ保護機能付部品を簡単に提供することができる。
また、ダイオード装置がＥＳＤ保護回路を形成するのに使用される場合には、薄膜ツェナーダイオードＤ１，Ｄ２および薄膜双方向ツェナーダイオードＤ３の降伏電圧を、ＥＳＤ保護回路が搭載される薄膜キャパシタ等の部品が通常使用される定格電圧よりも大きく設定すると共に、約４０Ｖよりも小さくなるように設定するとよい。
また、ダイオード装置が基板を備える場合には、ガラス基板やセラミック基板、樹脂基板、Ｓｉ基板など、ダイオード装置の使用目的に応じて適宜基板の種類を選択すればよい。
また、各半導体層を形成する半導体材料や耐湿保護膜を形成する絶縁体材料は上記した例に限定されるものではない。例えば、n型半導体材料としては、Ｉｎ−Ｚｎ−Ｏ系半導体薄膜で形成されてもよく、ｐ型半導体材料としてはＳｒ−Ｃｕ−Ｏ系半導体薄膜で形成されてもよい。例えば、耐湿保護膜が、アモルファスＳｉＮ（シリコンナイトライド）やアモルファスアルミナにより形成されていてもよい。
そして、薄膜ダイオードを備えるダイオード装置およびその製造方法に本発明を広く適用することができる。
１ 基板（樹脂基板）
２ 接続電極（金属電極）
３，８ 第１の半導体層
４，９ 第２の半導体層
５ 絶縁層（耐湿保護膜）
１００，１００ａ，１００ｂ ダイオード装置
Ｄ１，Ｄ２ 薄膜ツェナーダイオード（薄膜ダイオード）
Ｄ３ 薄膜双方向ツェナーダイオード（薄膜ダイオード）
Ｓ 接合界面
２ 接続電極（金属電極）
３，８ 第１の半導体層
４，９ 第２の半導体層
５ 絶縁層（耐湿保護膜）
１００，１００ａ，１００ｂ ダイオード装置
Ｄ１，Ｄ２ 薄膜ツェナーダイオード（薄膜ダイオード）
Ｄ３ 薄膜双方向ツェナーダイオード（薄膜ダイオード）
Ｓ 接合界面
Claims (10)
- ｐ型半導体およびｎ型半導体のいずれか一方の第１の半導体層および前記第１の半導体層上に積層されたｐ型半導体およびｎ型半導体のいずれか他方の第２の半導体層を有するｐｎ接合型の薄膜ダイオードと、
前記ｐｎ接合界面の端縁を被覆する耐湿保護膜とを備え、
前記第１の半導体層および前記第２の半導体層のそれぞれが、酸化物半導体材料または酸窒化物半導体材料により形成され、
前記耐湿保護膜が、アモルファス酸化物絶縁体材料またはアモルファス酸窒化物絶縁体材料により形成されている
ことを特徴とするダイオード装置。 - 前記第２の半導体層は、アモルファス材料により形成されていることを特徴とする請求項１に記載のダイオード装置。
- 前記第１の半導体層が、アモルファス材料により形成されていることを特徴とする請求項２に記載のダイオード装置。
- 前記薄膜ダイオードが薄膜ツェナーダイオードであることを特徴とする請求項１ないし３のいずれかに記載のダイオード装置。
- ２個の前記薄膜ツェナーダイオードを備え、
前記両薄膜ツェナーダイオードは、
互いの前記第２の半導体層が上側に配置されて側面が対向するように並設され、前記第１の半導体層および前記第２の半導体層のうちのいずれかが互いに接続電極により接続されることによって逆方向に直列接続されている
ことを特徴とする請求項４に記載のダイオード装置。 - 前記薄膜ツェナーダイオードは、前記第２の半導体層上に積層され、酸化物半導体材料または酸窒化物半導体材料により形成された前記一方の導電型の第３の半導体層をさらに備えることを特徴とする請求項４に記載のダイオード装置。
- 樹脂基板と、
前記樹脂基板上に形成された平板状の金属電極とをさらに備え、
前記薄膜ツェナーダイオードおよび前記耐湿保護膜が、平面視において前記金属電極の形成領域内に配置される
ことを特徴とする請求項４ないし６のいずれかに記載のダイオード装置。 - （ｐ型の前記第１の半導体層のキャリア濃度）＜（ｎ型の前記第２の半導体層のキャリア濃度）
となるように設定され、ｐ型の前記第１の半導体層のキャリア濃度が調整されることにより、前記薄膜ツェナーダイオードの降伏電圧が４０Ｖよりも小さいように制御されていることを特徴とする請求項４ないし７のいずれかに記載のダイオード装置。 - 請求項４ないし８のいずれかに記載のダイオード装置を製造する製造方法において、
前記各半導体層が形成される雰囲気の酸素分圧または窒素分圧を制御することでキャリア濃度を調整して、前記薄膜ツェナーダイオードの降伏電圧を制御することを特徴とするダイオード装置の製造方法。 - 前記耐湿保護膜は、スパッタ法または真空蒸着法により形成され、前記各半導体層および前記耐湿保護膜が形成される雰囲気の酸素分圧がほぼ等しいことを特徴とする請求項９に記載のダイオード装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014559022A JP5783340B2 (ja) | 2013-08-19 | 2014-08-11 | ダイオード装置およびその製造方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013169453 | 2013-08-19 | ||
| JP2013169453 | 2013-08-19 | ||
| PCT/JP2014/071154 WO2015025754A1 (ja) | 2013-08-19 | 2014-08-11 | ダイオード装置およびその製造方法 |
| JP2014559022A JP5783340B2 (ja) | 2013-08-19 | 2014-08-11 | ダイオード装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP5783340B2 true JP5783340B2 (ja) | 2015-09-24 |
| JPWO2015025754A1 JPWO2015025754A1 (ja) | 2017-03-02 |
Family
ID=52483531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014559022A Active JP5783340B2 (ja) | 2013-08-19 | 2014-08-11 | ダイオード装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5783340B2 (ja) |
| WO (1) | WO2015025754A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110634959B (zh) * | 2019-09-20 | 2021-01-08 | 山东大学 | 一种基于igzo肖特基二极管动态调控超材料的方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4568197B2 (ja) * | 2005-09-15 | 2010-10-27 | 三洋電機株式会社 | 酸化物半導体素子 |
| JP5261923B2 (ja) * | 2006-10-17 | 2013-08-14 | サンケン電気株式会社 | 化合物半導体素子 |
| JP2008187060A (ja) * | 2007-01-31 | 2008-08-14 | Matsushita Electric Ind Co Ltd | メサ型半導体素子とその製造方法 |
-
2014
- 2014-08-11 WO PCT/JP2014/071154 patent/WO2015025754A1/ja active Application Filing
- 2014-08-11 JP JP2014559022A patent/JP5783340B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2015025754A1 (ja) | 2015-02-26 |
| JPWO2015025754A1 (ja) | 2017-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7411221B2 (en) | Light emitting device having protection element and method of manufacturing the light emitting device | |
| US6911676B2 (en) | Semiconductor LED device and method for manufacturing the same | |
| US6593597B2 (en) | Group III-V element-based LED having ESD protection capacity | |
| KR102531224B1 (ko) | 적층체 | |
| KR102382656B1 (ko) | 적층체 | |
| KR101438811B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| US7772669B2 (en) | Semiconductor device having an improved structure for high withstand voltage | |
| KR102413244B1 (ko) | 구조물, 그 제조 방법, 반도체 소자 및 전자 회로 | |
| TW200805715A (en) | High-efficiency, overvoltage-protected, light-emitting semiconductor device | |
| US8237192B2 (en) | Light emitting diode chip with overvoltage protection | |
| KR100609968B1 (ko) | 정전기 보호 기능을 갖는 발광 다이오드 및 그 제조 방법 | |
| JP6262856B2 (ja) | オプトエレクトロニクス半導体チップ | |
| JP5520073B2 (ja) | 半導体装置 | |
| KR100905884B1 (ko) | 보호 소자를 갖춘 발광소자 | |
| WO2016024387A1 (ja) | 半導体装置 | |
| JP5783340B2 (ja) | ダイオード装置およびその製造方法 | |
| US20120256288A1 (en) | Schottky Diode and Method for Making It | |
| US20120003762A1 (en) | Method to Protect Compound Semiconductor from Electrostatic Discharge Damage | |
| KR20070016898A (ko) | 보호 소자를 갖춘 발광소자 및 그 제조방법 | |
| JP2010205891A (ja) | 半導体装置 | |
| KR101457207B1 (ko) | 정전기 방전 보호소자가 구비된 발광 다이오드 | |
| US9721915B2 (en) | Semiconductor device | |
| US11239226B2 (en) | Semiconductor apparatus | |
| US9865748B2 (en) | Semiconductor structure and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150623 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150706 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5783340 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |