JP5771566B2 - Process for manufacturing semiconductor structures using temporary bonding - Google Patents
Process for manufacturing semiconductor structures using temporary bonding Download PDFInfo
- Publication number
- JP5771566B2 JP5771566B2 JP2012138156A JP2012138156A JP5771566B2 JP 5771566 B2 JP5771566 B2 JP 5771566B2 JP 2012138156 A JP2012138156 A JP 2012138156A JP 2012138156 A JP2012138156 A JP 2012138156A JP 5771566 B2 JP5771566 B2 JP 5771566B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- seed
- sacrificial layer
- handle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 53
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims description 192
- 239000000463 material Substances 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 10
- 101150091203 Acot1 gene Proteins 0.000 claims description 9
- 102100025854 Acyl-coenzyme A thioesterase 1 Human genes 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 230000010070 molecular adhesion Effects 0.000 claims description 5
- 239000000919 ceramic Substances 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 4
- 238000005304 joining Methods 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 86
- 238000004064 recycling Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 238000000926 separation method Methods 0.000 description 5
- -1 hydrogen ions Chemical class 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000013626 chemical specie Substances 0.000 description 2
- 238000003776 cleavage reaction Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 230000007017 scission Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
本発明は、電子的用途、光学的用途、またはマイクロエレクトロニクス用途のための半導体構造の生産に関する。 The present invention relates to the production of semiconductor structures for electronic, optical or microelectronic applications.
より正確には、本発明は、１つの基板を別の基板に一時的に接着することにより半導体構造を製造するためのプロセスに関する。 More precisely, the present invention relates to a process for manufacturing a semiconductor structure by temporarily bonding one substrate to another substrate.
本発明はまた、そのようなプロセスで利用される半導体の組み立てに関する。 The invention also relates to the assembly of semiconductors utilized in such processes.
半導体構造を製造するためのプロセスでは、例えば集積回路を備えた層を移動させることができる。そのような移動は、特に、回路を生産するために使用する基板とは異なる基板に回路を取り付けることができるようにするか、そうでなければ回路をスタックして「３Ｄ」コンポーネントを形成することができるようにする。 In a process for manufacturing a semiconductor structure, for example, a layer comprising an integrated circuit can be moved. Such movement, in particular, allows the circuit to be mounted on a different substrate than the one used to produce the circuit, or otherwise stacks the circuit to form a “3D” component. To be able to.
移動させるべき薄い層が小さい厚さ（すなわち、２００μｍ未満）のものである場合は、移動中にひびが入ったり割れたりしがちであり、または、より一般的には損傷する可能性がある。 If the thin layer to be moved is of a small thickness (ie less than 200 μm), it is prone to cracking or cracking during movement or more generally damage.
移動させるべき層または処理するべき基板を補強するための文書（例えば、特許文献１）から知られる解決策は、移動させるべき層を備える基板にハンドル基板を一時的に接着することにある。したがって、移動させるべき層または処理するべき基板は、自由に取り扱われ、その移動または処理のために必要なすべての製造ステップを受けることができる。 A solution known from documents for reinforcing a layer to be moved or a substrate to be processed (for example US Pat. Thus, the layer to be moved or the substrate to be processed is freely handled and can be subjected to all the manufacturing steps necessary for the transfer or processing.
文書（例えば、特許文献１）では、ハンドル基板は開裂帯を備え、この開裂帯は、ハンドル基板をプロセスの終わりにこの開裂帯に沿って除去することができるようにする。 In the document (eg, US Pat. No. 6,057,836), the handle substrate is provided with a cleavage band that allows the handle substrate to be removed along the cleavage band at the end of the process.
１つの問題は、そのようなハンドル基板は材料を消費することである。さらに、残りの部分をリサイクルして再利用することは容易でない。これは、研磨作業を実行することが必要であり、それによってプロセスの継続時間が長くなり、コストが増大するからである。 One problem is that such a handle substrate consumes material. Furthermore, it is not easy to recycle and reuse the remaining part. This is because it is necessary to perform a polishing operation, which increases the duration of the process and increases costs.
材料を消費しない他の知られている解決策は、ハンドル基板を、移動させるべき層を備えた基板に接着剤によって一時的に接着することにある。 Another known solution that does not consume material is to temporarily adhere the handle substrate to the substrate with the layer to be moved by an adhesive.
この場合、移動または処理中は、移動させるべき層とハンドル基板との取り付けに関連する力は接着剤によって維持される。 In this case, during movement or processing, the force associated with the attachment of the layer to be moved and the handle substrate is maintained by the adhesive.
移動または処理が実行された後は、ハンドル基板は除去されてよい。 After the move or process is performed, the handle substrate may be removed.
接着剤の使用から問題が生じる。 Problems arise from the use of adhesives.
これは、基板上で実行される処理中にまたは移動を使用する半導体構造の製造中に利用される高温にさらされた場合、接着剤が不安定になる可能性があるからである。 This is because the adhesive can become unstable when exposed to the high temperatures utilized during processing performed on the substrate or during the manufacture of semiconductor structures using transfer.
さらに、接着層は、基板上でいくつかの処理を実行するのに十分に安定した基板の取り付けを可能にすることができない。これは、例えば、基板がグラインディングによって、例えば２００ミクロン、５０ミクロンまたは４０ミクロンの厚さ閾値未満まで薄くされる場合である。このステップにおいて加えられた機械的応力は、十分に堅固ではない接着層に載っている層におけるひずみになり、それによって基板を不均一に薄くすることになる。 Furthermore, the adhesive layer cannot allow for a sufficiently stable substrate attachment to perform some processing on the substrate. This is the case, for example, when the substrate is thinned by grinding to below a thickness threshold of, for example, 200 microns, 50 microns or 40 microns. The mechanical stress applied in this step will result in strain in the layer resting on the adhesive layer that is not sufficiently rigid, thereby thinning the substrate unevenly.
さらに、処理が実行された後は、接着剤は、化学的除去法（例えば、溶剤に溶かすこと）によって完全に除去される。そのような除去は、製造プロセスの継続時間を長くし、取得された半導体構造を損傷するリスクを増大させる。 Furthermore, after the treatment is performed, the adhesive is completely removed by chemical removal methods (eg, dissolving in a solvent). Such removal increases the duration of the manufacturing process and increases the risk of damaging the acquired semiconductor structure.
本発明は、前述の欠点を軽減することができるようにする。 The present invention makes it possible to alleviate the aforementioned drawbacks.
したがって、第１の態様によれば、本発明は、半導体構造を製造するためのプロセスに関し、以下のステップ、すなわち、
−シード基板と、シード基板を覆う脆弱化された犠牲層とを備えるハンドル基板を提供するステップと、
−ハンドル基板をキャリア基板と接合するステップと、
−キャリア基板を任意選択で処理するステップと、
−犠牲層においてハンドル基板を分離し、半導体構造を形成するステップと、
−シード基板上に存在する犠牲層の残留物があればそれを除去するステップと
を備えることを特徴とする。
Thus, according to a first aspect, the present invention relates to a process for manufacturing a semiconductor structure, the following steps:
Providing a handle substrate comprising a seed substrate and a weakened sacrificial layer covering the seed substrate;
-Bonding the handle substrate to the carrier substrate;
-Optionally processing the carrier substrate;
Separating the handle substrate at the sacrificial layer and forming a semiconductor structure;
-Removing any residual sacrificial layer present on the seed substrate.
本発明のプロセスによって、一方では、ハンドル基板のシード基板の材料を多種多様な材料から選択することができ、他方では、この基板の残りの部分をとりわけ容易なやり方でリサイクルし、同じやり方で再利用することができる。 With the process of the invention, on the one hand, the seed substrate material of the handle substrate can be selected from a wide variety of materials, and on the other hand, the rest of the substrate is recycled in a particularly easy manner and recycled in the same manner. Can be used.
具体的には、分離ステップの後にハンドル基板の残りの部分をリサイクルすることを容易に実行することができ、ハンドル基板のリサイクルを可能にするには犠牲層の簡単な選択的エッチングだけで十分である。 Specifically, it is easy to recycle the rest of the handle substrate after the separation step, and a simple selective etching of the sacrificial layer is sufficient to allow the handle substrate to be recycled. is there.
このタイプのリサイクルプロセスは、例えば、必然的に文書（例えば、特許文献１）に記載されているプロセスの結果であるような研磨ベースのリサイクル方式よりずっと費用がかからない。 This type of recycling process is much less expensive than an abrasive-based recycling scheme, for example, which is necessarily the result of the process described in the document (eg US Pat.
本発明の他の特徴は、ハンドル基板は犠牲層で覆われているのでハンドル基板の厚さはリサイクルによって低減されず、リサイクル中に消費されるのは犠牲層だけであるということである。したがって、ハンドル基板は、理論的には無限に再利用可能である。したがって、シリコンハンドル基板の一部分の移動およびそのリサイクルを必要とし、この基板の厚さの一部分がそれらのプロセスで消費される、知られているプロセスに比べて、コスト節減をすることが可能である。 Another feature of the present invention is that since the handle substrate is covered with a sacrificial layer, the thickness of the handle substrate is not reduced by recycling, and only the sacrificial layer is consumed during recycling. Therefore, the handle substrate can theoretically be reused indefinitely. Thus, it is possible to save costs compared to known processes that require movement and recycling of a portion of the silicon handle substrate, and a portion of the thickness of this substrate is consumed in those processes. .
下記は、本発明の第１の態様によるプロセスの他の態様である。
−犠牲層が、原子種をハンドル基板の犠牲層に導入することにより脆弱化される。
−シード基板が、｜ＣＴＥ１−ＣＴＥ２｜／ＣＴＥ１＜５０％であるように、キャリア基板の熱膨張係数ＣＴＥ２に近い熱膨張係数ＣＴＥ１を有する。
−ハンドル基板が、シード基板と犠牲層との間に配置された中間層を備え、犠牲層を形成する材料のシード基板への接着を促進する。
−犠牲層が脆弱帯を有し、ハンドル基板の表面と脆弱帯との間に配置された層を画定する。
−プロセスが、分離ステップの前に、キャリア基板をホスト基板に接合することにあるステップを備える。
−シード基板が、ホスト基板の熱膨張係数ＣＴＥ２に近い熱膨張係数ＣＴＥ１を有するように選択される。
−キャリア基板が、集積回路部を備える。
−分離ステップが、少なくとも２００℃の温度でアニールすることによりエネルギーを供給することにある。
−原子種の導入が、ハンドル基板の一部分を、１ｘ１０15イオン／ｃｍ2から１ｘ１０17イオン／ｃｍ2までの間の注入量で、および５ｋｅＶから５００ｋｅＶまでの間のエネルギーで、原子種注入に対してさらすことにある。
−原子種の導入が、ハンドル基板の表面を化学的拡散によってハンドルウェハに浸透する化学種と接触させることにより、原子種をハンドル基板に拡散させることにある。
−原子種の導入が、
ｏ原子種の導入前に、ハンドル基板に閉じ込め層を生成することと、
ｏ原子種の導入後に、導入された種の閉じ込め層への移動を促進する目的でハンドル基板を少なくとも２００℃の温度にさらすことと
を含む。
−接合するステップが、ハンドル基板をキャリア基板に接着することにある。
−接合するステップが、分子接着によって達成される。
−犠牲層が、ポリシリコン層である。および
−シード基板が、単結晶基板、または、アモルファス基板もしくは多結晶基板、または、セラミック、または、金属である。
The following are other aspects of the process according to the first aspect of the invention.
The sacrificial layer is weakened by introducing atomic species into the sacrificial layer of the handle substrate.
The seed substrate has a coefficient of thermal expansion CTE1 close to that of the carrier substrate such that | CTE1-CTE2 | / CTE1 <50%.
The handle substrate comprises an intermediate layer disposed between the seed substrate and the sacrificial layer to facilitate adhesion of the material forming the sacrificial layer to the seed substrate;
The sacrificial layer has a weak zone and defines a layer arranged between the surface of the handle substrate and the weak zone.
The process comprises the step of joining the carrier substrate to the host substrate before the separating step;
The seed substrate is selected to have a coefficient of thermal expansion CTE1 close to that of the host substrate.
The carrier substrate comprises an integrated circuit part;
The separation step consists in supplying energy by annealing at a temperature of at least 200 ° C.
The introduction of atomic species into a portion of the handle substrate for atomic species implantation with an implantation dose between 1 × 10 15 ions / cm 2 and 1 × 10 17 ions / cm 2 and with an energy between 5 keV and 500 keV; To be exposed.
The introduction of the atomic species consists in diffusing the atomic species into the handle substrate by bringing the surface of the handle substrate into contact with the chemical species that penetrates the handle wafer by chemical diffusion.
-The introduction of atomic species
o creating a confinement layer on the handle substrate prior to the introduction of the atomic species;
o After introducing the atomic species, subjecting the handle substrate to a temperature of at least 200 ° C. for the purpose of facilitating migration of the introduced species into the confinement layer.
The bonding step consists in adhering the handle substrate to the carrier substrate;
The joining step is achieved by molecular adhesion;
The sacrificial layer is a polysilicon layer; And the seed substrate is a single crystal substrate, an amorphous or polycrystalline substrate, or a ceramic or metal.
第２の態様によれば、本発明は、シード基板および脆弱化された犠牲層を備えたハンドル基板に関する。 According to a second aspect, the invention relates to a handle substrate comprising a seed substrate and a weakened sacrificial layer.
下記は、本発明の第２の態様によるハンドル基板の他の態様である。
−犠牲層が、１ｘ１０16ａｔ／ｃｍ3から１ｘ１０20ａｔ／ｃｍ3までの間にある密度のＨおよび／またはＨｅを含む。
−犠牲層がポリシリコンで作られる。
−シード基板が、単結晶基板、アモルファス基板もしくは多結晶基板、セラミック、または金属である。
−シード基板が、１０オングストローム以下のＲＭＳ表面粗度を有する。
−シード基板が、ハンドル基板のキャリア基板との次に続く接合を簡単にする追加の表面層を有する。および
−追加の層が、酸化シリコンで作られる。
The following is another aspect of the handle substrate according to the second aspect of the present invention.
The sacrificial layer comprises a density of H and / or He lying between 1 × 10 16 at / cm 3 and 1 × 10 20 at / cm 3 .
The sacrificial layer is made of polysilicon.
The seed substrate is a single crystal substrate, an amorphous or polycrystalline substrate, a ceramic, or a metal.
The seed substrate has an RMS surface roughness of 10 angstroms or less;
The seed substrate has an additional surface layer that simplifies subsequent joining of the handle substrate to the carrier substrate; And-an additional layer is made of silicon oxide.
さらに、第３の態様によれば、本発明は、以下のステップ、すなわち、シード基板上に犠牲層を形成するステップと、原子種を犠牲層に導入するステップとを備えるハンドル基板を製造するためのプロセスに関する。 Further, according to the third aspect, the present invention provides a handle substrate comprising the following steps: forming a sacrificial layer on a seed substrate; and introducing atomic species into the sacrificial layer. Related to the process.
本発明により、前述の欠点を軽減した半導体構造を製造するためのプロセスを提供することができる。 The present invention can provide a process for manufacturing a semiconductor structure that alleviates the aforementioned drawbacks.
本発明の他の特徴および利点は、純粋に例示的で非限定的であり、添付の図面に関して読まれなければならない以下の説明から、より明瞭になるであろう。 Other features and advantages of the present invention will become more apparent from the following description, which is purely illustrative and non-limiting, and should be read with reference to the accompanying drawings.
すべての図において、同様の要素は同一の参照数字を与えられている。 In all the figures, similar elements are given the same reference numerals.
以下の説明は、キャリア基板を支持するためにハンドル基板を利用する半導体構造を製造するためのプロセスにおける諸ステップを例示する図１から図１２までに関して与えられる。 The following description is given with respect to FIGS. 1 to 12 illustrating steps in a process for manufacturing a semiconductor structure that utilizes a handle substrate to support a carrier substrate.
「半導体構造」という表現は、半導体デバイスの生産において使用される任意の構造を意味すると理解される。半導体構造は、導体、半導体、および／または絶縁体を備えてよい。半導体構造は、それ自体がマイクロコンポーネントまたは完成マイクロコンポーネントもしくは部分的に完成されたマイクロコンポーネントを備えた層でも、または備えない層でもよい。 The expression “semiconductor structure” is understood to mean any structure used in the production of semiconductor devices. The semiconductor structure may comprise a conductor, a semiconductor, and / or an insulator. The semiconductor structure may itself be a layer with or without a microcomponent, a finished microcomponent or a partially completed microcomponent.
「ハンドル基板」という表現は、その機能が基板または構造のための一時的な機械的支持として働く複合構造を意味すると理解される。 The expression “handle substrate” is understood to mean a composite structure whose function serves as temporary mechanical support for the substrate or structure.
「キャリア基板」という表現は、ハンドル基板に−とりわけ一時的に−接合され、処理を受けることができる基板を意味すると理解される。キャリア基板は、例えば、ホスト基板に移動させるべき、完成マイクロコンポーネントまたは部分的に完成されたマイクロコンポーネントを備えた基板でよい。 The expression “carrier substrate” is understood to mean a substrate that can be bonded—especially temporarily—to the handle substrate and subjected to processing. The carrier substrate may be, for example, a substrate with a completed or partially completed microcomponent that is to be transferred to a host substrate.
「ホスト基板」という表現は、基板または構造を（通常は移動によって）受け取ることを意図された基板を意味すると理解される。 The expression “host substrate” is understood to mean a substrate intended to receive (usually by movement) a substrate or structure.
「停止層」という表現は、リサイクル作業中は除去されない第１の層を意味すると理解される。 The expression “stop layer” is understood to mean the first layer that is not removed during the recycling operation.
半導体構造を製造するためのプロセスでは、第１のステップＥ１において、シード基板１およびシード基板１を覆う犠牲層２を備えたハンドル基板１、２が提供される。
In a process for manufacturing a semiconductor structure, in a first step E1, handle
犠牲層２は脆弱化され、または前もって脆弱化されており、したがって、製造プロセスにおいてハンドル基板に予め脆弱化された犠牲層２を提供するか、または製造プロセスにおいて犠牲層２を脆弱化することが可能である。
The
犠牲層２は、通常、原子種を犠牲層２に導入することにより脆弱化される。分離はポリシリコンが使用された場合にとりわけ容易なので、犠牲層２は、好ましくは、ポリシリコンで作られる。この点に関しては、読者は文書（例えば、非特許文献１）を参照することができる。
The
さらに、シード基板と犠牲層２との間に配置された中間層２０が提供されてよく、この中間層は、犠牲層２のシード基板１への良好な接着を保証する。この中間層２０は、ハンドル基板の任意選択のリサイクルステップＥ５中ずっと結合層としても、エッチング停止層としても機能することができ、前記リサイクルステップは、シード基板１上に存在する犠牲層２の残留物があればそれを除去することにある（下記参照）。この層は、犠牲層２が基板１と同じ材料で作られている場合はとりわけ必要であることが分かるであろう。
Furthermore, an intermediate layer 20 arranged between the seed substrate and the
犠牲層２は、シード基板１を覆う。この犠牲層２は、続いてハンドル基板をキャリア基板３と接合することをより容易にする追加の層２１で覆われてよい。したがって、この追加の層２１は、表面酸化物接着層の形を取ってよい。この層が存在してもしなくても、ハンドル基板の露出面が次に続く組み立てステップＥ２に適合していることが重要である。したがって、ハンドル基板を分子接着によってキャリア基板と一時的に接合することが予見される場合は、ハンドル基板のＲＭＳ表面粗度は、約１０オングストローム以下でなければならない。
The
原子種の導入は、シード基板１を覆う犠牲層２に埋め込まれた脆弱帯２’’’を形成する目的を有する。導入される原子種は、単独でも組み合わせてでも、水素イオンもしくはヘリウムイオン、不活性ガスイオン、またはさらにフッ素イオンもしくはホウ素イオンでもよい。水素およびヘリウムは、非常に一般的に注入されるのでとりわけ有利である。
The introduction of atomic species has the purpose of forming a
したがって、ハンドル基板は、脆弱帯２’’’においてエネルギーを受けた場合（例えば、加熱された場合、および／または機械的応力が加えられた場合）、この帯で分離しがちである。
Thus, the handle substrate tends to separate at this zone when subjected to energy in the zone of
原子種導入のパラメータ、およびとりわけ導入される種の導入量は、ハンドル基板のキャリア基板３との組み立て中にまたは基板３上で実行される処理中に、とりわけこれらの処理が過熱処理ステップを備える場合は、ハンドル基板が脆弱帯に沿って破損または分離しないように調整され得る。
The parameters for the introduction of the atomic species, and in particular the amount of the introduced species, are determined during the assembly of the handle substrate with the
これは、以下で説明されるように、次に続く処理ステップ中にハンドル基板をキャリア基板３から分離することができるようにする。
This allows the handle substrate to be separated from the
脆弱帯を生成するために種がハンドル基板に導入される深さは、主に、種がハンドル基板にそれによって導入されるエネルギーの関数である。導入される種が犠牲層に実際本質的に配置される限りでは、脆弱化された帯の正確な位置は重要ではない。非限定的な例として、原子種は、５０ｎｍから数ミクロンまでの間の深さまで犠牲層２に導入されてよい。
The depth at which the seed is introduced into the handle substrate to create the weak zone is primarily a function of the energy with which the seed is introduced into the handle substrate. As long as the introduced species are essentially located in the sacrificial layer, the exact location of the weakened band is not important. As a non-limiting example, atomic species may be introduced into the
原子種の導入は、１ｘ１０15イオン／ｃｍ2から１ｘ１０17イオン／ｃｍ2までの間の注入量で、および５ｋｅＶから５００ｋｅＶまでの間のエネルギーで、ハンドル基板の一部分を原子種注入にさらすことにあってよい。 The introduction of atomic species involves subjecting a portion of the handle substrate to atomic species implantation at an implantation dose between 1 × 10 15 ions / cm 2 and 1 × 10 17 ions / cm 2 and with an energy between 5 keV and 500 keV. It may be.
あるいは、原子種の導入は、原子種をハンドル基板に拡散させることにあってよい、すなわちハンドル基板の表面を化学拡散によってハンドル基板に浸透する化学種と接触させることから成ってよい。これは、プラズマを使用して達成され得る。 Alternatively, the introduction of the atomic species may consist in diffusing the atomic species into the handle substrate, i.e. contacting the surface of the handle substrate with a chemical species that penetrates the handle substrate by chemical diffusion. This can be achieved using a plasma.
この導入はまた、犠牲層２の形成中に、例えば、層の析出中に層に大量の水素を取り入れることにより達成され得る。
This introduction can also be achieved during the formation of the
知られている注入ベースの層移動方式とは対照的に、本発明の文脈では、移動させるべき層を画定するためには、注入する種を正確に特定することは必要がないことが分かるであろう。実際、ボイドまたはプレートレットなどの欠点が過熱処理の影響下で生じることを可能にし、それに続いてそれらの欠点がシード基板１を分離することを可能にするには、層に十分な種を取り入れるだけで十分である。犠牲層２におけるＨおよび／またはＨｅ密度は、１ｘ１０16ａｔ／ｃｍ3から１ｘ１０20ａｔ／ｃｍ3までの間にある。ポリシリコン犠牲層２では、この密度は約１ｘ１０18ａｔ／ｃｍ3である。
In contrast to known injection-based layer transfer schemes, it can be seen that in the context of the present invention it is not necessary to accurately identify the species to be injected in order to define the layer to be transferred. I will. In fact, enough defects are introduced into the layer to allow defects such as voids or platelets to occur under the influence of overheating, and subsequently to allow them to separate the
さらに、原子種を導入するいかなる方法が使用されても、種の導入は、閉じ込めと組み合わされてよく、閉じ込めでは、
−種の導入前に、ハンドル基板に閉じ込め層が生成され、
−種の導入後に、ハンドル基板が、導入された種の閉じ込め層への移動を促進する目的で少なくとも１００℃の温度にさらされる。
Moreover, whatever method is used to introduce atomic species, the introduction of species may be combined with confinement,
A confinement layer is created on the handle substrate before the introduction of the seed,
After the seed introduction, the handle substrate is exposed to a temperature of at least 100 ° C. for the purpose of facilitating movement of the introduced seed into the confinement layer.
前述のように、ステップＥ２では、ハンドル基板１、２はキャリア基板３と接合される。
As described above, in step E2, the
この組み立てステップＥ２は、キャリア基板３に機械的支持を提供することができるようにする。
This assembly step E2 makes it possible to provide mechanical support to the
有利には、ハンドル基板を形成するシード基板１の材料は、キャリア基板の熱膨張係数に近い熱膨張係数を有するように選ばれてよい。好ましくは、｜ＣＴＥ１−ＣＴＥ２｜／ＣＴＥ１＜５０％であり、ここで、ＣＴＥ１は、シード基板の熱膨張係数であり、ＣＴＥ２は、キャリア基板の熱膨張係数である。
Advantageously, the material of the
さらに有利には、シード基板１は、キャリア基板３上で実行される処理に適合した基板の形で提供されることが可能であるシリコンまたは任意の他の材料で作られてよい。
More advantageously, the
したがって、このシード基板１は、数百度、例えば最高５００℃での熱処理に耐えることができなければならず、機械的応力に耐えることができなければならず、化学機械研磨（ＣＭＰ）またはグラインディングに耐えるために化学的に不活性でなければならならず、分子接着ステップ中に変形されることが可能であるように十分に可撓性がなければならない。この点に関して、シード基板１は、場合によっては、単結晶（シリコン、ＳｉＣ、石英、サファイア）基板、アモルファス基板もしくは多結晶（ポリＳｉＣ、ガラス、ガラスセラミック）基板、セラミック（アルミニウムもしくは窒化シリコン、ムライト、アルミナ）、または金属（タングステン、モリブデン）から選ばれる。
Therefore, the
組み立てステップＥ２は、ハンドル基板１、２をキャリア基板３に接着することにあってよい。
The assembly step E2 may consist in adhering the
次いでキャリア基板３と接触するのは層２’’である。好ましくは、これは分子接着作業であり、したがって、接着剤または他のいかなる形の接着層をも必要とせず、その限界は序文で述べられている。
It is then the
基板３を支持する基板１と接合された後は、基板３は１つまたは複数の処理を受けることができる。例えば、回路が接合されている場合は、キャリア基板３は、裏側から薄くされ、最終ホスト基板４に接合されるＥ２’、例えば、接着される。
After being bonded to the
この場合、シード基板１の材料は、最終ホスト基板４の熱膨張係数に近い熱膨張係数を有するように選ばれる。好ましくは、｜ＣＴＥ１−ＣＴＥ３｜／ＣＴＥ１＜５０％であり、ここで、ＣＴＥ１は、シード基板の熱膨張係数であり、ＣＴＥ３は、最終ホスト基板の熱膨張係数である。
In this case, the material of the
次に、第４のステップにおいて、ハンドル基板は、脆弱化が原子種を導入することにより達成された場合は、犠牲層２において、およびとりわけ脆弱帯２’’’において分離されるＥ４。
Next, in a fourth step, the handle substrate is separated E4 in the
あるいは、または補足的に、この分離ステップが実行される前に、キャリア基板３および層２’’をホスト基板４に接合することＥ３０にあるステップが実行されてよい。
Alternatively or additionally, the step in E30 of bonding the
分離ステップＥ３は、特に、少なくとも２００℃の温度でアニールすることによりエネルギーを供給することにある。この熱処理に加えて、脆弱化された帯に機械的応力を加えて、この分離を達成することができる。 The separation step E3 consists in particular in supplying energy by annealing at a temperature of at least 200 ° C. In addition to this heat treatment, mechanical stress can be applied to the weakened band to achieve this separation.
したがって、組み立てステップＥ３０が実行される場合は、ハンドル基板は、キャリア基板３を損傷することなくキャリア基板３をホスト基板４上に配置することができるようにする。
Thus, when the assembly step E30 is performed, the handle substrate allows the
さらに、ハンドル基板の残りの部分は、犠牲層２’の残留物があればそれを選択的にエッチングすることにより容易にリサイクルされ得る。
Furthermore, the remaining portion of the handle substrate can be easily recycled by selectively etching any remaining
この目的のために、シード基板１から犠牲層２の残留物があればそれを除去するステップＥ５が実行される。
For this purpose, step E5 is carried out to remove any residue of the
キャリア基板の残りの部分のリサイクルは、消費されるのは残留層２なので、ハンドル基板の厚さを低減しない。
Recycling the remaining part of the carrier substrate does not reduce the thickness of the handle substrate since it is the
これは、シリコン基板をリサイクルする前にシリコン基板の一部分を移動させ、シリコン基板の厚さの一部分を使い尽くすことを必要とする、知られているプロセスに比べて、基板消費を低減することを可能にする。 This reduces substrate consumption compared to known processes that require moving a portion of the silicon substrate before the silicon substrate is recycled and using up a portion of the thickness of the silicon substrate. to enable.
半導体構造は、上記で説明されたプロセスを使用して取得され、構造は、場合によっては、ホスト基板４、キャリア基板３、および、場合によっては、ハンドル基板の犠牲層に由来する層２’の残留物があればそれから成る。この残留物は、例えば、半導体構造上に存在する犠牲層２の残留物があればそれを除去するステップＥ５において、研磨すること、または化学的処理を使用することにより、除去される。
The semiconductor structure is obtained using the process described above, and the structure is optionally a layer of a
最後に、製造プロセスは、特に、自由表面を平滑化すること、または層２’’を除去することにあるハンドル基板をリサイクルするステップを備えてよい。
Finally, the manufacturing process may comprise the step of recycling the handle substrate, which in particular is to smooth the free surface or to remove the
そのような平滑化または除去は、グラインディングプロセス、ウェットエッチングプロセス、または化学機械研磨プロセスを使用して達成され得る。 Such smoothing or removal can be achieved using a grinding process, a wet etching process, or a chemical mechanical polishing process.
中間層２０がシード基板１と犠牲層２との間に配置される場合は、中間層２０は、停止層として使用され得る。しかし、この中間層が存在しない場合は、シード基板１が停止層として働く。
If the intermediate layer 20 is arranged between the
Claims (12)
シード基板（１）と、前記シード基板（１）を覆う脆弱化された犠牲層（２）とを備えるハンドル基板（１、２）を提供するステップ（Ｅ１）であって、前記ハンドル基板（１、２）は、前記シード基板（１）と前記犠牲層（２）との間に配置された中間層（２０）を含み、前記犠牲層（２）は、ポリシリコン層であることと、
前記ハンドル基板（１、２）をキャリア基板（３）と接合するステップ（Ｅ２）と、
前記キャリア基板（３）を薄くするステップ（Ｅ２’）と、
前記キャリア基板（３）をホスト基板（４）に接合する（Ｅ３０）ステップと、
前記キャリア基板（３）を任意選択で処理するステップ（Ｅ３）と、
前記ハンドル基板を前記犠牲層（２）において分離し、前記半導体構造を形成するステップ（Ｅ４）と、
前記シード基板（１）上に存在する前記犠牲層（２）の残留物を除去するステップ（Ｅ５）であって、前記中間層は、エッチング停止層として機能することと
を備えることを特徴とするプロセス。 A process for manufacturing a semiconductor structure, comprising:
Providing a handle substrate (1, 2) comprising a seed substrate (1) and a weakened sacrificial layer (2) covering the seed substrate (1), wherein the handle substrate (1) , 2), the saw including arranged intermediate layer (20) between the seed substrate (1) and the sacrificial layer (2), wherein the sacrificial layer (2) are that a polysilicon layer,
Bonding the handle substrate (1, 2) to the carrier substrate (3) (E2);
Thinning the carrier substrate (3) (E2 ′);
Bonding the carrier substrate (3) to the host substrate (4) (E30);
Optionally processing (E3) the carrier substrate (3);
Separating the handle substrate at the sacrificial layer (2) to form the semiconductor structure (E4);
Removing the residue of the sacrificial layer (2) existing on the seed substrate (1), wherein the intermediate layer functions as an etching stop layer. process.
前記種の導入前に、前記ハンドル基板に閉じ込め層を生成することと、
前記種の導入後に、導入された種の前記閉じ込め層への移動を促進する目的で前記ハンドル基板を少なくとも２００℃の温度にさらすことと
を含むことを特徴とする請求項９に記載のプロセス。 Said introduction of atomic species is
Generating a confinement layer on the handle substrate prior to introduction of the species;
10. The process of claim 9 , comprising, after the introduction of the seed, subjecting the handle substrate to a temperature of at least 200 <0> C to facilitate movement of the introduced seed into the confinement layer.
単結晶基板、または
アモルファス基板もしくは多結晶基板、または
セラミック、または
金属
であることを特徴とする請求項１乃至１１のいずれか一項に記載のプロセス。 The seed substrate (1)
Process according to any one of claims 1 to 11, characterized in that a single crystal substrate or an amorphous substrate or a polycrystalline substrate, or a ceramic or metal,.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1155548A FR2977069B1 (en) | 2011-06-23 | 2011-06-23 | METHOD FOR MANUFACTURING A SEMICONDUCTOR STRUCTURE USING TEMPORARY COLLAGE |
| FR1155548 | 2011-06-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013008968A JP2013008968A (en) | 2013-01-10 |
| JP5771566B2 true JP5771566B2 (en) | 2015-09-02 |
Family
ID=46275730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012138156A Active JP5771566B2 (en) | 2011-06-23 | 2012-06-19 | Process for manufacturing semiconductor structures using temporary bonding |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US8951887B2 (en) |
| EP (1) | EP2538438B1 (en) |
| JP (1) | JP5771566B2 (en) |
| KR (1) | KR101526245B1 (en) |
| CN (1) | CN102842538B (en) |
| FR (1) | FR2977069B1 (en) |
| SG (1) | SG186554A1 (en) |
| TW (1) | TWI489566B (en) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2995447B1 (en) | 2012-09-07 | 2014-09-05 | Soitec Silicon On Insulator | METHOD FOR SEPARATING AT LEAST TWO SUBSTRATES ACCORDING TO A CHOSEN INTERFACE |
| FR2995445B1 (en) | 2012-09-07 | 2016-01-08 | Soitec Silicon On Insulator | METHOD OF MANUFACTURING A STRUCTURE FOR SUBSEQUENT SEPARATION |
| KR101611199B1 (en) * | 2014-07-30 | 2016-04-27 | (주)우리 | A ignition device using laser |
| US9881800B2 (en) * | 2015-12-02 | 2018-01-30 | Ananda H. Kumar | Structure and method for high performance large-grain-poly silicon backplane for OLED applications |
| US20180033609A1 (en) * | 2016-07-28 | 2018-02-01 | QMAT, Inc. | Removal of non-cleaved/non-transferred material from donor substrate |
| FR3068508B1 (en) * | 2017-06-30 | 2019-07-26 | Soitec | METHOD OF TRANSFERRING A THIN LAYER TO A SUPPORT SUBSTRATE HAVING DIFFERENT THERMAL EXPANSION COEFFICIENTS |
| US10326044B2 (en) * | 2017-08-18 | 2019-06-18 | Micron Technology, Inc. | Method and apparatus for processing semiconductor device structures |
| CN110085550A (en) * | 2018-01-26 | 2019-08-02 | 沈阳硅基科技有限公司 | A kind of semiconductor product insulation layer structure and preparation method thereof |
| KR20200021775A (en) * | 2018-08-21 | 2020-03-02 | 엘지전자 주식회사 | Support handle and method for manufacturing a compound semiconductor solar cell using the same |
| FR3111232B1 (en) * | 2020-06-09 | 2022-05-06 | Soitec Silicon On Insulator | REMOVABLE TEMPORARY SUBSTRATE COMPATIBLE WITH VERY HIGH TEMPERATURES AND METHOD FOR TRANSFERRING A USEFUL LAYER FROM SAID SUBSTRATE |
Family Cites Families (80)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2744285B1 (en) | 1996-01-25 | 1998-03-06 | Commissariat Energie Atomique | METHOD FOR TRANSFERRING A THIN FILM FROM AN INITIAL SUBSTRATE TO A FINAL SUBSTRATE |
| EP1758169A3 (en) * | 1996-08-27 | 2007-05-23 | Seiko Epson Corporation | Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same |
| US20050280155A1 (en) * | 2004-06-21 | 2005-12-22 | Sang-Yun Lee | Semiconductor bonding and layer transfer method |
| US6150239A (en) | 1997-05-31 | 2000-11-21 | Max Planck Society | Method for the transfer of thin layers monocrystalline material onto a desirable substrate |
| FR2809534B1 (en) | 2000-05-26 | 2005-01-14 | Commissariat Energie Atomique | SEMICONDUCTOR DEVICE WITH VERTICAL ELECTRONIC INJECTION AND MANUFACTURING METHOD THEREOF |
| FR2816445B1 (en) | 2000-11-06 | 2003-07-25 | Commissariat Energie Atomique | METHOD FOR MANUFACTURING A STACKED STRUCTURE COMPRISING A THIN LAYER ADHERING TO A TARGET SUBSTRATE |
| FR2835096B1 (en) | 2002-01-22 | 2005-02-18 | PROCESS FOR MANUFACTURING SELF-CARRIER SUBSTRATE OF SINGLE-CRYSTALLINE SEMICONDUCTOR MATERIAL | |
| US7407869B2 (en) | 2000-11-27 | 2008-08-05 | S.O.I.Tec Silicon On Insulator Technologies | Method for manufacturing a free-standing substrate made of monocrystalline semiconductor material |
| EP1482549B1 (en) | 2003-05-27 | 2011-03-30 | S.O.I. Tec Silicon on Insulator Technologies S.A. | Method of fabrication of a heteroepitaxial microstructure |
| FR2840731B3 (en) | 2002-06-11 | 2004-07-30 | Soitec Silicon On Insulator | METHOD FOR MANUFACTURING A SUBSTRATE HAVING A USEFUL LAYER OF SINGLE-CRYSTAL SEMICONDUCTOR MATERIAL OF IMPROVED PROPERTIES |
| FR2817395B1 (en) | 2000-11-27 | 2003-10-31 | Soitec Silicon On Insulator | METHOD FOR MANUFACTURING A SUBSTRATE, IN PARTICULAR FOR OPTICS, ELECTRONICS OR OPTOELECTRONICS AND SUBSTRATE OBTAINED THEREBY |
| FR2894990B1 (en) | 2005-12-21 | 2008-02-22 | Soitec Silicon On Insulator | PROCESS FOR PRODUCING SUBSTRATES, IN PARTICULAR FOR OPTICS, ELECTRONICS OR OPTOELECTRONICS AND SUBSTRATE OBTAINED BY SAID PROCESS |
| FR2817394B1 (en) | 2000-11-27 | 2003-10-31 | Soitec Silicon On Insulator | METHOD FOR MANUFACTURING A SUBSTRATE, IN PARTICULAR FOR OPTICS, ELECTRONICS OR OPTOELECTRONICS AND SUBSTRATE OBTAINED THEREBY |
| FR2821697B1 (en) | 2001-03-02 | 2004-06-25 | Commissariat Energie Atomique | METHOD OF MANUFACTURING THIN LAYERS ON A SPECIFIC CARRIER AND AN APPLICATION |
| FR2834123B1 (en) | 2001-12-21 | 2005-02-04 | Soitec Silicon On Insulator | SEMICONDUCTOR THIN FILM DELIVERY METHOD AND METHOD FOR OBTAINING A DONOR WAFER FOR SUCH A DELAYING METHOD |
| FR2834381B1 (en) | 2002-01-03 | 2004-02-27 | Soitec Silicon On Insulator | DEVICE FOR CUTTING A LAYER OF A SUBSTRATE, AND ASSOCIATED METHOD |
| FR2834380B1 (en) | 2002-01-03 | 2005-02-18 | Soitec Silicon On Insulator | DEVICE FOR CUTTING LAYER OF SUBSTRATE, AND ASSOCIATED METHOD |
| FR2835095B1 (en) | 2002-01-22 | 2005-03-18 | PROCESS FOR PREPARING SEPARABLE SEMICONDUCTOR ASSEMBLIES, IN PARTICULAR FOR FORMING SUBSTRATES FOR ELECTRONICS, OPTOELECTRIC, AND OPTICS | |
| FR2835097B1 (en) | 2002-01-23 | 2005-10-14 | OPTIMIZED METHOD FOR DEFERRING A THIN LAYER OF SILICON CARBIDE ON A RECEPTACLE SUBSTRATE | |
| TWI226139B (en) | 2002-01-31 | 2005-01-01 | Osram Opto Semiconductors Gmbh | Method to manufacture a semiconductor-component |
| FR2839199B1 (en) | 2002-04-30 | 2005-06-24 | Soitec Silicon On Insulator | METHOD FOR MANUFACTURING SUBSTRATES WITH DETACHMENT OF A TEMPORARY SUPPORT, AND ASSOCIATED SUBSTRATE |
| AU2003237399A1 (en) * | 2002-06-03 | 2003-12-19 | Tien-Hsi Lee | Methods for transferring a layer onto a substrate |
| FR2842650B1 (en) | 2002-07-17 | 2005-09-02 | Soitec Silicon On Insulator | PROCESS FOR PRODUCING SUBSTRATES, IN PARTICULAR FOR OPTICS, ELECTRONICS OR OPTO-ELECTRONICS |
| FR2842648B1 (en) | 2002-07-18 | 2005-01-14 | Commissariat Energie Atomique | METHOD FOR TRANSFERRING AN ELECTRICALLY ACTIVE THIN LAYER |
| FR2843061B1 (en) | 2002-08-02 | 2004-09-24 | Soitec Silicon On Insulator | MATERIAL WAFER POLISHING PROCESS |
| FR2844099B1 (en) | 2002-09-03 | 2005-09-02 | Commissariat Energie Atomique | SEMICONDUCTOR DEVICE OF QUASI-VERTICAL POWER ON COMPOSITE SUBSTRATE |
| FR2844095B1 (en) | 2002-09-03 | 2005-01-28 | Commissariat Energie Atomique | METHOD FOR MANUFACTURING SICOI-TYPE COMPOSITE SUBSTRATE COMPRISING AN EPITAXY STEP |
| FR2845523B1 (en) | 2002-10-07 | 2005-10-28 | METHOD FOR MAKING A SUBSTRATE BY TRANSFERRING A DONOR WAFER HAVING FOREIGN SPECIES, AND ASSOCIATED DONOR WAFER | |
| TWI233154B (en) | 2002-12-06 | 2005-05-21 | Soitec Silicon On Insulator | Method for recycling a substrate |
| FR2849715B1 (en) * | 2003-01-07 | 2007-03-09 | Soitec Silicon On Insulator | RECYCLING A PLATE COMPRISING A MULTILAYER STRUCTURE AFTER REMOVING A THIN LAYER |
| ATE426918T1 (en) * | 2003-01-07 | 2009-04-15 | Soitec Silicon On Insulator | RECYCLING A WAFER WITH A MULTI-LAYER STRUCTURE AFTER REMOVING A THIN LAYER |
| CN100530705C (en) | 2003-01-31 | 2009-08-19 | 奥斯兰姆奥普托半导体有限责任公司 | Method for producing a semiconductor component |
| US7122095B2 (en) | 2003-03-14 | 2006-10-17 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Methods for forming an assembly for transfer of a useful layer |
| FR2852974A1 (en) | 2003-03-31 | 2004-10-01 | Soitec Silicon On Insulator | PROCESS FOR THE PRODUCTION OF MONOCRYSTALLINE CRYSTALS |
| FR2855650B1 (en) | 2003-05-30 | 2006-03-03 | Soitec Silicon On Insulator | SUBSTRATES FOR CONSTRAINTS SYSTEMS AND METHOD FOR CRYSTALLINE GROWTH ON SUCH A SUBSTRATE |
| FR2855909B1 (en) | 2003-06-06 | 2005-08-26 | Soitec Silicon On Insulator | PROCESS FOR THE CONCURRENT PRODUCTION OF AT LEAST ONE PAIR OF STRUCTURES COMPRISING AT LEAST ONE USEFUL LAYER REPORTED ON A SUBSTRATE |
| FR2857502B1 (en) | 2003-07-10 | 2006-02-24 | Soitec Silicon On Insulator | SUBSTRATES FOR CONSTRAINTS SYSTEMS |
| FR2857983B1 (en) | 2003-07-24 | 2005-09-02 | Soitec Silicon On Insulator | PROCESS FOR PRODUCING AN EPITAXIC LAYER |
| US20050048736A1 (en) | 2003-09-02 | 2005-03-03 | Sebastien Kerdiles | Methods for adhesive transfer of a layer |
| FR2859312B1 (en) | 2003-09-02 | 2006-02-17 | Soitec Silicon On Insulator | MULTIFUNCTIONAL METAL SEAL |
| EP2048706B1 (en) | 2004-09-21 | 2012-12-12 | Soitec | Transfer method with a treatment of a surface to be bonded |
| US7202124B2 (en) * | 2004-10-01 | 2007-04-10 | Massachusetts Institute Of Technology | Strained gettering layers for semiconductor processes |
| EP1973155B1 (en) | 2004-11-19 | 2011-07-06 | S.O.I. TEC Silicon | Method for fabricating a germanium on insulator (GeOI) type wafer |
| EP1681712A1 (en) | 2005-01-13 | 2006-07-19 | S.O.I. Tec Silicon on Insulator Technologies S.A. | Method of producing substrates for optoelectronic applications |
| FR2883659B1 (en) | 2005-03-24 | 2007-06-22 | Soitec Silicon On Insulator | METHOD FOR MANUFACTURING A HETERO-STRUCTURE COMPRISING AT LEAST ONE THICK LAYER OF SEMICONDUCTOR MATERIAL |
| JP2008535232A (en) | 2005-03-29 | 2008-08-28 | エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ | Fully hybrid SOI type multilayer structure |
| US7700395B2 (en) * | 2006-01-11 | 2010-04-20 | Stc.Unm | Hybrid integration based on wafer-bonding of devices to AlSb monolithically grown on Si |
| JP5227536B2 (en) | 2006-04-28 | 2013-07-03 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor integrated circuit |
| US7785938B2 (en) | 2006-04-28 | 2010-08-31 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor integrated circuit, manufacturing method thereof, and semiconductor device using semiconductor integrated circuit |
| EP1928020B1 (en) * | 2006-11-30 | 2020-04-22 | Soitec | Method of manufacturing a semiconductor heterostructure |
| FR2910702B1 (en) | 2006-12-26 | 2009-04-03 | Soitec Silicon On Insulator | METHOD FOR MANUFACTURING A MIXED SUBSTRATE |
| KR101378933B1 (en) | 2007-02-08 | 2014-04-11 | 소이텍 | Method of fabrication of highly heat dissipative substrates |
| FR2912552B1 (en) | 2007-02-14 | 2009-05-22 | Soitec Silicon On Insulator | MULTILAYER STRUCTURE AND METHOD FOR MANUFACTURING THE SAME |
| FR2917232B1 (en) | 2007-06-06 | 2009-10-09 | Soitec Silicon On Insulator | PROCESS FOR MANUFACTURING A STRUCTURE FOR EPITAXY WITHOUT EXCLUSION AREA |
| US8236668B2 (en) | 2007-10-10 | 2012-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| FR2923079B1 (en) | 2007-10-26 | 2017-10-27 | S O I Tec Silicon On Insulator Tech | SUBSTRATES SOI WITH INSULATED FINE LAYER ENTERREE |
| KR101196791B1 (en) | 2008-03-13 | 2012-11-05 | 소이텍 | Substrate having a charged zone in an insulating buried layer |
| CN101620983B (en) | 2008-06-20 | 2011-05-25 | 李天锡 | Thin film production method |
| FR2933534B1 (en) | 2008-07-03 | 2011-04-01 | Soitec Silicon On Insulator | METHOD FOR MANUFACTURING A STRUCTURE COMPRISING A GERMANIUM LAYER ON A SUBSTRATE |
| EP2151856A1 (en) | 2008-08-06 | 2010-02-10 | S.O.I. TEC Silicon | Relaxation of strained layers |
| FR2934925B1 (en) | 2008-08-06 | 2011-02-25 | Soitec Silicon On Insulator | METHOD FOR MANUFACTURING A STRUCTURE COMPRISING A STEP OF ION IMPLANTATIONS TO STABILIZE THE BONDING INTERFACE. |
| TWI457984B (en) | 2008-08-06 | 2014-10-21 | Soitec Silicon On Insulator | Relaxation of strained layers |
| EP2151852B1 (en) | 2008-08-06 | 2020-01-15 | Soitec | Relaxation and transfer of strained layers |
| FR2936356B1 (en) | 2008-09-23 | 2010-10-22 | Soitec Silicon On Insulator | PROCESS FOR LOCALLY DISSOLVING THE OXIDE LAYER IN A SEMICONDUCTOR TYPE STRUCTURE ON INSULATION |
| EP2329517A1 (en) | 2008-09-24 | 2011-06-08 | S.O.I.Tec Silicon on Insulator Technologies | Methods of forming relaxed layers of semiconductor materials, semiconductor structures, devices and engineered substrates including same |
| FR2937797B1 (en) | 2008-10-28 | 2010-12-24 | S O I Tec Silicon On Insulator Tech | METHOD FOR MANUFACTURING AND PROCESSING A SEMICONDUCTOR-INSULATING TYPE STRUCTURE FOR DISPLACING DISLOCATIONS AND CORRESPONDING STRUCTURE |
| FR2938118B1 (en) | 2008-10-30 | 2011-04-22 | Soitec Silicon On Insulator | METHOD FOR MANUFACTURING A STACK OF THIN SEMICONDUCTOR LAYERS |
| FR2938119B1 (en) | 2008-10-30 | 2011-04-22 | Soitec Silicon On Insulator | METHOD FOR DETACHING LOW TEMPERATURE SEMICONDUCTOR LAYERS |
| US8679942B2 (en) | 2008-11-26 | 2014-03-25 | Soitec | Strain engineered composite semiconductor substrates and methods of forming same |
| FR2941324B1 (en) | 2009-01-22 | 2011-04-29 | Soitec Silicon On Insulator | PROCESS FOR DISSOLVING THE OXIDE LAYER IN THE CROWN OF A SEMICONDUCTOR TYPE STRUCTURE ON AN INSULATION |
| FR2942073B1 (en) | 2009-02-10 | 2011-04-29 | Soitec Silicon On Insulator | METHOD FOR MAKING A LAYER OF CAVITIES |
| ATE555494T1 (en) | 2009-02-19 | 2012-05-15 | S O I Tec Silicon | RELAXATION AND TRANSFER OF STRESSED MATERIAL LAYERS |
| FR2942568B1 (en) | 2009-02-24 | 2011-08-05 | Soitec Silicon On Insulator | METHOD FOR MANUFACTURING COMPONENTS |
| FR2944914B1 (en) * | 2009-04-22 | 2011-05-20 | Commissariat Energie Atomique | PROCESS FOR TRANSFERRING AT LEAST ONE MICRO-TECHNOLOGICAL LAYER |
| US8546238B2 (en) * | 2009-04-22 | 2013-10-01 | Commissariat A L'energie Atomique Et Aux Energies | Method for transferring at least one micro-technological layer |
| EP2282332B1 (en) | 2009-08-04 | 2012-06-27 | S.O.I. TEC Silicon | Method for fabricating a semiconductor substrate |
| KR101478977B1 (en) | 2009-11-18 | 2015-01-06 | 소이텍 | Methods of fabricating semiconductor structures and devices using glass bonding layers, and semiconductor structures and devices formed by such method |
| FR2953328B1 (en) | 2009-12-01 | 2012-03-30 | S O I Tec Silicon On Insulator Tech | HETEROSTRUCTURE FOR ELECTRONIC POWER COMPONENTS, OPTOELECTRONIC OR PHOTOVOLTAIC COMPONENTS |
| FR2964193A1 (en) | 2010-08-24 | 2012-03-02 | Soitec Silicon On Insulator | METHOD FOR MEASURING ADHESION ENERGY, AND ASSOCIATED SUBSTRATES |
| FR2966283B1 (en) | 2010-10-14 | 2012-11-30 | Soi Tec Silicon On Insulator Tech Sa | METHOD FOR PRODUCING A COLLAGE STRUCTURE |
-
2011
- 2011-06-23 FR FR1155548A patent/FR2977069B1/en active Active
-
2012
- 2012-06-01 SG SG2012040549A patent/SG186554A1/en unknown
- 2012-06-18 US US13/526,105 patent/US8951887B2/en active Active
- 2012-06-19 KR KR1020120065367A patent/KR101526245B1/en active IP Right Grant
- 2012-06-19 CN CN201210209949.3A patent/CN102842538B/en active Active
- 2012-06-19 JP JP2012138156A patent/JP5771566B2/en active Active
- 2012-06-21 TW TW101122278A patent/TWI489566B/en active
- 2012-06-22 EP EP12173176.4A patent/EP2538438B1/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| FR2977069A1 (en) | 2012-12-28 |
| CN102842538A (en) | 2012-12-26 |
| US20120329243A1 (en) | 2012-12-27 |
| TWI489566B (en) | 2015-06-21 |
| EP2538438B1 (en) | 2022-04-20 |
| SG186554A1 (en) | 2013-01-30 |
| KR20130007435A (en) | 2013-01-18 |
| CN102842538B (en) | 2018-08-21 |
| US8951887B2 (en) | 2015-02-10 |
| KR101526245B1 (en) | 2015-06-08 |
| JP2013008968A (en) | 2013-01-10 |
| EP2538438A1 (en) | 2012-12-26 |
| FR2977069B1 (en) | 2014-02-07 |
| TW201308450A (en) | 2013-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5771566B2 (en) | Process for manufacturing semiconductor structures using temporary bonding | |
| US8372728B2 (en) | Process for fabricating a multilayer structure with trimming using thermo-mechanical effects | |
| US8298916B2 (en) | Process for fabricating a multilayer structure with post-grinding trimming | |
| JP5292644B2 (en) | Process for manufacturing heterostructures with minimized stress | |
| JP2011523779A (en) | Mixed trimming method | |
| US20110195560A1 (en) | Method of producing a silicon-on-sapphire type heterostructure | |
| TWI487014B (en) | Method for transferring a layer from a donor substrate onto a handle substrate | |
| JP2010538459A (en) | Reuse of semiconductor wafers in delamination processes using heat treatment | |
| KR20110116036A (en) | Method for manufacturing soi wafer | |
| CN110892506A (en) | Device substrate having high thermal conductivity and method of manufacturing the same | |
| KR102327330B1 (en) | SOI Wafer Manufacturing Method | |
| EP1599896B1 (en) | Preventive treatment process for the ring of a multilayer wafer | |
| US9953855B2 (en) | Process for transferring layers | |
| JP7275438B2 (en) | Strippable structures and stripping processes using said structures | |
| TW201005883A (en) | Method for manufacturing soi wafer | |
| TWI773852B (en) | Process for preparing a donor substrate residue, substrate obtained as a result of this process, and use of such a substrate | |
| JP2008071907A (en) | Manufacturing method of semiconductor chip and semiconductor chip |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140514 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150430 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150512 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150602 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150629 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5771566 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |