JP5771114B2 - コントローラ、およびタスクとラダーの処理方法 - Google Patents
コントローラ、およびタスクとラダーの処理方法 Download PDFInfo
- Publication number
- JP5771114B2 JP5771114B2 JP2011224540A JP2011224540A JP5771114B2 JP 5771114 B2 JP5771114 B2 JP 5771114B2 JP 2011224540 A JP2011224540 A JP 2011224540A JP 2011224540 A JP2011224540 A JP 2011224540A JP 5771114 B2 JP5771114 B2 JP 5771114B2
- Authority
- JP
- Japan
- Prior art keywords
- ladder
- processing
- task
- processor
- priority
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Programmable Controllers (AREA)
Description
当該優先度でのタスク処理を第2のプロセッサで行い、割り込みの優先度ごとの処理周期内に、当該優先度でのタスク処理と、当該優先度でのラダー処理を完了する。
2:マイクロプロセッサ
3:ラダー処理プロセッサ
4:主メモリ
5:バス
41:管理ソフトウェア
42:タスクプログラム
43:タスク管理テーブル
44:ラダープログラム
45:ラダー管理テーブル
Claims (12)
- ラダー処理を実行する第1のプロセッサと、タスク処理を実行する第2のプロセッサと、プログラムとしてラダー処理のための複数のラダープログラムとタスク処理のための複数のタスクプログラムを収納する主メモリを備え、前記複数のラダープログラムと複数のタスクプログラムについて、処理の優先度に応じてラダープログラムとタスクプログラムの組み合わせを定めておき、
前記第2のプロセッサは、処理の優先度ごとの処理周期での割り込みに応じて、当該優先度でのラダープログラムの実行を前記第1のプロセッサに指示し、
前記第1のプロセッサは、前記第2のプロセッサの指示に従って主メモリ内のラダープログラムから当該優先度のラダープログラムを得、これに従ってラダー処理を実行し、
前記第2のプロセッサは、主メモリ内のタスクプログラムから当該優先度のタスクプログラムを得、これに従ってタスク処理を実行し、
指定された割り込みの優先度ごとの処理周期内に、当該優先度でのタスクプログラムによるタスク処理と、当該優先度でのラダープログラムによるラダー処理を完了するとともに、前記処理の優先度ごとの処理周期は、処理の優先度が上位であるほど短い処理周期とされており、
前記第2のプロセッサは、前記割り込みの新たな発生を監視して実行中の優先度よりも上位の優先度の第2の割り込みであることを検知し、
前記第1のプロセッサおよび、または前記第2のプロセッサは、実行中の前記プログラムを用いた処理を中断して、上位の優先度の第2の割り込みで定まるプログラムを用いた処理を実行し、
前記第1のプロセッサおよび、または前記第2のプロセッサは、前記上位の優先度の第2の割り込みで定まるプログラムを用いた処理の完了後に、第2の割り込み発生前に実行中のプログラムを用いた処理を前記の中断した個所から再開し、
指定された割り込みの優先度ごとの処理周期内に、当該優先度でのタスクプログラムによるタスク処理と、当該優先度でのラダープログラムによるラダー処理を完了する
ことを特徴とするコントローラ。 - 請求項1に記載のコントローラにおいて、
前記第1のプロセッサは、ラダー処理の実行中に異常が発生したことを検知して前記第2のプロセッサに報告し、
前記第2のプロセッサは、当該優先度のタスク処理を実行すると共に、次回割り込み時の当該優先度のラダー処理についての処理の可否を決定する
ことを特徴とするコントローラ。 - 請求項1または請求項2に記載のコントローラにおいて、
前記主メモリに収納されたラダー処理のためのラダープログラムは、複数の一連のラダー命令で構成され、
前記第1のプロセッサは、前記ラダー命令に従い当該のラダー処理を実行すると共に、実行できないラダー命令を検出した際には、ラダー処理を一時停止し、
前記第2のプロセッサは、前記停止したラダー命令を実行し、
前記第1のプロセッサは、前記第2のプロセッサにおける前記停止したラダー命令の実行後に、ラダー処理を停止したアドレスの次の番地から継続してラダー処理を再開することを特徴とするコントローラ。 - 請求項1から請求項3のいずれか1項に記載のコントローラにおいて、
ラダー処理を行う前記第1のプロセッサは、ソフトウェアを使用して実行されている
ことを特徴とするコントローラ。 - 請求項1から請求項4のいずれか1項に記載のコントローラにおいて、
割り込みにより指定された同一優先度の前記第1のプロセッサのラダー処理と、前記第2のプロセッサのタスク処理は、その処理周期内で一方の処理が完了後に他方の処理を実行する直列処理とされる
ことを特徴とするコントローラ。 - 請求項1から請求項5のいずれか1項に記載のコントローラにおいて、
割り込みにより指定された同一優先度の前記第1のプロセッサのラダー処理と、前記第2のプロセッサのタスク処理は、その処理周期内で双方の処理が同時に実行される期間を含む並列処理とされる
ことを特徴とするコントローラ。 - ラダー処理を実行する第1のプロセッサと、タスク処理を実行する第2のプロセッサとを備え、複数のラダー処理と複数のタスク処理について、処理の優先度に応じてラダー処
理とタスク処理の組み合わせを定めておき、処理の優先度ごとに定められた処理周期での割り込みを行い、
割り込みに応じて、当該優先度でのラダー処理を前記第1のプロセッサで行い、
当該優先度でのタスク処理を前記第2のプロセッサで行い、
割り込みの優先度ごとの処理周期内に、当該優先度でのタスク処理と、当該優先度でのラダー処理を完了するとともに、前記処理の優先度ごとの処理周期は、処理の優先度が上位であるほど短い処理周期とされており、
処理の優先度ごとの処理周期の期間内に、実行中の優先度よりも上位の優先度の第2の割り込みで発生したときに、
第1のプロセッサと第2のプロセッサは、第2の割り込みで定まる優先度のラダー処理とタスク処理を実行し、
前記上位の優先度の第2の割り込みで定まる処理の完了後に、第2の割り込み発生前に実行中の処理を前記中断した個所から再開し、
指定された割り込みの優先度ごとの処理周期内に、当該優先度でのタスク処理と、当該優先度でのラダー処理を完了する
ことを特徴とするタスクとラダーの処理方法。 - 請求項7に記載のタスクとラダーの処理方法において、
前記第1のプロセッサが、ラダー処理の実行中に異常が発生したことを検知したとき、
前記第2のプロセッサは、当該優先度のタスク処理を実行すると共に、次回割り込み時の当該優先度のラダー処理についての処理の可否を決定する
ことを特徴とするタスクとラダーの処理方法。 - 請求項7または請求項8に記載のタスクとラダーの処理方法において、
前記第1のプロセッサは、一連のラダー命令に従いラダー処理を実行すると共に、実行できないラダー命令を検出した際には、ラダー処理を一時停止し、
前記第2のプロセッサは、前記停止したラダー命令をソフト処理により実行し、
前記第1のプロセッサは、ラダー処理を停止したアドレスの次の番地から継続してラダー処理を再開する
ことを特徴とするタスクとラダーの処理方法。 - 請求項7から請求項9のいずれか1項に記載のタスクとラダーの処理方法において、
ラダー処理を行う前記第1のプロセッサは、ソフトウェアを使用して実行されている
ことを特徴とするタスクとラダーの処理方法。 - 請求項7から請求項10のいずれか1項に記載のタスクとラダーの処理方法において、
割り込みにより指定された同一優先度の前記第1のプロセッサのラダー処理と、前記第2のプロセッサのタスク処理は、その処理周期内で一方の処理が完了後に他方の処理を実行する直列処理とされる
ことを特徴とするタスクとラダーの処理方法。 - 請求項7から請求項11のいずれか1項に記載のタスクとラダーの処理方法において、
割り込みにより指定された同一優先度の前記第1のプロセッサのラダー処理と、前記第2のプロセッサのタスク処理は、その処理周期内で双方の処理が同時に実行される期間を含む並列処理とされる
ことを特徴とするタスクとラダーの処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011224540A JP5771114B2 (ja) | 2011-10-12 | 2011-10-12 | コントローラ、およびタスクとラダーの処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011224540A JP5771114B2 (ja) | 2011-10-12 | 2011-10-12 | コントローラ、およびタスクとラダーの処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013084169A JP2013084169A (ja) | 2013-05-09 |
JP5771114B2 true JP5771114B2 (ja) | 2015-08-26 |
Family
ID=48529288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011224540A Active JP5771114B2 (ja) | 2011-10-12 | 2011-10-12 | コントローラ、およびタスクとラダーの処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5771114B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5957423B2 (ja) * | 2013-07-11 | 2016-07-27 | 株式会社日立製作所 | 制御コントローラおよびデータ制御方法 |
JP6484015B2 (ja) * | 2014-12-02 | 2019-03-13 | 株式会社キーエンス | プログラマブル・ロジック・コントローラおよびその制御方法 |
JP7041041B2 (ja) | 2018-10-11 | 2022-03-23 | ファナック株式会社 | 数値制御装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6349902A (ja) * | 1986-08-20 | 1988-03-02 | Hitachi Ltd | プログラマブルコントロ−ラの制御方法 |
JPH02311903A (ja) * | 1989-05-29 | 1990-12-27 | Toshiba Corp | プログラマブルコントローラ |
JPH03237502A (ja) * | 1990-02-14 | 1991-10-23 | Yokogawa Electric Corp | プログラマブル・コントローラ |
JP4349687B2 (ja) * | 1999-06-17 | 2009-10-21 | オムロン株式会社 | プログラマブル・コントローラ |
JP5136770B2 (ja) * | 2008-03-13 | 2013-02-06 | オムロン株式会社 | 産業用コントローラ |
-
2011
- 2011-10-12 JP JP2011224540A patent/JP5771114B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013084169A (ja) | 2013-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5405320B2 (ja) | 仮想計算機制御装置、仮想計算機制御方法及び仮想計算機制御プログラム | |
US9778943B2 (en) | Timer based virtual processor scheduling and suspension on physical processor for use of physical processor by other processing | |
US8782643B2 (en) | Device and method for controlling communication between BIOS and BMC | |
JP2012073748A (ja) | 制御装置 | |
JP5771114B2 (ja) | コントローラ、およびタスクとラダーの処理方法 | |
JP6469323B1 (ja) | コントローラ | |
JP5834935B2 (ja) | 安全制御装置及び安全制御方法 | |
JP2008225807A (ja) | 制御装置およびそのプログラム暴走監視方法 | |
JP5053109B2 (ja) | 制御装置 | |
JP5906584B2 (ja) | 制御装置及び制御方法 | |
JP2011108140A (ja) | データ処理装置 | |
JP6731179B2 (ja) | 制御演算装置 | |
JP6396084B2 (ja) | エンジニアリング装置、エンジニアリングシステム、およびダウンロード処理方法 | |
JP2010102567A (ja) | 周期駆動タスク実行装置、周期駆動タスク実行方法及びプログラム | |
JP2010160713A (ja) | フィールド制御装置およびフィールド制御方法 | |
JP2016184315A (ja) | 電子制御装置 | |
JP2013097719A (ja) | 制御装置および制御方法 | |
JP2008204011A (ja) | マルチスレッドシステム、スレッド動作異常検知方法 | |
CN105786598B (zh) | 任务调度方法及装置 | |
JP2005107757A (ja) | プログラムの暴走検出方法およびプログラムの暴走検出装置 | |
JP7221125B2 (ja) | 電子演算装置 | |
JP7338548B2 (ja) | リアルタイム演算処理装置 | |
JP5299681B2 (ja) | プログラム検査方法 | |
CN110109743B (zh) | 一种实时进程调度方法 | |
JP2010165209A (ja) | マルチスレッドプロセッサ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150623 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150626 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5771114 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |