JP5758914B2 - 仮想計算機システム及び仮想計算機システム制御方法 - Google Patents
仮想計算機システム及び仮想計算機システム制御方法 Download PDFInfo
- Publication number
- JP5758914B2 JP5758914B2 JP2012549599A JP2012549599A JP5758914B2 JP 5758914 B2 JP5758914 B2 JP 5758914B2 JP 2012549599 A JP2012549599 A JP 2012549599A JP 2012549599 A JP2012549599 A JP 2012549599A JP 5758914 B2 JP5758914 B2 JP 5758914B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- execution state
- storage area
- execution
- hypervisor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5061—Partitioning or combining of resources
- G06F9/5077—Logical partitioning of resources; Management or configuration of virtualized resources
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/74—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
- G06F9/45558—Hypervisor-specific management and integration aspects
- G06F2009/45587—Isolation or security of virtual machine instances
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Description
<概要>
以下、本発明に係る仮想計算機システムの一実施形態として、第1プロセッサと第2プロセッサとを備え、これらのプロセッサを用いて複数のオペレーティングシステムを実行する仮想計算機システムについて説明する。
図1は、仮想計算機システム100の主要なハードウエア構成を示すブロック図である。
図3は、ある時刻t0において、マルチプロセッサLSI110上で実行されるべきものとなるプログラムモジュール(以下、単に「モジュール」という。)を示すブロック図である。
ここでは、仮想計算機システム100の行う動作のうち、特徴的な動作である、ハイパバイザ呼出処理と、ハイパバイザ呼出終了処理とについて説明する。
ハイパバイザ呼出処理は、第2プロセッサ102で実行中のオペレーティングシステム(ここでは第3OS323)によって実行制御されているタスク(ここではタスクN314)から第3OS323に対してハイパバイザ351の呼び出しルーチンの呼び出しが依頼された場合に、第2プロセッサ102での第3OS323の実行を停止させ、代わりに、第1プロセッサ101で第3OS323を実行させるという処理である。
ハイパバイザ呼出終了処理は、ハイパバイザ呼出処理によって第1プロセッサ101の実行対象になったオペレーティングシステム(ここでは第3OS323)が第1プロセッサ101によって実行されている場合において、ハイパバイザ351の呼び出しルーチンの処理が終了したときに開始される。このハイパバイザ呼出終了処理は、第1プロセッサ101で実行中の第3OS323を停止させて、停止させた第3OS323を第2プロセッサ102に実行させる処理であって、第1プロセッサと第2プロセッサとによって共同で実行される処理である。
上述の仮想計算機システム100によれば、ハイパバイザ351を実行していない第2プロセッサ102でハイパバイザ351の呼び出しルーチンが呼び出されても、ハイパバイザ351を実行している第1プロセッサ101で、そのハイパバイザ呼び出しルーチンが実行されることとなる。
<実施の形態2>
<概要>
以下、本発明に係る仮想計算機システムの一実施形態として、実施の形態1における仮想計算機システム100の一部を変形した変形仮想計算機システムについて説明する。
仮想計算機システムのハードウエア構成は、実施の形態1の係る仮想計算機システム100のハードウエア構成と同一のものである。
図8は、ある時刻t0において、マルチプロセッサLSI110上で実行されるべきものとなるモジュールを示すブロック図である。
ここでは、仮想計算機システム100の行う動作のうち、特徴的な動作である、未定義割込処理と変形ハイパバイザ呼出処理とセキュア機能呼出処理とについて説明する。
未定義割込処理は、第2プロセッサ102で実行停止中のオペレーティングシステム(ここでは第4OS824)に対する割込みが通知された場合に、第2プロセッサ102で実行中のオペレーティングシステム(ここでは第3OS823)の処理を停止させ、代わりに実行停止中のオペレーティングシステムを第2プロセッサ102で実行を再開させるという処理である。
変形ハイパバイザ呼出処理は、第2プロセッサ102で実行停止中のオペレーティングシステム(ここでは第4OS824)が存在する場合において、第2プロセッサ102で実行中のオペレーティングシステム(ここでは第3OS823)によって実行制御されているタスク(ここではタスクN314)から実行中のオペレーティングシステムに対してハイパバイザ851の呼び出しルーチンの呼び出しが依頼されたときに、第2プロセッサ102での実行中のオペレーティングシステムの実行を停止させ、代わりに、第1プロセッサ101でその実行中だったオペレーティングシステムを実行させ、さらに、第2プロセッサ102で実行停止中のオペレーティングシステムの実行を第2プロセッサ102で再開させるという処理である。
図13は、ある時刻t1において、マルチプロセッサLSI110上で実行されるべきものとなるモジュールを示すブロック図である。
前述の未定義割込処理は、第2プロセッサ102で実行中の第3OS823を実行停止させ、第2プロセッサ102で実行停止中の第4OS824を実行させるものであり、第2プロセッサ102で実行停止中の第4OS824に対する割込みが通知されることによって開始されるものであった。これに対して、例えば、第3OS823の状態退避モジュール831と第4OS824の状態退避モジュール836とが、それぞれタイマ109を用いて所定時間T2(例えば、10ms)毎に未定義割込処理と同様の処理を開始するようにしておけば、第2プロセッサ102上で、所定時間T2(例えば、10ms)周期で、第3OS823と第4OS824とを切替えて実行させることができるようになる。
上述の変形仮想計算機システムによれば、第2プロセッサ102で実行停止中のオペレーティングシステムに対する割込みが発生しても、そのオペレーティングシステムを再開させることで、その割込みに対する処理が実行されることとなる。
<補足>
以上、本発明に係る仮想計算機システムの一実施形態として、実施の形態1、実施の形態2において、2つの仮想計算機システムの例について説明したが、以下のように変形することも可能であり、本発明は上述した実施の形態で示した通りの仮想計算機システムに限られないことはもちろんである。
(1)実施の形態1において、仮想計算機システム100が2つのプロセッサを備える場合の例について説明したが、ハイパバイザを実行する少なくとも1つのプロセッサと、セキュアモジュールを実行する少なくとも1つのプロセッサとを備えていれば、プロセッサの数は、必ずしも2つに限られることはなく、例えば、プロセッサの数は、3、5、10等であっても構わない。
(2)実施の形態1において、第1プロセッサ101においてハイパバイザ351による切り換え実行制御処理対象となるオペレーティングシステムの数が2つの場合を例として説明したが、ハイパバイザ351による切り換え実行制御処理対象になることができれば、オペレーティングシステムの数は、必ずしも2つに限られる必要はなく、例えば、オペレーティングシステムの数は、3、5、10等であっても構わない。
(3)実施の形態1において、第1プロセッサ101と第2プロセッサ102と割込コントローラ103とROM104とRAM105と第1インターフェース106と第2インターフェース107と第3インターフェース108とタイマ109とが、1つのマルチプロセッサLSI110に集積されている場合の例について説明したが、これらの回路が必ずしも1つのLSIに集積されている必要はなく、マルチプロセッサLSI110によって実現される機能を実現することができれば、必ずしも1つのLSIに集積されている必要はなく、例えば、各回路がそれぞれ互いに異なる集積回路に集積されている構成であっても構わない。
(4)実施の形態1において、第1プロセッサ101と第2プロセッサ102とが、それぞれ2つの特権モードを備える構成の場合を例として説明したが、それぞれ少なくとも2つの特権モードを備えていれば、必ずしも特権モードの数は2つに限られる必要はなく、例えば、第1プロセッサ101と第2プロセッサ102とのうち、一方が3つの特権モードを備える構成であっても構わない。
(5)実施の形態1において、復元モジュール341がオペレーティングシステムの外部に設けられている構成の場合を例として説明したが、第2プロセッサ102において待機状態が解除された場合に、復元モジュール341が第2プロセッサ102によって実行されることができれば、必ずしも復元モジュール341は、オペレーティングシステムの外部に設けられている必要はなく、例えば、復元モジュール341が第3OS323の内部に設けられている構成であっても構わない。
(6)実施の形態1において、レジスタ保存領域343がオペレーティングシステムの外部に設けられている構成の場合を例として説明したが、コンテクスト更新モジュール354からアクセスすることができれば、必ずしも、レジスタ保存領域343は、オペレーティングシステムの外部に設けられている必要はなく、例えば、レジスタ保存領域343が第3OS323の内部に設けられている構成であっても構わない。
(7)実施の形態1において、セキュアプログラムは、ROM104に記憶されている暗号キーを用いて行う復号に係る処理を行う機能を有するものである場合を例として説明したが、第3者に対して秘匿すべき処理に係る機能を有するものであれば、必ずしも、ROM104に記憶されている暗号キーを用いて行う復号に係る処理を行う機能に限られる必要はなく、例えば、クレジットカードの暗証番号を管理する処理に係る機能を有するものであっても構わない。
(8)実施の形態1において、仮想計算機システム100がハードディスク装置128を備えている場合の例について説明したが、大容量外部記憶装置を備えていれば、必ずしもハードディスク装置128を備えている必要はなく、例えば、大容量フラッシュメモリを備える構成であっても構わない。
(9)以下、さらに本発明の一実施形態に係る仮想計算機システムの構成及びその変形例と各効果について説明する。
110 マルチプロセッサLSI
101 第1プロセッサ
102 第2プロセッサ
103 割込コントローラ
104 ROM
105 RAM
109 タイマ
210 ハイパバイザ/セキュアモード
220 スーパバイザモード
230 ユーザモード
321 第1OS
322 第2OS
323 第3OS
331 状態退避モジュール
332 割込通知モジュール
333 待機処理モジュール
341 復元モジュール
342 再開ポインタ格納領域
343 レジスタ保存領域
351 ハイパバイザ
352 OS切替モジュール
353 OS管理モジュール
354 コンテクスト更新モジュール
361 第1OSコンテクスト記憶領域
362 第2OSコンテクスト記憶領域
363 第3OSコンテクスト記憶領域
370 セキュアモジュール
Claims (11)
- メモリと当該メモリに接続された第1プロセッサ及び第2プロセッサとを備える仮想計算機システムであって、
前記第1プロセッサと前記第2プロセッサとは、それぞれ、下位特権モードと、当該下位特権モードよりも上位の上位特権モードとを備え、
前記メモリは、
プロセッサの実行状態に関する実行状態情報を保存する実行状態保存領域を有し、
前記仮想計算機システムは、
プロセッサ上で前記下位特権モードで実行されるオペレーティングシステムと、
前記第1プロセッサ上で前記上位特権モードで実行されるハイパバイザであり、前記第1プロセッサに、オペレーティングシステムの切替実行制御処理を、前記実行状態保存領域への実行状態情報の退避及び復元により実行させ、前記実行状態保存領域に退避されている実行状態情報を用いて前記第2プロセッサへ復元通知を行うためのハイパバイザと、
前記第2プロセッサ上で前記下位特権モードで実行される復元プログラムであり、前記復元通知を受けた前記第2プロセッサに、前記実行状態保存領域に格納された実行状態情報を前記第2プロセッサの実行状態情報として復元させるための復元プログラムとを備える
ことを特徴とする仮想計算機システム。 - 前記実行状態保存領域は、
前記第1プロセッサ及び前記第2プロセッサから前記下位特権モードではアクセス不能であり、前記第1プロセッサから前記上位特権モードでアクセス可能である第1実行状態保存領域と、
前記第2プロセッサから前記下位特権モードでアクセス可能である第2実行状態保存領域とを有し、
前記ハイパバイザは、前記第1プロセッサに、前記第1実行状態保存領域を用いて前記実行状態情報の退避及び復元を実行させるためのものであり、前記ハイパバイザは、前記第1プロセッサに、実行停止中のオペレーティングシステムを前記第2プロセッサで実行させるためのプロセッサ変更条件が成立する場合に、当該実行停止中のオペレーティングシステムに対して前記第1実行状態保存領域に退避されている実行状態情報を前記第2実行状態保存領域に設定させるためのものであり、
前記復元プログラムは、前記第2実行状態保存領域に格納された実行状態情報を前記第2のプロセッサの実行状態情報として復元させる
ことを特徴とする請求項1記載の仮想計算機システム。 - 前記ハイパバイザは、前記第1プロセッサの実行対象命令群の中に、前記第2プロセッサの前記上位特権モードで実行される必要のある処理を呼び出す部分が含まれている場合に、前記第1プロセッサで実行中のオペレーティングシステムを停止させる実行停止部を含み、
前記プロセッサ変更条件は、前記実行停止部によって、前記第1プロセッサで実行中のオペレーティングシステムが停止させられたことである
ことを特徴とする請求項2記載の仮想計算機システム。 - 前記オペレーティングシステムは複数であって、
前記複数のオペレーティングシステムのそれぞれは、前記第2プロセッサで実行中の自オペレーティングシステムを停止させるためのOS停止条件が成立する場合に、前記第2プロセッサに、前記第2プロセッサの実行状態情報を前記第2実行状態保存領域に退避させた上で待機状態へ移行させるための待機状態設定部を含む
ことを特徴とする請求項3記載の仮想計算機システム。 - 前記仮想計算機システムは、さらに、割込みコントローラを備え、
前記複数のオペレーティングシステムのそれぞれは、前記OS停止条件が成立する場合において、さらに自オペレーティングシステムを前記第1プロセッサで実行させるためのOS再開条件が成立するときに、前記第2プロセッサに、前記割込みコントローラを介して前記第1プロセッサへ複写通知割込みを通知させるための割込み通知部を含み、
前記ハイパバイザは、前記第1プロセッサに前記複写通知割込みが通知された場合に、前記第1プロセッサに、前記第2実行状態保存領域に退避されている実行状態情報を前記第1実行状態保存領域に設定させる設定部を含む
ことを特徴とする請求項4記載の仮想計算機システム。 - 前記第2実行状態保存領域は、前記複数のオペレーティングシステムのそれぞれに対応するOS対応実行状態保存領域をそれぞれ含み、
前記ハイパバイザは、前記第1プロセッサに、前記プロセッサ変更条件が成立する場合に行う、前記第2実行状態保存領域への実行状態情報の設定を、設定対象となる実行状態情報に対応するオペレーティングシステムに対応するOS対応実行状態保存領域への設定により行わせるためのものであり、
前記待機状態設定部は、前記第2プロセッサに、前記OS停止条件が成立する場合に行う、前記第2実行状態保存領域への実行状態情報の設定を、設定対象となる実行状態情報に対応するオペレーティングシステムに対応するOS対応実行状態保存領域への設定により行わせるためのものであり、
前記設定部は、前記第1プロセッサに、前記複写通知割込みが通知された場合に行う、前記第1実行状態保存領域への実行状態情報の設定を、設定対象となる実行状態情報に対応するオペレーティングシステムに対応するOS対応実行状態保存領域に退避されている実行状態情報を、前記第1実行状態保存領域に設定させることにより行わせるためのものである
ことを特徴とする請求項5記載の仮想計算機システム。 - 前記第2プロセッサは、待機状態において前記復元通知を示す割込みが通知されると、待機状態を解除して、前記復元プログラムを実行する
ことを特徴とする請求項5記載の仮想計算機システム。 - 前記メモリは、プロセッサから前記下位特権モードでアクセス可能であるアドレス保存領域を有し、
前記ハイパバイザは、前記第1プロセッサに、第1実行状態保存領域に退避されている実行状態情報を前記第2実行状態保存領域に設定させる場合に、前記第1プロセッサに、前記復元プログラムの実行開始アドレスを前記アドレス保存領域に記憶させるためのアドレス設定部を有し、
前記第2プロセッサは、前記復元プログラムの実行を、前記アドレス保存領域に設定されているアドレスを参照して行う
ことを特徴とする請求項5記載の仮想計算機システム。 - 前記復元プログラムは、前記仮想計算機システムによって実行されるオペレーティングシステムの一部として実装され、
前記メモリにおいて前記復元プログラムが格納される領域は、前記オペレーティングシステムが格納される領域に含まれる
ことを特徴とする請求項5記載の仮想計算機システム。 - 前記実行状態保存領域に保存する実行状態情報はレジスタ値である
ことを特徴とする請求項1記載の仮想計算機システム。 - メモリと当該メモリに接続された第1プロセッサ及び第2プロセッサとを備える仮想計算機システムであって、前記第1プロセッサと前記第2プロセッサとは、それぞれ、下位特権モードと、当該下位特権モードよりも上位の上位特権モードとを備え、前記メモリは、プロセッサの実行状態に関する実行状態情報を保存する実行状態保存領域を備える仮想計算機システムを制御する仮想計算機システム制御方法であって、
前記第1プロセッサ上で前記上位特権モードで、前記第1プロセッサに、オペレーティングシステムの切替実行制御処理を、前記実行状態保存領域への実行状態情報の退避及び復元により実行させ、前記実行状態保存領域に退避されている実行状態情報を用いて前記第2プロセッサへ復元通知を行うハイパバイザステップと、
前記第2プロセッサ上で前記下位特権モードで、前記復元通知を受けた前記第2プロセッサに、前記実行状態保存領域に格納された実行状態情報を前記第2プロセッサの実行状態情報として復元させる復元ステップと
を含むことを特徴とする仮想計算機システム制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012549599A JP5758914B2 (ja) | 2010-12-21 | 2011-09-07 | 仮想計算機システム及び仮想計算機システム制御方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010284490 | 2010-12-21 | ||
JP2010284490 | 2010-12-21 | ||
PCT/JP2011/005019 WO2012086106A1 (ja) | 2010-12-21 | 2011-09-07 | 仮想計算機システム及び仮想計算機システム制御方法 |
JP2012549599A JP5758914B2 (ja) | 2010-12-21 | 2011-09-07 | 仮想計算機システム及び仮想計算機システム制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2012086106A1 JPWO2012086106A1 (ja) | 2014-05-22 |
JP5758914B2 true JP5758914B2 (ja) | 2015-08-05 |
Family
ID=46313401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012549599A Active JP5758914B2 (ja) | 2010-12-21 | 2011-09-07 | 仮想計算機システム及び仮想計算機システム制御方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8898666B2 (ja) |
JP (1) | JP5758914B2 (ja) |
CN (1) | CN102770846B (ja) |
WO (1) | WO2012086106A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024071942A1 (ko) * | 2022-09-27 | 2024-04-04 | 엘지전자 주식회사 | 신호 처리 장치 및 이를 구비하는 차량용 디스플레이 장치 |
WO2024071944A1 (ko) * | 2022-09-27 | 2024-04-04 | 엘지전자 주식회사 | 신호 처리 장치 및 이를 구비하는 차량용 디스플레이 장치 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8701189B2 (en) | 2008-01-31 | 2014-04-15 | Mcafee, Inc. | Method of and system for computer system denial-of-service protection |
US8694738B2 (en) | 2011-10-11 | 2014-04-08 | Mcafee, Inc. | System and method for critical address space protection in a hypervisor environment |
US9069586B2 (en) * | 2011-10-13 | 2015-06-30 | Mcafee, Inc. | System and method for kernel rootkit protection in a hypervisor environment |
US8973144B2 (en) | 2011-10-13 | 2015-03-03 | Mcafee, Inc. | System and method for kernel rootkit protection in a hypervisor environment |
US9904564B2 (en) * | 2011-11-15 | 2018-02-27 | Red Hat Israel, Ltd. | Policy enforcement by hypervisor paravirtualized ring copying |
US9569223B2 (en) * | 2013-02-13 | 2017-02-14 | Red Hat Israel, Ltd. | Mixed shared/non-shared memory transport for virtual machines |
JP6081300B2 (ja) * | 2013-06-18 | 2017-02-15 | 株式会社東芝 | 情報処理装置及びプログラム |
JP6117068B2 (ja) * | 2013-09-20 | 2017-04-19 | 株式会社東芝 | 情報処理装置、およびプログラム |
JP6129702B2 (ja) * | 2013-09-24 | 2017-05-17 | 株式会社東芝 | 情報処理装置、情報処理システム、プログラム |
US10162663B2 (en) * | 2014-02-17 | 2018-12-25 | Hitachi, Ltd. | Computer and hypervisor-based resource scheduling method |
CN104216777B (zh) * | 2014-08-29 | 2017-09-08 | 宇龙计算机通信科技(深圳)有限公司 | 双系统电子装置及终端 |
US9703951B2 (en) | 2014-09-30 | 2017-07-11 | Amazon Technologies, Inc. | Allocation of shared system resources |
US9378363B1 (en) * | 2014-10-08 | 2016-06-28 | Amazon Technologies, Inc. | Noise injected virtual timer |
US9754103B1 (en) | 2014-10-08 | 2017-09-05 | Amazon Technologies, Inc. | Micro-architecturally delayed timer |
US9864636B1 (en) | 2014-12-10 | 2018-01-09 | Amazon Technologies, Inc. | Allocating processor resources based on a service-level agreement |
US9491112B1 (en) | 2014-12-10 | 2016-11-08 | Amazon Technologies, Inc. | Allocating processor resources based on a task identifier |
US9286105B1 (en) | 2015-03-16 | 2016-03-15 | AO Kaspersky Lab | System and method for facilitating joint operation of multiple hypervisors in a computer system |
CN107408034B (zh) * | 2015-03-23 | 2022-02-18 | 英特尔公司 | 执行上下文迁移方法和装置 |
US9904580B2 (en) * | 2015-05-29 | 2018-02-27 | International Business Machines Corporation | Efficient critical thread scheduling for non-privileged thread requests |
US10243746B2 (en) | 2017-02-27 | 2019-03-26 | Red Hat, Inc. | Systems and methods for providing I/O state protections in a virtualized environment |
US10824725B2 (en) * | 2017-03-21 | 2020-11-03 | Mcafee, Llc | Automatic detection of software that performs unauthorized privilege escalation |
US10209977B2 (en) * | 2017-05-10 | 2019-02-19 | Oath Inc. | Device management system with a restore prevention utility |
EP3435270B1 (de) * | 2017-07-27 | 2020-09-23 | Siemens Aktiengesellschaft | Vorrichtung und verfahren zum kryptographisch geschützten betrieb einer virtuellen maschine |
US11362895B2 (en) * | 2020-02-10 | 2022-06-14 | Nokia Solutions And Networks Oy | Automatic configuration of an extended service appliance for network routers |
JP7383589B2 (ja) * | 2020-09-23 | 2023-11-20 | 株式会社東芝 | 情報処理装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04213733A (ja) * | 1990-12-12 | 1992-08-04 | Nec Corp | 仮想プロセッサ方式 |
JP2004234114A (ja) * | 2003-01-28 | 2004-08-19 | Toshiba Corp | 計算機システム、計算機装置、オペレーティングシステムの移送方法及びプログラム |
JP2006099333A (ja) * | 2004-09-29 | 2006-04-13 | Sony Corp | 情報処理装置、プロセス制御方法、並びにコンピュータ・プログラム |
WO2008152790A1 (ja) * | 2007-06-12 | 2008-12-18 | Panasonic Corporation | マルチプロセッサ制御装置、マルチプロセッサ制御方法及びマルチプロセッサ制御回路 |
JP2009514104A (ja) * | 2005-10-25 | 2009-04-02 | セキュア64・ソフトウェア・コーポレイション | セキュアな仮想マシンモニタ |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1013315B (it) | 1973-05-31 | 1977-03-30 | Honeywell Inf Systems | Perfezionamento nei virtualizzatori per elaboratori elettronici di dati |
US6496847B1 (en) * | 1998-05-15 | 2002-12-17 | Vmware, Inc. | System and method for virtualizing computer systems |
JP4072271B2 (ja) * | 1999-02-19 | 2008-04-09 | 株式会社日立製作所 | 複数のオペレーティングシステムを実行する計算機 |
US7073059B2 (en) | 2001-06-08 | 2006-07-04 | Hewlett-Packard Development Company, L.P. | Secure machine platform that interfaces to operating systems and customized control programs |
US7503049B2 (en) * | 2003-05-29 | 2009-03-10 | Panasonic Corporation | Information processing apparatus operable to switch operating systems |
EP1688816A4 (en) * | 2003-11-28 | 2012-04-25 | Panasonic Corp | DATA PROCESSING DEVICE |
JP4345630B2 (ja) * | 2004-09-29 | 2009-10-14 | ソニー株式会社 | 情報処理装置、割り込み処理制御方法、並びにコンピュータ・プログラム |
US7904903B2 (en) * | 2005-06-30 | 2011-03-08 | Intel Corporation | Selective register save and restore upon context switch using trap |
US20070106986A1 (en) | 2005-10-25 | 2007-05-10 | Worley William S Jr | Secure virtual-machine monitor |
US7434003B2 (en) * | 2005-11-15 | 2008-10-07 | Microsoft Corporation | Efficient operating system operation on a hypervisor |
JP3976065B2 (ja) * | 2006-01-16 | 2007-09-12 | セイコーエプソン株式会社 | マルチプロセッサシステム及びマルチプロセッサシステムの割込み制御方法をコンピュータに実行させるためのプログラム |
JP4033215B2 (ja) * | 2006-01-31 | 2008-01-16 | セイコーエプソン株式会社 | マルチプロセッサシステム及びマルチプロセッサシステムの制御方法をコンピュータに実行させるためのプログラム |
US8296775B2 (en) * | 2007-01-31 | 2012-10-23 | Microsoft Corporation | Efficient context switching of virtual processors by managing physical register states in a virtualized environment |
US7996663B2 (en) * | 2007-12-27 | 2011-08-09 | Intel Corporation | Saving and restoring architectural state for processor cores |
US8468533B2 (en) * | 2008-04-28 | 2013-06-18 | Panasonic Corporation | Virtual machine control device, method, and program wherein a switching task used to switch to the highest priority virtual machines is the highest priority task in the current virtual machine and the virtual machine that is the switching target |
JP4871948B2 (ja) * | 2008-12-02 | 2012-02-08 | 株式会社日立製作所 | 仮想計算機システム、仮想計算機システムにおけるハイパバイザ、及び仮想計算機システムにおけるスケジューリング方法 |
US8219990B2 (en) * | 2009-05-28 | 2012-07-10 | Novell, Inc. | Techniques for managing virtual machine (VM) states |
US8413146B1 (en) * | 2010-11-05 | 2013-04-02 | Symantec Corporation | Hypervisor assisted single instance data access by multiple virtual machines |
-
2011
- 2011-09-07 CN CN201180010418.5A patent/CN102770846B/zh active Active
- 2011-09-07 US US13/577,311 patent/US8898666B2/en active Active
- 2011-09-07 WO PCT/JP2011/005019 patent/WO2012086106A1/ja active Application Filing
- 2011-09-07 JP JP2012549599A patent/JP5758914B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04213733A (ja) * | 1990-12-12 | 1992-08-04 | Nec Corp | 仮想プロセッサ方式 |
JP2004234114A (ja) * | 2003-01-28 | 2004-08-19 | Toshiba Corp | 計算機システム、計算機装置、オペレーティングシステムの移送方法及びプログラム |
JP2006099333A (ja) * | 2004-09-29 | 2006-04-13 | Sony Corp | 情報処理装置、プロセス制御方法、並びにコンピュータ・プログラム |
JP2009514104A (ja) * | 2005-10-25 | 2009-04-02 | セキュア64・ソフトウェア・コーポレイション | セキュアな仮想マシンモニタ |
WO2008152790A1 (ja) * | 2007-06-12 | 2008-12-18 | Panasonic Corporation | マルチプロセッサ制御装置、マルチプロセッサ制御方法及びマルチプロセッサ制御回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024071942A1 (ko) * | 2022-09-27 | 2024-04-04 | 엘지전자 주식회사 | 신호 처리 장치 및 이를 구비하는 차량용 디스플레이 장치 |
WO2024071944A1 (ko) * | 2022-09-27 | 2024-04-04 | 엘지전자 주식회사 | 신호 처리 장치 및 이를 구비하는 차량용 디스플레이 장치 |
Also Published As
Publication number | Publication date |
---|---|
CN102770846B (zh) | 2016-08-31 |
WO2012086106A1 (ja) | 2012-06-28 |
US20120331464A1 (en) | 2012-12-27 |
JPWO2012086106A1 (ja) | 2014-05-22 |
US8898666B2 (en) | 2014-11-25 |
CN102770846A (zh) | 2012-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5758914B2 (ja) | 仮想計算機システム及び仮想計算機システム制御方法 | |
EP3706361B1 (en) | Loading and virtualizing cryptographic keys | |
EP2372548B1 (en) | Virtual machine monitor and scheduling method thereof | |
JP4345630B2 (ja) | 情報処理装置、割り込み処理制御方法、並びにコンピュータ・プログラム | |
US7853743B2 (en) | Processor and interrupt controlling method | |
WO2012147252A1 (ja) | 仮想計算機システム、仮想計算機制御方法、仮想計算機制御プログラム、及び半導体集積回路 | |
US20180081712A1 (en) | Information processing apparatus, information processing method, and computer program product | |
EP3602290B1 (en) | Cooperative virtual processor scheduling | |
JPWO2012102002A1 (ja) | 仮想計算機システム、仮想計算機制御方法、仮想計算機制御プログラム、記録媒体、及び集積回路 | |
US8881265B2 (en) | Computer system, computer system control method, computer system control program, and integrated circuit | |
TW200937294A (en) | Task processor | |
US10963250B2 (en) | Selectively suppressing time intensive instructions based on a control value | |
US7797473B2 (en) | System for executing system management interrupts and methods thereof | |
US8135960B2 (en) | Multiprocessor electronic circuit including a plurality of processors and electronic data processing system | |
US11726811B2 (en) | Parallel context switching for interrupt handling | |
JP5637934B2 (ja) | 仮想化装置、仮想化装置制御方法、仮想化装置制御プログラム | |
Goel et al. | Android OS CASE STUDY | |
JPS62276634A (ja) | 仮想計算機システム | |
JP2001014177A (ja) | 非同期データ入出力処理方法およびそのプログラム記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140221 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20140606 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20140606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150407 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150417 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150512 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150604 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5758914 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313133 |
|
SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z02 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |