JP5757628B2 - 界面層削減方法、高誘電率ゲート絶縁膜の形成方法、高誘電率ゲート絶縁膜、高誘電率ゲート酸化膜、及び高誘電率ゲート酸化膜を有するトランジスタ - Google Patents

界面層削減方法、高誘電率ゲート絶縁膜の形成方法、高誘電率ゲート絶縁膜、高誘電率ゲート酸化膜、及び高誘電率ゲート酸化膜を有するトランジスタ Download PDF

Info

Publication number
JP5757628B2
JP5757628B2 JP2011544252A JP2011544252A JP5757628B2 JP 5757628 B2 JP5757628 B2 JP 5757628B2 JP 2011544252 A JP2011544252 A JP 2011544252A JP 2011544252 A JP2011544252 A JP 2011544252A JP 5757628 B2 JP5757628 B2 JP 5757628B2
Authority
JP
Japan
Prior art keywords
metal
film
dielectric constant
oxide film
high dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011544252A
Other languages
English (en)
Other versions
JPWO2011068096A1 (ja
Inventor
直人 梅澤
直人 梅澤
知京　豊裕
豊裕 知京
生田目　俊秀
俊秀 生田目
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute for Materials Science
Original Assignee
National Institute for Materials Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute for Materials Science filed Critical National Institute for Materials Science
Priority to JP2011544252A priority Critical patent/JP5757628B2/ja
Publication of JPWO2011068096A1 publication Critical patent/JPWO2011068096A1/ja
Application granted granted Critical
Publication of JP5757628B2 publication Critical patent/JP5757628B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Description

本発明は、界面層削減方法、高誘電率ゲート絶縁膜の形成方法、高誘電率ゲート絶縁膜、高誘電率ゲート酸化膜、及び高誘電率ゲート酸化膜を有するトランジスタに関し、特に固体界面の構造を制御する方法及びゲートスタックの構造に関する。
集積回路上の素子の微細化に伴い、ゲート絶縁膜として従来使用されてきたシリコン酸化物に代わって、ＨｆＯ２やＬａ２Ｏ３等の高誘電率の酸化膜が使用されるようになってきた。
そのような高誘電率の酸化膜をＳｉやＧｅなどの基板上に製膜すると、両者の界面にＳｉＯｘやＧｅＯｘなどの界面層が形成され、実効的な誘電率が低くなってしまう事が問題となっている。界面層は、高温で成膜プロセスを行うと成膜中に形成され、また低温で高誘電率膜を堆積させても、その後のアニールの過程で高誘電率膜を通して与えられる酸素によってやはり界面層ができてしまう。
このような高誘電率膜としては例えばＨｆＯ２が使用される。ＨｆＯ２にＴｉを添加することによってその誘電率を更に高くしようという試みがなされたが（例えば非特許文献１）、これは界面層による前記問題を本質的に解決するものではない。
Ｌａ２Ｏ３をキャッピング層としてＨｆＯ２の上に積載する研究も過去に行われた（例えば非特許文献２）。しかし、この従来技術は電極の実効的な仕事関数を変化させてしきい値電圧を制御するものであり、界面層による前記問題を解決するためのものではない。
更に、Ａｌ２Ｏ３をＨｆＯ２の上にキャッピングして酸素の侵入を抑える試みもなされた（例えば非特許文献３）。この従来技術は酸化膜の外部から内部への酸素拡散を抑えるものであるため、いったん界面層が形成されると（上述したように、界面層は簡単に形成されてしまう）、このようなキャッピングを行っても前記問題の解決にはならない。
更に、Ｔｉ、ＡｌＮをＨｆＯ２等の高誘電率膜の上にキャッピングすることによって、高誘電率膜を介して下層の界面層から酸素を吸収することも試みられた（例えば非特許文献４、５）。しかしながら、このようにして界面層から酸素を引抜くと、高誘電率膜からも酸素を引抜くことになり、これにより高誘電率膜中の酸素空孔が増えてしまう。高誘電率膜中の酸素空孔はデバイスの信頼性を劣化させる要因になるため、界面層の問題をこの方法によって解決するのは好ましくない。
また、ＧａＡｓなどのＩＩＩ−Ｖ系化合物半導体の場合には、高誘電率膜とＧａＡｓなどとの界面に多数の界面欠陥が形成されてしまうという問題があり、そのような界面欠陥を除去するためにＳｉ／ＳｉＮｘ、Ｇｅ、Ｇａ２Ｏ３などの層を意図的に挿入する（例えば非特許文献６〜８）。これらの挿入された層が酸化された場合（当初から酸化物層を挿入する場合にはそのような層自体）にも上に述べたものと同じ問題が起こり、これらの半導体で作製されるデバイスの性能向上の妨げとなっていた。
本発明は、高誘電率の膜の特性を劣化させることなくその下にすでに形成されている界面層を薄くすることによって、界面層による上述の問題を解決することをその課題とする。
本発明は、多価金属酸化物を高誘電体酸化膜上に積載することで、前記課題を達成する。
本発明の一側面によれば、以下の界面層削減方法が与えられる。
即ち、（ａ）半導体層上に、界面層としての前記半導体の酸化膜を形成するステップと、（ｂ）前記界面層上に、第１の金属の酸化物の膜を形成するステップと、（ｃ）アニール処理を行うことにより、前記界面層の厚みを増膜させるステップと、（ｄ）前記第１の金属の酸化物の膜上に、前記第１の金属よりも価数が大きく、かつ、化学量論的組成よりも酸素が欠損している第２の金属の酸化物の膜を形成することにより、増膜された前記界面層の厚みを削減させるステップとを有する界面層削減方法である。
前記第２の金属の酸化物の膜を形成するステップは、前記第１の金属の酸化物の膜上に前記第２の金属の酸化物を蒸着するステップを有してよい。
前記第２の金属の酸化物の膜を形成するステップは、以下のステップ（ｄ−１）及び（ｄ−２）を有してよい。
（ｄ−１）前記第１の金属の酸化物の膜上に前記第２の金属の膜を形成するステップ。
（ｄ−２）前記第２の金属の膜を酸化するステップ。
前記半導体層の形成材料はシリコンであり、前記界面層は酸化シリコンであってよい。
前記第１の金属の酸化物は酸化シリコンよりも大きな誘電率を有してよい。
前記半導体層の形成材料はＩＩＩ−Ｖ系化合物半導体であってよい。
前記第１の金属はハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）及びチタン（Ｔｉ）から選ばれた少なくとも１種類の金属であり、前記第２の金属はタンタル（Ｔａ）、ニオブ（Ｎｂ）及びバナジウム（Ｖ）から選ばれた少なくとも１種類の金属であってよい。
（ｅ）前記第１の金属の酸化物膜上に形成された前記第２の金属の酸化物の膜の少なくとも一部を除去するステップを設けてよい。
本発明の更に他の側面によれば、前記のいずれかの界面層削減方法を使用して高誘電率ゲート絶縁膜を形成する高誘電率ゲート絶縁膜の形成方法が与えられる。
本発明の更に他の側面によれば、前記の何れかの界面層削減方法により作製された高誘電率ゲート絶縁膜が与えられる。
本発明の更に他の側面によれば、第１の金属の酸化物と、前記第１の金属の酸化物中に拡散され、前記第１の金属よりも大きな価数を有する少なくとも１種類の金属である第２の金属とを含む高誘電率ゲート酸化膜であって、前記第１の金属の酸化物は、前記高誘電率ゲート酸化膜の下にある半導体層または前記半導体層と前記高誘電率ゲート酸化膜との間に設けられた層の酸化物よりも大きな誘電率を有する少なくとも１種類の金属の酸化物である、高誘電率ゲート酸化膜が与えられる。
前記半導体層の形成材料はシリコンであり、第１の金属の酸化物は酸化シリコンよりも大きな誘電率を有する少なくとも１種類の金属の酸化物であってよい。
前記第１の金属はハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）及びチタン（Ｔｉ）から選ばれた少なくとも１種類の金属であり、前記第２の金属はタンタル（Ｔａ）、ニオブ（Ｎｂ）及びバナジウム（Ｖ）から選ばれた少なくとも１種類の金属であってよい。
前記第１の金属の酸化物は酸化ハフニウムであり、前記第２の金属はタンタルであってよい。
前記タンタルの濃度は１０２０〜１０２２個／ｃｍ３であってよい。
本発明の更に他の側面によれば、前記の何れかに記載の高誘電率ゲート酸化膜を有するトランジスタが与えられる。
本発明によれば、前記課題を解決することができ、界面層の厚さを削減することができるので、高誘電体酸化膜をゲート絶縁膜として使用したデバイスにおいて、ゲート絶縁膜の実効誘電率を高い値に維持することができる。
本発明の実施例と比較例の層構造を比較したＴＥＭ写真。 比較例の層構造における構成元素を示すＳＩＭＳ測定結果の図。 実施例１の層構造における構成元素を示すＳＩＭＳ測定結果の図。 ＨｆＯ２上へのＴａ２Ｏ５−ｘ積載効果を理論的に説明する図（１）。 ＨｆＯ２上へのＴａ２Ｏ５−ｘ積載効果を理論的に説明する図（２）。 ＨｆＯ２中の欠陥密度をフェルミエネルギーの関数としてプロットした図。 本発明の実施例によるＣＭＯＳ構造の作製方法を説明する図。 本発明の実施例によるＣＭＯＳ構造の作製方法を説明する図。 本発明の実施例によるＣＭＯＳ構造の作製方法を説明する図。 本発明の実施例によるＣＭＯＳ構造の作製方法を説明する図。 本発明の実施例によるＣＭＯＳ構造の作製方法を説明する図。 本発明の実施例によるＣＭＯＳ構造の作製方法を説明する図。 本発明の実施例によるＣＭＯＳ構造の作製方法を説明する図。 本発明の実施例によるＣＭＯＳ構造の作製方法を説明する図。 本発明の実施例によるＣＭＯＳ構造の作製方法を説明する図。 本発明の実施例によるＣＭＯＳ構造の作製方法を説明する図。
以下、図面に基づいて本発明の実施例を詳細に説明する。以下の実施例ではわかりやすさのため具体的な例によって説明を行うが、これらの例は単なる例示であり、本発明の技術的範囲は特許請求の範囲の各請求項を最も広く解釈したものと理解されなければならない。
［実施例１］
ここでは、本発明による界面層厚さの低減効果を奏する実施例を、従来技術に基づく比較例と対比しながら説明する。
図１の写真の右半分は、本発明の一実施例によって作製された層構造の断面のＴＥＭ（透過型電子顕微鏡）写真である。この層構造の作製に当たってはＳｉ基板の上に薄い酸化シリコン（ＳｉＯ２）膜を作製した上に、酸化ハフニウム（ＨｆＯ２）膜を作製した。その後、ＨｆＯ２膜の上に酸化タンタル（Ｔａ２Ｏ５−ｘ）膜を作製した（Ｔａ２Ｏ５ではなくＴａ２Ｏ５−ｘとした理由は後述する）。
上に述べた層構造のより具体的な作成方法は以下の通りであった。
（１）薄い酸化シリコン膜
希釈フッ酸溶液で前記Ｓｉ基板表面の自然酸化膜を除去した後に、９５０℃以上の高温度熱処理酸化方法で処理し、前記薄い酸化シリコン膜を作製した。なお、シリコン（Ｓｉ基板）をあらかじめ酸化し、前記薄い酸化シリコン層を作製するのは、前記酸化ハフニウム膜（第１の金属の酸化物の膜）との間に欠陥の少ない良好な界面を形成するためであり、本発明によれば、後工程のＰＤＡ（Ｐｏｓｔ Ｄｅｐｏｓｉｔｉｏｎ Ａｎｎｅａｌｉｎｇ）処理において増膜する界面層としての前記酸化シリコン膜の厚みを削減することができる。
（２）酸化ハフニウム膜（第１の金属の酸化物の膜）
酸素原料としてＨ２Ｏを、ハフニウム原料としてＴＥＭＡＨｆ（Ｔｅｔｒａｋｉｓ−Ｅｔｈｙｌｍｅｔｈｙｌａｍｉｄｏ−Ｈａｆｎｉｕｍ：Ｈｆ（ＮＥｔＭｅ）４）を用いて、原子層制御成膜（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって、前記酸化シリコン膜上に酸化ハフニウム膜を堆積した。その後、堆積された膜中の欠陥などを低減させるべく１,０５０℃でＰＤＡ（Ｐｏｓｔ Ｄｅｐｏｓｉｔｉｏｎ Ａｎｎｅａｌｉｎｇ）処理を施した。
（３）酸化タンタル膜（第２の金属の酸化物の膜）
酸化タンタルターゲットを用いた低酸素分圧化のパルスレーザ蒸着（Ｐｕｌｓｅｄ Ｌａｓｅｒ ｄｅｐｏｓｉｔｉｏｎ）法で、前記酸化ハフニウム膜上に酸素欠損型の前記酸化タンタル（Ｔａ２Ｏ５−ｘ）膜を約５ｎｍ堆積した。
なお、前記酸化タンタル膜におけるタンタルの濃度は、１０２０〜１０２２個／ｃｍ３であることが好ましい。
前記タンタルの濃度が、１０２０個／ｃｍ３未満であると、前記酸化ハフニウム膜（第１の金属の酸化物の膜）中へのタンタルの拡散が不十分となることがあり、１０２２個／ｃｍ３を超えると、前記酸化ハフニウム膜から酸素を吸収してしまうため、前記酸化ハフニウム膜中に欠陥が増えて膜質が劣化することがある。
なお、図２（ａ）及び（ｂ）に示したように、前記酸化タンタル膜の上には更に酸化シリコン膜が置かれている。この酸化シリコン膜は、図２（ａ）及び（ｂ）にその結果を示すバックサイドＳＩＭＳ分析を行う際の試料作製に耐える強度を持つように、保護膜として堆積されたものである。従って、この酸化シリコン膜は単に測定の都合上設けられたものであって、本発明それ自体には無関係であることに注意しなければならない。また、以下に述べる比較例においても、同じ目的で酸化ハフニウム膜上に酸化シリコン膜が堆積されている。
［比較例］
Ｔａ２Ｏ５−ｘ膜を設けないこと以外は、実施例１の層構造と同じ方法により、比較例に係る層構造を作製した。実施例１の写真と同一の条件で作製したＴＥＭ写真を図１の左側に示す。
［実施例１と比較例の対比］
図２（ａ）及び図２（ｂ）に、比較例の層構造（図２（ａ））と実施例１の層構造（図２（ｂ））のＳＩＭＳ（二次イオン質量分析）測定結果のグラフを示す。これらのグラフからわかるように、実施例１の層構造のグラフでは、ＨｆＯ２膜の上に積載（堆積）されたＴａ２Ｏ５−ｘ膜からＴａがＨｆＯ２中に拡散している様子がわかる。逆にＨｆもＴａ２Ｏ５−ｘ膜側に拡散しているため、Ｔａ２Ｏ５−ｘ膜中ではその右端（図１のＴＥＭ写真では上）でもかなりの量のＨｆが存在している。図１の右側においてＨｆＯ２の上の層が全てＴａＨｆＯｘと表記されているのはこのような状況を表すためである。
図１の２つのＴＥＭ写真を比較するとわかるように、界面層（ＳｉＯｘと表記されている箇所。界面層を構成する酸化シリコン中の酸素が化学量論組成であるＳｉＯ２よりも少ないことがあるため、このように表記している）の厚さが、比較例の１．６ｎｍに対して、実施例１ではＴａ２Ｏ５−ｘを積載したことで１．２〜１．４ｎｍと薄くなっている。
この作用は、Ｔａ２Ｏ５−ｘ膜を積載する過程で界面層中の酸素がＨｆＯ２膜側に引抜かれることにより起こるものである。
これを図３から図５を参照して理論に基づいて説明する。
図３において、ＴａがＨｆＯ２中に拡散してＨｆサイトを置換すると、電子がバンドギャップ中の高い準位に誘起される。これはＴａの価数がＨｆの価数よりも大きいためである。このような高い準位を占有した電子はエネルギー的に不安定なため、低い準位に移ろうとするが、図３の上に示すように、価電子帯はすでに占有されているので、このままでは移動する事ができない。即ち、ＴａがＨｆサイトを置換（ＴａＨｆ）すると、電子はバンドギャップ中の高い準位に誘起されるので不安定である。ところが、格子間酸素が形成されると、図４の上に示すように、価電子帯近傍に非占有準位が形成されるので、電子の移動が起り、系全体が安定化する。即ち、格子間酸素（Ｏｉ）が形成されることで、電子は低い準位に移動することができ、安定化する。
ＴａがＨｆＯ２中に拡散することによって格子間酸素の形成（酸素の吸収）が促進されるため、近接するＳｉＯｘ層から酸素が引き抜かれてＨｆＯ２中に拡散する。このことがＳｉＯｘ界面層の膜厚減少に貢献していると考えられる。図３及び図４の下半分に、上半分の電子状態に対応する界面構造と原子の拡散を示した概念図を示す。
下記に欠陥密度の計算方法を示す。例としてＨｆＯ２単斜晶（ｍｏｎｏｃｌｉｎｉｃ ｃｒｙｓｔａｌ）９６原子中１個のＨｆをＴａで置換した欠陥（置換Ｔａ）の密度の計算手順を示す。第一原理計算によって、欠陥を導入した結晶の構造を緩和し、その全エネルギーを見積もり、欠陥の無い場合との全エネルギーの差を取る。次に、ＨｆとＴａの化学ポテンシャルをそれぞれＨｆＯ２とＴａ２Ｏ５の生成エンタルピーの実験値（非特許文献９参照）から見積もる。酸素の化学ポテンシャルはＳｉＯ２とＳｉのバルクの全エネルギーの差から求める。
これはＨｆＯ２がＳｉ基板上に成膜されることを考慮するためである。よって形成エネルギーはフェルミエネルギーのみの関数として表される。この形成エネルギーを使って下記の数式のうち下枠内の式から欠陥密度を計算する。温度は１,０００℃に設定した。
図５は、前記欠陥密度の計算方法により、ＨｆＯ２中欠陥密度をフェルミエネルギーの関数としてプロットした結果である。なお、図５においては、フェルミ準位の上昇と格子間酸素の増加の関係が示されている。Ｔａが添加されていないときには、正に帯電した酸素空孔（ＶＯ ２＋）と負に帯電した格子間酸素（Ｏｉ ２−）の密度が一致するところで電荷中性が保たれる。この点がＨｆＯ２固有のフェルミ準位であると考えられる（εＦ ｉｎｔｒｉｎｓｉｃ）。一方、Ｔａが添加された場合には、ＶＯ ２＋の濃度よりもＴａ１＋の濃度が大きくなるので、Ｔａ１＋の濃度がＯｉ ２−の濃度の２倍になったところで電荷中性が満たされる。この条件によって決まるフェルミ準位（εＦ ｅｘｔｒｉｎｓｉｃ）はεＦ ｉｎｔｒｉｎｓｉｃよりも高エネルギー側に位置しているので、Ｔａ添加によってフェルミ準位が上方にシフトしたことになる。その結果、格子間酸素の密度が上昇し、酸素空孔の密度が減少していることが見てわかる。つまり、Ｔａ添加によってＨｆＯ２中の酸素密度が上昇することを意味している。この計算結果は図３及び図４を参照して説明した本発明の作用の理論的解釈を裏付けるものである。
ここで非特許文献４、５との相違を説明する。これらの従来技術においては高誘電体膜にキャッピングした膜が高誘電体膜からも酸素を引抜くために、すでに説明したようにデバイスの信頼性劣化という問題点を引き起こす。これに対して、本発明においては上述した説明からも明らかなように、高誘電体膜自身が酸素を吸収するので高誘電体膜に酸素空孔はできず、信頼性の低下をもたらすことはない。
なお、ＨｆＯ２中にＴａが拡散することで酸素を周囲から引き抜く際、この引抜きがＴａ２Ｏ５側からはできるだけ起こらないようにすることが好ましい。Ｔａ酸化物の成膜に当たって酸素が過剰な状態の酸化物膜ができると、これが酸素の供給源として機能し、ＳｉＯｘ側からの酸素引抜き量が減少する。この現象を抑止するため、成膜に当たってはＴａ酸化物の化学量論的な組成Ｔａ２Ｏ５から酸素が欠損したＴａ２Ｏ５−ｘの膜となるようにすべきである。
また、最初からＴａとＨｆを混ぜながら成膜すると、雰囲気中の酸素と熱平衡を満たしてしまうので、ＳｉＯｘから酸素を引き抜く効果が失われてしまう。よって今回のように還元した、すなわち酸素欠損のあるＴａ２Ｏ５−ｘをＨｆＯ２の上に成膜する必要がある。
本発明によってゲート絶縁膜を作成する場合には、ＨｆＯ２層の上に載積したＴａ２Ｏ５−ｘ層もゲート絶縁膜として機能するために、このままではゲート絶縁膜の厚みが増大する。この厚みがゲート絶縁膜として要求される厚みを超えている場合には、Ｔａ２Ｏ５−ｘ層（実際には上述のようにＴａとＨｆが混ざり合ったＴａＨｆＯｘ層となっている）側の少なくとも一部を湿式エッチング等によって取り除く。上述のようにして作製された層構造においては、Ｔａ２Ｏ５層側はアモルファスであるのに対してＨｆＯ２層側は結晶化しているため、ＨｆＯ２層自体がエッチングのストッパの役割を果たすため、前記エッチングの制御は容易である。
本発明によって得られる効果は、積載酸化物の金属元素であるＴａの価数がＨｆの価数である４価よりも大きい事に起因している。従って、本発明はＨｆＯ２とＴａ２Ｏ５−ｘの組み合わせに限定されるものではなく、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２などの４価の金属酸化物とＴａ２Ｏ（５−ｘ）、Ｎｂ２Ｏ５−ｘ、Ｖ２Ｏ５−ｘなどの５価の金属酸化物の組み合わせであれば同様の効果が得られることが予想される。また、それぞれの膜が１種類の金属の酸化物である必要はなく、それぞれ前記条件を満足する複数の金属の酸化物で構成されていても同様の効果が発揮される。例えば、ＨｆＯ２単独ではなくＨｆＯ２とＴｉＯ２の固溶体で高誘電体膜を作製することもできる。積載酸化物側も同様である。
更に、実施例１では半導体としてシリコンを例示して説明しているが、シリコン以外の半導体、例えばゲルマニウム（Ｇｅ）やガリウムヒ素（ＧａＡｓ）などの各種の化合物半導体に対しても、本発明は高誘電体とこれら半導体の間に形成されるこれらの半導体の酸化物あるいは誘電体とこれら半導体間に挿入される、例えばＳｉ／ＳｉＮｘ、Ｇｅ、Ｇａ２Ｏ３などの他の層（界面欠陥削減層）が酸化されることによって形成される界面層の削減に効果を発揮する。
［実施例２］
以下に、本発明をｎチャネル型およびｐチャネル型ＭＯＳトランジスタから構成されるＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）集積回路の製造方法に適用した実施例を、図６〜図１５を参照して説明する。実際には半導体基板上には多数のトランジスタが作成されるが、説明をわかりやすくするため、以下の実施例ではｎチャネル型ＭＯＳトランジスタとｐチャネル型ＭＯＳトランジスタを夫々１つずつ作製するものとして説明を進める。
まず、図６に示すように、例えばｐ型の単結晶シリコンからなる半導体基板（以下、基板という）６０１の主面に周知のＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）技術を用いて素子分離溝６０２を形成する。
続いて、基板６０１のｎチャネル型ＭＯＳトランジスタ形成領域（図の左半分。以降の図でも同様）にホウ素をイオン注入し、ｐチャネル型ＭＯＳトランジスタ形成領域（図の右半分。以降の図でも同様）にリンをイオン注入する。次いで、基板６０１のｎＭＯＳ形成領域とｐＭＯＳ形成領域とに、ＭＯＳトランジスタのしきい値電圧を調整するための不純物をイオン注入する。さらに、基板６０１を熱処理し、前記不純物を基板６０１中に拡散させることによって、基板６０１の主面にｐ型ウエル６０３およびｎ型ウエル６０４を形成する。
続いて、図７に示すように、ｎＭＯＳ形成領域のｐ型ウエル６０３とｐＭＯＳ形成領域のｎ型ウエル６０４のそれぞれの表面に、酸化シリコン（ＳｉＯ２）からなる界面層を形成した上に酸化ハフニウム（ＨｆＯ２）からなるゲート絶縁膜７０１を形成する。なお、トランジスタ特性向上のため、欠陥低減用の極薄（例えば０．３〜０．５ｎｍ程度）の酸化シリコンの界面層が酸化ハフニウムとシリコンの界面に設けられるので、ここでも実施例１と同様な層構造を作製した。
前記酸化シリコン膜は、例えば、希釈フッ酸溶液でＳｉ基板表面の自然酸化膜を除去した後に、９５０℃以上の高温度熱処理酸化方法で作製する。続いて、前記酸化ハフニウム膜は、例えば、Ｈ２ＯのＯ（酸素）原料とＴＥＭＡＨｆ（Ｔｅｔｒａｋｉｓ−Ｅｔｈｙｌｍｅｔｈｙｌａｍｉｄｏ−Ｈａｆｎｉｕｍ：Ｈｆ（ＮＥｔＭｅ）４）のＨｆ（ハフニウム）原料を用いた原子層制御成膜（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって堆積した後、その膜中の欠陥などを低減させるべく７００℃以上のＰＤＡ（Ｐｏｓｔ Ｄｅｐｏｓｉｔｉｏｎ Ａｎｎｅａｌｉｎｇ）が施されてなるものである。
図１の断面ＴＥＭ像で示すように、１,０５０℃のＰＤＡ処理において、前記酸化ハフニウム膜からの酸素の放出によってシリコン基板での酸化反応が進んで、結果として膜厚１．６ｎｍの酸化シリコン膜が形成される。
ここにおいて、前述の酸化ハフニウム／酸化シリコン膜の積層構造上へ酸化タンタルターゲットを用いた低酸素分圧化のパルスレーザ蒸着（Ｐｕｌｓｅｄ Ｌａｓｅｒ ｄｅｐｏｓｉｔｉｏｎ）法で、酸素欠損型の酸化タンタル（Ｔａ２Ｏ５−ｘ）膜を約５ｎｍ堆積する。前記酸化タンタル膜の堆積中に、マイグレーションによってＴａ原子が前記酸化ハフニウム膜中へ拡散してＴａＨｆＯｘ構造を形成する。ＨｆＯ２膜へＴａ原子が入ることで化学量論比からのずれが生じ酸素不足になるために、ＳｉＯ２膜から酸素が放出される。その結果、ＳｉＯ２膜がシリコンサブ酸化膜（ＳｉＯ２−ｘ）となって蒸発等が生じて前記酸化シリコン膜の膜厚減少を導く。
図２（ａ）及び（ｂ）に示すように、バックサイドＳＩＭＳ分析によっても、前記酸化ハフニウム膜中にＴａ原子が存在する事を確認できる。酸素欠損型酸化タンタル膜は、この他にタンタル金属をターゲットに用いたスパッタリング法および電子ビーム蒸着法で金属タンタル膜を堆積した後の低温度酸化処理によっても作製することができる。前記酸化タンタル膜の膜厚は、前記酸化ハフニウム膜の膜厚に対して１０％以上あればよい。
次に、ＴａＨｆＯｘ構造の形成に関与しない余分な酸化タンタル膜は、酸性ウェットエッチングやドライエッチングプロセスで除去する。いずれのエッチングプロセスにおいても酸化タンタル膜とＴａＨｆＯｘ膜の選択性を利用して酸化タンタル膜の除去を行うことが可能である。この余分な酸化タンタル膜を除去することで、ゲート絶縁膜の膜厚を低減できる。
次に、ＴａＨｆＯｘ膜をち密化するために熱処理を行うが、この処理は、ＴａＨｆＯｘ膜からの酸素の再放出を抑制するために、水素ガスの還元雰囲気および/または窒素ガス雰囲気中で行う。この他に、有機金属化学気相成長（ＭＯＣＶＤ：Ｍｅｔａｌｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタリング法および電子線蒸着方法等で酸化ハフニウム膜を堆積しても良い。
この酸化ハフニウムは、前記酸化シリコンより比誘電率が高いハフニウム系酸化物である。前記酸化ハフニウムから構成されるゲート絶縁膜７０１の比誘電率が１６ならば、前記酸化ハフニウムの膜厚を例えば２ｎｍとした場合、酸化シリコン換算膜厚（ＥＯＴ；Ｅｑｕｉｖａｌｅｎｔ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ）は、例えば０．５ｎｍとなる。この場合、ＭＯＳトランジスタのＯＮ状態時のリーク電流は、同じ厚さの酸化シリコンから構成されるゲート絶縁膜のＭＯＳトランジスタと比較して低減することができる。
続いて、図８に示すように、ゲート絶縁膜７０１上にスパッタリング法を用いて窒化チタン（ＴｉＮ）から構成される金属窒化物膜８０１を堆積（形成）し、その金属窒化物膜８０１上にＣＶＤ法を用いて窒化シリコン膜を堆積した後、フォトレジスト膜（図示せず）をマスクにしたドライエッチングで窒化シリコン膜をパターニングすることにより、ｐＭＯＳ形成領域にハードマスク８０２を形成する。本実施例では、窒化チタンから構成される金属窒化物膜８０１の膜厚は例えば２０ｎｍである。
続いて、図９に示すように、ｎＭＯＳ形成領域の金属窒化物膜８０１をエッチングによって除去し、ｎＭＯＳ形成領域のゲート絶縁膜７０１を露出した後、そのゲート絶縁膜７０１上にスパッタリング法を用いて窒化チタンアルミニウム（ＴｉＡｌＮ）から構成される金属窒化物膜９０１を堆積（形成）する。
続いて、金属窒化物膜９０１上にＣＶＤ法を用いて窒化シリコン膜を堆積し、フォトレジスト膜（図示せず）をマスクにしたドライエッチングで窒化シリコン膜をパターニングすることにより、ｎＭＯＳ形成領域にハードマスク（図示せず）を形成した後、ｐＭＯＳ形成領域の金属窒化物膜９０１をエッチングによって除去する。
続いて、図１０に示すように、ｐＭＯＳ形成領域のハードマスク８０２を取り除く。
続いて、図１１に示すように、ｐＭＯＳ形成領域の金属窒化物膜８０１およびｎＭＯＳ形成領域の金属窒化物膜９０１上に窒化タンタル（バリアメタル）から構成されるキャップ層１１０１を堆積（形成）した後、フォトレジスト膜（図示せず）をマスクにしたドライエッチングでキャップ層１１０１および金属窒化物膜８０１、９０１をパターニングする。これにより、ｎ型ウエル６０４のゲート絶縁膜７０１上およびｐ型ウエル６０３のゲート絶縁膜７０１上に、それぞれ金属窒化物膜８０１から構成されるゲート電極１１０２および金属窒化物膜９０１から構成されるゲート電極１１０３が形成される。
キャップ層１１０１は、基板６０１が酸素を含む雰囲気中に曝されたとしても、金属窒化物膜８０１、９０１に酸素が到達しないようにするために設けられるバリアメタルから構成され、本実施例では窒化タンタルを適用している。なお、ｐＭＯＳ形成領域にキャップ層１１０１がなくても良い。
続いて、図１２に示すように、ｐ型ウエル６０３にリンまたはヒ素をイオン注入してｎ−型半導体領域１２０１を形成し、ｎ型ウエル６０４にホウ素をイオン注入してｐ−型半導体領域１２０２を形成した後、ゲート電極１１０２およびゲート電極１１０３の側壁にサイドウォールスペーサ１２０３を形成する。ｎ−型半導体領域１２０１は、ｎチャネル型ＭＯＳトランジスタをＬＤＤ(Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ)構造にするために形成し、ｐ−型半導体領域１２０２は、ｐチャネル型ＭＯＳトランジスタをＬＤＤ構造にするために形成する。サイドウォールスペーサ１２０３は、基板６０１上にＣＶＤ法で酸化シリコン膜を堆積した後、この酸化シリコン膜を異方性エッチングすることによって形成される。
続いて、図１３に示すように、ｐ型ウエル６０３にリンまたはヒ素をイオン注入し、ｎ型ウエル６０４にホウ素をイオン注入した後、基板６０１を熱処理してこれらの不純物を拡散させることにより、ｐ型ウエル６０３にｎ＋型半導体領域（ソース・ドレイン）１３０１を形成し、ｎ型ウエル６０４にｐ＋型半導体領域（ソース・ドレイン）１３０２を形成する。
続いて、図１４に示すように、基板６０１上にＣＶＤ法で酸化シリコンから構成される層間絶縁膜１４０１を形成し、化学的機械研磨法でその表面を平坦化した後、フォトレジスト膜をマスクにして層間絶縁膜１４０１をドライエッチングすることにより、ｎ＋型半導体領域（ソース・ドレイン）１３０１の上部とｐ＋型半導体領域（ソース・ドレイン）１３０２の上部とにコンタクトホール１４０２を形成する。
続いて、図１５に示すように、コンタクトホール１４０２の内部にプラグ１５０１を形成し、続いて層間絶縁膜１４０１の上部にメタル配線１５０２を形成する。プラグ１５０１を形成するには、コンタクトホール１４０２の内部を含む層間絶縁膜１４０１上にスパッタリング法で窒化チタン（ＴｉＮ）膜とタングステン（Ｗ）膜とを堆積した後、層間絶縁膜１４０１上のＴｉＮ膜とＷ膜とを化学的機械研磨法で除去する。また、メタル配線１５０２を形成するには、層間絶縁膜１４０１上にスパッタリング法でＷ膜やＡｌ合金膜などの金属膜を堆積した後、フォトレジスト膜（図示せず）をマスクにしたドライエッチングでこの金属膜をパターニングする。
ここまでの工程により、酸化シリコン膜の膜厚を減少させたゲート絶縁膜を有するｎチャネル型ＭＯＳトランジスタ１３０３およびｐチャネル型ＭＯＳトランジスタ１３０４が完成する。
以上、詳細に説明したように、本発明は界面層の形成後にこの界面層とは直接接触しない場所から界面層の膜厚を薄くすることができる、というこれまでにない斬新なものであるため、実効誘電率の高いゲート酸化膜を得るためのプロセスに新たな選択肢と自由度を与えるものであり、実用に供して大いに有効である。
６０１ 半導体基板
６０２ 素子分離溝
６０３ ｐ型ウエル
６０４ ｎ型ウエル
７０１ ゲート絶縁膜
８０１ 金属窒化物膜
８０２ ハードマスク
９０１ 金属窒化物膜
１１０１ キャップ層
１１０２ ゲート電極
１１０３ ゲート電極
１２０１ ｎ−型半導体領域
１２０２ ｐ−型半導体領域
１２０３ サイドウォールスペーサ
１３０１ ｎ＋型半導体領域
１３０２ ｐ＋型半導体領域
１３０３ ｎチャネル型ＭＯＳトランジスタ
１３０４ ｐチャネル型ＭＯＳトランジスタ
１４０１ 層間絶縁膜
１４０２ コンタクトホール
１５０１ プラグ
１５０２ メタル配線
ＪＯＵＲＮＡＬ ＯＦ ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ １０１，０４４５０９（２００７），Ｍｉｎ Ｌｉ，Ｚｈｉｈｏｎｇ Ｚｈａｎｇ，Ｓｔｅｐｈｅｎ Ａ．Ｃａｍｐｂｅｌｌａ，Ｈｏｎｇ−Ｊｙｈ Ｌｉ ａｎｄ Ｊｅｆｆ Ｊ．Ｐｅｔｅｒｓｏｎ，"Ｈａｆｎｉｕｍ ｔｉｔａｎａｔｅ ａｓ ａ ｈｉｇｈ ｐｅｒｍｉｔｔｉｖｉｔｙ ｇａｔｅ ｉｎｓｕｌａｔｏｒ：Ｅｌｅｃｔｒｉｃａｌ ａｎｄ ｐｈｙｓｉｃａｌ ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ ａｎｄ ｔｈｅｒｍｏｄｙｎａｍｉｃ ｓｔａｂｉｌｉｔｙ" ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ ＬＥＴＴＥＲＳ ８９，２３２１０３（２００６），Ｈ．Ｎ．Ａｌｓｈａｒｅｅｆ，Ｍ．Ｑｕｅｖｅｄｏ−Ｌｏｐｅｚ，Ｈ．Ｃ．Ｗｅｎ，Ｒ．Ｈａｒｒｉｓ，Ｐ．Ｋｉｒｓｃｈ，Ｐ．Ｍａｊｈｉ，Ｂ．Ｈ．Ｌｅｅ，Ｒ．Ｊａｍｍｙ，Ｄ．Ｊ．Ｌｉｃｈｔｅｎｗａｌｎｅｒ，Ｊ．Ｓ．Ｊｕｒ，ａｎｄ Ａ．Ｉ．Ｋｉｎｇｏｎ，"Ｗｏｒｋ ｆｕｎｃｔｉｏｎ ｅｎｇｉｎｅｅｒｉｎｇ ｕｓｉｎｇ ｌａｎｔｈａｎｕｍ ｏｘｉｄｅ ｉｎｔｅｒｆａｃｉａｌ ｌａｙｅｒｓ" ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ ＬＥＴＴＥＲＳ ＶＯＬＵＭＥ ８２， ＮＵＭＢＥＲ ２０，１９ ＭＡＹ ２００３，Ｍａｎｉｓｈａ Ｋｕｎｄｕａ，Ｎｏｒｉｙｕｋｉ Ｍｉｙａｔａ，Ｔｏｓｈｉｈｉｄｅ Ｎａｂａｔａｍｅ，Ｔｓｕｙｏｓｈｉ Ｈｏｒｉｋａｗａ，Ｍａｓａｋａｚｕ Ｉｃｈｉｋａｗａ ａｎｄ Ａｋｉｒａ Ｔｏｒｉｕｍｉ，"Ｅｆｆｅｃｔ ｏｆ Ａｌ２Ｏ３ ｃａｐｐｉｎｇ ｌａｙｅｒ ｏｎ ｓｕｐｐｒｅｓｓｉｏｎ ｏｆ ｉｎｔｅｒｆａｃｉａｌ ＳｉＯ２ ｇｒｏｗｔｈ ｉｎ ＨｆＯ２／ｕｌｔｒａｔｈｉｎ ＳｉＯ２／Ｓｉ（００１） ｓｔｒｕｃｔｕｒｅ" ＪＯＵＲＮＡＬ ＯＦ ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ ９６，３４６７（２００４），Ｈ．Ｋｉｍ，ｅｔ ａｌ．，"Ｅｎｇｉｎｅｅｒｉｎｇ Ｃｈｅｍｉｃａｌｌｙ Ａｂｒｕｐｔ Ｈｉｇｈ−ｋ Ｍｅｔａｌ Ｏｘｉｄｅ／Ｓｉｌｉｃｏｎ Ｉｎｔｅｒｆａｃｅｓ Ｕｓｉｎｇ ａｎ Ｏｘｙｇｅｎ−Ｇｅｔｔｅｒｉｎｇ Ｍｅｔａｌ Ｏｖｅｒｌａｙｅｒ" ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ ＬＥＴＴＥＲＳ ８９，０４１９０６（２００６），Ｍ．Ｐ． Ａｕｓｔｉｎ ｅｔ ａｌ．，"Ｉｎｆｌｕｅｎｃｅ ｏｆ ＡｌＮ ｌａｙｅｒｓ ｏｎ ｔｈｅ ｉｎｔｅｒｆａｃｅ ｓｔａｂｉｌｉｔｙ ｏｆ ＨｆＯ２ ｇａｔｅ ｄｉｅｌｅｃｔｒｉｃ ｓｔａｃｋｓ" ＪＯＵＲＮＡＬ ＯＦ ＶＡＣＵＵＭ ＳＣＩＥＮＣＥ ＆ ＴＥＣＨＮＯＬＯＧＹ，Ｂ１７（１），Ｊａｎ／Ｆｅｂ １９９９，Ｍ． Ｐａｓｓｌａｃｋ，ｅｔ ａｌ．，"Ｉｎｔｅｒｆａｃｅ ｃｈａｒｇｅ ａｎｄ ｎｏｎｒａｄｉａｔｉｖｅ ｃａｒｒｉｅｒ ｒｅｃｏｍｂｉｎａｔｉｏｎ ｉｎ Ｇａ２Ｏ３−ＧａＡｓ ｉｎｔｅｒｆａｃｅ ｓｔｒｕｃｔｕｒｅｓ" ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ ＬＥＴＴＥＲＳ ８９，０４３５０１（２００６），Ｄａｖｏｏｄ Ｓｈａｈｒｊｅｒｄｉ，ｅｔ ａｌ．，"Ｕｎｐｉｎｎｅｄ ｍｅｔａｌ ｇａｔｅ／ｈｉｇｈ−ｋ ＧａＡｓ ｃａｐａｃｉｔｏｒｓ： Ｆａｂｒｉｃａｔｉｏｎ ａｎｄ ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ" ＪＯＵＲＮＡＬ ＯＦ ＶＡＣＵＵＭ ＳＣＩＥＮＣＥ ＆ ＴＥＣＨＮＯＬＯＧＹ，Ｂ２７（４），Ｊｕｌ／Ａｕｇ ２００９，Ｍａｓａｍｉｃｈｉ Ａｋａｚａｗａ，ｅｔ ａｌ．，"Ｃａｐａｃｉｔａｎｃｅ−ｖｏｌｔａｇｅ ａｎｄ ｐｈｏｔｏｌｕｍｉｎｅｓｃｅｎｃｅ ｓｔｕｄｙ ｏｆ ｈｉｇｈ−ｋ／ＧａＡｓ ｉｎｔｅｒｆａｃｅｓ ｃｏｎｔｒｏｌｌｅｄ ｂｙ Ｓｉ ｉｎｔｅｒｆａｃｅ ｃｏｎｔｒｏｌ ｌａｙｅｒ" Ｏ．Ｋｕｂａｓｃｈｅｗｓｋｉ，Ｃ．Ｂ．Ａｌｃｏｃｋ， ａｎｄ Ｐ．Ｊ．Ｓｐｅｎｃｅｒ，ｉｎ Ｍａｔｅｒｉａｌｓ Ｔｈｅｒｍｏｃｈｅｍｉｓｔｒｙ ６ｔｈ ｅｄｉｔｉｏｎ（Ｐｅｒｇａｍｏｎ Ｐｒｅｓｓ，Ａｐｒｉｌ １９９３）

Claims (16)

  1. （ａ）半導体層上に、界面層としての前記半導体の酸化膜を形成するステップと、
    （ｂ）前記界面層上に、第１の金属の酸化物の膜を形成するステップと、
    （ｃ）アニール処理を行うことにより、前記界面層の厚みを増膜させるステップと、
    （ｄ）前記第１の金属の酸化物の膜上に、前記第１の金属よりも価数が大きく、かつ、化学量論的組成よりも酸素が欠損している第２の金属の酸化物の膜を形成することにより、増膜された前記界面層の厚みを削減させるステップとを有する界面層削減方法。
  2. 前記第２の金属の酸化物の膜を形成するステップは、前記第１の金属の酸化物の膜上に前記第２の金属の酸化物を蒸着するステップを有する、請求項１に記載の界面層削減方法。
  3. 前記第２の金属の酸化物の膜を形成するステップは、以下のステップ（ｄ−１）及び（ｄ−２）を有する、請求項１に記載の界面層削減方法。
    （ｄ−１）前記第１の金属の酸化物の膜上に前記第２の金属の膜を形成するステップ。
    （ｄ−２）前記第２の金属の膜を酸化するステップ。
  4. 前記半導体層の形成材料がシリコンであり、前記界面層が酸化シリコンである、請求項１から３の何れかに記載の界面層削減方法。
  5. 前記第１の金属の酸化物は、酸化シリコンよりも大きな誘電率を有する、請求項１から４の何れかに記載の界面層削減方法。
  6. 前記半導体層の形成材料がＩＩＩ−Ｖ系化合物半導体であり、前記半導体層と前記第１の金属の酸化物膜との間に界面欠陥軽減層を設ける、請求項１から３の何れかの界面層削減方法。
  7. 前記第１の金属は、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）及びチタン（Ｔｉ）から選ばれた少なくとも１種類の金属であり、前記第２の金属は、タンタル（Ｔａ）、ニオブ（Ｎｂ）及びバナジウム（Ｖ）から選ばれた少なくとも１種類の金属である、請求項１から６の何れかに記載の界面層削減方法。
  8. （ｅ）前記第１の金属の酸化物の膜上に形成された前記第２の金属の酸化物の膜の少なくとも一部を除去するステップを設けた、請求項１から７の何れかに記載の界面層削減方法。
  9. 前記第２の金属の酸化物の膜を形成するステップは、前記第２の金属の酸化物の膜として、タンタルの濃度が１０ ２０ 〜１０ ２２ 個／ｃｍ ３ である酸化タンタル膜を形成するステップである、請求項７から８の何れかに記載の界面層削減方法。
  10. 請求項１から９の何れかに記載の界面層削減方法を使用して高誘電率ゲート絶縁膜を形成する高誘電率ゲート絶縁膜の形成方法。
  11. 請求項１から９の何れかの界面層削減方法により作製された高誘電率ゲート絶縁膜。
  12. 請求項１から９の何れかの界面層削減方法により作製され、
    第１の金属の酸化物と、前記第１の金属の酸化物中に拡散された前記第１の金属よりも大きな価数を有する少なくとも１種類の金属である第２の金属とを含む高誘電率ゲート酸化膜であって、
    前記第１の金属の酸化物は、前記高誘電率ゲート酸化膜の下にある半導体層または前記半導体層と前記高誘電率ゲート酸化膜との間に設けられた層の酸化物よりも大きな誘電率を有する少なくとも１種類の金属の酸化物である、
    高誘電率ゲート酸化膜。
  13. 前記半導体層の形成材料は、シリコンであり、
    第１の金属の酸化物は、酸化シリコンよりも大きな誘電率を有する少なくとも１種類の金属の酸化物である、
    請求項１２に記載の高誘電率ゲート酸化膜。
  14. 前記第１の金属は、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）及びチタン（Ｔｉ）から選ばれた少なくとも１種類の金属であり、前記第２の金属は、タンタル（Ｔａ）、ニオブ（Ｎｂ）及びバナジウム（Ｖ）から選ばれた少なくとも１種類の金属である、請求項１２または１３に記載の高誘電率ゲート酸化膜。
  15. 前記第１の金属の酸化物が酸化ハフニウムであり、前記第２の金属がタンタルである、請求項１４に記載の高誘電率ゲート酸化膜。
  16. 請求項１１から１５の何れかに記載の高誘電ゲート絶縁膜または高誘電率ゲート酸化膜を有するトランジスタ。
JP2011544252A 2009-12-01 2010-11-30 界面層削減方法、高誘電率ゲート絶縁膜の形成方法、高誘電率ゲート絶縁膜、高誘電率ゲート酸化膜、及び高誘電率ゲート酸化膜を有するトランジスタ Expired - Fee Related JP5757628B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011544252A JP5757628B2 (ja) 2009-12-01 2010-11-30 界面層削減方法、高誘電率ゲート絶縁膜の形成方法、高誘電率ゲート絶縁膜、高誘電率ゲート酸化膜、及び高誘電率ゲート酸化膜を有するトランジスタ

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009273000 2009-12-01
JP2009273000 2009-12-01
JP2011544252A JP5757628B2 (ja) 2009-12-01 2010-11-30 界面層削減方法、高誘電率ゲート絶縁膜の形成方法、高誘電率ゲート絶縁膜、高誘電率ゲート酸化膜、及び高誘電率ゲート酸化膜を有するトランジスタ
PCT/JP2010/071353 WO2011068096A1 (ja) 2009-12-01 2010-11-30 界面層削減方法、高誘電率ゲート絶縁膜の形成方法、高誘電率ゲート絶縁膜、高誘電率ゲート酸化膜、及び高誘電率ゲート酸化膜を有するトランジスタ

Publications (2)

Publication Number Publication Date
JPWO2011068096A1 JPWO2011068096A1 (ja) 2013-04-18
JP5757628B2 true JP5757628B2 (ja) 2015-07-29

Family

ID=44114943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011544252A Expired - Fee Related JP5757628B2 (ja) 2009-12-01 2010-11-30 界面層削減方法、高誘電率ゲート絶縁膜の形成方法、高誘電率ゲート絶縁膜、高誘電率ゲート酸化膜、及び高誘電率ゲート酸化膜を有するトランジスタ

Country Status (4)

Country Link
US (2) US8575038B2 (ja)
JP (1) JP5757628B2 (ja)
KR (1) KR101345390B1 (ja)
WO (1) WO2011068096A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011068096A1 (ja) * 2009-12-01 2011-06-09 独立行政法人物質・材料研究機構 界面層削減方法、高誘電率ゲート絶縁膜の形成方法、高誘電率ゲート絶縁膜、高誘電率ゲート酸化膜、及び高誘電率ゲート酸化膜を有するトランジスタ
KR102099881B1 (ko) * 2013-09-03 2020-05-15 삼성전자 주식회사 반도체 소자 및 그 제조 방법
US9515186B2 (en) 2014-01-23 2016-12-06 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
KR102295641B1 (ko) * 2015-03-02 2021-08-27 삼성전자주식회사 반도체 소자 및 그 제조방법
KR102342850B1 (ko) 2015-04-17 2021-12-23 삼성전자주식회사 반도체 소자의 제조를 위한 유전체층의 큐어링 방법
KR102238444B1 (ko) 2017-03-13 2021-04-09 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2024051448A (ja) * 2022-09-30 2024-04-11 東京エレクトロン株式会社 半導体装置の製造方法および半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057584A (en) * 1997-12-19 2000-05-02 Advanced Micro Devices, Inc. Semiconductor device having a tri-layer gate insulating dielectric
JP2002519865A (ja) * 1998-06-30 2002-07-02 ラム リサーチ コーポレーション 高誘電率ゲート絶縁体を有するｕｌｓｉｍｏｓ
JP2003204058A (ja) * 2002-01-10 2003-07-18 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006507657A (ja) * 2002-01-18 2006-03-02 フリースケール セミコンダクター インコーポレイテッド ＧａＡｓをベースとする半導体構造の上に酸化膜層を有する部品及びその形成方法
JP2007173796A (ja) * 2005-12-19 2007-07-05 Internatl Business Mach Corp <Ibm> ｐＦＥＴ材料としての金属酸窒化物を用いた半導体構造およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617209B1 (en) * 2002-02-22 2003-09-09 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
US6696327B1 (en) * 2003-03-18 2004-02-24 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
KR100568448B1 (ko) * 2004-04-19 2006-04-07 삼성전자주식회사 감소된 불순물을 갖는 고유전막의 제조방법
WO2011068096A1 (ja) * 2009-12-01 2011-06-09 独立行政法人物質・材料研究機構 界面層削減方法、高誘電率ゲート絶縁膜の形成方法、高誘電率ゲート絶縁膜、高誘電率ゲート酸化膜、及び高誘電率ゲート酸化膜を有するトランジスタ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057584A (en) * 1997-12-19 2000-05-02 Advanced Micro Devices, Inc. Semiconductor device having a tri-layer gate insulating dielectric
JP2002519865A (ja) * 1998-06-30 2002-07-02 ラム リサーチ コーポレーション 高誘電率ゲート絶縁体を有するｕｌｓｉｍｏｓ
JP2003204058A (ja) * 2002-01-10 2003-07-18 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006507657A (ja) * 2002-01-18 2006-03-02 フリースケール セミコンダクター インコーポレイテッド ＧａＡｓをベースとする半導体構造の上に酸化膜層を有する部品及びその形成方法
JP2007173796A (ja) * 2005-12-19 2007-07-05 Internatl Business Mach Corp <Ibm> ｐＦＥＴ材料としての金属酸窒化物を用いた半導体構造およびその製造方法

Also Published As

Publication number Publication date
US20140061872A1 (en) 2014-03-06
WO2011068096A1 (ja) 2011-06-09
JPWO2011068096A1 (ja) 2013-04-18
KR101345390B1 (ko) 2013-12-24
US8575038B2 (en) 2013-11-05
KR20120095999A (ko) 2012-08-29
US8759925B2 (en) 2014-06-24
US20120280372A1 (en) 2012-11-08

Similar Documents

Publication Publication Date Title
TWI278039B (en) Semiconductor device for high-k gate dielectrics and fabrication method thereof
JP5757628B2 (ja) 界面層削減方法、高誘電率ゲート絶縁膜の形成方法、高誘電率ゲート絶縁膜、高誘電率ゲート酸化膜、及び高誘電率ゲート酸化膜を有するトランジスタ
US7824990B2 (en) Multi-metal-oxide high-K gate dielectrics
TWI553906B (zh) 用於多層高介電係數閘極堆疊之混合式閘極後製積體化方案
US20090108294A1 (en) Scalable high-k dielectric gate stack
US7833865B2 (en) Method of manufacturing a semiconductor device including a LaAIO3 layer
TW200532910A (en) High-k gate dielectric stack with buffer layer to improve threshold voltage characteristics
US9023708B2 (en) Method of forming semiconductor device
JP2006086511A (ja) 半導体装置
JP2008300779A (ja) 半導体装置及びその製造方法
JP2008071976A (ja) 絶縁膜、およびそれを用いた半導体装置
US20060086993A1 (en) Semiconductor device and manufacturing method thereof
US20150263124A1 (en) Semiconductor device, and method for producing same
KR100843223B1 (ko) 채널 타입에 따라 이종의 메탈 게이트 구조를 채용하는반도체 소자 및 그 제조 방법
KR101212567B1 (ko) 반도체 장치 및 반도체 장치의 제조방법
JP4985855B2 (ja) 半導体装置の製造方法
JP2006114747A (ja) 半導体装置の製造方法
JP5057957B2 (ja) 半導体装置及びその製造方法
JP2008311661A (ja) 半導体素子及びそのゲート形成方法
TWI580045B (zh) 半導體結構及其形成方法
CN103117297B (zh) 半导体结构及其制作工艺
JP2009059964A (ja) 半導体装置の製造方法
KR20220150109A (ko) 반도체 장치 및 그 제조방법
KR20080018711A (ko) 반도체 소자 및 그 제조 방법
JP2006054391A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150529

R150 Certificate of patent or registration of utility model

Ref document number: 5757628

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees