JP5754419B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5754419B2
JP5754419B2 JP2012152591A JP2012152591A JP5754419B2 JP 5754419 B2 JP5754419 B2 JP 5754419B2 JP 2012152591 A JP2012152591 A JP 2012152591A JP 2012152591 A JP2012152591 A JP 2012152591A JP 5754419 B2 JP5754419 B2 JP 5754419B2
Authority
JP
Japan
Prior art keywords
control board
case
connector
semiconductor device
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012152591A
Other languages
English (en)
Other versions
JP2014017320A (ja
Inventor
是英 岡本
是英 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012152591A priority Critical patent/JP5754419B2/ja
Publication of JP2014017320A publication Critical patent/JP2014017320A/ja
Application granted granted Critical
Publication of JP5754419B2 publication Critical patent/JP5754419B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Coupling Device And Connection With Printed Circuit (AREA)
  • Inverter Devices (AREA)

Description

本発明は、面実装型のコネクタが制御基板上に設けられた半導体装置に関する。
モータ制御、エアコン等のインバータ、ＮＣ制御（Numerical Control）等に電力用半導体装置（パワーモジュール）が用いられる。パワーモジュールのケース内に半導体素子とそれを制御する制御基板が設けられている。制御基板と外部との電気信号の入出力を仲介するコネクタが制御基板上に設けられている。コネクタは、外部のハーネスが脱着される脱着面を有する。
コネクタにはスルーホール実装型と面実装型がある。スルーホール実装型のコネクタは制御基板のスルーホールにコネクタのピンを挿入して半田接合されるため、コネクタの脱着面は制御基板の外周から外側に４〜５ｍｍ飛び出す（例えば、特許文献１参照）。一方、面実装型のコネクタは制御基板の上面に他の部品と同時に半田付けされ、コネクタの脱着面は制御基板の端面と同一面上に配置される。
特開２００３−３２４１８４号公報
従来、制御基板の端面は、ケースの側壁よりも内側に配置されていた。このため、面実装型のコネクタもケースの側壁よりも内側に配置され、コネクタの脱着面はケースの内側に引っ込んでいた。従って、コネクタに対してハーネスの脱着性が悪かった。また、脱着性を向上させるためにコネクタ用のケースの開口を大きくすると、装置全体が大きくなるという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は装置を大型化することなく、ハーネスの脱着性を向上させることができる半導体装置を得るものである。
本発明に係る半導体装置は、ケースと、前記ケース内に配置された半導体素子と、前記ケース内に配置され、前記半導体素子を制御する制御基板と、前記制御基板上に設けられ、前記制御基板と外部との電気信号の入出力を仲介するコネクタと、前記ケースの上部を覆う蓋とを備え、前記コネクタは、外部のハーネスが脱着される脱着面を有し、前記コネクタの前記脱着面は前記制御基板の端面と同一面上に配置され、前記制御基板が前記ケースの側壁上まで延在し、前記制御基板の前記端面は前記ケースの前記側壁の外面と同一面上に配置され、前記蓋は、前記制御基板の上面を押えて前記制御基板を固定する押え部を有し、前記制御基板の上面に位置決め穴が設けられ、前記蓋の前記押え部の先端に、前記位置決め穴に挿入される突起が設けられていることを特徴とする。
本発明により、装置を大型化することなく、ハーネスの脱着性を向上させることができる。
本発明の実施の形態１に係る半導体装置を示す上面図である。 図１のＩ−ＩＩに沿った断面図である。 図１のＩＩＩ−ＩＶに沿った断面図である。 本発明の実施の形態１に係る半導体装置を示す側面図である。 ハーネスを示す斜視図である。 比較例に係る半導体装置を示す上面図である。 図６のＩ−ＩＩに沿った断面図である。 図６のＩＩＩ−ＩＶに沿った断面図である。 本発明の実施の形態１に係る半導体装置を示す上面図である。 本発明の実施の形態２に係る半導体装置を示す側面図である。 本発明の実施の形態２に係る蓋を示す下面図である。
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す上面図である。図２は図１のＩ−ＩＩに沿った断面図である。図３は図１のＩＩＩ−ＩＶに沿った断面図である。図４は、本発明の実施の形態１に係る半導体装置を示す側面図である。図５は、ハーネスを示す斜視図である。ただし、内部構造を説明するために図１では蓋（後述）を省略している。
この半導体装置は、２つの電源端子、Ｐ端子及びＮ端子を介して外部電源から供給された電力を、内部の回路によりＵ、Ｖ、Ｗ相のいずれかの相に対応して制御し、制御された電力を１つの出力端子を介して外部へ出力するものである。この半導体装置を３つ利用してインバータ装置が構成される。
銅やアルミ等の金属からなる矩形状の放熱板１上に枠状の樹脂ケース２が設けられている。放熱板１の各頂点部に、放熱板１を外部の冷却部材（図示せず）にボルトで締め付けるためのボルト用の穴３が設けられている。樹脂ケース２の上部は開放されており、その樹脂ケース２の上部を蓋４が覆っている。
樹脂ケース２内において放熱板１上に、表裏面に銅及びアルミ等の金属箔が張られたセラミックスからなる放熱用の絶縁基板５が半田６により接合されている。絶縁基板５の上面には、銅からなる回路パターン７が形成されている。樹脂ケース２内において、ＩＧＢＴやダイオードなどの複数の半導体素子８が回路パターン７に半田（図示せず）により接合されている。半導体素子８同士は、アルミなどのワイヤ９により互いに接続されている。
電極端子１０がワイヤ１１により半導体素子８に電気的に接続されている。電極端子１０は樹脂ケース２上に引き出され、折り曲げられている。電極端子１０には貫通孔１２が設けれ、それに位置合わせして樹脂ケース２にも穴（図示せず）が設けられている。この貫通孔１２と穴にネジを螺合することで外部配線（図示せず）が電極端子１０に固定される。
半導体素子８を制御する制御基板１３が、半導体素子８の上方において樹脂ケース２内に配置され、インサートナット（図示せず）を有する樹脂ケース２にネジ１４で固定されている。半導体素子８が中継端子１５の一端にワイヤ１６により接続されている。中継端子１５の他端が制御基板１３に接続されている。
制御基板１３と半導体素子８との間には、ノイズ遮蔽のための導電性のシールド板１７が配置されている。シールド板１７は図示しない端子を介して接地されている。シールド板１７よりも下方の樹脂ケース２の内部空間は、気密性と絶縁性を確保するためにシリコンゲル１８で充填されている。
制御基板１３と外部との電気信号の入出力を仲介するコネクタ１９が制御基板１３上に設けられている。このコネクタ１９は、制御基板１３の上面に他の部品（図示せず）と同時に半田付けされる面実装型のコネクタである。コネクタ１９は、外部のハーネス２０が脱着される脱着面２１を有する。コネクタ１９の脱着面２１は制御基板１３の端面と同一面上に配置されている。樹脂ケース２の側壁に設けられた開口２２により、コネクタ１９の脱着面２１は開放されている。この開口２２の形状はハーネス２０の外形と同じであり、ハーネス２０を取り付けた状態で樹脂ケース２内部に異物が入らないようになっている。
ハーネス２０の脱着面２３はメス型であり、コネクタ１９の脱着面２１はオス型であり、両者は脱着可能に構成されている。ハーネス２０の上面にメス型のロック２４が設けられ、このロック２４は蓋４の下面に設けられたオス型のロック（図示せず）に嵌め合わされる。
本実施の形態では、制御基板１３が樹脂ケース２の側壁上まで延在している。このため、制御基板１３の端面は樹脂ケース２の側壁の外面と同一面上に配置されている。従って、面実装型のコネクタ１９の脱着面２１も樹脂ケース２の側壁の外面と同一面上に配置されている。
続いて本実施の形態の効果を比較例と比較して説明する。図６は、比較例に係る半導体装置を示す上面図である。図７は図６のＩ−ＩＩに沿った断面図である。図８は図６のＩＩＩ−ＩＶに沿った断面図である。比較例では、制御基板１３の端面は、樹脂ケース２の側壁よりも内側に配置されている。このため、面実装型のコネクタ１９も樹脂ケース２の側壁よりも内側に配置され、コネクタ１９の脱着面２１はケースの内側に引っ込んでいる。従って、コネクタ１９に対してハーネス２０の脱着性が悪い。また、脱着性を向上させるために開口２２を大きくすると、装置全体が大きくなるという問題がある。
一方、本実施の形態では、制御基板１３を樹脂ケース２の側壁上まで延在させた結果、面実装型のコネクタ１９の脱着面２１を樹脂ケース２の側壁の外面と同一面上に配置することができる。このため、開口２２を大きくして装置を大型化することなく、ハーネス２０の脱着性を向上させることができる。
実施の形態２．
図９は、本発明の実施の形態１に係る半導体装置を示す上面図である。図１０は、本発明の実施の形態２に係る半導体装置を示す側面図である。図１１は、本発明の実施の形態２に係る蓋を示す下面図である。
蓋４の下面には下方に突出する押え部２５が設けられている。この押え部２５は、コネクタ１９の左右において制御基板１３の上面の最端部（最縁部）を押えて制御基板１３を固定する。これにより、振動時に制御基板１３の振れが減少するため、耐振動性が向上する。
コネクタ１９の左右の一方において制御基板１３の上面に位置決め穴２６が設けられている。蓋４の押え部２５の先端に、位置決め穴２６に挿入される突起２７が設けられている。これにより、制御基板１３の位置を決めることができる。また、制御基板１３を樹脂ケース２に取り付けるためのネジ１４を省略することができる。
なお、半導体素子８は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体素子８は、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された素子を用いることで、この素子を組み込んだ半導体装置も小型化できる。また、素子の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体装置を更に小型化できる。また、素子の電力損失が低く高効率であるため、半導体装置を高効率化できる。
２ 樹脂ケース（ケース）
４ 蓋
８ 半導体素子
１３ 制御基板
１９ コネクタ
２０ ハーネス
２１ 脱着面
２５ 押え部
２６ 位置決め穴
２７ 突起

Claims (1)

  1. ケースと、
    前記ケース内に配置された半導体素子と、
    前記ケース内に配置され、前記半導体素子を制御する制御基板と、
    前記制御基板上に設けられ、前記制御基板と外部との電気信号の入出力を仲介するコネクタと、
    前記ケースの上部を覆う蓋とを備え、
    前記コネクタは、外部のハーネスが脱着される脱着面を有し、
    前記コネクタの前記脱着面は前記制御基板の端面と同一面上に配置され、
    前記制御基板が前記ケースの側壁上まで延在し、前記制御基板の前記端面は前記ケースの前記側壁の外面と同一面上に配置され、
    前記蓋は、前記制御基板の上面を押えて前記制御基板を固定する押え部を有し、
    前記制御基板の上面に位置決め穴が設けられ、
    前記蓋の前記押え部の先端に、前記位置決め穴に挿入される突起が設けられていることを特徴とする半導体装置。
JP2012152591A 2012-07-06 2012-07-06 半導体装置 Active JP5754419B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012152591A JP5754419B2 (ja) 2012-07-06 2012-07-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012152591A JP5754419B2 (ja) 2012-07-06 2012-07-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2014017320A JP2014017320A (ja) 2014-01-30
JP5754419B2 true JP5754419B2 (ja) 2015-07-29

Family

ID=50111780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012152591A Active JP5754419B2 (ja) 2012-07-06 2012-07-06 半導体装置

Country Status (1)

Country Link
JP (1) JP5754419B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002315357A (ja) * 2001-04-16 2002-10-25 Hitachi Ltd インバータ装置
JP3845333B2 (ja) * 2002-04-30 2006-11-15 三菱電機株式会社 半導体パワーモジュール
JP5673085B2 (ja) * 2010-12-27 2015-02-18 住友電装株式会社 電流検出装置

Also Published As

Publication number Publication date
JP2014017320A (ja) 2014-01-30

Similar Documents

Publication Publication Date Title
CN108702856B (zh) 电路构成体
JP2009212311A (ja) 電子機器
WO2017047373A1 (ja) 回路構成体および電気接続箱
JP6432792B2 (ja) 回路構成体及び電気接続箱
JP4538474B2 (ja) インバータ装置
WO2019189450A1 (ja) 電力変換装置
US7902464B2 (en) Heat sink arrangement for electrical apparatus
JP6948855B2 (ja) パワー半導体装置及びそれを用いた電力変換装置
JP6672659B2 (ja) 電力変換装置
JP5754419B2 (ja) 半導体装置
WO2016132852A1 (ja) 基板ユニット
US20240006280A1 (en) Intelligent power module and manufacturing method thereof
JP2008259398A (ja) 電力変換装置
JP6503650B2 (ja) 電力変換装置の冷却構造
JP2014007362A (ja) パワー素子放熱構造及びその製造方法
JP6136659B2 (ja) 半導体モジュール
JP2017060292A (ja) 電力変換装置
JP6620941B2 (ja) 電気接続箱
WO2022264864A1 (ja) バスバー放熱構造及びインバータ装置
JP6136660B2 (ja) 半導体モジュール
JP6136657B2 (ja) 半導体モジュール
WO2020201799A1 (ja) 電力変換装置
JP2006288117A (ja) スイッチングユニット
JPWO2017126086A1 (ja) 電力変換装置
JP2006310557A (ja) スイッチングユニット

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150511

R150 Certificate of patent or registration of utility model

Ref document number: 5754419

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250