JP5751069B2 - 電子装置 - Google Patents

Description

本発明は、電子装置およびプログラムに関する。

第１操作モードにおいて実行される第１オペレーティングシステムまたは娯楽モードにおいて実行される第２オペレーティングシステムを読み込むシステムＣＰＵを含むコンピュータシステムが知られている（例えば、特許文献１参照）。
［先行技術文献］
［特許文献］
［特許文献１］特表２００５−５３３３２８号公報

リアルタイムオペレーティングシステム上で複雑な機能な実装をすることは容易ではない。汎用のオペレーティングシステム上で固定時間処理を実現することは期待できない。

本発明の第１の態様においては、電子装置は、第１オペレーティングシステム、および、第１オペレーティングシステムとは異なる第２オペレーティングシステムを記憶する記憶部と、記憶部に記憶された第１オペレーティングシステムを動作させる第１プロセッサコアと、記憶部に記憶された第２オペレーティングシステムを動作させる第２プロセッサコアと、を有するマルチコアプロセッサを備える。

本発明の第２の態様においては、プログラムは、マルチコアプロセッサを有するコンピュータに、マルチコアプロセッサに含まれる第１プロセッサコア上で、第１オペレーティングシステムを動作させるステップと、マルチコアプロセッサに含まれる第２プロセッサコア上で、第１オペレーティングシステムとは異なる第２オペレーティングシステムを動作させるステップとを実行させるプログラム。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

一実施形態に係る撮像装置１０の要部断面図である。 撮像装置１０のシステム構成を概略的に示すブロック図である。 ユーザが撮像条件を設定した場合の処理フローを示す。 撮像指示を受け付けた場合の処理フローを示す。 第１コア２２１による処理フローの一例を示す。 第２コア２２２がＲＡＷデータを取得する処理フローの一例を示す。 第２コア２２２による画像処理の詳細な処理フローの一例を示す。 画像データを表示する処理フローの一例を示す。 ソフトウェアコンポーネントを更新する処理フローの一例を示す。 共有メモリ領域にアクセスする処理フローの一例を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、一実施形態に係る撮像装置１０の要部断面図である。撮像装置１０は、レンズユニット２０がカメラユニット３０に装着されて、撮像装置として機能する。カメラユニット３０には、焦点距離、開放Ｆ値等の異なる複数のレンズユニット２０が、交換レンズとして交換可能に装着される。

レンズユニット２０は、光軸１１に沿って配列され鏡筒２６に支持されたレンズ群２１を備える。撮像レンズの一例としてのレンズ群２１は、入射される被写体光束をカメラユニット３０へ導く。図においては、レンズ群を構成するレンズとして前玉２２および後玉２３の他に、フォーカスレンズ２４、ズームレンズ２５等が含まれる。フォーカスレンズ２４、ズームレンズ２５は、それぞれ焦点調整、画角調整の指示に応じて光軸方向に移動できるように構成されている。

鏡筒２６は、レンズ回路基板２７を支持しており、レンズ回路基板２７は、レンズユニット２０を制御する各種回路の電子素子等を搭載している。レンズユニット２０は、カメラユニット３０との接続部にレンズマウント２９を備え、カメラユニット３０が備えるカメラマウント３１と係合して、カメラユニット３０と一体化する。レンズマウント２９とカメラマウント３１はそれぞれ通信端子を備えており、マウント同士が係合したときに互いの通信端子が接続される。これにより、レンズ回路基板２７に搭載された各種回路、電子素子等は、カメラユニット３０側と電気的に接続される。カメラユニット３０は、カメラユニット３０およびレンズユニット２０の通信端子を介して、レンズユニット２０の固有情報のデータを、レンズユニット２０から取得する。

カメラユニット３０は、レンズユニット２０から入射される被写体光束を反射するメインミラー３２と、メインミラー３２で反射された被写体光束が結像するピント板３３を備える。メインミラー３２は、ミラーボックス３５の内部でメインミラー回転軸３４周りに揺動して、光軸１１を中心とする被写体光束中に斜設される反射状態と、被写体光束から退避する退避状態を取り得る。サブミラー４０は、メインミラー３２が被写体光束から退避する場合は、メインミラー３２に連動して被写体光束から退避する。メインミラー回転軸３４は、ミラーボックス３５の側壁に支持される。

ライブビューボタンが押し下げられた場合、または、レリーズボタンが最下部まで押し下げられた場合、図の破線で示した退避状態を取る。例えば、メインミラー３２は、被写体光束中に斜設された状態で、ライブビューボタンが押し下げられた場合またはレリーズボタンが最下部まで押し下げられた場合、破線で示した退避位置に移動する。ライブビューボタンが押し下げられた場合、メインミラー３２は、再度ライブビューボタンが押し下げられるまで退避位置に留まる。一方、レリーズボタンが押し下げられた場合は、所定の撮像動作を終えると、メインミラー３２はダウンされ元の斜設状態の位置に戻される。

シャッタの一例としてのフォーカルプレーンシャッタ４３と撮像素子３６とは、光軸１１に沿って配列されている。したがって被写体光束は、レンズ群２１を透過してカメラユニットへ入射し、メインミラー３２およびサブミラー４０が退避状態となったミラーボックス３５の内部と開放状態のフォーカルプレーンシャッタ４３を通過して、撮像素子３６の受光面で結像する。すなわち、この被写体光束の光路が撮影光路となる。フォーカルプレーンシャッタ４３および撮像素子３６は、撮像デバイスの一部を構成する。

撮像素子３６は、例えばＣＭＯＳセンサ等の光電変換素子を有する。撮像素子３６は、受光面で結像した被写体像を電気信号として出力する複数の光電変換素子を有する。撮像素子３６は、メイン基板５０と電気的に接続されている。メイン基板５０には、撮像装置１０全体を制御するＳｏＣ５１、電源等を制御するＭＰＵ５２等の電気素子が搭載されている。ＭＰＵ５２は、レリーズボタン等のユーザ操作によって生じる信号を処理してよい。ＭＰＵ５２は、ＳｏＣ５１よりも電力消費量が低いプロセッサであることが望ましい。

ＳｏＣ５１は、被写体像の電気信号から画像データを生成する。また、ＳｏＣ５１は、画像データから、１以上の画像領域、例えば予め定められた複数の焦点調整領域毎にコントラスト量を算出する。フォーカスレンズ２４の位置は、ＳｏＣ５１等の制御によって、コントラスト量に基づき決定された目標位置に向けて制御される。また、ＳｏＣ５１は、位相差検出信号を相関演算することでフォーカスレンズ２４の焦点状態を検出する。ＳｏＣ５１は、焦点状態に基づきフォーカスレンズ２４の目標位置を決定し、決定した目標位置に向けてフォーカスレンズ２４を制御する。

カメラユニット３０の背面には液晶モニタ等による表示部５３が配設されている。表示部５３は、ＳｏＣ５１が被写体像の電気信号から生成した表示用画像データを用いて、被写体像を表示する。表示部５３は、撮像後の静止画像に限らず、各種メニュー情報、撮像情報、告知情報等を表示する。ライブビュー時には、上述の焦点調節をしながら、撮像素子３６の受光面に結像した被写体像の電気信号から表示用画像データが生成され、生成した表示用画像データに基づき、表示部５３が被写体像を表示する。

ピント板３３は、撮像素子３６の受光面と共役の位置に配置されている。ピント板３３で結像した被写体像は、ペンタプリズム３７で正立像に変換され、接眼光学系３８を介してユーザに観察される。また、ペンタプリズム３７の射出面上方にはＡＥセンサ３９が配置されており、被写体像の輝度分布を検出する。

斜設状態におけるメインミラー３２の光軸１１の近傍領域は、ハーフミラーとして形成されており、入射される被写体光束の一部が透過する。透過した被写体光束は、メインミラー３２と連動して揺動するサブミラー４０で反射されて、合焦光学系４１へ導かれる。合焦光学系４１を通過した被写体光束は、合焦センサ４２へ入射される。合焦センサ４２は、受光した被写体光束から位相差信号を出力する複数の光電変換素子列を有する。合焦センサ４２は、被写体像の特定の領域に対応して設けられる複数の焦点調整領域のそれぞれにおいて、合焦状態、前ピン状態、後ピン状態を検出でき、前ピン状態、後ピン状態の場合には、合焦状態からのずれ量も検出することができるように構成されている。すなわち、メインミラー３２がダウンし斜設状態にある場合、合焦センサ４２からの出力を用いて、位相差検出方式で焦点状態を検出して焦点調節することができる。

また、カメラユニット３０には電源部５４が設けられる。電源部５４は、カメラユニット３０に限らず、レンズユニット２０にも電力を供給する。電源部５４は、着脱可能な二次電池を含むことができる。電源部５４は、商用電源から電力を受け取って電力を供給してよい。

本実施形態において、ＳｏＣ５１は、マルチコアプロセッサである。ＳｏＣ５１は、複数のプロセッサコアを有する。本実施形態の説明において、プロセッサコアを単にコアと略称する。ＳｏＣ５１は、レンズユニット２０、フォーカルプレーンシャッタ４３、撮像素子３６、ＡＥセンサ３９、合焦センサ４２、メインミラー３２等の制御等、比較的にリアルタイム性が要求される処理を主として実行する第１コアと、画像処理、画像データの記録、ユーザインタフェース等の処理を主として提供する第２コアとを有する。第１コアは、リアルタイムオペレーティングシステム（ＲＴＯＳ）を動作する。第１コアは、ＲＴＯＳの制御に従って動作し、後でより詳細に説明する処理、主として撮像装置１０における固定時間処理を担う。一方、第２コアは、第１コアとは異なるオペレーティングシステムを動作する。例えば、第２コアは、汎用オペレーティングシステムを動作させる。第２コアは、汎用オペレーティングシステムの制御に従って動作し、後でより詳細に説明する処理を実行する。

図２は、撮像装置１０のシステム構成を概略的に示すブロック図である。撮像装置１０のシステムは、レンズユニット２０とカメラユニット３０のそれぞれに対応して、駆動ドライバ７３を含むレンズ制御系と、ＳｏＣ５１を中心とするカメラ制御系により構成される。そして、レンズ制御系とカメラ制御系は、レンズマウント２９とカメラマウント３１によって接続される通信端子を介して、相互に各種データ、制御信号の授受を行う。

ＳｏＣ５１は、１つのプロセッサコアとしての第１コア２２１、１つのプロセッサコアとしての第２コア２２２、メモリコントローラ２２４、割込コントローラ２２５、およびバス２２９を含む。第１コア２２１および第２コア２２２は、バス２２９を共有する。ＳｏＣ５１は、ホモジニアスマルチコアであってよい。すなわち、第１コア２２１および第２コア２２２は、同種のプロセッサコアであってよい。ＳｏＣ５１は、ヘテロジニアスマルチコアであってもよい。すなわち、第１コア２２１と第２コア２２２とは異種のプロセッサコアであってよい。

メモリコントローラ２２４は、ＳＤＲＡＭ５８等、ＳｏＣ５１外部のランダムアクセスメモリに対するアクセスを制御する。具体的には、第１コア２２１および第２コア２２２によるＳＤＲＡＭ５８に対するアクセスは、メモリコントローラ２２４によって制御される。このように、第１コア２２１および第２コア２２２は、１つのメモリコントローラ２２４を共有する。割込コントローラ２２５は、ＳｏＣ５１外部からの割り込みを制御する。割込コントローラ２２５からの割り込みベクタは、第１コア２２１および第２コア２２２に供給される。このように、第１コア２２１および第２コア２２２は、１つの割込コントローラ２２５を共有する。また、第１コア２２１および第２コア２２２は、コア間の割り込みをかけることができる。例えば第１コア２２１と第２コア２２２とは、割込線２２８を介して互いの処理に割り込むことができる。

第１コア２２１は、ＲＴＯＳである第１ＯＳを動作させる。第２コア２２２は、汎用ＯＳである第２ＯＳを動作させる。汎用ＯＳとしては、Ｗｉｎｄｏｗｓ（登録商標）、Ｕｎｉｘ（登録商標）等を例示することができる。システムメモリ５７は、例えばフラッシュメモリ等の不揮発性メモリである。システムメモリ５７は、撮像装置１０を制御するプログラム、各種パラメータなどを記憶する役割を担う。例えば、システムメモリ５７は、第１コア２２１上で稼働させる第１ＯＳと、第２コア２２２上で稼働する第２ＯＳとを記憶している。すなわち、システムメモリ５７は、第１ＯＳと、第１ＯＳとは異なる第２ＯＳとを記憶する。そして、第１コア２２１は、システムメモリ５７から第１ＯＳをロードして動作させる。また、第２コア２２２は、システムメモリ５７から第２ＯＳをロードして動作させる。このように、第１コア２２１は、システムメモリ５７に記憶された第１ＯＳを動作させる。また、第２コア２２２は、システムメモリ５７に記憶された第２ＯＳを動作させる。

第１ＯＳは、要求された処理を予め定められた時間内に終えることを保証する。第１ＯＳは、ハードウェア割込みが生じてから、対応する処理ルーチンが呼び出されるまでの最悪値が保証されているオペレーティングシステムである。一方、第２ＯＳは、要求された処理を予め定められた時間内に終えることを必ずしも保証していない。第２ＯＳは、ハードウェア割込みが生じてから、対応する処理ルーチンが呼び出されるまでの最悪値が必ずしも保証されていない。しかし、第２ＯＳは、例えばＴＣＰ／ＩＰスタック等の通信用のソフトウェアコンポーネント、ＧＵＩ等のユーザインタフェース用のソフトウェアコンポーネント等を備えており、多機能のソフトウェアを実装するためのソフトウェア環境を提供する。

第１ＯＳは、コア間通信に対する割り込みの優先度が比較的に高い。第２ＯＳも、コア間通信に対する割り込みの優先度が比較的に高い。このため、第１ＯＳおよび第２ＯＳは、コア間通信の割り込みに対して、対応する処理ルーチンを速やかに呼び出すことができる。

ＳＤＲＡＭ５８は、画像処理用のワークメモリとして機能する。例えば、ＳＤＲＡＭ５８は、第２コア２２２が処理中の画像データを一時的に保管する役割等を担う。また、ＳＤＲＡＭ５８は、第１ＯＳおよび第２ＯＳが実行されている間、第１ＯＳおよび第２ＯＳを記憶する。具体的には、ＳＤＲＡＭ５８は、第１ＯＳの実行中イメージおよび第２ＯＳの実行中イメージを記憶する。

第１ＯＳおよび第２ＯＳはともに、ＳＤＲＡＭ５８内の予め定められた共有メモリ領域にアクセスすることができる。ＳＤＲＡＭ５８には、第１コア２２１および第２コア２２２の間で共有される共有メモリ領域が確保される。すなわち、ＳＤＲＡＭ５８には、第１コア２２１と第２コア２２２との間で共有されるメモリ部として機能する。また、ＳＤＲＡＭ５８には、第１ＯＳ専用のプライベートメモリ領域と、第２ＯＳ専用のプライベートメモリ領域とが確保される。このように、ＳＤＲＡＭ５８には、共有メモリ領域と、第１コア２２１が排他的にアクセスできる第１ＯＳ専用のプライベートメモリ領域と、第２コア２２２が排他的にアクセスできる第２ＯＳ専用のプライベートメモリ領域とが確保される。ＳＤＲＡＭ５８のメモリ領域を分割して使用するのではなく、第１ＯＳ専用の単独のプライベートメモリと、第２ＯＳ専用の単独のプライベートメモリと、第１ＯＳおよび第２ＯＳの間で全メモリ領域が共有される共有メモリとを別個に有するメモリ構成を適用してもよい。

第１コア２２１は、メインミラー３２、サブミラー４０、フォーカルプレーンシャッタ４３等を駆動する。操作入力部６０は、レリーズボタン、ライブビューボタン等の操作入力部６０がユーザに操作されたことを検出して、ＭＰＵ５２へ出力する。ＳｏＣ５１は、ＭＰＵ５２を介してユーザ操作を取得する。具体的には、第１コア２２１が、レリーズボタン、ライブビューボタン等のユーザ操作を取得する。第１コア２２１は、ユーザからの指示に応じて、合焦制御や撮像制御を行う。

第１コア２２１は、レリーズボタンの押し下げを検出すると、メインミラー３２を斜設状態として、フォーカルプレーンシャッタ４３を制御して撮像素子３６で露光する。また、第１コア２２１は、撮像素子３６が有する光電変換素子の読み出しを制御する。撮像素子３６が出力したアナログの撮像信号は、アナログ処理部７０で前処理されて、ＡＤ変換部７１でデジタルの撮像信号に変換される。アナログ処理部７０は、アナログフロントエンドとして機能するアナログ処理回路で実装される。ＡＤ変換部７１から出力されたデジタルの撮像信号は、デジタル処理部７２で処理される。デジタル処理部７２はデジタルフロントエンドとして機能するデジタル処理回路で実行される。デジタル処理部７２は、画像評価値を算出する機能を有する。第１コア２２１は、画像データの取り込みおよび画像評価値の取り込みをデジタル処理部７２に依頼して、デジタル処理部７２から画像データおよび画像評価値を取り込む。このように、第１コア２２１は、フォーカルプレーンシャッタ４３および撮像素子３６の駆動を制御する。そして、第１コア２２１は、撮像デバイスに画像を撮像させ、画像を画像データとして取り込む処理を行う。

また、第１コア２２１は、合焦センサ４２からの位相差検出信号に基づいて焦点状態を検出する。すなわち、第１コア２２１は、位相差検出方式による焦点調節を行う。また、第１コア２２１は、合焦制御用に取り込まれた画像データを処理して、コントラスト量を示すコントラスト評価値を生成する。第１コア２２１は、コントラスト検出方式による焦点調節を行う。第１コア２２１は、コントラスト評価値および位相差データの少なくとも一方に基づき焦点調節用の制御信号を生成して、駆動ドライバ７３に供給する。駆動ドライバ７３は、第１コア２２１からの制御信号を受けて各種動作を制御する。例えば、駆動ドライバ７３は、制御信号に従って、フォーカスレンズ２４、ズームレンズ２５、絞り装置２８等を駆動する。

第１コア２２１は、画像データおよび画像評価値を、ＳＤＲＡＭ５８内の共有メモリ領域に書き込む。また、第１コア２２１は、画像データに関連する情報を、コア間通信によって第２コア２２２に送信する。具体的には、第１コア２２１は、合焦位置やレンズ位置を含むフォーカス情報、ＡＥ情報等の露出情報、レンズ固有情報、フラッシュを閃光したか否かを示す情報、撮像時刻情報等を、コア間通信によって第２コア２２２に送信する。第２コア２２２は、共有メモリ領域から画像データを読み出して画像処理を行う。また、第２コア２２２は、コア間通信で第１コア２２１から取得した各種の情報を用いて、画像処理を行ってよい。

例えば、第２コア２２２は表示用の画像データを生成する。生成された表示用の画像データは、撮像後の一定時間の間、表示部５３に表示される。これに並行して、第２コア２２２は、画像データを予め定められた画像フォーマットに加工して記録用の画像データを生成する。第２コア２２２は、ＳＤＲＡＭ５８をワークメモリとして用いて画像処理をしてよい。第２コア２２２が生成した記録用の画像データは、外部接続ＩＦ５６から出力される。外部接続ＩＦ５６としては、記録媒体としての外部メモリに画像データ等を記録するための記録媒体ＩＦ、ＵＳＢ等の外部バスに画像データ等を出力するためのＵＳＢＩＦを含む。

操作入力部６０は、レリーズボタンを含む。操作入力部６０の一部は、表示部５３の一部とともにタッチパネルとして実装されてよい。

ＭＰＵ５２は、電源部５４から各部への給電を制御する。また、ＭＰＵ５２は、操作入力部６０からのユーザ操作信号を取得して、ＳｏＣ５１に供給する。ＭＰＵ５２は、レリーズボタンの操作信号を、第１コア２２１に提供する。一方、ＭＰＵ５２は、タッチパネルの一部として実装された操作入力部６０の一部からの操作信号を、第２コア２２２に提供する。

図３は、ユーザが撮像条件を設定した場合の処理フローを示す。本処理は、撮像条件を設定するユーザ操作が操作入力部６０になされた場合に、開始される。撮像条件を設定するユーザ操作は、第２コア２２２によって取得される。

ステップＳ３０２において、第２コア２２２は、ユーザの操作入力に基づき、撮像条件を設定する。例えば、第２コア２２２は、画像データの解像度、露出条件、ズーム値、ブレ補正の有無等を設定する。

ステップＳ３０４において、第２コア２２２は、画像一枚あたりの所用データ量を決定する。第２コア２２２は、外部接続ＩＦを介して接続された外部メモリに記録するために必要な容量としての所用データ量を決定してよい。また、第２コア２２２は、第２コア２２２が画像処理を実行するために必要なＳＤＲＡＭ５８の容量としての所用データ量を決定してよい。例えば、第２コア２２２は、解像度に基づき、画像一枚あたりの所用データ量を決定する。具体的には、第２コア２２２は、解像度とデータ量とを対応づけるＬＵＴを参照して、画像一枚あたりの所用データ量を決定する。画像一枚あたりの所用データ量は、ＳＤＲＡＭ５８に記憶される。

ステップＳ３０６において、第２コア２２２は、決定した撮像条件を示すデータを第１コア２２１へコア間通信で送信して、処理を終了する。第１コア２２１は、第２コア２２２からのコア間通信を受信すると、撮像条件を設定するための処理ルーチンを呼び出して、第１コア２２１から送信されたデータに従って撮像条件を設定する。例えば、第１コア２２１は、絞り装置２８、ズームレンズ２５を駆動する。また、第１コア２２１は、シャッタスピードを設定する。また、第１コア２２１は、撮像装置１０のブレを補正すべく、駆動ドライバ７３を制御して、レンズ群２１を構成する少なくとも１つのレンズを光軸に対して変位させる。このように、第２コア２２２は、撮像条件を示すデータを、コア間通信により第１コア２２１に送信する。そして、第１コア２２１は、第２コア２２２からコア間通信で受信したデータが示す撮像条件に従って、撮像デバイスを制御する。

図４は、撮像指示を受け付けた場合の処理フローを示す。本処理は、撮像指示の一例としてのレリーズボタンの押し下げが検出した場合に、開始される。レリーズボタンの押し下げは、第１コア２２１によって取得される。撮像指示があると、第１コア２２１が共有メモリ領域に対する書き込み権を獲得し、第２コア２２２は共有メモリ領域に対して読み出しのみが可能な状態に遷移する。

ステップＳ４０２において、第１コア２２１は、コア間通信を用いて、外部接続ＩＦを介して接続された外部メモリの容量と、ＳＤＲＡＭ５８の容量とを、第２コア２２２に確認させる。

ステップＳ４０４において、第２コア２２２は、外部メモリおよびＳＤＲＡＭ５８の利用可能容量をチェックして、外部メモリおよびＳＤＲＡＭ５８で利用可能データ量が、所用データ量以上であるか否かを決定する。具体的には、第２コア２２２は、外部メモリの残容量が、外部メモリに画像データを記録すために必要な容量以上であり、かつ、ＳＤＲＡＭ５８の残容量が、画像処理を実行するために必要な容量以上であるかを決定する。具体的には、第２コア２２２は、図３のステップＳ３０４で決定した所用データ量と比較する。

ステップＳ４０６において、第２コア２２２は、利用可能データ量が所用データ量以上であるか否かを示す管理情報を、コア間通信で第１コア２２１に送信する。

ステップＳ４０８において、第１コア２２１は画像データを記録可能であるか否かを判断する。具体的には、ステップＳ４０６で取得した利用可能データ量が所用データ量以上である場合、画像データを記録可能である旨を判断する。利用可能データ量が所用データ量未満である場合、画像データを記録可能でない旨を判断する。

画像データを記録可能である場合、第１コア２２１はステップＳ４１０において撮像動作を行い、処理を終了する。画像データを記録可能でない場合、第１コア２２１は撮像せずに処理を終了する。このように、第２コア２２２は、外部メモリに書き込むことができる容量を示す管理情報を、コア間通信により第１コア２２１に送信する。そして、第１コア２２１は、画像を新たに撮像すべき場合に、新たな画像の処理に必要な容量が外部メモリに残されているか否かを管理情報に基づいて判断し、必要な容量が残されていることを条件として、撮像デバイスに画像を撮像させる。このため、メモリの空き容量が確保できていない状態で撮像してしまうことを未然に防ぐことができる。

なお、ＳＤＲＡＭ５８の残容量が、画像処理を実行するために必要な容量以上でない場合であっても、第２コア２２２が現在進めている画像処理が終了することで、空き容量が確保される可能性がある。したがって、第１コア２２１は、空き容量が確保された場合にコア間通信で通知するよう第２コア２２２に依頼して、第２コア２２２からのコア間通信をウェイトするようにしてもよい。そして、第１コア２２１は、空き容量が確保された旨の通知を第２コア２２２からコア間通信で受信した場合に、撮像動作を行ってもよい。

図５は、第１コア２２１による処理フローの一例を示す。本フローは、図４のステップＳ４１０の詳細な処理フローである。

ステップＳ５０２において、第１コア２２１は、撮像素子３６およびフォーカルプレーンシャッタ４３を駆動して露光し、撮像素子３６から撮像信号を出力させる。撮像素子３６からのアナログの撮像信号は、アナログ処理部７０およびＡＤ変換部７１を経てデジタルの撮像信号に変換される。デジタル処理部７２は、ＲＡＷデータを生成するとともに、画像評価値を算出する。ＲＡＷデータは、撮像素子３６が有する複数の光電変換素子にそれぞれ対応して１色の値を持つデータである。画像評価値としては、カラーバランスの評価値を例示することができる。

ステップＳ５０４において、第１コア２２１は、デジタル処理部７２から、ＲＡＷデータおよび画像評価値を取り込む。ステップＳ５０６において、第１コア２２１は、ＲＡＷデータおよび画像評価値を共有メモリ領域に書き込む。すなわち、第１コア２２１は、画像をＲＡＷデータとして取り込み、ＲＡＷデータを共有メモリ領域に書き込む。

ステップＳ５０８において、第１コア２２１は、合焦位置やレンズ位置を含むフォーカス情報、ＡＥ情報等の露出情報、レンズ固有情報、閃光したか否かを示す情報、時刻情報等を含む撮像関連情報を、ＲＡＷデータを記録した旨とともにコア間通信で第１コア２２１に送信し、処理を終了する。

図６は、第２コア２２２がＲＡＷデータを取得する処理フローの一例を示す。本処理フローは、ステップＳ５０８のコア間通信の割り込みに対応する処理ルーチンが呼び出されることで、開始する。

ステップＳ６０２において、第２コア２２２は、コア間通信で受信した撮像関連情報をＳＤＲＡＭ５８に記憶し、ステップＳ６０４に進む。

なお、本フローのステップＳ６０４以降の処理は、コア間通信の受信に同期して行われる必要はない。例えば、当該処理は、コア間通信の割り込みに対応する処理ルーチンで行われる必要はない。第２コア２２２においてＲＡＷデータを画像処理する準備ができた時点で、ステップＳ６０４以降の処理を行ってよい。

ステップＳ６０４において、第２コア２２２は、共有メモリ領域から、ＲＡＷデータおよび画像評価値を読み出す。ステップＳ６０６において、第２コア２２２はＲＡＷデータおよび画像評価値をＳＤＲＡＭ５８内の他のメモリ領域、例えばワークメモリとして確保されたメモリ領域に記憶してよい。このとき、第２コア２２２は、ＲＡＷデータおよび画像評価値を共有メモリ領域から削除してよい。

ステップＳ６０８において、第２コア２２２は、読み出したＲＡＷデータおよび画像評価値に基づいて画像処理を行い、処理を終了する。このように、第２コア２２２は、第１コア２２１が取り込んだカラーバランスに関する画像評価値を共有メモリ領域から読み出して、画像評価値に基づいてＲＡＷデータに画像処理を施す。

図７は、第２コア２２２による画像処理の詳細な処理フローの一例を示す。すなわち、ステップＳ６０８の詳細な処理フローである。

ステップＳ７０２において、第２コア２２２は、第２ＯＳ上で動作する前処理コンポーネントを呼び出して、前処理を行う。前処理としては、ＲＡＷデータに対する補正処理を含む。例えば、前処理として、撮像素子に関する補正処理、ＲＡＷデータに含まれる画素ノイズを除去するノイズ除去処理およびレンズに関する補正処理を例示することができる。前処理としては、後に使用する画像処理パラメータを取得する処理を含んでよい。撮像素子に関する補正処理としては、欠陥画素補正等を例示することができる。レンズに関する補正処理としては、レンズ群２１が有する収差を補正する処理を例示することができる。

ステップＳ７０４において、第２コア２２２は、第２ＯＳ上で動作する画処理コンポーネントを呼び出して、画処理を行う。具体的には、ステップＳ７０２で取得した画処理パラメータに従って、画処理を行う。

本画処理としては、γ補正等の階調変換処理、ＲＡＷデータをＹＣデータに変換する色変換処理、ＲＡＷデータを圧縮して圧縮ＲＡＷデータを生成するＲＡＷ圧縮処理、色ノイズ除去、解像度変換等を例示することができる。また、本画処理としては、赤目補正処理、輪郭強調処理等を含むことができる。ＹＣデータは、撮像素子３６が有する複数の光電変換素子のそれぞれに対応して、輝度信号および色差信号を有するデータである。すなわち、ＲＡＷデータをＹＣデータに変換する処理は、色補間処理の一例である。

ステップＳ７０６において、第２コア２２２は、第２ＯＳ上で動作する圧縮符号化コンポーネントを呼び出して、圧縮符号化処理を行う。例えば、ＪＰＥＧファイルを記録するよう設定されている場合、第２コア２２２はＹＣデータをＪＰＥＧ等の画像フォーマットに従って圧縮符号化する処理を行う。

ステップＳ７０８において、第２コア２２２は、第２ＯＳ上で動作する画像記録コンポーネントを呼び出して、画像データの記録処理を行う。例えば、ＪＰＥＧファイルを記録するよう設定されている場合、第２コア２２２は、ステップＳ７０６で得られたＪＰＥＧフォーマットの画像データを、外部接続ＩＦ５６を介して画像ファイルとして外部メモリに記録する。圧縮ＲＡＷデータを記録する。また、圧縮ＲＡＷ画像を記録するよう指定されている場合、第２コア２２２は、ステップＳ７０４で生成した圧縮ＲＡＷデータを、外部接続ＩＦ５６を介して外部メモリに画像ファイルとして記録する。画像の出力先が外部デバイスに指定されている場合、外部接続ＩＦ５６を介して外部デバイスに出力する。

このように、第２コア２２２は、共有メモリ領域から読み出したＲＡＷデータに画像処理を施して画像処理済みの画像データを生成し、マルチコアプロセッサの外部の外部メモリに格納する。また、第２コア２２２は、撮像制御等の固定時間処理をすることなく、ＲＡＷデータに画像処理を施すことができる。このため、画像処理された画像データを速やかにユーザに提供することができる。

図８は、画像データを表示する処理フローの一例を示す。本処理は、画像を表示する旨を指示するユーザ操作が操作入力部６０になされた場合に、開始される。当該ユーザ操作は、第２コア２２２によって取得される。

ステップＳ８０２において、外部メモリに記録された画像ファイルを表示するよう指定されている場合、第２コア２２２は、画像ファイルを外部メモリから読み出す。外部デバイスから提供される画像ファイルを表示するよう指定されている場合、第２コア２２２は、外部接続ＩＦ５６を介して外部デバイスから画像ファイルを受け取る。画像ファイルのデータは、画像データとしてＳＤＲＡＭ５８に記憶される。本ステップでは、第２ＯＳ上で動作する画像読み出しコンポーネントを呼び出して、画像ファイル等からの読み出しを行う。

ステップＳ８０４において、第２コア２２２は、第２ＯＳ上で動作する画像伸張コンポーネントを呼び出して、ＳＤＲＡＭ５８に記憶された画像データを伸張する処理を行う。本処理は、例えば圧縮符号化された画像データに対して行われる。例えば、ＪＰＥＧフォーマットの画像データは、ＹＣデータに復号され、ＳＤＲＡＭ５８に記憶される。

ステップＳ８０６において、第２コア２２２は、第２ＯＳ上で動作する画処理コンポーネントを呼び出して、画処理を行う。画像データが圧縮ＲＡＷデータである場合、画処理としては、ＲＡＷデータに伸張するＲＡＷ伸張処理、γ補正等の階調変換処理、ＲＡＷデータをＹＣデータに変換する色変換処理、色ノイズ除去等を例示することができる。また、ＹＣデータを表示用の解像度に変換する解像度変換を、本画処理の一部として含むことができる。

ステップＳ８０８において、第２コア２２２は、第２ＯＳ上で動作する画像表示用コンポーネントを呼び出して、ステップＳ８０６で生成したＹＣデータに基づいて、表示部５３に画像を表示する。このように、第２コア２２２は、撮像制御等のリアルタイム処理をすることなく、画像を表示する処理を行うことができる。このため、ユーザから指定されたファイルを速やかに表示することができる。

なお、画像を表示する旨が指示されると、第２コア２２２が共有メモリ領域に対する書き込み権を獲得してよい。具体的には、第２コア２２２は、第２ＯＳ用のプライベートメモリ領域だけでなく、共有メモリ領域に対する書き込み権を有する状態に遷移し、第１コア２２１は、共有メモリ領域に対する書き込み権を有さない状態に遷移してよい。この場合、第１コア２２１は、第１ＯＳ専用のプライベートメモリ領域にのみ書き込み権を有する状態となる。そして、第２コア２２２は、共有メモリ領域の少なくとも一部のメモリ領域をワークメモリとして使用してよい。

なお、画像を表示する旨が指示された場合、ＳＤＲＡＭ５８内の共有メモリ領域のサイズを撮像時より小さくして、ワークメモリとして使用するメモリ領域を拡大してよい。例えば、共有メモリ領域の少なくとも一部を開放して、開放したメモリ領域の少なくとも一部をワークメモリとして使用してもよい。ワークメモリは、第２ＯＳ専用のプライベートメモリ領域とは別にＳＤＲＡＭ５８内に確保されてよく、第２ＯＳ専用のプライベートメモリ領域として確保されてもよい。そして、撮像指示があるなどして再生が終了すると、撮像に必要となる予め定められたサイズの共有メモリ領域をＳＤＲＡＭ５８内に確保してよい。

図９は、ソフトウェアコンポーネントを更新する処理フローの一例を示す。図７、８に関連して説明したように、第２ＯＳ上では、前処理コンポーネントント、画処理コンポーネント、圧縮符号化コンポーネント、画像記録コンポーネント、画像読み出しコンポーネント、画像伸張コンポーネント、画像表示用コンポーネント等のソフトウェアコンポーネントが動作する。すなわち、第２ＯＳでは、処理単位でコンポーネント化されて管理されており、これらのソフトウェアコンポーネントを更新することで、コンポーネント毎に機能を更新することができる。

同様に、第１ＯＳ上では、レンズ群２１、フォーカルプレーンシャッタ４３、絞り装置２８およびメインミラー３２等のメカ制御、フラッシュ等の閃光装置の制御、撮像素子３６の駆動制御、ＲＡＷデータ取り込み処理、画像処理用パラメータ情報を収集する処理等が処理単位で管理されていてよい。そして、これらのソフトウェアコンポーネントを更新することで、コンポーネント毎に機能を更新することができる。

本図では、第１ＯＳ上のソフトウェアコンポーネントを更新する動作を説明する。本処理フローは、ソフトウェアコンポーネントを更新する旨の指示を取得した場合に、開始される。

ステップＳ９０２において、第２コア２２２は、外部接続ＩＦを介して、新規ソフトウェアコンポーネントを受信して、ＳＤＲＡＭ５８に記憶する。ステップＳ９０４において、第２コア２２２は、受信した新規ソフトウェアコンポーネントを共有メモリ領域に書き込む。ステップＳ９０６において、第２コア２２２は、新規ソフトウェアコンポーネントを共有メモリ領域に書き込んだ旨を、コア間通信で第１コア２２１に通知する。

ステップＳ９０８において、第１コア２２１は、共有メモリ領域から新規ソフトウェアコンポーネントを読み出す。ステップＳ９１０において、第１コア２２１は、新規ソフトウェアコンポーネントで、既存のソフトウェアコンポーネントを更新する。ステップＳ９１０の処理が完了すると、本処理フローは終了する。

このように、第２コア２２２は、第２ＯＳ用のソフトウェアコンポーネントを共有メモリ領域に書き込む。そして、第１コア２２１は、第１ＯＳ用のソフトウェアコンポーネントを共有メモリ領域から読み出して、第１ＯＳに組み込む。共有メモリへのアクセス機能と、自身のソフトウェアコンポーネントの更新機能とを第１ＯＳに実装することで、高機能の汎用ＯＳから共有メモリとコア間通信を使って第１ＯＳの機能の変更することが可能になる。

なお、以上の説明では第１ＯＳの機能を更新する場合の処理フローについて説明した。しかし、第２ＯＳについても同様に、ソフトウェアコンポーネントを更新することができる。第２ＯＳは汎用ＯＳであるから、第１ＯＳと比較して、例えば赤目処理、被写体認識処理、ユーザインタフェース等の種々のソフトウェアコンポーネントを組み込むことが容易である。撮像装置１０によれば、第１コア２２１で行われる固定時間処理が、第２コア２２２で行われる処理とは分離されているので、撮像制御等の固定時間処理が考慮されていない汎用のソフトウェアコンポーネントを第２ＯＳに比較的に容易に実装できる場合がある。

図１０は、第１コア２２１から第２コア２２２へ共有メモリ領域を介してデータを送信する処理フローの一例を示す。本処理フローは、例えば図５のステップＳ５０６のように、ＲＡＷデータおよび画像評価値を共有メモリ領域に書き込む処理に適用できる。例えば、撮像指示としてのレリーズスイッチが押し下げを検出した場合に、本フローが開始する。

まず、第１コア２２１の動作について説明する。ステップＳ１００２において、第１コア２２１は、共有メモリ領域にデータを書き込みできるか否かを判断する。例えば、第１コア２２１は、第１コア２２１が共有メモリ情報を獲得している場合に、共有メモリ領域にデータを書き込みできる旨を判断する。

共有メモリ領域にデータを書き込みできない場合、ステップＳ１００４において第２コア２２２からコア間通信で共有メモリ情報が送信されるのをウェイトする。なお、このウェイト処理は、例えば共有メモリ情報をウェイトするための専用のタスクが実行してよい。すなわち、共有メモリ情報が送信されるのをウェイトしている間、第１コア２２１は他の処理を実行することができる。第２コア２２２から共有メモリ情報が送信されると、ステップＳ１００２に処理を移行させる。

共有メモリ領域にデータを書き込みできる場合、ステップＳ１００６において、第１コア２２１は共有メモリ領域にデータを書き込む。例えば、共有メモリ情報には書き込み可能なメモリ領域の先頭アドレスが設定されており、第１コア２２１は、当該先頭アドレスからデータを書き出す。書き込みが完了すると、ステップＳ１００８において、第１コア２２１は、共有メモリ情報を更新する。例えば、第１コア２２１は、データを書き出した共有メモリ領域の先頭アドレス、データ長等を、共有メモリ情報に書き込む。そして、ステップＳ１００８において、コア間通信で共有メモリ情報を第２コア２２２に送信する。

ステップＳ１０１０において、第１コア２２１は、撮像装置１０が撮像動作を終了するか否かを判断する。例えば、撮像を終了する旨のユーザ操作を検出した場合に、撮像動作を終了すると判断する。撮像装置１０が撮像動作を終了する場合、本処理フローを終了する。撮像動作を終了しない場合、ステップＳ１００２に処理を移行する。

次に、第２コア２２２の動作を説明する。本モードに遷移した場合、ステップＳ１０１２において、共有メモリ情報をコア間通信で第１コア２２１に送信する。続いて、ステップＳ１０１４において、第２コア２２２は、共有メモリ情報が通信されるのをウェイトする。ステップＳ１００４と同様、本処理も、ウェイトするための専用のタスクが実行してよい。

第１コア２２１から共有メモリ情報が送信されると、ステップＳ１０１６において、第２コア２２２は共有メモリ領域からデータを読み出す。例えば、共有メモリ情報に含まれる書き出しアドレスを参照して、データを読み出してよい。第２コア２２２は、読み出したデータをＳＤＲＡＭ５８内の他のメモリ領域に記憶して、読み出したデータを共有メモリ領域から削除してよい。なお、第２コア２２２は、読み出したデータを他のメモリ領域に記憶せずに、データが共有メモリ領域に記憶されたままにしてもよい。この場合、第２コア２２２は、書き込み可能な先頭アドレスとして、データ長で示されるデータの最終アドレスの次のアドレスを設定してよい。

ステップＳ１０１８において、第２コア２２２は、撮像装置１０が撮像動作を終了するか否かを判断する。撮像装置１０が撮像動作を終了する場合、本処理フローを終了する。撮像動作を終了しない場合、ステップＳ１１０２に処理を移行する。

本処理は、撮像装置１０が撮像動作をしている間、継続する。この期間では、第１コア２２１が共有メモリ領域に対する書き込み権を獲得した状態にあり、第２コア２２２は共有メモリ領域に対する書き込み権を有しない。一方、撮像装置１０が撮像動作を終了すると、第２コア２２２が共有メモリ領域に対する書き込み権を獲得した状態に遷移する。このように、第１コア２２１が共有メモリ領域に対して書き込み動作のみが可能な動作モードで動作している場合に、第２コア２２２は、共有メモリ領域に対して読み出し動作のみが可能な動作モードで動作する。

本処理フローで説明した場合とは異なり、共有メモリ領域に対して第２コア２２２が書き込み権を獲得し、第１コア２２１が読み出し権を有する状態としては、上述したソフトウェアコンポーネントの機能を更新するときの状態を例示することができる。この状態の動作は、本フローの第１コア２２１の動作として説明した処理を第２コア２２２が実行し、本フローの第２コア２２２の動作として説明した処理を第１コア２２１が実行することで実現できる。すなわち、第２コア２２２が共有メモリ領域に対して書き込み動作のみが可能な動作モードで動作している場合に、第１コア２２１は、共有メモリ領域に対して読み出し動作のみが可能な動作モードで動作する。一方、図８に関連して説明したように、画像の表示処理を実行する場合、第２コア２２２が共有メモリ領域に対するアクセス権を有し、第１コア２２１は共有メモリ領域に対するアクセス権を有さない状態に遷移してよい。

以上に説明したように、一方のコアが共有メモリ領域に対する書き込み権を有する場合、他方のコアは書き込み権を有さない。このため、共有メモリ領域に対するアクセスをシンプルな形で管理することができる。

以上の説明において、第２コア２２２が第２ＯＳに従って、画像処理を実行するとした。しかし、撮像装置１０は画像処理を主として担う画像処理エンジンを有してよい。この場合、第２コア２２２は、画像処理エンジンにＲＡＷデータ等の画像データを渡して、画像処理エンジンに画像処理をさせるべく画像処理エンジンを制御してよい。

本実施形態の撮像装置１０に関連して説明した処理は、撮像装置１０の各部、例えばＳｏＣ５１等が、プログラムに従って動作することにより、実現することができる。すなわち、当該処理を、いわゆるコンピュータ装置によって実現することができる。コンピュータ装置は、上述した処理の実行を制御するプログラムをロードして、読み込んだプログラムに従って動作して、当該処理を実行してよい。コンピュータ装置は、当該プログラムを記憶しているコンピュータ読取可能な記録媒体を読み込むことによって、当該プログラムをロードすることができる。

本実施形態において、撮像装置１０を取り上げて電子装置の一例を説明した。撮像装置としては、レンズ交換式の一眼レフカメラ、コンパクトデジタルカメラ、ミラーレス一眼カメラ、ビデオカメラ、撮像機能付きの携帯電話機、撮像機能付きの携帯情報端末、撮像機能付きのゲーム機器等の娯楽装置、スキャナ、ファクシミリ等、撮像機能を有する機器を適用の対象とすることができる。また、電子装置は、テレビ、ビデオ、デジタルフォトフレーム、プロジェクタ装置、ゲーム機器等の娯楽装置等の電子画像装置として実現されてよい。また、電子装置は、録音装置等の電子音声装置として実現されてよい。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１１ 光軸、２０ レンズユニット、２１ レンズ群、２２ 前玉、２３ 後玉、２４ フォーカスレンズ、２５ ズームレンズ、２６ 鏡筒、２７ レンズ回路基板、２８ 絞り装置、２９ レンズマウント、３０ カメラユニット、３１ カメラマウント、３２ メインミラー、３３ ピント板、３４ メインミラー回転軸、３５ ミラーボックス、３６ 撮像素子、３７ ペンタプリズム、３８ 接眼光学系、３９ ＡＥセンサ、４０ サブミラー、４１ 合焦光学系、４２ 合焦センサ、４３ フォーカルプレーンシャッタ、５０ メイン基板、５１ ＳｏＣ、５２ ＭＰＵ、５３ 表示部、５４ 電源部、５６ 外部接続ＩＦ、５７ システムメモリ、５８ ＳＤＲＡＭ、６０ 操作入力部、７３ 駆動ドライバ

Claims (14)

1. 第１オペレーティングシステムが動作する第１プロセッサコアと、前記第１オペレーティングシステムとは異なる第２オペレーティングシステムが動作する第２プロセッサコアとを有するマルチコアプロセッサと、
   前記第１プロセッサコアと前記第２プロセッサコアとで共有される共有メモリ領域を有するメモリ部と、
   を備え、
   前記第２プロセッサコアは、撮像条件のデータをコア間通信により前記第１プロセッサコアに送信し、
   前記第１プロセッサコアは、受信した前記撮像条件のデータにより撮像部を制御し、前記撮像部で撮像された画像データを前記共有メモリ領域に書き込む電子装置。
2. 第１オペレーティングシステムが動作する第１プロセッサコアと、前記第１オペレーティングシステムとは異なる第２オペレーティングシステムが動作する第２プロセッサコアとを有するマルチコアプロセッサと、
   前記第１プロセッサコアと前記第２プロセッサコアとで共有される共有メモリ領域を有するメモリ部と、
   を備え、
   前記第１プロセッサコアが前記共有メモリ領域に書き込んでいる場合に、前記第２プロセッサコアは前記共有メモリ領域に対する読み出す動作のみが可能な電子装置。
3. 第１オペレーティングシステムが動作する第１プロセッサコアと、前記第１オペレーティングシステムとは異なる第２オペレーティングシステムが動作する第２プロセッサコアとを有するマルチコアプロセッサと、
   前記第１プロセッサコアと前記第２プロセッサコアとで共有される共有メモリ領域を有するメモリ部と、
   を備え、
   前記第１プロセッサコアは、撮像部で撮像された画像データを前記共有メモリ領域に書き込み、
   前記第２プロセッサコアは、前記共有メモリ領域から読み出した前記画像データに画像処理を施して画像処理済みの画像データを生成し、前記マルチコアプロセッサの外部のメモリに記憶する電子装置。
4. 第１オペレーティングシステムが動作する第１プロセッサコアと、前記第１オペレーティングシステムとは異なる第２オペレーティングシステムが動作する第２プロセッサコアとを有するマルチコアプロセッサと、
   前記第１プロセッサコアと前記第２プロセッサコアとで共有される共有メモリ領域を有するメモリ部と、
   を備え、
   前記第２プロセッサコアは、前記第１プロセッサコアが前記共有メモリ領域に書き込んだ画像データを読み出し、
   前記第１プロセッサコアは、前記画像データに関連する情報をコア間通信によって前記第２プロセッサコアに送信する電子装置。
5. 第１オペレーティングシステムが動作する第１プロセッサコアと、前記第１オペレーティングシステムとは異なる第２オペレーティングシステムが動作する第２プロセッサコアとを有するマルチコアプロセッサと、
   前記第１プロセッサコアと前記第２プロセッサコアとで共有される共有メモリ領域を有するメモリ部と、
   を備え、
   前記第２プロセッサコアは、前記第２オペレーティングシステム用のソフトウェアコンポーネントを前記共有メモリ領域に書き込み、
   前記第１プロセッサコアは、前記第１オペレーティングシステム用のソフトウェアコンポーネントを前記共有メモリ領域から読み出して、前記第１オペレーティングシステムに組み込む電子装置。
6. 前記第２プロセッサコアは、前記第１プロセッサコアが前記共有メモリ領域に書き込んだ画像データを読み出す
   請求項１、２、５のいずれか一項に記載の電子装置。
7. 前記第１オペレーティングシステムはリアルタイムオペレーティングシステムである
   請求項１から６のいずれか一項に記載の電子装置。
8. 前記第１オペレーティングシステム、および、前記第２オペレーティングシステムを記憶する記憶部を備え、
   前記第１プロセッサコアは、前記記憶部に記憶された前記第１オペレーティングシステムを動作させ、
   前記第２プロセッサコアは、前記記憶部に記憶された前記第２オペレーティングシステムを動作させる
   請求項１から７のいずれか一項に記載の電子装置。
9. 前記撮像条件は、画像データの解像度、露出条件、ズーム値、ブレ補正の有無のうちの少なくとも１つである
   請求項１に記載の電子装置。
10. 前記画像データはＲＡＷデータである
    請求項３に記載の電子装置。
11. 前記第２プロセッサコアは、前記共有メモリ領域から読み出した前記ＲＡＷデータに対して少なくとも色補間処理を施す
    請求項１０に記載の電子装置。
12. 前記第１プロセッサコアは、前記ＲＡＷデータのカラーバランスに関する画像評価値を前記共有メモリ領域に書き込み、
    前記第２プロセッサコアは、前記共有メモリ領域から前記画像評価値を読み出して、前記画像評価値に基づいて、前記ＲＡＷデータに画像処理を施す
    請求項１０に記載の電子装置。
13. 前記外部のメモリに書き込むことができる容量についての管理情報を、前記第２プロセッサコアは前記第１プロセッサコアにコア間通信により送信し、
    前記第１プロセッサコアは、前記撮像部で新たな撮像を行う場合に、新たな撮像による画像データの処理に必要な容量が前記外部のメモリに残されているか否かを前記管理情報に基づいて判断し、前記必要な容量が残されていることを条件として、前記撮像部に撮像させる
    請求項１０に記載の電子装置。
14. 前記画像データに関連する情報は、フォーカス情報、露出情報、レンズ固有情報、フラッシュを閃光したか否かを示す情報、撮像時刻情報のうちの少なくとも１つである
    請求項４に記載の電子装置。

Images