JP5749732B2 - キューの充填レベルの更新を制御することにより帯域幅を節約しながらデータを受信し記憶するアセンブリおよび方法 - Google Patents
キューの充填レベルの更新を制御することにより帯域幅を節約しながらデータを受信し記憶するアセンブリおよび方法 Download PDFInfo
- Publication number
- JP5749732B2 JP5749732B2 JP2012541531A JP2012541531A JP5749732B2 JP 5749732 B2 JP5749732 B2 JP 5749732B2 JP 2012541531 A JP2012541531 A JP 2012541531A JP 2012541531 A JP2012541531 A JP 2012541531A JP 5749732 B2 JP5749732 B2 JP 5749732B2
- Authority
- JP
- Japan
- Prior art keywords
- queue
- data
- address
- information
- determining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 60
- 238000003860 storage Methods 0.000 claims description 102
- 230000008569 process Effects 0.000 claims description 47
- 238000012546 transfer Methods 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 10
- 238000012545 processing Methods 0.000 description 10
- 238000004891 communication Methods 0.000 description 7
- 230000001360 synchronised effect Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 241001522296 Erithacus rubecula Species 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012913 prioritisation Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9047—Buffering arrangements including multiple buffers, e.g. buffer pools
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
- H04L47/52—Queue scheduling by attributing bandwidth to queues
- H04L47/528—Minimum bandwidth guarantee
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
Description
・ データを記憶し得る複数のアドレスを含む記憶領域と、
・ データ受信・記憶装置であって、
− データパケットを受信するかまたはデータパケットにアクセスするための手段、
− アドレスを決定するための手段、および
− 記憶領域の決定されたアドレスに、データパケットの少なくとも一部が記憶されることを円滑化するための手段
を備えるデータ受信・記憶装置と、
・ 記憶領域からデータを読み取るかまたはデキューイングするための手段であって、記憶手段の1つまたは複数のアドレスでありデータが読み取られた/デキューイングされたアドレスに関する第1の情報を出力するための手段を備える手段と、
を備え、
決定手段が、
・ 決定されたアドレスに基づいて、記憶領域の1つまたは複数のアドレスのグループの充填レベルに関する情報を導出し、
・ 充填レベルが予め定められたレベルを超える場合に、読取り/デキューイング手段に第1の情報を出力させ、第1の情報に基づいて充填レベルの情報を再び導出させることを指示する
ように構成されているアセンブリに関する。
・ 受信/アクセス手段および記憶手段をそれぞれが備える複数のデータ受信・記憶要素と、
・ データパケットの少なくとも一部を記憶するアドレスを決定するための手段を備える制御部と、
を備え、
・ 受信されたデータパケットに関する情報を制御部に送信するための手段をデータ受信・記憶要素のそれぞれがさらに備え、
・ 送信された情報にも基づいてアドレスを決定するように制御部の決定手段が構成され、
・ 関係する受信/記憶要素にアドレスを戻すための手段を決定手段が備える。
・ 受信された/アクセスされたデータパケットについて、第1のキューのグループのそれぞれからの1つのキューをそれぞれが含む第2のキューのグループであって、第2のキューのグループ同士のキューが重なり合わない第2のキューのグループの1つを決定し、
・ 決定された第2のグループの現在選択されている第1のキューの充填レベルが予め定められたレベルを超えるならば、決定された第2のグループの第2のキューを識別かつ選択し、
・ アドレスを、識別された第2のキューのアドレスとして選択する
ことによってアドレスを選択するように決定手段が構成され、
識別かつ選択された第2のキューに関するプロセス/プロセッサに、予め定められたレベルを超過した第1のキューが空になるまでこの第2のキューを処理しないように指示するための手段を、アセンブリがさらに備える。
・ 記憶領域内の複数のアドレスにデータを記憶するステップと、
・ データ受信・記憶装置が、
− データパケットを受信するかまたはデータパケットにアクセスするステップと、
− アドレスを決定するステップと、
− 記憶領域の決定されたアドレスに、データパケットの少なくとも一部が、好ましくは直接記憶されることを円滑化するステップと、
・ 記憶領域からデータを読み取るかまたはデキューイングするステップであって、データが読み取られた/デキューイングされたかまたは読み取られる/デキューイングされる1つまたは複数のアドレスに関する第1の情報を出力することを含むステップと、
を含み、
決定するステップが、
・ 決定されたアドレスに基づいて、記憶領域の1つまたは複数のアドレスのグループの充填レベルに関する情報を導出し、
・ 充填レベルが予め定められたレベルを超える場合に、読取り/デキューイングするステップで第1の情報を出力させ、第1の情報に基づいて充填レベルの情報を再び導出させることを指示する
ことを含む方法に関する。
・ 受信/アクセス手段および記憶手段をそれぞれが備える複数のデータ受信・記憶要素と、
・ データパケットの少なくとも一部を記憶するアドレスを決定するための手段を備える制御部と、
を備えてもよく、
決定するステップが、
・ 受信されたデータパケットに関する情報をデータ受信・記憶要素のそれぞれが制御部に送信し、
・ 送信された情報にも基づいて制御部の決定手段がアドレスを決定し、
・ 関係する受信/記憶要素に決定手段がアドレスを戻す
ことを含む。
・ 受信された/アクセスされたデータパケットについて、第1のキューのグループのそれぞれからの1つのキューをそれぞれが含む第2のキューのグループであって、第2のグループ同士のキューが重なり合わない第2のキューのグループの1つを決定し、
・ 決定された第2のグループの現在選択されている第1のキューの充填レベルが予め定められたレベルを超えるならば、決定された第2のグループの第2のキューを識別かつ選択し、
・ アドレスを、識別された第2のキューのアドレスとして選択する
ことによってアドレスを決定することを、決定するステップが含み、
識別かつ選択された第2のキューに関するプロセス/プロセッサに、予め定められたレベルを超過した第1のキューが空になるまで、この第2のキューを処理しないように指示するステップをさらに含む。
図6では、アダプタ12のPHY20や、MAC22、タイムスタンプ割当て24などの一部の要素を、解析器26や、要求元28、転送回路30などの他の要素より高速に動かしてもよいことがわかる。この状況では、要素20〜24から受信しタイムスタンプを記録したデータパケットのフローを多数のパラレルなフローに分割するために、これらのより遅い要素の様々な「具体化」を行うことができる。図6では、単一のPHY20で受信されたデータパケットが、4つのパラレルなフローに分割されている。要素20〜30は直接図示していないが、それらの位置はフロー中に示している。
記憶領域18のキューからデータを読み取るプロセッサまたはプロセス(図示せず)の負荷分散を、いくつかのやり方で行うことができる。ストリームなどでのデータパケットの順序(受信の順序か、または個々のデータパケット内のデータにより定められる順序)に関連性がないならば、プロセッサごとに単一のキューを設けてもよい。1つのプロセッサキューが一杯になった(これをどのように決定できるかは、以下でさらに記載する)場合は、アロケータ16により、単により多くのデータパケットが(1つまたは複数の)他のキューに伝送されるようにしてもよい。
そのセットアップを異なるシステムにより容易に適合させるためには、要求回路28や、転送回路30、アロケータ16だけでなく、記憶領域18内の、またはそれに接続された任意のデキューイング回路構成が仮想アドレス空間で動作することが好ましい。
受信されたフレームについてのタイムスタンプを信頼性があり比較可能なものにするためには、アダプタ12とアロケータ16でクロックを同期させることが望ましい。
記憶領域18のそれぞれのキューについて、アロケータ16は、RIFO(Random In First Out)キューと、FIRO(First In Random Out)キューの2つのキューをもつ(図4を参照)。
もちろん、記憶領域18内の1つまたは複数のキューに記憶されたデータパケットをデキューイングし、バス32を介して伝送し、アダプタ12を介して出力してもよい。記憶領域18に記憶されるデータパケットを記憶する場合と同様に、これはDMAを介して行ってもよく、それによって、例えば記憶領域18のプロセッサから介入されることなく、アダプタ12は記憶領域18内のデータパケットを直接読み取る。
Claims (13)
- データパケットを受信し送信するためのアセンブリであって、
・ データを記憶し得る複数のアドレスを含む記憶領域と、
・ データ受信・記憶装置であって、
− データパケットを受信するかまたはデータパケットにアクセスするための手段、
− アドレスを決定するための手段、および
− 前記記憶領域の決定された前記アドレスに、前記データパケットの少なくとも一部が記憶させるための手段
を備えるデータ受信・記憶装置と、
・ 前記記憶領域からデータを読み取るかまたはデキューイングするための手段であって、前記記憶領域の1つまたは複数のアドレスであり前記データが読み取られた/デキューイングされたアドレスに関する第1の情報を出力するための手段を備える手段と、
を備え、
前記決定手段が、
・ 決定された前記アドレスに基づいて、前記記憶領域の1つまたは複数のアドレスのグループの充填レベルに関する情報を導出し、
・ 前記充填レベルが予め定められたレベルを超える場合に、前記読取り/デキューイング手段に前記第1の情報を出力するように指示し、
・ 前記第1の情報にも基づいて前記充填レベルの情報を再び導出する
ように構成されているアセンブリ。 - 決定された前記アドレスに関する第2の情報を出力するように前記決定手段が構成され、前記第2の情報に基づいてデータを読み取る/デキューイングするように前記読取り/デキューイング手段が構成されている、請求項1に記載のアセンブリ。
- 前記記憶領域内で定められた複数のキューのうちの1つを前記1つまたは複数のアドレスのグループのそれぞれが定め、それぞれのキューが複数の連続したアドレスにより定められ、前記キュー同士のすべてのアドレスは重なり合わず、前記キューの前記充填レベルを導出するように前記決定手段が構成されている、請求項1または2に記載のアセンブリ。
- 各キューについて、データを加える次のアドレスを識別する書出しポインタと、前記キューから読み取られる/デキューイングされる次のアドレスを識別する読取りポインタとを保持するように前記決定手段が構成され、
アドレスが決定されたときに、決定された前記アドレスが関係する前記キューの前記書出しポインタを更新するように、前記決定手段が構成され、
前記第1の情報に基づいて、データがデキューイングされた前記キューの前記読取りポインタを更新するように、前記決定手段が構成され、
前記キューの前記読取りポインタおよび前記書出しポインタに基づいて、キューの前記充填レベルを決定するように、前記決定手段が構成されている、請求項3に記載のアセンブリ。 - 前記データ受信・記憶装置が、
・ 受信/アクセス手段および記憶手段をそれぞれが備える複数のデータ受信・記憶要素と、
・ 前記データパケットの少なくとも一部を記憶する前記アドレスを決定するための前記手段を備える制御部と、
を備え、
・ 受信された前記データパケットに関する情報を前記制御部に送信するための手段を前記データ受信・記憶要素のそれぞれがさらに備え、
・ 送信された前記情報にも基づいて前記アドレスを決定するように前記制御部の前記決定手段が構成され、
・ 関係する前記データ受信・記憶要素に前記アドレスを戻すための手段を前記決定手段が備える、請求項1から4のいずれか1項に記載のアセンブリ。 - 前記読取り/デキューイング手段が複数のプロセッサまたはプロセスを備え、それぞれのプロセッサまたはプロセスが前記キューの第1のグループの1つからデータをデキューイングするように構成され、個々の前記第1のグループの前記キュー同士のすべてのアドレスが重なり合わず、
・ 受信された/アクセスされたデータパケットについて、キューの第1のグループのそれぞれからの1つずつのキューをそれぞれが含むキューの複数の第2のグループであって、前記キュー同士のすべてのアドレスが重なり合わない複数の第2のグループの1つを決定し、
・ 決定された前記第2のグループの現在選択されている第1のキューの前記充填レベルが予め定められたレベルを超えるならば、決定された前記第2のグループの第2のキューを識別かつ選択し、
・ 前記アドレスを、識別された前記第2のキューのアドレスとして選択する
ことによって前記アドレスを選択するように前記決定手段が構成され、
識別かつ選択された前記第2のキューに関する前記プロセス/プロセッサに、前記予め定められたレベルを超過した前記第1のキューが空になるまでこの第2のキューを処理しないように指示するための手段をさらに備える、請求項3または4に記載のアセンブリ。 - 請求項1から6のいずれか1項に記載のアセンブリ用のデータ受信・記憶装置。
- 請求項1に記載のアセンブリを動作させる方法であって、
・ 前記記憶領域内の複数のアドレスにデータを記憶するステップと、
・ 前記データ受信・記憶装置が、
− データパケットを受信するかまたはデータパケットにアクセスするステップと、
− アドレスを決定するステップと、
− 前記記憶領域の決定された前記アドレスに、前記データパケットの少なくとも一部が記憶させるステップと、
・ 前記記憶領域からデータを読み取るかまたはデキューイングするステップであって、前記データが読み取られた/デキューイングされた1つまたは複数のアドレスに関する第1の情報を出力することを含むステップと、
を含み、
決定するステップが、
・ 決定された前記アドレスに基づいて、前記記憶領域の1つまたは複数のアドレスのグループの充填レベルに関する情報を導出し、
・ 前記充填レベルが予め定められたレベルを超える場合に、前記読取り/デキューイングするステップで前記第1の情報を出力するように指示し、
・ 前記第1の情報にも基づいて前記充填レベルの情報を再び導出する
ことを含む方法。 - 決定された前記アドレスに関する第2の情報を出力することを前記決定するステップが含み、前記第2の情報に基づいてデータを読み取る/デキューイングすることを前記読取り/デキューイングするステップが含む、請求項8に記載の方法。
- 前記記憶領域内で定められた複数のキューのうちの1つを前記1つまたは複数のアドレスのグループのそれぞれが定め、それぞれのキューが複数の連続したアドレスにより定められ、前記キュー同士のすべてのアドレスは重なり合わず、前記キューの前記充填レベルを導出することを前記決定するステップが含む、請求項8または9に記載の方法。
- 各キューについて、データを加える次のアドレスを識別する書出しポインタと、前記キューから読み取られる/デキューイングされる次のアドレスを識別する読取りポインタとを決定することを前記決定するステップが含み、アドレスが決定されたときに、決定された前記アドレスが関係する前記キューの前記書出しポインタを更新することを、前記決定するステップが含み、
前記第1の情報に基づいて、データがデキューイングされた前記キューの前記読取りポインタを更新することを、前記決定するステップが含み、
前記キューの前記読取りポインタおよび前記書出しポインタに基づいて、キューの前記充填レベルを決定することを、前記決定するステップが含む、請求項10に記載の方法。 - 前記データ受信・記憶装置が、
・ 受信/アクセス手段および記憶手段をそれぞれが備える複数のデータ受信・記憶要素と、
・ 前記データパケットの少なくとも一部を記憶する前記アドレスを決定するための前記手段を備える制御部と、
を備え、
前記決定するステップが、
・ 受信された前記データパケットに関する情報を前記データ受信・記憶要素のそれぞれが前記制御部に送信し、
・ 送信された前記情報にも基づいて前記制御部の前記決定手段が前記アドレスを決定し、
・ 関係する前記データ受信・記憶要素に前記決定手段が前記アドレスを戻す
ことを含む、請求項8から11のいずれか1項に記載の方法。 - 前記読取り/デキューイングするステップが複数のプロセッサまたはプロセスを含み、それぞれのプロセッサ/プロセスが前記キューの第1のグループの1つからデータを読み取り/デキューイングし、個々の前記第1のグループの前記キュー同士のすべてのアドレスが重なり合わず、
・ 受信された/アクセスされたデータパケットについて、キューの第1のグループのそれぞれからの1つずつのキューをそれぞれが含むキューの複数の第2のグループであって、前記キュー同士のすべてのアドレスが重なり合わない複数の第2のグループの1つを決定し、
・ 決定された前記第2のグループの現在選択されている第1のキューの前記充填レベルが予め定められたレベルを超えるならば、決定された前記第2のグループの第2のキューを識別かつ選択し、
・ 前記アドレスを、識別された前記第2のキューのアドレスとして選択する
ことによって前記アドレスを決定することを前記決定するステップが含み、
識別かつ選択された前記第2のキューに関する前記プロセス/プロセッサに、前記予め定められたレベルを超過した前記第1のキューが空になるまでこの第2のキューを処理しないように指示するステップをさらに含む、請求項10または11に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US26681109P | 2009-12-04 | 2009-12-04 | |
US61/266,811 | 2009-12-04 | ||
PCT/EP2010/068967 WO2011067409A1 (en) | 2009-12-04 | 2010-12-06 | An assembly and a method of receiving and storing data while saving bandwidth by controlling updating of fill levels of queues |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013513273A JP2013513273A (ja) | 2013-04-18 |
JP5749732B2 true JP5749732B2 (ja) | 2015-07-15 |
Family
ID=43974335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012541531A Active JP5749732B2 (ja) | 2009-12-04 | 2010-12-06 | キューの充填レベルの更新を制御することにより帯域幅を節約しながらデータを受信し記憶するアセンブリおよび方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US8874809B2 (ja) |
EP (1) | EP2507952B1 (ja) |
JP (1) | JP5749732B2 (ja) |
KR (1) | KR101716832B1 (ja) |
CN (1) | CN102763381B (ja) |
BR (1) | BR112012013357A2 (ja) |
DK (1) | DK2507952T3 (ja) |
WO (1) | WO2011067409A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2801061A1 (en) * | 2010-06-01 | 2011-12-08 | Auspex Pharmaceuticals, Inc. | Benzoquinolone inhibitors of vmat2 |
WO2012100984A1 (en) * | 2011-01-28 | 2012-08-02 | Napatech A/S | An apparatus and a method for receiving and forwarding data packets |
US8934332B2 (en) * | 2012-02-29 | 2015-01-13 | International Business Machines Corporation | Multi-threaded packet processing |
US10102577B2 (en) * | 2013-09-09 | 2018-10-16 | Nex Services North America Llc | Method and apparatus for order entry in an electronic trading system |
EP3417376A4 (en) * | 2016-02-16 | 2019-03-20 | Technion Research & Development Foundation Limited | OPTIMIZED DATA DISTRIBUTION SYSTEM |
US10929308B2 (en) * | 2017-11-22 | 2021-02-23 | Arm Limited | Performing maintenance operations |
US10983725B2 (en) | 2018-03-01 | 2021-04-20 | Synopsys, Inc. | Memory array architectures for memory queues |
US11474916B2 (en) | 2018-08-22 | 2022-10-18 | Intel Corporation | Failover of virtual devices in a scalable input/output (I/O) virtualization (S-IOV) architecture |
CN109597815B (zh) * | 2018-10-26 | 2023-08-18 | 创新先进技术有限公司 | 一种数据状态更新方法、装置、设备及介质 |
CN111865831B (zh) * | 2019-04-30 | 2022-05-13 | 华为技术有限公司 | 数据处理的方法、网络设备、计算节点和系统 |
US20220043588A1 (en) * | 2020-08-06 | 2022-02-10 | Micron Technology, Inc. | Localized memory traffic control for high-speed memory devices |
Family Cites Families (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4025903A (en) * | 1973-09-10 | 1977-05-24 | Computer Automation, Inc. | Automatic modular memory address allocation system |
FR2443735A1 (fr) * | 1978-12-06 | 1980-07-04 | Cii Honeywell Bull | Dispositif de controle automatique de la capacite memoire mise en oeuvre dans les systemes de traitements de l'information |
US5548740A (en) * | 1992-02-10 | 1996-08-20 | Sharp Kabushiki Kaisha | Information processor efficiently using a plurality of storage devices having different access speeds and a method of operation thereof |
US6141323A (en) * | 1996-06-03 | 2000-10-31 | Whittaker Corporation | Closed loop congestion control using a queue measurement system |
US6430191B1 (en) | 1997-06-30 | 2002-08-06 | Cisco Technology, Inc. | Multi-stage queuing discipline |
JP3666258B2 (ja) * | 1997-08-28 | 2005-06-29 | セイコーエプソン株式会社 | プリンタ |
US6912637B1 (en) * | 1998-07-08 | 2005-06-28 | Broadcom Corporation | Apparatus and method for managing memory in a network switch |
US6671747B1 (en) | 2000-08-03 | 2003-12-30 | Apple Computer, Inc. | System, apparatus, method, and computer program for execution-order preserving uncached write combine operation |
US6990598B2 (en) | 2001-03-21 | 2006-01-24 | Gallitzin Allegheny Llc | Low power reconfigurable systems and methods |
US6594234B1 (en) | 2001-05-31 | 2003-07-15 | Fujitsu Network Communications, Inc. | System and method for scheduling traffic for different classes of service |
US7787370B1 (en) | 2001-09-06 | 2010-08-31 | Nortel Networks Limited | Technique for adaptively load balancing connections in multi-link trunks |
US20030056073A1 (en) | 2001-09-18 | 2003-03-20 | Terachip, Inc. | Queue management method and system for a shared memory switch |
US6967951B2 (en) | 2002-01-11 | 2005-11-22 | Internet Machines Corp. | System for reordering sequenced based packets in a switching network |
WO2003071740A1 (en) | 2002-02-22 | 2003-08-28 | Linkair Communications, Inc. | A method of priority control in wireless packet data communications |
US7463585B2 (en) | 2002-05-16 | 2008-12-09 | Broadcom Corporation | System, method, and apparatus for load-balancing to a plurality of ports |
EP1511236A1 (en) * | 2002-05-30 | 2005-03-02 | Matsushita Electric Industrial Co., Ltd. | Packet transfer circuit and packet transfer method |
US7289442B1 (en) | 2002-07-03 | 2007-10-30 | Netlogic Microsystems, Inc | Method and apparatus for terminating selected traffic flows |
WO2004080008A1 (ja) * | 2003-03-04 | 2004-09-16 | Fujitsu Limited | 連携情報管理システム |
US7711006B2 (en) | 2003-08-15 | 2010-05-04 | Napatech A/S | Data merge unit, a method of producing an interleaved data stream, a network analyser and a method of analysing a network |
US7213094B2 (en) * | 2004-02-17 | 2007-05-01 | Intel Corporation | Method and apparatus for managing buffers in PCI bridges |
US7680139B1 (en) | 2004-03-25 | 2010-03-16 | Verizon Patent And Licensing Inc. | Systems and methods for queue management in packet-switched networks |
US7359383B2 (en) | 2004-03-29 | 2008-04-15 | Hewlett-Packard Development Company, L.P. | Load balancing with mesh tagging |
KR100603584B1 (ko) * | 2004-11-16 | 2006-07-24 | 삼성전자주식회사 | 라우터 및 이를 이용한 패킷의 큐 관리 방법 |
JP2006189937A (ja) * | 2004-12-28 | 2006-07-20 | Toshiba Corp | 受信装置、送受信装置、受信方法及び送受信方法 |
US7623455B2 (en) | 2005-04-02 | 2009-11-24 | Cisco Technology, Inc. | Method and apparatus for dynamic load balancing over a network link bundle |
EP1804159B1 (en) | 2005-12-30 | 2009-12-09 | STMicroelectronics Belgium N.V. | Serial in random out memory |
JP4878185B2 (ja) * | 2006-03-17 | 2012-02-15 | 株式会社リコー | データ通信回路および調停方法 |
US20080120480A1 (en) | 2006-11-22 | 2008-05-22 | International Business Machines Corporation | Method and System For Preserving Critical Storage Contents Across A System Restart |
JP4894563B2 (ja) * | 2007-03-07 | 2012-03-14 | 日本電気株式会社 | 通信装置 |
KR100887417B1 (ko) * | 2007-04-11 | 2009-03-06 | 삼성전자주식회사 | 멀티 프로세서 시스템에서 불휘발성 메모리의 공유적사용을 제공하기 위한 멀티패쓰 억세스블 반도체 메모리장치 |
JP2008287600A (ja) * | 2007-05-18 | 2008-11-27 | Seiko Epson Corp | ホスト装置、情報処理装置、電子機器、プログラム及びリード制御方法 |
US8799620B2 (en) | 2007-06-01 | 2014-08-05 | Intel Corporation | Linear to physical address translation with support for page attributes |
US8078928B2 (en) | 2007-10-12 | 2011-12-13 | Oracle America, Inc. | System and method for verifying the transmit path of an input/output component |
JP5088145B2 (ja) * | 2008-01-10 | 2012-12-05 | 富士通株式会社 | パケット中継装置、制御方法およびパケット中継プログラム |
WO2009093299A1 (ja) * | 2008-01-21 | 2009-07-30 | Fujitsu Limited | パケット処理装置およびパケット処理プログラム |
US8356125B1 (en) * | 2008-05-15 | 2013-01-15 | Xilinx, Inc. | Method and apparatus for providing a channelized buffer |
WO2010076649A2 (en) | 2008-12-31 | 2010-07-08 | Transwitch India Pvt. Ltd. | Packet processing system on chip device |
-
2010
- 2010-12-06 JP JP2012541531A patent/JP5749732B2/ja active Active
- 2010-12-06 DK DK10795979.3T patent/DK2507952T3/da active
- 2010-12-06 EP EP10795979.3A patent/EP2507952B1/en active Active
- 2010-12-06 BR BR112012013357A patent/BR112012013357A2/pt not_active IP Right Cessation
- 2010-12-06 CN CN201080063131.4A patent/CN102763381B/zh active Active
- 2010-12-06 KR KR1020127016757A patent/KR101716832B1/ko active IP Right Grant
- 2010-12-06 US US13/513,526 patent/US8874809B2/en active Active
- 2010-12-06 WO PCT/EP2010/068967 patent/WO2011067409A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
KR101716832B1 (ko) | 2017-03-27 |
CN102763381A (zh) | 2012-10-31 |
EP2507952B1 (en) | 2013-09-18 |
KR20120101092A (ko) | 2012-09-12 |
EP2507952A1 (en) | 2012-10-10 |
BR112012013357A2 (pt) | 2016-03-01 |
US20120278517A1 (en) | 2012-11-01 |
JP2013513273A (ja) | 2013-04-18 |
US8874809B2 (en) | 2014-10-28 |
CN102763381B (zh) | 2015-04-22 |
DK2507952T3 (da) | 2014-01-13 |
WO2011067409A1 (en) | 2011-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5795592B2 (ja) | 中央制御装置により制御されるデータパケットを受信し記憶する装置および方法 | |
JP5749732B2 (ja) | キューの充填レベルの更新を制御することにより帯域幅を節約しながらデータを受信し記憶するアセンブリおよび方法 | |
JP5711257B2 (ja) | タイムスタンプの記録と中央制御装置を用いた多数のアダプタによるデータフレームの分散処理 | |
US9800513B2 (en) | Mapped FIFO buffering | |
JP5640234B2 (ja) | マネージド・ネットワークでのレイヤ2のパケット集約及び断片化 | |
EP2668753B1 (en) | An apparatus and a method for receiving and forwarding data packets | |
US9401879B1 (en) | Systems and methods for sending and receiving information via a network device | |
WO2011067404A1 (en) | An apparatus and a method of parallel receipt, forwarding and time stamping data packets using synchronized clocks |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150414 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150514 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5749732 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |