JP5745735B2 - IGBT - Google Patents
IGBT Download PDFInfo
- Publication number
- JP5745735B2 JP5745735B2 JP2007055917A JP2007055917A JP5745735B2 JP 5745735 B2 JP5745735 B2 JP 5745735B2 JP 2007055917 A JP2007055917 A JP 2007055917A JP 2007055917 A JP2007055917 A JP 2007055917A JP 5745735 B2 JP5745735 B2 JP 5745735B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base layer
- region
- igbt
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010410 layer Substances 0.000 claims description 186
- 239000004020 conductor Substances 0.000 claims description 71
- 210000000746 body region Anatomy 0.000 claims description 47
- 239000004065 semiconductor Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 17
- 230000005684 electric field Effects 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 8
- 230000006698 induction Effects 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 230000001939 inductive effect Effects 0.000 claims description 4
- 239000011229 interlayer Substances 0.000 claims description 4
- 238000009825 accumulation Methods 0.000 claims description 3
- 239000000969 carrier Substances 0.000 description 10
- 230000001965 increasing effect Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
本発明は、コレクタ層を貫通する導電体領域によって、コレクタ電極とベース層が短絡しているIGBTに関する。 The present invention relates to an IGBT in which a collector electrode and a base layer are short-circuited by a conductor region penetrating the collector layer.
電力制御用の縦型半導体装置の開発が進められている。特に、伝導度変調現象を利用することによって低いオン電圧を実現するIGBT(Insulated Gate Bipolar Transistor)が注目されている。
IGBTでは、エミッタ電極からベース層に電子が注入され、コレクタ電極からベース層に正孔が注入される。これによってベース層で伝導度変調現象が生じるために、低いオン電圧を実現できる。その一方において、キャリアの消失に時間がかかるため、ターンオフ時間が長くなる。
IGBTでは、オンしている間は、ベース層にキャリアを蓄積して低いオン電圧を実現することと、ターンオフした時には、ベース層からキャリアが速やかに排除されることが
求められている。
Development of vertical semiconductor devices for power control is underway. In particular, an IGBT (Insulated Gate Bipolar Transistor) that realizes a low on-voltage by utilizing the conductivity modulation phenomenon has attracted attention.
In the IGBT, electrons are injected from the emitter electrode into the base layer, and holes are injected from the collector electrode into the base layer. As a result, a conductivity modulation phenomenon occurs in the base layer, so that a low on-voltage can be realized. On the other hand, since it takes time to disappear the carrier, the turn-off time becomes long.
The IGBT is required to accumulate carriers in the base layer to achieve a low on-voltage while it is on, and to quickly remove carriers from the base layer when it is turned off.
コレクタ層を貫通してベース層に侵入している導電体領域を設けることによって、ベース層をコレクタ電極に短絡させておく構造が開発されており、特許文献1に開示されている。図12にその構造を示す。
IGBT200は、n型のベース層10と、ベース層の表面の一部分に形成されているp型のボディ領域24と、ボディ領域24の表面の一部分に形成されているn型のエミッタ領域28と、エミッタ領域28とベース層10を分離しているボディ領域24にゲート絶縁膜30を介して対向しているゲート電極32と、エミッタ領域28に接しているとともに層間絶縁膜26によってゲート電極32から絶縁されているエミッタ電極22と、ベース層10の裏面に接しているp型のコレクタ層12と、コレクタ層12の裏面に接しているコレクタ電極14を備えている。
IGBT200は、コレクタ層12を貫通してベース層10に侵入しているとともに、コレクタ電極14に接している導電体領域316を備えており、ベース層10とコレクタ電極14が短絡している。導電体領域316は、半導体基板52を矢印A方向から平面視したときに、ボディ領域24が形成されている範囲内に形成されている。
A structure in which the base layer is short-circuited to the collector electrode by providing a conductor region penetrating the collector layer and penetrating into the base layer has been developed, and is disclosed in
The IGBT 200 includes an n-
The IGBT 200 penetrates through the
コレクタ層12を貫通してベース層10とコレクタ電極14を短絡させておく導電体領域316を設けておくと、IGBT200のターンオフ時に、ベース層10に蓄積されていた電子が導電体領域316を介してコレクタ電極14にスムースに排除されるために、ターンオフ時間を短くすることができる。
By providing a
しかしながらIGBT200の場合、ターンオフ時に、ベース層10からコレクタ電極14に電子が排除されすぎるという問題を備えている。
図13に、IGBT200の等価回路を示す。オン時にベース層10で伝導度変調現象を生じさせるためには、コレクタ層12からベース層10に正孔を注入する必要がある。
そのためには、図13の等価回路に示されているpnp型トランジスタ38をオン動作させる必要があり、そのためには、ベース層10とコレクタ層12の間に電圧差を生じさせる必要がある。
仮に導電体領域316がなければ、エミッタ電極からベース層に注入された電子によってベース層10とコレクタ層12の間にpnp型トランジスタ38をオン動作させるのに必要な電圧差が迅速に得られる。
しかしながら、導電体領域316が形成されていると、導電体領域316で生じる電圧降下がpnp型トランジスタ38をオン動作させるのに必要な電圧となるまでの間はpnp型トランジスタ38がオンしない。導電体領域316を流れる電流が大きくなって導電体領域316で生じる電圧降下がpnp型トランジスタ38をオン動作させるのに必要な電圧となった時に初めてpnp型トランジスタ38がオンする。
トランジスタ38がオフしている間は、図13の等価回路は高い抵抗(ベース層10と導電体領域316の抵抗)が直列に接続されたMOSに等しく、エミッタ・コレクタ間の電圧が上昇してもコレクタ電流はわずかしか増加しない。図2に示すカーブCは、横軸にエミッタ・コレクタ間の電圧を取り、縦軸にコレクタ電流をとった場合のIGBT200の特性を示している。そのうちのC1の部分は、トランジスタ38がオフしている間の特性を示し、エミッタ・コレクタ間の電圧が上昇してもコレクタ電流はわずかしか増加しない。
導電体領域316を流れる電流が大きくなって電圧降下が大きくなると、トランジスタ38がオンする。すると、ベース層10で電導度変調現象が発生し、ベース層10の抵抗が低下し、コレクタ電流が急激に上昇する。図2のカーブC3は、トランジスタ38がオンした後のIGBT200の特性を示しており、エミッタ・コレクタ間の電圧上昇に対してコレクタ電流は敏感に増加する。
図2のカーブC2は、トランジスタ38がオフからオンに変化する際の過渡的特性を示しており、エミッタ・コレクタ間の電圧が下降しながらコレクタ電流が増大するという負性抵抗が発生することを示している。
IGBTをスイッチング素子に用いる場合、負性抵抗成分が現れると、予期せぬ発振現象を引き起こすことがある。
However, the
FIG. 13 shows an equivalent circuit of the
For this purpose, it is necessary to turn on the
If the
However, when the
While the
When the current flowing through the
A curve C2 in FIG. 2 shows a transient characteristic when the
When an IGBT is used for a switching element, if a negative resistance component appears, an unexpected oscillation phenomenon may be caused.
従来の技術では、コレクタ層を貫通してベース層とコレクタ電極を短絡させる導電体領域を設けることによって、ターンオフ時間を短くすることに成功しているものの、負性抵抗成分が現れるという新たな問題に遭遇している。本発明では、ターンオフ時間が短く、しかもターンオン時に負性抵抗成分が生じないIGBTを実現する。 The conventional technology has succeeded in shortening the turn-off time by providing a conductor region that penetrates the collector layer and short-circuits the base layer and the collector electrode, but a new problem that a negative resistance component appears. Have come across. In the present invention, an IGBT is realized in which the turn-off time is short and a negative resistance component does not occur at turn-on.
本発明者らは、コレクタ層を貫通してベース層とコレクタ電極を短絡させる導電体領域の位置が問題であることを見出した。従来の技術では、導電体領域が、半導体基板を平面視したときにボディ領域が存在している範囲内に形成されている。この場合、コレクタ層とベース層等で形成されるトランジスタがオンするのに時間を要するために、ターンオン時に負性抵抗成分が現れてしまう。本発明者らの研究によって、コレクタ層を貫通してベース層とコレクタ電極を短絡させる導電体領域を、半導体基板を平面視したときにボディ領域が存在している範囲の外側に形成すれば、IGBTのターンオン直後にベース層に伝導度変調現象が現れ、負性抵抗成分が現れないことを見出した。本発明者らの研究によって、前記導電体領域をボディ領域の外側に形成しても、ターンオフ時には電子がベース層から速やかに排除されることを確認した。 The present inventors have found that the position of the conductor region that penetrates the collector layer and short-circuits the base layer and the collector electrode is a problem. In the conventional technique, the conductor region is formed in a range where the body region exists when the semiconductor substrate is viewed in plan. In this case, since it takes time to turn on the transistor formed of the collector layer and the base layer, a negative resistance component appears when the transistor is turned on. According to the inventors' research, if the conductor region that penetrates the collector layer and short-circuits the base layer and the collector electrode is formed outside the range in which the body region exists when the semiconductor substrate is viewed in plan view, It has been found that a conductivity modulation phenomenon appears in the base layer immediately after the IGBT is turned on, and no negative resistance component appears. The inventors' research has confirmed that even when the conductor region is formed outside the body region, electrons are quickly eliminated from the base layer at the time of turn-off.
本発明は、半導体基板内に形成されている第1導電型のベース層と、ベース層の表面の少なくとも一部分に形成されている第2導電型のボディ領域と、ボディ領域の表面の少なくとも一部分に形成されている第1導電型のエミッタ領域と、ベース層とエミッタ領域を分離しているボディ領域にゲート絶縁膜を介して対向しているゲート電極と、エミッタ領域に接しているとともにゲート電極から絶縁されているエミッタ電極と、ベース層の裏面に接している第2導電型のコレクタ層と、コレクタ層の裏面に接しているコレクタ電極を備えているIGBTに関する。
本発明のIGBTは、コレクタ層を貫通してベース層に侵入しているとともにコレクタ電極に接している導電体領域を備えており、その導電体領域が、半導体基板を平面視したときにボディ領域の外側に形成されていることを特徴とする。導電体領域は、コレクタ層から絶縁されていてもよいし、導通していてもよい。
The present invention provides a first conductivity type base layer formed in a semiconductor substrate, a second conductivity type body region formed on at least a portion of the surface of the base layer, and at least a portion of the surface of the body region. An emitter region of the first conductivity type formed, a gate electrode facing a body region separating the base layer and the emitter region via a gate insulating film, and in contact with the emitter region and from the gate electrode The present invention relates to an IGBT including an insulated emitter electrode, a collector layer of a second conductivity type in contact with the back surface of the base layer, and a collector electrode in contact with the back surface of the collector layer.
The IGBT of the present invention includes a conductor region penetrating the collector layer and penetrating into the base layer and in contact with the collector electrode. The conductor region is a body region when the semiconductor substrate is viewed in plan view. It is formed in the outer side of. The conductor region may be insulated from the collector layer or may be conductive.
本発明のIGBTによると、ボディ領域と対向する範囲には導電体領域が形成されていない。この結果、IGBTのターンオン時に、ボディ領域と対向する範囲ではベース層とコレクタ層の間に電圧差が生じやすく、IGBTのターンオン直後にコレクタ層からベース層に正孔が注入され始める。IGBTのターンオン直後からベース層に伝導度変調現象が生じることから負性抵抗成分が現れることがない。
また、IGBTのターンオフ時には、ベース層に蓄積されていた電子が、導電体領域を経由してコレクタ電極に迅速に排出される。導電体領域がボディ領域から離れた範囲内に形成されていても、ターンオフ時のキャリアの引き抜き経路としては有効に働き、ターンオフ時間を高速化させることができる。
According to the IGBT of the present invention, no conductor region is formed in a range facing the body region. As a result, when the IGBT is turned on, a voltage difference is likely to be generated between the base layer and the collector layer in a range facing the body region, and holes begin to be injected from the collector layer into the base layer immediately after the IGBT is turned on. Since a conductivity modulation phenomenon occurs in the base layer immediately after the IGBT is turned on, no negative resistance component appears.
Further, when the IGBT is turned off, electrons accumulated in the base layer are quickly discharged to the collector electrode via the conductor region. Even if the conductor region is formed within a range away from the body region, it effectively works as a carrier extraction path at the time of turn-off, and the turn-off time can be increased.
導電体領域は、ボディ領域と対向する範囲の外側のみに形成されていればよい。本発明の導電体領域は、様々な構造をとることが出来る。例えば、コレクタ層の裏面において閉ループを形成するように伸びていてもよい。あるいは、コレクタ層の裏面に断続的に現れるように形成することもできる。導電体領域が、半導体チップのダイシング端面まで伸びていてもよい。 The conductor region only needs to be formed outside the range facing the body region. The conductor region of the present invention can have various structures. For example, the back surface of the collector layer may extend so as to form a closed loop. Alternatively, it can be formed so as to appear intermittently on the back surface of the collector layer. The conductor region may extend to the dicing end surface of the semiconductor chip.
半導体基板を平面視したときに、ボディ領域の外側の輪郭と、導電体領域の内側の輪郭との間の距離が、0μm〜200μmの範囲内であることが好ましい。
上記間隔が200μm以上あると、導電体領域がターンオフ時にキャリアを引き抜く経路として働かなくなる。200μm以下であることが好ましい。上記間隔がマイナスの場合、すなわち、半導体基板を平面視したときにボディ領域と導電体領域が重複する場合、IGBTのターンオン時に負性抵抗が表れやすくなる。上記間隔は、ゼロ又は正の値であることが好ましい。
When the semiconductor substrate is viewed in plan, the distance between the outer contour of the body region and the inner contour of the conductor region is preferably in the range of 0 μm to 200 μm.
When the interval is 200 μm or more, the conductor region does not work as a path for extracting carriers when turned off. It is preferable that it is 200 micrometers or less. When the interval is negative, that is, when the body region and the conductor region overlap when the semiconductor substrate is viewed in plan, negative resistance is likely to appear when the IGBT is turned on. The interval is preferably zero or a positive value.
本発明のIGBTは、ベース層内又はベース層に接する位置に、第1導電型の不純物をベース層よりも高濃度に含む高濃度層が形成されていてもよい。
例えば、その高濃度層が、ベース層とコレクタ層の間に形成されていてもよい。この場合、導電体領域は、コレクタ層と高濃度層を貫通してベース層に侵入していてもよいし、高濃度層の中に留まっていてもよい。高濃度層はベース層と同一導電型であり、ベース層の一部と考えることもできる。高濃度層の中に留まっていても、ベース層とコレクタ電極を短絡させることができる。
ベース層とコレクタ層の間に高濃度層が形成されていると、その高濃度層は電界ストップ層として作動する。すなわち、IGBTのオフ時にボディ領域とベース層の界面からベース層内を伸びる空乏層が高濃度層を超えて伸びることを禁止する層として作動する。電界ストップ層を設けると、必要な耐圧を確保しながらベース層を薄くすることができ、オン電圧を低下させることができる。またターンオフ時に生じるサージ電圧のピーク値を下げることが出来る。
In the IGBT of the present invention, a high concentration layer containing a first conductivity type impurity at a higher concentration than the base layer may be formed in the base layer or at a position in contact with the base layer.
For example, the high concentration layer may be formed between the base layer and the collector layer. In this case, the conductor region may penetrate the base layer through the collector layer and the high concentration layer, or may remain in the high concentration layer. The high concentration layer has the same conductivity type as that of the base layer, and can be considered as a part of the base layer. Even if it stays in the high concentration layer, the base layer and the collector electrode can be short-circuited.
When a high concentration layer is formed between the base layer and the collector layer, the high concentration layer operates as an electric field stop layer. That is, when the IGBT is turned off, the depletion layer extending in the base layer from the interface between the body region and the base layer operates as a layer that prohibits extending beyond the high concentration layer. When the electric field stop layer is provided, the base layer can be thinned while ensuring a necessary breakdown voltage, and the on-voltage can be reduced. Moreover, the peak value of the surge voltage generated at turn-off can be lowered.
あるいは、ベース層とボディ領域の間に、高濃度層を形成してもよい。この場合は、高濃度層がベース層に正孔を蓄積するキャリア蓄積層として作動する。キャリア蓄積層を設けると、IGBTのオン電圧をさらに低下させることができる。 Alternatively, a high concentration layer may be formed between the base layer and the body region. In this case, the high concentration layer operates as a carrier accumulation layer that accumulates holes in the base layer. When the carrier accumulation layer is provided, the on-voltage of the IGBT can be further reduced.
ベース層内に、導電体領域に接する高濃度層を形成してもよい。その高濃度層は、ベース層の全面に亘って伸びていてもよい。
ベース層内に導電体領域に接する高濃度層を設けると、その高濃度層がターンオフ時のキャリアの排出をスムースにする。高濃度層がベース層の全面に亘って伸びていれば、電界ストップ層を兼ねることもできる。
A high concentration layer in contact with the conductor region may be formed in the base layer. The high concentration layer may extend over the entire surface of the base layer.
When a high-concentration layer in contact with the conductor region is provided in the base layer, the high-concentration layer smoothly discharges carriers when turned off. If the high concentration layer extends over the entire surface of the base layer, it can also serve as an electric field stop layer.
本発明によると、裏面側にコレクタショート構造が形成されているIGBTにおいて、負性抵抗成分の発現が抑制されるとともに、ターンオフ時間を高速化することができる。 According to the present invention, in the IGBT in which the collector short structure is formed on the back surface side, the expression of the negative resistance component is suppressed and the turn-off time can be increased.
下記に説明する実施例の好ましい特徴を列記する。
(第1特徴) 断面積が0.2mm2以上となるように導電体領域を形成する。
Preferred features of the embodiments described below are listed.
(First Feature) The conductor region is formed so that the cross-sectional area is 0.2 mm 2 or more.
図1に、本発明の実施例であるIGBT100のダイシング端面18付近の断面図を模式的に示す。図12に示した従来のIGBT200と同等の領域には、同じ参照番号を用いる。
IGBT100は、n型のベース層10と、ベース層10の表面の一部分に形成されているp型のボディ領域24と、ボディ領域24の表面の一部分に形成されているn+型のエミッタ領域28と、ベース層10とエミッタ領域28を分離している領域のボディ領域24にゲート絶縁膜30を介して対向しているゲート電極32と、エミッタ領域28に接しているとともに層間絶縁膜26によってゲート電極32から絶縁されているエミッタ電極22と、n型ベース層10の裏面に接しているp型コレクタ層12と、p型コレクタ層の裏面に接しているコレクタ電極14を備えている。IGBT100は、p型コレクタ層12を貫通してコレクタ電極14とベース層10を短絡させている導電体領域16が形成されている。導電体領域16の材料はn型の不純物を含む多結晶シリコンであり、その断面積は0.2mm2である。導電体領域16は、半導体基板50を矢印A方向から平面視したときに、ボディ領域24が存在する範囲X内には形成されておらず、前記範囲Xの外側の範囲Y内のみに形成されている。
FIG. 1 schematically shows a cross-sectional view in the vicinity of a dicing end face 18 of an
The
図2に、IGBTの特性を示す。横軸は、コレクタ−エミッタ間の電圧であり、縦軸はコレクタ電流を示している。カーブaは、本実施例のIGBT100の特性を示し、カーブbは、導電体領域を持たないIGBTの特性を示し、カーブcは、図12に示した導電体領域316を備えている従来のIGBT200の特性を示す。図2からわかるように、本実施例のIGBT100の特性は、導電体領域を持たないIGBTの特性とほぼ同程度である。ターンオフ時間を短縮化するためにコレクタ電極14とベース層10を短絡させている導電体領域16を形成しているにもかかわらず、負性抵抗成分が現れないことがわかる。
FIG. 2 shows the characteristics of the IGBT. The horizontal axis represents the collector-emitter voltage, and the vertical axis represents the collector current. Curve a shows the characteristics of the
図3に、IGBT100のターンオフ時に過渡的に生じる現象を断面図で示す。図中の34は、空乏領域を示している。図中の36は、ベース層10内にキャリアが残留している範囲を示している。IGBT100がターンオフすると、n型ベース層10とp型ボディ領域24の界面からベース層10内を空乏領域34が伸びていき、その外側にキャリア残留範囲36が形成される。空乏領域34が伸びるにしたがってキャリア残留範囲36は外側に移動し、半導体基板50を平面視したときにボディ領域24が存在しない範囲Y内に達する。キャリア残留範囲36は、空乏層34が広がる過程で導電体領域16に接触する。キャリア残留範囲36が導電体領域16に接触すると、キャリア残留範囲36内の電子はコレクタ電極14に排出される。導電体領域16は、半導体基板50を平面視したときにボディ領域24が存在しない範囲Y内に形成されていても、有効なキャリア排出路として作動する。導電体領域16によってベース層10とコレクタ電極14を短絡させておけば、その短絡位置がボディ領域24に対向しない範囲Y内であっても、ターンオフ時間を短縮させるのに寄与する。
なお、導電体領域16の断面積が小さいと電子が排出されにくくなるため、断面積は0.2mm2以上が好ましい。また導電体領域16の抵抗は1Ω〜5Ωの範囲にあることが好ましい。
FIG. 3 is a cross-sectional view showing a phenomenon that occurs transiently when the
In addition, since it becomes difficult for electrons to be discharged when the cross-sectional area of the
図4に、ターンオフ時のコレクタ電流の変化パターンを示す。縦軸はコレクタ電流を示し、横軸は時間を示している。カーブbは、導電体領域を持たないIGBTの特性を示し、カーブaは、本実施例のIGBT100の特性を示し、カーブcは、従来の導電体領域116を有するIGBT200を示している。この図からわかるように、本実施例のIGBT100は、導電体領域を持たないIGBTに比べ、ターンオフ時のスイッチング時間を短縮することが出来る。
図1〜4に示したように、本実施例によって、ターンオン時に負性抵抗成分が現れるのを抑制するとともに、ターンオフ時のスイッチング時間を高速化することができる。
FIG. 4 shows a change pattern of the collector current at the time of turn-off. The vertical axis indicates the collector current, and the horizontal axis indicates time. A curve b shows the characteristics of the IGBT having no conductor region, a curve a shows the characteristics of the
As shown in FIGS. 1 to 4, according to this embodiment, it is possible to suppress the appearance of a negative resistance component at the time of turn-on and to increase the switching time at the time of turn-off.
図5に、IGBT100の裏面から斜視した図を示す。ただしコレクタ電極14を除去している。図5は、コレクタ層12の裏面を斜視した図に相当する。IGBT100では、導電体領域16が、コレクタ層12の裏面においてコレクタ層12をほぼ取り囲む閉ループを形成している。導電体領域16は、ひと繋ぎで形成されていてもよい。
FIG. 5 shows a perspective view of the
図6に、第2実施例のIGBT120を示す。図6は、図5に対応する図である。第2実施例のIGBT120では、導電体領域116が、コレクタ層12の外周部に沿って断続的に形成されている。導電体領域116は、ボディ領域24と対向していない範囲に形成されていればよく、複数個に分割されて点在していてもよい。
FIG. 6 shows the
図7に、第3実施例のIGBT130の断面図を示す。以下では、第1実施例のIGBT100と相違する部分のみを説明する。
第3実施例のIGBT130では、n型のベース層10とp型のコレクタ層12の間に、n+型の電界ストップ層40が全面的に形成されている。n+型の電界ストップ層40はn型のベース層10よりもn型不純物を高濃度に含んでいる。n+型電界ストップ層40を設けると、IGBTのオフ時にボディ領域24とベース層10の界面からベース層10内を伸びる空乏層がn+型の電界ストップ層40内に留まり、コレクタ層12に達することを防止する。必要な耐圧を確保しながらベース層10を薄くすることができる。IGBT130のオン電圧を低下させることができる。またIGBT130のターンオフ時に生じるサージ電圧のピーク値を下げることも出来る。
FIG. 7 shows a cross-sectional view of the
In the
図8に、第4実施例のIGBT140の断面図を示す。第4実施例のIGBT140は、第3実施例のIGBT130に対して、p型ボディ領域24とn型ベース層10の間にn+型のキャリア蓄積層50が付加されている。n+型のキャリア蓄積層50は、n型ベース層10よりもn型不純物を高濃度に含んでいる。n+型キャリア蓄積層50は、オン状態の間にp型コレクト層12からn型ベース層10に注入された正孔が、p型ボディ領域24を通過してエミッタ電極22に流れ込むことを防ぐ働きがある。そのため、オン状態の間にn型ベース層10に蓄積されるキャリア総数を増やすことができ、オン電圧をさらに低減することができる。オン状態でベース層10に蓄積するキャリア総数を高める場合には、ターンオフ時にキャリアを引き抜く作用が重要となり、導電体領域16を設けることによってスイッチング時間を高速化する効果が顕著に得られる。
FIG. 8 shows a cross-sectional view of the
図9に、第5実施例のIGBT150の断面図を示す。第5実施例のIGBT150は、第1実施例のIGBT100に、n+型のキャリア誘導層55が付加された構造をとっている。n+型キャリア誘導層55は、n型ベース層10よりもn型不純物を高濃度に含んでいる。導電体領域16とn+型キャリア誘導層55は電気的に接続されている。キャリア誘導層55が付加されていると、ベース層10内に残留しているキャリアをターンオフ時にn+型キャリア誘導層55と導電体領域16によってコレクタ電極14に効率的に排出することができ、結果的にスイッチング速度の高速化を実現できる。
FIG. 9 shows a cross-sectional view of the
図10に、本発明の第6実施例のIGBT160の断面図を示す。第6実施例のIGBT160は、第5実施例のIGBT150におけるキャリア誘導層55が、半導体基板50の全面に形成されている構造をとっている。この場合、キャリア誘導層155は、電界ストップ層を兼ねている。第6実施例のIGBT160は、第3実施例のIGBT130と第5実施例のIGBT150の長所を併せ持っている。
FIG. 10 is a sectional view of an
図11に、第7実施例のIGBT170の断面図を示す。第7実施例のIGBT170は、第1実施例のIGBT100の導電体領域16が、IGBT170のダイシング端面18まで伸びている構造をとっている。ダイシング端面18は荒れているためにリーク電流が流れやすいが、本実施例の場合、ダイシング端面18にpn接合が存在しないため、エミッタ−コレクタ間に通常とは逆のバイアスが印加されていても、異常なリーク電流が流れるのを抑制できる利点がある。
FIG. 11 shows a cross-sectional view of the
本発明のIGBTでは、図1に示すように、半導体基板50を矢印A方向から平面視したときに、p型ボディ領域24の外側の輪郭と、導電体領域16の外側の輪郭との間の間隔Wが、0μm〜200μmの範囲内であることが極めて好ましい。間隔Wが200μm以上ある場合には、ターンオフ時のキャリアの排出効果が充分に働かず、ターンオフ時の高速化が難しい。一方、導電体領域16がp型ボディ領域24に対向する範囲内に位置していると、ターンオン時に負性抵抗成分が現れやすくなる。その結果、IGBT200の特性に近づいてしまう。
In the IGBT of the present invention, as shown in FIG. 1, when the
前記した間隔Wは、本発明にとって重要な因子である。間隔Wがゼロの時であるときに、負性抵抗成分の発現を抑制し、ターンオフ時間を短縮化する効果が最大に得られる。しかしながら、間隔Wがゼロから増減しても、その増減幅が所定範囲内にあれば、本発明の利点は得られる。間隔Wが200μm以下であれば、ターンオフ時にp型ボディ領域24とn型ベース層10の接合界面からn型ベース層10側へ伸びる空乏層によって、キャリア残存領域が外側に移動することから、導電体領域16によってキャリアを排出する能力は保たれる。
The above-described interval W is an important factor for the present invention. When the interval W is zero, the maximum effect of suppressing the expression of the negative resistance component and shortening the turn-off time can be obtained. However, even if the interval W increases or decreases from zero, the advantage of the present invention can be obtained if the increase / decrease width is within a predetermined range. If the interval W is 200 μm or less, the carrier remaining region moves outward by the depletion layer extending from the junction interface between the p-
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.
10:n型ベース層
12:p型コレクタ層
14:コレクタ電極
16、116、216、316:導電体領域
18:ダイシング端面
20、26:層間絶縁膜
22:エミッタ電極
24:p型ボディ領域
28:n+型エミッタ領域
30:ゲート絶縁膜
32:ゲート電極
34:空乏領域
36:キャリア残留範囲
38:pnp型トランジスタ
40:n+型電界ストップ層
50:n+型キャリア蓄積層
52:半導体基板
55:n+型キャリア誘導層
100:第1実施例のIGBT
155:n+型キャリア誘導層兼電界ストップ層
200:従来のIGBT
A :平面視する方向
a :IGBT100の特性カーブ
b :導電体領域を持たないIGBTの特性カーブ
c :従来のIGBT200の特性カーブ
W :ボディ領域の外側の輪郭と導電体領域の内側の輪郭との間の間隔
X :平面視したときにボディ領域と対向している範囲
Y :平面視したときにボディ領域と対向していない範囲
10: n-type base layer 12: p-type collector layer 14:
155: n + -type carrier induction layer / electric field stop layer 200: conventional IGBT
A: Direction in plan view a: Characteristic curve b of the IGBT 100 b: Characteristic curve of the IGBT having no conductor region c: Characteristic curve of the conventional IGBT 200 W: Between the outer contour of the body region and the inner contour of the conductor region Interval X: Range facing the body region when viewed in plan Y: Range not facing the body region when viewed in plan
Claims (8)
ベース層の表面の少なくとも一部分に形成されている第2導電型のボディ領域と、
ボディ領域の表面の少なくとも一部分に形成されている第1導電型のエミッタ領域と、
ベース層とエミッタ領域を分離しているボディ領域にゲート絶縁膜を介して対向しているゲート電極と、
エミッタ領域に接しているとともにゲート電極から絶縁されているエミッタ電極と、
ベース層の裏面に接している第2導電型のコレクタ層と、
コレクタ層の裏面に接しているコレクタ電極と、
コレクタ層を貫通し、コレクタ電極に接している少なくとも1つの第1導電型の導電体領域を備えており、
半導体基板を平面視したときに、前記少なくとも1つの導電体領域のいずれもが、前記ボディ領域及び前記ゲート電極の外側に形成されていて、前記ボディ領域及び前記ゲート電極の内側には形成されておらず、かつ、半導体基板の表面のうち前記ボディ領域よりも外側の範囲が層間絶縁膜によって覆われており、
前記少なくとも1つの導電体領域のうちの1つ以上の導電体領域は、その一部がベース層に配置されており、
前記ベース層と前記ボディ領域の間に、第1導電型の不純物をベース層よりも高濃度に含むキャリア蓄積層が形成されていることを特徴とするIGBT。 A first conductivity type base layer formed in a semiconductor substrate;
A body region of a second conductivity type formed on at least a portion of the surface of the base layer;
An emitter region of a first conductivity type formed on at least a portion of the surface of the body region;
A gate electrode facing the body region separating the base layer and the emitter region through a gate insulating film;
An emitter electrode in contact with the emitter region and insulated from the gate electrode;
A collector layer of a second conductivity type in contact with the back surface of the base layer;
A collector electrode in contact with the back surface of the collector layer;
Comprising at least one first conductivity type conductor region penetrating the collector layer and contacting the collector electrode;
When the semiconductor substrate is viewed in plan, all of the at least one conductor region are formed outside the body region and the gate electrode, and are formed inside the body region and the gate electrode. And the area outside the body region of the surface of the semiconductor substrate is covered with an interlayer insulating film,
One or more conductor regions of the at least one conductor region are partially disposed in the base layer ,
An IGBT , wherein a carrier accumulation layer containing a first conductivity type impurity at a higher concentration than the base layer is formed between the base layer and the body region .
The space between the outer contour of the body region and the inner contour of the conductor region when the semiconductor substrate is viewed in plan is in the range of 0 μm to 200 μm. one of the IGBT to 7.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007055917A JP5745735B2 (en) | 2007-03-06 | 2007-03-06 | IGBT |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007055917A JP5745735B2 (en) | 2007-03-06 | 2007-03-06 | IGBT |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008218812A JP2008218812A (en) | 2008-09-18 |
JP5745735B2 true JP5745735B2 (en) | 2015-07-08 |
Family
ID=39838480
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007055917A Expired - Fee Related JP5745735B2 (en) | 2007-03-06 | 2007-03-06 | IGBT |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5745735B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013009985B4 (en) | 2013-06-14 | 2019-06-13 | X-Fab Semiconductor Foundries Ag | IGBT power transistor, producible in trench-isolated SOI technology and method of making same |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH053205A (en) * | 1991-01-25 | 1993-01-08 | Fuji Electric Co Ltd | Insulated-gate bipolar transistor |
JP4403366B2 (en) * | 2003-06-04 | 2010-01-27 | 富士電機デバイステクノロジー株式会社 | Semiconductor device and manufacturing method thereof |
JP5055907B2 (en) * | 2005-10-05 | 2012-10-24 | サンケン電気株式会社 | Semiconductor device |
-
2007
- 2007-03-06 JP JP2007055917A patent/JP5745735B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008218812A (en) | 2008-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6119577B2 (en) | Semiconductor device | |
KR101534106B1 (en) | Semiconductor device | |
JP5754543B2 (en) | Semiconductor device | |
JP5384878B2 (en) | Semiconductor device and manufacturing method thereof | |
US9761582B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP7379327B2 (en) | semiconductor device | |
JP6496992B2 (en) | Semiconductor device | |
JP5480084B2 (en) | Semiconductor device | |
JP5771984B2 (en) | Semiconductor device | |
JP5620421B2 (en) | Semiconductor device | |
JP2007214541A (en) | Semiconductor device | |
JPH11345969A (en) | Power semiconductor device | |
JP2009188178A (en) | Semiconductor device | |
TW201244011A (en) | Semiconductor device | |
JP5365019B2 (en) | Semiconductor device | |
US20180158939A1 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
KR101779230B1 (en) | Power semiconductor device | |
JP6302767B2 (en) | Semiconductor device and power conversion device using the same | |
JP5261893B2 (en) | Trench type insulated gate bipolar transistor | |
EP3355359B1 (en) | Semiconductor device and semiconductor device manufacturing method | |
JP5745735B2 (en) | IGBT | |
JP4074074B2 (en) | Semiconductor device | |
JP5418067B2 (en) | Insulated gate semiconductor device | |
CN113661576B (en) | Semiconductor device with a semiconductor device having a plurality of semiconductor chips | |
JP6852541B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100223 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100331 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130604 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130801 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140318 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140530 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140609 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20140808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150507 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5745735 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |