JP5743928B2 - Gallium nitride semiconductor epitaxial wafer and method for manufacturing the same - Google Patents
Gallium nitride semiconductor epitaxial wafer and method for manufacturing the same Download PDFInfo
- Publication number
- JP5743928B2 JP5743928B2 JP2012048234A JP2012048234A JP5743928B2 JP 5743928 B2 JP5743928 B2 JP 5743928B2 JP 2012048234 A JP2012048234 A JP 2012048234A JP 2012048234 A JP2012048234 A JP 2012048234A JP 5743928 B2 JP5743928 B2 JP 5743928B2
- Authority
- JP
- Japan
- Prior art keywords
- gallium nitride
- layer
- epitaxial wafer
- substrate
- semiconductor epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Junction Field-Effect Transistors (AREA)
Description
本発明は、窒化ガリウム系半導体エピタキシャルウェハ及びその製造方法に関するものである。 The present invention relates to a gallium nitride based semiconductor epitaxial wafer and a method for manufacturing the same.
窒化ガリウム（ＧａＮ）系半導体は、高出力用途の高電子移動度トランジスタ（High Electron Mobility Transistor；ＨＥＭＴ）等の材料として広く用いられている。 Gallium nitride (GaN) -based semiconductors are widely used as materials such as high electron mobility transistors (HEMTs) for high power applications.
高電子移動度トランジスタ等を製造する際に用いる窒化ガリウム系半導体エピタキシャルウェハは、特許文献１に示されるようなボイド形成剥離（Void-Assisted Separation；ＶＡＳ）法等によって得られた窒化ガリウム基板と、その窒化ガリウム基板上に形成された窒化ガリウムからなるバッファ層と、そのバッファ層上に形成された１層以上の窒化物半導体層と、を備える。 A gallium nitride-based semiconductor epitaxial wafer used when manufacturing a high electron mobility transistor or the like includes a gallium nitride substrate obtained by a void-assisted separation (VAS) method as disclosed in Patent Document 1, A buffer layer made of gallium nitride formed on the gallium nitride substrate; and one or more nitride semiconductor layers formed on the buffer layer.
窒化ガリウム系半導体エピタキシャルウェハを製造する際には、有機金属気相成長（Metal Organic Vapor Phase Epitaxy；ＭＯＶＰＥ）法等により、窒化ガリウム基板上に各層をエピタキシャル成長させるが、図５に示すように、窒化ガリウム系半導体エピタキシャルウェハ５０の表面には局所的な段差５１が形成され、全面が平坦な表面とならないことがある。 When manufacturing a gallium nitride based semiconductor epitaxial wafer, each layer is epitaxially grown on a gallium nitride substrate by a metal organic vapor phase epitaxy (MOVPE) method or the like. As shown in FIG. A local step 51 is formed on the surface of the gallium semiconductor epitaxial wafer 50, and the entire surface may not be flat.
この局所的な段差５１は、高電子移動度トランジスタ等の２次元電子ガスを形成する電子デバイスにおいて、段差５１のあるところで２次元電子ガスの高さが変わってしまうので、電子デバイスの正常な動作を阻害し、動作不良の原因となっている。 In the electronic device that forms a two-dimensional electron gas, such as a high electron mobility transistor, the local step 51 changes the height of the two-dimensional electron gas at the step 51, so that the normal operation of the electronic device is performed. Hindering operation and causing malfunction.
窒化ガリウム系半導体エピタキシャルウェハの表面に局所的な段差が形成されるのは、窒化ガリウム基板上に直接バッファ層をエピタキシャル成長させると、窒化ガリウム基板の面内におけるオフ角バラツキが大きいので、オフ角の微小な変化に対応しながらバッファ層がエピタキシャル成長され、オフ角のズレを面内の局所的な部分で解消しようとすることが原因である。 The local step is formed on the surface of the gallium nitride based semiconductor epitaxial wafer because the off-angle variation in the plane of the gallium nitride substrate is large when the buffer layer is epitaxially grown directly on the gallium nitride substrate. This is because the buffer layer is epitaxially grown in response to a minute change, and the off-angle deviation is attempted to be eliminated in a local portion in the plane.
これを解決する方法としては、オフ角が面内で均一な窒化ガリウム基板を用いて窒化ガリウム系半導体エピタキシャルウェハを製造することが考えられるが、現状ではそのような窒化ガリウム基板の入手は難しい。 As a method for solving this problem, it is conceivable to manufacture a gallium nitride based semiconductor epitaxial wafer using a gallium nitride substrate having a uniform off-angle in the plane. However, at present, it is difficult to obtain such a gallium nitride substrate.
そこで、本発明の目的は、オフ角が面内で不均一な窒化ガリウム基板を用いた場合でも、窒化物半導体層の面内のオフ角バラツキを抑制した窒化ガリウム系半導体エピタキシャルウェハ及びその製造方法を提供することにある。 Accordingly, an object of the present invention is to provide a gallium nitride based semiconductor epitaxial wafer and a method for manufacturing the same, in which the off angle variation in the plane of the nitride semiconductor layer is suppressed even when a gallium nitride substrate having a non-uniform off angle is used. Is to provide.
この目的を達成するために創案された本発明は、窒化ガリウム基板上に窒化ガリウムからなるバッファ層と１層以上の窒化物半導体層とを備える窒化ガリウム系半導体エピタキシャルウェハにおいて、前記窒化ガリウム基板よりも前記窒化物半導体層の方がオフ角バラツキが小さい窒化ガリウム系半導体エピタキシャルウェハである。 The present invention devised to achieve this object is a gallium nitride based semiconductor epitaxial wafer comprising a gallium nitride buffer layer and one or more nitride semiconductor layers on a gallium nitride substrate. Further, the nitride semiconductor layer is a gallium nitride based semiconductor epitaxial wafer having a smaller off-angle variation.
前記窒化ガリウム基板と前記バッファ層との間に窒化インジウムガリウムからなる中間層を備えると良い。 An intermediate layer made of indium gallium nitride may be provided between the gallium nitride substrate and the buffer layer.
前記中間層のインジウム組成が０．１以上０．４以下であると良い。 The indium composition of the intermediate layer is preferably 0.1 or more and 0.4 or less.
前記中間層が量子ドットからなると良い。 The intermediate layer is preferably made of quantum dots.
前記量子ドットの直径が１０ｎｍ以上２００ｎｍ以下であると良い。 The diameter of the quantum dot is preferably 10 nm or more and 200 nm or less.
前記窒化物半導体層のオフ角バラツキが０．２度以下であると良い。 The off-angle variation of the nitride semiconductor layer is preferably 0.2 degrees or less.
また、本発明は、窒化ガリウム基板上に窒化ガリウムからなるバッファ層と１層以上の窒化物半導体層とをエピタキシャル成長させる窒化ガリウム系半導体エピタキシャルウェハの製造方法において、前記窒化ガリウム基板上に窒化インジウムガリウムからなる中間層をエピタキシャル成長させる第１の工程と、前記中間層上に窒化ガリウムからなるバッファ層をエピタキシャル成長させる第２の工程と、前記バッファ層上に１層以上の窒化物半導体層をエピタキシャル成長させる第３の工程と、を備え、前記第１の工程では、インジウム組成を０．１以上０．４以下として、直径が１０ｎｍ以上２００ｎｍ以下の量子ドットからなる中間層をエピタキシャル成長させる窒化ガリウム系半導体エピタキシャルウェハの製造方法である。 The present invention also relates to a method for manufacturing a gallium nitride based semiconductor epitaxial wafer in which a buffer layer made of gallium nitride and one or more nitride semiconductor layers are epitaxially grown on a gallium nitride substrate, and indium gallium nitride is formed on the gallium nitride substrate. A first step of epitaxially growing an intermediate layer comprising: a second step of epitaxially growing a buffer layer made of gallium nitride on the intermediate layer; and a first step of epitaxially growing one or more nitride semiconductor layers on the buffer layer. A gallium nitride based semiconductor epitaxial wafer in which an intermediate layer composed of quantum dots having a diameter of 10 nm or more and 200 nm or less is epitaxially grown in the first process, wherein the indium composition is 0.1 or more and 0.4 or less. It is a manufacturing method.
前記第２の工程では、層厚が５００ｎｍ以上のバッファ層をエピタキシャル成長させると良い。 In the second step, a buffer layer having a thickness of 500 nm or more is preferably epitaxially grown.
本発明によれば、オフ角が面内で不均一な窒化ガリウム基板を用いた場合でも、窒化物半導体層の面内のオフ角バラツキを抑制した窒化ガリウム系半導体エピタキシャルウェハ及びその製造方法を提供することができる。 According to the present invention, there is provided a gallium nitride based semiconductor epitaxial wafer and a method for manufacturing the same, in which the off-angle variation in the nitride semiconductor layer is suppressed even when a gallium nitride substrate having a non-uniform off-angle is used. can do.
以下、本発明の好適な実施の形態を添付図面にしたがって説明する。 Preferred embodiments of the present invention will be described below with reference to the accompanying drawings.
図１に示すように、本実施の形態に係る窒化ガリウム系半導体エピタキシャルウェハ１０は、窒化ガリウム基板１１上に窒化ガリウムからなるバッファ層１２と１層以上の窒化物半導体層１３とを備え、窒化ガリウム基板１１よりも窒化物半導体層１３の方がオフ角バラツキが小さいことを特徴とする。 As shown in FIG. 1, a gallium nitride based semiconductor epitaxial wafer 10 according to the present embodiment includes a buffer layer 12 made of gallium nitride and one or more nitride semiconductor layers 13 on a gallium nitride substrate 11, and is nitrided. The nitride semiconductor layer 13 has a smaller off-angle variation than the gallium substrate 11.
「オフ角」とは、「表面と結晶面とのなす角度」のことであり、本発明においての「オフ角バラツキ」は面内の複数箇所で測定したオフ角（度）のうち最大オフ角と最小オフ角との差を２で割った値（度）とする。 “Off-angle” means “angle formed between the surface and the crystal plane”, and “off-angle variation” in the present invention is the maximum off-angle among the off-angles (degrees) measured at a plurality of locations in the plane. And the difference between the minimum off-angle and the minimum off-angle divided by 2 (degrees).
窒化ガリウム基板１１としては特に規定はなく、面内のオフ角バラツキが不均一な基板であれば、本発明の効果を得やすい。例えば、後述するようなボイド形成剥離法により製造された窒化ガリウム基板を用いても良い。 The gallium nitride substrate 11 is not particularly defined, and the effect of the present invention can be easily obtained as long as the in-plane off-angle variation is not uniform. For example, a gallium nitride substrate manufactured by a void formation peeling method as described later may be used.
窒化ガリウム基板を取得する方法の一例として、ボイド形成剥離法による窒化ガリウム基板の製造方法を説明する。ボイド形成剥離法とは、図２に示すように、下地基板としてのサファイア基板２１上に窒化ガリウム層２２をエピタキシャル成長させた後、サファイア基板２１を除去し、窒化ガリウム自立基板３０を得る方法である。 As an example of a method for obtaining a gallium nitride substrate, a method for manufacturing a gallium nitride substrate by a void formation peeling method will be described. As shown in FIG. 2, the void formation peeling method is a method of obtaining a gallium nitride free-standing substrate 30 by removing a sapphire substrate 21 after epitaxially growing a gallium nitride layer 22 on a sapphire substrate 21 as a base substrate. .
具体的には、先ずサファイア基板２１のＣ面上に、有機金属気相成長法により、トリメチルガリウム（（ＣＨ3）3Ｇａ）とアンモニア（ＮＨ3）とを原料としてアンドープ窒化ガリウムからなる窒化ガリウム層２３をエピタキシャル成長させる（図２（ａ））。 Specifically, first, gallium nitride made of undoped gallium nitride using trimethylgallium ((CH 3 ) 3 Ga) and ammonia (NH 3 ) as raw materials on the C-plane of the sapphire substrate 21 by metal organic vapor phase epitaxy. The layer 23 is epitaxially grown (FIG. 2A).
次いで、窒化ガリウム層２３上にチタン（Ｔｉ）薄膜２４を蒸着させた後、これを電気炉に入れてアンモニアと水素との混合ガス雰囲気中で熱処理を施す（図２（ｂ））。 Next, after depositing a titanium (Ti) thin film 24 on the gallium nitride layer 23, it is put in an electric furnace and heat-treated in a mixed gas atmosphere of ammonia and hydrogen (FIG. 2B).
これにより、窒化ガリウム層２３の一部がエッチングされ、高密度のボイド（空隙）２５が発生してボイド形成窒化ガリウム層２６に変化すると共に、チタン薄膜２４が窒化されて表面にサブミクロンの微細な穴２７が高密度に形成された穴形成窒化チタン（ＴｉＮ）層２８に変化する（図２（ｃ））。 As a result, a part of the gallium nitride layer 23 is etched to generate high-density voids (voids) 25 and change to void-formed gallium nitride layers 26, and the titanium thin film 24 is nitrided to have submicron fineness on the surface. The hole 27 is changed to a hole-formed titanium nitride (TiN) layer 28 formed with high density (FIG. 2C).
この基板２９をハイドライド気相成長（Hydride Vapor Phase Epitaxy；ＨＶＰＥ）炉に入れ、水素（Ｈ2）と窒素（Ｎ2）との混合ガスをキャリアガスとして塩化水素（ＨＣｌ）ガスを加熱したガリウム（Ｇａ）メタルのボートに供給し、これらを反応させて原料ガスとしての塩化ガリウム（ＧａＣｌ）ガスを生成し、同時にアンモニアガスを供給し、Ｖ族原料とＩＩＩ族原料のモル比（Ｖ／ＩＩＩ比）を調整しつつ、窒化ガリウムを堆積させる。 The substrate 29 is put in a hydride vapor phase epitaxy (HVPE) furnace, and a gallium (HCl) gas heated with a mixed gas of hydrogen (H 2 ) and nitrogen (N 2 ) as a carrier gas ( Ga) is supplied to a metal boat, and these are reacted to generate gallium chloride (GaCl) gas as a raw material gas. At the same time, ammonia gas is supplied, and the molar ratio (V / III ratio) of the V group raw material and the III group raw material is supplied. ), While depositing gallium nitride.
そうすると、窒化ガリウムの核が穴形成窒化チタン層２８上に３次元の島状に成長し、次いで、その島状の結晶同士が横方向に成長して互いに結合し、表面の平坦化が進行していき、窒化ガリウム層２２となる（図２（ｄ））。 As a result, nuclei of gallium nitride grow in a three-dimensional island shape on the hole-formed titanium nitride layer 28, and then the island-like crystals grow laterally and bond to each other, and the surface flattening proceeds. As a result, the gallium nitride layer 22 is formed (FIG. 2D).
この窒化ガリウム層２２は、ハイドライド気相成長炉を冷却する過程で、ボイド形成窒化ガリウム層２６を境にサファイア基板２１から自然に剥離し、窒化ガリウム自立基板３０となる（図２（ｅ））。 This gallium nitride layer 22 is naturally peeled off from the sapphire substrate 21 at the void-formed gallium nitride layer 26 in the process of cooling the hydride vapor phase growth furnace, and becomes a gallium nitride free-standing substrate 30 (FIG. 2E). .
その後、窒化ガリウム自立基板３０をハイドライド気相成長炉から取り出すと共に研磨装置に移送し、ダイヤモンド研磨剤を用いて窒化ガリウム自立基板３０に表裏面研磨を施し、窒化ガリウム基板１１とする。 Thereafter, the gallium nitride free-standing substrate 30 is taken out from the hydride vapor phase growth furnace and transferred to a polishing apparatus, and the gallium nitride free-standing substrate 30 is subjected to front and back polishing using a diamond abrasive to obtain a gallium nitride substrate 11.
再び図１を参照し、得られた窒化ガリウム基板１１上にバッファ層１２と１層以上の窒化物半導体層１３とをエピタキシャル成長させるのであるが、その前に第１の工程として、窒化ガリウム基板１１上に窒化インジウムガリウム（ＩｎＧａＮ）からなる中間層１４をエピタキシャル成長させる。 Referring again to FIG. 1, the buffer layer 12 and one or more nitride semiconductor layers 13 are epitaxially grown on the obtained gallium nitride substrate 11. Before that, as a first step, the gallium nitride substrate 11 is formed. An intermediate layer 14 made of indium gallium nitride (InGaN) is epitaxially grown thereon.
つまり、窒化ガリウム系半導体エピタキシャルウェハ１０の製造方法は、窒化ガリウム基板１１上に窒化インジウムガリウムからなる中間層１４をエピタキシャル成長させる第１の工程と（図１（ａ））、中間層１４上に窒化ガリウムからなるバッファ層１２をエピタキシャル成長させる第２の工程と（図１（ｂ））、バッファ層１２上に１層以上の窒化物半導体層１３をエピタキシャル成長させる第３の工程と（図１（ｃ））、を備えるのである。 That is, the manufacturing method of the gallium nitride based semiconductor epitaxial wafer 10 includes the first step of epitaxially growing the intermediate layer 14 made of indium gallium nitride on the gallium nitride substrate 11 (FIG. 1A), and nitriding on the intermediate layer 14 A second step of epitaxially growing the buffer layer 12 made of gallium (FIG. 1B), a third step of epitaxially growing one or more nitride semiconductor layers 13 on the buffer layer 12 (FIG. 1C) ).
第１の工程では、インジウム組成を０．１以上０．４以下として（ＩｎxＧａ(1-x)Ｎで表したとき０．１≦ｘ≦０．４として）、直径が１０ｎｍ以上２００ｎｍ以下の量子ドット１５からなる中間層１４をエピタキシャル成長させる。 In the first step, the indium composition is 0.1 or more and 0.4 or less (when 0.1 ≦ x ≦ 0.4 when represented by In x Ga (1-x) N), and the diameter is 10 nm or more and 200 nm or less. The intermediate layer 14 composed of the quantum dots 15 is epitaxially grown.
これは、窒化インジウムガリウムが自発的にドット状に成長することを利用したものであり、このようにすることで中間層１４とその後のバッファ層１２と窒化物半導体層１３とを連続的に成長させることができる。 This utilizes the fact that indium gallium nitride grows spontaneously in the form of dots, and in this way, the intermediate layer 14, the subsequent buffer layer 12 and the nitride semiconductor layer 13 are continuously grown. Can be made.
この中間層１４は、窒化ガリウム基板１１の面内におけるオフ角バラツキの影響、即ち面内における面方位の微小な傾きの影響を緩和し、その上にエピタキシャル成長させるバッファ層１２の面方位を揃える、言わば面方位調整層としての役割がある。 The intermediate layer 14 alleviates the influence of off-angle variation in the plane of the gallium nitride substrate 11, that is, the influence of a minute inclination of the plane orientation in the plane, and aligns the plane orientation of the buffer layer 12 to be epitaxially grown thereon. In other words, it has a role as a plane orientation adjusting layer.
量子ドット１５の直径を１０ｎｍ以上２００ｎｍ以下とするのは、この範囲を超えた直径とすると、中間層１４の面方位調整層としての機能を発揮できなくなるためである。つまり、量子ドット１５の直径が小さすぎると面方位の微小な傾きの影響を充分に緩和できず、大きすぎると量子ドット１５が近接して通常の層と何ら変わらなくなり、面方位の微小な傾きの影響を緩和することができなくなり、最悪の場合、表面ピット等の別の欠陥を生じさせる原因となるためである。 The reason why the diameter of the quantum dots 15 is 10 nm or more and 200 nm or less is that if the diameter exceeds this range, the function of the intermediate layer 14 as a plane orientation adjusting layer cannot be exhibited. That is, if the diameter of the quantum dot 15 is too small, the influence of the fine tilt of the plane orientation cannot be sufficiently mitigated, and if it is too large, the quantum dot 15 is close to the normal layer and does not change at all. This is because it is impossible to alleviate the influence of the above, and in the worst case, it may cause another defect such as a surface pit.
これと同様の理由から、即ち量子ドット１５の密度が小さいと面方位調整層としての機能を発揮できず、大きすぎると通常の層と何ら変わらなくなるから、量子ドット１５は１平方センチメートル当たり１０8個程度の密度で形成することが好ましい。 For the same reason, that is, if the density of the quantum dots 15 is small, the function as a plane orientation adjusting layer cannot be exhibited, and if it is too large, there is no difference from a normal layer, so that there are 10 8 quantum dots 15 per square centimeter. It is preferable to form it at a density of about a degree.
第２の工程では、層厚が５００ｎｍ以上のバッファ層１２をエピタキシャル成長させることが好ましい。これにより、バッファ層１２が充分に平坦化され、平坦な表面が得られるからである。つまり、バッファ層１２の層厚が５００ｎｍ未満であると、中間層１４のドット形状がバッファ層１２に引き継がれてしまうからである。 In the second step, it is preferable to epitaxially grow the buffer layer 12 having a layer thickness of 500 nm or more. This is because the buffer layer 12 is sufficiently flattened and a flat surface is obtained. That is, if the thickness of the buffer layer 12 is less than 500 nm, the dot shape of the intermediate layer 14 is inherited by the buffer layer 12.
第３の工程では、１層以上の窒化物半導体層１３をエピタキシャル成長させるのであるが、例えば、窒化アルミニウムガリウムからなる窒化物半導体層１３をエピタキシャル成長させる。 In the third step, one or more nitride semiconductor layers 13 are epitaxially grown. For example, the nitride semiconductor layer 13 made of aluminum gallium nitride is epitaxially grown.
以上の工程により、高電子移動度トランジスタ等の製造に適した窒化ガリウム系半導体エピタキシャルウェハ１０が得られる。 Through the above steps, the gallium nitride based semiconductor epitaxial wafer 10 suitable for manufacturing a high electron mobility transistor or the like is obtained.
この窒化ガリウム系半導体エピタキシャルウェハ１０によれば、窒化ガリウム基板１１とバッファ層１２との間に量子ドット状の窒化インジウムガリウムからなる中間層１４を備えるため、窒化ガリウム基板１１の面内におけるオフ角バラツキの影響、即ち面内における面方位の微小な傾きの影響が緩和され、窒化ガリウム基板１１よりも窒化物半導体層１３の方がオフ角バラツキが小さくなる。 According to the gallium nitride based semiconductor epitaxial wafer 10, the intermediate layer 14 made of quantum dot-like indium gallium nitride is provided between the gallium nitride substrate 11 and the buffer layer 12. The influence of the variation, that is, the influence of the minute inclination of the in-plane plane orientation is alleviated, and the off-angle variation is smaller in the nitride semiconductor layer 13 than in the gallium nitride substrate 11.
本発明によれば、例えば、オフ角バラツキが０．３度の窒化ガリウム基板１１を用いた場合であっても、窒化物半導体層１３におけるオフ角バラツキは０．２度以下まで低減される。 According to the present invention, for example, even when the gallium nitride substrate 11 having an off-angle variation of 0.3 degrees is used, the off-angle variation in the nitride semiconductor layer 13 is reduced to 0.2 degrees or less.
その結果、窒化ガリウム系半導体エピタキシャルウェハ１０の表面が平坦化され、局所的な段差も発生しにくくなる。 As a result, the surface of the gallium nitride based semiconductor epitaxial wafer 10 is planarized, and local steps are less likely to occur.
これらの効果は、どのようなサイズ（直径）の窒化ガリウム系半導体エピタキシャルウェハ１０であっても同様に得ることができるが、サイズが小さければ面内のオフ角バラツキが小さくなるのは自明であるので、実用的なサイズ以上のもの、特に２インチ以上のもので効果が発揮される。 These effects can be obtained in the same manner for any size (diameter) gallium nitride semiconductor epitaxial wafer 10, but it is obvious that the in-plane off-angle variation becomes small if the size is small. Therefore, the effect is exhibited when the size is larger than the practical size, particularly when the size is 2 inches or more.
以上説明したように、本発明によれば、オフ角が面内で不均一な窒化ガリウム基板を用いた場合でも、窒化物半導体層の面内のオフ角バラツキを抑制した窒化ガリウム系半導体エピタキシャルウェハ及びその製造方法を提供することができる。 As described above, according to the present invention, even when a gallium nitride substrate having an in-plane non-uniform off-angle is used, a gallium nitride semiconductor epitaxial wafer that suppresses in-plane off-angle variation of the nitride semiconductor layer is suppressed. And a manufacturing method thereof.
中間層のインジウム組成が０．１以上０．４以下であることが好ましいとした理由を以下に説明する。 The reason why the indium composition of the intermediate layer is preferably 0.1 or more and 0.4 or less will be described below.
先ず、ボイド形成剥離法によって、窒化ガリウム系半導体エピタキシャルウェハを製造するための下地基板として窒化ガリウム基板を得た。 First, a gallium nitride substrate was obtained as a base substrate for manufacturing a gallium nitride based semiconductor epitaxial wafer by void formation peeling method.
具体的には、直径２インチのサファイア基板のＣ面上に、有機金属気相成長法により、トリメチルガリウムとアンモニアとを原料としてアンドープ窒化ガリウムからなる窒化ガリウム層を３００ｎｍの厚さにエピタキシャル成長させた。 Specifically, a gallium nitride layer made of undoped gallium nitride was epitaxially grown to a thickness of 300 nm on a C-plane of a sapphire substrate having a diameter of 2 inches by metalorganic vapor phase epitaxy using trimethyl gallium and ammonia as raw materials. .
次いで、この窒化ガリウム層上にチタン薄膜を２０ｎｍの厚さに蒸着させた後、これを電気炉に入れて、２０％のアンモニアと８０％の水素との混合ガス雰囲気中で、１０５０℃で２０分間の熱処理を施した。 Next, after depositing a titanium thin film to a thickness of 20 nm on the gallium nitride layer, this was put in an electric furnace and 20 ° C. at 1050 ° C. in a mixed gas atmosphere of 20% ammonia and 80% hydrogen. A minute heat treatment was applied.
これにより、窒化ガリウム層の一部がエッチングされ、高密度のボイドが発生してボイド形成窒化ガリウム層に変化すると共に、チタン薄膜が窒化されて表面にサブミクロンの微細な穴が高密度に形成された穴形成窒化チタン層に変化した。 As a result, a part of the gallium nitride layer is etched, high density voids are generated and changed to void-formed gallium nitride layers, and the titanium thin film is nitrided to form submicron fine holes at high density on the surface. The hole-formed titanium nitride layer was changed.
この穴形成窒化チタン層を形成した基板をハイドライド気相成長炉に入れて１１００℃に加熱し、５％の水素と９５％の窒素との混合ガスをキャリアガスとして塩化水素ガスを９００℃に加熱したガリウムメタルのボートに供給し、これらを反応させて原料ガスとしての塩化ガリウム（ＧａＣｌ）ガスを生成し、同時にアンモニアガスを供給し、成長の開始時にはＶ族原料とＩＩＩ族原料のモル比が１２になるように流量を調整しつつ、窒化ガリウムを全体で８００μｍの厚さに堆積させた。 The substrate on which the hole-formed titanium nitride layer is formed is placed in a hydride vapor phase growth furnace and heated to 1100 ° C., and hydrogen chloride gas is heated to 900 ° C. using a mixed gas of 5% hydrogen and 95% nitrogen as a carrier gas. The gallium metal boat is supplied and reacted to generate gallium chloride (GaCl) gas as a raw material gas. At the same time, ammonia gas is supplied. At the start of growth, the molar ratio of the V group raw material and the III group raw material is The gallium nitride was deposited to a total thickness of 800 μm while adjusting the flow rate to be 12.
そうすると、窒化ガリウムの核が穴形成窒化チタン層上に３次元の島状に成長し、次いで、その島状の結晶同士が横方向に成長して互いに結合し、表面の平坦化が進行していき、窒化ガリウム層となった。この様子は、成長時間を変えてハイドライド気相成長炉外に取り出した基板表面及び断面を顕微鏡観察することにより確認した。 Then, gallium nitride nuclei grow in a three-dimensional island shape on the hole-formed titanium nitride layer, and then the island-like crystals grow laterally and bond to each other, and surface planarization proceeds. Finally, a gallium nitride layer was formed. This state was confirmed by observing the substrate surface and cross section taken out of the hydride vapor phase growth furnace under a microscope while changing the growth time.
８００μｍの厚さに堆積させた窒化ガリウム層は、ハイドライド気相成長炉を冷却する過程で、ボイド形成窒化ガリウム層を境にサファイア基板から自然に剥離し、８００μｍの厚さの窒化ガリウム自立基板を得た。 The gallium nitride layer deposited to a thickness of 800 μm is naturally peeled from the sapphire substrate with the void-formed gallium nitride layer as a boundary in the process of cooling the hydride vapor phase growth furnace, and a gallium nitride free-standing substrate having a thickness of 800 μm is formed. Obtained.
その後、窒化ガリウム自立基板をハイドライド気相成長炉から取り出すと共に研磨装置に移送し、ダイヤモンド研磨剤を用いて窒化ガリウム自立基板に表裏面研磨を施し、下地基板として厚さ４００μｍの窒化ガリウム基板を得た。 Thereafter, the gallium nitride free-standing substrate is taken out from the hydride vapor phase growth furnace and transferred to a polishing apparatus, and the gallium nitride free-standing substrate is subjected to front and back polishing using a diamond abrasive to obtain a 400 μm-thick gallium nitride substrate as a base substrate. It was.
なお、本実施例においては、窒化ガリウム基板をボイド形成剥離法により形成したが、窒化ガリウム基板の取得法の一例として挙げており、これに限られたものではない。 In this embodiment, the gallium nitride substrate is formed by the void formation peeling method, but it is given as an example of a method for obtaining the gallium nitride substrate, and the present invention is not limited to this.
以上のようにして得られた窒化ガリウム基板における面内のオフ角バラツキを測定した後、その窒化ガリウム基板上に、有機金属気相成長法により、窒化物半導体層をエピタキシャル成長させた。 After measuring the in-plane off-angle variation in the gallium nitride substrate obtained as described above, a nitride semiconductor layer was epitaxially grown on the gallium nitride substrate by metal organic vapor phase epitaxy.
「オフ角」の測定は、例えば、Ｃ面の回折角度で、（０００２）面等の回折ピーク角度から得ることができる。また、表面の角度は、「入射角＝反射角」となる位置で生じるＸ線の表面での全反射現象を利用して得られる回折ピーク角度から得ることができる。 The measurement of the “off angle” can be obtained from, for example, the diffraction angle of the C plane and the diffraction peak angle of the (0002) plane or the like. Further, the surface angle can be obtained from the diffraction peak angle obtained by utilizing the total reflection phenomenon on the surface of the X-ray generated at the position where “incident angle = reflection angle”.
この２つの角度差を、全周囲方向（少なくとも９０°おきに４方向）から測定することにより、測定位置における「表面と結晶面とのなす角度」、即ち「オフ角」を決定することができる。 By measuring the difference between the two angles from all directions (at least every 90 ° in four directions), the “angle formed by the surface and the crystal plane” at the measurement position, that is, the “off angle” can be determined. .
これらの測定を図３に示すように面内で５点、中心及び中心から２０ｍｍ離れた位置で測定すると、オフ角はその位置によって大きさも方向も異なる場合がある。そこで、５点の測定結果のうち、そのオフ角の大きさが一番大きい値を最大オフ角、一番小さい値を最小オフ角とした場合、「最大オフ角−最小オフ角（度）」がバラツキの範囲の大きさを表し、それを２で割って「オフ角バラツキ」（±度）とした。 As shown in FIG. 3, when these measurements are made at five points in the plane, and at the center and a position 20 mm away from the center, the off-angle may differ in size and direction depending on the position. Therefore, among the five measurement results, when the maximum off angle is the maximum off angle and the minimum off angle is the minimum off angle, “maximum off angle−minimum off angle (degrees)”. Represents the size of the range of variation, and was divided by 2 to obtain “off-angle variation” (± degrees).
その後のエピタキシャル成長では、先ず得られた窒化ガリウム基板上に、８００℃で窒化インジウムガリウムからなる量子ドット状の中間層をエピタキシャル成長させ、次いで、１０５０℃でアンドープ窒化ガリウムからなるバッファ層を１μｍの層厚でエピタキシャル成長させた。最後に、バッファ層上にアルミニウム組成が０．２の窒化アルミニウムガリウム、即ちＡｌ0.2Ｇａ0.8Ｎからなる厚さ３０ｎｍの窒化物半導体層１３をエピタキシャル成長させた。 In the subsequent epitaxial growth, first, a quantum dot-like intermediate layer made of indium gallium nitride is epitaxially grown on the obtained gallium nitride substrate at 800 ° C., and then a buffer layer made of undoped gallium nitride is formed to a thickness of 1 μm at 1050 ° C. Was epitaxially grown. Finally, a 30 nm thick nitride semiconductor layer 13 made of aluminum gallium nitride having an aluminum composition of 0.2, that is, Al 0.2 Ga 0.8 N, was epitaxially grown on the buffer layer.
このとき、有機金属原料として、トリメチルガリウム、トリメチルアルミニウム（（ＣＨ3）3Ａｌ）、及びトリメチルインジウム（（ＣＨ3）3Ｉｎ）を用いた。また、ガス原料として、アンモニアを、キャリアガスとして水素及び窒素を用いた。 At this time, trimethylgallium, trimethylaluminum ((CH 3 ) 3 Al), and trimethylindium ((CH 3 ) 3 In) were used as organometallic raw materials. Further, ammonia was used as a gas raw material, and hydrogen and nitrogen were used as carrier gases.
以上の工程により、中間層のインジウム組成を０から０．５まで変化させた複数枚の窒化ガリウム系半導体エピタキシャルウェハを得た。 Through the above steps, a plurality of gallium nitride based semiconductor epitaxial wafers were obtained in which the indium composition of the intermediate layer was changed from 0 to 0.5.
これらの窒化ガリウム系半導体エピタキシャルウェハについて最表面の窒化物半導体層におけるオフ角バラツキを調査したところ、表１及び図４に示す結果となった。表１は使用した窒化ガリウム基板のオフ角バラツキと、その窒化ガリウム基板を用いて得られた窒化物半導体層のオフ角バラツキを示す。また、図４は窒化ガリウム系半導体エピタキシャルウェハにおける中間層のＩｎ組成と窒化物半導体層のオフ角バラツキの関係を示す。 When the off-angle variation in the nitride semiconductor layer on the outermost surface of these gallium nitride based semiconductor epitaxial wafers was investigated, the results shown in Table 1 and FIG. 4 were obtained. Table 1 shows the off angle variation of the used gallium nitride substrate and the off angle variation of the nitride semiconductor layer obtained using the gallium nitride substrate. FIG. 4 shows the relationship between the In composition of the intermediate layer and the off-angle variation of the nitride semiconductor layer in the gallium nitride based semiconductor epitaxial wafer.
これらの結果を見ると、中間層のインジウム組成が０．０５以上０．４以下のとき、窒化物半導体層におけるオフ角バラツキが下地となる窒化ガリウム基板におけるオフ角バラツキよりも小さくなるが、特に中間層のインジウム組成が０．１以上０．４以下のとき、その効果が顕著に現れることが分かる。なお、中間層のインジウム組成が０．５のときには、窒化物半導体層の表面荒れのため、評価ができなかった。 Looking at these results, when the indium composition of the intermediate layer is 0.05 or more and 0.4 or less, the off-angle variation in the nitride semiconductor layer is smaller than the off-angle variation in the underlying gallium nitride substrate. It can be seen that when the indium composition of the intermediate layer is not less than 0.1 and not more than 0.4, the effect appears remarkably. When the indium composition of the intermediate layer was 0.5, the evaluation could not be performed due to the rough surface of the nitride semiconductor layer.
本発明では、以上の根拠に基づいて、中間層のインジウム組成を０．１以上０．４以下の範囲内に規定した。 In the present invention, based on the above grounds, the indium composition of the intermediate layer is defined within the range of 0.1 to 0.4.
１０ 窒化ガリウム系半導体エピタキシャルウェハ
１１ 窒化ガリウム基板
１２ バッファ層
１３ 窒化物半導体層
１４ 中間層
１５ 量子ドット
10 Gallium Nitride Semiconductor Epitaxial Wafer 11 Gallium Nitride Substrate 12 Buffer Layer 13 Nitride Semiconductor Layer 14 Intermediate Layer 15 Quantum Dots
Claims (6)
前記窒化ガリウム基板よりも前記窒化物半導体層の方がオフ角バラツキが小さいと共に、
前記窒化ガリウム基板と前記バッファ層との間に、量子ドットからなる窒化インジウムガリウム中間層を備えることを特徴とする窒化ガリウム系半導体エピタキシャルウェハ。 In a gallium nitride based semiconductor epitaxial wafer comprising a buffer layer made of gallium nitride and one or more nitride semiconductor layers on a gallium nitride substrate,
The nitride semiconductor layer has a smaller off-angle variation than the gallium nitride substrate ,
A gallium nitride based semiconductor epitaxial wafer comprising an indium gallium nitride intermediate layer made of quantum dots between the gallium nitride substrate and the buffer layer .
前記窒化ガリウム基板上に窒化インジウムガリウムからなる中間層をエピタキシャル成長させる第１の工程と、
前記中間層上に窒化ガリウムからなるバッファ層をエピタキシャル成長させる第２の工程と、
前記バッファ層上に１層以上の窒化物半導体層をエピタキシャル成長させる第３の工程と、
を備え、
前記第１の工程では、インジウム組成を０．１以上０．４以下として、直径が１０ｎｍ以上２００ｎｍ以下の量子ドットからなる中間層をエピタキシャル成長させることを特徴とする窒化ガリウム系半導体エピタキシャルウェハの製造方法。 In a method of manufacturing a gallium nitride based semiconductor epitaxial wafer, wherein a buffer layer made of gallium nitride and one or more nitride semiconductor layers are epitaxially grown on a gallium nitride substrate,
A first step of epitaxially growing an intermediate layer of indium gallium nitride on the gallium nitride substrate;
A second step of epitaxially growing a buffer layer made of gallium nitride on the intermediate layer;
A third step of epitaxially growing one or more nitride semiconductor layers on the buffer layer;
With
In the first step, an indium composition is 0.1 or more and 0.4 or less, and an intermediate layer made of quantum dots having a diameter of 10 nm or more and 200 nm or less is epitaxially grown. .
6. The method of manufacturing a gallium nitride based semiconductor epitaxial wafer according to claim 5 , wherein in the second step, a buffer layer having a layer thickness of 500 nm or more is epitaxially grown.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012048234A JP5743928B2 (en) | 2012-03-05 | 2012-03-05 | Gallium nitride semiconductor epitaxial wafer and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012048234A JP5743928B2 (en) | 2012-03-05 | 2012-03-05 | Gallium nitride semiconductor epitaxial wafer and method for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013183149A JP2013183149A (en) | 2013-09-12 |
| JP5743928B2 true JP5743928B2 (en) | 2015-07-01 |
Family
ID=49273567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012048234A Expired - Fee Related JP5743928B2 (en) | 2012-03-05 | 2012-03-05 | Gallium nitride semiconductor epitaxial wafer and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5743928B2 (en) |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0722317A (en) * | 1993-06-29 | 1995-01-24 | Sumitomo Metal Ind Ltd | Compound semiconductor substrate |
| JP4158519B2 (en) * | 2002-12-26 | 2008-10-01 | 住友電気工業株式会社 | White light emitting device and method for manufacturing the same |
| JP2005109283A (en) * | 2003-09-30 | 2005-04-21 | Toyoda Gosei Co Ltd | GaN GROUP SEMICONDUCTOR LIGHT EMITTING ELEMENT AND ITS MANUFACTURING METHOD |
| JP3894191B2 (en) * | 2003-11-26 | 2007-03-14 | 住友電気工業株式会社 | Method for forming gallium nitride based semiconductor film and semiconductor substrate product |
| JP2008227540A (en) * | 2003-12-03 | 2008-09-25 | Sumitomo Electric Ind Ltd | Light-emitting device |
| JP5051455B2 (en) * | 2008-01-16 | 2012-10-17 | 日立電線株式会社 | Method of manufacturing nitride semiconductor substrate for epitaxial growth |
| JP4952616B2 (en) * | 2008-03-04 | 2012-06-13 | 日立電線株式会社 | Manufacturing method of nitride semiconductor substrate |
| KR20120036816A (en) * | 2009-06-01 | 2012-04-18 | 미쓰비시 가가꾸 가부시키가이샤 | Nitride semiconductor crystal and method for manufacturing same |
| WO2011011111A1 (en) * | 2009-07-20 | 2011-01-27 | S.O.I.Tec Silicon On Insulator Technologies | Methods of fabricating semiconductor structures and devices using quantum dot structures and related structures |
| JP5447289B2 (en) * | 2009-08-19 | 2014-03-19 | 三菱化学株式会社 | Nitride semiconductor crystal and manufacturing method thereof |
| KR20110099103A (en) * | 2010-02-01 | 2011-09-06 | 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 | Manufacturing method of nitride-based compound semiconductor substrate and nitride-based compound semiconductor free-standing substrate |
| JP2011109136A (en) * | 2011-02-22 | 2011-06-02 | Sumitomo Electric Ind Ltd | Gallium nitride epitaxial wafer and method of fabricating epitaxial wafer |
| JP5321666B2 (en) * | 2011-10-06 | 2013-10-23 | 住友電気工業株式会社 | Epitaxial wafer and method for producing epitaxial wafer |
-
2012
- 2012-03-05 JP JP2012048234A patent/JP5743928B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013183149A (en) | 2013-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3886341B2 (en) | Method for manufacturing gallium nitride crystal substrate and gallium nitride crystal substrate | |
| CA2884169C (en) | Aluminum nitride substrate and group-iii nitride laminate | |
| JP2009132613A (en) | Group iii-v nitride semiconductor substrate and its manufacturing method, group iii-v nitride semiconductor device, and lot of group iii-v nitride semiconductor substrate | |
| JP6704386B2 (en) | Nitride semiconductor template, manufacturing method thereof, and epitaxial wafer | |
| JP5665463B2 (en) | Group III nitride semiconductor device manufacturing substrate and group III nitride semiconductor free-standing substrate or group III nitride semiconductor device manufacturing method | |
| JP2018093113A (en) | Method for manufacturing nitride semiconductor template, nitride semiconductor template, and nitride semiconductor device | |
| JPH11233391A (en) | Crystalline substrate, semiconductor device using the same and manufacture of the semiconductor device | |
| JP2009167057A (en) | Method for manufacturing nitride semiconductor substrate | |
| JP2016064928A (en) | AlN TEMPLATE SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME | |
| WO2020158571A1 (en) | Nitride semiconductor substrate, laminated structure, and method for manufacturing nitride semiconductor substrate | |
| US10177217B2 (en) | C-plane GaN substrate | |
| JP6595731B1 (en) | Nitride semiconductor substrate manufacturing method, nitride semiconductor substrate, and laminated structure | |
| JP2004111848A (en) | Sapphire substrate, epitaxial substrate using it, and its manufacturing method | |
| JP5120285B2 (en) | III-V nitride semiconductor free-standing substrate manufacturing method | |
| CN107075729B (en) | Method for manufacturing nitride semiconductor template | |
| JP2005340747A (en) | Iii-v group nitride series semiconductor substrate and manufacturing method of the same, iii-v group nitride series semiconductor device, iii-v group nitride series semiconductor substrate lot | |
| US20230399770A1 (en) | Group iii nitride crystal, group iii nitride semiconductor, group iii nitride substrate, and method for producing group iii nitride crystal | |
| JP4535935B2 (en) | Nitride semiconductor thin film and manufacturing method thereof | |
| CN107078033B (en) | Method for manufacturing nitride semiconductor template | |
| JP5129186B2 (en) | Method for manufacturing group III nitride semiconductor layer | |
| JP6595677B1 (en) | Nitride semiconductor substrate manufacturing method, nitride semiconductor substrate, and laminated structure | |
| JP2021080144A (en) | Group iii nitride laminated substrate and semiconductor element | |
| JP2017139253A (en) | Method of manufacturing epitaxial substrate | |
| JP5743928B2 (en) | Gallium nitride semiconductor epitaxial wafer and method for manufacturing the same | |
| JP6527667B2 (en) | Method of manufacturing nitride semiconductor substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20131204 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140328 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150331 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150428 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5743928 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |