JP5743811B2 - Power converter - Google Patents

Power converter Download PDF

Info

Publication number
JP5743811B2
JP5743811B2 JP2011185619A JP2011185619A JP5743811B2 JP 5743811 B2 JP5743811 B2 JP 5743811B2 JP 2011185619 A JP2011185619 A JP 2011185619A JP 2011185619 A JP2011185619 A JP 2011185619A JP 5743811 B2 JP5743811 B2 JP 5743811B2
Authority
JP
Japan
Prior art keywords
semiconductor element
stage
element unit
power conversion
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011185619A
Other languages
Japanese (ja)
Other versions
JP2013048507A (en
Inventor
春彦 藤戸
春彦 藤戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011185619A priority Critical patent/JP5743811B2/en
Publication of JP2013048507A publication Critical patent/JP2013048507A/en
Application granted granted Critical
Publication of JP5743811B2 publication Critical patent/JP5743811B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明の実施形態は、電力変換装置に関する。   Embodiments described herein relate generally to a power conversion apparatus.

電力変換装置に使用されるのは、交流を直流に変換するコンバータ回路や直流を交流に変換するインバータ回路である。これらの回路には、例えばIGBTといった半導体素子が使用されている。但し一般的に半導体素子は、交流と直流の電流変換のためのスイッチングの際に損失が発生し発熱するため、電力変換装置の温度上昇を抑えるために冷却器が取り付けられている。また、半導体素子と端子台または周辺の電気部品を接続するための配線は、電線や導体を使用している。半導体素子が各相3つずつ使用される場合、多くは上段、中段、下段の3段に配置される(以下の特許文献1参照)。   What is used in the power converter is a converter circuit that converts alternating current into direct current or an inverter circuit that converts direct current into alternating current. For these circuits, for example, semiconductor elements such as IGBTs are used. However, since a semiconductor element generally generates a loss and generates heat at the time of switching for AC and DC current conversion, a cooler is attached to suppress a temperature rise of the power converter. Moreover, the wiring for connecting the semiconductor element to the terminal block or the surrounding electric parts uses electric wires or conductors. When three semiconductor elements are used for each phase, many are arranged in three stages, ie, an upper stage, a middle stage, and a lower stage (see Patent Document 1 below).

特開2000−295864号公報JP 2000-295864 A

しかしながら、上記特許文献1では、以下の点について対応がなされていない。   However, in the said patent document 1, correspondence is not made about the following points.

すなわち、上記特許文献1のように、半導体素子が3段に配置されると、半導体素子の冷却に関して、上部の半導体素子は下部の半導体素子から発生する熱の煽りによって素子の温度が高くなる傾向にある。そのため半導体素子が3段に配置される場合には、上部の半導体素子を使用温度範囲へ冷却するべく、設置される冷却器が大きくなる。   That is, when the semiconductor elements are arranged in three stages as in the above-mentioned Patent Document 1, the temperature of the upper semiconductor element tends to increase due to the heat generated from the lower semiconductor element with respect to the cooling of the semiconductor element. It is in. For this reason, when the semiconductor elements are arranged in three stages, a larger cooler is installed to cool the upper semiconductor element to the operating temperature range.

また冷却器が大きくなると回路を構成する導体が大きくなり、インダクタンスが増大する。従って、半導体素子の配置の仕方により冷却器が大型化し、さらには導体インダクタンスの増加により半導体素子を保護するための回路が追加され、より一層のコスト増加や電力変換装置の大型化を招くことになる。   Further, when the cooler is increased, the conductors constituting the circuit are increased and the inductance is increased. Therefore, the size of the cooler is increased depending on the arrangement of the semiconductor elements, and further, a circuit for protecting the semiconductor elements is added due to an increase in the conductor inductance, resulting in a further increase in cost and an increase in the size of the power converter. Become.

さらには、電力変換装置が鉄道車両等に使用される場合、当該鉄道車両が導入される路線によっては低床化が必要なためコンパクト化が求められることもある。また、外国の鉄道車両等は日本の鉄道車両等よりも低床となる場合もあり、この場合にはより一層電力変換装置への厳しいコンパクト化の要求がなされる。   Furthermore, when the power conversion device is used for a railway vehicle or the like, it may be required to be compact because a floor needs to be lowered depending on the route into which the railway vehicle is introduced. In addition, foreign railway vehicles and the like may have a lower floor than Japanese railway vehicles and the like, and in this case, there is a further demand for more compact power conversion devices.

本発明は上記課題を解決するためになされたものであり、本発明の目的は、半導体素子等構成機器の配置に工夫を凝らすことで、コンパクトでスペース効率に優れた電力変換装置を提供することである。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a compact and excellent space efficiency power conversion device by devising the arrangement of components such as semiconductor elements. It is.

本発明の実施の形態に係る特徴は、電力変換装置において、電力変換装置の3相のそれぞれに対応する第1ないし第3の半導体素子ユニット群と、第1ないし第3の半導体素子ユニット群のそれぞれを構成する3つの半導体素子ユニットと、3つの半導体素子ユニットを接続する複数の導体と、3つの半導体素子ユニットに電力を供給する電力供給線と、を備え、3相を構成する半導体素子ユニットは冷却器上で2段に配置され、前記第1の半導体素子ユニット群と前記第3の半導体素子ユニット群のそれぞれを構成する前記3つの半導体素子ユニットは、1つの半導体素子ユニットが一方の段に、そして他の2つの半導体素子ユニットは他方の段に、前記一方の段の1つの半導体素子ユニットの中心から前記他方の段の2つの半導体素子ユニットの中心までが等距離となるように配置され、
さらに、第2の半導体素子ユニット群は、前記第1の半導体素子ユニット群および前記第3の半導体素子ユニット群の間に配置されるとともに、この第2の半導体素子ユニット群を構成する3つの半導体素子ユニットは、1つの半導体素子ユニットが前記他方の段に、そして他の2つの半導体素子ユニットは前記一方の段に、前記他方の段の1つの半導体素子ユニットの中心から前記一方の段の2つの半導体素子ユニットの中心までが等距離となるように配置されていることを特徴とする。
According to an embodiment of the present invention, in the power conversion device, the first to third semiconductor element unit groups corresponding to each of the three phases of the power conversion device, and the first to third semiconductor element unit groups. A semiconductor element unit constituting three phases, comprising three semiconductor element units constituting each, a plurality of conductors connecting the three semiconductor element units, and a power supply line for supplying power to the three semiconductor element units Are arranged in two stages on the cooler, and each of the three semiconductor element units constituting each of the first semiconductor element unit group and the third semiconductor element unit group has one semiconductor element unit in one stage. The other two semiconductor element units are connected to the other stage from the center of one semiconductor element unit of the one stage to the two semiconductor element units of the other stage. Tsu to the center of the door is arranged so as to be equidistant,
Further, the second semiconductor element unit group is disposed between the first semiconductor element unit group and the third semiconductor element unit group, and three semiconductors constituting the second semiconductor element unit group In the element unit, one semiconductor element unit is placed on the other stage, and the other two semiconductor element units are placed on the one stage. From the center of one semiconductor element unit on the other stage, It is characterized by being arranged so as to be equidistant to the center of one semiconductor element unit .

第1の実施の形態における電力変換装置の全体構成を示す正面図である。It is a front view which shows the whole structure of the power converter device in 1st Embodiment. 第1の実施の形態における電力変換装置の変形例1を示す正面図である。It is a front view which shows the modification 1 of the power converter device in 1st Embodiment. 第1の実施の形態における電力変換装置の変形例2を示す正面図である。It is a front view which shows the modification 2 of the power converter device in 1st Embodiment. 第2の実施の形態における電力変換装置の全体構成を示す正面図である。It is a front view which shows the whole structure of the power converter device in 2nd Embodiment. 第3の実施の形態における電力変換装置の全体構成を示す正面図である。It is a front view which shows the whole structure of the power converter device in 3rd Embodiment. 第4の実施の形態における電力変換装置の全体構成を示す正面図である。It is a front view which shows the whole structure of the power converter device in 4th Embodiment.

以下、本発明の実施の形態について図面を参照して詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

(第1の実施の形態)
図1は、第1の実施の形態における電力変換装置S1の全体構成を示す正面図である。電力変換装置S1は、3個1組で1相を構成し、全部で3相を構成する半導体素子1と、半導体素子1のうち、複数の半導体素子1を電気的に接続する導体2と、半導体素子1へ電力を供給するゲート線3とを備えている。
(First embodiment)
FIG. 1 is a front view showing an overall configuration of a power conversion device S1 according to the first embodiment. The power conversion device S1 constitutes one phase with a set of three, a semiconductor element 1 that constitutes a total of three phases, and a conductor 2 that electrically connects a plurality of semiconductor elements 1 among the semiconductor elements 1, And a gate line 3 for supplying power to the semiconductor element 1.

電力変換装置S1は、例えば、交流を直流に変換するコンバータ回路や直流を交流に変換するインバータ回路である。またこれらの回路に使用される半導体素子1は、例えばIGBTやSiC等の素子である。   The power conversion device S1 is, for example, a converter circuit that converts alternating current into direct current or an inverter circuit that converts direct current into alternating current. Moreover, the semiconductor element 1 used for these circuits is elements, such as IGBT and SiC, for example.

半導体素子1は、3個1組で1相を構成している。図1においては、破線で示す三角形(略正三角形)に囲まれる3個の半導体素子1が1組となる。全ての図面において、左からU相、V相、W相となり、図面ではそれぞれ符号U、符号V、符号Wで示される。   The semiconductor element 1 constitutes one phase by a set of three. In FIG. 1, three semiconductor elements 1 surrounded by a triangle (substantially regular triangle) indicated by a broken line form one set. In all the drawings, the U phase, the V phase, and the W phase are shown from the left, and are indicated by the symbols U, V, and W in the drawings, respectively.

本発明の実施の形態における半導体素子1は、上下2段に配置されている。図1(以下、全ての図面)においては、電力変換装置S(以下、各実施の形態における電力変換装置をまとめて「電力変換装置S」と表わす)の正面が示されている。そのため、図1に示す符号H、これは電力変換装置S1の高さを示しているが、この矢印が示す方向が天地方向となる。従って図1においては、上段に4つの半導体素子1が、下段に5つの半導体素子1が配置されていることになる。   The semiconductor elements 1 in the embodiment of the present invention are arranged in two upper and lower stages. In FIG. 1 (hereinafter, all drawings), a front view of a power conversion device S (hereinafter, the power conversion devices in the embodiments are collectively referred to as “power conversion device S”) is shown. Therefore, although the code | symbol H shown in FIG. 1 and this has shown the height of power converter device S1, the direction which this arrow shows turns into a top-and-bottom direction. Accordingly, in FIG. 1, four semiconductor elements 1 are arranged in the upper stage, and five semiconductor elements 1 are arranged in the lower stage.

上下2段に配置され1相を構成する半導体素子1は、一方の段に配置される1つの半導体素子1の中心が、他方の段に配置される2つの半導体素子の中心から等距離の位置に配置される。すなわち、例えば、U相を例に挙げて説明すると、一方の段(上段)には1つの半導体素子1、他方の段(下段)には2つの半導体素子1、合計3つの半導体素子1にて1相(U相)が構成される。これら3つの半導体素子1は、下段に配置される2つの半導体素子1の中心からそれぞれ等距離となる位置に、上段に配置される1つの半導体素子1の中心が位置する。すなわち、図1に示されているように、3つの半導体素子1がピラミッド状に積み上がっているかのように配置される。   The semiconductor element 1 that is arranged in two upper and lower stages and constitutes one phase has a position where the center of one semiconductor element 1 arranged on one stage is equidistant from the center of two semiconductor elements arranged on the other stage. Placed in. That is, for example, when the U phase is described as an example, one semiconductor element 1 is provided in one stage (upper stage), two semiconductor elements 1 are provided in the other stage (lower stage), and three semiconductor elements 1 in total. One phase (U phase) is configured. In these three semiconductor elements 1, the center of one semiconductor element 1 arranged in the upper stage is located at a position that is equidistant from the centers of the two semiconductor elements 1 arranged in the lower stage. That is, as shown in FIG. 1, the three semiconductor elements 1 are arranged as if they are stacked in a pyramid shape.

図1に示す電力変換装置S1においては、U相とW相の2つの相が同じ向き、すなわち、下段に2つの半導体素子1、上段に1つの半導体素子1が配置されている。一方、V相については、上段、下段に配置される半導体素子1の数がこれら2つの相と異なる。V相の場合、下段に1つの半導体素子1、上段に2つの半導体素子1が配置される。   In the power conversion device S1 shown in FIG. 1, the two phases of the U phase and the W phase are in the same direction, that is, two semiconductor elements 1 are arranged in the lower stage and one semiconductor element 1 is arranged in the upper stage. On the other hand, for the V phase, the number of semiconductor elements 1 arranged in the upper and lower stages is different from those two phases. In the case of the V phase, one semiconductor element 1 is arranged in the lower stage and two semiconductor elements 1 are arranged in the upper stage.

なお、V相、W相のいずれもU相同様、3つの半導体素子1がピラミッド状に配置される。従って、図1にて各相を示す破線の三角形は、略正三角形となる。但し、各相を示す破線の三角形は、略正三角形に限らず、例えば、直角三角形といった何らかの三角形の形状となれば良い。また、上述したように、U相とW相とが同じ向き、V相のみが逆向きとなるように半導体素子1が配置されるため、電力変換装置S1全体として見ると、上段に1列となるように4つの半導体素子1が配置され、下段には1列となるように5つの半導
体素子1が配置されることになる。
Note that, in both the V phase and the W phase, the three semiconductor elements 1 are arranged in a pyramid shape as in the U phase. Therefore, the broken-line triangles indicating the respective phases in FIG. 1 are substantially equilateral triangles. However, the broken-line triangle indicating each phase is not limited to a substantially regular triangle, but may be any triangle shape such as a right triangle. Further, as described above, since the semiconductor element 1 is arranged so that the U phase and the W phase are in the same direction and only the V phase is in the opposite direction, when viewed as the entire power conversion device S1, one row is arranged in the upper stage. Thus, four semiconductor elements 1 are arranged, and in the lower stage, five semiconductor elements 1 are arranged in one row.

各相を構成する3つの半導体素子1のうち、2つの半導体素子1を互いに電気的に接続するために導体2が設けられている。この導体2は、導電率の良い、例えば、銅(Cu)の板が用いられる。図1に示す電力変換装置S1においては、導体2の形状は2種類示されている。   Of the three semiconductor elements 1 constituting each phase, a conductor 2 is provided to electrically connect the two semiconductor elements 1 to each other. For example, a copper (Cu) plate having good conductivity is used for the conductor 2. In the power conversion device S1 shown in FIG. 1, two types of shapes of the conductor 2 are shown.

すなわち、U相を例に挙げて説明すると、下段の一方の半導体素子1と上段の半導体素子1とを接続する導体2の形状は三角形である(導体2a)。もう1つの下段の他方の半導体素子1と上段の半導体素子1とを接続する導体2の形状は四角形であり、長さの異なる2つの四角形の導体2b,2bが使用されている。いずれの形状を採用するかは、接続対象となる半導体素子1との関係や、周辺に配置される図示しない周辺電気部品の形状等を勘案して決定される。   That is to say, taking the U phase as an example, the shape of the conductor 2 that connects the lower one semiconductor element 1 and the upper semiconductor element 1 is a triangle (conductor 2a). The shape of the conductor 2 connecting the other semiconductor element 1 in the other lower stage and the upper semiconductor element 1 is a quadrangle, and two rectangular conductors 2b and 2b having different lengths are used. Which shape is adopted is determined in consideration of the relationship with the semiconductor element 1 to be connected, the shape of peripheral electrical components (not shown) arranged in the periphery, and the like.

電力変換装置Sには、半導体素子1へ電力を供給するゲート線3が設けられている。第1の実施の形態において取り上げる電力変換装置S1,S2,S3のいずれも、上段に配置される半導体素子1に対してはその上部に、下段に配置される半導体素子1に対してはその下部に、それぞれゲート線3a,3bが設けられる。また、各ゲート線3a,3bに用いられる電線をまとめるために、適宜電線支え4が設けられている。この電線支え4は、図面にてそれぞれ示される位置に設けられているが、電線の配置や取り回し等を考慮して、任意の場所に設けることができる。   The power converter S is provided with a gate line 3 for supplying power to the semiconductor element 1. All of power conversion devices S1, S2, and S3 taken up in the first embodiment are above the semiconductor element 1 arranged at the upper stage and below the semiconductor element 1 arranged at the lower stage. Are provided with gate lines 3a and 3b, respectively. Moreover, in order to collect the electric wire used for each gate line 3a, 3b, the electric wire support 4 is provided suitably. The electric wire support 4 is provided at a position shown in the drawing, but can be provided at an arbitrary place in consideration of arrangement and handling of the electric wire.

半導体素子1の裏面には、半導体素子1の冷却のための冷却器5が設けられている。半導体素子1はそのスイッチングの際に発熱することから、本発明の実施の形態においては冷却器5を電力変換装置Sに取り付けることによって、半導体素子1の温度上昇を緩和している。   A cooler 5 for cooling the semiconductor element 1 is provided on the back surface of the semiconductor element 1. Since the semiconductor element 1 generates heat during the switching, the temperature rise of the semiconductor element 1 is mitigated by attaching the cooler 5 to the power conversion device S in the embodiment of the present invention.

なお、半導体素子1を複数段に配置すると、上段に配置される半導体素子1は下部に配置される半導体素子1から発生する熱の煽りによって素子の温度が高くなる傾向にある。従って、本発明の実施の形態における冷却器5は、上段に配置される半導体素子1の冷却をより効率的に行うために、上段に配置される半導体素子1及び、その上部のゲート線3aが設けられている位置まで掛かるように配置されている。一方、下段に配置される半導体素子1の下部には同じようにゲート線3bが設けられているが、このゲート線3bは冷却器5の設置範囲に含まれない。   When the semiconductor elements 1 are arranged in a plurality of stages, the temperature of the semiconductor elements 1 arranged in the upper stage tends to increase due to heat generated from the semiconductor elements 1 arranged in the lower part. Therefore, in the cooler 5 in the embodiment of the present invention, in order to more efficiently cool the semiconductor element 1 arranged in the upper stage, the semiconductor element 1 arranged in the upper stage and the gate line 3a on the upper part are arranged. It arrange | positions so that it may reach to the provided position. On the other hand, the gate line 3 b is provided in the same manner below the semiconductor element 1 arranged in the lower stage, but this gate line 3 b is not included in the installation range of the cooler 5.

以上、図1を用いて説明した通り、半導体素子等構成機器の配置に工夫を凝らすことで、コンパクトでスペース効率に優れた電力変換装置を提供することができる。すなわち、3つの半導体素子を天地方向に積層して3段の電力変換装置を構成するよりも上下2段に半導体素子を納めることによって、天地方向の高さを低く抑えることが可能となる。   As described above with reference to FIG. 1, a power converter that is compact and excellent in space efficiency can be provided by devising the arrangement of components such as semiconductor elements. That is, it is possible to keep the height in the vertical direction low by placing the semiconductor elements in the upper and lower two stages rather than stacking three semiconductor elements in the vertical direction to constitute a three-stage power conversion device.

また、3つの半導体素子を2段に配置することによって、これまでよりも冷却器の大きさもコンパクト化することができる。その上、図1に示すようにU相、V相、W相を効率よく配置することができるため、導体インダクタンスの低減、サージ電圧抑制回路等の省略を図ることが可能となる。   Also, by arranging three semiconductor elements in two stages, the size of the cooler can be made more compact than before. In addition, since the U phase, V phase, and W phase can be efficiently arranged as shown in FIG. 1, it is possible to reduce the conductor inductance and omit the surge voltage suppression circuit and the like.

電力変換装置のコンパクト化は、例えば、電力変換装置が組み込まれる装置に対するスペース効率を高めるだけではなく全体のコンパクト化に寄与することになり、さらには、製造性の向上、搬送の際のハンドリング性能の向上、といった効果も奏する。   For example, the compactness of the power conversion device not only increases the space efficiency for the device in which the power conversion device is incorporated, but also contributes to the overall compactness, and further improves the manufacturability and handling performance during transportation. There is also an effect of improvement.

ここで図2は、第1の実施の形態における電力変換装置S1の変形例1を示す正面図で
ある。図2の電力変換装置S2においては、U相、V相、W相の3つの各相が同じ向きに配置されている点が図1に示す電力変換装置S1と相違する。この場合、図2に示すように上段に1つの半導体素子1、下段に2つの半導体素子1がそれぞれ配置されて1相を構成する。従って、合計で上段に3つの半導体素子1、下段に6つの半導体素子1がそれぞれ配置される。
Here, FIG. 2 is a front view showing a first modification of the power conversion device S1 in the first embodiment. The power converter S2 of FIG. 2 is different from the power converter S1 shown in FIG. 1 in that the three phases of the U phase, the V phase, and the W phase are arranged in the same direction. In this case, as shown in FIG. 2, one semiconductor element 1 is arranged in the upper stage, and two semiconductor elements 1 are arranged in the lower stage to constitute one phase. Accordingly, in total, three semiconductor elements 1 are arranged in the upper stage and six semiconductor elements 1 are arranged in the lower stage.

当該変形例1においては、特にV相の配置の仕方が図1に示す電力変換装置S1におけるV相と大きく相違する。3つの各相を図1の電力変換装置S1のように配置させる方法もあるが、この配置方法は設計上手間が増える可能性がある。   In the first modification, the arrangement of the V phase is particularly different from the V phase in the power conversion device S1 shown in FIG. There is also a method of arranging each of the three phases as in the power conversion device S1 of FIG. 1, but this arrangement method may increase the design effort.

一方、変形例1に示す電力変換装置S2における3つの各相はいずれも同じ方向を向いた状態で設置されている。このような向きであれば、配線等も含めた設置のための設計の手間を大きく削減させることが可能となる。   On the other hand, each of the three phases in the power conversion device S2 shown in the modified example 1 is installed in a state in which it faces the same direction. With such an orientation, it is possible to greatly reduce the design effort for installation including wiring and the like.

図3は、第1の実施の形態における電力変換装置S1の変形例2を示す正面図である。変形例2の電力変換装置S3において、半導体素子1を互いに接続する導体2の形状は、いずれも三角形であり、導体2a,2a’のいずれも同形状の部材である。すなわち、導体2a’は、下段の一方の半導体素子1と上段の半導体素子1とを接続する三角形の導体2aと同形状の部材を、下段の2つの半導体素子1の中心から等距離を示す点を結んで形成される仮想の直線を境に反転、配置して、下段の他方の半導体素子1と上段の半導体素子1とを接続する。   FIG. 3 is a front view showing a second modification of the power conversion device S1 according to the first embodiment. In the power conversion device S3 of Modification Example 2, the shape of the conductor 2 that connects the semiconductor elements 1 to each other is a triangle, and both the conductors 2a and 2a 'are members of the same shape. That is, the conductor 2a ′ is a point that shows a member having the same shape as the triangular conductor 2a that connects the lower one semiconductor element 1 and the upper semiconductor element 1 at an equal distance from the center of the two lower semiconductor elements 1. The lower semiconductor element 1 and the upper semiconductor element 1 are connected to each other by inverting and arranging with a virtual straight line formed by connecting the two.

このように各相において必要とされる導体2をいずれも同じ形状とすることで、部品点数の削減、取り付け作業の効率化を図ることができる。   Thus, by making the conductors 2 required in each phase the same shape, the number of parts can be reduced and the efficiency of the mounting work can be improved.

なお、以上では図1と図3とを用いて1相の3つの半導体素子1を接続する導体2の形状として、1つの三角形、2つの四角形の組み合わせ、2つの三角形の組み合わせについて説明したが、この他の組み合わせ、例えば、1つの三角形、1つの四角形の組み合わせ、或いは、2つの四角形の組み合わせの導体2を使用して複数の半導体素子1を接続しても良い。また、導体2の形状そのものも三角形と四角形だけではなく、半導体素子1間における必要な電気的接続が確保できるのであれば、その他の形状であっても良い。   In the above description, a triangle, a combination of two rectangles, and a combination of two triangles have been described as the shape of the conductor 2 that connects the three semiconductor elements 1 of one phase using FIG. 1 and FIG. A plurality of semiconductor elements 1 may be connected by using conductors 2 of other combinations, for example, one triangle, one quadrangle combination, or two quadrangle combinations. Further, the shape of the conductor 2 is not limited to a triangle and a rectangle, but may be any other shape as long as necessary electrical connection between the semiconductor elements 1 can be secured.

なお、変形例1及び変形例2のいずれにおいても、上述した本発明の実施の形態における各効果を奏することはもちろんである。   In addition, in any of the first modification and the second modification, it is needless to say that each effect in the above-described embodiment of the present invention is achieved.

(第2の実施の形態)
次に第2の実施の形態について説明する。なお、第2の実施の形態において、上述の第1の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一の構成要素の説明は重複するので省略する。
(Second Embodiment)
Next, a second embodiment will be described. In the second embodiment, the same components as those described in the first embodiment are denoted by the same reference numerals, and the description of the same components is omitted because it is duplicated.

第2の実施の形態における電力変換装置S4は、第1の実施の形態における電力変換装置S1ないしS3と上下2段に配置される半導体素子1の配置レイアウトが相違する。なお、その他の構成については、第1の実施の形態における電力変換装置S1ないしS3と同様である。   The power conversion device S4 in the second embodiment is different from the power conversion devices S1 to S3 in the first embodiment in the layout of the semiconductor elements 1 arranged in two upper and lower stages. In addition, about another structure, it is the same as that of power converter device S1 thru | or S3 in 1st Embodiment.

図4は、第2の実施の形態における電力変換装置S4の全体構成を示す正面図である。第2の実施の形態における半導体素子1は、上下2段に配置され1相を構成する半導体素子は、一方の段に配置される1つの半導体素子の中心と他方の段に配置される第1の半導体素子の中心とを結ぶ直線と、第1の半導体素子の中心と第1の半導体素子と同じ他方の段に配置される第2の半導体素子の中心とを結ぶ直線とが、第1の半導体素子の中心にお
いて互いに直交する位置に配置される。
FIG. 4 is a front view showing an overall configuration of the power conversion device S4 according to the second embodiment. The semiconductor element 1 in the second embodiment is arranged in two upper and lower stages, and the semiconductor element constituting one phase is the first arranged in the center of one semiconductor element arranged in one stage and the other stage. A straight line connecting the center of the first semiconductor element and a straight line connecting the center of the first semiconductor element and the center of the second semiconductor element arranged in the same other stage as the first semiconductor element. They are arranged at positions orthogonal to each other at the center of the semiconductor element.

すなわち、図4に示されるU相を例に挙げて説明する。U相においては、下段に第1の半導体素子1aと第2の半導体素子1bとの2つの半導体素子1が配置されている。一方、上段には1つの半導体素子1cが配置されている。第1の半導体素子1aを基準に考えると、第1の半導体素子1aの中心は上段に配置される半導体素子1cの中心と(垂直な)直線で結ぶことが可能である(図4に示す仮想線L1を参照)。また、第1の半導体素子1aの中心は、同じ下段に配置されている半導体素子1bの中心と(水平な)直線で結ぶことができる(図4に示す仮想線L2を参照)。しかもこの仮想線L1と仮想線L2とは、第1の半導体素子1aの中心を交点とし互いに直交する関係にある。   That is, the U phase shown in FIG. 4 will be described as an example. In the U phase, two semiconductor elements 1 of the first semiconductor element 1a and the second semiconductor element 1b are arranged in the lower stage. On the other hand, one semiconductor element 1c is arranged on the upper stage. Considering the first semiconductor element 1a as a reference, the center of the first semiconductor element 1a can be connected to the center of the semiconductor element 1c arranged in the upper stage by a (vertical) straight line (see the hypothesis shown in FIG. 4). (See line L1). Further, the center of the first semiconductor element 1a can be connected to the center of the semiconductor element 1b arranged in the same lower stage by a (horizontal) straight line (see a virtual line L2 shown in FIG. 4). Moreover, the imaginary line L1 and the imaginary line L2 are in a relationship orthogonal to each other with the center of the first semiconductor element 1a as an intersection.

このように半導体素子1が配置されると、U相を構成する3つの半導体素子1は、図4の破線で示すように直角三角形で囲むことが可能となる。第2の実施の形態においては、3つの各相をそれぞれ構成する半導体素子1をこのように配置させることによって、半導体素子等構成機器の配置に工夫を凝らすことで、コンパクトでスペース効率に優れた電力変換装置を提供することができる。   When the semiconductor element 1 is arranged in this manner, the three semiconductor elements 1 constituting the U phase can be surrounded by a right triangle as shown by a broken line in FIG. In the second embodiment, by arranging the semiconductor element 1 constituting each of the three phases in this way, the arrangement of the constituent elements such as the semiconductor element is devised, thereby being compact and excellent in space efficiency. A power converter can be provided.

なお、図4に示すV相は、U相とW相とは逆の向きとなるように配置されている。但し、このような配置だけではなく、例えば、3つの相いずれも同じ向きとなるように半導体素子1を配置させることももちろん可能である。   Note that the V phase shown in FIG. 4 is arranged so that the U phase and the W phase are in opposite directions. However, not only such an arrangement, but also the semiconductor element 1 can of course be arranged so that, for example, all three phases are in the same direction.

また、第2の実施の形態における導体2は、四角形のみ、四角形と三角形の組み合わせ、或いは、三角形のみ、と図4には3つのパターンが示されている。但し、同形状の導体を複数使用することによって部品点数の削減に資することになるが、一方で、上述したように、どのような形状の導体を使用しても構わない。   Moreover, the conductor 2 in 2nd Embodiment is only a square, the combination of a square and a triangle, or only a triangle, and three patterns are shown by FIG. However, the use of a plurality of conductors having the same shape contributes to the reduction of the number of parts, but on the other hand, as described above, any shape of conductor may be used.

(第3の実施の形態)
次に第3の実施の形態について説明する。なお、第3の実施の形態において、上述の第1、或いは第2の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一の構成要素の説明は重複するので省略する。
(Third embodiment)
Next, a third embodiment will be described. In the third embodiment, the same components as those described in the first or second embodiment are denoted by the same reference numerals, and the description of the same components is duplicated. I will omit it.

第3の実施の形態における電力変換装置S5は、ゲート線3’の配置がこれまでの第1、或いは、第2の実施の形態における電力変換装置S1ないしS4と相違する。その他の構成は、上述した通りである。   The power converter S5 in the third embodiment is different from the power converters S1 to S4 in the first or second embodiment so far in the arrangement of the gate line 3 '. Other configurations are as described above.

これまでは、上段に配置される半導体素子1の上部(ゲート線3a)、及び、下段に配置される半導体素子1の下部(ゲート線3b)にそれぞれ配置されていた(図1ないし図4参照)。第3の実施の形態では、このように上段と下段とで別に設けられていたゲート線3a,3bをまとめて1つのゲート線3’とし、しかもこのゲート線3’を上段に配置される半導体素子1と下段に配置される半導体素子1との間に設けることとしている。   Until now, the semiconductor device 1 has been arranged at the upper part (gate line 3a) of the semiconductor element 1 arranged at the upper stage and the lower part (gate line 3b) of the semiconductor element 1 arranged at the lower stage (see FIGS. 1 to 4). ). In the third embodiment, the gate lines 3a and 3b separately provided in the upper stage and the lower stage are combined into one gate line 3 ', and the gate line 3' is arranged in the upper stage. It is supposed to be provided between the element 1 and the semiconductor element 1 arranged in the lower stage.

図5は、第3の実施の形態における電力変換装置S5の全体構成を示す正面図である。ゲート線3’は、上段の半導体素子1と下段の半導体素子1との間に設けられ、そこからそれぞれの半導体素子1に対して電力が供給されている。この位置にゲート線3’が設けられることによって、上段に配置される半導体素子1の上部或いは、下段に配置される半導体素子1の下部に、それぞれゲート線3を設ける必要がなくなる。従って、電力変換装置S5の天地方向の大きさ(高さ)をより一層コンパクトにすることができる。   FIG. 5 is a front view showing the overall configuration of the power conversion device S5 according to the third embodiment. The gate line 3 ′ is provided between the upper semiconductor element 1 and the lower semiconductor element 1, and power is supplied to each semiconductor element 1 therefrom. By providing the gate line 3 ′ at this position, it is not necessary to provide the gate line 3 above the semiconductor element 1 arranged at the upper stage or below the semiconductor element 1 arranged at the lower stage. Therefore, the size (height) of the power conversion device S5 in the vertical direction can be further reduced.

図5には、その高さを示す矢印が示されている。ここで符号Hで示される高さは、第1、或いは、第2の実施の形態における電力変換装置S1ないしS4の高さを示している。
一方、符号hで示される高さは、第3の実施の形態における電力変換装置S5の高さを示している。従って、電力変換装置S5は第1、或いは、第2の実施の形態における電力変換装置S1ないしS4よりも符号h’分の高さだけ低く構成することが可能となり、より一層のコンパクト化を図ることができる。
FIG. 5 shows an arrow indicating the height. Here, the height indicated by the symbol H indicates the height of the power conversion devices S1 to S4 in the first or second embodiment.
On the other hand, the height indicated by the symbol h indicates the height of the power conversion device S5 in the third embodiment. Therefore, the power conversion device S5 can be configured to be lower than the power conversion devices S1 to S4 in the first or second embodiment by a height corresponding to the reference symbol h ′, thereby further reducing the size. be able to.

これまでのように半導体素子の配置に工夫を凝らすだけではなく、ゲート線といった構成機器の配置にまで工夫を凝らすことで、コンパクトでスペース効率に優れた電力変換装置を提供することができる。   In addition to devising the arrangement of semiconductor elements as in the past, by devising the arrangement of constituent devices such as gate lines, it is possible to provide a compact and highly efficient power conversion device.

(第4の実施の形態)
次に第4の実施の形態について説明する。なお、第4の実施の形態において、上述の第1ないし第3の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一の構成要素の説明は重複するので省略する。
(Fourth embodiment)
Next, a fourth embodiment will be described. In the fourth embodiment, the same components as those described in the first to third embodiments are denoted by the same reference numerals, and the description of the same components is duplicated. Omitted.

第4の実施の形態においては、電力変換装置に新たな部材を追加して構成している点が、これまで説明してきた電力変換装置S1ないしS5と相違する。その他の構成についてはこれまでと同様である。   The fourth embodiment is different from the power conversion devices S1 to S5 described so far in that a new member is added to the power conversion device. Other configurations are the same as before.

図6は、第4の実施の形態における電力変換装置の全体構成を示す正面図である。第4の実施の形態における電力変換装置S6は、上段に配置される半導体素子1と下段に配置される半導体素子1との間にガードGが設けられている。   FIG. 6 is a front view showing the overall configuration of the power conversion device according to the fourth embodiment. In the power conversion device S6 according to the fourth embodiment, a guard G is provided between the semiconductor element 1 arranged in the upper stage and the semiconductor element 1 arranged in the lower stage.

ここで電力変換装置S6が動作中に何らかの原因で半導体素子1が破壊される現象が生ずることが考えられる。このような現象が生ずると、破壊された半導体素子1の破片が周囲に飛散する可能性が高い。飛散した破片は周囲の半導体素子1等、周辺の構成機器に損傷を与えることになるため、それ自体は破壊していないのに飛散した破片によって破壊されてしまうことにもなりかねない。特に実施の形態における電力変換装置Sのように、コンパクト化を図るために密集して半導体素子1を配置する構成を採用していると、被害はより甚大なものになってしまう。   Here, it is conceivable that a phenomenon occurs in which the semiconductor element 1 is destroyed for some reason during the operation of the power conversion device S6. When such a phenomenon occurs, there is a high possibility that the broken pieces of the semiconductor element 1 are scattered around. The scattered pieces may damage peripheral components such as the surrounding semiconductor element 1, and thus may be destroyed by the scattered pieces although they are not destroyed. In particular, if the configuration in which the semiconductor elements 1 are arranged densely for the purpose of compactness is employed as in the power conversion device S in the embodiment, the damage becomes more serious.

そこで、第4の実施の形態における電力変換装置S6においては、ガードGを設けている。このガードGは、例えば平板等で構成されており、例えば半導体素子1の大きさに合わせてその奥行きが決定される。また、ガードGの上から導体2が複数の半導体素子1の間を接続することになるため、導体2に触れない大きさともなる。ガードGが設けられることによって、破壊された半導体素子1の破片が他の半導体素子1に飛散することを防止できるため、飛散した破片による二次的な破壊及び、破片による短絡を防止することができる。その意味で、ガードGは共連れ短絡防止用のガードであるといえる。   Therefore, a guard G is provided in the power conversion device S6 in the fourth embodiment. The guard G is made of, for example, a flat plate, and the depth thereof is determined in accordance with the size of the semiconductor element 1, for example. In addition, since the conductor 2 connects the plurality of semiconductor elements 1 from above the guard G, the conductor 2 is not touched. By providing the guard G, it is possible to prevent the broken pieces of the semiconductor element 1 from being scattered to other semiconductor elements 1, so that secondary destruction caused by the scattered pieces and short circuit due to the broken pieces can be prevented. it can. In that sense, it can be said that the guard G is a guard for preventing a short circuit together.

以上、半導体素子等構成機器の配置に工夫を凝らすことで、コンパクトでスペース効率に優れるだけではなく、動作中に発生しうる障害にも対応することのできる電力変換装置を提供することができる。   As described above, by devising the arrangement of components such as semiconductor elements, it is possible to provide a power conversion device that is not only compact and excellent in space efficiency but also can cope with a failure that may occur during operation.

なお、第4の実施の形態においては、ガードGを上段の半導体素子1と下段の半導体素子1とを分けるようにその間に配置したが、その他、各段に配置される同列の半導体素子1間にもガードGを配置することは可能である。   In the fourth embodiment, the guard G is arranged between the upper semiconductor element 1 and the lower semiconductor element 1 so as to separate them, but in addition, between the semiconductor elements 1 in the same row arranged in each stage. It is also possible to arrange the guard G.

なお、この発明は、上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施の形態に開示されている複数の構成要素を適宜組み合わせることにより種々の発明を形成できる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に
、異なる実施の形態に亘る構成要素を適宜組み合わせても良い。
Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. Various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the above embodiments. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, you may combine the component covering different embodiment suitably.

1…半導体素子、2…導体、3…ゲート線、4…電線支え、5…冷却器、S1〜S6…電力変換装置。   DESCRIPTION OF SYMBOLS 1 ... Semiconductor element, 2 ... Conductor, 3 ... Gate line, 4 ... Electric wire support, 5 ... Cooler, S1-S6 ... Power converter.

Claims (4)

電力変換装置の3相のそれぞれに対応する第1ないし第3の半導体素子ユニット群と、First to third semiconductor element unit groups corresponding to each of the three phases of the power conversion device;
前記第1ないし第3の半導体素子ユニット群のそれぞれを構成する3つの半導体素子ユニットと、  Three semiconductor element units constituting each of the first to third semiconductor element unit groups;
前記3つの半導体素子ユニットを接続する複数の導体と、  A plurality of conductors connecting the three semiconductor element units;
前記3つの半導体素子ユニットに電力を供給する電力供給線と、を備え、  A power supply line for supplying power to the three semiconductor element units,
前記3相を構成する半導体素子ユニットは冷却器上で2段に配置され、  The semiconductor element units constituting the three phases are arranged in two stages on the cooler,
前記第1の半導体素子ユニット群と前記第3の半導体素子ユニット群のそれぞれを構成する前記3つの半導体素子ユニットは、1つの半導体素子ユニットが一方の段に、そして他の2つの半導体素子ユニットは他方の段に、前記一方の段の1つの半導体素子ユニットの中心から前記他方の段の2つの半導体素子ユニットの中心までが等距離となるように配置され、  The three semiconductor element units constituting each of the first semiconductor element unit group and the third semiconductor element unit group include one semiconductor element unit in one stage, and the other two semiconductor element units. The other stage is arranged so that the distance from the center of one semiconductor element unit of the one stage to the center of the two semiconductor element units of the other stage is equal,
さらに、第2の半導体素子ユニット群は、前記第1の半導体素子ユニット群および前記第3の半導体素子ユニット群の間に配置されるとともに、この第2の半導体素子ユニット群を構成する3つの半導体素子ユニットは、1つの半導体素子ユニットが前記他方の段に、そして他の2つの半導体素子ユニットは前記一方の段に、前記他方の段の1つの半導体素子ユニットの中心から前記一方の段の2つの半導体素子ユニットの中心までが等距離となるように配置されていることを特徴とする電力変換装置。  Further, the second semiconductor element unit group is disposed between the first semiconductor element unit group and the third semiconductor element unit group, and three semiconductors constituting the second semiconductor element unit group In the element unit, one semiconductor element unit is placed on the other stage, and the other two semiconductor element units are placed on the one stage. From the center of one semiconductor element unit on the other stage, A power conversion device, wherein the semiconductor device units are arranged so as to be equidistant from the center of one semiconductor element unit.
前記半導体素子ユニットには、SiCが用いられていることを特徴とする請求項1に記載の電力変換装置。The power conversion device according to claim 1, wherein SiC is used for the semiconductor element unit. 前記導体は三角形であることを特徴とする請求項1または請求項2に記載の電力変換装置。The power converter according to claim 1, wherein the conductor is a triangle. 前記一方の段に配置される半導体素子ユニットと前記他方の段に配置される半導体素子ユニットとの間に短絡を防止するためのガード部材を配置したことを特徴とする請求項1ないし請求項3のいずれか1つに記載の電力変換装置。The guard member for preventing a short circuit is arrange | positioned between the semiconductor element unit arrange | positioned at said one stage, and the semiconductor element unit arrange | positioned at said other stage, The Claim 1 thru | or 3 characterized by the above-mentioned. The power converter device as described in any one of these.
JP2011185619A 2011-08-29 2011-08-29 Power converter Active JP5743811B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011185619A JP5743811B2 (en) 2011-08-29 2011-08-29 Power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011185619A JP5743811B2 (en) 2011-08-29 2011-08-29 Power converter

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015088789A Division JP5926835B2 (en) 2015-04-23 2015-04-23 Power converter

Publications (2)

Publication Number Publication Date
JP2013048507A JP2013048507A (en) 2013-03-07
JP5743811B2 true JP5743811B2 (en) 2015-07-01

Family

ID=48011182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011185619A Active JP5743811B2 (en) 2011-08-29 2011-08-29 Power converter

Country Status (1)

Country Link
JP (1) JP5743811B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015156799A (en) * 2015-04-23 2015-08-27 株式会社東芝 Power conversion device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6665456B2 (en) * 2015-09-11 2020-03-13 富士電機株式会社 Power semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5917862A (en) * 1982-06-25 1984-01-30 Hitachi Ltd Parallel connector for gate turn-off thyristor
JPH03280460A (en) * 1990-03-29 1991-12-11 Toshiba Corp Diode module and bridge circuit structure
JP3275132B2 (en) * 1996-11-27 2002-04-15 株式会社日立製作所 Power converter
JP3614704B2 (en) * 1999-04-05 2005-01-26 東芝三菱電機産業システム株式会社 Power converter
JP2001045772A (en) * 1999-08-03 2001-02-16 Yaskawa Electric Corp 3-level inverter or pwn cycloconverter
JP4765017B2 (en) * 2005-05-25 2011-09-07 富士電機株式会社 AC-AC power converter
JP2008086099A (en) * 2006-09-27 2008-04-10 Honda Motor Co Ltd Inverter device
US9064737B2 (en) * 2007-11-13 2015-06-23 Siemens Aktiengesellschaft Power semiconductor module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015156799A (en) * 2015-04-23 2015-08-27 株式会社東芝 Power conversion device

Also Published As

Publication number Publication date
JP2013048507A (en) 2013-03-07

Similar Documents

Publication Publication Date Title
JP4920677B2 (en) Power conversion device and assembly method thereof
JP6362560B2 (en) Semiconductor module, power conversion device, and method of manufacturing semiconductor module
JP4765017B2 (en) AC-AC power converter
EP2884650B1 (en) Power module comprising two elements, and three-level power conversion device using same
JP5132175B2 (en) Power converter
JP6429721B2 (en) Power converter and railway vehicle
JP2016119430A (en) Semiconductor power module and power conversion device using the same
JP2014033060A (en) Power semiconductor device module
CN103378713B (en) Power conversion apparatus
JP2019110228A (en) Power conversion device
EP2034602A1 (en) Power converter
JP5438752B2 (en) Semiconductor stack and power conversion device using the same
JP7375797B2 (en) power converter
JP5743811B2 (en) Power converter
JP2021035205A (en) Semiconductor switching unit
JP4842018B2 (en) Power converter
JP4968528B2 (en) 3-level power converter
JP5926835B2 (en) Power converter
JP7052609B2 (en) Power converter
JP6173579B2 (en) Busbar structure and switchboard using the same
WO2019146179A1 (en) Power conversion device and electric railroad vehicle equipped with power conversion device
JP2010200525A (en) Three-level inverter circuit
JP4827174B2 (en) Boost chopper device
JP5088879B2 (en) Distribution board
JP2006271131A (en) Power converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150428

R151 Written notification of patent or utility model registration

Ref document number: 5743811

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151