JP5729055B2 - Field effect transistor, display element, image display device, and system - Google Patents

Field effect transistor, display element, image display device, and system Download PDF

Info

Publication number
JP5729055B2
JP5729055B2 JP2011061420A JP2011061420A JP5729055B2 JP 5729055 B2 JP5729055 B2 JP 5729055B2 JP 2011061420 A JP2011061420 A JP 2011061420A JP 2011061420 A JP2011061420 A JP 2011061420A JP 5729055 B2 JP5729055 B2 JP 5729055B2
Authority
JP
Japan
Prior art keywords
protective layer
layer
field effect
effect transistor
contact angle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011061420A
Other languages
Japanese (ja)
Other versions
JP2012199317A (en
Inventor
雄司 曽根
雄司 曽根
植田 尚之
尚之 植田
中村 有希
有希 中村
由希子 安部
由希子 安部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2011061420A priority Critical patent/JP5729055B2/en
Publication of JP2012199317A publication Critical patent/JP2012199317A/en
Application granted granted Critical
Publication of JP5729055B2 publication Critical patent/JP5729055B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Liquid Crystal (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、電界効果型トランジスタ、表示素子、画像表示装置、及びシステムに関する。   The present invention relates to a field effect transistor, a display element, an image display device, and a system.

半導体装置の一種である電界効果型トランジスタ(Field Effect Transistor;FET)は、チャネルに電界を印加した状態で、ゲート電圧を印加し半導体内のキャリアを誘起させることにより、ソースとドレイン間に流れる電流を制御することが可能なトランジスタである。   A field effect transistor (FET) which is a kind of semiconductor device is a current flowing between a source and a drain by applying a gate voltage and inducing carriers in the semiconductor while an electric field is applied to a channel. This is a transistor capable of controlling.

FETは、ゲート電圧を印加することによりスイッチングが可能であることから、様々なスイッチング素子や増幅素子として利用されている。また、FETは、ゲート電流が低いことに加え、構造が平面的であることから、バイポーラトランジスタと比較して容易に作製することができ、更に、高集積化も容易に行うことができる。このため、現在の電子機器内において用いられている集積回路の多くには、FETが用いられている。
その中でもFETは、薄膜トランジスタ(Thin Film Transistor:TFT)として、アクティブマトリックス方式のディスプレイなどに応用されている。
Since FETs can be switched by applying a gate voltage, they are used as various switching elements and amplifying elements. Further, since the FET has a planar structure in addition to a low gate current, it can be easily manufactured as compared with a bipolar transistor, and further, high integration can be easily performed. For this reason, FETs are used in many of the integrated circuits used in current electronic devices.
Among them, the FET is applied to an active matrix type display as a thin film transistor (TFT).

近年、アクティブマトリックス方式の平面薄型ディスプレイ(Flat Panel Display:FPD)としては、液晶ディスプレイ(Liquid Crystal Display:LCD)、有機EL(エレクトロルミネッセンス)ディスプレイ(OLED)、電子ペーパーなどが実用化されている。   2. Description of the Related Art In recent years, liquid crystal displays (LCDs), organic EL (electroluminescence) displays (OLEDs), electronic papers, and the like have been put into practical use as flat thin displays (FPDs) of an active matrix system.

これらFPDは、通常、非晶質シリコンや多結晶シリコンを活性層に用いたTFTを含む駆動回路により駆動されている。そして、FPDは、更なる大型化、高精細化、高速駆動性が求められており、それに伴って、キャリア移動度が高く、特性の経時変化が小さく、素子間のばらつきが小さいTFTが求められている。   These FPDs are usually driven by a driving circuit including a TFT using amorphous silicon or polycrystalline silicon as an active layer. In addition, FPDs are required to have larger size, higher definition, and higher speed driving performance. Accordingly, TFTs with higher carrier mobility, small change in characteristics over time, and small variation between elements are required. ing.

近年、シリコンに代わる半導体材料として、酸化物半導体が注目されている。その中でもInGaZnO(a−IGZO)は、室温成膜が可能、アモルファス状態、移動度10cm/V・s前後の高移動度特性、という特徴を持ち、実用化へ向けて開発が盛んに行われている(非特許文献1参照)。 In recent years, an oxide semiconductor has attracted attention as a semiconductor material that can replace silicon. Among them, InGaZnO 4 (a-IGZO) has features such as film formation at room temperature, amorphous state, and high mobility characteristics with a mobility of around 10 cm 2 / V · s, and it has been actively developed for practical use. (See Non-Patent Document 1).

酸化物半導体は、酸素欠損によりキャリアを発生させており、後工程での酸素濃度の変化による特性劣化や、大気中の酸素や水分の影響による特性劣化が起こりやすい。そのため、酸化物半導体を保護層により保護することが検討されている。   An oxide semiconductor generates carriers due to oxygen vacancies, and is likely to deteriorate characteristics due to a change in oxygen concentration in a later process, or to deteriorate characteristics due to the influence of oxygen and moisture in the atmosphere. Therefore, it has been studied to protect the oxide semiconductor with a protective layer.

一方、近年、スパッタ法や、CVD(Chemical Vapor Deposition)法、ドライエッチング法などの高価な設備を必要とする真空プロセスに対して、低コスト化が可能であるウェットプロセスを用いたプリンタブルエレクトロニクスの開発が活発化している。   On the other hand, in recent years, development of printable electronics using a wet process that can reduce the cost for vacuum processes that require expensive equipment such as sputtering, CVD (Chemical Vapor Deposition), and dry etching. Has become active.

酸化物半導体を保護する保護層の形成方法についても、真空プロセスにより形成したSiOやSiNxが主流であるが、低コスト化を目的として、プリンタブルエレクトロニクスを用いた報告が増え始めている。 As a method for forming a protective layer for protecting an oxide semiconductor, SiO 2 and SiNx formed by a vacuum process are mainly used, but reports using printable electronics are increasing for the purpose of reducing the cost.

例えば、保護層材料としてシリコン系樹脂を用いた方法が提案されている(特許文献1参照)。しかし、シリコン系樹脂は、低吸湿性が十分ではないという問題があり、より低吸湿性の材料による酸化物半導体の保護層が求められている。
また、ポリシラザンやアルコキシシランを前駆体とした金属酸化物薄膜、又はポリイミドやフェノール樹脂を用い、塗布法によって酸化物半導体の保護層を形成する方法が提案されている(特許文献2参照)。しかし、ポリシラザンやアルコキシシランといった前駆体は、大気中の水と反応して加水分解反応を起こす材料であり、低吸湿性に乏しく不十分であるという問題がある。また、ポリイミドやフェノール樹脂は、低吸湿性が十分でなく、また、焼成プロセスによる酸化反応によって酸化物半導体のキャリア濃度を変化させてしまうという問題がある。発明者らの検討では、アルコキシシランを前駆体とした金属酸化物や、ポリイミドを酸化物半導体の保護層として用いると、−5V以上の閾値電圧のシフト(デプレッション)が起こるという問題があった。
For example, a method using a silicon-based resin as a protective layer material has been proposed (see Patent Document 1). However, the silicon-based resin has a problem that the low hygroscopicity is not sufficient, and an oxide semiconductor protective layer made of a lower hygroscopic material is demanded.
In addition, a method of forming a protective layer of an oxide semiconductor by a coating method using a metal oxide thin film using polysilazane or alkoxysilane as a precursor, or polyimide or phenol resin has been proposed (see Patent Document 2). However, precursors such as polysilazane and alkoxysilane are materials that react with water in the atmosphere to cause a hydrolysis reaction, and have a problem that they are insufficient due to their low hygroscopicity. In addition, polyimide and phenolic resin are not sufficiently hygroscopic and have a problem that the carrier concentration of the oxide semiconductor is changed by an oxidation reaction by a baking process. The inventors have studied that there is a problem that a threshold voltage shift (depletion) of −5 V or more occurs when a metal oxide using alkoxysilane as a precursor or polyimide is used as a protective layer of an oxide semiconductor.

そこで、酸化物半導体の保護層として、低吸湿材料であり、かつ酸化などが起こりにくい安定な材料であるフッ素樹脂を用いる方法が提案されている。
例えば、保護層として全フッ素化樹脂を用いることで、TFT特性の閾値のシフトを抑制する方法が提案されている(特許文献3参照)。
一般的に、フッ素樹脂は、結合エネルギーが高く安定したC−F結合を有しているため、その表面は撥液性を示す。特にすべてのC−H基がC−F基に置換された全フッ素化樹脂は、C−F基がより高密度に表面に露出するため、高撥液性を示し、水に対する接触角は100°以上となる。また、全フッ素化樹脂は、その安定さ故に、表面改質が難しい。
上記で提案の技術では、全フッ素化樹脂を保護層として用いていることから、UVオゾン処理や酸素プラズマ処理といった親水化処理を施しても表面改質が困難となり、後工程にて保護層の上に層が形成しにくいという問題がある。また、保護層の上に層を形成できたとしても、保護膜とその層との密着性が低く信頼性に劣るという問題がある。
Therefore, a method has been proposed in which a fluororesin, which is a low moisture-absorbing material and is a stable material that does not easily oxidize, is used as a protective layer for an oxide semiconductor.
For example, a method has been proposed in which a shift in threshold value of TFT characteristics is suppressed by using a perfluorinated resin as a protective layer (see Patent Document 3).
Generally, since the fluororesin has a stable C—F bond with high binding energy, its surface exhibits liquid repellency. In particular, a perfluorinated resin in which all C—H groups are substituted with C—F groups exhibits high liquid repellency because the C—F groups are exposed on the surface at a higher density, and the contact angle with water is 100. More than °. Further, it is difficult to modify the surface of a perfluorinated resin due to its stability.
In the technique proposed above, since a fully fluorinated resin is used as a protective layer, surface modification becomes difficult even when a hydrophilic treatment such as UV ozone treatment or oxygen plasma treatment is performed. There is a problem that it is difficult to form a layer thereon. Further, even if a layer can be formed on the protective layer, there is a problem that the adhesion between the protective film and the layer is low and the reliability is poor.

したがって、酸化物半導体を用いた電界効果型トランジスタにおいて、低コストで、後工程にて形成される上層の塗布性に優れ、かつ高信頼性を示す電界効果型トランジスタ、並びに、該電界効果型トランジスタを用いた表示素子、画像表示装置、及びシステムの提供が求められているのが現状である。   Therefore, in a field effect transistor using an oxide semiconductor, a field effect transistor that is low in cost, excellent in the coating property of an upper layer formed in a later step, and exhibits high reliability, and the field effect transistor At present, it is required to provide a display element, an image display device, and a system using the above.

本発明は、従来における前記諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、低コストで、後工程にて形成される上層の塗布性に優れ、かつ高信頼性を示す電界効果型トランジスタ、並びに、該電界効果型トランジスタを用いた表示素子、画像表示装置、及びシステムを提供することを目的とする。   An object of the present invention is to solve the above-described problems and achieve the following objects. That is, the present invention is a low-cost, field-effect transistor that is excellent in coatability of an upper layer formed in a later process and exhibits high reliability, and a display element and an image display using the field-effect transistor An object is to provide an apparatus and a system.

前記課題を解決するための手段としては、以下の通りである。即ち、
<1> 絶縁性基板と、
前記絶縁性基板上に形成されたゲート電極と、
前記ゲート電極上に形成されたゲート絶縁層と、
前記ゲート絶縁層上に形成されたソース電極及びドレイン電極と、
前記ゲート絶縁層上に形成され、かつ、少なくとも前記ソース電極及び前記ドレイン電極との間に形成された酸化物半導体層と、
前記酸化物半導体層を被覆するように形成された保護層とを有し、
前記保護層が、フッ素樹脂を含有し、
前記保護層形成後の前記保護層の水に対する接触角が、75°以上90°以下であることを特徴とする電界効果型トランジスタである。
<2> 保護層のn−テトラデカンに対する接触角が0°以上50°以下、及び保護層のγ−ブチロラクトンに対する接触角が0°以上40°以下の少なくともいずれかである前記<1>に記載の電界効果型トランジスタである。
<3> 駆動信号に応じて光出力が制御される光制御素子と、
前記<1>から<2>のいずれかに記載の電界効果型トランジスタを有し、かつ前記光制御素子を駆動する駆動回路と、を有することを特徴とする表示素子である。
<4> 光制御素子が、有機エレクトロルミネッセンス素子、及びエレクトロクロミック素子のいずれかを有する前記<3>に記載の表示素子である。
<5> 光制御素子が、液晶素子、電気泳動素子、及びエレクトロウェッティング素子のいずれかを有する前記<3>に記載の表示素子である。
<6> 画像データに応じた画像を表示する画像表示装置であって、
マトリックス状に配置された複数の前記<3>から<5>のいずれかに記載の表示素子と、
前記複数の表示素子における各電界効果型トランジスタにゲート電圧を個別に印加するための複数の配線と、
前記画像データに応じて、前記各電界効果型トランジスタのゲート電圧を前記複数の配線を介して個別に制御する表示制御装置とを有することを特徴とする画像表示装置である。
<7> 前記<6>に記載の画像表示装置と、
表示する画像情報に基づいて画像データを作成し、該画像データを前記画像表示装置に出力する画像データ作成装置とを有することを特徴とするシステムである。
Means for solving the problems are as follows. That is,
<1> an insulating substrate;
A gate electrode formed on the insulating substrate;
A gate insulating layer formed on the gate electrode;
A source electrode and a drain electrode formed on the gate insulating layer;
An oxide semiconductor layer formed on the gate insulating layer and formed at least between the source electrode and the drain electrode;
A protective layer formed to cover the oxide semiconductor layer,
The protective layer contains a fluororesin;
The field effect transistor according to claim 1, wherein a contact angle of the protective layer with respect to water after forming the protective layer is 75 ° or more and 90 ° or less.
<2> The contact angle of the protective layer with respect to n-tetradecane is 0 ° or more and 50 ° or less, and the contact angle of the protective layer with respect to γ-butyrolactone is at least one of 0 ° or more and 40 ° or less. It is a field effect transistor.
<3> a light control element whose light output is controlled according to a drive signal;
A display element comprising the field effect transistor according to any one of <1> to <2>, and a drive circuit that drives the light control element.
<4> The display element according to <3>, wherein the light control element includes any one of an organic electroluminescence element and an electrochromic element.
<5> The display element according to <3>, wherein the light control element includes any one of a liquid crystal element, an electrophoretic element, and an electrowetting element.
<6> An image display device that displays an image according to image data,
A plurality of the display elements according to any one of <3> to <5> arranged in a matrix;
A plurality of wirings for individually applying a gate voltage to each field effect transistor in the plurality of display elements;
An image display device comprising: a display control device that individually controls a gate voltage of each of the field effect transistors through the plurality of wirings according to the image data.
<7> The image display device according to <6>,
An image data creation device that creates image data based on image information to be displayed and outputs the image data to the image display device.

本発明によると、従来における前記諸問題を解決することができ、低コストで、後工程にて形成される上層の塗布性に優れ、かつ高信頼性を示す電界効果型トランジスタ、並びに、該電界効果型トランジスタを用いた表示素子、画像表示装置、及びシステムを提供することができる。   According to the present invention, the conventional problems can be solved, and the field effect transistor which is low in cost, excellent in the coating property of an upper layer formed in a subsequent process, and exhibits high reliability, and the electric field. A display element, an image display device, and a system using an effect transistor can be provided.

図1は、画像表示装置を説明するための図である。FIG. 1 is a diagram for explaining an image display apparatus. 図2は、本発明の表示素子の一例を説明するための図である。FIG. 2 is a diagram for explaining an example of the display element of the present invention. 図3は、本発明の電界効果型トランジスタの一例を示す図である。FIG. 3 is a diagram showing an example of the field effect transistor of the present invention. 図4は、有機EL素子の一例を示す概略構成図である。FIG. 4 is a schematic configuration diagram illustrating an example of an organic EL element. 図5は、本発明の表示素子の一例を示す概略構成図である。FIG. 5 is a schematic configuration diagram showing an example of the display element of the present invention. 図6は、本発明の表示素子の他の一例を示す概略構成図である。FIG. 6 is a schematic configuration diagram showing another example of the display element of the present invention. 図7は、本発明の表示素子の他の一例を示す概略構成図である。FIG. 7 is a schematic configuration diagram showing another example of the display element of the present invention. 図8は、表示制御装置を説明するための図である。FIG. 8 is a diagram for explaining the display control apparatus. 図9は、本発明におけるトップコンタクト・ボトムゲート型の電界効果型トランジスタの一例を示す図である。FIG. 9 is a diagram showing an example of a top contact / bottom gate type field effect transistor according to the present invention. 図10は、液晶ディスプレイを説明するための図である。FIG. 10 is a diagram for explaining a liquid crystal display. 図11は、図10における表示素子を説明するための図である。FIG. 11 is a diagram for explaining the display element in FIG. 図12は、UVオゾン処理を行った場合の、実施例1、及び比較例1における保護層の水に対する接触角の変化を示す図である。FIG. 12 is a diagram illustrating a change in contact angle of the protective layer with respect to water in Example 1 and Comparative Example 1 when UV ozone treatment is performed. 図13は、酸素プラズマ処理を行った場合の、実施例1、及び比較例1における保護層の水に対する接触角の変化を示す図である。FIG. 13 is a diagram showing a change in contact angle of the protective layer with respect to water in Example 1 and Comparative Example 1 when oxygen plasma treatment is performed. 図14は、UVオゾン処理を行った場合の、実施例1、及び比較例1における保護層のn−テトラデカンに対する接触角の変化を示す図である。FIG. 14 is a diagram showing a change in contact angle of the protective layer with respect to n-tetradecane in Example 1 and Comparative Example 1 when UV ozone treatment is performed. 図15は、酸素プラズマ処理を行った場合の、実施例1、及び比較例1における保護層のn−テトラデカンに対する接触角の変化を示す図である。FIG. 15 is a diagram showing a change in contact angle of the protective layer with respect to n-tetradecane in Example 1 and Comparative Example 1 when oxygen plasma treatment is performed. 図16は、UVオゾン処理を行った場合の、実施例1、及び比較例1における保護層のγ−ブチロラクトンに対する接触角の変化を示す図である。FIG. 16 is a diagram showing a change in contact angle with respect to γ-butyrolactone of the protective layer in Example 1 and Comparative Example 1 when UV ozone treatment is performed. 図17は、酸素プラズマ処理を行った場合の、実施例1、及び比較例1における保護層のγ−ブチロラクトンに対する接触角の変化を示す図である。FIG. 17 is a diagram showing a change in contact angle with respect to γ-butyrolactone of the protective layer in Example 1 and Comparative Example 1 when oxygen plasma treatment is performed. 図18は、実施例2で得られた電界効果型トランジスタの特性を評価した図である。FIG. 18 is a graph showing an evaluation of the characteristics of the field effect transistor obtained in Example 2. 図19は、比較例2で得られた電界効果型トランジスタの特性を評価した図である。FIG. 19 is a diagram evaluating the characteristics of the field-effect transistor obtained in Comparative Example 2. 図20は、比較例3で得られた電界効果型トランジスタの特性を評価した図である。FIG. 20 is a diagram evaluating the characteristics of the field-effect transistor obtained in Comparative Example 3. 図21は、実施例3で作製した有機EL表示装置を示す図である。FIG. 21 is a diagram illustrating the organic EL display device manufactured in Example 3.

(電界効果型トランジスタ)
本発明の電界効果型トランジスタは、絶縁性基板と、ゲート電極と、ゲート絶縁層と、ソース電極と、ドレイン電極と、酸化物半導体層と、保護層とを少なくとも有し、更に必要に応じて、その他の部材を有する。
(Field effect transistor)
The field effect transistor of the present invention has at least an insulating substrate, a gate electrode, a gate insulating layer, a source electrode, a drain electrode, an oxide semiconductor layer, and a protective layer, and further if necessary. And other members.

<絶縁性基板>
前記絶縁性基板の、形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
前記絶縁性基板の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ガラス、プラスチックなどが挙げられる。
前記ガラスとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、無アルカリガラス、シリカガラスなどが挙げられる。
前記プラスチックの材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ポリカーボネート(PC)、ポリイミド(PI)、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)などが挙げられる。
なお、前記絶縁性基板としては、表面の清浄化及び密着性向上の点で、酸素プラズマ、UVオゾン、UV照射洗浄などの前処理が行われることが好ましい。
<Insulating substrate>
There is no restriction | limiting in particular as a shape, a structure, and a magnitude | size of the said insulating substrate, According to the objective, it can select suitably.
There is no restriction | limiting in particular as a material of the said insulating substrate, According to the objective, it can select suitably, For example, glass, a plastics etc. are mentioned.
There is no restriction | limiting in particular as said glass, According to the objective, it can select suitably, For example, an alkali free glass, silica glass, etc. are mentioned.
There is no restriction | limiting in particular as a material of the said plastics, According to the objective, it can select suitably, For example, a polycarbonate (PC), a polyimide (PI), a polyethylene terephthalate (PET), a polyethylene naphthalate (PEN) etc. are mentioned. It is done.
The insulating substrate is preferably subjected to pretreatment such as cleaning with oxygen plasma, UV ozone, or UV irradiation in terms of surface cleaning and adhesion improvement.

<ゲート電極>
前記ゲート電極としては、ゲート電圧を印加するための電極であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記ゲート電極は、前記絶縁性基板上に形成されている。
前記ゲート電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Mo、Al、Ag、Cu等の金属乃至合金、ITO、ATO等の透明導電性酸化物、ポリエチレンジオキシチオフェン(PEDOT)、ポリアニリン(PANI)等の有機導電体などが挙げられる。
<Gate electrode>
The gate electrode is not particularly limited as long as it is an electrode for applying a gate voltage, and can be appropriately selected according to the purpose.
The gate electrode is formed on the insulating substrate.
The material of the gate electrode is not particularly limited and may be appropriately selected depending on the purpose. For example, a metal or alloy such as Mo, Al, Ag, or Cu, a transparent conductive oxide such as ITO or ATO, Examples thereof include organic conductors such as polyethylene dioxythiophene (PEDOT) and polyaniline (PANI).

−ゲート電極の形成方法−
前記ゲート電極の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、(i)スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする方法、(ii)インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法などが挙げられる。
-Formation method of gate electrode-
The method for forming the gate electrode is not particularly limited and may be appropriately selected depending on the intended purpose. For example, (i) a method of patterning by photolithography after film formation by sputtering, dip coating, or the like ( ii) A method of directly forming a desired shape by a printing process such as inkjet, nanoimprint, or gravure.

前記ゲート電極の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、20nm〜1μmが好ましく、50nm〜300nmがより好ましい。   There is no restriction | limiting in particular as average thickness of the said gate electrode, Although it can select suitably according to the objective, 20 nm-1 micrometer are preferable and 50 nm-300 nm are more preferable.

<ゲート絶縁層>
前記ゲート絶縁層は、前記ゲート電極上に形成されている。
前記ゲート絶縁層の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、SiO、SiN等の既に広く量産に利用されている材料や、La、HfO等の高誘電率材料、ポリイミド(PI)やフッ素系樹脂等の有機材料などが挙げられる。
<Gate insulation layer>
The gate insulating layer is formed on the gate electrode.
The material of the gate insulating layer is not particularly limited and can be appropriately selected according to the purpose. For example, a material already widely used for mass production such as SiO 2 and SiN x , La 2 O 3 , Examples thereof include high dielectric constant materials such as HfO 2 and organic materials such as polyimide (PI) and fluorine-based resins.

−ゲート絶縁層の形成方法−
前記ゲート絶縁層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ、化学気相蒸着(CVD)、原子層蒸着(ALD)等の真空成膜法、スピンコート、ダイコート、インクジェット等の印刷法などが挙げられる。
-Formation method of gate insulating layer-
There is no restriction | limiting in particular as a formation method of the said gate insulating layer, According to the objective, it can select suitably, For example, vacuum film-forming methods, such as sputtering, chemical vapor deposition (CVD), and atomic layer deposition (ALD) , Printing methods such as spin coating, die coating, and inkjet.

前記ゲート絶縁層の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、50nm〜3μmが好ましく、100nm〜1μmがより好ましい。   There is no restriction | limiting in particular as average thickness of the said gate insulating layer, Although it can select suitably according to the objective, 50 nm-3 micrometers are preferable, and 100 nm-1 micrometer are more preferable.

<ソース電極、及びドレイン電極>
前記ソース電極、及び前記ドレイン電極としては、電流を取り出すための電極であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記ソース電極及び前記ドレイン電極は、前記ゲート絶縁層上に形成されている。
前記ソース電極、及び前記ドレイン電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記ゲート電極の説明において記載した材質と同じ材質などが挙げられる。
<Source electrode and drain electrode>
The source electrode and the drain electrode are not particularly limited as long as they are electrodes for taking out current, and can be appropriately selected according to the purpose.
The source electrode and the drain electrode are formed on the gate insulating layer.
There is no restriction | limiting in particular as a material of the said source electrode and the said drain electrode, According to the objective, it can select suitably, For example, the material same as the material described in description of the said gate electrode etc. are mentioned.

−ソース電極、及びドレイン電極の形成方法−
前記ソース電極、及び前記ドレイン電極の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記ゲート電極の説明において記載した形成方法と同じ方法などが挙げられる。
-Method for forming source electrode and drain electrode-
There is no restriction | limiting in particular as a formation method of the said source electrode and the said drain electrode, According to the objective, it can select suitably, For example, the same method as the formation method described in description of the said gate electrode is mentioned.

前記ソース電極、及び前記ドレイン電極の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、20nm〜1μmが好ましく、50nm〜300nmがより好ましい。   There is no restriction | limiting in particular as average thickness of the said source electrode and the said drain electrode, Although it can select suitably according to the objective, 20 nm-1 micrometer are preferable and 50 nm-300 nm are more preferable.

<酸化物半導体層>
前記酸化物半導体層は、前記ゲート絶縁層上に形成され、かつ、少なくとも前記ソース電極及び前記ドレイン電極との間に形成されている。
前記酸化物半導体層の材質としては、酸化物半導体である限り、特に制限はなく、目的に応じて適宜選択することができ、例えば、In−Ga−Zn−O、I−Z−O、In−Mg−O等の酸化物半導体が挙げられる。
<Oxide semiconductor layer>
The oxide semiconductor layer is formed on the gate insulating layer and is formed at least between the source electrode and the drain electrode.
The material of the oxide semiconductor layer is not particularly limited as long as it is an oxide semiconductor and can be appropriately selected according to the purpose. For example, In—Ga—Zn—O, I—Z—O, In An oxide semiconductor such as -Mg-O can be given.

−酸化物半導体層の形成方法−
前記酸化物半導体層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、パルスレーザーデポジッション(PLD)法、CVD法、ALD(Atomic Layer Deposition)法等の真空プロセスや、ディップコーティング、スピンコート、ダイコート等の溶液プロセスによる成膜後、フォトリソグラフィーによってパターンニングする方法、インクジェット、ナノインプリント、グラビア等の印刷法によって、所望の形状を直接成膜する方法などが挙げられる。
-Formation method of oxide semiconductor layer-
There is no restriction | limiting in particular as a formation method of the said oxide semiconductor layer, According to the objective, it can select suitably, For example, a sputtering method, a pulse laser deposition (PLD) method, CVD method, ALD (Atomic Layer Deposition) After film formation by a vacuum process such as dip coating, solution process such as dip coating, spin coating, die coating, etc., a desired shape is directly formed by a printing method such as patterning by photolithography, inkjet, nanoimprinting, gravure, etc. The method etc. are mentioned.

前記酸化物半導体層の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、5nm〜1μmが好ましく、10nm〜0.5μmがより好ましい。   There is no restriction | limiting in particular as average thickness of the said oxide semiconductor layer, Although it can select suitably according to the objective, 5 nm-1 micrometer are preferable and 10 nm-0.5 micrometer are more preferable.

<保護層>
前記保護層は、前記酸化物半導体層を被覆するように形成されており、フッ素樹脂を含有し、更に必要に応じて、その他の成分を含有する。
前記保護層が、前記フッ素樹脂を含有することにより、前記電界効果型トランジスタは、TFT特性のVthシフトを抑制することができる。
<Protective layer>
The said protective layer is formed so that the said oxide semiconductor layer may be coat | covered, contains a fluororesin, and also contains another component as needed.
When the protective layer contains the fluororesin, the field effect transistor can suppress a Vth shift in TFT characteristics.

前記保護層は、前記保護層形成後の前記保護層の水に対する接触角が、75°以上90°以下である。
前記接触角は、例えば、自動接触角測定装置(英弘精機社製、OCA20)を用い、保護層上に1μLの接触角測定対象液滴を付着させ、付着9秒後に計測することで測定できる。
前記保護層形成後の前記保護層の水に対する接触角とは、前記保護層に含有されるフッ素樹脂が、熱硬化型フッ素樹脂やUV硬化型フッ素樹脂の場合には、硬化処理後24時間以内に測定した接触角、前記フッ素樹脂が、熱可塑性樹脂であれば、溶媒を揮発させる熱処理などの後24時間以内に測定した接触角を意味し、保護層上層形成のための親水化処理等は行っていない状態での接触角である。
通常、前記接触角が、90°を超えるフッ素樹脂、例えば、樹脂中のC−H結合が全てC−F結合に置き換えられた全フッ素化樹脂は、酸化物半導体保護層として用いた場合、TFT特性のVthシフトを抑制する機能を有する。一方、後工程にて前記保護層上に形成される層の塗布性に劣り、かつ密着性も不十分である。また、前記接触角が、75°未満のフッ素樹脂については、前記保護層上への塗布性は良好であるが、TFT特性のVthシフトの抑制という観点から不十分である。
本発明では、前記保護層形成後の前記保護層の水に対する接触角を75°以上90°以下とすることにより、TFT特性のVthシフトを抑制する上に、前記保護層上に形成される層(例えば、表示素子としての有機EL表示装置における陽極、陰極、隔壁など)の塗布性(印刷性)が優れ、かつ高い密着性を得ることができる。
The protective layer has a contact angle of 75 ° or more and 90 ° or less with respect to water of the protective layer after the formation of the protective layer.
The contact angle can be measured by, for example, using an automatic contact angle measuring device (OCA20, manufactured by Eiko Seiki Co., Ltd.), attaching 1 μL of a contact angle measurement target droplet on the protective layer, and measuring 9 seconds after the adhesion.
The contact angle of the protective layer with respect to water after the protective layer is formed is within 24 hours after the curing treatment when the fluororesin contained in the protective layer is a thermosetting fluororesin or a UV curable fluororesin. If the fluororesin is a thermoplastic resin, it means the contact angle measured within 24 hours after the heat treatment for volatilizing the solvent, etc. It is a contact angle in the state which is not going.
Usually, a fluororesin having a contact angle of more than 90 °, for example, a fully fluorinated resin in which all C—H bonds in the resin are replaced with C—F bonds, is used as an oxide semiconductor protective layer. It has a function of suppressing the Vth shift of characteristics. On the other hand, the coating property of the layer formed on the protective layer in the subsequent step is inferior and the adhesiveness is insufficient. In addition, the fluororesin having a contact angle of less than 75 ° has good coating properties on the protective layer, but is insufficient from the viewpoint of suppressing the Vth shift of TFT characteristics.
In the present invention, the contact angle with respect to water of the protective layer after the formation of the protective layer is set to 75 ° or more and 90 ° or less, thereby suppressing the Vth shift of the TFT characteristics and the layer formed on the protective layer. Application properties (printability) of (for example, an anode, a cathode, and a partition wall in an organic EL display device as a display element) are excellent, and high adhesion can be obtained.

前記保護層の水に対する接触角を75°以上90°以下にする方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、フッ素樹脂として、水酸基、カルボキシル基、スルホン基等の親水性官能基を有するフッ素樹脂を用いる方法、エーテル結合を有するフッ素樹脂を用いる方法、エステル結合を有するフッ素樹脂を用いる方法、フッ素樹脂として部分フッ素化樹脂を用いる方法などが挙げられる。これらの中でも、フッ素樹脂として親水性官能基、エーテル結合、エステル結合の少なくともいずれかを有する部分フッ素化樹脂を用いることが好ましい。
ここで、部分フッ素化樹脂とは、一部のC−H結合がC−F結合に置換されたフッ素樹脂である。
There is no restriction | limiting in particular as a method which makes the contact angle with respect to the water of the said protective layer 75 degrees or more and 90 degrees or less, According to the objective, it can select suitably, For example, as a fluororesin, a hydroxyl group, a carboxyl group, a sulfone group For example, a method using a fluororesin having a hydrophilic functional group, a method using a fluororesin having an ether bond, a method using a fluororesin having an ester bond, a method using a partially fluorinated resin as the fluororesin, and the like. Among these, it is preferable to use a partially fluorinated resin having at least one of a hydrophilic functional group, an ether bond, and an ester bond as the fluororesin.
Here, the partially fluorinated resin is a fluororesin in which a part of C—H bonds are substituted with C—F bonds.

また、前記保護層に対して親水化処理をすることにより、水に対する接触角を小さくすることができる。
前記親水化処理としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、UVオゾン処理、酸素オゾン処理、アルゴンプラズマ処理、コロナ処理などが挙げられる。これらの中でも、UVオゾン処理、酸素プラズマ処理が好ましい。
前記フッ素樹脂を、全フッ素化樹脂などの水に対する接触角が90°を超える高撥液性を示すフッ素樹脂と比べて表面に露出しているC−F基の密度が低いフッ素樹脂にすることにより、親水化処理によって表面の官能基を分解し、親水性官能基を生成することができ、水に対する接触角を小さくできる。
なお、水に対する接触角が90°を超える全フッ素化樹脂の場合は、親水化処理を行っても、接触角はほとんど変わらない。
即ち、保護層として、フッ素樹脂を含有し、さらに前記保護層形成後の前記保護層の接触角が75°以上90°以下とすることで、親水化処理によって表面自由エネルギーを増加させることが可能であり、前記保護層と、前記保護層上層との密着性を高くすることが可能となる。
Moreover, the contact angle with respect to water can be made small by hydrophilizing the protective layer.
There is no restriction | limiting in particular as said hydrophilic treatment, According to the objective, it can select suitably, For example, UV ozone treatment, oxygen ozone treatment, argon plasma treatment, corona treatment etc. are mentioned. Among these, UV ozone treatment and oxygen plasma treatment are preferable.
The fluororesin is made of a fluororesin having a low density of C—F groups exposed on the surface as compared with a fluororesin having a high liquid repellency with a contact angle with water exceeding 90 °, such as a perfluorinated resin. Thus, the functional group on the surface can be decomposed by the hydrophilization treatment to generate a hydrophilic functional group, and the contact angle with water can be reduced.
In the case of a fully fluorinated resin having a contact angle with respect to water exceeding 90 °, the contact angle is hardly changed even when a hydrophilic treatment is performed.
That is, the surface free energy can be increased by hydrophilization treatment by containing a fluororesin as the protective layer and further having a contact angle of the protective layer of 75 ° or more and 90 ° or less after the formation of the protective layer. It is possible to improve the adhesion between the protective layer and the upper layer of the protective layer.

親水化処理後の前記保護層の接触角は、親水化処理後24時間以内に測定した接触角である。   The contact angle of the protective layer after the hydrophilic treatment is a contact angle measured within 24 hours after the hydrophilic treatment.

親水化処理後の前記保護層の水に対する接触角としては、特に制限はなく、目的に応じて適宜選択することができるが、前記保護層と前記保護層上層との密着性を高くする観点から、0°以上55°以下が好ましく、0°以上20°以下がより好ましく、0°以上5°以下が特に好ましい。ただし、前記保護膜上層をインクジェット等の印刷法によりパターンニングする場合にはその限りではなく、前記保護層と前記保護層上層との密着性、及び前記保護層上層のパターンニング性の両方の観点から、前記保護層の水に対する接触角を適宜選択することができる。
ここで、親水化処理後の前記保護層の接触角とは、親水化処理後24時間以内に測定した接触角である。
また、前記接触角の下限値の0°は、測定不能なまでに、液滴が薄膜状にどこまでも拡がってゆく状態を指す。
The contact angle of the protective layer with respect to water after the hydrophilization treatment is not particularly limited and may be appropriately selected depending on the intended purpose. From the viewpoint of increasing the adhesion between the protective layer and the protective layer upper layer. 0 ° to 55 ° is preferable, 0 ° to 20 ° is more preferable, and 0 ° to 5 ° is particularly preferable. However, in the case of patterning the protective film upper layer by a printing method such as inkjet, it is not limited thereto, and both the adhesion between the protective layer and the protective layer upper layer, and the patterning properties of the protective layer upper layer Thus, the contact angle of the protective layer with respect to water can be selected as appropriate.
Here, the contact angle of the protective layer after the hydrophilic treatment is a contact angle measured within 24 hours after the hydrophilic treatment.
In addition, the lower limit value of 0 ° of the contact angle indicates a state where the droplet spreads in a thin film form before measurement is impossible.

前記保護層は、n−テトラデカンに対する接触角が0°以上50°以下及びγ−ブチロラクトンに対する接触角が0°以上40°以下の少なくともいずれかであることが好ましい。
後述する本実施の形態における表示素子において、前記保護層上に形成される層としては、例えば、ポリイミド、アクリル等の樹脂によって形成される絶縁層(隔壁、層間絶縁膜等)や、ナノメタルインク等によって形成される導電層(有機EL素子の陰極、又は陽極、液晶素子や電気泳動素子等の画素電極)などが挙げられる。前記保護膜が、ポリイミド、アクリル等の樹脂の塗布液の溶媒として多く用いられている極性溶媒のγ−ブチロラクトン、またはナノメタルインクの溶媒として多く用いられている非極性溶媒のn−テトラデカンに対して前記接触角を満たすことにより、前記保護膜上層の塗布性(印刷性)に優れ、かつ高い密着性を得ることができる。
The protective layer preferably has a contact angle with respect to n-tetradecane of 0 ° to 50 ° and a contact angle with respect to γ-butyrolactone of at least 0 ° to 40 °.
In the display element in this embodiment to be described later, examples of the layer formed on the protective layer include an insulating layer (partition wall, interlayer insulating film, etc.) formed of a resin such as polyimide or acrylic, nanometal ink, or the like. A conductive layer (a cathode or an anode of an organic EL element, a pixel electrode such as a liquid crystal element or an electrophoretic element), and the like. The protective film is γ-butyrolactone, a polar solvent often used as a solvent for a coating solution of a resin such as polyimide or acrylic, or n-tetradecane, a nonpolar solvent often used as a solvent for a nanometal ink. By satisfy | filling the said contact angle, it is excellent in the applicability | paintability (printability) of the said protective film upper layer, and can obtain high adhesiveness.

前記フッ素樹脂は、熱可塑性樹脂であってもよいし、熱硬化型樹脂、UV硬化型樹脂であってもよい。これらの中でも、熱硬化型樹脂、UV硬化型樹脂であることが好ましい。前記熱硬化型樹脂、前記UV硬化型樹脂であると、熱処理、又はUV照射によって、分子間で架橋することにより硬化物となり、高い機械強度が得られ、高信頼性を得ることが可能となる点で有利である。   The fluororesin may be a thermoplastic resin, a thermosetting resin, or a UV curable resin. Among these, thermosetting resins and UV curable resins are preferable. When the thermosetting resin or the UV curable resin is used, a cured product is obtained by crosslinking between molecules by heat treatment or UV irradiation, whereby high mechanical strength can be obtained and high reliability can be obtained. This is advantageous.

前記フッ素樹脂のガラス転移温度(Tg)としては、特に制限はなく、目的に応じて適宜選択することができるが、150℃以上が好ましく、200℃以上がより好ましい。前記Tgが、150℃未満であると、後工程において軟化などの現象による不具合が起こることがある。
前記ガラス転移温度(Tg)は、例えば、示差走査熱量測定(DSC)により測定することができる。
There is no restriction | limiting in particular as glass transition temperature (Tg) of the said fluororesin, Although it can select suitably according to the objective, 150 degreeC or more is preferable and 200 degreeC or more is more preferable. When the Tg is less than 150 ° C., a malfunction due to a phenomenon such as softening may occur in a subsequent process.
The glass transition temperature (Tg) can be measured, for example, by differential scanning calorimetry (DSC).

前記保護層の電気絶縁性としては、特に制限はなく、目的に応じて適宜選択することができるが、体積抵抗率として、1×1010Ω・cm以上が好ましく、1×1012Ω・cm以上がより好ましい。
前記体積抵抗率は、例えば、二端子法により測定できる。
The electrical insulating property of the protective layer is not particularly limited and may be appropriately selected depending on the intended purpose. However, the volume resistivity is preferably 1 × 10 10 Ω · cm or more, and 1 × 10 12 Ω · cm. The above is more preferable.
The volume resistivity can be measured by, for example, a two-terminal method.

前記保護層は、単層構造であってもよいし、多層構造であってもよい。前記フッ素樹脂は、前記酸化物半導体の特性劣化を防ぎ高信頼性を維持することができるため、前記保護層は、単層構造でも十分である。また、単層構造であれば、より低コストで前記電界効果型トランジスタを製造することができる。   The protective layer may have a single layer structure or a multilayer structure. Since the fluororesin can prevent deterioration of characteristics of the oxide semiconductor and maintain high reliability, the protective layer may be a single layer structure. Moreover, if it is a single layer structure, the said field effect transistor can be manufactured at lower cost.

−保護層の形成方法−
前記保護層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記保護層を形成する材料を含有する塗布液を塗布することにより形成することができる。
-Method for forming protective layer-
There is no restriction | limiting in particular as a formation method of the said protective layer, According to the objective, it can select suitably, For example, it can form by apply | coating the coating liquid containing the material which forms the said protective layer.

前記塗布の方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スピンコート、インクジェットプリンティング、スリットコート、ノズルプリンティング、グラビア印刷、ディップコーティング法などが挙げられる。これらの塗布方法を用い、所望の形状を直接形成してもよいし、前記塗布液を感光性材料に調製してフォトリソグラフィ法によりパターンニングして所望の形状を形成してもよい。   The application method is not particularly limited and may be appropriately selected depending on the intended purpose. Examples thereof include spin coating, ink jet printing, slit coating, nozzle printing, gravure printing, and dip coating. These coating methods may be used to directly form a desired shape, or the coating solution may be prepared as a photosensitive material and patterned by photolithography to form a desired shape.

前記塗布の後には、必要に応じて加熱処理を行ってもよい。
前記加熱処理の温度としては、特に制限はなく、目的に応じて適宜選択することができるが、150℃〜300℃が好ましい。
前記加熱処理の時間としては、特に制限はなく、目的に応じて適宜選択することができるが、5分間〜10時間が好ましい。
After the application, heat treatment may be performed as necessary.
There is no restriction | limiting in particular as temperature of the said heat processing, Although it can select suitably according to the objective, 150 to 300 degreeC is preferable.
There is no restriction | limiting in particular as time of the said heat processing, Although it can select suitably according to the objective, 5 minutes-10 hours are preferable.

前記保護層の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、0.05μm〜20μmが好ましく、0.1μm〜10μmがより好ましい。   There is no restriction | limiting in particular as average thickness of the said protective layer, Although it can select suitably according to the objective, 0.05 micrometers-20 micrometers are preferable, and 0.1 micrometer-10 micrometers are more preferable.

前記電界効果型トランジスタは、前記保護層を有することにより、酸化物半導体層の酸化反応などによるキャリア濃度の変化を抑え高信頼性を得ることができる。また、保護層を塗布法により形成できることから、低コストで電界効果型トランジスタを作製することができる。
更に、前記保護層は、接触角が小さく、またUVオゾン処理、酸素プラズマ処理などにより、容易に接触角を低下させることができ、上層を塗布又は印刷により作製することが容易になることから、印刷による表示素子の作製(プリンタブルエレクトロニクス)へ好適に適用できる。具体的には、前記保護層上に、ナノ粒子状のITOインク、Agインクなどの導電性粒子含有インクをインクジェットにより印刷し、有機EL素子における電極(陽極、陰極)を形成することが可能となる。
The field-effect transistor can have high reliability by suppressing the change in carrier concentration due to an oxidation reaction of the oxide semiconductor layer by including the protective layer. In addition, since the protective layer can be formed by a coating method, a field effect transistor can be manufactured at low cost.
Further, the protective layer has a small contact angle, and the contact angle can be easily reduced by UV ozone treatment, oxygen plasma treatment, etc., and it becomes easy to produce the upper layer by coating or printing. It can be suitably applied to the production of display elements by printing (printable electronics). Specifically, it is possible to form an electrode (anode, cathode) in an organic EL element by printing conductive particle-containing ink such as nanoparticulate ITO ink or Ag ink on the protective layer by inkjet. Become.

前記電界効果型トランジスタの構造としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、トップコンタクト・ボトムゲート型、ボトムコンタクト・ボトムゲート型などが挙げられる。   The structure of the field effect transistor is not particularly limited and may be appropriately selected depending on the intended purpose. Examples thereof include a top contact / bottom gate type and a bottom contact / bottom gate type.

前記電界効果型トランジスタは、後述する表示素子に好適に使用できるが、これに限られるものではなく、例えば、ICカード、IDタグなどにも使用することができる。   The field effect transistor can be suitably used for a display element to be described later, but is not limited thereto, and can be used for an IC card, an ID tag, and the like, for example.

(表示素子)
本発明の表示素子は、少なくとも、光制御素子と、前記光制御素子を駆動する駆動回路とを有し、更に必要に応じて、その他の部材を有する。
(Display element)
The display element of the present invention includes at least a light control element and a drive circuit that drives the light control element, and further includes other members as necessary.

<光制御素子>
前記光制御素子としては、駆動信号に応じて光出力を制御する素子である限り、特に制限はなく、目的に応じて適宜選択することができ、例えば、有機エレクトロルミネッセンス(EL)素子、エレクトロクロミック(EC)素子、液晶素子、電気泳動素子、エレクトロウェッティング素子などが挙げられる。
<Light control element>
The light control element is not particularly limited as long as it is an element that controls the light output in accordance with a drive signal, and can be appropriately selected according to the purpose. For example, an organic electroluminescence (EL) element, an electrochromic element Examples include (EC) elements, liquid crystal elements, electrophoretic elements, electrowetting elements, and the like.

<駆動回路>
前記駆動回路としては、本発明の前記電界効果型トランジスタを有する限り、特に制限はなく、目的に応じて適宜選択することができる。
<Drive circuit>
The drive circuit is not particularly limited as long as it has the field effect transistor of the present invention, and can be appropriately selected according to the purpose.

<その他の部材>
前記その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。
<Other members>
There is no restriction | limiting in particular as said other member, According to the objective, it can select suitably.

前記表示素子は、本発明の前記電界効果型トランジスタを有しているため、長寿命化、低コスト化が可能となる。   Since the display element includes the field effect transistor of the present invention, it is possible to extend the life and cost.

(画像表示装置)
本発明の画像表示装置は、少なくとも、複数の表示素子と、複数の配線と、表示制御装置とを有し、更に必要に応じて、その他の部材を有する。
(Image display device)
The image display device of the present invention includes at least a plurality of display elements, a plurality of wirings, and a display control device, and further includes other members as necessary.

<表示素子>
前記表示素子としては、マトリックス状に配置された本発明の前記表示素子である限り、特に制限はなく、目的に応じて適宜選択することができる。
<Display element>
The display element is not particularly limited as long as it is the display element of the present invention arranged in a matrix, and can be appropriately selected according to the purpose.

<配線>
前記配線は、前記表示素子における各電界効果型トランジスタにゲート電圧と画像データ信号とを個別に印加可能である限り、特に制限はなく、目的に応じて適宜選択することができる。
<Wiring>
The wiring is not particularly limited and can be appropriately selected depending on the purpose as long as a gate voltage and an image data signal can be individually applied to each field effect transistor in the display element.

<表示制御装置>
前記表示制御装置としては、画像データに応じて、各電界効果型トランジスタのゲート電圧と信号電圧とを複数の前記配線を介して個別に制御可能である限り、特に制限はなく、目的に応じて適宜選択することができる。
<Display control device>
The display control device is not particularly limited as long as the gate voltage and the signal voltage of each field effect transistor can be individually controlled via the plurality of wirings according to image data. It can be selected appropriately.

<その他の部材>
前記その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。
<Other members>
There is no restriction | limiting in particular as said other member, According to the objective, it can select suitably.

前記画像表示装置は、本発明の前記表示素子を有しているため、長寿命化、低コスト化が可能となる。
前記画像表示装置は、携帯電話、携帯型音楽再生装置、携帯型動画再生装置、電子BOOK、PDA(Personal Digital Assistant)等の携帯情報機器、スチルカメラやビデオカメラ等の撮像機器における表示手段に用いることができる。また、車、航空機、電車、船舶等の移動体システムにおける各種情報の表示手段にも用いることができる。更に、計測装置、分析装置、医療機器、広告媒体における各種情報の表示手段を用いることができる。
Since the image display device includes the display element of the present invention, it is possible to extend the life and cost.
The image display device is used as display means in portable information devices such as mobile phones, portable music playback devices, portable video playback devices, electronic BOOK and PDA (Personal Digital Assistant), and imaging devices such as still cameras and video cameras. be able to. It can also be used as a display means for various information in a mobile system such as a car, an aircraft, a train, and a ship. Furthermore, various information display means in a measurement device, an analysis device, a medical device, and an advertising medium can be used.

(システム)
本発明のシステムは、少なくとも、本発明の前記画像表示装置と、画像データ作成装置とを有する。
前記画像データ作成装置は、表示する画像情報に基づいて画像データを作成し、該画像データを前記画像表示装置に出力する。
(system)
The system of the present invention includes at least the image display device of the present invention and an image data creation device.
The image data creation device creates image data based on image information to be displayed, and outputs the image data to the image display device.

以下、本発明の表示素子、画像表示装置、及びシステムについて、図を用いて説明する。
まず、本発明のシステムの一例としてのテレビジョン装置について、説明する。
本発明のシステムの一例としてのテレビジョン装置は、例えば、特開2010−074148号公報の段落〔0038〕〜〔0058〕及び図1に記載の構成などを採ることができる。
Hereinafter, a display element, an image display device, and a system of the present invention will be described with reference to the drawings.
First, a television apparatus as an example of the system of the present invention will be described.
A television device as an example of the system of the present invention can employ, for example, the configurations described in paragraphs [0038] to [0058] and FIG. 1 of JP 2010-074148.

次に、本発明の画像表示装置について説明する。
本発明の画像表示装置としては、例えば、特開2010−074148号公報の段落〔0059〕〜〔0060〕、図2、及び図3に記載の構成などを採ることができる。
Next, the image display apparatus of the present invention will be described.
As the image display device of the present invention, for example, the configurations described in paragraphs [0059] to [0060], FIG. 2 and FIG. 3 of JP 2010-074148 A can be employed.

次に、本発明の表示素子について、図を用いて説明する。
図1は、表示素子がマトリックス上に配置されたディスプレイ310を表す図である。図1に示されるように、ディスプレイ310は、X軸方向に沿って等間隔に配置されているn本の走査線(X0、X1、X2、X3、・・・、Xn−2、Xn−1)と、Y軸方向に沿って等間隔に配置されているm本のデータ線(Y0、Y1、Y2、Y3、・・・、Ym−1)、Y軸方向に沿って等間隔に配置されているm本の電流供給線(Y0i、Y1i、Y2i、Y3i、・・・・・、Ym−1i)とを有する。
よって、走査線とデータ線とによって、表示素子を特定することができる。
Next, the display element of the present invention will be described with reference to the drawings.
FIG. 1 is a diagram showing a display 310 in which display elements are arranged on a matrix. As shown in FIG. 1, the display 310 includes n scanning lines (X0, X1, X2, X3,..., Xn-2, Xn-1) arranged at equal intervals along the X-axis direction. ) And m data lines (Y0, Y1, Y2, Y3,..., Ym-1) arranged at equal intervals along the Y-axis direction, and arranged at equal intervals along the Y-axis direction. M current supply lines (Y0i, Y1i, Y2i, Y3i,..., Ym-1i).
Therefore, the display element can be specified by the scanning line and the data line.

図2は、本発明の表示素子の一例を示す概略構成図である。
前記表示素子は、一例として図2に示されるように、有機EL(エレクトロルミネッセンス)素子350と、該有機EL素子350を発光させるためのドライブ回路320とを有している。即ち、ディスプレイ310は、いわゆるアクティブマトリックス方式の有機ELディスプレイである。また、ディスプレイ310は、カラー対応の32インチ型のディスプレイである。なお、大きさは、これに限定されるものではない。
FIG. 2 is a schematic configuration diagram showing an example of the display element of the present invention.
As an example, the display element includes an organic EL (electroluminescence) element 350 and a drive circuit 320 for causing the organic EL element 350 to emit light, as shown in FIG. That is, the display 310 is a so-called active matrix organic EL display. The display 310 is a color-compatible 32-inch display. The size is not limited to this.

図2におけるドライブ回路320について説明する。
ドライブ回路320は、2つの電界効果型トランジスタ11及び12と、キャパシタ13を有する。
電界効果型トランジスタ11は、スイッチ素子として動作する。ゲート電極Gは、所定の走査線に接続され、ソース電極Sは、所定のデータ線に接続されている。また、ドレイン電極Dは、キャパシタ13の一方の端子に接続されている。
The drive circuit 320 in FIG. 2 will be described.
The drive circuit 320 includes two field effect transistors 11 and 12 and a capacitor 13.
The field effect transistor 11 operates as a switch element. The gate electrode G is connected to a predetermined scanning line, and the source electrode S is connected to a predetermined data line. The drain electrode D is connected to one terminal of the capacitor 13.

キャパシタ13は、電界効果型トランジスタ11の状態、即ちデータを記憶しておくためのものである。キャパシタ13の他方の端子は、所定の電流供給線に接続されている。   The capacitor 13 is for storing the state of the field effect transistor 11, that is, data. The other terminal of the capacitor 13 is connected to a predetermined current supply line.

電界効果型トランジスタ12は、有機EL素子350に大きな電流を供給するためのものである。ゲート電極Gは、電界効果型トランジスタ11のドレイン電極Dと接続されている。そして、ドレイン電極Dは、有機EL素子350の陽極に接続され、ソース電極Sは、所定の電流供給線に接続されている。   The field effect transistor 12 is for supplying a large current to the organic EL element 350. The gate electrode G is connected to the drain electrode D of the field effect transistor 11. The drain electrode D is connected to the anode of the organic EL element 350, and the source electrode S is connected to a predetermined current supply line.

そこで、電界効果型トランジスタ11が「オン」状態になると、電界効果型トランジスタ12によって、有機EL素子350は駆動される。   Therefore, when the field effect transistor 11 is turned on, the organic EL element 350 is driven by the field effect transistor 12.

電界効果型トランジスタ11、12は、一例として図3に示されるように、基板21、ゲート電極22、ゲート絶縁層23、ソース電極24、ドレイン電極25、酸化物半導体層26、及び保護層27を有している。
前記電界効果型トランジスタ11、12は、本発明の前記電界効果型トランジスタの説明に記載の材料、プロセスなどによって形成することができる。
As shown in FIG. 3 as an example, the field effect transistors 11 and 12 include a substrate 21, a gate electrode 22, a gate insulating layer 23, a source electrode 24, a drain electrode 25, an oxide semiconductor layer 26, and a protective layer 27. Have.
The field effect transistors 11 and 12 can be formed by the materials, processes, and the like described in the description of the field effect transistor of the present invention.

ここでは、各電界効果型トランジスタは、いわゆる「ボトムコンタクト・ボトムゲート型」であるが、「トップコンタクト・ボトムゲート型」でもよい。   Here, each field effect transistor is a so-called “bottom contact / bottom gate type”, but may be a “top contact / bottom gate type”.

図4は、有機EL素子の一例を示す概略構成図である。
図4において、有機EL素子350は、陰極312と、陽極314と、有機EL薄膜層340とを有する。
FIG. 4 is a schematic configuration diagram illustrating an example of an organic EL element.
In FIG. 4, the organic EL element 350 includes a cathode 312, an anode 314, and an organic EL thin film layer 340.

陰極312の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルミニウム(Al)、マグネシウム(Mg)−銀(Ag)合金、アルミニウム(Al)−リチウム(Li)合金、ITO(Indium Tin Oxide)、などが挙げられる。なお、マグネシウム(Mg)−銀(Ag)合金は、充分厚ければ高反射率電極となり、極薄膜(20nm程度未満)では半透明電極となる。図4では陽極側から光を取り出しているが、陰極を透明、又は半透明電極とすることによって陰極側から光を取り出すことができる。   The material of the cathode 312 is not particularly limited and may be appropriately selected depending on the purpose. For example, aluminum (Al), magnesium (Mg) -silver (Ag) alloy, aluminum (Al) -lithium (Li) An alloy, ITO (Indium Tin Oxide), etc. are mentioned. A magnesium (Mg) -silver (Ag) alloy becomes a high reflectance electrode if it is sufficiently thick, and a semitransparent electrode if it is an extremely thin film (less than about 20 nm). Although light is extracted from the anode side in FIG. 4, light can be extracted from the cathode side by using a transparent or semi-transparent electrode for the cathode.

陽極314の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ITO(Indium Tin Oxide)、IZO(Indium Zinc Oxide)、銀(Ag)−ネオジウム(Nd)合金、などが挙げられる。なお、銀合金を用いた場合は、高反射率電極となり、陰極側から光を取り出す場合に好適である。   There is no restriction | limiting in particular as a material of the anode 314, According to the objective, it can select suitably, For example, ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), a silver (Ag) -neodymium (Nd) alloy, Etc. In addition, when a silver alloy is used, it becomes a high reflectance electrode and is suitable when taking out light from the cathode side.

有機EL薄膜層340は、電子輸送層342と、発光層344と、正孔輸送層346とを有する。電子輸送層342は、陰極312に接続され、正孔輸送層346は、陽極314に接続されている。陽極314と陰極312との間に所定の電圧を印加すると、発光層344が発光する。   The organic EL thin film layer 340 includes an electron transport layer 342, a light emitting layer 344, and a hole transport layer 346. The electron transport layer 342 is connected to the cathode 312, and the hole transport layer 346 is connected to the anode 314. When a predetermined voltage is applied between the anode 314 and the cathode 312, the light emitting layer 344 emits light.

ここで、電子輸送層342と発光層344が1つの層を形成してもよく、また、電子輸送層342と陰極312との間に電子注入層が設けられてもよく、更に、正孔輸送層346と陽極314との間に正孔注入層が設けられてもよい。   Here, the electron transport layer 342 and the light emitting layer 344 may form one layer, an electron injection layer may be provided between the electron transport layer 342 and the cathode 312, and hole transport is further performed. A hole injection layer may be provided between the layer 346 and the anode 314.

また、基材側から光を取り出すいわゆる「ボトムエミッション」の場合について説明したが、基材と反対側から光を取り出す「トップエミッション」であってもよい。   Further, the case of so-called “bottom emission” in which light is extracted from the substrate side has been described, but “top emission” in which light is extracted from the side opposite to the substrate may be used.

図5に、有機EL素子350と、ドライブ回路320とを組み合わせた表示素子の一例が示されている。   FIG. 5 shows an example of a display element in which the organic EL element 350 and the drive circuit 320 are combined.

表示素子は、基板31、第一・第二のゲート電極32・33、ゲート絶縁層34、第一・第二のソース電極35・36、第一・第二のドレイン電極37・38、第一・第二の酸化物半導体層39・40、第一・第二の保護層41・42、層間絶縁膜43、有機EL層44、陰極45を有している。第一のドレイン電極37と第二のゲート電極33は、ゲート絶縁層34に形成されたスルーホールを介して接続されている。
図5において、便宜上第二のゲート電極33・第二のドレイン電極38間にてキャパシタが形成されているように見えるが、実際にはキャパシタ形成箇所は限定されず、適宜必要な容量のキャパシタを必要な箇所に設計することができる。
また、図5の表示素子では、第二のドレイン電極38が、有機EL素子350陽極として機能する。
基板31、第一・第二のゲート電極32・33、ゲート絶縁層34、第一・第二のソース電極35・36、第一・第二のドレイン電極37・38、第一・第二の酸化物半導体層39・40、第一・第二の保護層41・42については、本発明の前記電界効果型トランジスタの説明に記載の材料、プロセスなどによって形成することができる。
The display element includes a substrate 31, first and second gate electrodes 32 and 33, a gate insulating layer 34, first and second source electrodes 35 and 36, first and second drain electrodes 37 and 38, first The second oxide semiconductor layers 39 and 40, the first and second protective layers 41 and 42, the interlayer insulating film 43, the organic EL layer 44, and the cathode 45 are included. The first drain electrode 37 and the second gate electrode 33 are connected via a through hole formed in the gate insulating layer 34.
In FIG. 5, for the sake of convenience, it appears that a capacitor is formed between the second gate electrode 33 and the second drain electrode 38. However, in practice, the location where the capacitor is formed is not limited, and a capacitor having a necessary capacity is appropriately selected. Can be designed where needed.
Further, in the display element of FIG. 5, the second drain electrode 38 functions as an organic EL element 350 anode.
Substrate 31, first and second gate electrodes 32 and 33, gate insulating layer 34, first and second source electrodes 35 and 36, first and second drain electrodes 37 and 38, first and second electrodes The oxide semiconductor layers 39 and 40 and the first and second protective layers 41 and 42 can be formed by materials, processes, and the like described in the description of the field effect transistor of the present invention.

第一・第二の保護層41・42を形成後、UVオゾン処理や酸素プラズマ処理といった表面改質処理を行うことが好ましい。これにより、第一・第二の保護層41・42と層間絶縁膜43との密着性を向上させることが可能となる。   After the formation of the first and second protective layers 41 and 42, it is preferable to perform surface modification treatment such as UV ozone treatment or oxygen plasma treatment. As a result, the adhesion between the first and second protective layers 41 and 42 and the interlayer insulating film 43 can be improved.

層間絶縁膜43(平坦化膜)の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ポリイミドやアクリル等の樹脂や、それらを用いた感光性樹脂や、SOG(spin on glass)などが挙げられる。層間絶縁膜の形成プロセスとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スピンコート、インクジェットプリンティング、スリットコート、ノズルプリンティング、グラビア印刷、ディップコーティング法などによって、所望の形状を直接成膜したり、感光性材料であればフォトリソグラフィー法によりパターンニングしてもよい。   There is no restriction | limiting in particular as a material of the interlayer insulation film 43 (planarization film | membrane), According to the objective, it can select suitably, For example, resin, such as a polyimide and an acryl, photosensitive resin using them, SOG, etc. (Spin on glass). The process for forming the interlayer insulating film is not particularly limited and can be appropriately selected according to the purpose. For example, a desired process can be performed by spin coating, inkjet printing, slit coating, nozzle printing, gravure printing, dip coating, or the like. The shape may be directly formed, or may be patterned by a photolithography method if it is a photosensitive material.

有機EL層44及び陰極45の作製方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、真空蒸着法、スパッタ法等の真空製膜法や、インクジェット、ノズルコート等の溶液プロセスなど挙げられる。   There is no restriction | limiting in particular as a preparation method of the organic EL layer 44 and the cathode 45, According to the objective, it can select suitably, For example, vacuum film-forming methods, such as a vacuum evaporation method and a sputtering method, an inkjet, nozzle coating, etc. Solution process.

これにより、基板側から発光を取り出すいわゆる「ボトムエミッション」の有機EL素子である、表示素子を作製することができる。この場合、基板31、ゲート絶縁膜34、第二のドレイン電極(陽極)38は透明性が要求される。   Thus, a display element which is a so-called “bottom emission” organic EL element that extracts light emission from the substrate side can be manufactured. In this case, the substrate 31, the gate insulating film 34, and the second drain electrode (anode) 38 are required to be transparent.

また、図6に示すように、図5における第一・第二の保護層41・42の材料及びプロセスを用いて層間絶縁膜43を形成することにより、層間絶縁膜43に保護層としての機能を持たせることにより、プロセスを短縮することが可能である。
この場合、層間絶縁膜43(本発明における保護層)を形成後、UVオゾン処理や酸素プラズマ処理といった表面改質処理を行うことが好ましい。これにより、層間絶縁膜43と対向電極45との密着性を向上させることが可能となる。
Further, as shown in FIG. 6, by forming the interlayer insulating film 43 using the materials and processes of the first and second protective layers 41 and 42 in FIG. 5, the interlayer insulating film 43 functions as a protective layer. It is possible to shorten the process by providing
In this case, it is preferable to perform surface modification treatment such as UV ozone treatment or oxygen plasma treatment after the formation of the interlayer insulating film 43 (the protective layer in the present invention). As a result, the adhesion between the interlayer insulating film 43 and the counter electrode 45 can be improved.

更には、図5、6では、ドライブ回路320の横に有機EL素子350が配置される構成について説明したが、図7に示すように、ドライブ回路320の上方に有機EL素子350が配置する構成としてもよい。この場合についても、基板側から発光を取り出すいわゆる「ボトムエミッション」となっており、ドライブ回路320には透明性が要求される。ソース・ドレイン電極や陽極には、ITO、In、SnO、ZnO、Gaが添加されたZnO、Alが添加されたZnO、Sbが添加されたSnOなどの導電性を有する透明な酸化物を用いることが好ましい。 5 and 6, the configuration in which the organic EL element 350 is disposed beside the drive circuit 320 has been described. However, as illustrated in FIG. 7, the configuration in which the organic EL element 350 is disposed above the drive circuit 320. It is good. Also in this case, so-called “bottom emission” in which light emission is extracted from the substrate side is required, and the drive circuit 320 is required to be transparent. The source / drain electrodes and anode are made of transparent conductive materials such as ITO, In 2 O 3 , SnO 2 , ZnO, ZnO added with Ga, ZnO added with Al, and SnO 2 added with Sb. It is preferable to use an oxide.

表示制御装置400は、一例として図8に示されるように、画像データ処理回路402、走査線駆動回路404、及びデータ線駆動回路406を有している。   As an example, the display control device 400 includes an image data processing circuit 402, a scanning line driving circuit 404, and a data line driving circuit 406, as shown in FIG.

画像データ処理回路402は、映像出力回路の出力信号に基づいて、ディスプレイ310における複数の表示素子302の輝度を判断する。   The image data processing circuit 402 determines the luminance of the plurality of display elements 302 in the display 310 based on the output signal of the video output circuit.

走査線駆動回路404は、画像データ処理回路402の指示に応じてn本の走査線に個別に電圧を印加する。   The scanning line driving circuit 404 individually applies voltages to the n scanning lines in accordance with an instruction from the image data processing circuit 402.

データ線駆動回路406は、画像データ処理回路402の指示に応じてm本のデータ線に個別に電圧を印加する。   The data line driving circuit 406 individually applies voltages to the m data lines in accordance with an instruction from the image data processing circuit 402.

なお、前記実施形態では、有機EL薄膜層が、電子輸送層と発光層と正孔輸送層とからなる場合について説明したが、これに限定されるものではない。例えば、電子輸送層と発光層が1つの層であってもよい。また、電子輸送層と陰極との間に電子注入層が設けられてもよい。さらに、正孔輸送層と陽極との間に正孔注入層が設けられてもよい。   In the above embodiment, the case where the organic EL thin film layer is composed of an electron transport layer, a light emitting layer, and a hole transport layer has been described, but the present invention is not limited to this. For example, the electron transport layer and the light emitting layer may be a single layer. An electron injection layer may be provided between the electron transport layer and the cathode. Furthermore, a hole injection layer may be provided between the hole transport layer and the anode.

また、前記実施形態では、基板側から発光を取り出すいわゆる「ボトムエミッション」の場合について説明したが、これに限定されるものではない。例えば、陽極314に銀(Ag)−ネオジウム(Nd)合金などの高反射率電極、陰極312にマグネシウム(Mg)−銀(Ag)合金などの半透明電極或いはITO等の透明電極を用いて基板と反対側から光を取り出してもよい。   In the above-described embodiment, the case of so-called “bottom emission” in which light emission is extracted from the substrate side has been described. However, the present invention is not limited to this. For example, a substrate using a high reflectance electrode such as silver (Ag) -neodymium (Nd) alloy as the anode 314 and a translucent electrode such as magnesium (Mg) -silver (Ag) alloy or a transparent electrode such as ITO as the cathode 312. You may take out light from the opposite side.

また、前記実施形態では、電界効果型トランジスタがいわゆる「ボトムコンタクト・ボトムゲート型」の場合について説明したが、これに限定されるものではない。例えば、図9に示されるように、いわゆる「トップコンタクト・ボトムゲート型」であってもよい。図9に示されるトップコンタクト・ボトムゲート型の電界効果型トランジスタは、基板21と、ゲート電極22と、ゲート絶縁層23と、ソース電極24と、ドレイン電極25と、酸化物半導体層26と、保護層27とを有している。   In the above embodiment, the field effect transistor is a so-called “bottom contact / bottom gate type”, but the present invention is not limited to this. For example, as shown in FIG. 9, a so-called “top contact / bottom gate type” may be used. The top contact / bottom gate type field effect transistor shown in FIG. 9 includes a substrate 21, a gate electrode 22, a gate insulating layer 23, a source electrode 24, a drain electrode 25, an oxide semiconductor layer 26, And a protective layer 27.

また、前記実施形態では、光制御素子が有機EL素子の場合について説明したが、これに限定されるものではなく、例えば、光制御素子がエレクトロクロミック素子であってもよい。この場合は、前記ディスプレイ310は、エレクトロクロミックディスプレイとなる。   Moreover, although the said embodiment demonstrated the case where a light control element was an organic EL element, it is not limited to this, For example, a light control element may be an electrochromic element. In this case, the display 310 is an electrochromic display.

また、光制御素子が液晶素子であってもよい。この場合は、前記ディスプレイ310は、液晶ディスプレイとなる。そして、一例として図10に示されるように、表示素子302’に対する電流供給線は不要である。   The light control element may be a liquid crystal element. In this case, the display 310 is a liquid crystal display. As an example, as shown in FIG. 10, a current supply line for the display element 302 ′ is unnecessary.

この場合は、また、一例として図11に示されるように、ドライブ回路320’は、前述した電界効果型トランジスタ(11、12)と同様な1つの電界効果型トランジスタ14とキャパシタ15で構成することができる。電界効果型トランジスタ14では、ゲート電極Gが所定の走査線に接続され、ソース電極Sが所定のデータ線に接続されている。また、ドレイン電極Dが液晶素子370の画素電極、及びキャパシタ15に接続されている。なお、図11における符号16、372は、液晶素子370の対向電極(コモン電極)である。   In this case, as shown in FIG. 11 as an example, the drive circuit 320 ′ is composed of one field effect transistor 14 and a capacitor 15 similar to the field effect transistors (11, 12) described above. Can do. In the field effect transistor 14, the gate electrode G is connected to a predetermined scanning line, and the source electrode S is connected to a predetermined data line. Further, the drain electrode D is connected to the pixel electrode of the liquid crystal element 370 and the capacitor 15. Note that reference numerals 16 and 372 in FIG. 11 denote counter electrodes (common electrodes) of the liquid crystal element 370.

前記実施形態において、光制御素子は、電気泳動素子であってもよい。また、光制御素子は、エレクトロウェッティング素子であってもよい。   In the embodiment, the light control element may be an electrophoretic element. The light control element may be an electrowetting element.

また、前記実施形態では、ディスプレイがカラー対応の場合について説明したが、これに限定されるものではない。   Moreover, although the said embodiment demonstrated the case where a display respond | corresponds to a color, it is not limited to this.

なお、本実施形態に係る電界効果型トランジスタは、表示素子以外のもの(例えば、ICカード、IDタグ)にも用いることができる。   Note that the field-effect transistor according to this embodiment can be used for other than display elements (for example, IC cards and ID tags).

本発明の電界効果型トランジスタは低コストかつ高信頼性であることから、前記電界効果型トランジスタを用いた表示素子、画像表示装置及びシステムについても同様の効果が得られる。   Since the field effect transistor of the present invention is low in cost and high in reliability, the same effect can be obtained for a display element, an image display device, and a system using the field effect transistor.

以下、本発明の実施例について説明するが、本発明は下記実施例に何ら限定されるものではない。   Examples of the present invention will be described below, but the present invention is not limited to the following examples.

(実施例1、及び比較例1)
<濡れ性及び密着性評価用サンプルの作製>
電界効果型トランジスタの保護層の濡れ性及び密着性を評価するため、評価用サンプルを作製した。
−実施例1の評価用サンプルの作製−
ガラス基板上に、親水性官能基を有する部分フッ素化樹脂を用いてスピンコートによる塗布後、230℃で1時間の熱処理を行うことによりフッ素樹脂塗布膜を作製した。次に、作製したフッ素樹脂塗布膜に対し、UVオゾン処理、又は酸素プラズマ処理による親水化処理を行った。UVオゾン処理の装置としては、samco社製UV−300を用いた。UVランプは、主波長254nm、185nmの水冷式低圧水銀ランプであり、90℃で加熱して0分間〜20分間UVオゾン処理を行い、保護層が形成された評価用サンプルを作製した。一方、酸素プラズマ処理の装置としては、ヤマト科学社製PDC−510を用い、酸素流量50sccm、パワー500Wとし、0秒間〜60秒間処理を行い、保護層が形成された評価用サンプルを作製した。
(Example 1 and Comparative Example 1)
<Preparation of samples for wettability and adhesion evaluation>
In order to evaluate the wettability and adhesion of the protective layer of the field effect transistor, an evaluation sample was prepared.
-Preparation of evaluation sample of Example 1-
A fluororesin coating film was prepared on a glass substrate by applying heat treatment at 230 ° C. for 1 hour after spin coating using a partially fluorinated resin having a hydrophilic functional group. Next, the produced fluororesin coating film was subjected to hydrophilic treatment by UV ozone treatment or oxygen plasma treatment. As an apparatus for UV ozone treatment, UV-300 manufactured by samco was used. The UV lamp is a water-cooled low-pressure mercury lamp having a main wavelength of 254 nm and 185 nm, heated at 90 ° C., and subjected to UV ozone treatment for 0 to 20 minutes to produce a sample for evaluation on which a protective layer was formed. On the other hand, as an oxygen plasma processing apparatus, PDC-510 manufactured by Yamato Scientific Co., Ltd. was used, the oxygen flow rate was 50 sccm, the power was 500 W, and the treatment was performed for 0 second to 60 seconds to produce an evaluation sample on which a protective layer was formed.

−比較例1の評価用サンプルの作製−
上記評価用サンプルの作製において、親水性官能基を有する部分フッ素化樹脂をCytop(旭硝子社製、CTL−809A、全フッ素化樹脂)に代えた以外は、上記評価用サンプルの作製方法と同様にして、評価用サンプルを作製した。
-Preparation of sample for evaluation of Comparative Example 1-
In the preparation of the above evaluation sample, the same procedure as in the above preparation of the evaluation sample was performed except that the partially fluorinated resin having a hydrophilic functional group was replaced with Cytop (Asahi Glass Co., Ltd., CTL-809A, fully fluorinated resin). Thus, a sample for evaluation was produced.

<評価>
−濡れ性の評価−
上記で作製した評価用サンプルの接触角を測定した。測定は、自動接触角測定装置(英弘精機社製、OCA20)を用い、フッ素樹脂塗布膜上に1μLの接触角測定対象液滴を付着させ、付着9秒間後に行った。接触角測定対象液には、水(純水)、n−テトラデカン、及びγ−ブチロラクトンを用いた。
接触角測定対象液に水(純水)を用いた結果を、図12及び図13に示す。接触角測定対象液にn−テトラデカンを用いた結果を、図14及び図15に示す。接触角測定対象液にγ−ブチロラクトンを用いた結果を、図16及び図17に示す。
図12及び図13より、比較例1におけるフッ素樹脂塗布膜は未処理の状態で水に対する接触角が100°以上の高撥液性を示していた。また、UVオゾン処理を行っても、接触角変化は全く起こらず、酸素プラズマ処理を行っても、90°以上の接触角を保っていた。それに対して、実施例1におけるフッ素樹脂は、未処理(親水化処理前)の状態で水に対する接触角が90°以下と比較例1に比べて撥液性が低く、かつUVオゾン処理及び酸素プラズマ処理のいずれの親水化処理を行っても接触角が5°以下の濡れ性を得られた。
また、図14及び図15より、比較例1では、親水化処理を行ってもn−テトラデカンに対する接触角を50°よりも小さくすることが困難であったのに対し、実施例1では、親水化処理の有無にかかわらず接触角が5°以下を示していた。
また、図16及び図17より、比較例1では、親水化処理を行ってもγ−ブチロラクトンに対する接触角を40°よりも小さくすることが困難であったのに対し、実施例1では親水化処理の有無にかかわらず接触角が5°以下を示していた。
これらの結果より、比較例1においては、親水化処理を行っても、接触角を小さくすることが困難であったのに対し、実施例1においては、水、n−テトラデカン、γ−ブチロラクトンのいずれに対しても接触角が小さく、表面の濡れ性が良好であり、後工程にて形成する層(例えば、隔壁、陽極、陰極など)との密着性を良好なものとすることが可能であることがわかった。
<Evaluation>
-Evaluation of wettability-
The contact angle of the sample for evaluation produced above was measured. The measurement was performed using an automatic contact angle measuring apparatus (OCA20 manufactured by Eiko Seiki Co., Ltd.) with 1 μL of a contact angle measurement target droplet attached on the fluororesin coating film and 9 seconds after the attachment. Water (pure water), n-tetradecane, and γ-butyrolactone were used for the contact angle measurement target liquid.
The results of using water (pure water) as the contact angle measurement target liquid are shown in FIGS. The results of using n-tetradecane as the contact angle measurement target liquid are shown in FIGS. The results of using γ-butyrolactone as the contact angle measurement target liquid are shown in FIGS. 16 and 17.
12 and 13, the fluororesin coating film in Comparative Example 1 showed high liquid repellency with a contact angle with water of 100 ° or more in an untreated state. Further, even when the UV ozone treatment was performed, no contact angle change occurred, and even when the oxygen plasma treatment was performed, the contact angle of 90 ° or more was maintained. On the other hand, the fluororesin in Example 1 has a water contact angle of 90 ° or less in an untreated state (before hydrophilization treatment), which is lower in liquid repellency than Comparative Example 1, and UV ozone treatment and oxygen A wettability with a contact angle of 5 ° or less was obtained regardless of which hydrophilic treatment of the plasma treatment was performed.
14 and 15, in Comparative Example 1, it was difficult to make the contact angle with respect to n-tetradecane smaller than 50 ° even when the hydrophilic treatment was performed. The contact angle was 5 ° or less regardless of whether or not the treatment was performed.
16 and 17, in Comparative Example 1, it was difficult to make the contact angle with respect to γ-butyrolactone smaller than 40 ° even when the hydrophilization treatment was performed, whereas in Example 1, the hydrophilization was performed. The contact angle showed 5 degrees or less irrespective of the presence or absence of a process.
From these results, in Comparative Example 1, it was difficult to reduce the contact angle even after the hydrophilization treatment, whereas in Example 1, water, n-tetradecane, and γ-butyrolactone In any case, the contact angle is small, the wettability of the surface is good, and the adhesion with a layer (for example, a partition wall, an anode, a cathode, etc.) formed in a later process can be made good. I found out.

−塗布性の評価−
実施例1及び比較例1で作製したフッ素樹脂塗布膜に対して、親水化処理無し、UVオゾン処理10分間、酸素プラズマ処理60秒間のサンプルをそれぞれ作製した。それぞれのサンプルに対して、ポリイミド樹脂(東レ社製、DL−1000、溶媒:γ−ブチロラクトンを含む混合溶媒)を用いたスピンコートによる塗布実験、及びナノAgインク(ハリマ化成社製、NPS−J、溶媒:n−テトラデカン)を用いたインクジェットによるラインパターン形成実験を行った。結果を表1に示す。
-Evaluation of applicability-
With respect to the fluororesin coating films prepared in Example 1 and Comparative Example 1, samples without hydrophilization treatment, UV ozone treatment for 10 minutes, and oxygen plasma treatment for 60 seconds were produced. For each sample, spin coating application experiment using polyimide resin (Toray Industries, DL-1000, solvent: mixed solvent containing γ-butyrolactone), and nano Ag ink (Harima Kasei Co., NPS-J) , Solvent: n-Tetradecane) was used to conduct line pattern formation experiments by inkjet. The results are shown in Table 1.

表1において、UVオゾン処理は、90℃で10分間行った。酸素プラズマ処理は、酸素流量50sccm条件下、500Wで60秒間行った。 In Table 1, UV ozone treatment was performed at 90 ° C. for 10 minutes. The oxygen plasma treatment was performed at 500 W for 60 seconds under an oxygen flow rate of 50 sccm.

比較例1では、親水化処理無し及びUVオゾン処理の場合、ポリイミド樹脂をスピンコートしてもポリイミド樹脂が全く付着せず、塗布が不可能であった。ナノAgインクをインクジェットするとフッ素樹脂塗布膜上に付着した液滴が細かく分離し、不連続なラインが形成された。酸素プラズマ処理の場合、ポリイミド樹脂をスピンコートするとフッ素樹脂塗布膜上の一部にポリイミド樹脂が付着するものの、不均一な膜となった。ナノAgインクをインクジェットすると親水化処理無し及びUVオゾン処理の場合と同様に、不連続なラインを形成した。
それに対して、実施例1では、親水化処理無し、UVオゾン処理、及び酸素プラズマ処理のいずれの場合でも、ポリイミド樹脂のスピンコートでは、均一に塗布ができ、かつナノAgインクのインクジェットでは、均一な連続したラインが形成できた。
In Comparative Example 1, in the case of no hydrophilization treatment and UV ozone treatment, the polyimide resin did not adhere at all even when the polyimide resin was spin-coated, and application was impossible. When nano-Ag ink was ink-jetted, the droplets adhering onto the fluororesin coating film were finely separated, and discontinuous lines were formed. In the case of the oxygen plasma treatment, when polyimide resin was spin-coated, the polyimide resin adhered to a part of the fluororesin coating film, but a non-uniform film was formed. When inkjetting nano Ag ink, discontinuous lines were formed as in the case of no hydrophilization treatment and UV ozone treatment.
On the other hand, in Example 1, in any case of no hydrophilization treatment, UV ozone treatment, and oxygen plasma treatment, the polyimide resin spin coating can be applied uniformly, and the nano Ag ink inkjet is uniform. A continuous line was formed.

以上より、実施例1で作製した、親水化処理無しで水に対する接触角が81°、n−テトラデカン、γ−ブチロラクトンに対する接触角が5°以下のフッ素樹脂塗布膜は、フッ素樹脂塗布膜上にポリイミド樹脂を用いたスピンコートによる均一な全面塗布膜形成が可能であり、また、ナノAgインクを用いたインクジェットによる連続かつ均一なライン形成が可能であることがわかった。
また、実施例1で作製したフッ素樹脂塗布膜は、UVオゾン処理及び酸素プラズマ処理のどちらの親水化処理によっても水に対する接触角が5°以下になり、表面自由エネルギーを増大し、フッ素樹脂塗布膜上に形成した塗布膜との密着性を向上させることが可能である。
それに対して、比較例1で作製した高撥液性のフッ素樹脂塗布膜は、その高撥液性により、UVオゾン処理及び酸素プラズマ処理どちらの親水化処理によっても表面に親水基を十分に生成することが困難で、水に対する接触角は90°を超え、n−テトラデカンに対する接触角は50°を超え、γ−ブチロラクトンに対する接触角は40°を超えており、フッ素樹脂塗布膜上に均一な塗布膜を形成することは困難であることがわかった。
From the above, the fluororesin coating film having a contact angle with water of 81 ° and a contact angle with respect to n-tetradecane and γ-butyrolactone of 5 ° or less without hydrophilization was prepared on the fluororesin coating film. It was found that a uniform entire surface coating film can be formed by spin coating using a polyimide resin, and that continuous and uniform line formation by ink jet using nano Ag ink can be performed.
In addition, the fluororesin coating film produced in Example 1 has a contact angle with water of 5 ° or less by both hydrophilic treatment of UV ozone treatment and oxygen plasma treatment, and increases the surface free energy. It is possible to improve the adhesion with the coating film formed on the film.
On the other hand, the highly liquid-repellent fluororesin coating film produced in Comparative Example 1 sufficiently generates hydrophilic groups on the surface by both the UV ozone treatment and the oxygen plasma treatment due to its high liquid repellency. The contact angle for water exceeds 90 °, the contact angle for n-tetradecane exceeds 50 °, the contact angle for γ-butyrolactone exceeds 40 °, and is uniform on the fluororesin coating film. It turned out that it was difficult to form a coating film.

(実施例2)
<電界効果型トランジスタの作製>
図3に示すような、ボトムコンタクト・ボトムゲート型の電界効果型トランジスタを作製した。
−ゲート電極の形成−
最初に、ガラス基板21上にゲート電極22を形成した。具体的には、前記ガラス基板21上に、DCスパッタリングにより透明導電膜であるITO(酸化インジウムスズ:Indium Tin Oxide)膜を平均厚みが約100nmとなるよう成膜した。この後、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、形成されるゲート電極22のパターンと同様のレジストパターンを形成した。更に、反応性イオンエッチング(RIE:Reactive Ion Etching)により、レジストパターンの形成されていない領域のITO膜を除去し、この後、レジストパターンも除去することにより、ITOからなるゲート電極22を形成した。
(Example 2)
<Fabrication of field effect transistor>
A bottom contact / bottom gate type field effect transistor as shown in FIG. 3 was fabricated.
-Formation of gate electrode-
First, the gate electrode 22 was formed on the glass substrate 21. Specifically, an ITO (Indium Tin Oxide) film, which is a transparent conductive film, was formed on the glass substrate 21 by DC sputtering so as to have an average thickness of about 100 nm. Thereafter, a photoresist was applied, and a resist pattern similar to the pattern of the gate electrode 22 to be formed was formed by pre-baking, exposure by an exposure apparatus, and development. Further, the ITO film in the region where the resist pattern is not formed is removed by reactive ion etching (RIE), and then the resist pattern is also removed, thereby forming the gate electrode 22 made of ITO. .

−ゲート絶縁層の形成−
次に、前記ゲート電極22上にゲート絶縁層23を形成した。具体的には、ゲート電極22及びガラス基板21上に、RFスパッタリングによりSiO膜を平均厚みが約300nmとなるように成膜し、ゲート絶縁層23を形成した。
-Formation of gate insulation layer-
Next, a gate insulating layer 23 was formed on the gate electrode 22. Specifically, an SiO 2 film was formed on the gate electrode 22 and the glass substrate 21 by RF sputtering so as to have an average thickness of about 300 nm, and the gate insulating layer 23 was formed.

−ソース電極及びドレイン電極の形成−
次に、前記ゲート絶縁層23上にソース電極24及びドレイン電極25を形成した。具体的には、前記ゲート絶縁層23上にDCスパッタリングにより透明導電膜であるITO膜を平均厚みが約100nmとなるように成膜し、この後、ITO膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、形成されるソース電極24及びドレイン電極25のパターンと同様のレジストパターンを形成した。更に、RIEにより、レジストパターンの形成されていない領域のITO膜を除去し、この後、レジストパターンも除去することにより、ITO膜からなるソース電極24及びドレイン電極25を形成した。
-Formation of source and drain electrodes-
Next, a source electrode 24 and a drain electrode 25 were formed on the gate insulating layer 23. Specifically, an ITO film, which is a transparent conductive film, is formed on the gate insulating layer 23 by DC sputtering so that the average thickness is about 100 nm. Thereafter, a photoresist is applied on the ITO film, A resist pattern similar to the pattern of the source electrode 24 and the drain electrode 25 to be formed was formed by pre-baking, exposure by an exposure apparatus, and development. Further, the ITO film in the region where the resist pattern is not formed is removed by RIE, and then the resist pattern is also removed, thereby forming the source electrode 24 and the drain electrode 25 made of the ITO film.

−酸化物半導体層の形成−
次に、酸化物半導体26層を形成した。具体的には、DCスパッタリングにより、Mg−In系酸化物(InMgO)膜を平均厚みが約100nmとなるように成膜し、この後、Mg−In系酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、形成される酸化物半導体層26のパターンと同様のレジストパターンを形成した。更に、RIEにより、レジストパターンの形成されていない領域のMg−In系酸化物膜を除去し、この後、レジストパターンも除去することにより、酸化物半導体層26を形成した。これにより、前記ソース電極24と前記ドレイン電極25との間にチャネルが形成されるように前記酸化物半導体層26が形成された。
-Formation of oxide semiconductor layer-
Next, an oxide semiconductor layer 26 was formed. Specifically, an Mg—In-based oxide (In 2 MgO 4 ) film is formed by DC sputtering so as to have an average thickness of about 100 nm, and thereafter, a photocatalyst is formed on the Mg-In-based oxide film. A resist was applied, and a resist pattern similar to the pattern of the oxide semiconductor layer 26 to be formed was formed by pre-baking, exposure with an exposure apparatus, and development. Furthermore, the oxide semiconductor layer 26 was formed by removing the Mg—In-based oxide film in the region where the resist pattern was not formed by RIE, and then removing the resist pattern. Thus, the oxide semiconductor layer 26 was formed so that a channel was formed between the source electrode 24 and the drain electrode 25.

−保護層の形成−
次に、保護層27を形成した。具体的には、実施例1で用いたものと同じ親水性官能基を有する部分フッ素化樹脂を用いて、スピンコートにより塗布し、60℃で2分間のプリベーク後、230℃で60分間のポストベークをすることにより、前記酸化物半導体層26を被覆するように保護層27を形成した。このように形成された保護層の平均厚みは、約1.5μmであった。
-Formation of protective layer-
Next, the protective layer 27 was formed. Specifically, using a partially fluorinated resin having the same hydrophilic functional group as used in Example 1, it was applied by spin coating, pre-baked at 60 ° C. for 2 minutes, and then post-baked at 230 ° C. for 60 minutes. A protective layer 27 was formed so as to cover the oxide semiconductor layer 26 by baking. The average thickness of the protective layer thus formed was about 1.5 μm.

(比較例2)
<電界効果型トランジスタの作製>
まず、実施例2と同様の方法で、ガラス基板上に、ゲート電極、ゲート絶縁層、ソース電極及びドレイン電極、並びに酸化物半導体層を形成した。
−保護層の形成−
次に、保護層を形成した。具体的には、Cytop(旭硝子社製、CTL−809A、全フッ素化樹脂)を用いて、スピンコートにより塗布し、90℃で30分間のプリベーク後、230℃で60分間のポストベークをすることにより、前記酸化物半導体層を被覆するように保護層を形成した。このように形成された保護層の平均厚みは、約1.5μmであった。
(Comparative Example 2)
<Fabrication of field effect transistor>
First, a gate electrode, a gate insulating layer, a source electrode and a drain electrode, and an oxide semiconductor layer were formed over a glass substrate by a method similar to that in Example 2.
-Formation of protective layer-
Next, a protective layer was formed. Specifically, using Cytop (Asahi Glass Co., Ltd., CTL-809A, fully fluorinated resin), it is applied by spin coating, pre-baked at 90 ° C for 30 minutes, and post-baked at 230 ° C for 60 minutes. Thus, a protective layer was formed so as to cover the oxide semiconductor layer. The average thickness of the protective layer thus formed was about 1.5 μm.

(比較例3)
<電界効果型トランジスタの作製>
まず、実施例2と同様の方法で、ガラス基板上に、ゲート電極、ゲート絶縁層、ソース電極及びドレイン電極、並びに酸化物半導体層を形成した。
−保護層の形成−
次に、保護層を形成した。具体的には、ポリイミド樹脂(東レ社製、DL−1000)を用いて、スピンコートにより塗布し、120℃で2分間のプリベーク後、230℃で30分間のポストベークをすることにより、前記酸化物半導体層を被覆するように保護層を形成した。このように形成された保護層の平均厚みは、約1.5μmであった。
(Comparative Example 3)
<Fabrication of field effect transistor>
First, a gate electrode, a gate insulating layer, a source electrode and a drain electrode, and an oxide semiconductor layer were formed over a glass substrate by a method similar to that in Example 2.
-Formation of protective layer-
Next, a protective layer was formed. Specifically, using a polyimide resin (DL-1000 manufactured by Toray Industries, Inc.) by spin coating, pre-baking at 120 ° C. for 2 minutes, and then post-baking at 230 ° C. for 30 minutes, the oxidation is performed. A protective layer was formed so as to cover the physical semiconductor layer. The average thickness of the protective layer thus formed was about 1.5 μm.

<トランジスタ特性の評価>
実施例2、比較例2、及び比較例3で作製した電界効果型トランジスタの特性(Vds=20V)を測定した。なお、測定は、電界効果型トランジスタ作製直後に行った。結果を図18(実施例2の電界効果型トランジスタ)、図19(比較例2の電界効果型トランジスタ)、及び図20(比較例3の電界効果型トランジスタ)に示す。
図20より、酸化物半導体に対してポリイミドを保護層として用いた場合には、デプレッションの変化が見られた。Vth変化量としては、約−7Vであった。
それに対し、図18及び図19より、酸化物半導体に対してフッ素樹脂を保護層として用いた場合には、特性変化はほとんど見られず、Vth変化量としては約−1Vに留まった。
この理由としては、フッ素樹脂は、ポリイミド樹脂に比べて低吸湿性であることや、また、安定であるフッ素樹脂に比べてポリイミド樹脂は熱処理による酸化等が起こりやすく、酸化物半導体を還元してしまい、キャリア濃度の増加が起こることにより、デプレッションという現象が起こったと考えられる。
また、比較例3において、保護層として用いたポリイミド樹脂の水に対する接触角を、実施例1と同様の方法によって測定したところ、73°であった。
更に、実施例2及び比較例2にて作製した電界効果型トランジスタは、大気中に300時間保管した後でも、移動度に変化は無く、Vth変化量も1V以内であり、酸化物半導体の保護膜として同等の機能を果たしていることがわかった。
<Evaluation of transistor characteristics>
The characteristics (Vds = 20 V) of the field effect transistors manufactured in Example 2, Comparative Example 2, and Comparative Example 3 were measured. Note that the measurement was performed immediately after the production of the field effect transistor. The results are shown in FIG. 18 (Field Effect Transistor of Example 2), FIG. 19 (Field Effect Transistor of Comparative Example 2), and FIG. 20 (Field Effect Transistor of Comparative Example 3).
From FIG. 20, when polyimide was used as a protective layer for the oxide semiconductor, a change in depletion was observed. The amount of change in Vth was about -7V.
On the other hand, from FIG. 18 and FIG. 19, when the fluororesin was used as the protective layer for the oxide semiconductor, the characteristic change was hardly observed, and the Vth change amount remained at about −1V.
The reason for this is that the fluororesin is less hygroscopic than the polyimide resin, and the polyimide resin is more likely to be oxidized by heat treatment than the stable fluororesin, reducing the oxide semiconductor. Therefore, it is considered that a phenomenon called depletion occurred due to an increase in carrier concentration.
In Comparative Example 3, the contact angle of the polyimide resin used as the protective layer with respect to water was measured by the same method as in Example 1 and found to be 73 °.
Further, the field effect transistors manufactured in Example 2 and Comparative Example 2 have no change in mobility even after being stored in the atmosphere for 300 hours, and the amount of change in Vth is within 1 V. It was found that the film functions equivalently.

実施例1〜2及び比較例1〜3より、フッ素樹脂を含有し保護層形成後の水に対する接触角が75°以上90°以下である保護層を用いた本発明の電界効果型トランジスタは、C−F結合の安定性に起因する高信頼性を示す上に、保護層の上層の形成が容易、かつ保護層と保護層の上層との密着性が向上できることがわかった。   From Examples 1-2 and Comparative Examples 1-3, the field effect transistor of the present invention using a protective layer containing a fluororesin and having a contact angle with water after forming the protective layer of 75 ° or more and 90 ° or less, In addition to showing high reliability due to the stability of the C—F bond, it was found that the upper layer of the protective layer can be easily formed and the adhesion between the protective layer and the upper layer of the protective layer can be improved.

(実施例3)
<有機EL表示装置の作製>
図21に示すような、有機EL表示装置を作製した。
−ゲート電極の形成−
最初に、ガラス基板51上に第一のゲート電極52及び第二のゲート電極53を形成した。具体的には、ガラス基板51上に、DCスパッタリングにより透明導電膜であるITO膜を平均厚みが約100nmとなるよう成膜した。この後、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、形成される第一のゲート電極52及び第二のゲート電極53のパターンと同様のレジストパターンを形成した。更に、RIEにより、レジストパターンの形成されていない領域のITO膜を除去した。この後、レジストパターンも除去することにより、第一のゲート電極52及び第二のゲート電極53を形成した。
(Example 3)
<Production of organic EL display device>
An organic EL display device as shown in FIG. 21 was produced.
-Formation of gate electrode-
First, the first gate electrode 52 and the second gate electrode 53 were formed on the glass substrate 51. Specifically, an ITO film, which is a transparent conductive film, was formed on the glass substrate 51 by DC sputtering so as to have an average thickness of about 100 nm. Thereafter, a photoresist was applied, and a resist pattern similar to the pattern of the first gate electrode 52 and the second gate electrode 53 to be formed was formed by pre-baking, exposure by an exposure apparatus, and development. Further, the ITO film in the region where the resist pattern was not formed was removed by RIE. Then, the first gate electrode 52 and the second gate electrode 53 were formed by removing the resist pattern.

−ゲート絶縁層の形成−
次に、ゲート絶縁層54を形成した。具体的には、前記第一のゲート電極52、前記第二のゲート電極53及び前記ガラス基板51上に、RFスパッタリングによりSiO膜を平均厚みが約300nmになるように成膜した。この後、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、形成されるゲート絶縁層54のパターンと同様のレジストパターンを形成した。更に、RIEにより、レジストパターンの形成されていない領域のSiO膜を除去し、この後、レジストパターンも除去することによりゲート絶縁層54を形成した。
-Formation of gate insulation layer-
Next, the gate insulating layer 54 was formed. Specifically, an SiO 2 film was formed on the first gate electrode 52, the second gate electrode 53, and the glass substrate 51 by RF sputtering so as to have an average thickness of about 300 nm. Thereafter, a photoresist was applied, and a resist pattern similar to the pattern of the formed gate insulating layer 54 was formed by pre-baking, exposure by an exposure apparatus, and development. Furthermore, the SiO 2 film in the region where the resist pattern was not formed was removed by RIE, and then the resist pattern was also removed to form the gate insulating layer 54.

−ソース電極及びドレイン電極の形成−
次に、第一のソース電極55及び第二のソース電極56、並びに第一のドレイン電極57及び第二のドレイン電極58を形成した。具体的には、前記ゲート絶縁層54上にDCスパッタリングにより透明導電膜であるITO膜を平均厚みが約100nmとなるように成膜し、この後、ITO膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、形成される第一のソース電極55及び第二のソース電極56、並びに第一のドレイン電極57及び第二のドレイン電極58のパターンと同様のレジストパターンを形成した。更に、RIEにより、レジストパターンの形成されていない領域のITO膜を除去した。この後、レジストパターンも除去することにより、ITO膜からなる第一のソース電極55及び第二のソース電極56、並びに第一のドレイン電極57及び第二のドレイン電極58を形成した。
-Formation of source and drain electrodes-
Next, a first source electrode 55 and a second source electrode 56, and a first drain electrode 57 and a second drain electrode 58 were formed. Specifically, an ITO film, which is a transparent conductive film, is formed on the gate insulating layer 54 by DC sputtering so that the average thickness is about 100 nm, and then a photoresist is applied on the ITO film, A resist pattern similar to the pattern of the first source electrode 55 and the second source electrode 56 to be formed, and the first drain electrode 57 and the second drain electrode 58 is formed by pre-baking, exposure by an exposure apparatus, and development. did. Further, the ITO film in the region where the resist pattern was not formed was removed by RIE. Thereafter, the resist pattern was also removed to form a first source electrode 55 and a second source electrode 56 made of an ITO film, and a first drain electrode 57 and a second drain electrode 58.

−酸化物半導体層の形成−
次に、第一の酸化物半導体層59及び第二の酸化物半導体層60を形成した。具体的には、DCスパッタリングにより、Mg−In系酸化物(InMgO)膜を平均厚みが約100nmとなるように成膜し、この後、Mg−In系酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、形成される第一の酸化物半導体層59及び第二の酸化物半導体層60のパターンと同様のレジストパターンを形成した。更に、RIEにより、レジストパターンの形成されていない領域のMg−In系酸化物膜を除去した。この後、レジストパターンも除去することにより、第一の酸化物半導体層59及び第二の酸化物半導体層60を形成した。これにより、前記第一のソース電極55と前記第一のドレイン電極56との間にチャネルが形成されるように前記第一の酸化物半導体層59が形成された。また、前記第二のソース電極57と前記第二のドレイン電極58との間にチャネルが形成されるように前記第二の酸化物半導体層60が形成された。
-Formation of oxide semiconductor layer-
Next, the first oxide semiconductor layer 59 and the second oxide semiconductor layer 60 were formed. Specifically, an Mg—In-based oxide (In 2 MgO 4 ) film is formed by DC sputtering so as to have an average thickness of about 100 nm, and thereafter, a photocatalyst is formed on the Mg-In-based oxide film. A resist was applied, and a resist pattern similar to the pattern of the first oxide semiconductor layer 59 and the second oxide semiconductor layer 60 to be formed was formed by pre-baking, exposure using an exposure apparatus, and development. Further, the Mg—In-based oxide film in the region where the resist pattern was not formed was removed by RIE. Thereafter, the first oxide semiconductor layer 59 and the second oxide semiconductor layer 60 were formed by removing the resist pattern. Thus, the first oxide semiconductor layer 59 was formed so that a channel was formed between the first source electrode 55 and the first drain electrode 56. Further, the second oxide semiconductor layer 60 was formed so that a channel was formed between the second source electrode 57 and the second drain electrode 58.

−保護層の形成−
次に、保護層61を形成した。具体的には、実施例1で用いたものと同じ親水性官能基を有する部分フッ素化樹脂(感光性樹脂)を用いて、スピンコートにより塗布し、プリベーク、露光装置による露光、現像により、所望のパターンを得た後、230℃で60分間のポストベークをすることにより、前記第二のドレイン電極58上にスルーホールを有した保護層61を前記第一の酸化物半導体層59及び第二の酸化物半導体層60を被覆するように形成した。このように形成された保護層61の平均厚みは、約1.5μmであった。
-Formation of protective layer-
Next, the protective layer 61 was formed. Specifically, by using a partially fluorinated resin (photosensitive resin) having the same hydrophilic functional group as that used in Example 1, it is applied by spin coating, prebaked, exposed by an exposure apparatus, and developed to be desired. After obtaining the above pattern, post-baking is performed at 230 ° C. for 60 minutes, so that the protective layer 61 having a through hole on the second drain electrode 58 is formed on the first oxide semiconductor layer 59 and the second oxide semiconductor layer 59. The oxide semiconductor layer 60 was formed so as to be covered. The average thickness of the protective layer 61 thus formed was about 1.5 μm.

−隔壁の形成−
次に、UVオゾン処理によって保護層の表面改質を行った後に、隔壁62を形成した。具体的にはポジ型感光性ポリイミド樹脂(東レ社製、DL−1000)を用いて、前記保護層61上にスピンコートにより塗布し、プリベーク、露光装置による露光、現像により、所望のパターンを得た後、230℃で30分間のポストベークをすることにより、隔壁62を形成した。
-Formation of partition walls-
Next, the surface of the protective layer was modified by UV ozone treatment, and then the partition wall 62 was formed. Specifically, using a positive photosensitive polyimide resin (DL-1000, manufactured by Toray Industries, Inc.), a desired pattern is obtained by spin coating on the protective layer 61, pre-baking, exposure with an exposure apparatus, and development. After that, the partition wall 62 was formed by post-baking at 230 ° C. for 30 minutes.

−陽極の形成−
次に、UVオゾン処理によって再び保護層61の表面改質を行った後に、陽極63を形成した。具体的には、ナノ粒子状のITOインクを用い、前記保護層61上にインクジェットによって平均厚みが約50nmの陽極63を形成した。
-Formation of anode-
Next, after the surface modification of the protective layer 61 was performed again by UV ozone treatment, the anode 63 was formed. Specifically, an anode 63 having an average thickness of about 50 nm was formed on the protective layer 61 by ink jetting using nano-particle ITO ink.

−有機EL層の形成−
次に高分子有機発光材料を用いて、インクジェット装置により、前記陽極63上に有機EL層64を形成した。
-Formation of organic EL layer-
Next, an organic EL layer 64 was formed on the anode 63 by an ink jet apparatus using a polymer organic light emitting material.

−陰極の形成−
次に、陰極65を形成した。具体的には、MgAgを真空蒸着することにより、前記有機EL層64及び前記隔壁62上に陰極65を形成した。
-Formation of cathode-
Next, the cathode 65 was formed. Specifically, the cathode 65 was formed on the organic EL layer 64 and the partition wall 62 by vacuum deposition of MgAg.

−封止層の形成−
次に、封止層66を形成した。具体的には、CVDによりSiO膜を平均厚みが約2μmとなるように成膜することにより、前記陰極65上に封止層66を形成した。
-Formation of sealing layer-
Next, the sealing layer 66 was formed. Specifically, a sealing layer 66 was formed on the cathode 65 by depositing a SiO 2 film with an average thickness of about 2 μm by CVD.

−貼合せ−
次に、対向基板68との貼り合わせを行った。具体的には、前記封止層66の上に、接着層67を形成し、ガラス基板からなる対向基板68を貼り合わせた。これにより、図21に示す構成の実有機EL表示装置の表示パネルを作製した。
-Lamination-
Next, bonding with the counter substrate 68 was performed. Specifically, an adhesive layer 67 was formed on the sealing layer 66, and a counter substrate 68 made of a glass substrate was bonded thereto. Thus, a display panel of the real organic EL display device having the configuration shown in FIG. 21 was produced.

−駆動回路の接続−
次に、駆動回路を接続した。具体的には、前記表示パネルに不図示の駆動回路を接続し、表示パネルにおいて画像を表示することができるようにした。これにより、有機EL表示装置の画像表示システムを作製した。
-Drive circuit connection-
Next, the drive circuit was connected. Specifically, a drive circuit (not shown) is connected to the display panel so that an image can be displayed on the display panel. This produced the image display system of the organic EL display device.

本有機EL表示装置は、電界効果型トランジスタが全層透明な膜で形成されており、陰極のみ反射率の高い金属層を用いているため、いわゆる「ボトムエミッション」型の有機EL表示装置である。
本有機EL表示装置において、層間絶縁膜を兼ねる保護層61上への塗布による隔壁62、及び陽極63の形成は容易であり、また高い密着性を示した。本有機EL表示装置は、高信頼性を有し、かつ低コストで作製することができた。また、本有機EL表示装置において保護層と隔壁は良好な密着性を示した。また、保護層と陽極も良好な密着性を示した。
This organic EL display device is a so-called “bottom emission” type organic EL display device because a field effect transistor is formed of a transparent film in all layers and only a cathode uses a metal layer having high reflectivity. .
In this organic EL display device, it was easy to form the partition wall 62 and the anode 63 by coating on the protective layer 61 also serving as an interlayer insulating film, and showed high adhesion. This organic EL display device has high reliability and can be manufactured at low cost. Moreover, in this organic EL display device, the protective layer and the partition showed good adhesion. The protective layer and the anode also showed good adhesion.

本発明の電界効果型トランジスタは、低コストで、後工程にて形成される上層の塗布性に優れ、かつ高信頼性を示すことから、アクティブマトリックス方式の平面薄型ディスプレイなどに好適に使用できる。   The field effect transistor of the present invention can be suitably used for an active matrix type flat thin display and the like because it is low in cost, excellent in the coating property of an upper layer formed in a subsequent process, and exhibits high reliability.

11 電界効果型トランジスタ
12 電界効果型トランジスタ
13 キャパシタ
14 電界効果型トランジスタ
15 キャパシタ
16 対向電極
21 基材
22 ゲート電極
23 ゲート絶縁層
24 ソース電極
25 ドレイン電極
26 酸化物半導体層
27 保護層
31 基板
32 第一のゲート電極
33 第二のゲート電極
34 ゲート絶縁層
35 第一のソース電極
36 第二のソース電極
37 第一のドレイン電極
38 第二のドレイン電極
39 第一の酸化物半導体層
40 第二の酸化物半導体層
41 第一の保護層
42 第二の保護層
43 層間絶縁膜
44 有機EL層
45 陰極
51 ガラス基板
52 第一のゲート電極
53 第二のゲート電極
54 ゲート絶縁層
55 第一のソース電極
56 第一のドレイン電極
57 第二のソース電極
58 第二のドレイン電極
59 第一の酸化物半導体層
60 第二の酸化物半導体層
61 保護層
62 隔壁
63 陽極
64 有機EL層
65 陰極
66 封止層
67 接着層
68 対向基板
302、302’ 表示素子
310 ディスプレイ
312 陰極
314 陽極
320、320’ ドライブ回路(駆動回路)
340 有機EL薄膜層
342 電子輸送層
344 発光層
346 正孔輸送層
350 有機EL素子
370 液晶素子
372 対向電極
400 表示制御装置
402 画像データ処理回路
404 走査線駆動回路
406 データ線駆動回路
DESCRIPTION OF SYMBOLS 11 Field effect transistor 12 Field effect transistor 13 Capacitor 14 Field effect transistor 15 Capacitor 16 Counter electrode 21 Base material 22 Gate electrode 23 Gate insulating layer 24 Source electrode 25 Drain electrode 26 Oxide semiconductor layer 27 Protective layer 31 Substrate 32 Second One gate electrode 33 Second gate electrode 34 Gate insulating layer 35 First source electrode 36 Second source electrode 37 First drain electrode 38 Second drain electrode 39 First oxide semiconductor layer 40 Second Oxide semiconductor layer 41 First protective layer 42 Second protective layer 43 Interlayer insulating film 44 Organic EL layer 45 Cathode 51 Glass substrate 52 First gate electrode 53 Second gate electrode 54 Gate insulating layer 55 First source Electrode 56 First drain electrode 57 Second source electrode 58 Second Drain electrode 59 First oxide semiconductor layer 60 Second oxide semiconductor layer 61 Protective layer 62 Partition wall 63 Anode 64 Organic EL layer 65 Cathode 66 Sealing layer 67 Adhesive layer 68 Counter substrate 302, 302 ′ Display element 310 Display 312 Cathode 314 Anode 320, 320 ′ Drive circuit (drive circuit)
340 Organic EL thin film layer 342 Electron transport layer 344 Light emitting layer 346 Hole transport layer 350 Organic EL element 370 Liquid crystal element 372 Counter electrode 400 Display control device 402 Image data processing circuit 404 Scan line drive circuit 406 Data line drive circuit

特開2007−073705号公報JP 2007-0773705 A 特開2010−103203号公報JP 2010-103203 A 特開2007−299913号公報JP 2007-299913 A 特許第3801271号公報Japanese Patent No. 3801271

K.Nomura,他5名、「Room−temperature fabrication of transparent flexible thin−film transistors using amorphous oxide semiconductors」、NATURE、VOL432、No.25、NOVEMBER、2004、p.488−492K. Nomura, et al., “Room-temperament fabrication of transparent flexible thin-film transformers using amorphous semiconductors”, NATURE, VOL4. 25, NOVEMBER, 2004, p. 488-492

Claims (8)

絶縁性基板と、
前記絶縁性基板上に形成されたゲート電極と、
前記ゲート電極上に形成されたゲート絶縁層と、
前記ゲート絶縁層上に形成されたソース電極及びドレイン電極と、
前記ゲート絶縁層上に形成され、かつ、少なくとも前記ソース電極及び前記ドレイン電極との間に形成された酸化物半導体層と、
前記酸化物半導体層を被覆するように形成された保護層とを有し、
前記保護層が、フッ素樹脂を含有し、
前記保護層形成後の前記保護層の水に対する接触角が、75°以上90°以下であり、
前記保護層のn−テトラデカンに対する接触角が0°以上50°以下、及び前記保護層のγ−ブチロラクトンに対する接触角が0°以上40°以下の少なくともいずれかであることを特徴とする電界効果型トランジスタ。
An insulating substrate;
A gate electrode formed on the insulating substrate;
A gate insulating layer formed on the gate electrode;
A source electrode and a drain electrode formed on the gate insulating layer;
An oxide semiconductor layer formed on the gate insulating layer and formed at least between the source electrode and the drain electrode;
A protective layer formed to cover the oxide semiconductor layer,
The protective layer contains a fluororesin;
Contact angle with water of the protective layer after the protective layer formation state, and are 75 ° to 90 °,
The field effect type wherein the contact angle of the protective layer with respect to n-tetradecane is 0 ° or more and 50 ° or less and the contact angle of the protective layer with γ-butyrolactone is at least 0 ° or more and 40 ° or less. Transistor.
前記保護層形成後の前記保護層の水に対する接触角が、81°以上90°以下である請求項1に記載の電界効果型トランジスタ。The field effect transistor according to claim 1, wherein a contact angle of the protective layer with respect to water after forming the protective layer is 81 ° or more and 90 ° or less. 駆動信号に応じて光出力が制御される光制御素子と、
請求項1から2のいずれかに記載の電界効果型トランジスタを有し、かつ前記光制御素子を駆動する駆動回路と、を有することを特徴とする表示素子。
A light control element whose light output is controlled according to a drive signal;
A display element comprising the field effect transistor according to claim 1 and a drive circuit for driving the light control element.
駆動回路は、電界効果型トランジスタ上に形成された平坦化膜を有する請求項3に記載の表示素子。The display element according to claim 3, wherein the drive circuit includes a planarizing film formed on the field effect transistor. 光制御素子が、有機エレクトロルミネッセンス素子、及びエレクトロクロミック素子のThe light control element is an organic electroluminescence element or electrochromic element.
いずれかを有する請求項3から4のいずれかに記載の表示素子。The display element according to claim 3, which has any one of them.
光制御素子が、液晶素子、電気泳動素子、及びエレクトロウェッティング素子のいずれかを有する請求項3から4のいずれかに記載の表示素子。The display element according to claim 3, wherein the light control element includes any one of a liquid crystal element, an electrophoretic element, and an electrowetting element. 画像データに応じた画像を表示する画像表示装置であって、An image display device that displays an image according to image data,
マトリックス状に配置された複数の請求項3から6のいずれかに記載の表示素子と、A plurality of display elements according to any one of claims 3 to 6 arranged in a matrix;
前記複数の表示素子における各電界効果型トランジスタにゲート電圧を個別に印加するA gate voltage is individually applied to each field effect transistor in the plurality of display elements.
ための複数の配線と、Multiple wires for,
前記画像データに応じて、前記各電界効果型トランジスタのゲート電圧を前記複数の配In accordance with the image data, the gate voltage of each field effect transistor is set to the plurality of arrangements.
線を介して個別に制御する表示制御装置とを有することを特徴とする画像表示装置。An image display device comprising: a display control device that individually controls via lines.
請求項7に記載の画像表示装置と、An image display device according to claim 7,
表示する画像情報に基づいて画像データを作成し、該画像データを前記画像表示装置にImage data is created based on image information to be displayed, and the image data is stored in the image display device.
出力する画像データ作成装置とを有することを特徴とするシステム。And a system for generating image data to be output.
JP2011061420A 2011-03-18 2011-03-18 Field effect transistor, display element, image display device, and system Active JP5729055B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011061420A JP5729055B2 (en) 2011-03-18 2011-03-18 Field effect transistor, display element, image display device, and system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011061420A JP5729055B2 (en) 2011-03-18 2011-03-18 Field effect transistor, display element, image display device, and system

Publications (2)

Publication Number Publication Date
JP2012199317A JP2012199317A (en) 2012-10-18
JP5729055B2 true JP5729055B2 (en) 2015-06-03

Family

ID=47181272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011061420A Active JP5729055B2 (en) 2011-03-18 2011-03-18 Field effect transistor, display element, image display device, and system

Country Status (1)

Country Link
JP (1) JP5729055B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6015389B2 (en) 2012-11-30 2016-10-26 株式会社リコー Field effect transistor, display element, image display device, and system
JP6061755B2 (en) * 2013-03-29 2017-01-18 株式会社神戸製鋼所 Aluminum fin material and manufacturing method thereof
JP2015032520A (en) * 2013-08-05 2015-02-16 株式会社神戸製鋼所 Organic el display
KR102294507B1 (en) 2013-09-06 2021-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
JP6468770B2 (en) * 2014-09-17 2019-02-13 公立大学法人大阪府立大学 Thin film transistor and manufacturing method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059128A (en) * 2005-08-23 2007-03-08 Canon Inc Organic electroluminescent display device and manufacturing method thereof
JP5135709B2 (en) * 2006-04-28 2013-02-06 凸版印刷株式会社 Thin film transistor and manufacturing method thereof
KR100858821B1 (en) * 2007-05-11 2008-09-17 삼성에스디아이 주식회사 Thin film transistor, method of manufacturing the same, organic light emitting display apparatus comprising the thin film transistor and method of manufacturing the same

Also Published As

Publication number Publication date
JP2012199317A (en) 2012-10-18

Similar Documents

Publication Publication Date Title
US11876137B2 (en) Field-effect transistor including a metal oxide composite protective layer, and display element, image display device, and system including the field-effect transistor
KR101841855B1 (en) Field-effect transistor and method for producing field-effect transistor
JP5606787B2 (en) Thin film transistor manufacturing method, thin film transistor, image sensor, X-ray sensor, and X-ray digital imaging apparatus
US10230066B2 (en) Organic light emitting display device having banks and method of manufacturing the same
TWI496294B (en) P-type oxide, composition for producing p-type oxide, method for producing p-type oxide, semiconductor element, display element, image display device, and system
WO2016052151A1 (en) Organic el display device, method for manufacturing same, and electronic apparatus
US8956969B2 (en) Hole formation method, multilayer wiring, semiconductor device, display element, image display device, and system containing via hole formed by the hole formation method
JP2008277101A (en) Light-emitting device and its manufacturing method
JP5729055B2 (en) Field effect transistor, display element, image display device, and system
TW200414801A (en) Electro-optical device and electronic apparatus
US10403765B2 (en) Semiconductor device, display device, display apparatus, and system
US11227999B2 (en) Array substrate having a layer of magnetic material, display panel having the same and manufacturing method the same thereof
JP2016153888A (en) Image display device
JP6787386B2 (en) Coating liquid for forming an insulating film
JP6451875B2 (en) Field effect transistor, display element, image display device, and system
JP6269768B2 (en) Coating liquid for insulating film formation
JP2018156963A (en) Field-effect transistor, display element, display device, system, and method of manufacturing them
JP2019096727A (en) Thin film transistor, manufacturing method of thin film transistor and image display unit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150323

R151 Written notification of patent or utility model registration

Ref document number: 5729055

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151