JP5720296B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP5720296B2 JP5720296B2 JP2011035987A JP2011035987A JP5720296B2 JP 5720296 B2 JP5720296 B2 JP 5720296B2 JP 2011035987 A JP2011035987 A JP 2011035987A JP 2011035987 A JP2011035987 A JP 2011035987A JP 5720296 B2 JP5720296 B2 JP 5720296B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- filler
- mold
- semiconductor element
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本発明は、基板上に半導体素子を搭載したものをモールド材で封止してなる半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device in which a semiconductor element mounted on a substrate is sealed with a molding material.
従来より、この種の半導体装置は、一面側に回路部を有する半導体素子における一面とは反対の他面側を、基板に対向させた状態で、半導体素子を基板上に搭載してなる構造体を、樹脂成形用の金型内に配置した後、モールド材として、絶縁性のフィラーを含有する樹脂を、金型内に充填することにより、半導体素子および基板を樹脂で封止してなる。(たとえば特許文献1参照)
ここで、モールド材には、樹脂の熱膨張係数特性を調整するなどの目的で、セラミック等からなるフィラーが含有されている。また、半導体素子の一面には、精密電源等の回路部が形成されているが、半導体素子を樹脂で封止した後に当該樹脂に含まれるフィラーによる局所応力が半導体素子の回路部内の素子に影響を与え、回路部特性を変動させるおそれがある。
Conventionally, this type of semiconductor device has a structure in which a semiconductor element is mounted on a substrate with the other side opposite to the one side of the semiconductor element having a circuit portion on one side facing the substrate. Is placed in a mold for resin molding, and then the semiconductor element and the substrate are sealed with the resin by filling the mold with a resin containing an insulating filler as a molding material. (For example, see Patent Document 1)
Here, the mold material contains a filler made of ceramic or the like for the purpose of adjusting the thermal expansion coefficient characteristic of the resin. In addition, a circuit part such as a precision power supply is formed on one surface of the semiconductor element. After the semiconductor element is sealed with a resin, local stress due to the filler contained in the resin affects the element in the circuit part of the semiconductor element. There is a possibility that the characteristics of the circuit section are fluctuated.
このような問題に対して、従来では、モールド材を構成するエポキシ樹脂とは異なるポリイミド系樹脂等の比較的柔らかい樹脂よりなる保護膜を、半導体素子の一面に付け、この保護膜で回路部を保護することで、半導体素子のうち応力に弱い回路部に加わるフィラーの応力を減らすようにしたものが提案されている(たとえば特許文献2参照)。 For such problems, conventionally, a protective film made of a relatively soft resin such as a polyimide resin different from the epoxy resin constituting the molding material is attached to one surface of the semiconductor element, and the circuit portion is formed with this protective film. There has been proposed a semiconductor element in which the stress of the filler applied to a circuit portion that is weak against stress is reduced by protection (see, for example, Patent Document 2).
しかしながら、従来では、上記半導体素子の回路部を被覆する保護膜を形成するために、半導体素子の回路部上に保護膜を塗布し、これを硬化させた後に、モールド材による封止すなわちモールド工程を行うことになるため、工程が複雑になる。 However, conventionally, in order to form a protective film that covers the circuit part of the semiconductor element, a protective film is applied on the circuit part of the semiconductor element and cured, followed by sealing with a molding material, that is, a molding step Therefore, the process becomes complicated.
本発明は、上記問題に鑑みてなされたものであり、応力に弱い回路部を有する半導体素子を基板上に搭載したものを、フィラー入りの樹脂よりなるモールド材で封止するにあたって、簡略化された工程にて、半導体素子の回路部を適切に保護しつつ、フィラー入りの樹脂による半導体素子および基板の封止を行うことを目的とする。 The present invention has been made in view of the above problems, and is simplified when sealing a semiconductor element having a circuit portion that is vulnerable to stress on a substrate with a molding material made of a resin containing a filler. It is an object of the present invention to seal the semiconductor element and the substrate with a resin containing a filler while appropriately protecting the circuit portion of the semiconductor element in the step.
上記目的を達成するため、請求項1に記載の発明では、一面(21)側に回路部(23)を有する半導体素子(20)における一面(21)とは反対の他面(22)側を、基板(10)に対向させた状態で、半導体素子(20)を基板(10)上に搭載してなる構造体(1)を、樹脂成形用の金型(100)内に配置する構造体配置工程の後、
絶縁性のフィラー(31)を含有する樹脂(30)を、金型(100)内に充填することにより、半導体素子(20)および基板(10)を樹脂(30)で封止するモールド工程を行うことにより製造される半導体装置の製造方法において、
構造体配置工程では、樹脂(30)中のフィラー(31)が回路部(23)に侵入することなく且つ樹脂(30)は侵入する大きさの隙間(200)を規定する隙間規定手段(101、300)を、金型(100)内にて回路部(23)を囲むように設けた状態とし、
その後、モールド工程では、隙間規定手段(101、300)を設けた状態にてフィラー(31)を含有する樹脂(30)の金型(100)への充填を行うものであり、
さらに、隙間規定手段は、金型(100)の一部として半導体素子(20)の一面(21)の上方から当該一面(21)と隙間(200)を有して対向する対向部(101)であり、
対向部(101)は、半導体素子(20)の一面(21)に直交方向に移動可能なものであり、
モールド工程では、隙間(200)から回路部(23)に侵入した樹脂(30)にて回路部(23)を被覆した後、対向部(101)を引き上げて、フィラー(31)を含有する樹脂(30)の金型(100)への充填を続け、回路部(23)を被覆する樹脂(30)を、さらにフィラー(31)を含有する樹脂(30)で被覆することを特徴とする。
In order to achieve the above object, in the first aspect of the present invention, the other surface (22) side opposite to the one surface (21) in the semiconductor element (20) having the circuit portion (23) on the one surface (21) side is formed. The structure (1) in which the semiconductor element (20) is mounted on the substrate (10) with the semiconductor element (20) facing the substrate (10) is disposed in the resin molding mold (100). After the placement process,
A mold step for sealing the semiconductor element (20) and the substrate (10) with the resin (30) by filling the resin (30) containing the insulating filler (31) into the mold (100). In the manufacturing method of the semiconductor device manufactured by performing,
In the structure arranging step, the gap defining means (101) that defines the gap (200) in which the filler (31) in the resin (30) does not enter the circuit portion (23) and the resin (30) enters. , 300) is provided so as to surround the circuit part (23) in the mold (100),
Thereafter, in the molding step, the mold (100) is filled with the resin (30) containing the filler (31) with the gap defining means (101, 300) provided ,
Further, the gap defining means is a facing portion (101) facing the one surface (21) and the gap (200) from above the one surface (21) of the semiconductor element (20) as a part of the mold (100). And
The facing portion (101) is movable in a direction orthogonal to one surface (21) of the semiconductor element (20),
In the molding process, after covering the circuit portion (23) with the resin (30) that has entered the circuit portion (23) from the gap (200), the opposing portion (101) is pulled up to contain the filler (31). The filling of the mold (100) with (30) is continued, and the resin (30) covering the circuit part (23) is further covered with the resin (30) containing the filler (31) .
それによれば、1回のモールド工程により、半導体素子(20)および基板(10)の封止が行えるとともに、半導体素子(20)の中でも応力に弱い回路部(23)上にはフィラー(31)を含まない樹脂(30)が侵入して当該回路部(23)を被覆して保護する。この回路部(23)を被覆する樹脂(30)は、フィラー(31)を含まず且つモールド材としての樹脂材料よりなるものであるから、回路部特性を変動させることなくモールド材としての封止機能を有するものとなる。 According to this, the semiconductor element (20) and the substrate (10) can be sealed by a single molding step, and the filler (31) is formed on the circuit part (23) which is weak against stress among the semiconductor elements (20). The resin (30) not containing water penetrates and covers and protects the circuit part (23). Since the resin (30) covering the circuit part (23) does not include the filler (31) and is made of a resin material as a molding material, the resin (30) is sealed as a molding material without changing the circuit part characteristics. It has a function.
よって、本発明によれば、簡略化された工程にて、半導体素子(20)の回路部(23)を適切に保護しつつ、フィラー(31)入りの樹脂(30)による半導体素子(20)および基板(10)の封止を行うことができる。 Therefore, according to the present invention, the semiconductor element (20) made of the resin (30) containing the filler (31) while appropriately protecting the circuit portion (23) of the semiconductor element (20) in a simplified process. In addition, the substrate (10) can be sealed.
また、請求項1の発明によれば、フィラー(31)を含まない樹脂(30)で回路部(23)を適切に被覆して、その上にフィラー(31)を含有する樹脂(30)を配置して封止することになるが、この場合、回路部(23)の保護膜となる樹脂(30)とその保護膜上を被覆する樹脂(30)とが同一の樹脂材料であるから、従来のように保護膜とモールド材とで異種の樹脂材料を使用する場合に比べて、これら両者の密着性に優れ、剥離防止が可能となる。
Moreover, according to invention of
さらに、請求項2に記載の発明では、請求項1に記載の半導体装置の製造方法において、モールド工程では、対向部(101)を、対向部(101)以外の金型(100)の部分よりも高い温度としておき、
この状態で隙間(200)から回路部(23)に侵入した樹脂(30)にて回路部(23)を被覆した後、対向部(101)を引き上げて、フィラー(31)を含有する樹脂(30)の金型(100)への充填を続けることを特徴とする。
Furthermore, in the invention according to claim 2 , in the method of manufacturing a semiconductor device according to
In this state, after covering the circuit part (23) with the resin (30) that has entered the circuit part (23) from the gap (200), the opposing part (101) is pulled up, and the resin containing the filler (31) ( 30) The mold (100) is continuously filled.
それによれば、隙間(200)から回路部(23)に侵入し回路部(23)を被覆する樹脂(30)が、先に半硬化もしくは硬化した後に、その上を、フィラー(31)を含有する樹脂(30)で被覆することになるから、当該回路部(23)を被覆する樹脂(30)にフィラー(31)が侵入して混ざり合ってしまうのを防止しやすくなるため、好ましい。 According to this, after the resin (30) that enters the circuit part (23) through the gap (200) and covers the circuit part (23) is semi-cured or cured first, the resin (30) is contained on the resin (30). Since it becomes easy to prevent the filler (31) from entering and mixing into the resin (30) covering the circuit portion (23), it is preferable.
また、請求項3に記載の発明では、請求項1または2に記載の半導体装置の製造方法において、対向部(101)は、対向部(101)のうちの周辺部(102)が半導体素子(20)の一面(21)と隙間(200)を有して対向する部位であって、この周辺部(102)よりも内側の部位(103)は周辺部(102)よりも凹んだ部位とされているものであることを特徴とする。 According to a third aspect of the present invention, in the method of manufacturing a semiconductor device according to the first or second aspect , the opposing portion (101) is configured such that the peripheral portion (102) of the opposing portion (101) is a semiconductor element ( 20) A portion (103) facing the one surface (21) with a gap (200), and a portion (103) inside the peripheral portion (102) is a portion recessed from the peripheral portion (102). It is characterized by being.
それによれば、隙間(200)から侵入して回路部(23)を被覆する樹脂(30)、すなわち保護膜となる樹脂(30)の厚さを確保しやすい。 According to this, it is easy to ensure the thickness of the resin (30) that enters from the gap (200) and covers the circuit portion (23), that is, the resin (30) that becomes the protective film.
また、請求項4に記載の発明では、請求項1ないし3のいずれか1つに記載の半導体装置の製造方法において、隙間規定手段(101、300)により規定される隙間(200)は、フィラー(31)の平均粒径よりも小さいものであることを特徴とする。それによれば、フィラー(31)の侵入防止に好ましい。 According to a fourth aspect of the present invention, in the semiconductor device manufacturing method according to any one of the first to third aspects, the gap (200) defined by the gap defining means (101, 300) is a filler. It is smaller than the average particle diameter of (31). Accordingly, it is preferable for preventing the filler (31) from entering.
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。 In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.
(第1実施形態)
図1は、本発明の第1実施形態に係る半導体装置の概略構成を示す図であり、(a)は概略断面図、(b)は(a)の上視概略平面図である。なお、図1(b)に示される平面図中では、モールド材である樹脂30の外形を一点鎖線で示し、この樹脂30を透過してその内部に位置する構成要素を示している。
(First embodiment)
1A and 1B are diagrams showing a schematic configuration of a semiconductor device according to a first embodiment of the present invention, in which FIG. 1A is a schematic cross-sectional view, and FIG. 1B is a schematic top plan view of FIG. In the plan view shown in FIG. 1B, the outer shape of the
本実施形態の半導体装置は、大きくは、基板10と、一面21側に回路部23を有し、一面21とは反対の他面22側を基板10に対向させた状態で、基板10上に搭載された半導体素子20と、半導体素子20および基板10を封止するモールド材としての樹脂30と、を備える。
The semiconductor device according to the present embodiment is roughly arranged on the
基板10は、たとえばリードフレームのアイランド、ヒートシンク、配線基板などにより構成されている。ここでは、基板10は矩形板状を成している。
The
半導体素子20は、シリコン半導体などよりなり一般的な半導体プロセスにより形成されるものである。ここでは、半導体素子20は、一方の板面である一面21側に回路部23を有し、他方の板面である他面22側を基板10に対向させた状態で、図示しないダイマウント材などにより基板10上に搭載されて固定されている。
The
具体的には、半導体素子20は、ICチップや圧力センサ素子などのセンサチップなどであり、その回路部23は、たとえば精密電源、ダイアフラムなどのセンシング部などである。この回路部23は、半導体素子20の中でも応力に弱い部位であり、応力印加により、回路部特性が変動しやすいものである。
Specifically, the
また、半導体素子20の外側には、リードフレームのリード部分などとして構成されるリード端子40が設けられている。このリード端子40と半導体素子20および基板10とは、たとえば図示しないワイヤボンディングなどにより接続されており、半導体素子20と外部との電気的なやり取りは、リード端子40を介して行われるようになっている。
A
そして、モールド材としての樹脂30は、これら半導体素子20および基板10とともに、リード端子40のインナーリードを封止している。このモールド材としての樹脂30は、一般的なモールド材と同様、絶縁性のフィラー31を含有するエポキシ樹脂などよりなる樹脂である。
The
このようなフィラー31としては、たとえばシリカ、アルミナ、窒化アルミナなどが挙げられる。また、フィラー31の形状は、たとえば球状、フレーク状などをなすものであり、平均粒径がたとえば数十μm程度のものである。
Examples of
ここで、モールド材としての樹脂30は、半導体素子20の一面21における回路部23上の所定領域30aを除いて全体にフィラー31が分布しているものである。ここで、回路部23上の所定領域30aとは、回路部23直上の全体ではなく、回路部23から所定の高さまでの一部の領域である。所定の高さとは、半導体素子20を樹脂30で封止した後に当該樹脂30に含まれるフィラー31による局所応力が半導体素子20の回路部23内の素子に影響を与え難く、当該局所応力による回路部特性の変動を抑制可能な距離を有していれば良い。
Here, the
つまり、この所定領域30a、換言すれば回路部23周りの領域30aはフィラーを含まない樹脂(以下、フィラー不含樹脂という)30aの領域であり、回路部23を被覆して保護する保護膜としてのフィラー不含樹脂30aの領域である。そして、回路部23は、フィラー不含樹脂30aにより被覆され、さらに、その上をモールド材としての樹脂30により封止されている。
That is, the
次に、この半導体装置の製造方法について、図2、図3を参照して述べる。図2、図3は本製造方法を示す工程図であり、図2(a)、(c)、図3はワークを断面的に示しており、図2(b)は図2(a)中の対向部101の概略平面図である。
Next, a method for manufacturing this semiconductor device will be described with reference to FIGS. 2 and 3 are process diagrams showing the present manufacturing method. FIGS. 2 (a), 2 (c), and 3 show the workpiece in cross-section, and FIG. 2 (b) is shown in FIG. 2 (a). It is a schematic plan view of the opposing
まず、図2(a)に示されるように、半導体素子20の他面22側を基板10に対向させた状態で、半導体素子20を基板10上に搭載してなる構造体1を形成する。この構造体1においては、リード端子40と基板10とは、吊りリードなどの連結部やかしめなどにより一体化され、また、リード端子40と基板10とは図示しないボンディングワイヤなどにより接続されている。
First, as shown in FIG. 2A, the
そして、図2(a)に示される構造体配置工程では、樹脂成形用の金型100内に構造体1を配置する。この金型100は、鉄系金属などよりなり、基本的には、一般のトランスファーモールド法に用いられる上型と下型とを合致させ、これら上下型の間に、樹脂30が充填されるキャビティを形成するものである。
Then, in the structure arranging step shown in FIG. 2A, the
さらに、本実施形態の金型100には、金型100内にて回路部23を囲むように設けられる隙間規定手段101が備えられている。この隙間規定手段101は、モールド材としての樹脂30中のフィラー31が回路部23に侵入することなく且つ樹脂30は侵入する大きさの隙間200を規定するものである。
Further, the
ここでは、隙間規定手段は、金型100の一部として半導体素子20の一面21の上方から当該一面21と隙間200を有して対向する対向部101であり、この対向部101は、半導体素子20の一面21に直交方向に移動可能なもの、すなわち当該一面21に向かって引き上げたり、引き下げたりするように移動可能なものである。
Here, the gap defining means is a facing
具体的には、この対向部101は、鉄系金属などよりなる入れ子のようなものであって、金型100の上型に設けられた穴に摺動可能に挿入されたものであり、電動アクチュエータなどにより、図2中の上下方向に移動可能とされている。
Specifically, the facing
この対向部101における半導体素子20の一面21に対向する部位の平面サイズは、回路部23の平面サイズよりも大きいものとされている。そして、金型100に設置完了された構造体1において、半導体素子20の一面21に対向部101を対向させた状態において、対向部101は、回路部23の外郭全体からはみ出して位置するようになっている。
The planar size of the portion of the facing
ここでは、対向部101は、当該対向部101のうちの周辺部102が半導体素子20の一面21と上記隙間200を有して対向する部位であって、この周辺部102よりも内側の部位103は周辺部102よりも凹んだ部位とされているものである。
Here, the facing
ここでは、図2(a)、(b)に示されるように、対向部101は、その周辺部102が矩形枠状をなすロの字型のものとされている。この周辺部102の枠幅は薄いほどよく、当該内側の部位103は、たとえば周辺部102よりも10um以上凹んでいればよい。
Here, as shown in FIGS. 2A and 2B, the facing
そして、構造体配置工程では、この隙間規定手段としての対向部101を、金型100内にて回路部23を囲むように設けた状態とする。具体的には、金型100内に構造体1を設置し、その半導体素子20の一面21に向けて対向部101を下降させる。
In the structure arranging step, the facing
ここで、対向部101の周辺部102を半導体素子20の一面21に、いったん当てた後、上記隙間200の分だけ、対向部101を上昇させることにより、半導体素子20の一面21と対向部101との間に上記隙間200を規定する。
Here, after the
なお、このとき、金型100および対向部101は鉄系金属などよりなるが、半導体素子20に当てる部位、具体的には周辺部102はポリイミド樹脂などの耐熱性樹脂でコーティングなどがされていてもよい。これにより、対向部101が半導体素子20に当たるときの半導体素子20のダメージ緩和が可能となる。
At this time, the
ここで、上記隙間200は、モールド材としての樹脂30中のフィラー31が回路部23に侵入することなく且つ樹脂30は侵入する大きさであるが、フィラー31の平均粒径(たとえば数十μm)以下に設定する。
Here, the
なお、隙間200は、フィラー31の平均粒径より大きくても、フィラー31はベア状態ではなく樹脂30に包み込まれた状態であるから、当該隙間200がフィラー31の平均粒径より多少大きくても実質的には入り込まないものとなりやすい。
Even if the
その後、図2(c)、図3に示されるモールド工程では、この対向部101を設けた状態にて、フィラー31を含有するモールド材としての樹脂30を、金型100内に充填することにより、半導体素子20および基板10を当該樹脂30で封止する。
Thereafter, in the molding process shown in FIGS. 2C and 3, the
このモールド工程において、モールド材としての樹脂30を注入するゲートの位置は金型100のどの位置でもよい。図2(c)に示されるように、当該樹脂30が注入され、対向部101に達すると樹脂30中のフィラー31はその隙間200に入らずに、フィラー31を含まない樹脂30のみが隙間200から回路部23上に注入される。
In this molding process, the position of the gate for injecting the
そして、隙間200から回路部23に侵入した樹脂30にて回路部23を被覆した後、図3に示されるように、対向部101を引き上げて、フィラー31を含有する樹脂30の金型100への充填を続け、回路部23を被覆する樹脂30(上記フィラー不含樹脂30aに相当)を、さらにフィラー31を含有するモールド材としての樹脂30で被覆する。
And after covering the
ここで、図3では、引き上げられた対向部101の周辺部102および内側の部位103ともに、キャビティ内面と同一平面に位置するが、これは、内側の部位103と周辺部102とを別体に摺動可能なものとして構成することにより、容易に実現できる。なお、対向部101としては、内側の部位103と周辺部102とが一体であってもよく、この場合には、図3の状態において、内側の部位103が周辺部102よりも凹んだままであってもよい。
Here, in FIG. 3, both the
本実施形態においても、一般のモールド工程と同様に、金型100は、樹脂30の硬化温度以上とされているので、樹脂30の充填完了後、樹脂30全体の硬化が進行する。そして、この硬化完了すなわちモールド工程の完了に伴い、上記図1に示される本実施形態の半導体装置ができあがる。
Also in this embodiment, since the
ところで、本実施形態によれば、1回のモールド工程により、半導体素子20および基板10の封止が行えるとともに、半導体素子20の中でも応力に弱い回路部23上にはフィラー31を含まない樹脂30(上記フィラー不含樹脂30aに相当)が侵入して当該回路部23を被覆して保護する。
By the way, according to the present embodiment, the
この回路部23を被覆する樹脂30は、フィラー31を含まず且つモールド材としての樹脂材料よりなるものであるから、回路部特性を変動させることなくモールド材としての封止機能を有するものとなる。
Since the
よって、本実施形態によれば、従来のように、回路部の保護膜を形成する塗布などの工程を別途行うことなく、簡略化された工程にて、半導体素子20の回路部23を適切に保護しつつ、フィラー31入りの樹脂30による半導体素子20および基板10の封止を行うことができる。
Therefore, according to the present embodiment, the
また、上記製造方法では、隙間200から侵入した樹脂30にて回路部23を被覆した後、対向部101を引き上げて、回路部23を被覆する樹脂30を、さらにフィラー31を含有する樹脂30で被覆している。
Further, in the above manufacturing method, after covering the
この場合、回路部23の保護膜となる樹脂30とその保護膜上を被覆する樹脂30とが同一の樹脂材料であるから、従来のように保護膜とモールド材とで異種の樹脂材料を使用する場合に比べて、これら両者の密着性に優れ、剥離防止が可能となる。
In this case, since the
また、上記製造方法において、モールド工程では、対向部101を、対向部101以外の金型100の部分よりも高い温度としておき、この状態で隙間200から回路部23に侵入した樹脂30にて回路部23を被覆した後、対向部101を引き上げて、フィラー31を含有する樹脂30の金型100への充填を続けるようにしてもよい。
In the above manufacturing method, in the molding step, the facing
それによれば、隙間200から回路部23に侵入し回路部23を被覆する樹脂30が、先に半硬化もしくは硬化した後に、その上を、フィラー31を含有する樹脂30で被覆することになるから、当該回路部23を被覆する樹脂30にフィラー31が侵入して混ざり合ってしまうのを防止しやすくなる。
According to this, the
ここで、金型100は通常のものと同様に、通電式のヒータなどにより加熱されて所定温度とされるものであるが、ここでは、たとえば対向部101をそれ以外の金型100の部分とは別の通電ヒータを有するものとし、対向部101をそれ以外に比べて大電流で加熱してやればよい。
Here, the
たとえば、一般のモールド工程と同様、金型100は樹脂30の硬化温度(たとえばエポキシ樹脂なら150℃程度)以上の温度(たとえば180℃程度)とするが、さらに対向部101は、プラス10℃(たとえば190℃程度)とする。
For example, as in a general molding process, the
また、対向部101の熱の逃げを抑制するために、対向部101と、対向部101が挿入される金型100部分の上記穴との間に断熱性部材を介在させてもよい。たとえば、ポリイミドなどの耐熱性樹脂よりなる膜を、対向部101の外面または当該穴の内面に設けてやればよい。
Further, in order to suppress the escape of heat from the facing
なお、もちろん、樹脂30の粘性などの条件により、上記したフィラー31の混ざり合いが発生しにくいような場合には、対向部101とそれ以外の金型100の部分とを同一温度としてもよい。
Of course, when the above-described mixing of the
また、上述したが、対向部101は、隙間200を規定する周辺部102と、その内側の凹んだ部位103とを有するので、隙間200から侵入して回路部23を被覆する樹脂30、すなわち保護膜となる上記フィラー不含樹脂30aの厚さ確保が容易となる。
In addition, as described above, the facing
なお、図2では、対向部101は、その周辺部102が矩形枠状をなすロの字型の対向部とされていたが、図4(a)に示されるように、周辺部102が円形枠状をなすもの、いわゆるドーナツ状の対向部101であってもよい。また、図4(b)に示されるように、周辺部も内側の部位も一体の平坦面をなす対向部101でもよい。いずれにせよ、対向部101は、上記隙間200の規定が行えるものであって、その内周に回路部23が入る平面サイズのものであればよい。
In FIG. 2, the facing
また、上記製造方法とは異なり、隙間200から回路部23に侵入した樹脂30にて回路部23を被覆した後、対向部101を引き上げずに、そのままフィラー31を含有する樹脂30の金型100への充填を続け、樹脂30の充填および硬化を完了してもよい。
Further, unlike the above manufacturing method, after the
この場合、完成した半導体装置においては、樹脂30において対向部101の形状に凹んだ凹部が形成されるが、その凹部の底においては、フィラー不含樹脂30aによる回路部23の保護および封止がなされており、問題は無い。
In this case, in the completed semiconductor device, a concave portion is formed in the shape of the facing
(第2実施形態)
図5は、本発明の第2実施形態に係る半導体装置の製造方法を示す工程図であり、(a)、(c)はワークを断面的に示しており、(b)は(a)中の半導体素子20の一面21の概略平面図である。本実施形態は、上記第1実施形態の製造方法に比べて、隙間規定手段300を予め構造体1の半導体素子20側に設けたことが相違するものであり、ここでは、その相違点を中心に述べることとする。
(Second Embodiment)
FIGS. 5A and 5B are process diagrams showing a method of manufacturing a semiconductor device according to the second embodiment of the present invention, wherein FIGS. 5A and 5C show a workpiece in cross section, and FIG. 2 is a schematic plan view of one
図5(a)に示されるように、本実施形態では、モールド材としての樹脂30中のフィラー31が回路部23に侵入することなく且つ樹脂30は侵入する大きさの隙間200を規定する隙間規定手段300を、構造体1における半導体素子20の一面21にて回路部23を囲むように設けている。
As shown in FIG. 5A, in the present embodiment, the
ここでは、隙間規定手段300は、図5(b)に示されるように、回路部23を覆うように半導体素子20の一面21に固定され、網目状をなすとともに当該網目の開口部が隙間200を構成する網目部材300である。なお、図5(b)では、回路部23の表面に識別のため点ハッチングを施してある。
Here, as shown in FIG. 5B, the gap defining means 300 is fixed to the one
具体的には、網目部材は、半導体素子20の一面21に網目状に接続された複数本のボンディングワイヤ300よりなる。これらボンディングワイヤ300は、通常の金やアルミのワイヤボンディングなどにより容易に形成できる。
Specifically, the mesh member is composed of a plurality of
そして、本実施形態の製造方法では、予め網目部材300が形成された構造体1を、金型100に設置する。この場合の金型100は、上記対向部101を持たない一般的なものでよい。
And in the manufacturing method of this embodiment, the
本実施形態の構造体配置工程では、このように金型100に構造体1を設置するだけで、隙間規定手段である網目部材300を、金型100内にて回路部23を囲むように設けた状態とすることができる。
In the structure arranging step of the present embodiment, the
その後、図5(c)に示されるように、本実施形態のモールド工程では、この網目部材300を設けた状態にてフィラー31を含有する樹脂30の金型100への充填を行い、半導体素子20および基板10を樹脂30で封止する。このとき、網目部材300の開口部200すなわち隙間200からは、回路部23にフィラー31は侵入せず、樹脂30のみが侵入する。
Thereafter, as shown in FIG. 5C, in the molding step of the present embodiment, the
そのため、本実施形態においても、回路部23はフィラー不含樹脂で被覆され、その上が更にフィラー31入り樹脂30で封止された構成となる。そして、本製造方法においても、樹脂30の充填および硬化の完了すなわちモールド工程の完了に伴い、半導体装置ができあがる。
Therefore, also in this embodiment, the
このように、本実施形態の製造方法によれば、予め半導体素子20側に隙間規定手段としての網目部材300を設け、その後は通常の金型100を用いた樹脂封止を行えばよいから、金型100を変更することなく一般的なモールド工程に適用できるという利点がある。
Thus, according to the manufacturing method of the present embodiment, the
また、網目部材300をボンディングワイヤ300で形成することで、半導体素子20に対して通常行われるワイヤボンディングにより、隙間規定手段としての網目部材300を形成できるから、工程の簡略化などが期待される。なお、本実施形態の網目部材としては、ボンディングワイヤ300以外にも、たとえば茶漉しのような金網を、半導体素子20の一面21に接着したものとしてもよい。
Further, by forming the
ここで、図6は、上記製造方法により完成した本実施形態の半導体装置の概略断面構成を示す図である。本半導体装置においては、樹脂30中に網目部材300が残って封止されていること以外は、上記図1の半導体装置と同様である。
Here, FIG. 6 is a diagram showing a schematic cross-sectional configuration of the semiconductor device of the present embodiment completed by the above manufacturing method. The semiconductor device is the same as the semiconductor device of FIG. 1 except that the
本半導体装置においても、樹脂30は、半導体素子20の一面21における回路部23上の所定領域30a(フィラー不含樹脂30aに相当)を除いて全体にフィラー31が分布しているものである。
Also in this semiconductor device, the
ここで、網目部材300は、フィラー31の平均粒径よりも小さな隙間としての開口部200を有する網目状をなすことが望ましい。そして、この網目部材300は、半導体素子20の一面21上にて、回路部23とは離れる方向に凸となる形状、具体的には略ドーム状なしており、回路部23を覆うように設けられている。
Here, it is desirable that the
そして、網目部材300の内部が、樹脂30の回路部23上の所定領域30aすなわちフィラー不含樹脂30aとされており、網目部材300の外側はフィラー31入り樹脂30とされている。つまり、樹脂30の所定領域30aは、この網目部材300によって区画されている。
The inside of the
1 構造体
10 基板
20 半導体素子
21 半導体素子の一面
22 半導体素子の他面
23 回路部
30 樹脂
30a フィラー不含樹脂に相当する所定領域
31 フィラー
100 金型
101 隙間規定手段としての対向部
102 対向部の周辺部
103 対向部における周辺部の内側の部位
300 隙間規定手段としての網目部材
DESCRIPTION OF
Claims (4)
絶縁性のフィラー(31)を含有する樹脂(30)を、前記金型(100)内に充填することにより、前記半導体素子(20)および前記基板(10)を前記樹脂(30)で封止するモールド工程を行うことにより製造される半導体装置の製造方法において、
前記構造体配置工程では、前記樹脂(30)中の前記フィラー(31)が前記回路部(23)に侵入することなく且つ前記樹脂(30)は侵入する大きさの隙間(200)を規定する隙間規定手段(101、300)を、前記金型(100)内にて前記回路部(23)を囲むように設けた状態とし、
その後、前記モールド工程では、前記隙間規定手段(101、300)を設けた状態にて前記フィラー(31)を含有する前記樹脂(30)の前記金型(100)への充填を行うものであり、
さらに、前記隙間規定手段は、前記金型(100)の一部として前記半導体素子(20)の前記一面(21)の上方から当該一面(21)と前記隙間(200)を有して対向する対向部(101)であり、
前記対向部(101)は、前記半導体素子(20)の前記一面(21)に直交方向に移動可能なものであり、
前記モールド工程では、前記隙間(200)から前記回路部(23)に侵入した前記樹脂(30)にて前記回路部(23)を被覆した後、前記対向部(101)を引き上げて、前記フィラー(31)を含有する前記樹脂(30)の前記金型(100)への充填を続け、前記回路部(23)を被覆する前記樹脂(30)を、さらに前記フィラー(31)を含有する前記樹脂(30)で被覆することを特徴とする半導体装置の製造方法。 In the semiconductor element (20) having the circuit part (23) on the one surface (21) side, the other surface (22) side opposite to the one surface (21) is opposed to the substrate (10). After the structure placing step of placing the structure (1) formed by mounting (20) on the substrate (10) in the mold (100) for resin molding,
The semiconductor element (20) and the substrate (10) are sealed with the resin (30) by filling the mold (100) with a resin (30) containing an insulating filler (31). In a method for manufacturing a semiconductor device manufactured by performing a molding process,
In the structure arranging step, the filler (31) in the resin (30) does not enter the circuit portion (23), and the resin (30) defines a gap (200) that is large enough to enter. The gap defining means (101, 300) is provided so as to surround the circuit portion (23) in the mold (100),
Then, in the molding step, which performs filling of the said containing said filler (31) in a state in which a gap defining means (101,300) resin (30) the mold to (100) ,
Further, the gap defining means faces the one surface (21) and the gap (200) from above the one surface (21) of the semiconductor element (20) as a part of the mold (100). The opposing part (101),
The facing portion (101) is movable in a direction orthogonal to the one surface (21) of the semiconductor element (20),
In the molding step, the resin part (30) that has entered the circuit part (23) from the gap (200) is covered with the circuit part (23), and then the opposing part (101) is pulled up to form the filler. Filling the mold (100) with the resin (30) containing (31), the resin (30) covering the circuit part (23), and further containing the filler (31) A method for manufacturing a semiconductor device , comprising coating with a resin (30) .
この状態で前記隙間(200)から前記回路部(23)に侵入した前記樹脂(30)にて前記回路部(23)を被覆した後、前記対向部(101)を引き上げて、前記フィラー(31)を含有する前記樹脂(30)の前記金型(100)への充填を続けることを特徴とする請求項1に記載の半導体装置の製造方法。 In the molding step, the facing portion (101) is set to a temperature higher than that of the mold (100) other than the facing portion (101),
In this state, after covering the circuit portion (23) with the resin (30) that has entered the circuit portion (23) from the gap (200), the facing portion (101) is pulled up to fill the filler (31 2. The method of manufacturing a semiconductor device according to claim 1 , wherein the mold (100) is continuously filled with the resin (30) containing).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011035987A JP5720296B2 (en) | 2011-02-22 | 2011-02-22 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011035987A JP5720296B2 (en) | 2011-02-22 | 2011-02-22 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012174912A JP2012174912A (en) | 2012-09-10 |
JP5720296B2 true JP5720296B2 (en) | 2015-05-20 |
Family
ID=46977528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011035987A Expired - Fee Related JP5720296B2 (en) | 2011-02-22 | 2011-02-22 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5720296B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9691637B2 (en) * | 2015-10-07 | 2017-06-27 | Nxp Usa, Inc. | Method for packaging an integrated circuit device with stress buffer |
WO2020202556A1 (en) * | 2019-04-05 | 2020-10-08 | 三菱電機株式会社 | Semiconductor device and manufacturing method thereof |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2940521B2 (en) * | 1997-06-10 | 1999-08-25 | 日本電気株式会社 | Semiconductor device and sealing method therefor |
JP2000174170A (en) * | 1998-12-03 | 2000-06-23 | Sanyo Electric Co Ltd | Semiconductor device |
JP2007066960A (en) * | 2005-08-29 | 2007-03-15 | Seiko Instruments Inc | Semiconductor package, circuit board, and process for manufacturing semiconductor package |
JP2007329311A (en) * | 2006-06-08 | 2007-12-20 | Denso Corp | Electronic component unit and its manufacturing method |
JP4935765B2 (en) * | 2008-06-13 | 2012-05-23 | 株式会社デンソー | Manufacturing method of semiconductor device |
-
2011
- 2011-02-22 JP JP2011035987A patent/JP5720296B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012174912A (en) | 2012-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4369127B2 (en) | Photoelectric element arrangement | |
EP1905077B1 (en) | Semiconductor device | |
US9087924B2 (en) | Semiconductor device with resin mold | |
JP5415823B2 (en) | Electronic circuit device and manufacturing method thereof | |
KR101418397B1 (en) | Semiconductor package, and method for fabricating the same | |
US20040266068A1 (en) | Wire-bonded package with electrically insulating wire encapsulant and thermally conductive overmold | |
US11355423B2 (en) | Bottom package exposed die MEMS pressure sensor integrated circuit package design | |
TWI414028B (en) | Injection molding system and method of chip package | |
KR101059629B1 (en) | Semiconductor Package Manufacturing Method | |
JP5715747B2 (en) | Circuit device and manufacturing method thereof | |
KR102605122B1 (en) | Semiconductor package with air cavity | |
JP5720296B2 (en) | Manufacturing method of semiconductor device | |
TW201349410A (en) | Chip package and chip package assembling method | |
JP5949667B2 (en) | Mold package and manufacturing method thereof | |
EP3207562B1 (en) | Molded package and method of manufacture | |
KR101239117B1 (en) | Power semiconductor package and method for fabricating the same | |
JP2012015192A5 (en) | ||
JP2015106649A (en) | Electronic device | |
JP2012204667A (en) | Semiconductor device | |
JP2710207B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2009252771A (en) | Semiconductor device and method of manufacturing the same | |
JP2023071362A (en) | Liquid discharge head and liquid discharge head manufacturing method | |
JP2013172093A (en) | Semiconductor device and manufacturing method of the same | |
JP2008147267A (en) | Semiconductor device and manufacturing method therefor, and lead frame with radiation board | |
JP2007266386A (en) | Electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140729 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150309 |
|
LAPS | Cancellation because of no payment of annual fees |