JP5715658B2 - コンピュータに安全な動作環境を構築する方法、コンピュータ・プログラムおよびコンピュータ - Google Patents
コンピュータに安全な動作環境を構築する方法、コンピュータ・プログラムおよびコンピュータ Download PDFInfo
- Publication number
- JP5715658B2 JP5715658B2 JP2013100791A JP2013100791A JP5715658B2 JP 5715658 B2 JP5715658 B2 JP 5715658B2 JP 2013100791 A JP2013100791 A JP 2013100791A JP 2013100791 A JP2013100791 A JP 2013100791A JP 5715658 B2 JP5715658 B2 JP 5715658B2
- Authority
- JP
- Japan
- Prior art keywords
- operating system
- computer
- memory
- random access
- access memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 45
- 238000004590 computer program Methods 0.000 title claims description 4
- 230000015654 memory Effects 0.000 claims description 206
- 230000007958 sleep Effects 0.000 claims description 26
- 230000002093 peripheral effect Effects 0.000 claims description 25
- 230000006870 function Effects 0.000 claims description 16
- 230000007704 transition Effects 0.000 claims description 13
- 238000004891 communication Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 8
- 238000012545 processing Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000010365 information processing Effects 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 241000700605 Viruses Species 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006266 hibernation Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4406—Loading of operating system
- G06F9/441—Multiboot arrangements, i.e. selecting an operating system to be loaded
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
- G06F21/572—Secure firmware programming, e.g. of basic input output system [BIOS]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
- G06F21/6209—Protecting access to data via a platform, e.g. using keys or access control rules to a single file or object, e.g. in a secure envelope, encrypted and accessed using a key, or with access control rules appended to the object itself
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/74—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4418—Suspend and resume; Hibernate and awake
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2105—Dual mode as a secondary aspect
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2149—Restricted operating environment
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Health & Medical Sciences (AREA)
- Bioethics (AREA)
- General Health & Medical Sciences (AREA)
- Mathematical Physics (AREA)
- Stored Programmes (AREA)
- Storage Device Security (AREA)
Description
最初に本実施の形態において実現する動作環境を説明する。動作環境は、コンピュータのハードウェアとソフトウェアが構成する。CPUは少なくとも複数のOSを切り換えて動作することができる。動作環境は実装されているOSの数に相当するだけ存在し、一例としてプライマリOSの動作環境とセカンダリOSの2つの動作環境を構築する。コンピュータのそれぞれの動作環境は、コンピュータに異なる特質をもたらす。
図2は、コンピュータ10の本発明の説明に必要な構成の一例を示す機能ブロック図である。図3は、補助メモリ25の構成の一例を説明する機能ブロック図である。図4は、コンピュータ10が搭載するPCIeバス・システムの構成の一例を説明する機能ブロック図である。CPU11には、メイン・メモリ13およびビデオ・カード15が接続されている。一例としてCPU11は、X86アーキテクチャまたはこれと互換性があるマイクロプロセッサとすることができる。
コンピュータ10のバス・システムは、PCIeを基本にして構成されている。図4でCPU11のコア40には、PCIeルート・コンプレックス41が接続されている。PCIeルート・コンプレックス41は3つのポートを備えており、それぞれにメモリ・コントローラ43、PCIeブリッジ42およびビデオ・コントローラ45が接続されている。
図5は、メイン・メモリ13および補助メモリ25に対してBIOS101が設定した物理アドレス空間を説明する図である。PCIeデバイスは、メモリ空間、I/O空間、コンフィグレーション空間およびメッセージ空間の4つのアドレス空間をサポートする。CPUが周辺デバイスにアクセスする方法として一般に、メモリマップドI/O(Memory-mapped I/O)方式とポートマップドI/O(Port-mapped I/O)方式があるが、CPU11はメモリマップドI/O方式を採用する。メモリマップドI/O方式では、CPU11がアクセスする一つの物理アドレス空間にメイン・メモリ13とPCIeコントローラを共存させ、メイン・メモリ13に対するリード/ライト命令(ロード/ストア命令)を周辺デバイスに対するアクセスにも使用することができる。
ACPIの規格では、複数のパワー・ステートが定義されており、コンピュータ10は、パワー・オン状態(S0ステート)、作業内容をメイン・メモリ13に書き込んでメイン・メモリ13の記憶を保持するために必要なデバイスと再起動に必要なデバイスにだけ電力を供給するサスペンド状態(S3ステート)、作業内容をHDD27やその他の不揮発性メモリなどに書き込んで再起動に必要なデバイスにだけ電力を供給するハイバネーション状態(S4ステート)、および再起動に必要なデバイスにだけ電力を供給するソフトオフまたはパワー・オフ状態(S5ステート)のいずれかの状態に移行することができる。本実施の形態では、サスペンド状態のときにセカンダリOS111の動作環境を構成するシステム・コンテキストを補助メモリ25が記憶し、その記憶の維持に必要なデバイスにも電力が供給される。
図6は、コンピュータ10の動作手順を示すフローチャートである。ブロック201でコンピュータ10がパワー・オフ状態のときに、パワー・ボタン33が押下されるとコンピュータ10に電源が供給されてブート・シーケンスを開始する。パワー・オフ状態からの起動をコールド・ブートといい、BIOS101はすべてのPCIeコントローラに対して完全なPOSTを実行する。これに対してサスペンド状態からの起動をウォーム・ブートといい、BIOS101はPOSTの一部を省略したり簡略化したりする。
これまで、補助メモリ25はコンピュータの筐体の内部に装着することを前提にして説明してきたが。補助メモリ25は筐体の表面に形成したコネクタに装着して使用する着脱式とすることができる。図7は、着脱式の補助メモリ300の構成を説明する機能ブロック図である。補助メモリ300が、補助メモリ25と機能的に異なる点は、EEPROMセル・モジュール300e、その動作を制御するR/W回路300dおよび電池300fを追加した点である。着脱式の補助メモリ300は、複数のコンピュータにおいて、それぞれのプライマリOS103の動作環境から隔離された共通のセカンダリOS111の動作環境を実現することができる。
13 メイン・メモリ
25 補助メモリ
31 エンベデッド・コントローラ
43 メモリ・コントローラ
45 ビデオ・コントローラ
47 LPCコントローラ
49 USBコントローラ
51 PCIe規格のメモリ・コントローラ
53 SATAコントローラ
55 イーサネット・コントローラ
91、95 メモリ・アドレス範囲
93、97 PCIeデバイス・アドレス範囲
100 プライマリOSの物理アドレス空間
101 BIOS
103 プライマリOS
150 セカンダリOSの物理アドレス空間
111 セカンダリOS
Claims (22)
- 複数のオペレーティング・システムを実行することが可能なコンピュータであって、
第1のオペレーティング・システムまたは第2のオペレーティング・システムの実行が可能なプロセッサと、
前記第1のオペレーティング・システムをロードする第1のランダム・アクセス・メモリと、
前記第1のランダム・アクセス・メモリとは異なるコントローラに接続され前記第2のオペレーティング・システムをロードする第2のランダム・アクセス・メモリと、
前記コンピュータがサスペンド状態からレジュームする際に、前記第2のオペレーティング・システムをスリープ状態に遷移させながら前記第1のオペレーティング・システムをアクティブ状態に遷移させ、または前記第1のオペレーティング・システムをスリープ状態に遷移させながら前記第2のオペレーティング・システムをアクティブ状態に遷移させるように前記コンピュータを機能させるシステム・ファームウェアと
を有するコンピュータ。 - 前記第2のランダム・アクセス・メモリの動作を制御する第2のコントローラを有し、
前記システム・ファームウェアは、前記第1のオペレーティング・システムをアクティブ状態に遷移させている間に前記第1のオペレーティング・システムによる前記第2のコントローラに対するアクセスを阻止するように機能させる請求項1に記載のコンピュータ。 - 前記第2のコントローラが前記プロセッサに接続されたチップ・セットに組み込まれているメモリ・コントローラである請求項2に記載のコンピュータ。
- 前記システム・ファームウェアは前記コンピュータがパワー・オフ状態からブートする際に前記第2のコントローラに対するアクセスを阻止するように機能させる請求項2または請求項3に記載のコンピュータ。
- 前記第1のランダム・アクセス・メモリの動作を制御する第1のコントローラを有し、
前記システム・ファームウェアは、前記第2のオペレーティング・システムをアクティブ状態に遷移させている間に前記第2のオペレーティング・システムによる前記第1のコントローラに対するアクセスを阻止するように機能させる請求項2から請求項4のいずれかに記載のコンピュータ。 - 前記第1のコントローラが前記プロセッサに組み込まれたメモリ・コントローラである請求項5に記載のコンピュータ。
- 前記システム・ファームウェアは前記コンピュータがサスペンド状態からレジュームする際に前記第1のコントローラに対するアクセスを阻止するように機能させる請求項5または請求項6に記載のコンピュータ。
- 前記コンピュータがサスペンド状態からただちにレジュームする際に前記システム・ファームウェアは、前記第1のオペレーティング・システムと前記第2のオペレーティング・システムの一方がアクティブ状態に遷移し他方がスリープ状態に遷移するように機能させる請求項1から請求項7のいずれかに記載のコンピュータ。
- 複数のオペレーティング・システムを実行することが可能なコンピュータであって、
第1のオペレーティング・システムまたは第2のオペレーティング・システムの実行が可能なプロセッサと
前記第1のオペレーティング・システムを格納するディスク・ドライブと、
前記第1のオペレーティング・システムがロードされる第1のランダム・アクセス・メモリと、
第2のオペレーティング・システムがロードされる第2のランダム・アクセス・メモリを含む着脱式のメモリ・モジュールの接続が可能なインターフェースと、
サスペンド状態からレジュームする際に、前記第2のオペレーティング・システムのメモリ・イメージを前記第2のランダム・アクセス・メモリに維持しながら前記第1のオペレーティング・システムに前記プロセッサの制御権を渡し、または、前記第1のオペレーティング・システムのメモリ・イメージを前記第1のランダム・アクセス・メモリに維持しながら前記第2のオペレーティング・システムに前記プロセッサの制御権を渡すように前記コンピュータを機能させるシステム・ファームウェアと
を有するコンピュータ。 - 前記メモリ・モジュールが前記第2のオペレーティング・システムを格納する不揮発性メモリを含み、前記第2のオペレーティング・システムが前記不揮発性メモリからロードされる請求項9に記載のコンピュータ。
- 前記第2のランダム・アクセス・メモリが不揮発性のメモリ・セルで構成されている請求項9または請求項10に記載のコンピュータ。
- 複数のオペレーティング・システムを実行することが可能なコンピュータであって、
第1のオペレーティング・システムまたは第2のオペレーティング・システムの実行が可能なプロセッサと、
前記第1のオペレーティング・システムをロードする第1のランダム・アクセス・メモリと、
前記第1のランダム・アクセス・メモリとは異なるコントローラに接続され前記第2のオペレーティング・システムをロードする第2のランダム・アクセス・メモリと、
前記第1のオペレーティング・システムおよび前記第2のオペレーティング・システムからアクセスすることが可能な複数の周辺デバイスと、
サスペンド状態からレジュームする際に、前記第1のオペレーティング・システムと前記第2のオペレーティング・システムを一方がアクティブ状態で他方がスリープ状態になるように切り換え、前記第2のオペレーティング・システムがアクティブ状態のときに前記複数の周辺デバイスの中から選択したいずれかの周辺デバイスにアクセスできないように前記コンピュータを機能させるシステム・ファームウェアと
を有するコンピュータ。 - 前記システム・ファームウェアは、前記第1のオペレーティング・システムがアクティブ状態のときに前記第1のオペレーティング・システムから前記第2のランダム・アクセス・メモリにアクセスできないように前記コンピュータを機能させる請求項12に記載のコンピュータ。
- 前記選択した周辺デバイスが、不揮発性の記憶デバイスである請求項12または請求項13に記載のコンピュータ。
- 前記選択した周辺デバイスが、ネットワークに接続するための通信デバイスである請求項12から請求項14のいずれかに記載のコンピュータ。
- 複数のオペレーティング・システムを実行することが可能なコンピュータにおいて前記オペレーティング・システムのメモリ・イメージを保護する方法であって、
システム・ファームウェアが第1のオペレーティング・システムを第1のランダム・アクセス・メモリにロードするように前記コンピュータを機能させるステップと、
システム・ファームウェアが前記第1のオペレーティング・システムのメモリ・イメージを前記第1のランダム・アクセス・メモリに維持しながら第2のオペレーティング・システムを前記第1のランダム・アクセス・メモリとは異なるコントローラに接続された第2のランダム・アクセス・メモリにロードするように前記コンピュータを機能させるステップと、
サスペンド状態からレジュームする際に、前記システム・ファームウェアが前記第2のオペレーティング・システムに前記プロセッサの制御権を渡すように前記コンピュータを機能させるステップと
を有する方法。 - 前記システム・ファームウェアが、前記第2のオペレーティング・システムによる前記第1のランダム・アクセス・メモリに対するチャネルをディスエーブルに設定するステップと、
前記システム・ファームウェアが前記第1のオペレーティング・システムによる前記第2のランダム・アクセス・メモリに対するチャネルをディスエーブルに設定するステップと
を有する請求項16に記載の方法。 - 複数のオペレーティング・システムを実行することが可能な第1のコンピュータが構築した動作環境を複数のオペレーティング・システムを実行することが可能な第2のコンピュータに移転する方法であって、
第2のランダム・アクセス・メモリと不揮発性メモリを含むメモリ・モジュールを前記第1のコンピュータに接続するステップと、
システム・ファームウェアが第1のオペレーティング・システムを第1のランダム・アクセス・メモリにロードするように前記第1のコンピュータを機能させるステップと、
システム・ファームウェアが前記第1のオペレーティング・システムのメモリ・イメージを前記第1のランダム・アクセス・メモリに維持しながら第2のオペレーティング・システムを前記第2のランダム・アクセス・メモリにロードするように前記第2のコンピュータを機能させるステップと、
サスペンド状態からレジュームする際に、前記システム・ファームウェアが前記第1のオペレーティング・システムと前記第2のオペレーティング・システムを一方がアクティブ状態で他方がスリープ状態になるように切り換えるステップと、
前記第2のランダム・アクセス・メモリの記憶を維持しながら前記メモリ・モジュールを前記第1のコンピュータから取り外すステップと、
前記メモリ・モジュールを前記第2のコンピュータに接続するステップと
を有する方法。 - 前記第2のオペレーティング・システムが前記不揮発性メモリに格納されている請求項18に記載の方法。
- 前記第2のオペレーティング・システムの動作環境で生成したデータを前記不揮発性メモリに記憶するステップを有する請求項18または請求項19に記載の方法。
- 複数の周辺デバイスを搭載し複数のオペレーティング・システムを実行することが可能なコンピュータにおいて、安全性を向上した動作環境を構築する方法であって、
システム・ファームウェアが第1のオペレーティング・システムを第1のランダム・アクセス・メモリにロードするように前記コンピュータを機能させるステップと、
前記システム・ファームウェアが第2のオペレーティング・システムを前記第1のランダム・アクセス・メモリとは異なるコントローラに接続された第2のランダム・アクセス・メモリにロードするように前記コンピュータを機能させるステップと、
サスペンド状態からレジュームする際に、前記第1のオペレーティング・システムと前記第2のオペレーティング・システムを一方がアクティブ状態で他方がスリープ状態になるように切り換えるステップと、
前記システム・ファームウェアが前記第2のオペレーティング・システムがアクティブ状態のときに前記複数の周辺デバイスの中から選択したいずれかの周辺デバイスにアクセスできないように前記コンピュータを機能させるステップと
を有する方法。 - 第1のオペレーティング・システムまたは第2のオペレーティング・システムを実行することが可能なプロセッサを備えるコンピュータに、
前記第1のオペレーティング・システムを第1のランダム・アクセス・メモリにロードする機能と、
前記第2のオペレーティング・システムを前記第1のランダム・アクセス・メモリとは異なるコントローラに接続された第2のランダム・アクセス・メモリにロードする機能と、
前記システム・ファームウェアが前記第1のランダム・アクセス・メモリに対するチャネルを閉じて前記第1のランダム・アクセス・メモリが記憶する前記第1のオペレーティング・システムのメモリ・イメージを維持しながら前記第2のオペレーティング・システムに前記プロセッサの制御権を渡す機能と、
前記システム・ファームウェアが前記第2のランダム・アクセス・メモリに対するチャネルを閉じて前記第2のランダム・アクセス・メモリが記憶する前記第2のオペレーティング・システムのメモリ・イメージを維持しながら前記第1のオペレーティング・システムに前記プロセッサの制御権を渡す機能と、
を実現させるためのコンピュータ・プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013100791A JP5715658B2 (ja) | 2013-05-11 | 2013-05-11 | コンピュータに安全な動作環境を構築する方法、コンピュータ・プログラムおよびコンピュータ |
US14/275,008 US9483278B2 (en) | 2013-05-11 | 2014-05-12 | Arrangement for secure independent operating environments in a computer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013100791A JP5715658B2 (ja) | 2013-05-11 | 2013-05-11 | コンピュータに安全な動作環境を構築する方法、コンピュータ・プログラムおよびコンピュータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014219947A JP2014219947A (ja) | 2014-11-20 |
JP5715658B2 true JP5715658B2 (ja) | 2015-05-13 |
Family
ID=51865714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013100791A Active JP5715658B2 (ja) | 2013-05-11 | 2013-05-11 | コンピュータに安全な動作環境を構築する方法、コンピュータ・プログラムおよびコンピュータ |
Country Status (2)
Country | Link |
---|---|
US (1) | US9483278B2 (ja) |
JP (1) | JP5715658B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160055031A1 (en) * | 2014-11-13 | 2016-02-25 | Mediatek Inc. | Dual-System Architecture With Fast Recover And Switching Of Operating System |
US10387652B2 (en) * | 2015-04-17 | 2019-08-20 | Hewlett Packard Enterprise Development Lp | Firmware map data |
JP6706159B2 (ja) * | 2016-06-22 | 2020-06-03 | キヤノン株式会社 | 情報処理装置、及びその制御方法 |
US11010475B1 (en) * | 2016-10-07 | 2021-05-18 | Janus Technologies Inc. | Secure computer with multiple operating systems |
US10564986B2 (en) * | 2016-12-22 | 2020-02-18 | Intel Corporation | Methods and apparatus to suspend and resume computing systems |
WO2018119904A1 (zh) * | 2016-12-29 | 2018-07-05 | 华为技术有限公司 | 一种实现安全操作系统切换的片上系统和方法 |
CN109002402B (zh) * | 2017-06-06 | 2021-08-13 | 佛山市顺德区顺达电脑厂有限公司 | 快速外围组件互连界面卡的初始化方法 |
US10572410B2 (en) * | 2018-01-23 | 2020-02-25 | Qualcomm Incorporated | Function-specific communication on a multi-drop bus for coexistence management |
EP3935492A4 (en) * | 2019-05-17 | 2023-02-08 | Hewlett-Packard Development Company, L.P. | DISABLING SOFTWARE PERSISTENCE |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000076087A (ja) * | 1998-08-28 | 2000-03-14 | Hitachi Ltd | マルチオペレーティングシステム制御方法 |
JP2001256066A (ja) | 2000-02-29 | 2001-09-21 | Internatl Business Mach Corp <Ibm> | コンピュータシステム、オペレーティングシステムの切り替えシステム、オペレーティングシステムの実装方法、オペレーティングシステムの切り替え方法、記憶媒体及びプログラム伝送装置 |
JP2003150379A (ja) * | 2001-11-07 | 2003-05-23 | Inventec Corp | 複数のpdaオペレーティングシステムをメニューを通して起動させる方法 |
JP2003196096A (ja) * | 2001-12-07 | 2003-07-11 | Internatl Business Mach Corp <Ibm> | コンピュータシステム、その起動制御方法及びプログラム |
JP2005011336A (ja) | 2003-05-29 | 2005-01-13 | Matsushita Electric Ind Co Ltd | オペレーティングシステム切り替え可能な情報処理装置 |
TWI279678B (en) * | 2005-09-07 | 2007-04-21 | Mitac Technology Corp | Method for fast switching between different operating systems in computer device with multiple operating systems |
JP4342576B2 (ja) * | 2006-07-25 | 2009-10-14 | 株式会社エヌ・ティ・ティ・ドコモ | 複数オペレーティングシステム切替制御装置及びコンピュータシステム |
US8234506B2 (en) | 2006-10-08 | 2012-07-31 | International Business Machines Corporation | Switching between unsecure system software and secure system software |
WO2008117411A1 (ja) * | 2007-03-27 | 2008-10-02 | Fujitsu Limited | グリッド処理制御装置 |
JP5521824B2 (ja) * | 2010-06-24 | 2014-06-18 | 富士通株式会社 | 情報処理装置及び起動方法 |
US9940283B2 (en) * | 2011-04-11 | 2018-04-10 | Ineda Systems Inc. | Application sharing in multi host computing systems |
WO2013035141A1 (ja) * | 2011-09-05 | 2013-03-14 | Suginaka Junko | 情報処理装置、その起動制御方法、その起動制御プログラム及び外部デバイス |
CN103294545B (zh) * | 2012-02-23 | 2017-07-04 | 纬创资通股份有限公司 | 切换双操作系统的方法以及电子装置 |
US9304543B2 (en) * | 2012-09-27 | 2016-04-05 | Hewlett-Packard Development Company, L.P. | Master mode and slave mode of computing device |
-
2013
- 2013-05-11 JP JP2013100791A patent/JP5715658B2/ja active Active
-
2014
- 2014-05-12 US US14/275,008 patent/US9483278B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014219947A (ja) | 2014-11-20 |
US9483278B2 (en) | 2016-11-01 |
US20140337610A1 (en) | 2014-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5715658B2 (ja) | コンピュータに安全な動作環境を構築する方法、コンピュータ・プログラムおよびコンピュータ | |
US10936303B2 (en) | Secure IoT device update | |
JP5711160B2 (ja) | パスワードを保護する方法およびコンピュータ | |
EP3274788B1 (en) | Technologies for improved hybrid sleep power management | |
JP4695082B2 (ja) | メモリをクリアするように形成されるメモリコントローラを含む、高信頼実行環境を採用するコンピュータシステム | |
KR101920980B1 (ko) | 멀티-운영 체제 디바이스들에 대한 액세스 격리 | |
US8595723B2 (en) | Method and apparatus for configuring a hypervisor during a downtime state | |
US7930576B2 (en) | Sharing non-sharable devices between an embedded controller and a processor in a computer system | |
KR101562973B1 (ko) | 메모리 장치 및 메모리 장치의 동작 방법 | |
US9753739B2 (en) | Operating system management of second operating system | |
JP2008287505A (ja) | 情報処理装置およびレガシーエミュレーション処理停止制御方法 | |
US10715526B2 (en) | Multiple cores with hierarchy of trust | |
KR20010006749A (ko) | 설치된 모든 대용량 저장 장치들의 리부트/파워 온리컨피그레이션을 최종 사용한 컨피그레이션과 동일하게하도록 각각의 대용량 저장 장치의 비휘발성 메모리에시스템 레벨 대용량 저장 컨피그레이션 데이터를 저장하는장치 및 방법 | |
JP2011076134A (ja) | システム管理モードの特権レベルを保護するコンピュータ | |
US9910677B2 (en) | Operating environment switching between a primary and a secondary operating system | |
US7117334B2 (en) | Dynamic node partitioning utilizing sleep state | |
JP5894044B2 (ja) | ハイブリッド・ディスク・ドライブにデータを記憶する方法および携帯式コンピュータ | |
JP5378451B2 (ja) | 起動時の信頼性とpost時間の短縮を図る方法およびコンピュータ | |
JP4403221B2 (ja) | デバイス制御装置、コンピュータ、及び、デバイス制御方法 | |
JP2007172062A (ja) | 情報処理装置およびアクセス制御方法 | |
TW201324155A (zh) | 快閃記憶體儲存系統及其資料保護方法 | |
JP2014531099A (ja) | 動作コンテキストの切り替え | |
JP2011181030A (ja) | コンピュータシステム及びその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150310 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150313 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5715658 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |