JP2011076134A - システム管理モードの特権レベルを保護するコンピュータ - Google Patents
システム管理モードの特権レベルを保護するコンピュータ Download PDFInfo
- Publication number
- JP2011076134A JP2011076134A JP2009223662A JP2009223662A JP2011076134A JP 2011076134 A JP2011076134 A JP 2011076134A JP 2009223662 A JP2009223662 A JP 2009223662A JP 2009223662 A JP2009223662 A JP 2009223662A JP 2011076134 A JP2011076134 A JP 2011076134A
- Authority
- JP
- Japan
- Prior art keywords
- program
- smm
- computer
- code
- bios
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 22
- 238000004590 computer program Methods 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 9
- 230000006870 function Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 102100024383 Integrator complex subunit 10 Human genes 0.000 description 1
- 101710149805 Integrator complex subunit 10 Proteins 0.000 description 1
- GGZVJPRZONQVPC-UHFFFAOYSA-N Smipine Natural products O=CN1CCCCC1C2CCN=C2 GGZVJPRZONQVPC-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006266 hibernation Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
- G06F21/572—Secure firmware programming, e.g. of basic input output system [BIOS]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/74—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2105—Dual mode as a secondary aspect
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Stored Programmes (AREA)
- Storage Device Security (AREA)
Abstract
【解決手段】メイン・メモリのSMRAM領域にSMMコードをロードし、一般領域にビデオBIOSとシステムBIOSをロードする。あらかじめビデオBIOSのハッシュ値を計算し、INT10hのベクタ・アドレスを取得してSMRAMに格納しておく。SMIがアサートされて認証コードが実行され、認証コードがINT10h命令でビデオBIOSを呼び出す際には事前にハッシュ値を計算して正当性を検証し、さらに、ベクタ・テーブルをあらかじめ取得しておいたベクタ・アドレスで書き換えて、INT10h命令で正当なビデオBIOSが実行されるようにする。
【選択図】図5
Description
図1は、本実施の形態にかかるコンピュータ10の主要な構成を示すブロック図である。図1(A)は全体の構成を示し、図1(B)はCPUとSMIに関連する部分的な構成を示す。本明細書の全体に渡って、同一の要素には同一の参照番号を付与する。CPU11は、インテル(登録商標)のX86シリーズのアーキテクチャで構成され、プロテクト・モードに加えてSMMで動作することができる。メモリ・コントローラ・ハブ(MCH)13は、メイン・メモリ15へのアクセス動作を制御するためのメモリ・コントローラ機能、およびCPU11と他のデバイスとの間のデータ転送速度の差を吸収するためのデータ・バッファ機能を含むチップ・セットである。MCHはSMIの発生要因を設定するSMIレジスタ14を含む。
図2は、メイン・メモリ15に本実施の形態の説明に必要なプログラムおよびベクタ・テーブルがロードされた様子を示す図である。メイン・メモリ15には、一般領域とSMRAM領域が定義されている。一般領域101には、BIOS_ROM33に格納されたプログラムおよびHDD25に格納されたオペレーティング・システム(OS)、デバイス・ドライバ、およびアプリケーション・プログラムなどがロードされる。BIOS_ROM33に格納されたプログラムがロードされるメイン・メモリ15の領域に対しては、通常MCH13により書き込み保護が施されているが、本実施の形態では不正プログラムにより書き込み保護が無効にされてプログラムが汚染されたり不正コードが埋め込まれたりする可能性があると想定する。
SMM特権を保護する手順を図3および図4のフローチャートおよび図5のメイン・メモリの状態図に基づいて説明する。ブロック201でコンピュータ10の電源が投入されると、ブロック203でCPU11は、最初にBIOS_ROM33の所定のアドレスにアクセスしてPOSTコード108を実行しブートを開始する。POSTコード108はプロテクト・モードで実行されるが、ブート中に必要に応じてSMIをアサートしてCPU11をSMMで動作させる。POSTコード108は初期の段階でCPU11のレジスタ、MCH13、メイン・メモリ15などの検査と初期化を行い、メイン・メモリ15が利用可能な状態になるとブロック205でBIOS_ROM33のプログラムおよびベクタ・テーブル105を図2に示したようにメイン・メモリ15にロードする。
101…一般領域
103…SMRAM領域
105…ベクタ・テーブル
107…ビデオBIOS
109…システムBIOS
115…認証コード
Claims (14)
- システム管理モードで動作することが可能なプロセッサと、一般領域と前記システム管理モードで使用するSMRAM領域とが定義されたメイン・メモリを有するコンピュータに、
前記SMRAM領域にSMMプログラムをロードし、前記一般領域に第1のプログラムと第2のプログラムとベクタ・テーブルをロードするステップと、
前記SMMプログラムが前記第1のプログラムの基準ハッシュ値を計算して前記SMRAM領域に記憶するステップと、
前記コンピュータがオペレーティング・システムの動作環境で動作したあとに前記SMMプログラムが前記第1のプログラムのハッシュ値を計算して前記基準ハッシュ値と比較するステップと、
前記計算したハッシュ値と前記基準ハッシュ値が一致した場合に前記SMMプログラムが前記第1のプログラムを呼び出すステップと
を有する処理を実行させるコンピュータ・プログラム。 - 前記基準ハッシュ値を計算するステップを、前記コンピュータのブートが完了する前に行う請求項1に記載のコンピュータ・プログラム。
- 前記オペレーティング・システムが動作する前に前記ベクタ・テーブルから取得した前記第1のプログラムを呼び出す割り込みタイプに対応するベクタ・アドレスを前記SMMプログラムが前記SMRAM領域に記憶するステップと、
前記第1のプログラムを呼び出すステップを実行する前に前記第1のプログラムを呼び出す割り込みタイプに対応するベクタ・アドレスを前記SMMプログラムが前記SMRAM領域に記憶したベクタ・アドレスで書き換えるステップと
を有する請求項1または請求項2に記載のコンピュータ・プログラム。 - 前記第1のプログラムを呼び出すステップを実行したあとに、前記第1のプログラムを呼び出す割り込みタイプに対応する前記書き換えられたベクタ・アドレスを前記ベクタ・テーブルに戻すステップを有する請求項3に記載のコンピュータ・プログラム。
- 前記第1のプログラムが前記システム管理モードにおいて前記第2のプログラムを呼び出す命令を実行したときに前記第2のプログラムが実質的な命令コードを実行しないで前記第1のプログラムに戻る命令コードを実行するように前記第2のプログラムを呼び出す割り込みタイプに対応するベクタ・アドレスおよび前記第1のプログラムに戻る命令コードまたはそれらのいずれか一方を前記SMMプログラムが書き換えるステップと、
前記書き換えるステップを実行したあとに前記第1のプログラムが前記システム管理モードにおいて前記第2のプログラムを呼び出すステップと
を有する請求項1から請求項4のいずれかに記載のコンピュータ・プログラム。 - 前記第1のプログラムに戻る命令コードがIRET命令コードである請求項5に記載のコンピュータ・プログラム。
- 前記第2のプログラムを呼び出すステップのあとに書き換えられた前記第2のプログラムを呼び出す割り込みタイプに対応するベクタ・アドレスおよび前記第1のプログラムに戻る命令コードまたはそれらのいずれか一方を書き換える前の状態に戻すステップを有する請求項5または請求項6に記載のコンピュータ・プログラム。
- 前記SMMプログラムがパスワード認証を行うプログラムであり、前記第1のプログラムがビデオ・チップを制御するビデオBIOSであり前記第2のプログラムがシステム情報を提供するシステムBIOSである請求項1から請求項7のいずれかに記載のコンピュータ・プログラム。
- 前記基準ハッシュ値と比較するステップおよび前記第1のプログラムを呼び出すステップを、前記コンピュータがサスペンドからレジュームする間に行う請求項1から請求項8のいずれかに記載のコンピュータ・プログラム。
- システム管理モードで動作することが可能なプロセッサと、
前記プロセッサをシステム管理モードで動作させるためにSMIをアサートするチップ・セットと、
前記SMMプログラムがロードされるSMRAM領域と第1のプログラム、第2のプログラムおよびベクタ・テーブルがロードされる一般領域とが定義されたメイン・メモリとを有し、
前記SMMプログラムは前記コンピュータに、前記第1のプログラムの基準ハッシュ値を計算させ、前記コンピュータがオペレーティング・システムの動作環境で動作したあとで前記チップ・セットが前記SMIをアサートしている間に、前記第1のプログラムのハッシュ値を計算し、該計算したハッシュ値と前記基準ハッシュ値とを比較してから前記システム管理モードで前記第1のプログラムを呼び出す処理を実行させるコンピュータ。 - 前記SMMプログラムは前記コンピュータに、前記オペレーティング・システムが動作する前にベクタ・テーブルから取得した前記第1のプログラムを呼び出す割り込みタイプに対応するベクタ・アドレスを前記SMRAM領域に記憶させ、前記第1のプログラムを呼び出す前に前記SMRAM領域に記憶したベクタ・アドレスを使って前記第1のプログラムを呼び出したときに前記第1のプログラムが呼び出されるように前記ベクタ・テーブルを構成する処理を実行させる請求項10に記載のコンピュータ。
- 前記SMMプログラムは前記コンピュータに、前記第1のプログラムが前記システム管理モードにおいて前記第2のプログラムを呼び出したときに前記第2のプログラムを実質的に実行しないで前記第1のプログラムに戻るように前記第2のプログラムのコードおよびベクタ・アドレスまたはいずれか一方を書き換える処理を実行させる請求項10または請求項11に記載のコンピュータ。
- 前記第1のプログラムが前記SMMプログラムからINT10h命令で呼び出されるビデオBIOSで前記第2のプログラムが前記ビデオBIOSからINT15h命令で呼び出されるシステムBIOSで、前記第2のプログラムのコードがIRET命令コードである請求項12に記載のコンピュータ。
- 前記チップ・セットは前記コンピュータがサスペンド状態からレジュームする際に前記SMIをアサートする請求項13に記載のコンピュータ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009223662A JP5335634B2 (ja) | 2009-09-29 | 2009-09-29 | システム管理モードの特権レベルを保護するコンピュータ |
US12/874,622 US8694794B2 (en) | 2009-09-29 | 2010-09-02 | Method for protecting a privilege level of system management mode of a computer system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009223662A JP5335634B2 (ja) | 2009-09-29 | 2009-09-29 | システム管理モードの特権レベルを保護するコンピュータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011076134A true JP2011076134A (ja) | 2011-04-14 |
JP5335634B2 JP5335634B2 (ja) | 2013-11-06 |
Family
ID=43781594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009223662A Active JP5335634B2 (ja) | 2009-09-29 | 2009-09-29 | システム管理モードの特権レベルを保護するコンピュータ |
Country Status (2)
Country | Link |
---|---|
US (1) | US8694794B2 (ja) |
JP (1) | JP5335634B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013050839A (ja) * | 2011-08-31 | 2013-03-14 | Nec Computertechno Ltd | 情報処理装置、情報処理方法、及び情報処理プログラム |
WO2022203180A1 (ko) * | 2021-03-23 | 2022-09-29 | 삼성전자주식회사 | 뉴럴 네트워크에 대한 해시 인증을 수행하는 전자 장치 및 그 동작 방법 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8819225B2 (en) * | 2010-11-15 | 2014-08-26 | George Mason Research Foundation, Inc. | Hardware-assisted integrity monitor |
TWI467408B (zh) * | 2011-11-15 | 2015-01-01 | Mstar Semiconductor Inc | 嵌入式元件與控制方法 |
US20140274305A1 (en) * | 2013-03-15 | 2014-09-18 | Wms Gaming, Inc. | Smi for electronic gaming machine security and stability |
US9690942B2 (en) * | 2014-10-22 | 2017-06-27 | Hong Fu Jin Precision Industry (Wuhan) Co., Ltd. | SIO device with SPI bus gateway controller for write protection |
DE102015211458A1 (de) * | 2015-06-22 | 2016-12-22 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Absichern einer Programmzählerstruktur eines Prozessorsystems und zum Überwachen der Behandlung einer Unterbrechungsanfrage |
US9996279B2 (en) * | 2015-12-18 | 2018-06-12 | Intel Corporation | Integrity protection for system management mode |
CN108369520B (zh) * | 2016-01-25 | 2022-03-08 | 惠普发展公司,有限责任合伙企业 | 保护基本输入/输出(bios)代码 |
US10747873B2 (en) * | 2016-01-26 | 2020-08-18 | Hewlett-Packard Development Company, L.P. | System management mode privilege architecture |
US11003461B2 (en) * | 2019-03-29 | 2021-05-11 | Dell Products L.P. | Boot process security self-check system |
US11386234B2 (en) * | 2019-12-17 | 2022-07-12 | Nuvoton Technology Corporation | Security systems and methods for integrated circuits |
KR102322887B1 (ko) | 2020-02-05 | 2021-11-05 | 효성중공업 주식회사 | Hvdc 시스템의 프로그램 안전성 확보 방법 및 이를 이용한 hvdc 시스템 |
US12039053B2 (en) | 2021-11-09 | 2024-07-16 | Samsung Electronics Co., Ltd. | Secure processor, operating method thereof, and storage device including same |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000516373A (ja) * | 1997-05-02 | 2000-12-05 | フェニックス テクノロジーズ,リミテッド | 暗号化キーの安全処理のための方法及び装置 |
JP2003271254A (ja) * | 2002-03-08 | 2003-09-26 | Internatl Business Mach Corp <Ibm> | 認証システム、ファームウェア装置、電気機器、及び認証方法 |
JP2007257197A (ja) * | 2006-03-22 | 2007-10-04 | Fujitsu Ltd | 起動検証機能を有する情報処理装置 |
US20090172639A1 (en) * | 2007-12-27 | 2009-07-02 | Mahesh Natu | Firmware integrity verification |
US20090327684A1 (en) * | 2008-06-25 | 2009-12-31 | Zimmer Vincent J | Apparatus and method for secure boot environment |
JP2010157230A (ja) * | 2008-12-30 | 2010-07-15 | Intel Corp | ランタイムインテグリティ検証のための装置及び方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6715074B1 (en) | 1999-07-27 | 2004-03-30 | Hewlett-Packard Development Company, L.P. | Virus resistant and hardware independent method of flashing system bios |
JP3561211B2 (ja) * | 2000-06-27 | 2004-09-02 | 株式会社東芝 | 情報処理装置および不揮発性記憶装置の書き換え制御方法 |
US20050289311A1 (en) * | 2004-06-29 | 2005-12-29 | David Durham | System and method for secure inter-platform and intra-platform communications |
US8806224B2 (en) * | 2005-06-28 | 2014-08-12 | Intel Corporation | Low cost trusted platform |
US7433985B2 (en) * | 2005-12-28 | 2008-10-07 | Intel Corporation | Conditional and vectored system management interrupts |
US8151027B2 (en) * | 2009-04-08 | 2012-04-03 | Intel Corporation | System management mode inter-processor interrupt redirection |
-
2009
- 2009-09-29 JP JP2009223662A patent/JP5335634B2/ja active Active
-
2010
- 2010-09-02 US US12/874,622 patent/US8694794B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000516373A (ja) * | 1997-05-02 | 2000-12-05 | フェニックス テクノロジーズ,リミテッド | 暗号化キーの安全処理のための方法及び装置 |
JP2003271254A (ja) * | 2002-03-08 | 2003-09-26 | Internatl Business Mach Corp <Ibm> | 認証システム、ファームウェア装置、電気機器、及び認証方法 |
JP2007257197A (ja) * | 2006-03-22 | 2007-10-04 | Fujitsu Ltd | 起動検証機能を有する情報処理装置 |
US20090172639A1 (en) * | 2007-12-27 | 2009-07-02 | Mahesh Natu | Firmware integrity verification |
US20090327684A1 (en) * | 2008-06-25 | 2009-12-31 | Zimmer Vincent J | Apparatus and method for secure boot environment |
JP2010157230A (ja) * | 2008-12-30 | 2010-07-15 | Intel Corp | ランタイムインテグリティ検証のための装置及び方法 |
Non-Patent Citations (1)
Title |
---|
JPN6013023193; L. Duflot, O. Grumelard, D. Etiemble: Security Issues Related to Pentium System Management Mode CanSecWest 2006, 200604, The Secretariat-General for National Defence and S * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013050839A (ja) * | 2011-08-31 | 2013-03-14 | Nec Computertechno Ltd | 情報処理装置、情報処理方法、及び情報処理プログラム |
WO2022203180A1 (ko) * | 2021-03-23 | 2022-09-29 | 삼성전자주식회사 | 뉴럴 네트워크에 대한 해시 인증을 수행하는 전자 장치 및 그 동작 방법 |
Also Published As
Publication number | Publication date |
---|---|
US20110078408A1 (en) | 2011-03-31 |
US8694794B2 (en) | 2014-04-08 |
JP5335634B2 (ja) | 2013-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5335634B2 (ja) | システム管理モードの特権レベルを保護するコンピュータ | |
EP1209563B1 (en) | Method and system for allowing code to be securely initialized in a computer | |
JP4823481B2 (ja) | 安全な環境を初期化する命令を実行するシステムおよび方法 | |
JP4793733B2 (ja) | 高インテグリティファームウェア | |
TWI539320B (zh) | 用以執行強制安全政策於作業系統獨立之防毒掃描器上的方法及裝置 | |
KR101263061B1 (ko) | 점대점 상호연결 시스템 상에서의 보안 환경 초기화 명령의실행 | |
US7028149B2 (en) | System and method for resetting a platform configuration register | |
US20150248554A1 (en) | Systems And Methods For Executing Arbitrary Applications In Secure Environments | |
US20090249053A1 (en) | Method and apparatus for sequential hypervisor invocation | |
JP5346608B2 (ja) | 情報処理装置およびファイル検証システム | |
KR20150038574A (ko) | 타겟 디바이스의 능동 모니터링, 메모리 보호 및 무결성 검증을 위한 방법, 시스템 및 컴퓨터 판독 가능 매체 | |
WO2015174512A1 (ja) | 情報処理装置、情報処理監視方法、プログラム、及び記録媒体 | |
US11188321B2 (en) | Processing device and software execution control method | |
KR20220070462A (ko) | 부트로더를 위한 보안 버퍼 | |
Sani et al. | The case for I/O-device-as-a-service | |
JP6204555B1 (ja) | 不揮発性メモリに格納した変数を保護する方法、システム・ファームウェアおよびコンピュータ | |
Vasudevan et al. | Integrity-Protected Micro-Hypervisor on x86 and ARM Hardware Virtualized Platforms | |
Parno et al. | How Do We Make Sense of Platform State? | |
Martin | Attacking disk storage using hypervisor-based malware |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111005 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130521 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130730 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130731 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5335634 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |