JP5713912B2 - Ｅｃｃ符号化されたビットストリームのイレージャー復号化のための方法および装置 - Google Patents

Description

本発明は、バーストエラー環境における、デジタルデータの誤り訂正での符号化および復号化の技術分野に関し、特に、低周波数リダクションデータを含むデジタルデータのイレージャー復号化に関する。

デジタルデータの記憶において、エラーからペイロードデータを保護するために、誤り訂正の符号化は、記録側でチャネルコーディングの前に適用される。それに対応して、誤り訂正の復号化は、読み出し側でチャネルコーディングの後に行われる。いわゆるブロック符号は、誤り訂正符号のうちの広く用いられるクラスの１つである。リード・ソロモン符号は、ブロック符号の一例である。

ランダムエラーに加えて、光学記憶チャネルは、引っかき傷、塵、指紋、気泡、および他の欠陥によって引き起こされる長いバーストエラーに通常悩まされる。バーストエラーに対抗するために、インターリーブされたリード・ソロモン符号が広く用いられている。インターリーブのステップによって、長い列の連続するシンボルを壊すバーストエラーは、後に続くリード・ソロモン符号により十分訂正できるように広い間隔の単一のシンボルエラーへ変換される。

エラーであるシンボルの位置が分かっているならば、ブロック符号の誤り訂正の能力は２倍になることがよく知られている。したがって、実際の誤り訂正のスキームで重要なサブタスクは、「イレージャー」としても知られるそれらのエラーの位置を、予測または検出することである。

バーストエラーの環境におけるイレージャーの検出のため、いわゆる「ピケット・コード」のスキームが、「特許文献１」にて提供されている。そこでは、ユーザデータには、いわゆる「バースト・インジケータ・サブコード（burst indicating subcode）」、つまりＢＩＳフィールドが一定間隔で挿入されている。このアプローチは、バーストエラーを含むデータシーケンスを仮定および意図している。したがって、いずれかの２つの連続的なＢＩＳフィールドがエラーであると判断されるときはいつでも、それらの間のユーザデータはイレージャーであると仮定される。ＢＩＳフィールドおよびユーザデータの配列は図１に示されている。各セクタ内のＢＩＳフィールドは、いわゆるＢＩＳコードワードにグループ化される。ＢＩＳコードワードは、それ自体の非常に強力な誤り訂正符号が提供される。

この知られたイレージャーの検出のスキームは、次の欠点を有すると思われる。
−ＢＩＳフィールドのエラーを各々検出することができず、それは、読み取りおよび復号化されなければならない常に全部のＢＩＳコードワードである。その結果、ＢＩＳフィールドに基づいたイレージャー検出のスキームは、１つのセクタのレイテンシまたは遅延を有している。
−ＢＩＳフィールドを挿入してそれらのエラー保護を加えることは、かなりの冗長オーバヘッドをもたらす。

エラー情報を生成する別のアプローチは、「高密度光学記憶システムの新たな誤り訂正アルゴリズム(A New Error Correction Algorithm for High-Density Optical Storage Systems)」，ＪＪＡＰ−４３−４８６７に開示されている。ここで、列はブロックに分けられる。誤りを検出することができるだけで誤りを訂正しない、内部（ｉ＋１，ｉ，２）ＲＳ符号は、各ブロックのｉ等分に分配された情報バイトに適用される。結果として生じるＲＳ符号パリティバイトは、各ブロックに付加される。シンドロームチェックは、内部ＲＳコードワードの整合性を調べるために用いられる。内部ＲＳコードワード異常を伴うブロックは、イレージャーであると表わされる。このアプローチは、異なる列の間のワードワイズ（wordwise）インターリーブを中止する。代わりに、各内部ＲＳコードワードのシンボルが、列内で対応するブロックに沿って等しく分配される。内部ＲＳコードワードの物理的拡張が小さいので、エラーロケーティング（error locating）ＲＳ符号は必要ない。インターリーブの不在は、レイテンシを減少させる。しかしながら、この「ＪＪＡＰ−４３−４８６７」のアプローチは、追加の冗長性がイレージャー生成のために必要とされるという欠点を有すると考えられる。

よって、改善したイレージャー検出スキームが望まれている。

米国特許第６３７８１００号

www.blu-raydisc.comで公開された技術的な白書「１．Ｂ ＢＤ−Ｒの物理的フォーマット仕様書(Physical Format Specification)」

本発明は、イレージャー検出の基本として、チャネル符号化データストリームに存在する冗長性を用いることを目的としている。本発明の方法においては、イレージャー情報はビットストリームに含まれる冗長性から導出される。冗長性は、例えば他からのいくつかのデータの依存という意味では、一般にデータの制約（constrainedness）に対応する。この種の依存は、破られたとき、データエラーが存在するに違いないリードバック側で、終わることができる。それらからイレージャー情報は、推定または予測することができ、イレージャー検出が可能となる。

本発明において、未公開の「ヨーロッパ特許出願第０７１０７６３０号」のＤＣ制御方法が用いられる場合に特定の冗長性がチャネル符号化データストリーム内に存在すること、およびこの特定の冗長性をイレージャー検出目的のために利用できることが認識される。「ヨーロッパ特許出願第０７１０７６３０号」の方法は、低いけれども良く知られた冗長性を有する、いわゆるＤＣ制御ビットを採用している。したがって、いくつかの前および後のデータビットと共に取得した、各ＤＣ制御ビットパターンをイレージャークルー（clue)として用いることができる。この「ヨーロッパ特許出願第０７１０７６３０号」に応じたＤＣ制御ビットは、ＤＣ制御ビットパターンの１つの実施形態を構成する。本発明の方法においては、ＥＣＣ符号化されたビットストリームがいくつかのそのようなＤＣ制御ビットパターンを含むとき、イレージャー情報はＥＣＣ符号化されたビットストリーム内に含まれたＤＣ制御ビットパターンから導出される。

本発明において利用される冗長性は、全ての可能なビット組み合わせまたはバイナリワード値が「ヨーロッパ特許出願第０７１０７６３０号」に応じた有効なＤＣ制御ビットとは限らないという事実に基づいている。言い換えると、データブロック間に複数のｎ制御ビットが挿入されていると仮定すると、２**ｎの別個（distinct）のワード値の全部のセットは、概念的に細かく分けることができる。
−有効なＤＣ制御ビットパターンを構成するそれらのワード値を含む第１のサブセット、および
−有効なＤＣ制御ビットパターンを構成しないそれらのワード値を含む第２の相補的サブセット。

値が有効なＤＣ制御ビットパターンを構成するバイナリワードを受信することは、チャネルエラーが起きていないことを意味するように合理的に解釈することができる。したがって、それらの値は、「ネガティブクルー(negative clues)」として以下に示される。

それに対応して、値が有効なＤＣ制御ビットパターンを構成しないバイナリワードを受信することは、チャネルエラーが起きたことを意味するように合理的に解釈することができる。したがって、後者の値は「ポジティブクルー(positive clues)」として以下に示される。

全ての別個のワード値の真のサブセットだけが有効なＤＣ制御ビットパターンを構成し、言い換えると、第２のサブセットは空でない。この事実は、ＤＣ制御に向けられたビットストリーム部分が制約されることを示し、言い換えると、それらのビットストリーム部分にいくつかの冗長性が含まれていることを示している。「ヨーロッパ特許出願第０７１０７６３０号」に応じたＤＣ制御の方法においては、全ての別個のワード値の半分以上が低い冗長性に対応する有効なＤＣ制御ビットパターンを構成する。別個のワード値の少数のみが有効なＤＣ制御ビットパターンを構成しない。よって、記憶チャネルにおけるエラーは、度々ネガティブクルーを他のネガティブクルーへ修正する。言い換えると、全てのチャネルエラーは、それらがビットストリームのＤＣ制御ビット部分に影響を与えるとしても、ポジティブクルーを出現させるわけではない。ゆえに、ポジティブクルーを受信することからイレージャーを検出する確率は低く、誤判別が考慮されなければならない。よって、本発明は好ましい拡張として「ブリッジング・ストラテジー（bridging strategy）」を説明する。それは、ビットシーケンスと見なされるポジティブクルー／ネガティブクルーのシーケンスにおける非線形のメジアンフィルタのような後処理として解釈され得る。

本発明は、エラー検出のためにいくつかの追加の冗長性を費やすことなくイレージャー情報を生成することを可能にする。それは、「ヨーロッパ特許出願第０７１０７６３０号」において提案された方法によってＲＬＬ変調のビットストリームに周期的に挿入されたＤＣ制御ビットの本来的な冗長性を利用することによりなされる。本発明によって生成されるイレージャー情報は、使用される唯一のイレージャー情報を構成するシステムにて用いられうる。以下に説明される実施形態の例はそのようなシステムである。

代替として、本発明によって生成されるイレージャー情報を他のソースから導出された他の種類のイレージャー情報の補足として用いることができる。異なるソースから取り込まれている、または異なる方法で生成されている２種類のイレージャー情報を有することは、その２種類のイレージャー情報を統合することによって、例えば、いくつかの種類の多数決でそれらを結合することによって、誤判別を潜在的に検出または除去することができるという利点を提供する。本発明によって生成されるイレージャー情報は、追加のイレージャー情報または補足するイレージャー情報として用いるのに特に適している。なぜならば、その生成は、冗長性挿入を必要としないからである。言い換えると、レートの損失を招くことがないからである。

本発明の実施形態の例は、図面で示され、以下の詳細な説明で更に詳細に説明される。
従来のＢＤピケット・コードを示す図である。これは、「非特許文献１」から引用されている。 本発明に応じた、間欠的なイレージャークルーによるチャネルデータブロックシーケンスへの同期ブロックの再分割を示す図である。 ２ビットのテールデータ、２ＤＣ制御ビット、および２ビットヘッドデータから６ビットのイレージャークルーの形成を示す図である。 ４ビットテールデータ、２ＤＣ制御ビットおよび２ビットヘッドデータから８ビットのイレージャークルーの形成を示す図である。 受信したクルーのシーケンス例および仮定した内在するエラーイベントを示す図である。 分離したポジティブクルーを無視した後の図５のクルーシーケンスを示す図である（ステップ１）。 非分離のポジティブクルーを接続した後の図６のクルーシーケンスを示す図である（ステップ２）。 ポジティブクルーのシーケンスを拡張した後の図７のクルーシーケンスを示す図である（ステップ３）。 イレージャーとしてフラグを立てられているデータの範囲を示す図である（ステップ４）。

デジタルデータの記憶において、チャネル符号化は、チャネル変調としても示されるが、デジタルデータを記憶チャネルの要求に適した信号へ変換するために用いられる。チャネル符号化に用いられる１つのコンセプトは「ＤＣ制御」として示され、信号のスペクトルの低周波数エンドに影響を与える信号処理ステップを含む。記憶媒体に書き込まれている信号が「ＤＣフリー」であるならば、言い換えると、少なくとも平均で、この信号が光学データ記憶の場合に「スペース」と同じほど多くの「ピット」を含む、または磁気データ記憶の場合に「マイナス」と同じほど多くの「プラス」を含むならば、記憶読み出し側での信号の再生成は容易である。信号の低周波数コンテンツはいわゆるＲＤＳ（running digital sum)によってそのコンテキストにおいて測定される。

未公開の「ヨーロッパ特許出願第０７１０７６３０号」は、ＤＣコンテンツ、更にデジタルデータブロックのシーケンスを符号化するチャネルを制御する方法および装置を説明している。データブロックは各々が変化する長さのヘッダ部、本体部、およびテール部に各々再分割される。挿入された制御ビットと共にデータブロックのうちの特定の１つの各テール部、およびデータブロックのうちのそれに続く１つのヘッダ部は、いわゆる制御ブロックにグループ化される。「ヨーロッパ特許出願第０７１０７６３０号」によれば、ヘッダ部およびテール部のサイズは、データブロックの本体部および制御ブロックの独立したＲＬＬ(runlength limited)符号化を可能にするように動的に選択される。「ヨーロッパ特許出願第０７１０７６３０号」に応じた制御ビット挿入は、いわゆる「反転」制御ビットパターンと「保存」制御ビットパターンとの間での選択を含み、その選択によって本体部のＲＤＳ影響力を反転することができる。「ヨーロッパ特許出願第０７１０７６３０号」は、ＤＣコンテンツを最小化するようにその選択を用いることを説明している。

エラーシンボルの位置が知られているならば、ＲＳ符号の誤り訂正の能力を実質的に２倍にできることが良く知られている。したがって、実際の誤り訂正スキームの重要なサブタスクは、「イレージャー」としても知られたそれらのエラー位置を、推定することである。周知のブルーレイディスクフォーマットにおいて、「特許文献１」に基づいたピケット・コードのスキームは、このために用いられる。そこでは、ユーザデータには、いわゆる「バースト・インジケータ・サブコード」、つまりＢＩＳが一定間隔で挿入され、いずれかの２つの連続するエラーＢＩＳフィールド間のユーザデータは、イレージャーと仮定される。

ブルーレイディスクは、ピケット内でエラーシンボルの位置を探すピケット・コードのスキームを用いる。エラーピケット間のイレージャーを表わすためにこの情報を所定の方法で利用することができる。よって、ピケットは、バースト・インジケータ・サブコード、つまりＢＩＳとも呼ばれる。ブルーレイフォーマットにおいて、各ＥＣＣフレームは、第１のピケットが同期ワードによって与えられる４ピケットからなる。

ユーザデータを保護するＲＳ［２４８，２１６，３３］符号の全イレージャー訂正の能力を利用するために、２４のインターリーブされたＲＳ［６２，３０，３３］コードワードは、高い確率でピケット内にてエラーの位置を探すために用いられる。

このスキームの基本的考えは、「特許文献１」から生じている。また、それらは、「デジタルビデオレコーディングのための光ディスクシステム（Optical Disc System for Digital Video Recording）」，ＪＪＡＰ−３９−９１２に公開されている。「特許文献１」は、ピケットコードワードを「クルーワード」と呼び、それは「データを第１のマルチシンボル誤り訂正符号のコードワードに符号化することによって形成される」。ユーザデータＲＳコードワードは「ターゲットワード」と称され、それは「第２のマルチシンボル誤り訂正符号のコードワードに符号化することによって形成される」。共にそれらは、「クルーワードおよびターゲットワードに」および「ワードワイズインターリーブ化およびエラー保護符号化で」分割された「マルチワード情報」と呼ばれる。

このピケット・コードのスキームは、次の欠点を有すると考えられる。
−１つのセクタを表す所定数の列または同期ブロックが受信または復号されない限りイレージャー情報を生成することができない。これは１つのセクタの最小レイテンシという結果となる。
−追加の冗長性がクルーワードの高レベルのエラー保護のために必要とされる。

本発明によれば、読み出したチャネルデータビットのストリーム内のイレージャー情報は、チャネルデータビットのブロック間の周期的に挿入されたエラーの位置を探すクルーの整合性を調べることによって生成される。次に、所定の距離内のエラー指示（ポジティブ）クルー間のブロックはイレージャーされるために宣言される。

クルーは、複数のチャネルデータビットまたは追加の冗長性が与えられた他のサブチャネルデータビットからなる。冗長性は、パリティチェック、ＣＲＣ、またはいずれかの他のエラー検出符号または方法によって、引き起こされうる。また、本来エラー検出を目的とせず、いずれかの他の方法によって引き起こされた、ＤＣ制御ビット挿入のような本来の冗長性は、整合性チェックのために用いられても良い。

注意すべき重要な点は、本発明によれば、エラー検出をすることになる整合性テストは、他のクルーと無関係に各個別のクルーについて行うことができることである。すなわち、多重シンボルクルーワードは存在しない。この特性は、以下で「セルフチェック可能なクルー」として示される。

クルーがセルフチェック可能であり、引き起こされた冗長性が通常低いので、エラー検出の確率も低い。しかし、チャネル異常の長いバースト、すなわち、長いバーストエラーは、おそらく多くのクルーを破損する。よって、バーストの長さが増加すると、それらの少なくともいくつかを検出する確率が増す。２つの互いにすぐ近いポジティブクルーの間に位置されるネガティブクルーは、未検出のエラーによって起こされたと仮定される。ここで、「互いにすぐ近い(close together)」として２つのクルーを考慮するための制限距離は、エラー検出確率およびランダムエラー確率に依存する。この仮定に基づいて、互いにすぐ近いポジティブクルーの間のネガティブクルーが反転され、それにより長いイレージャーを表すポジティブクルーの連続的なシーケンスが生成される。そのバーストが長いほどイレージャー情報の信頼性が高くなる。

実施形態において、チャネルデータビットのストリームは周期的に挿入された同期パターンを介してブロックに分けられると仮定される。更に、エラーバーストによってその同期パターンの破損がおそらく検出されると仮定される。上記の仮定は、イレージャー間隔が各同期ブロック内で独立して宣言されること可能にするが、本発明の原理は仮定のいずれもが有効でなくても適用可能である。

図２に示されるように、実施形態において、同期ブロックは、（ｎ−１）イレージャークルーまたはクルーを介して、ｎのチャネルデータブロックに分けられる。通常、ブロック当たりのチャネルデータビットの数は、クルービットの数よりかなり多くなる。これは、破線によって図２に記号的に示されている。言い換えると、クルービットの数は、いずれかの２つの連続したクルーの間のチャネルデータビットの数よりかなり小さい。

本発明は、クルーの整合性を調べることを通してエラーのバーストを識別することを目的としている。整合性チェック異常を示すポジティブクルーは、イレージャーの間隔を宣言するために用いられる。クルーがセルフチェック可能であることが要求され、すなわち、クルーが破損していてもまたは破損していなくても、クルー自体以外の情報は伝えるために必要とされない。これは、「特許文献１」に説明された方法とは対照的であり、それにおいては、クルーはマルチシンボルコードワードから抽出される。「特許文献１」は、符号化クルーワードからエラーの位置を探すクルーを導出し、したがっていくつかのエラーの位置を探す処理が含まれなければならない。本発明では、クルー位置が知られているので、エラーの位置を探す処理は必要とされない。

追加のエラー検出冗長を保持する長さｙのセルフチェッククルーを、
・ｙの所定のデータビットを用いることにより、
・ｙ−ｚ（サブ）チャネルデータビットをいずれか（ｙ，ｙ−ｚ）エラー検出符号、例えば、単一のパリティチェック、ＣＲＣ等で符号化することにより、構成することができる。システマテック符号の場合には、パリティは先頭に付け加えられているか、または末尾に付け加える。

本発明は、異なるアプローチを用い、そのアプローチではセルフチェッククルーは追加の冗長性を用いないで、代わりにクルーとして、周期的に挿入されたサブチャネルまたは制御構造の本来の冗長性を用いて構成される。本発明の１つの態様によれば、「ヨーロッパ特許出願第０７１０７６３０号」において提供されたようにＤＣ制御ビット挿入の方法によって引き起こされた冗長性は、セルフチェッククルーとして利用される。表１は、「ヨーロッパ特許出願第０７１０７６３０号」に応じた（１，７）ＲＬＬ符号へのＤＣ制御ビットの挿入を示している。ＤＣ制御ブロックのディファレンシャルＲＤＳの反転または保存を生成するために２ＤＣ制御ビットを費やすことの必要性は、データビットの少数の特定の組み合わせのみから生じた。したがって、「ヨーロッパ特許出願第０７１０７６３０号」に応じて選択された、すべての２つのＤＣ制御ビットは、１ビットよりわずかに少ない冗長性を含む。

表１ （１，７）ＲＬＬ符号へ挿入されたときにおける周囲のビット値に対してのＤＣ制御ビット値の依存関係を示す図である。

表１にｃ_iとして示された、その２つのＤＣ制御ビットは、少なくともいくつかの場合、それらの前の２つのテールビット

およびその後の２つのヘッドビット

に依存している。表１のそれらのラインは、簡単な表記法であり、空の表セルは「いずれでもよい(don’t care)」ことを示すと仮定して解釈されるべきである。ここにおいて、

の値または

の値のいずれか、または両方は示されていない。

説明した依存関係を評価することを可能にするために、２つのテールビット、２つのＤＣ制御ビットおよび２つのヘッドビットが６ビットのクルーを生じさせるためにこの順に連結される。「ヨーロッパ特許出願第０７１０７６３０号」によって規定されたように、また表１に示されたように、ＤＣ制御ビットの特定の依存関係を用いて、また「いずれでもよい」セル内に集約された場合を個別にリストにあげて、６ビットワードに対して存在する６４の区別できる値のうちで、３７は有効を示すネガティブクルーであり、２７は無効を示すポジティブクルーであるという結果となる。これは、いずれかのエラーを見つけ出す確率が低いことを意味する。言い換えると、冗長性はクルーに散在する。

表２は６ビットイレージャークルーに対して存在する６４の区別できる値が有効なクルーおよび無効なクルーを構成することを示している。

表２ ６ビットのイレージャークルーに対して存在する６４の区別できる値が有効なクルーおよび無効なクルーを構成することを示す図である。

イレージャークルーとしてＤＣ制御ビットを用いることの利点は、追加の冗長性の挿入を要求しないことであり、したがって、この方法は何らかのレートの損失を受けない。また、表２でその値を調べることまたは同等の動作によって簡単に受け付けた後、直ちにどのクルーもチェックすることができる。

また、ＤＣ制御ビット、およびクルーが、それらの弱いエラー検出能力のために部分的に補償するチャネルデータストリーム内に頻繁に現れることが考慮されなければならない。

２つの前のデータビットに代わって、４つの前のデータビットが考慮されるならば、エラー検出確率をさらに増加させることができる。図４は、イレージャークルー構造の変形を示している。２５６の区別できる８ビットクルー値のうちで、１３３はネガティブクルーを構成し、１２３はポジティブクルーを構成する。表３は結果としてのルックアップテーブルを示しており、すなわちそれは、８ビットイレージャークルーに対して存在する２５６の区別できる値が有効なクルーおよび無効なクルーを構成することを示している。有効、すなわちネガティブクルーは「１」によって示され、無効、すなわちポジティブクルーは「０」によって示されている。

表３ ８ビットイレージャークルーに対して存在する２５６の区別できる値が有効なクルーおよび無効なクルーを構成することを示す図である。

追加または本来の冗長性に基づいたクルーエラー検出能力が低いときはいつも、多くの未検出のクルーが原因であるイレージャーの間隔を識別するためにブリッジング・ストラテジー(bridging strategy)を適用することができる。

以下のブリッジング・ストラテジーは、ポジティブクルーを利用して、イレージャーの間隔を識別する。同期パターンは、高いバーストエラーの検出潜在性および高い信頼性を有する境界クルーとして役に立たせても良い。これは隣接の同期ブロックのクルーと関係なく同期ブロック内のイレージャーを宣言することを可能にする。そうでなければ、スライドウィンドウのアプローチは継続されなければならない。

両方の場合に、以下のストラテジーはステップ毎に適用されても良い。
ステップ１：単一の、すなわち、独立したポジティブクルーを無視する。これにおいては、最も近い他のポジティブクルーへの距離が所定の閾値を越えたならば、ポジティブクルーは独立しているとして考慮されるべきである。それらの独立したポジティブクルーは、ランダムエラーからおそらく生じ、よってネガティブクルーに切り替えられる。ランダムエラー環境においては、仮想的エラーフリー環境においてより小さな閾値距離を適用することが適切であるかもしれない。

ステップ２：独立していないポジティブクルーを接続する。閾値距離より更に互いに離れていない２つのポジティブクルー間の連続的なネガティブクルーのシーケンスは、未検出のバーストエラーのためであると仮定され、よってポジティブクルーに切り替えられる。

ステップ３：マージンによってポジティブクルーのシーケンスを拡張する。連続的なポジティブクルーのシーケンスに隣接する所定の数のネガティブクルーは、ポジティブクルーに切り替えられる。このマージンの大きさは、間違って検出されたクルーと未検出のクルーとの間の所望の比率によって支配される。

ステップ４：ポジティブクルー、およびポジティブクルーの少なくとも一方の側に位置する任意のチャネルデータブロックにイレージャーとしてフラグを立てる。

図５〜図９は、どのようにブリッジング・ストラテジーが適用されるかの例を示している。その例においては、単一のランダムエラーおよびバーストエラーが示されていると仮定される。それらのエラーのため、３つのポジティブ−すなわちエラーを示す−クルーは、図５で左から２番目クルー、６番目クルーおよび９番目クルーにおいて「＋」として示されるように、チャネルビットストリームで識別されていると仮定される。上記のステップ１の閾値距離は、間に２つのクルーを含む３チャネルデータブロックであると仮定される。上記のステップ３のマージンは、１チャネルデータブロックであると仮定される。

ステップ１：独立したポジティブクルーを無視する。図５に「ランダムエラー」として示されたポジティブクルーは、次のポジティブクルーが４チャネルブロック離れているのでネガティブであると宣言され、その距離は３の閾値距離を越える。図５に「バーストエラー」として示された２つのポジティブクルーは、不変のままである。なぜならば、それらの距離はその閾値距離内であるからである。図６は、ステップ１を適用した結果を示している。ランダムエラーに起因したと仮定された独立したクルーが除去されている。

ステップ２：独立していないポジティブクルーを接続する。その２つの残りのポジティブクルー間の間隔における２つのネガティブクルーは、ポジティブクルーに切り替えられる。図７は、ステップ２を適用した結果を示している。６番目のクルーを含むクルーから９番目のクルーを含むクルーまでのポジティブクルーの単一の連続する「ラン（run）」が存在する。

ステップ３：マージンによってポジティブクルーのシーケンスを拡張する。１つのマージンサイズを適用して、そのポジティブランの左右に隣接するクルーがポジティブクルーに切り替えられる。図８は、ステップ３を適用した結果を示している。ポジティブクルーのランは、５番目のクルーを含むクルーから１０番目のクルーを含むクルーまで拡張している。

ステップ４：図９に示されたように、間欠的な６つのポジティブクルーを含む７つのデータブロックは消去されるべきと宣言される。マージンの１拡張の過程でポジティブクルーに切り替えられた最も右のポジティブクルー、すなわち１０番目のクルーが間違った検出すなわち間違ったポジティブクルーを実際に構成することに注意されたい。未検出のクルーはなかった、すなわち間違ったネガティブクルーはなかった。

本発明の一般的な考えは、いずれかの伝送または記憶システムに適用されても良い。ここでエラーはおそらく長いバーストにおいて起こり、および／またはここで受信機またはリードパスは低レイテンシイレージャー情報を活用することができる。

本発明の利点：
−ＤＣ制御ビットからの提案したクルーはセルフチェック可能であり、すなわち他の情報はクルーが起きたかどうかを検出するために必要とされない。
−よって、本来的なレイテンシはない。
−ＤＣ制御ビット、およびそれに基づいたクルーは、より弱いエラー検出能力を部分的に補償する「特許文献１」のＢＩＳよりも度々ユーザデータストリームに散在される。
−発明の方法は、ＤＣ制御に対して何としても必要とされること以上に冗長オーバヘッドなしでイレージャー検出を提供する。

本発明は、バーストエラー環境内において誤り訂正復号化前に、低レイテンシイレージャー情報を有益に生成することを可能にする。低レイテンシイレージャー情報は、以下の理由または目的のために有益であり得る。
・リード・ソロモンのような外部バーストエラー訂正符号が、セクタより小さい長さの列配置のランダムエラー訂正内部ＲＳ符号またはＬＤＰＣ符号等と関連して用いられるならば、長いバーストエラーが内部符号の誤り訂正能力をおそらく越えて、符号化が役に立たないので、内部符号復号化前に利用可能なイレージャー情報を有することは有益である。一方、短いエラーバーストは、イレージャーとして正しくフラグ立てが行われるならば内部符号によってまだ復号化可能であっても良い。
・同期ブロックで補間タイミング回復動作が用いられるならば、イレージャー情報を評価することによって粗い整合性チェックを行うことができる。
・光学的ドライブリードパス内のいずれかの他のタスクが低レイテンシイレージャー情報を利用することができる。

本発明は、クルーを示すエラーからイレージャー間隔を生成するストラテジーを提供する。どんな長さのエラーバーストでも検出することができる。

言い換えると、エラー位置が分かるならば、ブロックの符号の誤り訂正能力を２倍にすることができる。エラー位置検出の従来のアプローチは、エラー位置情報を生成するために評価される追加する専用の冗長データを常に含んでいる。本発明はデータストリームにともかく存在する特定のＤＣ制御ビット３２がどのように用いられ、クルー３１の形でエラー位置情報がそこから導出されるかを目的とし説明している。
［付記１］
ＤＣ制御ビットパターンを含むＥＣＣ符号化されたビットストリームをイレージャー復号化する方法であって、イレージャー情報は前記ＤＣ制御ビットパターンから導出されることを特徴とする方法。
［付記２］
特定の確率で出現する前記ビットストリーム内の特定のシンボルの出現からイレージャーの確率が導出されることを特徴とする付記１に記載の方法。
［付記３］
前記ＤＣ制御ビットパターンは前記ビットストリームから前のデータビットおよび後のデータビットと共に前記ビットストリームのＤＣ制御ビットから形成されることを特徴とする付記１に記載の方法。
［付記４］
非線形フィルタが前記ビットストリームから抽出された前記イレージャー情報に適用されることを特徴とする付記１〜３のいずれかに記載の方法。
［付記５］
前記イレージャー情報は、前記イレージャー復号化に用いられる前に第２のイレージャー情報と統合されることを特徴とする付記１〜４のいずれかに記載の方法。
［付記６］
前記統合は、前記イレージャー情報の対応ビットおよび前記第２のイレージャー情報の対応ビットのうちの多数決によって行われることを特徴とする付記５に記載の方法。
［付記７］
付記１〜６のいずれかに記載の方法を行うために備えられおよび構成されたことを特徴とする装置。

Claims (4)

1. ビットストリームからの前および後のデータビットとともに前記ビットストリームのＤＣ制御ビットから形成されるＤＣ制御ビットパターンを備える、ＥＣＣ符号化されたビットストリームをイレージャー復号化するための方法であって、どの値がネガティブクルーを構成するか及びどの値がポジティブクルーを構成するかを示す表においてクルーの値を調べることにより、前記クルーが破損したかまたは破損していないかを導出するために前記クルー自体以外の情報を必要としない、セルフチェック可能なイレージャークルーとして前記ＤＣ制御ビットパターンを使用するステップを備え、前記イレージャークルーは、ネガティブイレージャークルーがエラーではないことを示し、ポジティブイレージャークルーがエラーの発生を示すイレージャー情報を構成する、前記方法。
2. 前記ビットストリームから抽出される前記イレージャー情報は、
   独立したポジティブクルーを無視するステップと、
   独立していないポジティブクルーを接続するステップと、
   ポジティブクルーのシーケンスを拡張するステップと、
   前記拡張されたポジティブクルーのシーケンス、およびポジティブクルーの少なくとも一方の側に位置する任意のチャネルデータブロックにイレージャーとしてフラグを立てるステップと、
   により後処理される、請求項１に記載の方法。
3. 前記イレージャー情報は、前記イレージャー復号化に用いられる前に第２のイレージャー情報と統合される、請求項１または２に記載の方法。
4. 請求項１乃至３のいずれかに記載の方法を行うために備えられ、構成された、装置。