JP5710385B2 - 超音波スキャンに基づくシリコン貫通配線（ｔｓｖ）におけるボイドの存在の推定 - Google Patents

超音波スキャンに基づくシリコン貫通配線（ｔｓｖ）におけるボイドの存在の推定 Download PDF

Info

Publication number
JP5710385B2
JP5710385B2 JP2011124548A JP2011124548A JP5710385B2 JP 5710385 B2 JP5710385 B2 JP 5710385B2 JP 2011124548 A JP2011124548 A JP 2011124548A JP 2011124548 A JP2011124548 A JP 2011124548A JP 5710385 B2 JP5710385 B2 JP 5710385B2
Authority
JP
Japan
Prior art keywords
teg
tsvs
belonging
board
tsv
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011124548A
Other languages
English (en)
Other versions
JP2012253193A (ja
Inventor
晃啓 堀部
晃啓 堀部
文明 山田
文明 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP2011124548A priority Critical patent/JP5710385B2/ja
Priority to US13/484,347 priority patent/US20120304773A1/en
Publication of JP2012253193A publication Critical patent/JP2012253193A/ja
Application granted granted Critical
Publication of JP5710385B2 publication Critical patent/JP5710385B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/04—Analysing solids
    • G01N29/06—Visualisation of the interior, e.g. acoustic microscopy
    • G01N29/0654—Imaging
    • G01N29/0681—Imaging by acoustic microscopy, e.g. scanning acoustic microscopy
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/04—Analysing solids
    • G01N29/11—Analysing solids by measuring attenuation of acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2291/00—Indexing codes associated with group G01N29/00
    • G01N2291/26—Scanned objects
    • G01N2291/269—Various geometry objects
    • G01N2291/2697—Wafer or (micro)electronic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Pathology (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Acoustics & Sound (AREA)
  • Immunology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)

Description

本発明は、３次元集積化構造中の不良を超音波スキャンによって検出する技術に関し、より具体的には、ボードに配列されているシリコン貫通配線（ＴＳＶ）においてプロセス中に発生してしまう可能性のあるボイドの存在を非破壊的に検出することに関する。
シリコン貫通配線（ＴＳＶ：Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎｅ Ｖｉａ）を用いた３次元集積化技術において、ＴＳＶの不良をプロセスの早い段階において非破壊で検出する技術が必要である。
「ビアラスト法」がＴＳＶの作成方法の一つとして知られている。シリコン貫通配線（ＴＳＶ：Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎｅ Ｖｉａ）は、「ビア」または「バイア」とも呼ばれる。
図１は、ビアラスト法のプロセスの概要を説明する図である。
大雑把な分類として、ビアファースト法やビアミドル法は、素子や配線層が完成するよりも前にビアを形成してしまうものに属する。これに対して、ビアラスト法では、後のプロセスにおいてビアを形成することから、このような名称になっている。
プロセス１において、シリコンウエハなどの半導体のボードが用意される。ボードには素子面の側と非素子面の側とがある。素子面の側には、１μｍ程度の薄いアルミ（または、銅の場合もある、以下同じ。）の層が用意されており、その内部には素子や配線層等が既に形成されている。
図２は、アルミの層を部分的に拡大した図である。
この図２に示すように、アルミの層には例えば、メタル層Ｍ１〜Ｍ７としてアルミ配線層が含まれており、この中に、複数の半導体素子やそれらを結合する配線が用意されている。アルミニウムのパッドがＴＳＶの上またはその付近に用意され、また、アルミニウムのパッドの上に（図２では下の方向に）（典型的には、はんだ）バンプが用意されている。アルミの層は、後に点線のようにＴＳＶが形成されるにあたって、エッチング停止層としても機能する。
再び図１に戻ると、プロセス２において、ボードはガラスなどの支持基板に接着剤によって接着される。
プロセス３において、支持されているボードを、研削して薄化する。ボードは、その厚さがここでは誇張して描かれているが、実際はかなり薄く加工されてそれだけでは剛性が低いものであるため、支持基板で支持しておく必要がある。ビアラスト法のうちでも「バックビア（法）」と呼ばれている方法では、ＴＳＶを形成する前にこのプロセス３のように薄化しておく。
図３は、シリコン貫通配線（ＴＳＶ）を形成するプロセスを示す図である。
プロセス４では、例えばドライエッチングによって、アルミの層まで達する貫通孔をボードに形成する。アルミの層がエッチング停止層としても機能することは既に説明した通りである。ボードを貫通するため「貫通孔」と呼ぶが、片側の開口がアルミの層に塞がれているという状態を捉えると「くぼみ」または「穴」の状態にある。
プロセス５では、貫通孔の内側に、絶縁層（ボードとビアの間の電気的絶縁のため）を形成し、アルミの層に接する絶縁層（ビアの底部）を除去した後、バリア層（ボード材料であるシリコン等への拡散を防止するもの）や、シード層（電気を通すためのもの）等の薄膜層が形成される。
プロセス６では、めっき等のプロセスにより銅（Ｃｕ）等の導電性金属材料によって、開口（非素子面の側）から埋めていく。図の左側の成功例では、めっきがアルミの層にまで達している。一方、図の右側の失敗例では、めっき材料が十分に行き渡らないために、アルミの層まで達しておらず、ボイド（空隙）が生じてしまっている。
これは、めっきプロセスの浴液の不具合等によって発生してしまうものであるが、このような不良のモードは、エッチング停止層とＴＳＶの金属との間の導通を妨げて、ActiveなＴＳＶではなくなってしまう。また、厄介なことに、ボードの開口を覆ってしまっているので、内部に隠れたまま、表面検査では見えない不良として残ってしまう。
また、貫通孔の径（最小５ミクロン径くらい）に対して深さが深い（径：深さ＝１：２あるいはそれ以上の比）と、メッキ液やメッキ液中の銅イオンが貫通孔の奥の方（エッチング停止層）にまで届かない場合があり、こうしたところが空洞として残ってしまう。
また、電気メッキの為のシード層（メッキするときの電気の通り道）は、通常、スパッタ法（真空中で放電を行い、飛び散った金属原子やクラスタを蒸着する）で製膜するが、シード層の不完全性によって、奥の方に十分な電流が流れないことも、ボイドの原因となると考えられる。
再び図１に戻ると、プロセス７において、支持基板が剥離される。
プロセス８において、接着剤が除去される。
プロセス７やプロセス８といった、めっきプロセス直後の早いプロセスの段階で、ウエハ全面における高速・非接触・非破壊検査の内部不良の検出が実現できれば、製造コストの大幅な低減につながる。
しかし、これまで、微細な径をもってさらには微細なピッチで配列されているＴＳＶに対して、このような内部に隠れたままのボイドを検出する適切な方法が知られていなかった。
既存の方法として知られているＸ線検査では、その画像取得に非常に長い時間を要するため、ウエハ全面にわたって検査を行うことは、コストの観点から現実的ではなかった。また、Ｘ線検査では、投射方向の空隙が小さい場合には検出出来ない場合がある。
また、原理的には高い解像度を有する超音波顕微鏡（C-mode Scanning Acoustic Microscope (C-SAM) ）でボイドの存在を観察することは可能であるが、通常、このＴＳＶボイドの上下方向にはバンプ電極や配線層が存在するため、表層の配線やバンプ形状が、「物理的な遮蔽物」として、超音波を散乱させるので、超音波の反射波を利用する超音波顕微鏡では検出が困難であった。
特許文献１は、表面からは情報カード中のどこに埋設されたバーコードが有るか判らないものを、周波数の高い超音波を用いて検出・読み取りをおこなう、ことについて記載している。しかし、シリコン貫通配線（ＴＳＶ）におけるボイドの存在を推定するものではなく、さらには、物理的な遮蔽物が少ないテスト要素グループ（ＴＥＧ）についての考察についても見られない。
特開２０００−８２１２１号公報 （日本国における特許出願の強制的な公開）
本発明は、このような背景技術では解決できていない課題を解決することを目的とするものである。
本発明では、隠れたＴＳＶボイドの有無を検出するために、チップ周辺など、この検出するＴＳＶの上下方向に分解能を低下させる構造物（バンプ電極や配線層）がない場所において、エッチング停止層およびＴＳＶのみのＴＥＧ（Test Element Group）領域を形成し、超音波顕微鏡を用いて隠れたＴＳＶボイドの有無を検出して推定する。
特に微細なＴＳＶ観測においては高解像度を要求されるため、高ＮＡの超音波プローブを用いて、欠陥との観測距離を近づけて観察を行う必要があり、半導体素子面側から観測を行うことが望ましい。また、このＴＥＧによる検査・推定方式では、このＴＥＧに配置されるＴＳＶとして、ActiveなＴＳＶと同じ直径のものの他に、例えば１０％、２０％または４０％程度細い径のものを同時に形成することで推定の精度を向上させる。
また、ＴＳＶの密度はActiveなＴＳＶの最小ピッチと同じピッチのものの他に、例えば１０％、２０％など、小さなピッチのものを同時に形成する。また、このＴＥＧを配置する場所としては、チップ面内の少なくとも１箇所に配置し、特に隣り合うチップが異なるＴＳＶパターンを持つウエハにおいては、ウエハ面内のチップ配置によるめっきレートの差異を考慮し、異なるチップ間の辺の近傍にそれぞれ１箇所以上配置する。
これらＴＥＧ内に配置されるＴＳＶの形状・ピッチおよびチップ内のＴＥＧの配置場所によってウエハの全面におけるボイド発生の推定の検出精度を向上させることもでき、実質的にチップ内のActiveなＴＳＶの不良の発生を高感度で推定することができる。
図１は、ビアラスト法のプロセスの概要を説明する図である。 図２は、アルミの層を部分的に拡大した図である。 図３は、シリコン貫通配線（ＴＳＶ）を形成するプロセスを示す図である。 図４は、本発明であるところの、超音波スキャンに基づいて、シリコン貫通配線（ＴＳＶ）におけるボイドの存在を推定する方法の基本原理を示す図である。 図５は、ボード面にわたってスキャンした結果の超音波画像の例を示す模式図である。 図６は、超音波を音響レンズを用いてボードに焦点をあわせる原理を説明する図である。 図７は、超音波リーダ２０を中心とした、超音波読取りシステム１０のブロック略図である。 図８は、単一のプローブによる走査を示す模式図である。 図９は、超音波の受信部をピエゾ素子のアレイによって実現することを示す模式図である。
［用語の定義］
「超音波」とは、一般的に、人間の耳には聞こえない２０ｋＨｚ以上の周波数の音のことをいい、医学における超音波エコー、洗浄器、魚群探知機、バックソナーなど、様々な技術的な利用がなされている。本発明の実施例でも２０ｋＨｚ以上の周波数を用いることを想定している。複数の異なる周波数の波の成分が含まれたパルス波が用いられる場合もある。
「スキャン」という用語は、検出すべき場所や空間を移動させることをいう。本発明では、ＸＹ方向で示す２次元的範囲にわたって、または、ＸＹＺ方向で示す３次元的範囲にわたって、移動させる。
［超音波の特性］
超音波の第１の特性として、伝播速度が電波などに比べて著しく遅い。伝播速度が速い順に並べると、固体＞液体＞空気 の順となり、伝播媒体そのものの影響が大きい。空中では固体の約１５分の１の速度となる。超音波の伝播速度ｖは、音の周波数とは無関係であって、対象となる物質の密度と弾性率の比で決まり、以下の式（１）で決まる。
伝播速度ｖ（ｍ／秒）＝√弾性率（Ｐａ）／密度（ｋｇ／ｍ３） （１）
超音波の第２の特性として、反射しやすく、例えばガラスなどを透過しない。この反射は、密度差による音響インピーダンスの変化によって生じており、音響インピーダンス（伝播媒体の密度ρ×伝播速度ｖ）の値が大きく異なってくる伝播媒体の境界では、超音波は伝播せずに反射するという性質に基いている。
超音波の第３の特性としては、周波数が高いほど「指向性」があり、減衰が大きいという性質がある。波長に対して振動面の面積が大きいほど、波長が短いほど鋭い指向性が得られる。
超音波の第４の特性としては、人体に対する害が報告されておらず、基本的に安全であるといわれている。実際、今日の産婦人科医療において超音波検査が必要不可欠の検査法になっており、レントゲン検査などとは違って、胎児への影響が全く心配のない安全な検査法であるといわれている。腹部や心臓の診断、小児科などでも広く使われている。
［本発明の説明］
図４は、本発明であるところの、超音波スキャンに基づいて、シリコン貫通配線（ＴＳＶ）におけるボイドの存在を推定する方法の基本原理を示す図である。
複数のＴＳＶが配列されているボードにおいてボイドの存在を推定しようとすると、ボード面にわたって超音波スキャンをすることになる。しかし、この例では、（はんだ）バンプが物理的な遮蔽物として超音波を散乱させてしまい、超音波スキャンによる測定を妨げてしまう。
そこで、これら複数のＴＳＶの中から、テスト要素グループ（ＴＥＧ）に属する単数または複数のＴＳＶを選び出すにあたって、ボード面にわたって超音波でスキャンするべく、このＴＥＧの周囲における物理的な遮蔽物は、このＴＥＧには属していない他のＴＳＶの周囲における物理的な遮蔽物よりも少なく存在している、ように選び出している。
このようにＴＥＧを選び出すことは、ボード上に予め設計して決めておいてよい。装置が自動的（ユーザからの指示を待ち、それをきっかけにしてもよい、以下同じ。）に選び出すという、機械的処理のステップまたはオペレーションとして、柔軟に選び出す対象を変更しながら実行するようにしてもよい。
そして、ＴＥＧに属している少なくとも１つのＴＳＶを、ボード面にわたってスキャンして、そのスキャンした結果に基づいて、ＴＥＧに属していない他のＴＳＶにボイドが存在するであろうと推定すればよい。装置が自動的に推定するという、機械的処理のステップまたはオペレーションとして、柔軟に変更しながら推定の実行をするようにしてもよい。
ちなみに、たとえ物理的な遮蔽物が少ないＴＥＧがボード上に予め設計されていても、後発的に柔軟に、あえて物理的な遮蔽物が多いＴＳＶを検査することもできるであろう。
図５は、ボード面にわたってスキャンした結果の超音波画像の例を示す模式図である。
テスト要素グループ（ＴＥＧ）は、ボード上において、実線または点線の○で囲まれている箇所において、ボードに配列されている複数のＴＳＶからは独立して設けられている。
ボイドのある（と推定される）サンプルでは、右下の４つのＴＳＶによって囲まれたテスト要素グループ（ＴＥＧ）にボイドがあることが検出されている。このような場合、ＴＥＧに属していない他のＴＳＶ（ここでは、４０μｍ±２０μｍのピッチをもって整然と配列されている複数のＴＳＶ）においてもボイドが存在するであろうと推定することができる。
ボイドがない（と推定される）サンプルでは、左上の４つのＴＳＶによって囲まれたテスト要素グループ（ＴＥＧ）にボイドがあることを示す画像が現れていない。
テスト要素グループ（ＴＥＧ）に属している少なくとも１つのＴＳＶの径が、ＴＥＧに属していない他のＴＳＶの径よりも小さい、ように設定すれば、より厳しい基準をＴＥＧに課すことができる。
例えば、このＴＥＧによる検査方式に従えば、ＴＳＶの全数検査をしないでも済むように、このＴＥＧに配置されるＴＳＶはActiveなＴＳＶと同じ直径のものの他に、例えば１０％、２０％または４０％程度細い径のものを同時に形成しておく。
テスト要素グループ（ＴＥＧ）に属しているＴＳＶが複数あって、その配列されているピッチが、ＴＥＧに属していない他のＴＳＶが配列されているピッチよりも狭い、ように設定すれば、より厳しい基準をＴＥＧに課すことができる。
例えば、ＴＳＶの密度はActiveなＴＳＶの最小ピッチと同じピッチのものの他に、例えば１０％、２０％など、小さなピッチのものを同時に形成しておく。
例えば、このＴＥＧを（独立して設けて）配置する場所としては、チップ面内の少なくとも１箇所に配置し、特に隣り合うチップが異なるＴＳＶパターンを持つウエハにおいては、ウエハ面内のチップ配置によるめっきレートの差異を考慮し、異なるチップ間の辺の近傍にそれぞれ１箇所以上配置しておく。
具体的な数値例としては、テスト要素グループ（ＴＥＧ）に属していない他のＴＳＶが、４０μｍ±２０μｍのピッチおよび２５μｍ±１０μｍの径をもって配列されている、ものを示すことができる。もっとも、ボード内では、所定のピッチおよび所定の径をもって配列されており、全てのＴＳＶが同じピッチであるとは限らず、全てのＴＳＶが同じ径であるとは限らない。同じものを均一に作成しようとした場合、ピッチの寸法に比較すると、径の寸法はエッチングのプロセス条件（露光条件など）に影響されやすい傾向があり、径の寸法にはバラツキが生じやすい。
具体的な数値例としては、テスト要素グループ（ＴＥＧ）に属している少なくとも１つのＴＳＶが、１５μｍ〜２０μｍ±１０μｍの径であり、超音波スキャンにはSonoscan製の高開口数（高いＮＡ）を有する高分解能の２３０ＭＨｚ〜４００ＭＨｚプローブを用いる、ものを示すことができる。
スキャンするステップの結果に基づいて、ＴＥＧに属していない他のＴＳＶにボイドが存在するであろうと推定することについては、所定の閾値を超える反射波の強度が検出された場合のみ、ＴＳＶにボイドが存在するであろうと推定するようにしてもよい。
図６は、超音波を音響レンズを用いてボードに焦点をあわせる原理を説明する図である。後述する図９のように、各アレイ状の検出素子の出力を電気的に適切なディレーラインを介して加算することによって、このような音響レンズと同様な集束効果を得ることが出来る。（フェイズド・アレイ）
図７は、超音波リーダ２０を中心とした、超音波読取りシステム１０のブロック略図である。
代表面２２を通して超音波が送信されるように送信部が設けられ、ボード１００において超音波が反射され、代表面２２を通して超音波が受信されるように受信部が設けられている。これら送信部と受信部とはＡＤ／ＤＡ変換回路２４に接続され、ＡＤ／ＤＡ変換回路２４は制御回路２６に接続され、制御回路２６は演算処理回路２８に接続され、演算処理回路２８は画像処理回路２９に接続され、画像処理回路２９はディスプレイ３０に接続される。
例えば、ボード１００の２次元的範囲（ボード面）にわたってスキャンする場合に、制御回路２６によって奥行き方向の情報を分離して取得することができる。また、演算処理回路２８では、ある奥行き寸法の２次元的範囲（ボード面）における超音波の受信の状態と、それとは異なる奥行き寸法の２次元的範囲における超音波の受信の状態とを比較することもできる。
これら比較の結果をＣＲＴ、ＬＣＤ、プラズマなどのディスプレイ３０において表示するにあたっては、例えば、反射される超音波の振幅に比例して濃淡を付けるなどして、超音波の反射が異なっている状態を可視化することが可能となる。図７に示した超音波リーダ２０として、ＡＤ／ＤＡ変換回路２４、制御回路２６、演算処理回路２８、画像処理回路２９のどの部分までを含めるかは、当業者にとって適宜設計可能である。
図８は、単一のプローブによるスキャンを示す模式図である。
単一のプローブの先端から矢印Ｔのように指向性のある超音波が送信されて、ボード１００において矢印Ｒのように反射される。
実証実験としても図８のような走査を採用した。走査型超音波顕微鏡（SAM: Scanning
Acoustic Microscope）を用いて、音響レンズ等によって細く絞った２３０ＭＨｚ〜４００ＭＨｚの超音波（を主成分とする）ビームを、試料に対してＹ方向をずらしながらＸ方向に１次元的にスキャンをして、超音波の送信と反射波の受信とを繰り返すことで、ボード１００の構造を深さ方向に高い分解能で解析することに成功している。
図９は、超音波の受信部をピエゾ素子のアレイによって実現することを示す模式図である。圧電振動子（水晶など）などの電歪振動子の代わりに、磁歪振動子などを使うこともできる。
ピエゾ素子をアレイとして配することで、反射された超音波を２次元的に受信することができる。アレイ状に配置した電気−音響変換素子を用い、各素子に印加する超音波駆動波の位相を制御する事によっても実現することが出来る。この方式は、フェイズド・アレイといわれる。通常、超音波はピエゾ素子のような振動−電圧変換を行う素子で検出する。各アレイ状の検出素子の出力を電気的に適切なディレーラインを介して加算することによって、音響レンズと同様な集束効果を得ることが出来る。
特定のピエゾ素子を、ＴＥＧに属しているＴＳＶに割振られるように選び出しておくこともできる。装置として自動的に選び出すという、機械的処理のステップまたはオペレーションとして、柔軟に変更しながら実行するようにできるであろう。
超音波の第２の特性に従い、超音波は（その箇所まで）送信されてきた液体や空気などの伝播媒体からボードへと移ることになる、このように、リーダ２００の側から超音波を送信し、反射波が帰ってくるまでの時間を、それぞれのＴＳＶの箇所について測定することにより、ボイドの存在、その奥行き寸法、その容積を知ることができる。この原理は、パルスエコー法の原理としても知られている。
また、ボード面にわたってスキャンする方法も、スキャンする方向、スキャンする回数、スキャンをリトライする回数など、予め設計して決めておいてもよい。
スキャンする深さおよびスキャンできる分解能については、スキャンする超音波の周波数と密接な関係がある。高い周波数の超音波を用いると高い分解能による高い解像度が得られるが、その一方で、深い部分まではスキャンすることができないことになる。ＴＥＧに属しているＴＳＶを覆っている部分のアルミ層（部分）をより薄くなるように設定しておけば、検出し易くなると予想される。
また、本発明は、シリコン貫通配線（ＴＳＶ：Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎｅ Ｖｉａ）として説明してきたが、シリコンに限らず、ガリウム砒素、ガリウム燐、ゲルマニウム単体、シリコンゲルマニウムなど、他の半導体に置き換えても広く適用することができる。この点、「シリコン貫通配線（ＴＳＶ）」という用語の意義は広く解釈されるべきである。

Claims (12)

  1. 超音波スキャンに基づいて、シリコン貫通配線（ＴＳＶ）におけるボイドの存在を推定する方法であって、
    複数のＴＳＶが配列されているボードを用意するステップと、
    これら複数のＴＳＶの中から、テスト要素グループ（ＴＥＧ）に属する単数または複数のＴＳＶを選び出すステップであって、ボード面にわたって超音波でスキャンするにあたってこのＴＥＧの周囲における物理的な遮蔽物は、このＴＥＧには属していない他のＴＳＶの周囲における物理的な遮蔽物よりも少なく存在している、この選び出すステップと、
    ＴＥＧに属している少なくとも１つのＴＳＶを、ボード面にわたってスキャンするステップと、
    スキャンするステップの結果に基づいて、ＴＥＧに属していない他のＴＳＶにボイドが存在するであろうと推定するステップと、を有する、
    方法。
  2. ＴＥＧには属していない他のＴＳＶの周囲における物理的な遮蔽物は、はんだバンプである、請求項１に記載の方法。
  3. さらに、はんだバンプの下側に、ボードを覆ってしまうアルミまたは銅のパッドが設けられている、請求項２に記載の方法。
  4. テスト要素グループ（ＴＥＧ）に属しているＴＳＶが複数あって、その配列されているピッチが、ＴＥＧに属していない他のＴＳＶが配列されているピッチよりも狭い、請求項１に記載の方法。
  5. テスト要素グループ（ＴＥＧ）に属している少なくとも１つのＴＳＶの径が、ＴＥＧに属していない他のＴＳＶの径よりも小さい、請求項１に記載の方法。
  6. テスト要素グループ（ＴＥＧ）に属していない他のＴＳＶが、４０μｍ±２０μｍのピッチおよび２５μｍ±１０μｍの径をもって配列されている、請求項１に記載の方法。
  7. テスト要素グループ（ＴＥＧ）に属している少なくとも１つのＴＳＶが、１５μｍ〜２０μｍ±１０μｍの径であり、超音波スキャンに用いる超音波の周波数の主成分が、２３０ＭＨｚ〜４００ＭＨｚである、請求項６に記載の方法。
  8. 面にわたっての超音波スキャンに基づいて、シリコン貫通配線（ＴＳＶ）におけるボイドの存在を推定するために、複数のＴＳＶが配列されているボードであって、
    これら複数のＴＳＶの中から、テスト要素グループ（ＴＥＧ）に属する単数または複数のＴＳＶが選び出されており、ボード面にわたって超音波でスキャンするにあたってこのＴＥＧの周囲における物理的な遮蔽物は、このＴＥＧには属していない他のＴＳＶの周囲における物理的な遮蔽物よりも少なく存在している、
    ボード。
  9. ＴＥＧには属していない他のＴＳＶの周囲における物理的な遮蔽物は、はんだバンプであり、
    さらに、はんだバンプの下側に、ボードを覆ってしまうアルミまたは銅のパッドが設けられている、請求項８に記載のボード。
  10. テスト要素グループ（ＴＥＧ）は、ボード上において、ボードに配列されている複数のＴＳＶからは独立して設けられている、請求項８に記載のボード。
  11. 超音波スキャンに基づいて、シリコン貫通配線（ＴＳＶ）におけるボイドの存在を推定する装置であって、
    用意されるところの、複数のＴＳＶが配列されているボードについて、
    これら複数のＴＳＶの中から、テスト要素グループ（ＴＥＧ）に属する単数または複数のＴＳＶを選び出すことであって、ボード面にわたって超音波でスキャンするにあたってこのＴＥＧの周囲における物理的な遮蔽物は、このＴＥＧには属していない他のＴＳＶの周囲における物理的な遮蔽物よりも少なく存在している、この選び出すことと、
    ＴＥＧに属している少なくとも１つのＴＳＶを、ボード面にわたってスキャンすることと、
    スキャンすることの結果に基づいて、ＴＥＧに属していない他のＴＳＶにボイドが存在するであろうと推定することとを、自動的に実行する、
    装置。
  12. 用意されるところのボードには、ＴＥＧに属している少なくとも１つのＴＳＶを覆ってしまうアルミまたは銅のパッドが設けられている、請求項１１に記載の装置。
JP2011124548A 2011-06-02 2011-06-02 超音波スキャンに基づくシリコン貫通配線（ｔｓｖ）におけるボイドの存在の推定 Expired - Fee Related JP5710385B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011124548A JP5710385B2 (ja) 2011-06-02 2011-06-02 超音波スキャンに基づくシリコン貫通配線（ｔｓｖ）におけるボイドの存在の推定
US13/484,347 US20120304773A1 (en) 2011-06-02 2012-05-31 Estimation of presence of void in through silicon via (tsv) based on ultrasound scanning

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011124548A JP5710385B2 (ja) 2011-06-02 2011-06-02 超音波スキャンに基づくシリコン貫通配線（ｔｓｖ）におけるボイドの存在の推定

Publications (2)

Publication Number Publication Date
JP2012253193A JP2012253193A (ja) 2012-12-20
JP5710385B2 true JP5710385B2 (ja) 2015-04-30

Family

ID=47260664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011124548A Expired - Fee Related JP5710385B2 (ja) 2011-06-02 2011-06-02 超音波スキャンに基づくシリコン貫通配線（ｔｓｖ）におけるボイドの存在の推定

Country Status (2)

Country Link
US (1) US20120304773A1 (ja)
JP (1) JP5710385B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11201702573VA (en) * 2014-09-29 2017-04-27 Manjusha Mehendale Non-destructive acoustic metrology for void detection
JP6546826B2 (ja) 2015-10-08 2019-07-17 株式会社日立パワーソリューションズ 欠陥検査方法、及びその装置
KR20180085119A (ko) 2017-01-17 2018-07-26 삼성전자주식회사 기판 가공 방법 및 그를 이용한 반도체 소자의 제조 방법
CN108760885A (zh) * 2018-06-14 2018-11-06 德淮半导体有限公司 超声波扫描方法和超声波扫描装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62122142A (ja) * 1985-11-21 1987-06-03 Toshiba Corp 半導体基板の検査方法
US6570251B1 (en) * 1999-09-02 2003-05-27 Micron Technology, Inc. Under bump metalization pad and solder bump connections
US6583039B2 (en) * 2001-10-15 2003-06-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a bump on a copper pad
JP2006214996A (ja) * 2005-02-07 2006-08-17 Non-Destructive Inspection Co Ltd 超音波試験方法及び超音波試験装置
JP2008053568A (ja) * 2006-08-25 2008-03-06 Nec Electronics Corp 半導体装置および半導体装置の製造方法
JP2008241646A (ja) * 2007-03-29 2008-10-09 Consortium For Advanced Semiconductor Materials & Related Technologies 膜密着性評価方法
JP5313474B2 (ja) * 2007-09-28 2013-10-09 スパンション エルエルシー 半導体装置およびその製造方法
WO2012054171A2 (en) * 2010-10-20 2012-04-26 Sonix, Inc. Method and apparatus for adjusting the level of a response signal from an ultrasound transducer
EP2444795A1 (en) * 2010-10-22 2012-04-25 DCG Systems, Inc. Lock in thermal laser stimulation through one side of the device while acquiring lock-in thermal emission images on the opposite side

Also Published As

Publication number Publication date
US20120304773A1 (en) 2012-12-06
JP2012253193A (ja) 2012-12-20

Similar Documents

Publication Publication Date Title
JP5710385B2 (ja) 超音波スキャンに基づくシリコン貫通配線（ｔｓｖ）におけるボイドの存在の推定
Mehr et al. An overview of scanning acoustic microscope, a reliable method for non-destructive failure analysis of microelectronic components
TWI768448B (zh) 超音波檢查裝置及超音波檢查方法
US20080022774A1 (en) Imaging thin film structures by scanning acoustic microscopy
CN104815790B (zh) 机电换能器装置和分析物信息获取设备
KR102406801B1 (ko) 초음파 프로브를 이용한 불량 소자 검사방법 및 이를 이용하는 검사장치
JP2018527083A (ja) Ｉｃダイ、プローブ、及び超音波システム
TW201944069A (zh) 超音波檢查裝置及超音波檢查方法
Hartfield et al. Acoustic microscopy of semiconductor packages
JP2007513563A (ja) 高減衰バッキングを備えたｉｃ取り付けセンサを実装する装置及び方法
CN110690137B (zh) 一种晶圆检测设备及晶圆检测方法
Brand et al. Non-destructive assessment of reliability and quality related properties of power electronic devices for the in-line application of scanning acoustic microscopy
Kitami et al. Development of high resolution scanning aeoustie tomograph for advanced LSI packages
US11460447B2 (en) Inspection apparatus
JP2011085392A (ja) 超音波撮像装置
Angelov et al. Identifying of Delamination in Integrated Circuits using Surface Acoustic Microscopy
Colas et al. Large Matrix Array Aperture for 3D Vascular Imaging Capture
Chen et al. Detection of bonding voids in multi-tier stacks with scanning acoustic microscope
Kitami et al. Ultrasonic imaging of microscopic defects to help improve reliability of semiconductors and electronic devices
WO2023096236A1 (ko) 적층형 반도체의 잠재 불량 스크린 장치 및 그 방법
Rajaram et al. Application of B-Scan SAT Mode, an Acoustic Cross Section Technique to Analyze Packaged Components beyond Delamination
Braden et al. Component layout influences on solder joint reliability studied using through life inspection techniques
McPhillips et al. The fabrication and integration of a 15 MHz array within a biopsy needle
De La Cruz et al. Inverted scan transducer mount technique: A cost effective acoustic scanning of IGBT modules for failure analysis
JP7175679B2 (ja) 超音波プローブ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150304

R150 Certificate of patent or registration of utility model

Ref document number: 5710385

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees