JP2008241646A - 膜密着性評価方法 - Google Patents
膜密着性評価方法 Download PDFInfo
- Publication number
- JP2008241646A JP2008241646A JP2007086269A JP2007086269A JP2008241646A JP 2008241646 A JP2008241646 A JP 2008241646A JP 2007086269 A JP2007086269 A JP 2007086269A JP 2007086269 A JP2007086269 A JP 2007086269A JP 2008241646 A JP2008241646 A JP 2008241646A
- Authority
- JP
- Japan
- Prior art keywords
- film
- cut
- evaluation method
- forming step
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Formation Of Insulating Films (AREA)
- Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
Abstract
【課題】信頼性が高い膜密着性評価方法を提供することである。
【解決手段】樹脂で覆われた状態の膜の基板に対する密着性を評価する方法であって、前記基板上に前記膜を設ける成膜工程と、前記成膜工程で設けられた膜に切目を形成する切目形成工程と、前記切目形成工程の後、前記膜を前記樹脂で覆う樹脂封止工程と、前記樹脂封止工程で得られた試料を所定の条件下に置き、非破壊検査装置を用いて前記切目が形成されている膜の剥離具合を測定する測定工程とを具備する。
【選択図】なし
【解決手段】樹脂で覆われた状態の膜の基板に対する密着性を評価する方法であって、前記基板上に前記膜を設ける成膜工程と、前記成膜工程で設けられた膜に切目を形成する切目形成工程と、前記切目形成工程の後、前記膜を前記樹脂で覆う樹脂封止工程と、前記樹脂封止工程で得られた試料を所定の条件下に置き、非破壊検査装置を用いて前記切目が形成されている膜の剥離具合を測定する測定工程とを具備する。
【選択図】なし
Description
本発明は膜密着性(剥離耐性)評価方法に関する。特に、半導体素子における膜の密着性評価方法に関する。中でも、所謂、Low−k膜と言った機械的強度が比較的脆弱な多孔質性材料の膜(層間絶縁膜や配線間絶縁膜)の密着性評価方法に関する。
様々な分野で使用される半導体素子(装置)の信頼性を確保する為に、実際に使用される環境を模した環境下(或いは、それ以上の過酷な環境下)に半導体素子(装置)を置き、この条件下での性能評価試験が行われている。中でも、耐湿性や高温・低温といった実使用条件における半導体デバイスの挙動については、パッケージングされた条件下での半導体デバイスの特性を調べることが大事である。例えば、半導体デバイスを構成する膜と封止樹脂材との界面における剥離特性を調べることは、半導体デバイスの信頼性を確保する上で重要である。
ところで、近年、半導体デバイスの高速化・低消費電力化の要求から、配線材料として低抵抗の銅が、又、配線間容量低減の為に比誘電率の低い絶縁膜材料が用いられるようになって来ている。この絶縁膜の比誘電率を低くする手段として、今日では、絶縁膜中に空孔(ポア)を形成する技術が主流になっている。しかしながら、内部に空孔が形成された絶縁膜(Low−k膜)は、それだけ脆弱なものとなる。かつ、密着性も当然に劣ったものとなっている。
よって、半導体デバイスの信頼性の確保の為には、密着性が悪く脆弱なLow−k膜の特性を十分に把握しなければならない。特に、半導体デバイスは封止樹脂でパッケージされていることが多いことから、このパッケージング状態にて密着性が悪く脆弱なLow−k膜の特性を十分に把握しなければならない。
さて、膜の密着性の評価方法として、例えば特開2000−338024号公報に提案の技術が知られている。すなわち、金属片に対し1カ所で1平方センチメートル以上の金属メッキを少なくとも1カ所以上施し、これを封止材でトランスファー成形し、金属メッキ面との剥離を超音波探傷器で観察する手法が提案(特開2000−338024号公報)されている。
特開2000−338024号公報
しかしながら、上記提案の手法では、例えばLow−k膜の如きの膜の特性を十分に調べることが出来ないことが判って来た。すなわち、上記提案の手法を用いてLow−k膜の密着性・剥離性を調べたのであるが、密着性が十分と思われるケースでも支障の起きているケースが縷々見出されることが判って来たのである。
従って、上記提案の手法では、十分な信頼性が確保できなかった。
又、上記手法では、何所の個所から特に剥離が起き易いかの知見を得ることも出来なかった。
よって、本発明が解決しようとする課題は、本当に、信頼性が高い膜密着性評価方法を提供することである。又、何所の個所から剥離が起き易いかの知見を得ることが出来る膜密着性評価方法を提供することである。
本発明者は、上記の問題点についての検討を鋭意推し進めて行く中に、半導体デバイスにおける膜の密着性は、例えば1cm2の如きの面積を持つ膜の密着性を調べた場合、その0.99cm2の箇所で問題が無くても、残り0.01cm2の箇所で密着性に問題が有れば、その時には、何れ問題が起きるであろうことの啓示を得るに至った。
すなわち、半導体基板上に設けられた膜は一つであっても、その膜全体が同一の密着性を持つものでも無く、密着性が良い箇所も有れば密着性が悪い箇所も有り、従ってそのことを前提にして評価しなければならないことに気付くに至ったのである。
つまり、このような場合には、サンプル数を数多く用意して評価しても、その細部についての特性を評価することにはならず、信頼性が高い評価は得られないことが判って来た。特に、ポア構造である為、密着性が乏しいLow−k膜のような場合には、サンプル数を多くしても、信頼性が高い評価は得られないことが判って来た。
そこで、上記知見を基にして更なる検討を推し進めて行く中に、一つの膜に多数の切目を形成しておけば、何所の個所が剥離を起こし易いのか、又、密着力が弱い個所における密着性は、切目によって、その周囲の密着力でカバーされることも無くなり、密着性を正しく評価できるであろうと言う啓示を得るに至った。
上記知見を基にして本発明が達成されたものである。
すなわち、前記の課題は、樹脂で覆われた状態の膜の基板に対する密着性を評価する方法であって、
前記基板上に前記膜を設ける成膜工程と、
前記成膜工程で設けられた膜に切目を形成する切目形成工程と、
前記切目形成工程の後、前記膜を前記樹脂で覆う樹脂封止工程と、
前記樹脂封止工程で得られた試料を所定の条件下に置き、非破壊検査装置を用いて前記切目が形成されている膜の剥離具合を測定する測定工程
とを具備することを特徴とする膜密着性評価方法によって解決される。
すなわち、前記の課題は、樹脂で覆われた状態の膜の基板に対する密着性を評価する方法であって、
前記基板上に前記膜を設ける成膜工程と、
前記成膜工程で設けられた膜に切目を形成する切目形成工程と、
前記切目形成工程の後、前記膜を前記樹脂で覆う樹脂封止工程と、
前記樹脂封止工程で得られた試料を所定の条件下に置き、非破壊検査装置を用いて前記切目が形成されている膜の剥離具合を測定する測定工程
とを具備することを特徴とする膜密着性評価方法によって解決される。
特に、樹脂で覆われた状態の半導体素子における膜の基板に対する密着性を評価する方法であって、
前記基板上に前記膜を設ける成膜工程と、
前記成膜工程で設けられた膜に切目を形成する切目形成工程と、
前記切目形成工程の後、前記膜を前記樹脂で覆う樹脂封止工程と、
前記樹脂封止工程で得られた試料を所定の条件下に置き、非破壊検査装置を用いて前記切目が形成されている膜の剥離具合を測定する測定工程
とを具備することを特徴とする膜密着性評価方法によって解決される。
前記基板上に前記膜を設ける成膜工程と、
前記成膜工程で設けられた膜に切目を形成する切目形成工程と、
前記切目形成工程の後、前記膜を前記樹脂で覆う樹脂封止工程と、
前記樹脂封止工程で得られた試料を所定の条件下に置き、非破壊検査装置を用いて前記切目が形成されている膜の剥離具合を測定する測定工程
とを具備することを特徴とする膜密着性評価方法によって解決される。
又、上記の膜密着性評価方法であって、切目形成工程は、該切目形成工程によって分割される分割片が10個以上となるよう切目が形成される工程であることを特徴とする膜密着性評価方法によって解決される。又、上記の膜密着性評価方法であって、切目形成工程は、該切目形成工程によって分割される分割片の各々の面積が分割前の面積の1/10以下の大きさとなるよう切目が形成される工程であることを特徴とする膜密着性評価方法によって解決される。特に、上記の膜密着性評価方法であって、切目形成工程は、縦・横方向に各々4〜30本の割合で切目が形成されて矩形状の分割片が形成される工程であることを特徴とする膜密着性評価方法によって解決される。
又、上記の膜密着性評価方法であって、切目形成工程はレーザによって切目が形成される工程であることを特徴とする膜密着性評価方法によって解決される。
本発明によれば、膜の何所から剥離し易いのか、かつ、膜の密着性を細かく知ることが出来、信頼性に富む評価が出来る。特に、定量的で正確な評価が出来る。
本発明の膜密着性(剥離性)評価方法は、樹脂で覆われた状態の膜の基板に対する密着性を評価する方法である。特に、半導体素子における膜の密着性を評価する方法である。そして、基板上に膜を設ける成膜工程を有する。この成膜工程で設けられた膜に切目を形成する切目形成工程を有する。この切目形成工程の後、膜を樹脂で覆う樹脂封止工程を有する。そして、前記樹脂封止工程で得られた試料を所定の条件下に置き、非破壊検査装置(例えば、超音波映像装置(SAT:Scanning
Acoustic Tomography))を用いて前記切目が形成されている膜の剥離具合を測定する測定工程を有する。
Acoustic Tomography))を用いて前記切目が形成されている膜の剥離具合を測定する測定工程を有する。
上記切目形成工程は、該切目形成工程によって分割される分割片が10個以上となるよう切目が形成される工程である。或いは、該切目形成工程によって分割される分割片の各々の面積が分割前の面積の1/10以下の大きさとなるよう切目が形成される工程である。特に、縦・横方向に各々4〜30(特に、10以上。25以下。)本の割合で等間隔に切目が形成されて矩形状の分割片が碁盤目状に規則性を持って形成される工程である。尚、分割片の形状としては、例えばn(nは3以上の整数)角形であるが、好ましくは四角形、特に正方形である。すなわち、特に好ましくは正方形の分割片が数多く形成される工程である。特に好ましくは100個〜900個に分割される工程である。これは、分割片の数が少な過ぎると、本発明の目的が達成されず、逆に、分割片の数が多くなり過ぎると、例えばSATによる剥離数のカウントが難しくなるからである。
上記切目形成工程はレーザによって切目が形成される工程である。切目形成には、例えば従来からのダイサー等の機械的手段を用いることも出来る。しかしながら、ダイサー等の機械的手段を用いた場合、切断(切目)面に微小なクラックが生じ、これが剥離のきっかけとなる恐れが有るので、切断に際して機械的・熱的な負荷が小さな手段を採用することが好ましい。例えば、フォトリソグラフ技術によるドライエッチング、或いはYAGレーザ、YVO4レーザ、紫外線レーザ(波長355nmの紫外線レーザ)や赤外線レーザを用いるレーザ手段が好ましい。
尚、試料を一つのウェハから切り出す場合、調べようとする膜は上記の如くのレーザ手段で切断した後、そして目的とする膜の下層膜も、レーザグルービングの如く、損傷無く切り離し、そして通常のダイシングでシリコン基板を切断するようにしても良い。
以下、更に具体的に説明する。
図1は本発明の実施形態になる樹脂による封止前の試料の平面図、図2は樹脂による封止後の図1中A−A’線での端面図、図3及び図4は所定の環境下に前記試料を置き、そしてSATで観察した結果の模式図である。
図1は本発明の実施形態になる樹脂による封止前の試料の平面図、図2は樹脂による封止後の図1中A−A’線での端面図、図3及び図4は所定の環境下に前記試料を置き、そしてSATで観察した結果の模式図である。
図1,2に示される通り、基板(ウェハ)上には評価しようとする膜1が形成されている。例えば、比誘電率が2.9のポア構造のLow−k膜(評価しようとする材料の膜)1がウェハ2上に設けられている。尚、この膜は単層膜に限られるものでは無く、半導体デバイスにおける場合と同様に積層膜であっても良い。と言うよりも、半導体デバイスにおける膜の密着性を調べる場合には、対象となる半導体デバイスの膜構造と同様な積層膜構造であることが好ましい。そして、上記膜1に対して、図1,2に示される通り、レーザ手段で碁盤目状の切目3が形成される。又、ウェハ2から一個のチップがレーザグルービングの手段で切り出される。
この後、一個のチップをインターポーザ4上に載せ、そして所定の樹脂5で封止する。尚、封止に際して、切目(隙間)3の幅は極めて小さなものであるから、封止樹脂5が切目(隙間)に侵入することは無い。つまり、切目3で区分けされた個所は、各々、独立状態に在ると言うことが出来る。
さて、図2のように構成された試料が所定の環境下(例えば、高温多湿環境下、或いは低温環境下)に置かれると、封止樹脂5と膜1との熱膨張差などによる膨張収縮歪が作用し、剥離が始まる。この剥離は、一般的には、周囲から始まる。従って、膜周囲における密着性が仮に高い場合には、切目が無い場合、剥離が起きず、本来、中央部での密着性が乏しいのに、事実と異なる結果となる場合が起きていた。つまり、成膜プロセスでのバラツキを見出すことが出来ず、間違った結果に到達していたことが縷々起きていたのである。
しかしながら、切目を形成していた場合には、上記のような問題点が解決されたのである。つまり、仮に、膜1全体における周囲個所での密着性が高くても、切目3を形成して、周囲の影響を出来るだけ排除したものとしたから、上記のような問題点が解決された。そして、成膜プロセスにおけるバラツキによる影響を回避できたのである。
特に、温度サイクル試験やプレッシャークッカーテストやリフロー試験を試料に対して施した場合、上記特徴が顕著なものとなり、本願発明の特長が益々発揮されるものであった。
そして、剥離が発生した場合、SATにて確認すると、図3,4で示される如く、剥離した部分が変色して見えるので、個片にした各々の中の剥離を生じた個数を数えることで、少量のサンプルで密着力を簡単に比較できる。又、剥離が何所の層で発生したかについても特定できる。すなわち、断面観察によって確認できる。
以下、更に具体的な実施例を挙げて説明する。
先ず、Si基板上に密着性を評価したい積層膜を作成した。膜種としては、比誘電率の低いLow−k材料の数種からなる積層膜とした。Low−k材料は誘電率を低くする為、ポーラス状となっている。従って、機械的強度が脆弱であり、実用的な強度の有無が問われている。本実施例では、MSQ膜、有機樹脂膜、ブラックダイアモンドを主要な膜種とする膜が用いられた。この積層膜に対し、レーザーグルービング、ドライエッジ、ハーフカットダイシングの何れかの方法で積層膜の部分に碁盤目の切目を形成した。更に、ダイシングにてウェハを10mm□に分割した。そして、この10mm□のチップを樹脂基板にダイボンデングし、封止樹脂にて封止し、組み立てて15mm□のLGA−PKGを作製した。尚、切目の中までは封止樹脂は完全には入っていなかったが、切り出された積層膜の周囲を掴むようには形成され、封止樹脂による積層膜へのストレス付加は十分であった。このようにして得た試料を、実装条件を模したJEDEC LEVEL1の鉛フリー条件でリフローを0/2/8回、又、−65℃〜150℃の温度サイクルを0/100/1000サイクル行って熱負荷を掛けた後、SATにて剥離数を調べたので、その結果を表−1に示す。
先ず、Si基板上に密着性を評価したい積層膜を作成した。膜種としては、比誘電率の低いLow−k材料の数種からなる積層膜とした。Low−k材料は誘電率を低くする為、ポーラス状となっている。従って、機械的強度が脆弱であり、実用的な強度の有無が問われている。本実施例では、MSQ膜、有機樹脂膜、ブラックダイアモンドを主要な膜種とする膜が用いられた。この積層膜に対し、レーザーグルービング、ドライエッジ、ハーフカットダイシングの何れかの方法で積層膜の部分に碁盤目の切目を形成した。更に、ダイシングにてウェハを10mm□に分割した。そして、この10mm□のチップを樹脂基板にダイボンデングし、封止樹脂にて封止し、組み立てて15mm□のLGA−PKGを作製した。尚、切目の中までは封止樹脂は完全には入っていなかったが、切り出された積層膜の周囲を掴むようには形成され、封止樹脂による積層膜へのストレス付加は十分であった。このようにして得た試料を、実装条件を模したJEDEC LEVEL1の鉛フリー条件でリフローを0/2/8回、又、−65℃〜150℃の温度サイクルを0/100/1000サイクル行って熱負荷を掛けた後、SATにて剥離数を調べたので、その結果を表−1に示す。
これによれば、切目を形成した場合、詳しい剥離特性を手にすることが出来る。すなわち、現実には、剥離が起きているにも拘らず、従来の評価方法では得られなかった正確な剥離特性を手にすることが出来るのである。
例えば、実施例1,2と比較例1とを対比すると、切目の数により、剥離現象の起き易さが変わることが判る。例えば、切目が皆無の場合には、本実施例での過負荷試験が行なわれても同じ結果であるものの、これが、実施例1,2によれば異なっていることが判る。すなわち、切目が無い場合のデータの信頼性に疑問符の付くことが判る。
又、実施例1と実施例3、或いは実施例4と実施例5とを対比すると、実は、封止樹脂の違いによっても密着性が異なることも判る。又、実施例1と実施例6とを対比すると、膜の違いによっても密着性の異なることが判る。しかしながら、このような特性差についても、切目を設けない場合には、検知できず、正確な評価が得られない。
そして、切目を形成したことによって、積層膜の剥離状況や分布の明確なテータを手にすることが出来、積層膜の密着性や封止樹脂の適否を定量的に把握できる。
Claims (6)
- 樹脂で覆われた状態の膜の基板に対する密着性を評価する方法であって、
前記基板上に前記膜を設ける成膜工程と、
前記成膜工程で設けられた膜に切目を形成する切目形成工程と、
前記切目形成工程の後、前記膜を前記樹脂で覆う樹脂封止工程と、
前記樹脂封止工程で得られた試料を所定の条件下に置き、非破壊検査装置を用いて前記切目が形成されている膜の剥離具合を測定する測定工程
とを具備することを特徴とする膜密着性評価方法。 - 切目形成工程は、該切目形成工程によって分割される分割片が10個以上となるよう切目が形成される工程である
ことを特徴とする請求項1の膜密着性評価方法。 - 切目形成工程は、該切目形成工程によって分割される分割片の各々の面積が分割前の面積の1/10以下の大きさとなるよう切目が形成される工程である
ことを特徴とする請求項1又は請求項2の膜密着性評価方法。 - 切目形成工程は、縦・横方向に各々4〜30本の割合で切目が形成されて矩形状の分割片が形成される工程である
ことを特徴とする請求項1〜請求項3いずれかの膜密着性評価方法。 - 切目形成工程はレーザによって切目が形成される工程である
ことを特徴とする請求項1〜請求項4いずれかの膜密着性評価方法。 - 半導体素子における膜の密着性を評価する方法であることを特徴とする請求項1〜請求項5いずれかの膜密着性評価方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007086269A JP2008241646A (ja) | 2007-03-29 | 2007-03-29 | 膜密着性評価方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007086269A JP2008241646A (ja) | 2007-03-29 | 2007-03-29 | 膜密着性評価方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008241646A true JP2008241646A (ja) | 2008-10-09 |
Family
ID=39913166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007086269A Pending JP2008241646A (ja) | 2007-03-29 | 2007-03-29 | 膜密着性評価方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008241646A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012253193A (ja) * | 2011-06-02 | 2012-12-20 | Internatl Business Mach Corp <Ibm> | 超音波スキャンに基づくシリコン貫通配線(tsv)におけるボイドの存在の推定 |
-
2007
- 2007-03-29 JP JP2007086269A patent/JP2008241646A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012253193A (ja) * | 2011-06-02 | 2012-12-20 | Internatl Business Mach Corp <Ibm> | 超音波スキャンに基づくシリコン貫通配線(tsv)におけるボイドの存在の推定 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7888776B2 (en) | Capacitor-based method for determining and characterizing scribe seal integrity and integrity loss | |
WO2006009061A1 (ja) | プローブカセット、半導体検査装置および半導体装置の製造方法 | |
US8026730B2 (en) | Process for measuring heat spreader tilt | |
US8429960B2 (en) | Process for measuring an adhesion energy, and associated substrates | |
TWI487921B (zh) | 半導體封裝件之測試方法 | |
US20130088251A1 (en) | Probe card and manufacturing method thereof | |
Pecht et al. | In-situ measurements of surface mount IC package deformations during reflow soldering | |
JP2010021362A (ja) | 半導体装置の製造方法 | |
Mercado et al. | Evaluation of die edge cracking in flip-chip PBGA packages | |
US20120032693A1 (en) | Crack detection in a semiconductor die and package | |
Signorini et al. | Thermomechanical stress in GaN LED soldered on copper substrate evaluated by Raman measurements and computer modelling | |
JP2008241646A (ja) | 膜密着性評価方法 | |
US10593601B2 (en) | Dye and pry process for removing quad flat no-lead packages and bottom termination components | |
TWI506712B (zh) | 半導體結構之測試方法 | |
JP2010044044A (ja) | プローブカードの製造方法 | |
US9257352B2 (en) | Semiconductor test wafer and methods for use thereof | |
Liu et al. | Solder Joint Reliability Assessment on FO-CSP for Next Generation DDR6 | |
JP2010243303A (ja) | 低熱膨張インターポーザ | |
Ahmad et al. | Evaluation of different die attach film and epoxy pastes for stacked die QFN package | |
Pufall et al. | Understanding delamination for fast development of reliable packages for automotive applications. A consideration of robustness for new packages based on simulation | |
Tunuguntla et al. | Performance evaluation of thermal interface material (TIM1) in FCBGA+ HS package using automatic test equipment (ATE) tester and package reliability tests | |
JP2009272473A (ja) | 半導体装置の製造方法 | |
Chang et al. | In-situ reliability monitoring on PBGA packaging through piezoresistive stress sensor | |
US20140160269A1 (en) | Interposer testing device and method thereof | |
Tran et al. | Packaging challenges in low-k silicon with thermally enhanced ball grid array (TE-PBGA) |