JP5704808B2 - リソグラフィ・マスクの製造可能性の計算方法及びコンピュータ可読媒体 - Google Patents
リソグラフィ・マスクの製造可能性の計算方法及びコンピュータ可読媒体 Download PDFInfo
- Publication number
- JP5704808B2 JP5704808B2 JP2009256225A JP2009256225A JP5704808B2 JP 5704808 B2 JP5704808 B2 JP 5704808B2 JP 2009256225 A JP2009256225 A JP 2009256225A JP 2009256225 A JP2009256225 A JP 2009256225A JP 5704808 B2 JP5704808 B2 JP 5704808B2
- Authority
- JP
- Japan
- Prior art keywords
- edge
- penalty
- mask
- calculating
- edges
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/76—Patterning of masks by imaging
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
- G03F1/44—Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/76—Patterning of masks by imaging
- G03F1/78—Patterning of masks by imaging by charged particle beam [CPB], e.g. electron beam patterning of masks
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
- G03F1/84—Inspecting
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
- G03F7/2059—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam
- G03F7/2063—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam for the production of exposure masks or reticles
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
(1)2008年12月14日に出願され、米国特許出願番号第12/334,482号が割り当てられた「ターゲット・エッジ・ペアを減らすことによるリソグラフィ・マスクの製造可能性の計算方法(determining manufacturability of lithographic mask by reducingtarget edge pairs used in determining a manufacturing penalty of thelithographic mask)」という名称の特許出願、及び
(2)2008年12月14日に出願され、米国特許出願番号第12/334,485号が割り当てられた「ターゲット・エッジ・ペアを選択することによるリソグラフィ・マスクの製造可能性の計算方法(determining manufacturability of lithographic mask by selectingtarget edge pairs used in determining a manufacturing penalty of thelithographic mask)という名称の特許出願。
Pshape=Pgap_size×Pjog_stair×Paspect_ratio_i_a×Paspect_ratio_j_a×Poverlap
の値を求めることを含むことができる。Pshapeは形状の製造ペナルティを表し、Pgap_sizeは第1及び第2のエッジ間のギャップのサイズによる製造ペナルティを表し、Pjog_stairは、第1及び第2のエッジがジョグ形状(突起形状)又はステア形状(階段形状)のどちらを定めるかによる製造ペナルティを表す。さらに、Paspect_ratio_i_aは、iで表される第1のエッジの、2つのエッジi及びjの間のギャップのサイズに対するアスペクト比による製造ペナルティを表し、Paspect_ratio_j_aは、jで表される第2のエッジの、2つのエッジi及びjの間のギャップのサイズに対するアスペクト比による製造ペナルティを表し、Poverlapは前記第1及び第2のエッジの重なりの度合いによる製造ペナルティを表す。Pshape、Pgap_size、Pjog_stair、Paspect_ratio_i_a、Paspect_ratio_j_a、及びPoverlapは、滑らかに変化しない不連続関数ではなく、滑らかに変化する連続関数である。
Pgap=Pgap_size×Poverlap
の値を求めることを含む。Pgapはギャップの製造ペナルティを含み、Pgap_sizeは第3及び第4のエッジ間のギャップのサイズによる製造ペナルティを表し、Poverlapは第3及び第4のエッジの重なりの度合いによる製造ペナルティを表す。Pgap、Pgap_size、及びPoverlapは、滑らかに変化しない不連続関数ではなく、滑らかに変化する連続関数である。
Pcrossing=wcrossing×Pcrossing_i_j×Pcrossing_j_i
の値を求めることを含む。Pcrossingは交差の製造ペナルティを表し、wcrossingは重み係数を表し、Pcrossing_i_jは、jで表される第6のエッジに交差する、iで表される第5のエッジによる製造ペナルティを表し、Pcrossing_j_iは、iで表される第5のエッジに交差する、jで表される第6のエッジによる製造ペナルティを表す。Pcrossing、Pcrossing_i_j、及びPcrossing_j_iは、滑らかに変化しない不連続関数ではなく、滑らかに変化する連続関数である。
問題の背景及び解法の概要
技術的背景及び概要
ターゲット・エッジ及びターゲット・エッジ・ペアの選択
製造可能性を計算するための形状の製造ペナルティの計算
Pshape=Pgap_size×Pjog_stair×Paspect_ratio_i_a×Paspect_ratio_j_a×Poverlap
形状の製造ペナルティPshapeは、4つの評価関数、すなわち、ギャップ・サイズ因子関数Pgap_size、ジョグ・ステア検出関数Pjog_stair、2つのアスペクト比因子関数Paspect_ratio_i_a及びPaspect_ratio_j_a、並びに重なり検出因子関数Poverlapの積として定義される。Pshape、Pgap_size、Pjog_stair、Paspect_ratio_i_a、Paspect_ratio_j_a、及びPoverlapは、滑らかに変化しない不連続関数ではなく、滑らかに変化する連続関数である。これらの関数は、望ましくは微分可能であり、本発明の様々な実施形態において、区分的二次関数又はシグモイド関数として定義することができる。
Poverlap=(1−v1)・(1−v2)
として求められ、ここで
v1=fminus(x1−x3)・fminus(x1−x4)・fminus(x2−x3)・fminus(x2−x4)
であり、
v2=fplus(x1−x3)・fplus(x1−x4)・fplus(x2−x3)・fplus(x2−x4)
である。図8に示されるように、x1はエッジiの始点x座標であり、x2はエッジiの終点x座標であり、x3はエッジjの始点x座標であり、x4はエッジjの終点x座標である。このように、滑らかな関数を再び用いて、2つのエッジが重なっているか否かを評価する。重なりの中間状態を取り扱うために、バッファ距離dbufが設けられる。
製造可能性を計算するためのギャップの製造ペナルティの計算
Pgap=Pgap_size×Poverlap
ギャップの製造ペナルティPgapは、2つの評価関数、すなわちギャップ・サイズ因子関数Pgap_size及び重なり検出因子関数Poverlapの積として定義される。
製造可能性を計算するための交差の製造ペナルティの計算
Pcrossing=wcrossing×Pcrossing_i_j×Pcrossing_j_i
交差の製造ペナルティPcrossingは、定数wcrossingと2つの評価関数Pcrossing_i_j及びPcrossing_j_iの積として定義される。定数wcrossingは、重み係数を指す。関数Pcrossing、Pcrossing_i_j、及びPcrossing_j_iは、滑らかに変化しない不連続関数ではなく、滑らかに変化する連続関数である。これらの関数は、望ましくは微分可能であり、本発明の多様な実施形態において、区分的二次関数又はシグモイド関数として定義することができる。
リソグラフィ・マスクの最適化
結言
102、502、1200:セル
302、304、306、308、310、600、700、750、770、1202、1204:多角形
Claims (13)
- 半導体デバイスを製作する際に使用されるリソグラフィ・マスクの製造可能性を計算する方法であって、
前記リソグラフィ・マスクの作成における製造ペナルティを計算するために、前記リソグラフィ・マスクのマスク・レイアウト・データから複数のターゲット・エッジ・ペアを選択するステップ(A)であって、前記マスク・レイアウト・データは、複数の多角形を含み、各々の前記多角形は、複数のエッジを含み、各々の前記ターゲット・エッジ・ペアは、1つ又は複数の前記多角形の2つの前記エッジによって定められる、ステップ(A)と、
前記リソグラフィ・マスクの前記製造可能性を計算するステップ(B)であって、前記リソグラフィ・マスクの作成における前記製造ペナルティを、選択された前記ターゲット・エッジ・ペアに基づいて計算するステップ(B1)と、前記リソグラフィ・マスクの作成における前記製造ペナルティを表す滑らかに変化する評価関数を用いるステップ(B2)とを含む、ステップ(B)と、
前記リソグラフィ・マスクの前記製造可能性を出力するステップ(C)であって、前記リソグラフィ・マスクの前記製造可能性は、前記リソグラフィ・マスクを作成する際の前記製造ペナルティに依存する、ステップ(C)と
を含む方法であって、
前記リソグラフィ・マスクの前記製造可能性を計算する前記ステップ(B)であって、前記リソグラフィ・マスクの作成における前記製造ペナルティを計算するステップ(B1)を含むステップ(B)は、
第1の多角形に属する第1のエッジと前記第1の多角形とは異なる第2の多角形に属する第2のエッジとを有し、前記第1及び第2のエッジが少なくとも実質的に互いに垂直な、選択されたターゲット・エッジ・ペアについて、当該選択されたターゲット・エッジ・ペアから生じる交差の製造ペナルティを計算するステップ(B3)であって、前記交差の製造ペナルティは、前記リソグラフィ・マスクの製造において前記第1及び第2の多角形の間の潜在的な重なりに起因して受けるペナルティに関連する、ステップ(B3)を含む、方法。 - 前記交差の製造ペナルティを計算するステップ(B3)が、
Pcrossing=wcrossing×Pcrossing_i_j×Pcrossing_j_i
の値を求めることを含み、ここで、Pcrossingは前記交差の製造ペナルティを表し、wcrossingは重み係数を表し、Pcrossing_i_jは、jで表される前記第2のエッジに交差するiで表される前記第1のエッジによる製造ペナルティを表し、Pcrossing_j_iは、iで表される前記第1のエッジに交差するjで表される前記第2のエッジによる製造ペナルティを表し、
Pcrossing、Pcrossing_i_j、及びPcrossing_j_iは、滑らかに変化しない不連続関数ではなく、滑らかに変化する連続関数である、請求項1に記載の方法。 - 半導体デバイスを製作する際に使用されるリソグラフィ・マスクの製造可能性を計算する方法であって、
前記リソグラフィ・マスクの作成における製造ペナルティを計算するために、前記リソグラフィ・マスクのマスク・レイアウト・データから複数のターゲット・エッジ・ペアを選択するステップ(A)であって、前記マスク・レイアウト・データは、複数の多角形を含み、各々の前記多角形は、複数のエッジを含み、各々の前記ターゲット・エッジ・ペアは、1つ又は複数の前記多角形の2つの前記エッジによって定められる、ステップ(A)と、
前記リソグラフィ・マスクの前記製造可能性を計算するステップ(B)であって、前記リソグラフィ・マスクの作成における前記製造ペナルティを、選択された前記ターゲット・エッジ・ペアに基づいて計算するステップ(B1)と、前記リソグラフィ・マスクの作成における前記製造ペナルティを表す滑らかに変化する評価関数を用いるステップ(B2)とを含む、ステップ(B)と、
前記リソグラフィ・マスクの前記製造可能性を出力するステップ(C)であって、前記リソグラフィ・マスクの前記製造可能性は、前記リソグラフィ・マスクを作成する際の前記製造ペナルティに依存する、ステップ(C)と
を含む方法であって、
前記リソグラフィ・マスクの前記製造可能性を計算する前記ステップ(B)であって、前記リソグラフィ・マスクの作成における前記製造ペナルティを計算するステップ(B1)を含むステップ(B)は、
同一の多角形に属し、少なくとも実質的に互いに平行な、第1のエッジ及び第2のエッジを有する選択されたターゲット・エッジ・ペアについて、当該選択されたターゲット・エッジ・ペアから生じる形状の製造ペナルティを計算するステップ(B4)であって、前記形状の製造ペナルティは、前記リソグラフィ・マスクの製造において前記同一の多角形の形状に起因して受けるペナルティに関連する、ステップ(B4)を含み、
前記形状の製造ペナルティを計算するステップ(B4)が、
Pshape=Pgap_size×Pjog_stair×Paspect_ratio_i_a×Paspect_ratio_j_a×Poverlap
の値を求めることを含み、ここで、Pshapeは前記形状の製造ペナルティを表し、Pgap_sizeは前記第1及び第2のエッジ間のギャップのサイズによる製造ペナルティを表し、Pjog_stairは、前記第1及び第2のエッジがジョグ形状又はステア形状のどちらを定めるかによる製造ペナルティを表し、Paspect_ratio_i_aは、iで表される前記第1のエッジの、前記2つのエッジi及びjの間のギャップのサイズに対するアスペクト比による製造ペナルティを表し、Paspect_ratio_j_aは、jで表される前記第2のエッジの、前記2つのエッジi及びjの間のギャップのサイズに対するアスペクト比による製造ペナルティを表し、Poverlapは前記第1及び第2のエッジの重なりの度合いによる製造ペナルティを表し、
Pshape、Pgap_size、Pjog_stair、Paspect_ratio_i_a、Paspect_ratio_j_a、及びPoverlapは、滑らかに変化しない不連続関数ではなく、滑らかに変化する連続関数である、方法。 - 半導体デバイスを製作する際に使用されるリソグラフィ・マスクの製造可能性を計算する方法であって、
前記リソグラフィ・マスクの作成における製造ペナルティを計算するために、前記リソグラフィ・マスクのマスク・レイアウト・データから複数のターゲット・エッジ・ペアを選択するステップ(A)であって、前記マスク・レイアウト・データは、複数の多角形を含み、各々の前記多角形は、複数のエッジを含み、各々の前記ターゲット・エッジ・ペアは、1つ又は複数の前記多角形の2つの前記エッジによって定められる、ステップ(A)と、
前記リソグラフィ・マスクの前記製造可能性を計算するステップ(B)であって、前記リソグラフィ・マスクの作成における前記製造ペナルティを、選択された前記ターゲット・エッジ・ペアに基づいて計算するステップ(B1)と、前記リソグラフィ・マスクの作成における前記製造ペナルティを表す滑らかに変化する評価関数を用いるステップ(B2)とを含む、ステップ(B)と、
前記リソグラフィ・マスクの前記製造可能性を出力するステップ(C)であって、前記リソグラフィ・マスクの前記製造可能性は、前記リソグラフィ・マスクを作成する際の前記製造ペナルティに依存する、ステップ(C)と
を含む方法であって、
前記リソグラフィ・マスクの前記製造可能性を計算する前記ステップ(B)であって、前記リソグラフィ・マスクの作成における前記製造ペナルティを計算するステップ(B1)を含むステップ(B)は、
同一の多角形に属し、少なくとも実質的に互いに平行な、第1のエッジ及び第2のエッジを有する選択されたターゲット・エッジ・ペアについて、当該選択されたターゲット・エッジ・ペアから生じる形状の製造ペナルティを計算するステップ(B4)であって、前記形状の製造ペナルティは、前記リソグラフィ・マスクの製造において前記同一の多角形の形状に起因して受けるペナルティに関連する、ステップ(B4)を含み、
前記形状の製造ペナルティを計算するステップ(B4)が、前記第1及び第2のエッジがジョグ形状又はステア形状のどちらを定めるかによる製造ペナルティを表す滑らかに変化する連続関数の値を求めることを含み、
前記第1のエッジは、2つの第1の始点座標及び2つの第1の終点座標によって定められ、前記第2のエッジは、2つの第2の始点座標及び2つの第2の終点座標によって定められ、
前記ジョグ形状は、前記2つのエッジが前記エッジ間のギャップのサイズに比べて長く、かつ前記第1のエッジの方向が前記第2のエッジの方向と逆向きの場合に生じ、
タブ状ジョグ形状は、前記2つのエッジが前記エッジ間のギャップのサイズに比べて短く、かつ前記第1のエッジの方向が前記第2のエッジの方向と逆向きの場合に生じ、
前記ステア形状は、前記第1のエッジの方向が前記第2のエッジの方向と等しい場合に生じる、方法。 - 半導体デバイスを製作する際に使用されるリソグラフィ・マスクの製造可能性を計算する方法であって、
前記リソグラフィ・マスクの作成における製造ペナルティを計算するために、前記リソグラフィ・マスクのマスク・レイアウト・データから複数のターゲット・エッジ・ペアを選択するステップ(A)であって、前記マスク・レイアウト・データは、複数の多角形を含み、各々の前記多角形は、複数のエッジを含み、各々の前記ターゲット・エッジ・ペアは、1つ又は複数の前記多角形の2つの前記エッジによって定められる、ステップ(A)と、
前記リソグラフィ・マスクの前記製造可能性を計算するステップ(B)であって、前記リソグラフィ・マスクの作成における前記製造ペナルティを、選択された前記ターゲット・エッジ・ペアに基づいて計算するステップ(B1)と、前記リソグラフィ・マスクの作成における前記製造ペナルティを表す滑らかに変化する評価関数を用いるステップ(B2)とを含む、ステップ(B)と、
前記リソグラフィ・マスクの前記製造可能性を出力するステップ(C)であって、前記リソグラフィ・マスクの前記製造可能性は、前記リソグラフィ・マスクを作成する際の前記製造ペナルティに依存する、ステップ(C)と、
計算された前記リソグラフィ・マスクの前記製造可能性に基づき、かつ計算された前記製造ペナルティに基づいて、前記リソグラフィ・マスクを最適化するステップ(D)を含む方法であって、
前記リソグラフィ・マスクを最適化するステップ(D)が、ジョグ形状を定める第1のエッジ及び第2のエッジを有する選択された多角形について、前記第1のエッジ及び前記第2のエッジがその代わりにタブ状ジョグ形状を定めるように前記選択された多角形を修正するステップを含み、
前記ジョグ形状は、前記2つのエッジが前記エッジ間のギャップのサイズに比べて長く、かつ前記第1のエッジの方向が前記第2のエッジの方向と逆向きの場合に生じ、
前記修正されたジョグ形状は、前記2つのエッジが前記エッジ間のギャップのサイズに比べて短く、かつ前記第1のエッジの方向が前記第2のエッジの方向と逆向きの場合に得られる、方法。 - 前記リソグラフィ・マスクを作成するステップをさらに含む、請求項1から請求項5のいずれか1項に記載の方法。
- 前記リソグラフィ・マスクを用いて前記半導体デバイスを製作するステップをさらに含む、請求項6に記載の方法。
- 前記リソグラフィ・マスクの前記製造可能性を出力するステップが、ユーザが目視するために前記リソグラフィ・マスクの前記製造可能性を表示するステップを含む、請求項1から請求項7のいずれか1項に記載の方法。
- 半導体デバイスの製造において使用されるリソグラフィ・マスクの製造可能性を計算する方法を実行するための1つ又は複数のプログラムが格納されたコンピュータ可読媒体であって、前記方法は、
前記リソグラフィ・マスクの作成における製造ペナルティを計算するために、前記リソグラフィ・マスクのマスク・レイアウト・データから複数のターゲット・エッジ・ペアを選択するステップであって、前記マスク・レイアウト・データは、複数の多角形を含み、各々の前記多角形は、複数のエッジを含み、各々の前記ターゲット・エッジ・ペアは、1つ又は複数の前記多角形の2つの前記エッジによって定められる、ステップと、
前記リソグラフィ・マスクの前記製造可能性を計算するステップであって、前記リソグラフィ・マスクの作成における前記製造ペナルティを、選択された前記ターゲット・エッジ・ペアに基づいて計算するステップを含み、前記リソグラフィ・マスクの前記製造可能性を計算する前記ステップは、前記リソグラフィ・マスクの作成における前記製造ペナルティを表す滑らかに変化する評価関数を用いるステップを含む、ステップと
を含み、
前記リソグラフィ・マスクの前記製造可能性を計算する前記ステップは、
第1の多角形に属する第1のエッジと前記第1の多角形とは異なる第2の多角形に属する第2のエッジとを有し、前記第1及び第2のエッジは少なくとも実質的に互いに垂直な、選択されたターゲット・エッジ・ペアについて、
前記選択されたターゲット・エッジ・ペアから生じる交差の製造ペナルティを計算するステップであって、前記交差の製造ペナルティは、前記リソグラフィ・マスクの製造において前記第1及び第2の多角形の間の潜在的な重なりに起因して受けるペナルティに関連する、ステップを実行することによって達成される、コンピュータ可読媒体。 - 前記交差の製造ペナルティを計算するステップが、
Pcrossing=wcrossing×Pcrossing_i_j×Pcrossing_j_i
の値を求めることを含み、ここで、Pcrossingは前記交差の製造ペナルティを表し、wcrossingは重み係数を表し、Pcrossing_i_jは、jで表される前記第2のエッジに交差するiで表される前記第1のエッジによる製造ペナルティを表し、Pcrossing_j_iは、iで表される前記第1のエッジに交差するjで表される前記第2のエッジによる製造ペナルティを表し、
Pcrossing、Pcrossing_i_j、及びPcrossing_j_iは、滑らかに変化しない不連続関数ではなく、滑らかに変化する連続関数である、請求項9に記載のコンピュータ可読媒体。 - 半導体デバイスの製造において使用されるリソグラフィ・マスクの製造可能性を計算する方法を実行するための1つ又は複数のプログラムが格納されたコンピュータ可読媒体であって、前記方法は、
前記リソグラフィ・マスクの作成における製造ペナルティを計算するために、前記リソグラフィ・マスクのマスク・レイアウト・データから複数のターゲット・エッジ・ペアを選択するステップであって、前記マスク・レイアウト・データは、複数の多角形を含み、各々の前記多角形は、複数のエッジを含み、各々の前記ターゲット・エッジ・ペアは、1つ又は複数の前記多角形の2つの前記エッジによって定められる、ステップと、
前記リソグラフィ・マスクの前記製造可能性を計算するステップであって、前記リソグラフィ・マスクの作成における前記製造ペナルティを、選択された前記ターゲット・エッジ・ペアに基づいて計算するステップを含み、前記製造ペナルティを計算する前記ステップは、選択された前記ターゲット・エッジ・ペアに基づくものであり、前記リソグラフィ・マスクの前記製造可能性を計算する前記ステップは、前記リソグラフィ・マスクの作成における前記製造ペナルティを表す滑らかに変化する評価関数を用いるステップを含む、ステップと
を含み、
前記リソグラフィ・マスクの前記製造可能性を計算する前記ステップは、
同一の多角形に属し、少なくとも実質的に互いに平行な第1のエッジ及び第2のエッジを有する第1の選択されたターゲット・エッジ・ペアについて、
前記第1の選択されたターゲット・エッジ・ペアから生じる形状の製造ペナルティを計算するステップであって、前記形状の製造ペナルティは、前記リソグラフィ・マスクの製造において前記同一の多角形の形状に起因して受けるペナルティに関連するステップ、を実行することによって達成され、
前記形状の製造ペナルティを計算するステップが、
Pshape=Pgap_size×Pjog_stair×Paspect_ratio_i_a×Paspect_ratio_j_a×Poverlap
の値を求めることを含み、ここで、Pshapeは前記形状の製造ペナルティを表し、Pgap_sizeは前記第1及び第2のエッジ間のギャップのサイズによる製造ペナルティを表し、Pjog_stairは、前記第1及び第2のエッジがジョグ形状又はステア形状のどちらを定めるかによる製造ペナルティを表し、Paspect_ratio_i_aは、iで表される前記第1のエッジの、前記2つのエッジi及びjの間のギャップのサイズに対するアスペクト比による製造ペナルティを表し、Paspect_ratio_j_aは、jで表される前記第2のエッジの、前記2つのエッジi及びjの間のギャップのサイズに対するアスペクト比による製造ペナルティを表し、Poverlapは前記第1及び第2のエッジの重なりの度合いによる製造ペナルティを表し、
Pshape、Pgap_size、Pjog_stair、Paspect_ratio_i_a、Paspect_ratio_j_a、及びPoverlapは、滑らかに変化しない不連続関数ではなく、滑らかに変化する連続関数である、コンピュータ可読媒体。 - 半導体デバイスの製造において使用されるリソグラフィ・マスクの製造可能性を計算する方法を実行するための1つ又は複数のプログラムが格納されたコンピュータ可読媒体であって、前記方法は、
前記リソグラフィ・マスクの作成における製造ペナルティを計算するために、前記リソグラフィ・マスクのマスク・レイアウト・データから複数のターゲット・エッジ・ペアを選択するステップであって、前記マスク・レイアウト・データは、複数の多角形を含み、各々の前記多角形は、複数のエッジを含み、各々の前記ターゲット・エッジ・ペアは、1つ又は複数の前記多角形の2つの前記エッジによって定められる、ステップと、
前記リソグラフィ・マスクの前記製造可能性を計算するステップであって、前記リソグラフィ・マスクの作成における前記製造ペナルティを計算するステップを含み、前記製造ペナルティを計算する前記ステップは、選択された前記ターゲット・エッジ・ペアに基づくものであり、前記リソグラフィ・マスクの前記製造可能性を計算する前記ステップは、前記リソグラフィ・マスクの作成における前記製造ペナルティを表す滑らかに変化する評価関数を用いるステップを含む、ステップと
を含み、
前記リソグラフィ・マスクの前記製造可能性を計算する前記ステップは、
(a)同一の多角形に属し、少なくとも実質的に互いに平行な第1のエッジ及び第2のエッジを有する第1の選択されたターゲット・エッジ・ペアについて、
前記第1の選択されたターゲット・エッジ・ペアから生じる形状の製造ペナルティを計算するステップであって、前記形状の製造ペナルティは、前記リソグラフィ・マスクの製造において前記同一の多角形の形状に起因して受けるペナルティに関連するステップ、
(b)第3の多角形に属する第3のエッジと前記第3の多角形とは異なる第4の多角形に属する第4のエッジとを有し、前記第3及び第4のエッジは少なくとも実質的に互いに平行な、第2の選択されたターゲット・エッジ・ペアについて、
前記第2の選択されたターゲット・エッジ・ペアから生じるギャップの製造ペナルティを計算するステップであって、前記ギャップの製造ペナルティは、前記リソグラフィ・マスクの製造において前記第3及び第4の多角形の間のギャップに起因して受けるペナルティに関連する、ステップ、及び
(c)第5の多角形に属する第5のエッジと前記第5の多角形とは異なる第6の多角形に属する第2のエッジとを有し、前記第5及び第6のエッジは少なくとも実質的に互いに垂直な、第3の選択されたターゲット・エッジ・ペアについて、
前記第3の選択されたターゲット・エッジ・ペアから生じる交差の製造ペナルティを計算するステップであって、前記交差の製造ペナルティは、前記リソグラフィ・マスクの製造において前記第5及び第6の多角形の間の潜在的な重なりに起因して受けるペナルティに関連する、ステップ
の全てを実行することによって達成される、
コンピュータ可読媒体。 - (a)前記形状の製造ペナルティを計算するステップが、
Pshape=Pgap_size×Pjog_stair×Paspect_ratio_i_a×Paspect_ratio_j_a×Poverlap
の値を求めることを含み、ここで、Pshapeは前記形状の製造ペナルティを表し、Pgap_sizeは前記第1及び第2のエッジ間のギャップのサイズによる製造ペナルティを表し、Pjog_stairは、前記第1及び第2のエッジがジョグ形状又はステア形状のどちらを定めるかによる製造ペナルティを表し、Paspect_ratio_i_aは、iで表される前記第1のエッジの、前記2つのエッジi及びjの間のギャップのサイズに対するアスペクト比による製造ペナルティを表し、Paspect_ratio_j_aは、jで表される前記第2のエッジの、前記2つのエッジi及びjの間のギャップのサイズに対するアスペクト比による製造ペナルティを表し、Poverlapは前記第1及び第2のエッジの重なりの度合いによる製造ペナルティを表し、
Pshape、Pgap_size、Pjog_stair、Paspect_ratio_i_a、Paspect_ratio_j_a、及びPoverlapは、滑らかに変化しない不連続関数ではなく、滑らかに変化する連続関数であり、
(b)前記ギャップの製造ペナルティを計算するステップが、
Pgap=Pgap_size×Poverlap
の値を求めることを含み、ここで、Pgapは前記ギャップの製造ペナルティを表し、Pgap_sizeは前記第3及び第4のエッジ間のギャップのサイズによる製造ペナルティを表し、Poverlapは前記第3及び第4のエッジの重なりの度合いによる製造ペナルティを表し、
Pgap、Pgap_size、及びPoverlapは、滑らかに変化しない不連続関数ではなく、滑らかに変化する連続関数であり、
(c)前記交差の製造ペナルティを計算するステップが、
Pcrossing=wcrossing×Pcrossing_i_j×Pcrossing_j_i
の値を求めることを含み、ここで、Pcrossingは前記交差の製造ペナルティを表し、wcrossingは重み係数を表し、Pcrossing_i_jは、jで表される前記第6のエッジに交差するiで表される前記第5のエッジによる製造ペナルティを表し、Pcrossing_j_iは、iで表される前記第5のエッジに交差するjで表される前記第6のエッジによる製造ペナルティを表し、
Pcrossing、Pcrossing_i_j、及びPcrossing_j_iは、滑らかに変化しない不連続関数ではなく、滑らかに変化する連続関数である、請求項12に記載のコンピュータ可読媒体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/334488 | 2008-12-14 | ||
US12/334,488 US8028254B2 (en) | 2008-12-14 | 2008-12-14 | Determining manufacturability of lithographic mask using continuous derivatives characterizing the manufacturability on a continuous scale |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010140021A JP2010140021A (ja) | 2010-06-24 |
JP5704808B2 true JP5704808B2 (ja) | 2015-04-22 |
Family
ID=42242103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009256225A Expired - Fee Related JP5704808B2 (ja) | 2008-12-14 | 2009-11-09 | リソグラフィ・マスクの製造可能性の計算方法及びコンピュータ可読媒体 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8028254B2 (ja) |
JP (1) | JP5704808B2 (ja) |
KR (1) | KR20100068325A (ja) |
CN (1) | CN101750880A (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8539390B2 (en) * | 2011-01-31 | 2013-09-17 | International Business Machines Corporation | Determining manufacturability of lithographic mask based on manufacturing shape penalty of aspect ratio of edge that takes into account pair of connected edges of the edge |
US8719735B2 (en) | 2011-07-14 | 2014-05-06 | International Business Machines Corporation | Optimizing lithographic mask for manufacturability in efficient manner |
US8954898B2 (en) | 2013-03-15 | 2015-02-10 | International Business Machines Corporation | Source-mask optimization for a lithography process |
US9250535B2 (en) | 2013-03-15 | 2016-02-02 | International Business Machines Corporation | Source, target and mask optimization by incorporating countour based assessments and integration over process variations |
US9195134B2 (en) * | 2013-08-01 | 2015-11-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for integrated circuit mask patterning |
US9395622B2 (en) | 2014-02-20 | 2016-07-19 | Globalfoundries Inc. | Synthesizing low mask error enhancement factor lithography solutions |
EP2952963B1 (en) * | 2014-06-03 | 2020-12-30 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Method for calculating the metrics of an ic manufacturing process |
US9952500B2 (en) * | 2016-08-17 | 2018-04-24 | Globalfoundries Inc. | Adjusting of patterns in design layout for optical proximity correction |
US10657213B2 (en) | 2017-12-22 | 2020-05-19 | D2S, Inc. | Modeling of a design in reticle enhancement technology |
US11301610B2 (en) | 2017-12-22 | 2022-04-12 | D2S, Inc. | Methods for modeling of a design in reticle enhancement technology |
KR20220100656A (ko) | 2019-11-15 | 2022-07-15 | 어플라이드 머티어리얼스, 인코포레이티드 | 설계 파일 내에서의 계층적 구조 정보의 보존 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0668203A (ja) * | 1992-08-19 | 1994-03-11 | Mitsubishi Electric Corp | レイアウト検証装置 |
KR100428884B1 (ko) * | 2000-06-13 | 2004-04-28 | 에이에스엠엘 마스크툴즈 비.브이. | 가변치수를 갖는 세리프를 이용하는 광근접 보정방법 |
US6563566B2 (en) | 2001-01-29 | 2003-05-13 | International Business Machines Corporation | System and method for printing semiconductor patterns using an optimized illumination and reticle |
US6601231B2 (en) * | 2001-07-10 | 2003-07-29 | Lacour Patrick Joseph | Space classification for resolution enhancement techniques |
JP2003122811A (ja) * | 2001-10-12 | 2003-04-25 | Umc Japan | 最小レイアウトパターン寸法検出装置 |
JP3506688B2 (ja) * | 2001-12-11 | 2004-03-15 | Necエレクトロニクス株式会社 | 半導体製造プロセスの光近接効果補正方法およびマスクデータ形成方法 |
US7057709B2 (en) | 2003-12-04 | 2006-06-06 | International Business Machines Corporation | Printing a mask with maximum possible process window through adjustment of the source distribution |
US7908572B2 (en) * | 2004-10-15 | 2011-03-15 | Takumi Technology Corporation | Creating and applying variable bias rules in rule-based optical proximity correction for reduced complexity |
US7337415B2 (en) * | 2004-10-18 | 2008-02-26 | International Business Machines Corporation | Systematic yield in semiconductor manufacture |
JP2007102207A (ja) * | 2005-09-08 | 2007-04-19 | Takumi Technology Corp | 複雑度低減のためのルールベース光学近接効果補正における可変バイアス・ルールの作成および適用 |
KR100673014B1 (ko) * | 2005-10-28 | 2007-01-24 | 삼성전자주식회사 | 포토 마스크의 제조 방법 |
JP2007292983A (ja) * | 2006-04-25 | 2007-11-08 | Matsushita Electric Ind Co Ltd | 半導体レイアウトパタン検証装置及びマスクパタン生成装置 |
US8136067B2 (en) * | 2006-05-15 | 2012-03-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of design for manufacturing |
EP1873663A1 (en) * | 2006-06-27 | 2008-01-02 | Takumi Technology Corporation | Method for optimizing an integrated circuit physical layout |
JP4843649B2 (ja) * | 2008-08-07 | 2011-12-21 | 株式会社東芝 | 評価パターン作成方法、評価パターン作成プログラムおよびパターン検証方法 |
-
2008
- 2008-12-14 US US12/334,488 patent/US8028254B2/en not_active Expired - Fee Related
-
2009
- 2009-08-26 KR KR1020090079182A patent/KR20100068325A/ko active IP Right Grant
- 2009-11-09 JP JP2009256225A patent/JP5704808B2/ja not_active Expired - Fee Related
- 2009-11-12 CN CN200910208363A patent/CN101750880A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US8028254B2 (en) | 2011-09-27 |
CN101750880A (zh) | 2010-06-23 |
KR20100068325A (ko) | 2010-06-23 |
US20100153903A1 (en) | 2010-06-17 |
JP2010140021A (ja) | 2010-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5704808B2 (ja) | リソグラフィ・マスクの製造可能性の計算方法及びコンピュータ可読媒体 | |
US7343582B2 (en) | Optical proximity correction using progressively smoothed mask shapes | |
US7194704B2 (en) | Design layout preparing method | |
US6631511B2 (en) | Generating mask layout data for simulation of lithographic processes | |
CN108490735B (zh) | 全芯片掩模图案生成的方法、装置及计算机可读介质 | |
US8413081B2 (en) | Method for process window optimized optical proximity correction | |
TWI443448B (zh) | 用於裝置製造之光罩設計及光學接近修正 | |
KR100673014B1 (ko) | 포토 마스크의 제조 방법 | |
US7568179B1 (en) | Layout printability optimization method and system | |
JP2009510526A (ja) | モデルを基にしたsrafの挿入 | |
US8234596B2 (en) | Pattern data creating method, pattern data creating program, and semiconductor device manufacturing method | |
JP5205983B2 (ja) | 半導体装置のデータ作成方法、および電子線露光システム | |
US7844939B2 (en) | Mask pattern correction program and system | |
US20220128899A1 (en) | Methods and systems to determine shapes for semiconductor or flat panel display fabrication | |
US20110211748A1 (en) | Full-Field Mask Error Enhancement Function | |
CN113589643A (zh) | 基于调制区块叠加合成掩模图形的曲线型逆向光刻方法 | |
Pang et al. | Inverse lithography technology (ILT): a natural solution for model-based SRAF at 45-nm and 32-nm | |
CN113589644A (zh) | 基于亚分辨率辅助图形种子插入的曲线型逆向光刻方法 | |
US8539390B2 (en) | Determining manufacturability of lithographic mask based on manufacturing shape penalty of aspect ratio of edge that takes into account pair of connected edges of the edge | |
US20110029938A1 (en) | Pattern creating method, computer program product, and method of manufacturing semiconductor device | |
US7406675B2 (en) | Method and system for improving aerial image simulation speeds | |
Pang et al. | Inverse lithography technology (ILT): keep the balance between SRAF and MRC at 45 and 32 nm | |
JP2000100692A (ja) | 設計パターン補正方法 | |
US8584058B2 (en) | Methods for defining evaluation points for optical proximity correction and optical proximity correction methods including same | |
US20210241446A1 (en) | Method of verifying optical proximity effect correction |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120608 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130729 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131030 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140403 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140702 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140707 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140801 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140806 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140902 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140905 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150224 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5704808 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |