JP5703854B2 - コンピュータシステム及びコンピュータシステム起動方法 - Google Patents
コンピュータシステム及びコンピュータシステム起動方法 Download PDFInfo
- Publication number
- JP5703854B2 JP5703854B2 JP2011048032A JP2011048032A JP5703854B2 JP 5703854 B2 JP5703854 B2 JP 5703854B2 JP 2011048032 A JP2011048032 A JP 2011048032A JP 2011048032 A JP2011048032 A JP 2011048032A JP 5703854 B2 JP5703854 B2 JP 5703854B2
- Authority
- JP
- Japan
- Prior art keywords
- partition
- input
- processor
- output
- computer system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stored Programmes (AREA)
Description
プロセッサと入出力プロセッサ及び主記憶部を含むハードウェアリソースと、それぞれ個別のシステムとして動作する複数の区画に前記ハードウェアリソースを割り当てる区画制御部と、を備えるコンピュータシステムであって、
前記区画制御部は、
前記区画に割り当てる前記ハードウェアリソースの情報と該ハードウェアリソースに関連付けられたプログラムの情報を含む区画構成情報を記憶する区画構成情報記憶手段と、
前記ハードウェアリソースに関連付けられたプログラムを有するファイルを記憶するファイル記憶手段と、
前記区画構成情報記憶手段に記憶された前記区画構成情報に従って、前記区画毎に割り当てられた前記ハードウェアリソースに起動命令を発行する区画起動手段と、を備え、
前記プロセッサ及び前記入出力プロセッサは、前記区画起動手段が発行した前記起動命令に従って、前記ファイル記憶手段に記憶された前記ファイルが有するプログラムを起動する、
ことを特徴とする。
プロセッサと入出力プロセッサ及び主記憶部を含むハードウェアリソースと、それぞれ個別のシステムとして動作する複数の区画に前記ハードウェアリソースを割り当てる区画制御部と、を備えるコンピュータシステムを起動する方法であって、
前記区画制御部が前記区画に割り当てる前記ハードウェアリソースの情報と該ハードウェアリソースに関連付けられたプログラムの情報を含む区画構成情報を記憶する区画構成情報記憶ステップと、
前記区画制御部が前記ハードウェアリソースに関連付けられたプログラムを有するファイルを記憶するファイル記憶ステップと、
前記区画制御部が前記区画構成情報記憶ステップで記憶された前記区画構成情報に従って、前記区画毎に割り当てられた前記ハードウェアリソースに起動命令を発行する区画起動ステップと、
前記プロセッサ及び前記入出力プロセッサが前記区画起動ステップで発行された前記起動命令に従って、前記ファイル記憶ステップで記憶された前記ファイルが有するプログラムを起動する起動ステップと、を備える、
ことを特徴とする。
プロセッサと入出力プロセッサ及び主記憶部を含むハードウェアリソースと、それぞれ個別のシステムとして動作する複数の区画に前記ハードウェアリソースを割り当てる区画制御部と、を備えるコンピュータシステムであって、
前記区画制御部は、
前記区画に割り当てる前記ハードウェアリソースの情報と該ハードウェアリソースに関連付けられたプログラムの情報を含む区画構成情報を記憶する区画構成情報記憶手段と、
前記ハードウェアリソースに関連付けられたプログラムを有するファイルを記憶するファイル記憶手段と、
前記区画構成情報記憶手段に記憶された前記区画構成情報に従って、前記区画毎に割り当てられた前記ハードウェアリソースに起動命令を発行する区画起動手段と、を備え、
前記プロセッサ及び前記入出力プロセッサは、前記区画起動手段が発行した前記起動命令に従って、前記ファイル記憶手段に記憶された前記ファイルが有するプログラムを起動する、
ことを特徴とするコンピュータシステム。
前記ハードウェアリソースは入出力カードを含み、
前記入出力カードは、前記入出力プロセッサ、入出力コントローラ及び入出力記憶部を備え、
前記区画制御部は、
前記区画構成情報記憶手段に記憶された前記区画構成情報に従って、前記区画に前記入出力プロセッサを割り当てるか否かを判別するプロセッサ判別手段と、
前記プロセッサ判別手段が前記入出力プロセッサを割り当てると判別した場合に、該入出力プロセッサが属する前記入出力カードの前記入出力コントローラに、前記ファイル記憶手段に記憶された前記ファイルを、該入出力コントローラが属する前記入出力カードの前記入出力記憶部に記憶させるための転送命令を発行する転送命令発行手段と、をさらに備え、
前記入出力コントローラは、前記転送命令発行手段に発行された前記転送命令に従って、前記ファイル記憶手段に記憶された前記ファイルを、該入出力コントローラが属する前記入出力カードの前記入出力記憶部に記憶し、
前記入出力プロセッサは、前記区画起動手段に発行された前記起動命令に従って、該入出力プロセッサが属する前記入出力カードの前記入出力記憶部に記憶された前記ファイルが有するプログラムを起動する、
ことを特徴とする付記1に記載のコンピュータシステム。
前記入出力コントローラは、前記ファイル記憶手段に記憶された前記ファイルを記憶し終えた通知を前記区画制御部に発行し、
前記区画制御部は、前記通知に基づいて、前記入出力コントローラが前記ファイル記憶手段に記憶された前記ファイルを正常に記憶したか否かを判別するファイル記憶可否判別手段をさらに備える、
ことを特徴とする付記2に記載のコンピュータシステム。
前記区画構成情報記憶手段に記憶された前記区画構成情報は、
前記ハードウェアリソースのうち前記入出力カードを割り当てる第1区画の情報と、
前記ハードウェアリソースのうち前記入出力プロセッサと前記プロセッサを少なくとも割り当てる第2区画の情報と、
前記ハードウェアリソースのうち前記入出力プロセッサ及び/又は前記プロセッサと前記主記憶部を割り当てる第3区画の情報と、を少なくとも含む、
ことを特徴とする付記1乃至3のいずれか1つに記載のコンピュータシステム。
前記第1区画に割り当てられた前記入出力カードが備える前記入出力プロセッサは、ホストシステムとして動作し、
前記第2区画に割り当てられた前記入出力プロセッサは、入出力制御システムとして動作し、前記第2区画に割り当てられた前記プロセッサは、ホストシステムとして動作する、
ことを特徴とする付記4に記載のコンピュータシステム。
前記第3区画に割り当てられた前記入出力プロセッサ又は前記プロセッサは、前記第3区画に割り当てられた前記主記憶部に、前記第1区画と前記第2区画の共有領域を確保する手段と、前記共有領域を前記第1区画と前記第2区画に関連付ける手段と、を備え、
前記第1区画に割り当てられた前記入出力プロセッサと、前記第2区画に割り当てられた前記入出力プロセッサと前記プロセッサは、前記共有領域にアクセスする手段と、それぞれの区画間で互いに同期する手段と、を備える、
ことを特徴とする付記4又は5に記載のコンピュータシステム。
前記入出力プロセッサは、該入出力プロセッサが属する前記入出力カードの前記入出力コントローラに、前記共有領域にアクセスするための命令を発行するアクセス命令発行手段をさらに備え、
前記入出力コントローラは、前記アクセス命令発行手段に発行された前記アクセス命令に従って前記共有領域にアクセスする、
ことを特徴とする付記6に記載のコンピュータシステム。
前記入出力カードは、複数の前記入出力プロセッサを備え、
第1の入出力カードが備える第1の入出力プロセッサは、前記第2区画に割り当てられ、
前記第1の入出力カードが備える第2の入出力プロセッサは、前記第3区画に割り当てられる、
ことを特徴とする付記4乃至7のいずれか1つに記載のコンピュータシステム。
前記第1の入出力プロセッサと前記第2の入出力プロセッサは、前記第1の入出力カードの前記入出力コントローラと前記入出力記憶部に、それぞれ排他的にアクセスする、
ことを特徴とする付記8に記載のコンピュータシステム。
前記第1区画に割り当てられた前記入出力カードが備える前記入出力プロセッサは、前記ファイル記憶手段に記憶された第1のファイル中の第1のプログラムを起動し、
前記第2区画に割り当てられた前記入出力プロセッサと前記プロセッサは、前記ファイル記憶手段に記憶された第2のファイル中の第2のプログラムを起動し、
前記第3区画に割り当てられた前記入出力プロセッサ又は前記プロセッサは、前記ファイル記憶手段に記憶された第3のファイル中の第3のプログラムを起動する、
ことを特徴とする付記4乃至9のいずれか1つに記載のコンピュータシステム。
前記区画制御部は、前記入出力プロセッサに動作を停止させる停止命令を発行する動作停止手段をさらに備え、
前記区画が有する前記入出力プロセッサを他の区画に割り当てる場合、
前記動作停止手段は、前記区画が有する前記入出力プロセッサに前記停止命令を発行し、
前記ファイル記憶手段は、前記入出力プロセッサに関連付けられたプログラムを有する新たなファイルを記憶し、
前記区画起動手段は、前記入出力プロセッサに起動命令を発行し、
前記入出力プロセッサは、前記区画起動手段が発行した前記起動命令に従って、前記ファイル記憶手段に記憶された前記新たなファイルが有するプログラムを起動し、
前記第1区画が有する前記入出力プロセッサを前記第2区画に割り当てる場合、前記第2区画への組み込み処理が行われる、
ことを特徴とする付記4乃至10のいずれか1つに記載のコンピュータシステム。
前記入出力記憶部は、分散されており、他の前記入出力カードからアクセスできない、
ことを特徴とする付記1乃至11のいずれか1つに記載のコンピュータシステム。
前記入出力プロセッサは、前記入出力コントローラを介して前記主記憶部にアクセスする、
ことを特徴とする付記2乃至12のいずれか1つに記載のコンピュータシステム。
前記プロセッサ及び前記入出力プロセッサは、プログラムを起動すると、プロセッサ処理、入出力処理、共有メモリ処理を任意に選択して実行し、共有メモリ処理を実行した後、同期処理を実行する、
ことを特徴とする付記1乃至13のいずれか1つに記載のコンピュータシステム。
プロセッサと入出力プロセッサ及び主記憶部を含むハードウェアリソースと、それぞれ個別のシステムとして動作する複数の区画に前記ハードウェアリソースを割り当てる区画制御部と、を備えるコンピュータシステムを起動する方法であって、
前記区画制御部が前記区画に割り当てる前記ハードウェアリソースの情報と該ハードウェアリソースに関連付けられたプログラムの情報を含む区画構成情報を記憶する区画構成情報記憶ステップと、
前記区画制御部が前記ハードウェアリソースに関連付けられたプログラムを有するファイルを記憶するファイル記憶ステップと、
前記区画制御部が前記区画構成情報記憶ステップで記憶された前記区画構成情報に従って、前記区画毎に割り当てられた前記ハードウェアリソースに起動命令を発行する区画起動ステップと、
前記プロセッサ及び前記入出力プロセッサが前記区画起動ステップで発行された前記起動命令に従って、前記ファイル記憶ステップで記憶された前記ファイルが有するプログラムを起動する起動ステップと、を備える、
ことを特徴とするコンピュータシステム起動方法。
100 ホストシステム
110 初期化機構
120、140 メインメモリ
130、150 メモリコントローラ
160、170 プロセッサ
161、162、171、172 コア
163、173 キャッシュメモリ
164、165、174、175 I/Oポート
200 入出力制御装置
210、211、212、213 I/Oカード
220、221、222、223 I/Oコントローラ
230、231、232、233 分散型メモリ
240、241、242、243 I/Oプロセッサ
250、251、252、253、254、255、256、257 コア
260、261、262、263 I/Oスロット
300 周辺装置
400 内部バス
2 ネットワーク
3 保守端末
Claims (10)
- プロセッサと入出力プロセッサ及び主記憶部を含むハードウェアリソースと、それぞれ個別のシステムとして動作する複数の区画に前記ハードウェアリソースを割り当てる区画制御部と、を備えるコンピュータシステムであって、
前記区画制御部は、
前記区画に割り当てる前記ハードウェアリソースの情報と該ハードウェアリソースに関連付けられたプログラムの情報を含む区画構成情報を記憶する区画構成情報記憶手段と、
前記ハードウェアリソースに関連付けられたプログラムを有するファイルを記憶するファイル記憶手段と、
前記区画構成情報記憶手段に記憶された前記区画構成情報に従って、前記区画毎に割り当てられた前記ハードウェアリソースに起動命令を発行する区画起動手段と、を備え、
前記プロセッサ及び前記入出力プロセッサは、前記区画起動手段が発行した前記起動命令に従って、前記ファイル記憶手段に記憶された前記ファイルが有するプログラムを起動する、
ことを特徴とするコンピュータシステム。 - 前記ハードウェアリソースは入出力カードを含み、
前記入出力カードは、前記入出力プロセッサ、入出力コントローラ及び入出力記憶部を備え、
前記区画制御部は、
前記区画構成情報記憶手段に記憶された前記区画構成情報に従って、前記区画に前記入出力プロセッサを割り当てるか否かを判別するプロセッサ判別手段と、
前記プロセッサ判別手段が前記入出力プロセッサを割り当てると判別した場合に、該入出力プロセッサが属する前記入出力カードの前記入出力コントローラに、前記ファイル記憶手段に記憶された前記ファイルを、該入出力コントローラが属する前記入出力カードの前記入出力記憶部に記憶させるための転送命令を発行する転送命令発行手段と、をさらに備え、
前記入出力コントローラは、前記転送命令発行手段に発行された前記転送命令に従って、前記ファイル記憶手段に記憶された前記ファイルを、該入出力コントローラが属する前記入出力カードの前記入出力記憶部に記憶し、
前記入出力プロセッサは、前記区画起動手段に発行された前記起動命令に従って、該入出力プロセッサが属する前記入出力カードの前記入出力記憶部に記憶された前記ファイルが有するプログラムを起動する、
ことを特徴とする請求項1に記載のコンピュータシステム。 - 前記入出力コントローラは、前記ファイル記憶手段に記憶された前記ファイルを記憶し終えた通知を前記区画制御部に発行し、
前記区画制御部は、前記通知に基づいて、前記入出力コントローラが前記ファイル記憶手段に記憶された前記ファイルを正常に記憶したか否かを判別するファイル記憶可否判別手段と、をさらに備える、
ことを特徴とする請求項2に記載のコンピュータシステム。 - 前記区画構成情報記憶手段に記憶された前記区画構成情報は、
前記ハードウェアリソースのうち前記入出力カードを割り当てる第1区画の情報と、
前記ハードウェアリソースのうち前記入出力プロセッサと前記プロセッサを少なくとも割り当てる第2区画の情報と、
前記ハードウェアリソースのうち前記入出力プロセッサ及び/又は前記プロセッサと前記主記憶部を割り当てる第3区画の情報と、を少なくとも含む、
ことを特徴とする請求項2又は3に記載のコンピュータシステム。 - 前記第1区画に割り当てられた前記入出力カードが備える前記入出力プロセッサは、ホストシステムとして動作し、
前記第2区画に割り当てられた前記入出力プロセッサは、入出力制御システムとして動作し、前記第2区画に割り当てられた前記プロセッサは、ホストシステムとして動作する、
ことを特徴とする請求項4に記載のコンピュータシステム。 - 前記第3区画に割り当てられた前記入出力プロセッサ又は前記プロセッサは、前記第3区画に割り当てられた前記主記憶部に、前記第1区画と前記第2区画の共有領域を確保する手段と、前記共有領域を前記第1区画と前記第2区画に関連付ける手段と、を備え、
前記第1区画に割り当てられた前記入出力プロセッサと、前記第2区画に割り当てられた前記入出力プロセッサと前記プロセッサは、前記共有領域にアクセスする手段と、それぞれの区画間で互いに同期する手段と、を備える、
ことを特徴とする請求項4又は5に記載のコンピュータシステム。 - 前記区画制御部は、前記入出力プロセッサに動作を停止させる停止命令を発行する動作停止手段をさらに備え、
前記区画が有する前記入出力プロセッサを他の区画に割り当てる場合、
前記動作停止手段は、前記区画が有する前記入出力プロセッサに前記停止命令を発行し、
前記ファイル記憶手段は、前記入出力プロセッサに関連付けられたプログラムを有する新たなファイルを記憶し、
前記区画起動手段は、前記入出力プロセッサに起動命令を発行し、
前記入出力プロセッサは、前記区画起動手段が発行した前記起動命令に従って、前記ファイル記憶手段に記憶された前記新たなファイルが有するプログラムを起動し、
前記第1区画が有する前記入出力プロセッサを前記第2区画に割り当てる場合、前記第2区画への組み込み処理が行われる、
ことを特徴とする請求項4乃至6のいずれか1項に記載のコンピュータシステム。 - 前記入出力記憶部は、分散されており、他の前記入出力カードからアクセスできない、
ことを特徴とする請求項2乃至7のいずれか1項に記載のコンピュータシステム。 - 前記入出力プロセッサは、前記入出力コントローラを介して前記主記憶部にアクセスする、
ことを特徴とする請求項2乃至8のいずれか1項に記載のコンピュータシステム。 - プロセッサと入出力プロセッサ及び主記憶部を含むハードウェアリソースと、それぞれ個別のシステムとして動作する複数の区画に前記ハードウェアリソースを割り当てる区画制御部と、を備えるコンピュータシステムを起動する方法であって、
前記区画制御部が前記区画に割り当てる前記ハードウェアリソースの情報と該ハードウェアリソースに関連付けられたプログラムの情報を含む区画構成情報を記憶する区画構成情報記憶ステップと、
前記区画制御部が前記ハードウェアリソースに関連付けられたプログラムを有するファイルを記憶するファイル記憶ステップと、
前記区画制御部が前記区画構成情報記憶ステップで記憶された前記区画構成情報に従って、前記区画毎に割り当てられた前記ハードウェアリソースに起動命令を発行する区画起動ステップと、
前記プロセッサ及び前記入出力プロセッサが前記区画起動ステップで発行された前記起動命令に従って、前記ファイル記憶ステップで記憶された前記ファイルが有するプログラムを起動する起動ステップと、を備える、
ことを特徴とするコンピュータシステム起動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011048032A JP5703854B2 (ja) | 2011-03-04 | 2011-03-04 | コンピュータシステム及びコンピュータシステム起動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011048032A JP5703854B2 (ja) | 2011-03-04 | 2011-03-04 | コンピュータシステム及びコンピュータシステム起動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012185660A JP2012185660A (ja) | 2012-09-27 |
JP5703854B2 true JP5703854B2 (ja) | 2015-04-22 |
Family
ID=47015704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011048032A Expired - Fee Related JP5703854B2 (ja) | 2011-03-04 | 2011-03-04 | コンピュータシステム及びコンピュータシステム起動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5703854B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6231899B2 (ja) * | 2014-02-06 | 2017-11-15 | ルネサスエレクトロニクス株式会社 | 半導体装置、プロセッサシステム、及びその制御方法 |
US10409519B2 (en) | 2014-10-10 | 2019-09-10 | Hitachi, Ltd. | Interface device, and computer system including interface device |
WO2016181521A1 (ja) * | 2015-05-13 | 2016-11-17 | 株式会社日立製作所 | 計算機及び最適化方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7530071B2 (en) * | 2004-04-22 | 2009-05-05 | International Business Machines Corporation | Facilitating access to input/output resources via an I/O partition shared by multiple consumer partitions |
JP4295184B2 (ja) * | 2004-09-17 | 2009-07-15 | 株式会社日立製作所 | 仮想計算機システム |
JP2006113767A (ja) * | 2004-10-14 | 2006-04-27 | Sony Corp | 情報処理システム、および、情報処理方法、並びに、プログラム |
JP4947081B2 (ja) * | 2009-03-30 | 2012-06-06 | 日本電気株式会社 | パススルーi/oデバイスを伴うlparの動的マイグレーション装置、その方法及びそのプログラム |
-
2011
- 2011-03-04 JP JP2011048032A patent/JP5703854B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012185660A (ja) | 2012-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102173284B1 (ko) | 이종의 저장 매체들을 이용하는 분산 파일 시스템을 구동하는 전자 시스템, 및 그것의 데이터 저장 방법 및 관리 방법 | |
CN110063051B (zh) | 用于重新配置服务器的系统和方法以及服务器 | |
JP6355114B2 (ja) | リソース処理方法、オペレーティング・システム、およびデバイス | |
RU2429530C2 (ru) | Управление состоянием распределенных аппаратных средств в виртуальных машинах | |
US8082400B1 (en) | Partitioning a memory pool among plural computing nodes | |
JP2016541072A5 (ja) | ||
JP2010205209A (ja) | 管理計算機、計算機システム、物理リソース割り当て方法 | |
US20210042045A1 (en) | Storage system and resource allocation control method | |
US11635981B2 (en) | Virtualizing shared computing resources | |
JP2013120552A (ja) | 仮想計算機システム、仮想計算機管理プログラム、及びmacアドレス管理方法 | |
US9280493B2 (en) | Method and device for enumerating input/output devices | |
JP5703854B2 (ja) | コンピュータシステム及びコンピュータシステム起動方法 | |
JP4817115B2 (ja) | コンピュータシステム、並列初期化方法、及びブートプログラム | |
EP2642387B1 (en) | Method, memory management unit and computer system for managing memory of computer system | |
CN107766122B (zh) | 一种宿主机的可用内存空间设置方法和装置 | |
US9448871B2 (en) | Information processing device and method for selecting processor for memory dump processing | |
JP5093242B2 (ja) | 自己診断処理を行う情報処理装置、自己診断処理方法及び自己診断処理プログラム | |
CN116324706A (zh) | 分离式存储器池分配 | |
WO2023287407A1 (en) | Hardware component initialization | |
JP2007034514A (ja) | 情報処理装置 | |
JP6836536B2 (ja) | ストレージシステム及びio処理の制御方法 | |
Ha et al. | Dynamic Capacity Service for Improving CXL Pooled Memory Efficiency | |
JP6035993B2 (ja) | 情報処理装置、装置管理方法および装置管理プログラム | |
US20120284711A1 (en) | Method and Arrangement for Configuring a Resource for a Virtual Runtime Environment | |
US20230067658A1 (en) | System and operation method of hybrid virtual machine managers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141028 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141029 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150209 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5703854 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |