JP5698231B2 - 可変利得トランスコンダクタンスステージと同調可能な適応フィルタ - Google Patents

Description

米国特許法第１１９条の下での優先権の主張

本特許出願は、「可変利得トランスコンダクタンスステージと同調可能な適応フィルタ」と題し、２００９年６月２３日に出願された仮出願番号第６１／２１９，７３０号に対する優先権を主張し、この出願は、本発明の譲受人に譲渡され、ここに参照により明示的に組み込まれている。

本開示は、一般的に、電子技術に関し、さらに詳細には、アナログフィルタを備える通信デバイスに関する。

背景

通信システムは、ワイヤレスおよび／またはワイヤライン通信デバイスとの間で、ワイヤレス通信とワイヤライン通信とをサポートすると知られている。それぞれのタイプの通信システムは、１つ以上の通信標準規格にしたがって構成されているので、１つ以上の通信標準規格にしたがって動作する。例えば、ワイヤレス通信システムは、１つ以上の標準規格にしたがって動作してもよい。この１つ以上の標準規格は、ＩＥＥＥ８０２．１１、ブルートゥース（登録商標）、アドバンスド移動体電話機サービス（ＡＭＰＳ）、デジタルＡＭＰＳ、グローバルシステムフォーモバイル（ＧＳＭ）（登録商標）通信、コード分割多元接続（ＣＤＭＡ）、および／またはこれらの変形を含むが、これらに限定されない。

ワイヤレス通信システムのタイプに依存して、セルラ電話機、二方向無線機、パーソナルデジタルアシスタント（ＰＤＡ）、パーソナルコンピュータ（ＰＣ）、ラップトップコンピュータ、ホームエンターテイメント機器等のようなワイヤレス通信デバイスは、他のワイヤレス通信デバイスと直接的にまたは間接的に通信する。ワイヤレス通信に参加するために、それぞれのワイヤレス通信デバイスは、組み込まれている無線トランシーバ（すなわち、受信機および送信機）を備えている、あるいは、関係する無線トランシーバ（例えば、ホーム中のおよび／またはビルディング中のワイヤレス通信ネットワーク用の局、ＲＦモデム等）に結合されている。

よく知られているように、受信機は、アンテナに結合されており、低ノイズ増幅器と、１つ以上の中間周波数ステージと、フィルタリングステージと、データ復元ステージとを備えている。低ノイズ増幅器が、アンテナを通して、インバウンドＲＦ信号を受信し、これらを増幅する。１つ以上の中間周波数ステージが、増幅されたＲＦ信号を１つ以上の局部発振と混合し、増幅されたＲＦ信号をベースバンド信号または中間周波数（ＩＦ）信号にコンバートする。望まれていないアウトバンド信号を減衰させるために、フィルタリングステージがベースバンド信号またはＩＦ信号をフィルタリングし、フィルタリングされた信号を生成させる。データ復元ステージが、特定のワイヤレス通信標準規格にしたがって、フィルタリングされた信号から生データを復元する。

また、知られているように、送信機は、データ変調ステージと、１つ以上中間周波数ステージと、電力増幅器とを備えている。データ変調ステージが、特定のワイヤレス通信標準規格にしたがって、生データをベースバンド信号にコンバートする。ベースバンドデジタル信号はアナログベースバンド信号または中間（ＩＦ）信号にコンバートされる。送信機フィルタリングステージは、ベースバンドまたはＩＦ信号をフィルタリングし、データデジタル信号処理とデジタルアナログコンバートプロセスとによって生じた影像を取り除く。

送信機フィルタリングステージは、特定の通信標準規格にしたがって、ベースバンドアナログ信号または中間アナログ信号をさらに処理する。１つ以上中間周波数ステージは、ベースバンド信号を１つ以上の局部発振と混合させ、ＲＦ信号を生成させる。電力増幅器は、アンテナを通しての送信より前に、ＲＦ信号を増幅する。

受信および送信アナログ信号処理を支援するために、さまざまなタイプのアナログフィルタを、完全にチップ上に統合することができる。このようなフィルタは、抵抗器−キャパシタ（ＲＣ）フィルタ（受動または能動）や、スイッチキャパシタフィルタや、トランスコンダクタ−キャパシタ（Ｇｍ−Ｃ）フィルタとすることができる。アナログＲＣフィルタは、フィルタの極周波数を設定するための、抵抗器−キャパシタを組み合わせたものを備えている。アナログＲＣフィルタは、フィルタ利得を設定するためのさまざまな構成中で、一般的にｇｍステージと呼ばれるトランスコンダクタンスステージも備えていることもある。

図２は、アナログフィルタ２００のブロックレベルダイアグラムである。アナログフィルタ２００は、トランスコンダクタンスステージ２４０と、抵抗器−キャパシタＲｌ−Ｃｌを組み合わせたものと、トランスインピーダンスステージ３９０とを具備している。アナログフィルタ２００は、電流モードフィルタとして構成されており、その入力は電流Ｉｉｎであり、その出力は電流Ｉｏｕｔである。トランスコンダクタンスステージ２４０は、抵抗器２６０の第１の端子に接続されている。抵抗器２６０の第２の端子は、キャパシタＣ１の第１の端子に接続されている。キャパシタＣ１の第２の端子は、接地に接続されている。抵抗器２６０の第２の端子は、トランスインピーダンスステージ３９０に接続されている。フィルタ伝達関数全体を、Ｉｏｕｔ／Ｉｉｎとして規定する。

このような典型的なフィルタ構成に対する、３ｄＢカットオフ周波数を、したがってフィルタ帯域幅を、近似的に、

式１

として表すことができる。トランスコンダクタンスステージ２４０のサイズを変えることによって、フィルタの利得を変えることができる。

現代の通信プロトコルは、受信機および送信機の両方のフィルタリングが利得制御を含む必要がある。トランスコンダクタンスステージを用いる典型的なフィルタでは、トランスコンダクタンスを変えることによってフィルタの利得が変わった場合、フィルタ極の位置が変わり、結果的に、利得制御に対して、フィルタ帯域幅の変動を招くことがある。しかしながら、フィルタの帯域幅の変動は、ワイヤレスデバイスの受信および送信信号パスの両方の大きな性能劣化につながることがある。受信パスでは、受信機のベースバンドアナログフィルタの帯域幅の変動は、静的感度や、干渉物の存在の下の感度や、受信機ＩＰ３や、アンチエイリアジング性能の性能劣化につながる。代替的に、送信パスでは、送信機のベースバンドフィルタの帯域幅の変動は、送信機のＥＶＭ（誤差ベクトル大きさ）や、ＡＣＬＲ（隣接チャネル漏洩比）や、静的／過渡電力マスク性能の性能劣化につながる。

先行技術は、フィルタ帯域幅と利得とを較正するさまざまなインプリメンテーションを示したが、これらのインプリメンテーションは、かなりの較正時間を必要とする傾向にある。移動体通信デバイスでは、特に送信機において、アナログフィルタの利得は、利得ステップ間にどのくらいの時間が許容されるかに関する厳しい要件により非常に急速に変わることがある。したがって、最初に、フィルタ利得の利得のシーケンシャルな調整を行い、次にフィルタの帯域幅のシーケンシャルな調整を行うことは、送信機のタイミング要件に違反することもあり得る。ゆえに、マルチモードのマルチプロトコル通信システムに対しては、これらの厳しいタイミング要件を満たすオンチップフィルタを実現することは特に難しい。したがって、オンチップフィルタ構成と、これらの要件を満たすための動作方法論に対する必要性が存在する。

図１は、例示的な実施形態にしたがった、ワイヤレス通信デバイスのブロックダイアグラムを示している。 図２は、アナログフィルタのブロックレベルダイアグラムである。 図３は、例示的な実施形態にしたがった、フィルタ回路のブロックレベルダイアグラムである。 図４は、フィルタの利得および極の同調を同時に設定する例示的な実施形態を示している。 図５は、シリコンインプリメンテーションの例示的な測定データを図示している。 図６は、利得および極周波数を同時に設定するフロープロセスを示している。

詳細な説明

「例として、事例として、あるいは実例として機能すること」を意味するために、「例示的な」という言葉をここで使用する。「例示的な」ものとして、ここで記述したいずれの実施形態は、他の実施形態と比較して、必ずしも好ましいものとして、または効果的なものとして解釈されるものではない。

添付した図面に関連して以下に示した詳細な説明は、本発明の例示的な実施形態の説明として意図されており、本発明を実施できる実施形態のみを示すことを意図しているのではない。この記述全体の至るところに使用されている「例示的な」という用語は、「例として、事例として、あるいは実例として機能すること」を意味しており、他の例示的な実施形態と比較して、必ずしも好ましいものとして、または効果的なものとして解釈されるものではない。詳細な説明は、本発明の例示的な実施形態の完全な理解を提供する目的のために特定の詳細な説明を含んでいる。しかしながら、これらの特定の詳細な説明がなくても、本発明の例示的な実施形態を実施できることは、当業者に明らかである。いくつかの例では、ここで示した例示的な実施形態の新規性が不明瞭になることを避けるために、周知の構造およびデバイスをブロック図の形態で示している。

図１は、例示的な実施形態にしたがった、ワイヤレス通信デバイス１００のブロックダイアグラムを示している。この例示的な設計では、ワイヤレス通信デバイス１００は、デジタルシグナルプロセッサ（ＤＳＰ）のようなデバイス１１０と、トランシーバ１２０とを備えている。トランシーバ１２０は、二方向のワイヤレス通信をサポートする、送信機１３０と受信機１５０とを備えている。一般的に、ワイヤレス通信デバイス１００は、任意の数の通信システムと任意の数の周波数帯域のために、任意の数の送信機と任意の数の受信機とを備えていてもよい。

送信パスでは、デバイス１１０が、送信されることになるデータを処理し、アナログ出力信号を送信機１３０に提供する。送信機１３０内では、最初に、増幅器（Ａｍｐ）１３２によってアナログ出力信号を増幅して、ローパスフィルタのようなアナログフィルタ１３４によってフィルタリングし、デジタルアナログコンバート（ＤＡＣ）によって生じる影像を取り除き、ＶＧＡ１３６によってさらに増幅し、その後、ミキサ１３８によって、ベースバンドからＲＦにアップコンバートする。そして、フィルタ１４０によって、アップコンバートした信号をフィルタリングし、周波数アップコンバートによって生じる影像を除去して、ドライバ増幅器（ＤＡ）１４２と電力増幅器（ＰＡ）１４４とによってさらに増幅し、その後、デュプレクサ／スイッチ１４６を通してルーティングして、最終的に、アンテナ１４８を通して送信する。

受信パスでは、アンテナ１４８が基地局からの信号を受信し、受信した信号を提供し、この受信した信号をデュプレクサ／スイッチ１４６を通してルーティングし、受信機１５０に提供する。受信機１５０では、受信した信号をＬＮＡ１５２によって増幅し、バンドパスフィルタ１５４によってフィルタリングして、ミキサ１５６によって、ＲＦからベースバンドにダウンコンバートする。ダウンコンバートした信号をＶＧＡ１５８によって増幅し、ローパスフィルタのようなアナログフィルタ１６０によってフィルタリングし、増幅器１６２によって増幅して、アナログ入力信号を取得して、このアナログ入力信号をＤＳＰ１１０に提供する。

図１中に示されているように、送信機１３０および受信機１５０は、ダイレクトコンバートアーキテクチャを実現し、このダイレクトコンバートアーキテクチャは、１つのステージ中で、ＲＦとベースバンドとの間で信号を周波数コンバートする。送信機１３０および／または受信機１５０は、スーパーヘテダロイン方式のアーキテクチャも実現してもよく、このスーパーヘテダロイン方式の周波数アーキテクチャは、複数のステージ中で、ＲＦとベースバンドとの間で信号を周波数コンバートする。局部発振器（ＬＯ）発生器１７０は、送信および受信ＬＯ信号を発生させ、これらをミキサ１３８と１５６とにそれぞれ提供する。位相ロックループ（ＰＬＬ）１７２は、データプロセッサ１１０からの制御情報を受け取り、制御信号をＬＯ発生器１７０に提供し、適切な周波数で送信および受信ＬＯ信号を発生させる。

一般的に、増幅器、フィルタ、ミキサ等の１つ以上のステージによって、送信機１３０および受信機１５０中での信号の調整を実行してもよい。これらの回路ブロックは、図１中で示されている構成とは異なって配置してもよい。さらには、送信機および受信機中で信号を調整するために、図１中に示されていない他の回路ブロックも使用してもよい。図１中のいくつかの回路ブロックは、省略してもよい。トランシーバ１２０のすべて、または、一部は、アナログ集積回路（ＩＣ）、ＲＦＩＣ（ＲＦＩＣ）、混合信号ＩＣ等上で実現してもよい。例えば、送信機１３０中の増幅器１３２ないしドライバ増幅器１４２は、ＲＦＩＣ上で実現してもよいのに対して、電力増幅器１４４は、ＲＦＩＣの外部で実現してもよい。

デバイス１１０は、例えば、送信されるデータおよび受信されるデータに対するデジタル処理のような、ワイヤレスデバイス１００に対するさまざまな機能を実行してもよい。メモリ１１２は、デバイス１１０に対する、プログラムコードとデータとを記憶してもよい。デバイス１１０は、１つ以上の特定用途集積回路（ＡＳＩＣ）および／または他のＩＣ上で実現してもよい。

図１中で示されているように、送信機および受信機は、さまざまなフィルタを備えていてもよい。それぞれのフィルタは、さまざまな様態で実現してもよい。

図３は、例示的な実施形態にしたがった、フィルタ回路３００のブロックレベルダイアグラムである。フィルタ回路３００は、入力トランスコンダクタンスステージ３４０と、抵抗器−キャパシタを組み合わせたもの２６０−３８０と、出力トランスインピーダンスステージ３９０とを具備している。入力トランスコンダクタンスステージ３４０は、フィルタの利得を設定するための可変トランスコンダクタンスである。キャパシタ３８０は、可変キャパシタである。１つの実施形態では、後で説明し、そして図４中で示されているように、可変キャパシタは、スイッチトキャパシタのバンクを用いてもよい。フィルタ３００は、電流モードフィルタとして構成されており、その入力は電流Ｉｉｎであり、その出力は電流Ｉｏｕｔである。入力トランスコンダクタンスステージ３４０は、抵抗器２６０の第１の端子に接続されている。抵抗器２６０の第２の端子は、キャパシタ３８０の第１の端子に接続されている。キャパシタ３８０の第２の端子は、接地に接続されている。抵抗器２６０の第２の端子は、出力トランスインピーダンスステージ３９０に接続されている。

入力トランスコンダクタステージ３４０のトランスコンダクタンスｇｍを減少させたとき、式１にしたがって極の位置を維持するようにキャパシタ３８０のキャパシンタンスを減少させ、そして、入力トランスコンダクタステージ３４０のトランスコンダクタンスｇｍを増加させたときには、逆である。

図３の例示的な実施形態では、入力トランスコンダクタンスステージ３４０のサイズを変えることによって、フィルタの利得が変わる。代替的に、出力トランスインピーダンスステージ３９０のサイズを変えることによって、利得を変えることができる。利得範囲と粒度とに関する要件を楽にするために、送信機において、送信機の利得制御の双方のインプリメンテーションを使用してもよいことを、当業者は正しく認識することができる。

可変抵抗器、または、これに類するコンポーネント、または、これに類するコンポーネントを組み合わせたものを使用して、アナログフィルタの極の位置を設定または調整してもよいことを、当業者は正しく認識することができる。

それぞれの利得制御方法は、極周波数に対して異なる影響を有するので、これらのインプリメンテーションのいずれかのものを使用することは、結果的に、利得設定に対して、キャパシタサイズの異なるマッピングをすることになる。

デジタルシグナルプロセッサを用いて、利得と極周波数とをシーケンシャルに設定するのとは対照的に、利得に基づいて、利得と極位置とを同時に調整することができる。したがって、アナログフィルタの利得を非常に迅速に変えることが可能となり、利得ステップ間の厳しいタイミング要件を満たすことが可能になる。

図４は、利得と極との同調を同時に設定する例示的な実施形態を示している。ワイヤレス通信デバイス４００は、ＤＳＰのようなデバイス４１０と、アナログフィルタ４５０とを備えている。デバイス４１０は、利得制御装置４２０とデコーダ４３０とを備えている。フィルタ４５０は、可変トランスコンダクタンスステージ４４０と、抵抗器−キャパシタ４６０−４８０を組み合わせたものと、トランスインピーダンスステージ４９０とを備えている。図４の実施形態では、可変トランスコンダクタンスステージは、アナログフィルタの利得を設定するためにパラレルに接続されている、ＭＯＳデバイスのバンクを備える。図４の実施形態では、可変キャパシタは、スイッチトキャパシタ４８０のバンクを用いる。可変トランスコンダクタンスステージ４４０は、抵抗器４６０の第１の端子に接続されている。抵抗器４６０の第２の端子は、キャパシタ４８０の第１の端子に接続されている。可変キャパシタ４８０の第２の端子は、接地に接続されている。抵抗器４６０の第２の端子は、トランスインピーダンスステージ４９０に接続されている。

利得制御装置４２０は、可変トランスコンダクタンスステージ４４０の、サイズを、ゆえに利得を直接的に制御する。代替的な実施形態では、示していないが、利得制御装置４２０は、トランスインピーダンスステージ４９０の、サイズを、ゆえに利得を付加的に制御してもよい。利得制御装置４２０は、デコーダ４３０に結合している。デコーダ４３０は、可変キャパシタ４８０に結合している。利得決定に応答して、フィルタ極の位置が所望の値にとどまるように、または、所望の範囲内にとどまるように、デコーダ４３０は、アナログフィルタの必要な利得を、対応するキャパシンタンスに適切にマッピングする。したがって、図４の例示的な実施形態では、アナログフィルタの利得および極位置を同時に設定する。

図５は、シリコンインプリメンテーションの例示的な測定データを図示している。図５は、例示的な実施形態にしたがった、アナログフィルタの利得に対して、測定された３ｄＢ周波数を示している。同調スキームがイネーブルされているときに、アナログフィルタの利得に対する３ｄＢ周波数は、特定の範囲内にとどまることを曲線５２０は示している。同調スキームがディセーブルされているときに、このフィルタの３ｄＢ周波数は、図５の曲線５１０によって示されているように、利得が変わったときに著しく変化する。

図６は、別の例示的な実施形態にしたがって、利得と極の位置とを同時に設定する方法のフローチャートを示している。この実施形態において、ステップ６１０では、利得制御装置が、利得決定を発生させる。ステップ６２０では、アナログフィルタ極の位置が、特定値にとどまるように、または、特定の範囲内にとどまるように、デコーダが、アナログフィルタの決定された利得を、対応するキャパシンタンスに適切にマッピングする。最後のステップ６３０では、利得制御装置とデコーダとが、それぞれ、可変トランスコンダクタンスステージの利得と可変キャパシタのキャパシンタンスとを同時に設定する。

当業者は、本発明の範囲を逸脱することなく、利得制御装置およびデコーダを実現するさまざまな構成を見出すことができることを正しく認識することができる。同様に、フィルタの極の位置が所望の値にとどまるように、または、所望の範囲内にとどまるように、利得に対応するキャパシンタンスを決定、計算、またはそうでなければ特定するために、さまざまなマッピング技術を使用することができる。

ここで開示した実施形態に関連して記述した、さまざまな例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップを、電子ハードウェア、コンピュータソフトウェア、あるいは双方を組み合わせたものとして実現してもよいことを、当業者はさらに正しく認識するだろう。ハードウェアおよびソフトウェアのこの互換性を明確に図示するために、さまざまな例示的なコンポーネント、ブロック、モジュール、回路、およびステップを、一般的に、これらの機能性の観点から上記に記述している。この機能性が、ハードウェアまたはソフトウェアとして実現されるか否かは、システム全体に課せられている、特定のアプリケーションおよび設計制約に依存する。熟練者が、それぞれの特定のアプリケーションの方法を変えて、記述した機能性を実現するかもしれないが、このようなインプリメンテーションの決定は、本発明の例示的な実施形態の範囲から逸脱が生じるとして解釈されるべきでない。

ここで開示した実施形態に関連して記述した、さまざまな例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、または他のプログラマブルロジックデバイス、ディスクリートゲートまたはトランジスタロジック、ディスクリートハードウェアコンポーネント、あるいは、ここで記述した機能を実行するように設計されているこれらの任意の組み合わせで実現しても、あるいは、実行してもよい。汎用プロセッサはマイクロプロセッサであってもよいが、代替実施形態では、プロセッサは、何らかの従来のプロセッサ、制御装置、マイクロ制御装置、または状態機械であってもよい。プロセッサはまた、コンピューティングデバイスの組み合わせとして、例えば、ＤＳＰとマイクロプロセッサの組み合わせとして、複数のマイクロプロセッサとして、ＤＳＰコアに関連した１つ以上のマイクロプロセッサとして、あるいは、このような他の何らかの構成として実現してもよい。

ここに開示した実施形態と関連して記述した方法またはアルゴリズムのステップは、直接、ハードウェアで、プロセッサにより実行されるソフトウェアモジュールで、あるいは、２つのものを組み合わせたもので具体化してもよい。ソフトウェアモジュールは、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、リードオンリーメモリ（ＲＯＭ）、電気的にプログラム可能なＲＯＭ（ＥＰＲＯＭ）、電気的に消去可能なプログラム可能なＲＯＭ（ＥＥＰＲＯＭ）、レジスタ、ハードディスク、リムーブバルディスク、ＣＤ−ＲＯＭ、あるいは技術的に知られている他の何らかの形態の記憶媒体中に存在していてもよい。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるようにプロセッサに結合されている。代替実施形態では、記憶媒体はプロセッサと一体化してもよい。プロセッサおよび記憶媒体は、ＡＳＩＣ中に存在していてもよい。ＡＳＩＣは、ユーザ端末中に存在していてもよい。代替実施形態では、プロセッサおよび記憶媒体は、ユーザ端末において、ディスクリートコンポーネントとして存在していてもよい。

１つ以上の例示的な設計では、記述した機能は、ハードウェアで、ソフトウェアで、ファームウェアで、またはこれらの任意の組み合わせで実現してもよい。ソフトウェアで実現した場合、機能は、１つ以上の命令またはコードとしてコンピュータ読み取り可能媒体上に記憶させてもよく、あるいは、１つ以上の命令またはコードとしてコンピュータ読み取り可能媒体上に送信してもよい。コンピュータ読み取り可能媒体は、１つの場所から別の場所へのコンピュータプログラムの転送を促進する何らかの媒体を含むコンピュータ記憶媒体および通信媒体の双方を含む。記憶媒体は、コンピュータによってアクセスできる何らかの利用可能な媒体であってもよい。例示によると、このようなコンピュータ読み取り可能な媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭ、または他の光ディスク記憶デバイス、磁気ディスク記憶デバイスまたは他の磁気記憶デバイス、あるいは命令またはデータ構成の形態で所望のプログラムコード手段を伝送または記憶するために使用でき、コンピュータによってアクセスできる他の何らかの媒体を含むことができるが、これらに限定されない。また、あらゆる接続は、コンピュータ読み取り可能媒体と適切に呼ばれている。例えば、ソフトウェアが、ウェブサイトや、サーバから、あるいは同軸ケーブルや、ファイバ光ケーブル、撚り対、デジタル加入者線（ＤＳＬ）、または赤外線、無線、マイクロ波のようなワイヤレス技術を使用している他の遠隔ソースから送信された場合、同軸ケーブル、ファイバ光ケーブル、撚り対、ＤＳＬ、あるいは赤外線、無線、およびマイクロ波のようなワイヤレス技術は、媒体の定義に含まれる。ここで使用したようなディスク（ｄｉｓｋおよびｄｉｓｃ）は、コンパクトディスク（ＣＤ）、レーザディスク、光ディスク、デジタル汎用ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、ブルーレイ（登録商標）ディスクを含んでいてもよいが、一般的に、ディスク（ｄｉｓｋ）は、データを磁気的に再生する一方で、ディスク（ｄｉｓｃ）はデータをレーザによって光学的に再生する。先のものを組み合わせたものもまた、コンピュータ読み取り可能媒体の範囲内に含められるべきである。

開示した例示的な実施形態の前の記述は、当業者が、本発明を作り、または使用できるように提供されている。これらの例示的な実施形態に対するさまざま改良は、当業者に容易に明らかとなり、ここに規定された一般的な原理は、本発明の精神または範囲を逸脱することなく、他の実施形態に適用されてもよい。したがって、本発明は、ここに示された実施形態に限定されることを意図しているものではなく、ここで開示した原理および新しい特徴と一致した最も広い範囲に一致させるべきである。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［１］可変利得回路とアナログフィルタの極の位置を設定するための可変コンポーネントとを備えたアナログフィルタを制御するデバイスにおいて、
前記デバイスは、
利得を決定する利得制御装置と、
前記利得決定に応答して、前記可変コンポーネントの、キャパシタンスと抵抗とのうちの少なくとも１つを設定し、前記アナログフィルタの前記極の位置を設定するデコーダとを具備するデバイス。
［２］利得を設定する手段をさらに具備する［１］記載のデバイス。
［３］前記デコーダは、前記アナログフィルタの前記利得と、前記フィルタの可変キャパシタのキャパシタンスとを、それぞれ同時に設定する［１］記載のデバイス。
［４］前記キャパシタンスを設定することは、利得をキャパシタンスにマッピングすることを含む［３］記載のデバイス。
［５］前記マッピングは、プログラム可能である［４］記載のデバイス。
［６］前記利得を設定することは、可変トランスコンダクタンスステージと可変トランスインピーダンスステージのうちの少なくとも１つの利得を設定することを含む［４］記載のデバイス。
［７］前記キャパシタンスを設定することは、スイッチトキャパシタのバンクを制御することを含む［４］記載のデバイス。
［８］前記利得を設定することと、前記キャパシタンスを設定することは、同期化式で行われる［４］記載のデバイス。
［９］前記アナログフィルタは、電流モードフィルタである［８］記載のデバイス。
［１０］前記デバイスは、ベースバンドプロセッサであり、前記アナログフィルタは、ワイヤレス通信デバイスの送信パス中に存在する［１］記載のデバイス。
［１１］可変利得回路とアナログフィルタの極の位置を設定するための可変キャパシタとを備えたアナログフィルタを制御する方法において、
前記方法は、
利得決定を検出することと、
前記利得決定に応答して、前記可変キャパシタのキャパシタンスを設定し、特定値で、または、特定の範囲内で前記フィルタの前記極の位置を設定することとを含む方法。
［１２］前記特定値で、または、前記特定の範囲内で前記フィルタの前記極の位置を設定するのに必要な前記キャパシタンスに前記決定された利得をマッピングすることをさらに含む［１１］記載の方法。
［１３］前記可変利得回路の利得を設定することをさらに含む［１２］記載の方法。
［１４］前記利得の設定と、前記キャパシタンスの設定は、同時である［１３］記載の方法。
［１５］可変利得回路とアナログフィルタの極周波数を設定するための可変キャパシタとを備えたアナログフィルタを持つワイヤレス通信デバイスにおいて、
前記ワイヤレス通信デバイスは、
利得決定を検出する手段と、
前記検出された利得決定に応答して、前記可変キャパシタのキャパシタンスを設定し、前記アナログフィルタの前記極周波数を設定する手段とを具備するワイヤレス通信デバイス。
［１６］利得を決定する手段をさらに具備する［１５］記載のワイヤレス通信デバイス。
［１７］利得を設定する手段をさらに具備する［１６］記載のワイヤレス通信デバイス。
［１８］前記フィルタの、可変利得デバイスの利得と前記可変キャパシタの前記キャパシタンスとを同時に設定する［１７］記載のワイヤレス通信デバイス。
［１９］前記キャパシタンスを設定する手段は、利得をキャパシタンスにマッピングする手段をさらに備える［１８］記載のワイヤレス通信デバイス。
［２０］前記利得をキャパシタンスにマッピングする手段は、プログラム可能である［１９］記載のワイヤレス通信デバイス。
［２１］前記可変利得回路は、可変トランスコンダクタンスと、可変トランスインピーダンスとのうちの１つである［１８］記載のワイヤレス通信デバイス。
［２２］前記可変キャパシタは、スイッチトキャパシタのバンクである［１８］記載のワイヤレス通信デバイス。
［２３］利得制御装置が、前記利得決定を、前記可変キャパシタンスを設定する手段に送る［１８］記載のワイヤレス通信デバイス。
［２４］可変利得回路とアナログフィルタの極の位置を設定するための可変コンポーネントとを備えたアナログフィルタを制御する集積回路において、
利得を決定する手段と、
前記利得決定に応答して、前記可変コンポーネントのキャパシタンスと抵抗とのうちの少なくとも１つを設定し、前記アナログフィルタの前記極の位置を設定する手段とを具備する集積回路。
［２５］可変利得回路とアナログフィルタの極の位置を設定する可変キャパシタとを持つアナログフィルタを制御するプロセッサデバイスとともに使用するコンピュータプログラムプロダクトにおいて、
前記コンピュータプログラムプロダクトは、
利得決定を前記プロセッサデバイスに検出させるための命令と、
前記利得決定に応答して、前記可変キャパシタのキャパシタンスを前記プロセッサデバイスに設定させ、特定値で、または、特定の範囲内で前記フィルタの前記極の位置を設定させる命令とを持つコンピュータプログラムプロダクト。

Claims (25)

1. アナログフィルタ中のトランスコンダクタンスｇｍパラメータと極周波数パラメータとを設定するベースバンドプロセッサを含むデバイスにおいて、
   前記アナログフィルタの利得における所望の変化の決定に基づいて、利得制御信号を発生させて、前記トランスコンダクタンスｇｍパラメータを調整するように構成されている利得制御装置と、
   前記トランスコンダクタンスｇｍパラメータにおける前記調整から結果的に生じるキャパシタンスの予測される変化に対処するために、前記利得における所望の変化の間、前記アナログフィルタの帯域幅を維持するように前記極周波数パラメータを同時に調整する、前記利得制御信号からマッピングされた極周波数制御信号を、前記決定と前記利得制御信号とに基づいて発生させるように構成されているデコーダとを具備するデバイス。
2. 前記デコーダは、前記関係する、利得における所望の変化に対してメモリ中に記憶されている予め計算された値から前記極周波数制御信号を発生させる手段を備える請求項１記載のデバイス。
3. 前記利得制御信号は、並列に配置されたトランスコンダクタのサブセットを選択的にスイッチオンにするように構成されており、前記極周波数制御信号は、並列に配置されたキャパシタ素子のサブセットを選択的にスイッチオンにするように構成されている請求項１記載のデバイス。
4. 前記極周波数制御信号は以下の数式にしたがって導出され、
   

   

   ここでＦ_−３ｄＢはフィルタ帯域幅であり、Ｒ１とＣ１はそれぞれ、前記アナログフィルタ中のＲＣ回路の、抵抗とキャパシタンスである請求項１記載のデバイス。
5. 前記アナログフィルタは電流モードアナログフィルタである請求項１記載のデバイス。
6. 前記電流モードアナログフィルタはＭＯＳデバイスである請求項５記載のデバイス。
7. 前記電流モードアナログフィルタはＲＦ送受信回路の一部である請求項６記載のデバイス。
8. 前記デバイスは前記ＲＦ送受信回路を具備する請求項７記載のデバイス。
9. アナログフィルタ中のトランスコンダクタンスｇｍパラメータと極周波数パラメータとを設定する方法において、
   前記アナログフィルタの利得における所望の変化の決定に基づいて、利得制御信号を発生させて、前記トランスコンダクタンスｇｍパラメータを調整することと、
   前記トランスコンダクタンスｇｍパラメータにおける前記調整から結果的に生じるキャパシタンスの予測される変化に対処するために、前記利得における所望の変化の間、前記アナログフィルタの帯域幅を維持するように前記極周波数パラメータを同時に調整する、前記利得制御信号からマッピングされた極周波数制御信号を、前記決定と前記利得制御信号とに基づいて発生させることとを含む方法。
10. 前記極周波数制御信号を発生させることは、前記関係する、利得における所望の変化に対してメモリ中に記憶されている予め計算された値を取り出すことを伴う請求項９記載の方法。
11. 前記利得制御信号は、並列に配置されたトランスコンダクタのサブセットを選択的にスイッチオンにするように構成されており、前記極周波数制御信号は、並列に配置されたキャパシタ素子のサブセットを選択的にスイッチオンにするように構成されている請求項９記載の方法。
12. 前記極周波数制御信号は以下の数式にしたがって導出され、
    

    

    ここでＦ_−３ｄＢはフィルタ帯域幅であり、Ｒ１とＣ１はそれぞれ、前記アナログフィルタ中のＲＣ回路の、抵抗とキャパシタンスである請求項９記載の方法。
13. 前記アナログフィルタは電流モードアナログフィルタである請求項９記載の方法。
14. 前記電流モードアナログフィルタはＭＯＳデバイスである請求項１３記載の方法。
15. 前記電流モードアナログフィルタはＲＦ送受信回路の一部である請求項１４記載の方法。
16. 前記ＲＦ送受信回路はワイヤレス通信デバイスの一部である請求項１５記載の方法。
17. 電流モードアナログフィルタ中のトランスコンダクタンスｇｍパラメータと極周波数パラメータとを設定するデジタル信号処理デバイスにおいて、
    前記電流モードアナログフィルタの利得における所望の変化の決定に基づいて、利得制御信号を発生させて、前記トランスコンダクタンスｇｍパラメータを調整する手段と、
    前記トランスコンダクタンスｇｍパラメータにおける前記調整から結果的に生じるキャパシタンスの予測される変化に対処するために、前記利得における所望の変化の間、前記アナログフィルタの帯域幅を維持するように前記極周波数パラメータを同時に調整する、前記利得制御信号からマッピングされた極周波数制御信号を、前記決定と前記利得制御信号とに基づいて発生させる手段とを具備するデジタル信号処理デバイス。
18. 前記極周波数制御信号を発生させる手段は、前記関係する、利得における所望の変化に対してメモリ中に記憶されている予め計算された値を取り出す手段を備える請求項１７記載のデバイス。
19. 前記利得制御信号は、並列に配置されたトランスコンダクタのサブセットを選択的にスイッチオンにするように構成されており、前記極周波数制御信号は、並列に配置されたキャパシタ素子のサブセットを選択的にスイッチオンにするように構成されている請求項１７記載のデバイス。
20. 前記極周波数制御信号は以下の数式にしたがって導出され、
    

    

    ここでＦ_−３ｄＢはフィルタ帯域幅であり、Ｒ１とＣ１はそれぞれ、前記電流モードアナログフィルタ中のＲＣ回路の、抵抗とキャパシタンスである請求項１７記載のデバイス。
21. 命令を有するコンピュータ読取可能記憶媒体において、
    前記命令は、選択的に設定可能なトランスコンダクタンスｇｍパラメータと極周波数パラメータを有する電流モードアナログフィルタに結合されているデジタル信号処理デバイスに、
    前記電流モードアナログフィルタの利得における所望の変化の決定に基づいて、利得制御信号を発生させて、前記トランスコンダクタンスｇｍパラメータを調整させ、
    前記トランスコンダクタンスｇｍパラメータにおける前記調整から結果的に生じるキャパシタンスの予測される変化に対処するために、前記利得における所望の変化の間、前記アナログフィルタの帯域幅を維持するように前記極周波数パラメータを同時に調整する、前記利得制御信号からマッピングされた極周波数制御信号を、前記決定と前記利得制御信号とに基づいて発生させるコンピュータ読取可能記憶媒体。
22. 前記極周波数制御信号は以下の数式にしたがって導出され、
    

    

    ここでＦ_−３ｄＢはフィルタ帯域幅であり、Ｒ１とＣ１はそれぞれ、前記電流モードアナログフィルタ中のＲＣ回路の、抵抗とキャパシタンスである請求項２１記載のコンピュータ読取可能記憶媒体。
23. 電流モードアナログフィルタを含む、ＲＦ送受信デバイスにおいて、
    利得制御信号に応答して、前記電流モードアナログフィルタ中のトランスコンダクタンスｇｍパラメータとトランスインピーダンスパラメータとのうちの少なくとも１つを調整するトランスコンダクタンス入力ステージとトランスインピーダンスステージと、
    極周波数制御信号に応答して、極周波数パラメータを設定するＲＣ回路とを具備し、
    前記利得制御信号は前記電流モードアナログフィルタの利得における所望の変化の決定に基づいて発生される一方、前記利得制御信号からマッピングされた前記極周波数制御信号は、前記トランスコンダクタンスｇｍパラメータと前記トランスインピーダンスパラメータとのうちの少なくとも１つの前記調整から結果的に生じるキャパシタンスの予測される変化に対処するために、前記利得における所望の変化の間、前記アナログフィルタの帯域幅を維持するように前記極周波数パラメータを同時に調整するために発生されるＲＦ送受信デバイス。
24. 前記極周波数制御信号は以下の数式にしたがって導出され、
    

    

    ここでＦ_−３ｄＢはフィルタ帯域幅であり、Ｒ１とＣ１はそれぞれ、前記ＲＣ回路の、抵抗とキャパシタンスである請求項２３記載のデバイス。
25. 前記電流モードアナログフィルタはＭＯＳデバイスである請求項２３記載のデバイス。

Images