JP5696117B2 - Image forming apparatus - Google Patents

Image forming apparatus Download PDF

Info

Publication number
JP5696117B2
JP5696117B2 JP2012213509A JP2012213509A JP5696117B2 JP 5696117 B2 JP5696117 B2 JP 5696117B2 JP 2012213509 A JP2012213509 A JP 2012213509A JP 2012213509 A JP2012213509 A JP 2012213509A JP 5696117 B2 JP5696117 B2 JP 5696117B2
Authority
JP
Japan
Prior art keywords
clock signal
unit
error
slave
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012213509A
Other languages
Japanese (ja)
Other versions
JP2014066950A (en
Inventor
隼人 平山
隼人 平山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Document Solutions Inc
Original Assignee
Kyocera Document Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Document Solutions Inc filed Critical Kyocera Document Solutions Inc
Priority to JP2012213509A priority Critical patent/JP5696117B2/en
Priority to CN201310447494.3A priority patent/CN103702010B/en
Priority to US14/037,723 priority patent/US9336472B2/en
Publication of JP2014066950A publication Critical patent/JP2014066950A/en
Application granted granted Critical
Publication of JP5696117B2 publication Critical patent/JP5696117B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
    • G06K15/40—Details not directly involved in printing, e.g. machine management, management of the arrangement as a whole or of its constitutive parts
    • G06K15/4025—Managing optional units, e.g. sorters, document feeders
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G21/00—Arrangements not provided for by groups G03G13/00 - G03G19/00, e.g. cleaning, elimination of residual charge
    • G03G21/14—Electronic sequencing control

Description

本発明は、クロック信号に同期して動作する制御部を複数備えて分散制御する画像形成装置に関し、特に、クロック信号の誤差を算出する技術に関する。   The present invention relates to an image forming apparatus that includes a plurality of control units that operate in synchronization with a clock signal and performs distributed control, and more particularly, to a technique for calculating an error of a clock signal.

従来から、クロック信号に同期して動作する制御部を複数備えて分散制御する画像形成装置が知られている。各制御部の動作を正確に同期させるためには、各制御部のクロック信号の時間精度を高くする必要がある。しかし、時間精度の高い発振器は高価なものである。そこで、このような画像形成装置では、各制御部によって制御される動作の精度に大きな差異を生じさせないためにクロック信号の誤差が算出され、算出されたクロック信号の誤差に基づいて動作に関わる制御パラメーターが補正される。   2. Description of the Related Art Conventionally, an image forming apparatus that includes a plurality of control units that operate in synchronization with a clock signal and performs distributed control is known. In order to accurately synchronize the operation of each control unit, it is necessary to increase the time accuracy of the clock signal of each control unit. However, an oscillator with high time accuracy is expensive. Therefore, in such an image forming apparatus, an error of the clock signal is calculated so as not to cause a large difference in the accuracy of the operation controlled by each control unit, and control related to the operation is performed based on the calculated error of the clock signal. The parameter is corrected.

例えば、下記特許文献１には、マスターＣＰＵは、マスターＣＰＵのクロック信号の周期の所定倍の送信間隔でスレーブＣＰＵに通信データを送信し、スレーブＣＰＵは、マスターＣＰＵから通信データが送信される送信間隔を、スレーブＣＰＵのクロック信号でカウントし、そのカウント値と上記の送信間隔を用いてスレーブＣＰＵのクロック信号の周波数（又は周期）を算出する技術が記載されている。そして、算出した周波数（又は周期）と予め定められたスレーブＣＰＵのクロック信号の周波数（又は周期）との差異によって、スレーブＣＰＵのクロック信号の誤差を算出する技術が記載されている。   For example, in Patent Document 1 below, the master CPU transmits communication data to the slave CPU at a transmission interval that is a predetermined multiple of the clock signal period of the master CPU, and the slave CPU transmits communication data from the master CPU. A technique is described in which the interval is counted with the clock signal of the slave CPU, and the frequency (or period) of the clock signal of the slave CPU is calculated using the count value and the transmission interval. A technique for calculating the error of the clock signal of the slave CPU based on the difference between the calculated frequency (or period) and a predetermined frequency (or period) of the clock signal of the slave CPU is described.

これによって、マスターＣＰＵのクロック信号の生成回路のみを時間精度の高い高価な発振器として構成すれば、スレーブＣＰＵのクロック信号の生成回路としては、時間精度の低い低価格な発振回路を使用可能になる。   Thus, if only the clock signal generation circuit of the master CPU is configured as an expensive oscillator with high time accuracy, a low-cost oscillation circuit with low time accuracy can be used as the clock signal generation circuit of the slave CPU. .

特開２０１１−１５０３１０号公報JP 2011-150310 A

上記特許文献１に記載の技術では、マスターＣＰＵから通信データが送信される送信間隔をスレーブＣＰＵのクロック信号でカウントするため、マスターＣＰＵから通信データを送信する送信間隔を、スレーブＣＰＵのクロック信号の周期よりも長くする必要がある。また、スレーブＣＰＵのクロック信号の周波数（又は周期）の誤差を精度良く算出するためには、通信データの送信間隔を、正確にマスターＣＰＵのクロック信号の周期の所定倍にする必要がある。   In the technique described in Patent Document 1, since the transmission interval at which communication data is transmitted from the master CPU is counted by the clock signal of the slave CPU, the transmission interval at which communication data is transmitted from the master CPU is set to the clock signal of the slave CPU. It must be longer than the period. In addition, in order to accurately calculate an error in the frequency (or period) of the clock signal of the slave CPU, it is necessary to accurately set the transmission interval of communication data to a predetermined multiple of the period of the clock signal of the master CPU.

しかし、マスターＣＰＵのクロック信号の周期の所定倍の送信間隔でデータ通信を行うためには、マスターＣＰＵのクロック信号を用いてマスターＣＰＵのクロック信号の周期の所定倍の送信間隔で発振するクロック信号に変換する変換回路が必要になる。このクロック信号の変換過程で、変換回路の変換精度に起因して送信間隔が正確にマスターＣＰＵのクロック信号の周期の所定倍にならない虞があった。このため、マスターＣＰＵのクロック信号の周期の正確な倍数にならない送信間隔を用いてスレーブＣＰＵのクロック信号の誤差を算出することとなり、スレーブＣＰＵのクロック信号の誤差を精度良く算出できない虞があった。   However, in order to perform data communication at a transmission interval that is a predetermined multiple of the cycle of the clock signal of the master CPU, a clock signal that oscillates at a transmission interval of a predetermined multiple of the cycle of the clock signal of the master CPU using the clock signal of the master CPU. A conversion circuit for converting to the above is required. In this clock signal conversion process, there is a possibility that the transmission interval may not be exactly a predetermined multiple of the period of the clock signal of the master CPU due to the conversion accuracy of the conversion circuit. For this reason, the error of the clock signal of the slave CPU is calculated using a transmission interval that is not an exact multiple of the cycle of the clock signal of the master CPU, and there is a possibility that the error of the clock signal of the slave CPU cannot be calculated accurately. .

本発明は、このような事情に鑑みてなされたものであり、クロック信号に同期して動作する制御部を複数備えて分散制御する画像形成装置において、精度良くクロック信号の誤差を算出することができる画像形成装置を提供することを目的とする。   The present invention has been made in view of such circumstances, and in an image forming apparatus that includes a plurality of control units that operate in synchronization with a clock signal and performs distributed control, the error of the clock signal can be accurately calculated. It is an object of the present invention to provide an image forming apparatus that can be used.

本発明に係る画像形成装置は、所定の周波数であるマスター周波数で発振するマスタークロック信号に同期して動作するマスター制御部と、前記マスター制御部による動作指示に従って、前記マスター周波数よりも低い周波数であるスレーブ周波数で発振するスレーブクロック信号に同期して動作するスレーブ制御部と、を備えた画像形成装置であって、前記スレーブ制御部は、前記スレーブクロック信号を生成するスレーブクロック生成部と、前記スレーブクロック信号を前記マスター制御部へ出力する信号出力部を備え、前記マスター制御部は、前記スレーブクロック信号よりも時間精度が高い前記マスタークロック信号を生成するマスタークロック生成部と、前記マスタークロック信号に基づいて、前記信号出力部から出力された前記スレーブクロック信号の周期に関する情報を周期情報として取得し、取得した前記周期情報に基づいて、前記スレーブクロック信号の誤差を算出するクロック誤差算出部と、を備え、前記クロック誤差算出部は、前記マスタークロック信号に基づいて、前記スレーブクロック信号のクロック数の測定を開始してから、測定値が予め定められた基準値になるまで測定するのに要した時間を前記周期情報として測定し、当該測定した時間を前記基準値によって除算した結果である第１単位発振時間と、前記スレーブクロック信号の正しい周期として予め定められた時間である基準発振時間と、の差又は比率を表す第１誤差値を、前記スレーブクロック信号の誤差として算出する。 An image forming apparatus according to the present invention includes a master control unit that operates in synchronization with a master clock signal that oscillates at a predetermined master frequency, and a frequency lower than the master frequency in accordance with an operation instruction from the master control unit. A slave control unit that operates in synchronization with a slave clock signal that oscillates at a certain slave frequency, wherein the slave control unit generates the slave clock signal; and A signal output unit that outputs a slave clock signal to the master control unit, wherein the master control unit generates the master clock signal with higher time accuracy than the slave clock signal; and the master clock signal Based on the output from the signal output unit To obtain information about the period of the slave clock signal as cycle information, based on the acquired cycle information, and a clock error calculator for calculating an error of the slave clock signal, the clock error calculator, the master Based on the clock signal, the time taken to start the measurement of the number of clocks of the slave clock signal until the measurement value reaches a predetermined reference value is measured as the period information, and the measurement is performed. A first error value representing a difference or ratio between a first unit oscillation time obtained by dividing the measured time by the reference value and a reference oscillation time that is a predetermined time as a correct cycle of the slave clock signal. , And calculated as an error of the slave clock signal.

この構成によれば、スレーブクロック信号の周期は、マスタークロック信号の周期よりも長いので、スレーブクロック信号の周期を所定倍に変換する必要がない。そのため、信号出力部は、スレーブクロック信号を変換することなく、そのままマスター制御部に送信する。したがって、スレーブクロック信号の周期を所定倍に変換する過程で、変換の精度に起因してスレーブクロック信号の周期が正確に所定倍にならない虞を回避することができる。これによって、信号出力部から出力されたスレーブクロック信号の周期に関する正確な情報を周期情報として取得することができる。そして、この正確に取得した周期情報に基づいてスレーブクロック信号の誤差を算出するため、スレーブクロック信号の誤差を精度良く算出することができる。   According to this configuration, since the period of the slave clock signal is longer than the period of the master clock signal, it is not necessary to convert the period of the slave clock signal to a predetermined multiple. Therefore, the signal output unit transmits the slave clock signal as it is to the master control unit without converting it. Therefore, in the process of converting the period of the slave clock signal to a predetermined multiple, it is possible to avoid the possibility that the period of the slave clock signal does not accurately increase to the predetermined multiple due to the conversion accuracy. Accordingly, accurate information regarding the period of the slave clock signal output from the signal output unit can be acquired as the period information. Since the error of the slave clock signal is calculated based on the accurately acquired period information, the error of the slave clock signal can be calculated with high accuracy.

この構成によれば、クロック誤差算出部によって、マスタークロック信号に基づいて、スレーブクロック信号のクロック数の測定を開始してから、測定値が予め定められた基準値になるまで測定するのに要した時間が周期情報として測定され、当該測定された時間を基準値によって除算した結果である第１単位発振時間が算出される。つまり、スレーブクロック信号が１クロック発振するのに要する時間であるスレーブクロック信号の周期が第１単位発振時間として算出される。そして、第１単位発振時間と基準発振時間との差又は比率を表す第１誤差値がスレーブクロック信号の誤差として算出される。   According to this configuration, it is necessary for the clock error calculation unit to start measuring the number of clocks of the slave clock signal based on the master clock signal until the measurement value reaches a predetermined reference value. The measured time is measured as period information, and the first unit oscillation time, which is the result of dividing the measured time by the reference value, is calculated. That is, the period of the slave clock signal, which is the time required for the slave clock signal to oscillate one clock, is calculated as the first unit oscillation time. Then, a first error value representing a difference or ratio between the first unit oscillation time and the reference oscillation time is calculated as an error of the slave clock signal.

このため、スレーブクロック信号の誤差を、スレーブ制御部から出力されたスレーブクロック信号の周期を示す第１単位発振時間と、スレーブクロック信号の正しい周期に対応する基準発振時間との差又は比率として、適切に算出することができる。   Therefore, the error of the slave clock signal is defined as the difference or ratio between the first unit oscillation time indicating the period of the slave clock signal output from the slave controller and the reference oscillation time corresponding to the correct period of the slave clock signal. It can be calculated appropriately.

また、前記クロック誤差算出部は、更に、前記マスタークロック信号に基づいて、予め定められた基準時間内の前記スレーブクロック信号のクロック数を前記周期情報として測定し、当該測定されたクロック数によって前記基準時間を除算した結果である第２単位発振時間と、前記基準発振時間と、の差又は比率を表す第２誤差値を算出し、前記第１誤差値と前記第２誤差値の平均値を、前記スレーブクロック信号の誤差として算出することが好ましい。   Further, the clock error calculation unit further measures, as the period information, the number of clocks of the slave clock signal within a predetermined reference time based on the master clock signal, and the clock number is calculated based on the measured number of clocks. A second error value representing a difference or ratio between the second unit oscillation time obtained by dividing the reference time and the reference oscillation time is calculated, and an average value of the first error value and the second error value is calculated. It is preferable to calculate the error of the slave clock signal.

この構成によれば、第１誤差値と第２誤差値の平均値をスレーブクロック信号の誤差として算出する。つまり、第１誤差値及び第２誤差値のうちの何れか１つの誤差値をスレーブクロック信号の誤差とする場合に比して、誤差の算出回数を１回多くすることによって、スレーブクロック信号の誤差の精度を高めることができる。   According to this configuration, the average value of the first error value and the second error value is calculated as the error of the slave clock signal. In other words, the error count of the slave clock signal is increased by increasing the number of times the error is calculated by one, as compared with the case where any one of the first error value and the second error value is used as the error of the slave clock signal. The accuracy of error can be increased.

また、情報を記憶する記憶部と、前記クロック誤差算出部によって算出された前記スレーブクロック信号の誤差を前記記憶部に記憶する誤差記録部と、を更に備えることが好ましい。   Preferably, the information processing apparatus further includes a storage unit that stores information, and an error recording unit that stores an error of the slave clock signal calculated by the clock error calculation unit in the storage unit.

この構成によれば、誤差記録部によって、クロック誤差算出部によって算出されたスレーブクロック信号の誤差を記憶部に記憶することができる。したがって、例えば画像形成装置の初期起動時等に、クロック誤差算出部によって算出されたスレーブクロック信号の誤差を記憶部に記憶することができる。   According to this configuration, the error recording unit can store the error of the slave clock signal calculated by the clock error calculation unit in the storage unit. Therefore, the error of the slave clock signal calculated by the clock error calculation unit can be stored in the storage unit when the image forming apparatus is initially activated, for example.

このため、スレーブクロック信号の誤差を記憶部に記憶した後は、クロック誤差算出部によってスレーブクロック信号の誤差を算出することなく、記憶部からスレーブクロック信号の誤差を容易に取得することができ、スレーブクロック信号の誤差を算出するのに要する時間を軽減することができる。   For this reason, after storing the error of the slave clock signal in the storage unit, the error of the slave clock signal can be easily obtained from the storage unit without calculating the error of the slave clock signal by the clock error calculation unit, The time required to calculate the error of the slave clock signal can be reduced.

また、前記マスター制御部は、前記クロック誤差算出部によって算出された前記誤差を用いて、前記スレーブ制御部の動作に関する制御パラメーターを補正し、補正後の制御パラメーターを前記スレーブ制御部に送信する補正パラメーター送信部を更に備え、前記スレーブ制御部は、前記補正パラメーター送信部から送信された前記補正後の制御パラメーターを受信する補正パラメーター受信部と、前記補正パラメーター受信部により受信された前記補正後の制御パラメーターによって、前記スレーブ制御部の動作に関する制御パラメーターを置き換えるパラメーター補正部を更に備えることが好ましい。   Further, the master control unit corrects a control parameter related to the operation of the slave control unit by using the error calculated by the clock error calculation unit, and transmits the corrected control parameter to the slave control unit. The slave control unit further includes a correction parameter receiving unit that receives the corrected control parameter transmitted from the correction parameter transmitting unit, and the corrected parameter received by the correction parameter receiving unit. It is preferable to further include a parameter correction unit that replaces a control parameter related to the operation of the slave control unit by a control parameter.

この構成によれば、マスター制御部において、クロック誤差算出部によって精度良く算出された誤差に基づいて、スレーブ制御部の動作に関する制御パラメーターを精度良く補正することができる。そして、このように精度良くされた補正後の制御パラメーターをスレーブ制御部に送信し、スレーブ制御部の動作に関する制御パラメーターを補正後の制御パラメーターによって置き換えることができる。このため、スレーブクロック信号に誤差が生じた場合であっても、スレーブ制御部の動作を精度良く補正することができる。   According to this configuration, the master control unit can accurately correct the control parameter related to the operation of the slave control unit based on the error calculated by the clock error calculation unit with high accuracy. Then, it is possible to transmit the corrected control parameter with high accuracy to the slave control unit and replace the control parameter related to the operation of the slave control unit with the corrected control parameter. For this reason, even if an error occurs in the slave clock signal, the operation of the slave control unit can be accurately corrected.

また、前記マスタークロック生成部は、水晶発振器であり、前記スレーブクロック生成部は、ＲＣ発振回路であることが好ましい。   Preferably, the master clock generation unit is a crystal oscillator, and the slave clock generation unit is an RC oscillation circuit.

この構成によれば、水晶発振器によって発振される時間精度の高いマスタークロック信号を用いることによって、ＲＣ発振回路から発振されたスレーブクロック信号の周波数情報を精度良く取得することができる。このため、スレーブ制御部は、高価な水晶発振器を備える必要がなく、低価格なＲＣ発振回路を備えるようにして安価に構成することができる。   According to this configuration, the frequency information of the slave clock signal oscillated from the RC oscillation circuit can be obtained with high accuracy by using the master clock signal with high time accuracy oscillated by the crystal oscillator. Therefore, the slave control unit does not need to include an expensive crystal oscillator, and can be configured at low cost by including a low-cost RC oscillation circuit.

本発明によれば、クロック信号に同期して動作する制御部を複数備えて分散制御する画像形成装置において、精度良くクロック信号の誤差を算出することができる画像形成装置を提供することが可能になる。   According to the present invention, it is possible to provide an image forming apparatus that can calculate an error of a clock signal with high accuracy in an image forming apparatus that includes a plurality of control units that operate in synchronization with a clock signal and performs distributed control. Become.

本発明に係る画像形成装置の一例としての複合機の構成の一例を示す構成図。1 is a configuration diagram illustrating an example of a configuration of a multifunction peripheral as an example of an image forming apparatus according to the present invention. 複合機の電気的構成の一例を示すブロック図。1 is a block diagram illustrating an example of an electrical configuration of a multifunction machine. マスター制御部及び給紙制御部の構成の一例を示すブロック図。FIG. 3 is a block diagram illustrating an example of a configuration of a master control unit and a paper feed control unit. スレーブクロック信号の誤差の算出動作に関わるマスター制御部の動作の一例を示すフローチャート。The flowchart which shows an example of operation | movement of the master control part in connection with the calculation operation | movement of the error of a slave clock signal. スレーブクロック信号の誤差の算出動作に関わる給紙制御部の動作の一例を示すフローチャート。6 is a flowchart illustrating an example of an operation of a paper feed control unit related to an operation of calculating an error of a slave clock signal. クロック誤差算出部によるスレーブクロック信号の誤差を算出する動作の一例を示す説明図。Explanatory drawing which shows an example of the operation | movement which calculates the error of the slave clock signal by a clock error calculation part. スレーブクロック信号の誤差の算出動作に関わるマスター制御部の動作の図４とは別の一例を示すフローチャート。6 is a flowchart showing another example of the operation of the master control unit related to the operation of calculating the error of the slave clock signal, different from FIG. クロック誤差算出部によるスレーブクロック信号の誤差を算出する動作の図６とは別の一例を示す説明図。FIG. 7 is an explanatory diagram showing another example of the operation of calculating the error of the slave clock signal by the clock error calculation unit, different from FIG.

以下、本発明に係る実施形態を図面に基づいて説明する。図１は、本発明に係る画像形成装置の一例である複合機１の構成の一例を示す構成図である。   Embodiments according to the present invention will be described below with reference to the drawings. FIG. 1 is a configuration diagram illustrating an example of a configuration of a multifunction machine 1 that is an example of an image forming apparatus according to the present invention.

例えば図１に示すように、複合機１は、画像読取部７と、原稿給送部８と、ユーザーが種々の操作指令等を入力するための操作部９と、本体部１００と、を備えている。   For example, as shown in FIG. 1, the multifunction device 1 includes an image reading unit 7, a document feeding unit 8, an operation unit 9 for a user to input various operation commands and the like, and a main body unit 100. ing.

画像読取部７は、ＣＣＤ（Charge Coupled Device）センサと露光ランプ等の光源部とを備えるスキャナー部７１と、ガラス等の透明部材により構成された原稿台７２と、原稿読取スリット７３とを備えている。   The image reading unit 7 includes a scanner unit 71 having a CCD (Charge Coupled Device) sensor and a light source unit such as an exposure lamp, a document table 72 made of a transparent member such as glass, and a document reading slit 73. Yes.

スキャナー部７１の光源部は、図略の駆動部によって移動可能に構成され、原稿台７２に載置された原稿を読み取るときは、原稿台７２に対向する位置で原稿面に沿って移動され、原稿画像を走査しつつ取得した画像データを出力する。また、原稿給送部８により給送された原稿を読み取るときは、原稿読取スリット７３と対向する位置に移動され、原稿読取スリット７３を介して原稿給送部８による原稿の搬送動作と同期して原稿の画像を取得し、その画像データを出力する。   The light source unit of the scanner unit 71 is configured to be movable by a driving unit (not shown). When reading a document placed on the document table 72, the light source unit is moved along the document surface at a position facing the document table 72. Image data acquired while scanning a document image is output. When reading the document fed by the document feeding unit 8, the document is moved to a position facing the document reading slit 73 and synchronized with the document feeding operation by the document feeding unit 8 via the document reading slit 73. The image of the original is acquired and the image data is output.

原稿給送部８は、原稿を載置するための原稿載置部８１と、画像読み取り済みの原稿を排出するための原稿排出部８２と、原稿載置部８１に載置された原稿を１枚ずつ繰り出して原稿読取スリット７３に対向する位置へ搬送し、原稿排出部８２へ排出する原稿搬送機構８３と、を備えている。   The document feeding unit 8 includes a document placing unit 81 for placing a document, a document discharge unit 82 for discharging a document whose image has been read, and a document placed on the document placing unit 81. And a document transport mechanism 83 that feeds the sheets one by one to a position facing the document reading slit 73 and discharges them to the document discharge section 82.

原稿給送部８は、その前面側が上方に移動可能となるように画像読取部７に対して回動自在に設けられている。原稿給送部８の前面側を上方に移動させて原稿台７２の上面を開放することにより、原稿台７２の上面に読み取り原稿、例えば見開き状態にされた書籍等を操作者が載置できるように構成されている。   The document feeding unit 8 is provided so as to be rotatable with respect to the image reading unit 7 so that the front side thereof can move upward. By moving the front side of the document feeder 8 upward to open the upper surface of the document table 72, the operator can place a read document, such as a book in a spread state, on the upper surface of the document table 72. It is configured.

操作部９は、ユーザーが複合機１に備えられた各種機能の実行指示を入力するためのスタートキー９１と、印刷部数等を入力するためのテンキー９２と、タッチパネル機能を有する液晶ディスプレイ等、各種情報を表示する表示部９３を備えている。また、操作部９は、表示部９３で設定された設定内容等をリセットするリセットキー９４と、実行中の印刷（画像形成）動作を停止させるためのストップキー９５と、コピー機能、プリンター機能、スキャナー機能及びファクシミリ機能を切り換えるための機能切換キー９６とを備えている。   The operation unit 9 includes a start key 91 for a user to input execution instructions for various functions provided in the multifunction device 1, a numeric keypad 92 for inputting the number of copies, and a liquid crystal display having a touch panel function. A display unit 93 for displaying information is provided. The operation unit 9 also includes a reset key 94 for resetting the setting contents set on the display unit 93, a stop key 95 for stopping a printing (image forming) operation being performed, a copy function, a printer function, A function switching key 96 for switching between the scanner function and the facsimile function is provided.

本体部１００は、複数の給紙部２ａ，２ｂ，２ｃと、給紙部２ａ，２ｂ，２ｃから給紙され搬送されてくる記録紙に画像を形成する画像形成部６と、レジストローラー５３と、搬送ローラー対３３，４３と、マスター制御部１０と、を備えている。   The main body 100 includes a plurality of paper feeding units 2a, 2b, and 2c, an image forming unit 6 that forms an image on recording paper fed and conveyed from the paper feeding units 2a, 2b, and 2c, a registration roller 53, and the like. The conveyance roller pairs 33 and 43 and the master control unit 10 are provided.

給紙部２ａは、画像形成部６に給紙する記録紙を貯留するための給紙カセット２４ａと、給紙カセット２４ａから用紙を１枚ずつ繰り出す（給紙する）ための、後述のモーター２２ａにより駆動される給紙ローラー２３ａとを備えている。   The paper feed unit 2a includes a paper feed cassette 24a for storing recording paper to be fed to the image forming unit 6, and a motor 22a (described later) for feeding (feeding) paper one by one from the paper feed cassette 24a. And a paper feed roller 23a driven by the motor.

給紙部２ｂは、給紙部２ａと同様に、画像形成部６に給紙する記録紙を貯留するための給紙カセット２４ｂと、給紙カセット２４ｂから用紙を１枚ずつ繰り出すための、後述のモーター２２ｂにより駆動される給紙ローラー２３ｂとを備えている。   Similarly to the paper feed unit 2a, the paper feed unit 2b stores a recording paper to be fed to the image forming unit 6 and a paper feed cassette 24b for feeding out the paper one by one from the paper feed cassette 24b, which will be described later. And a paper feed roller 23b driven by the motor 22b.

給紙部２ｃは、給紙部２ａ，２ｂと同様に、画像形成部６に給紙する記録紙を貯留するための給紙カセット２４ｃと、給紙カセット２４ｃから用紙を１枚ずつ繰り出すための、後述のモーター２２ｃにより駆動される給紙ローラー２３ｃとを備えている。   Similarly to the paper feed units 2a and 2b, the paper feed unit 2c stores a recording paper to be fed to the image forming unit 6 and feeds the paper one by one from the paper feed cassette 24c. And a paper feed roller 23c driven by a motor 22c described later.

画像形成部６は、後述する画像読取部７で取得された画像データに基づいてレーザー光等を出力して、感光体ドラム６４を露光する光学ユニット６５と、感光体ドラム６４上にトナー像を形成する現像部６６とを備えている。   The image forming unit 6 outputs a laser beam or the like based on image data acquired by the image reading unit 7 described later, and an optical unit 65 that exposes the photosensitive drum 64 and a toner image on the photosensitive drum 64. And a developing unit 66 to be formed.

画像形成部６は、更に、感光体ドラム６４上のトナー像を記録紙に転写する転写部６７と、トナー像が転写された記録紙を加熱してトナー像を記録紙に定着させる一対のローラー６１及び６２からなる定着部６３とを備えている。   The image forming unit 6 further includes a transfer unit 67 that transfers the toner image on the photosensitive drum 64 to the recording paper, and a pair of rollers that heat the recording paper to which the toner image has been transferred and fix the toner image to the recording paper. And a fixing unit 63 including 61 and 62.

レジストローラー５３は、各給紙部２ａ，２ｂ，２ｃから給紙される記録紙の搬送経路の合流箇所Ｐよりも下流側に配設され、後述のモーター５２によって駆動するローラー部材である。レジストローラー５３は、各給紙部２ａ，２ｂ，２ｃから給紙され、各搬送路上を搬送されてきた記録紙を画像形成部６に搬送するタイミングを調整するとともに、記録紙の姿勢を整える。   The registration roller 53 is a roller member that is disposed on the downstream side of the joining point P in the conveyance path of the recording paper fed from each of the paper feeding units 2a, 2b, and 2c and is driven by a motor 52 described later. The registration roller 53 adjusts the timing at which the recording sheet fed from each of the sheet feeding units 2a, 2b, and 2c and conveyed on each conveyance path is conveyed to the image forming unit 6, and adjusts the posture of the recording sheet.

搬送ローラー対３３は、後述のモーター３２によって駆動する１対のローラー部材である。搬送ローラー対３３は、画像形成部６によって画像が形成された記録紙を本体部１００の左方に設けられたスタックトレイ３０まで搬送する。   The conveyance roller pair 33 is a pair of roller members that are driven by a motor 32 described later. The conveyance roller pair 33 conveys the recording paper on which the image is formed by the image forming unit 6 to the stack tray 30 provided on the left side of the main body unit 100.

搬送ローラー対４３は、後述のモーター４２によって駆動する１対のローラー部材である。搬送ローラー対４３は、画像形成部６によって画像が形成された記録紙を本体部１００の上部に設けられた排出トレイ４０まで搬送する。   The conveyance roller pair 43 is a pair of roller members that are driven by a motor 42 described later. The conveyance roller pair 43 conveys the recording paper on which the image is formed by the image forming unit 6 to the discharge tray 40 provided on the upper part of the main body unit 100.

マスター制御部１０は、複合機１全体の動作を制御する。   The master control unit 10 controls the operation of the entire multifunction device 1.

図２は、複合機１の電気的構成の一例を示すブロック図である。以下、図１と同じ符号を付した部分については、特筆しない限り、説明を省略する。   FIG. 2 is a block diagram illustrating an example of an electrical configuration of the multifunction machine 1. Hereinafter, the description of the portions denoted by the same reference numerals as those in FIG. 1 is omitted unless otherwise specified.

例えば図２に示すように、複合機１は、レジストローラー５３と、レジストローラー５３を駆動するためのモーター５２と、モーター５２を回転駆動させるドライバー５１と、を備えている。また、複合機１は、搬送ローラー対４３と、搬送ローラー対４３を駆動するためのモーター４２と、モーター４２を回転駆動させるドライバー４１と、搬送ローラー対３３と、搬送ローラー対３３を駆動するためのモーター３２と、を回転駆動させるドライバー３１と、画像形成部６と、給紙部２ａ〜２ｃと、マスター制御部１０と、を備えている。   For example, as illustrated in FIG. 2, the multifunction machine 1 includes a registration roller 53, a motor 52 for driving the registration roller 53, and a driver 51 for driving the motor 52 to rotate. Further, the multifunction machine 1 drives the conveyance roller pair 43, the motor 42 for driving the conveyance roller pair 43, the driver 41 that rotationally drives the motor 42, the conveyance roller pair 33, and the conveyance roller pair 33. And a driver 31 for rotating the motor 32, an image forming unit 6, paper feeding units 2a to 2c, and a master control unit 10.

給紙部２ａは、給紙ローラー２３ａと、給紙ローラー２３ａを駆動するためのモーター２２ａと、モーター２２ａを回転駆動させるドライバー２１ａと、第１給紙制御部（スレーブ制御部）２０ａと、を備えている。同様に、給紙部２ｂは、給紙ローラー２３ｂと、給紙ローラー２３ｂを駆動するためのモーター２２ｂと、モーター２２ｂを回転駆動させるドライバー２１ｂと、第２給紙制御部（スレーブ制御部）２０ｂと、を備えている。また、給紙部２ｃは、給紙ローラー２３ｃと、給紙ローラー２３ｃを駆動するためのモーター２２ｃと、モーター２２ｃを回転駆動させるドライバー２１ｃと、第３給紙制御部（スレーブ制御部）２０ｃと、を備えている。   The paper feed unit 2a includes a paper feed roller 23a, a motor 22a for driving the paper feed roller 23a, a driver 21a for rotating the motor 22a, and a first paper feed control unit (slave control unit) 20a. I have. Similarly, the sheet feeding unit 2b includes a sheet feeding roller 23b, a motor 22b for driving the sheet feeding roller 23b, a driver 21b for rotating the motor 22b, and a second sheet feeding control unit (slave control unit) 20b. And. The paper feed unit 2c includes a paper feed roller 23c, a motor 22c for driving the paper feed roller 23c, a driver 21c for rotating the motor 22c, and a third paper feed control unit (slave control unit) 20c. It is equipped with.

第１給紙制御部２０ａは、例えばシリアル通信線等の制御線Ｌ１と信号線Ｌ２ａによってマスター制御部１０に接続されている。第１給紙制御部２０ａは、マスター制御部１０による動作指示に従って、給紙部２ａの動作を制御する。具体的には、第１給紙制御部２０ａは、マスター制御部１０による動作指示に従って、モーター２２ａの回転速度に対応する周波数の駆動クロック信号をドライバー２１ａに出力する。つまり、第１給紙制御部２０ａは、ドライバー２１ａを介してモーター２２ａを駆動クロック信号に対応する所定の回転速度で回転駆動させることによって、給紙ローラー２３ａの回転動作を制御する。   The first paper feed control unit 20a is connected to the master control unit 10 by a control line L1 such as a serial communication line and a signal line L2a. The first paper feed control unit 20 a controls the operation of the paper feed unit 2 a according to the operation instruction from the master control unit 10. Specifically, the first paper feed control unit 20a outputs a drive clock signal having a frequency corresponding to the rotation speed of the motor 22a to the driver 21a in accordance with an operation instruction from the master control unit 10. That is, the first paper feed control unit 20a controls the rotation operation of the paper feed roller 23a by rotating the motor 22a through the driver 21a at a predetermined rotational speed corresponding to the drive clock signal.

同様に、第２給紙制御部２０ｂは、例えばシリアル通信線等の制御線Ｌ１と信号線Ｌ２ｂによってマスター制御部１０に接続されている。第２給紙制御部２０ｂは、マスター制御部１０による動作指示に従って、給紙部２ｂの動作を制御する。具体的には、第２給紙制御部２０ｂは、マスター制御部１０による動作指示に従って、モーター２２ｂの回転速度に対応する周波数の駆動クロック信号をドライバー２１ｂに出力する。つまり、第２給紙制御部２０ｂは、ドライバー２１ｂを介してモーター２２ｂを駆動クロック信号に対応する所定の回転速度で回転駆動させることによって、給紙ローラー２３ｂの回転動作を制御する。   Similarly, the second paper feed control unit 20b is connected to the master control unit 10 by a control line L1 such as a serial communication line and a signal line L2b. The second paper feed control unit 20 b controls the operation of the paper feed unit 2 b according to the operation instruction from the master control unit 10. Specifically, the second paper feed control unit 20b outputs a drive clock signal having a frequency corresponding to the rotation speed of the motor 22b to the driver 21b in accordance with an operation instruction from the master control unit 10. That is, the second paper feed control unit 20b controls the rotation operation of the paper feed roller 23b by rotating the motor 22b through the driver 21b at a predetermined rotational speed corresponding to the drive clock signal.

また、第３給紙制御部２０ｃは、例えばシリアル通信線等の制御線Ｌ１と信号線Ｌ２ｃによってマスター制御部１０に接続されている。第３給紙制御部２０ｃは、マスター制御部１０による動作指示に従って、給紙部２ｃの動作を制御する。具体的には、第３給紙制御部２０ｃは、マスター制御部１０による動作指示に従って、モーター２２ｃの回転速度に対応する周波数の駆動クロック信号をドライバー２１ｃに出力する。つまり、第３給紙制御部２０ｃは、ドライバー２１ｃを介してモーター２２ｃを駆動クロック信号に対応する所定の回転速度で回転駆動させることによって、給紙ローラー２３ｃの回転動作を制御する。   The third paper feed control unit 20c is connected to the master control unit 10 by a control line L1 such as a serial communication line and a signal line L2c. The third paper feed control unit 20 c controls the operation of the paper feed unit 2 c in accordance with the operation instruction from the master control unit 10. Specifically, the third paper feed control unit 20c outputs a drive clock signal having a frequency corresponding to the rotation speed of the motor 22c to the driver 21c in accordance with an operation instruction from the master control unit 10. That is, the third paper feed control unit 20c controls the rotation operation of the paper feed roller 23c by rotating the motor 22c through the driver 21c at a predetermined rotational speed corresponding to the drive clock signal.

以下では、説明の便宜上、給紙部２ａ、２ｂ、２ｃを総称して説明する場合に、給紙部２と示す。また、第１給紙制御部２０ａ、第２給紙制御部２０ｂ、第３給紙制御部２０ｃを総称して説明する場合に、給紙制御部２０と示す。また、ドライバー２１ａ，２１ｂ，２１ｃを総称して説明する場合に、ドライバー２１と示す。また、モーター２２ａ，２２ｂ，２２ｃを総称して説明する場合に、モーター２２と示す。また、給紙ローラー２３ａ，２３ｂ，２３ｃを総称して説明する場合に、給紙ローラー２３と示す。また、信号線Ｌ２ａ，Ｌ２ｂ，Ｌ２ｃを総称して説明する場合に、信号線Ｌ２と示す。   In the following, for convenience of explanation, the paper feeding units 2a, 2b, and 2c are collectively referred to as the paper feeding unit 2. The first paper feed control unit 20a, the second paper feed control unit 20b, and the third paper feed control unit 20c are collectively referred to as a paper feed control unit 20. The driver 21a, 21b, and 21c are collectively referred to as the driver 21 when described collectively. Further, when the motors 22a, 22b, and 22c are collectively described, the motor 22 is indicated. Further, when the paper feed rollers 23a, 23b, and 23c are collectively described, they are indicated as a paper feed roller 23. Further, when the signal lines L2a, L2b, and L2c are collectively described, they are indicated as a signal line L2.

マスター制御部１０は、給紙部２ａ，２ｂ，２ｃの中から、操作部９によって入力された画像形成動作の条件に対応する記録紙を収容する給紙部２を選択する。そして、マスター制御部１０は、選択した給紙部２の動作を制御する給紙制御部２０に対して、給紙ローラー２３の回転動作を制御するように指示する。   The master control unit 10 selects the paper feed unit 2 that stores recording paper corresponding to the conditions of the image forming operation input by the operation unit 9 from the paper feed units 2a, 2b, and 2c. Then, the master control unit 10 instructs the sheet feeding control unit 20 that controls the operation of the selected sheet feeding unit 2 to control the rotation operation of the sheet feeding roller 23.

また、マスター制御部１０は、画像形成部６に、例えばシリアル通信線等の制御線Ｌ６によって接続されている。マスター制御部１０は、給紙部２から給紙され、各搬送経路上を搬送されてくる記録紙の所定の位置に画像が形成されるように、画像形成部６における現像、転写及び定着に関わる動作を制御する。   The master control unit 10 is connected to the image forming unit 6 through a control line L6 such as a serial communication line. The master control unit 10 performs development, transfer, and fixing in the image forming unit 6 so that an image is formed at a predetermined position of the recording paper fed from the paper feeding unit 2 and conveyed on each conveyance path. Control the actions involved.

また、マスター制御部１０は、信号線Ｌ３によってドライバー３１に接続されている。マスター制御部１０は、モーター３２の回転速度に対応する周波数の駆動クロック信号を信号線Ｌ３を介してドライバー３１に出力し、ドライバー３１によってモーター３２を駆動クロック信号に対応する所定の回転速度で回転駆動させる。これによって、マスター制御部１０は、搬送ローラー対３３の回転動作を制御する。   The master control unit 10 is connected to the driver 31 by a signal line L3. The master control unit 10 outputs a drive clock signal having a frequency corresponding to the rotational speed of the motor 32 to the driver 31 through the signal line L3, and the driver 31 rotates the motor 32 at a predetermined rotational speed corresponding to the drive clock signal. Drive. Accordingly, the master control unit 10 controls the rotation operation of the transport roller pair 33.

また、マスター制御部１０は、信号線Ｌ４によってドライバー４１に接続されている。マスター制御部１０は、モーター４２の回転速度に対応する周波数の駆動クロック信号を信号線Ｌ４を介してドライバー４１に出力し、ドライバー４１によってモーター４２を駆動クロック信号に対応する所定の回転速度で回転駆動させる。これによって、マスター制御部１０は、搬送ローラー対４３の回転動作を制御する。   The master control unit 10 is connected to the driver 41 by a signal line L4. The master control unit 10 outputs a drive clock signal having a frequency corresponding to the rotation speed of the motor 42 to the driver 41 via the signal line L4, and the motor 41 rotates the motor 42 at a predetermined rotation speed corresponding to the drive clock signal. Drive. Accordingly, the master control unit 10 controls the rotation operation of the transport roller pair 43.

また、マスター制御部１０は、信号線Ｌ５によってドライバー５１に接続されている。マスター制御部１０は、モーター５２の回転速度に対応する周波数の駆動クロック信号をドライバー５１に出力し、ドライバー５１を介してモーター５２を駆動クロック信号に対応する所定の回転速度で回転駆動させる。これによって、マスター制御部１０は、レジストローラー５３の回転動作を制御する。   The master control unit 10 is connected to the driver 51 by a signal line L5. The master control unit 10 outputs a drive clock signal having a frequency corresponding to the rotation speed of the motor 52 to the driver 51, and drives the motor 52 to rotate at a predetermined rotation speed corresponding to the drive clock signal via the driver 51. Accordingly, the master control unit 10 controls the rotation operation of the registration roller 53.

つまり、マスター制御部１０は、給紙部２から給紙され、各搬送経路上を搬送されてくる記録紙の所定の位置に画像を形成して、スタックトレイ３０又は排出トレイ４０に記録紙を搬送するために、第１給紙制御部２０ａ、第２給紙制御部２０ｂ、第３給紙制御部２０ｃ、レジストローラー５３、画像形成部６、搬送ローラー対３３及び搬送ローラー対４３の各動作のタイミングを調整する。   That is, the master control unit 10 forms an image at a predetermined position of the recording paper fed from the paper feeding unit 2 and conveyed on each conveyance path, and puts the recording paper on the stack tray 30 or the discharge tray 40. The operations of the first paper feed control unit 20a, the second paper feed control unit 20b, the third paper feed control unit 20c, the registration roller 53, the image forming unit 6, the transport roller pair 33, and the transport roller pair 43 for transporting. Adjust the timing.

以下、マスター制御部１０及び給紙制御部２０の構成について詳述する。図３は、マスター制御部１０及び給紙制御部２０の構成の一例を示すブロック図である。   Hereinafter, the configurations of the master control unit 10 and the paper feed control unit 20 will be described in detail. FIG. 3 is a block diagram illustrating an example of the configuration of the master control unit 10 and the paper feed control unit 20.

マスター制御部１０は、例えば図３に示すように、水晶発振器（マスタークロック生成部）１８、カウンター回路１０１、タイマー回路１０２、通信インターフェイス（Ｉ／Ｆ）回路１０３、所定の演算処理を実行するＣＰＵ（Central Processing Unit）１０４、所定の制御プログラムが記憶されたＲＯＭ（Read Only Memory）１０５、データを一時的に記憶するＲＡＭ（Random Access Memory、記憶部）１０６、駆動クロック生成回路１０７、及びこれらの周辺回路等を備えている。   For example, as shown in FIG. 3, the master control unit 10 includes a crystal oscillator (master clock generation unit) 18, a counter circuit 101, a timer circuit 102, a communication interface (I / F) circuit 103, and a CPU that executes predetermined arithmetic processing. (Central Processing Unit) 104, ROM (Read Only Memory) 105 storing a predetermined control program, RAM (Random Access Memory, storage unit) 106 for temporarily storing data, drive clock generation circuit 107, and these Peripheral circuits are provided.

水晶発振器１８は、例えば、数百ＭＨｚ程度の高い周波数であるマスター周波数で発振する時間精度の高いマスタークロック信号を発振する。   The crystal oscillator 18 oscillates a master clock signal with high time accuracy that oscillates at a master frequency which is a high frequency of about several hundred MHz, for example.

カウンター回路１０１は、信号線Ｌ２を介して給紙制御部２０に備えられた後述の信号出力回路（信号出力部）２９から出力されてくる後述のスレーブクロック信号の立ち上がりエッジをカウントする。これによって、カウンター回路１０１は、スレーブクロック信号のクロック数を測定する。   The counter circuit 101 counts rising edges of a slave clock signal (described later) output from a signal output circuit (signal output unit) 29 (described later) provided in the paper feed controller 20 via the signal line L2. Thereby, the counter circuit 101 measures the number of clocks of the slave clock signal.

タイマー回路１０２は、水晶発振器１８から発振されるマスタークロック信号を用いて、マスタークロック信号の周期の所定倍に相当する時間を測定する。   The timer circuit 102 measures a time corresponding to a predetermined multiple of the period of the master clock signal using the master clock signal oscillated from the crystal oscillator 18.

通信インターフェイス回路１０３は、制御線Ｌ１を介して、マスター制御部１０と給紙制御部２０との間で、例えば制御コマンドを示す信号等の各種信号の通信を行う。   The communication interface circuit 103 communicates various signals such as a signal indicating a control command between the master control unit 10 and the paper feed control unit 20 via the control line L1.

ＣＰＵ１０４は、水晶発振器１８から発振されるマスタークロック信号に同期して動作し、ＲＯＭ１０５等に記憶された制御プログラムを実行することによって各種処理を実行する処理部を構成する。例えば、ＣＰＵ１０４は、処理部として、駆動制御部１１、画像形成制御部１２、クロック誤差算出部１３、誤差記録部１４、及び補正パラメーター送信部１５を構成する。   The CPU 104 operates in synchronization with the master clock signal oscillated from the crystal oscillator 18 and constitutes a processing unit that executes various processes by executing a control program stored in the ROM 105 or the like. For example, the CPU 104 constitutes a drive control unit 11, an image formation control unit 12, a clock error calculation unit 13, an error recording unit 14, and a correction parameter transmission unit 15 as processing units.

駆動制御部１１は、搬送ローラー対３３、搬送ローラー対４３、及びレジストローラー５３の各ローラー部材を駆動するモーター３２、４２、５２を所定の回転速度で駆動させる制御を行う。具体的には、駆動制御部１１は、後述の駆動クロック生成回路１０７に対して、各モーター３２、４２、５２の回転速度に対応する周波数の駆動クロック信号を各ドライバー３１、４１、５１にそれぞれ出力させる指示を示す信号を出力する。   The drive control unit 11 performs control to drive the motors 32, 42, and 52 that drive the roller members of the transport roller pair 33, the transport roller pair 43, and the registration roller 53 at a predetermined rotation speed. Specifically, the drive control unit 11 sends a drive clock signal having a frequency corresponding to the rotation speed of each motor 32, 42, 52 to each driver 31, 41, 51 to a drive clock generation circuit 107 described later. A signal indicating an instruction to output is output.

また、駆動制御部１１は、通信インターフェイス回路１０３を介して、給紙制御部２０に対して、給紙ローラー２３を所定の回転速度で回転動作させる指示を示す信号を送信する。   In addition, the drive control unit 11 transmits a signal indicating an instruction to rotate the paper feed roller 23 at a predetermined rotation speed to the paper feed control unit 20 via the communication interface circuit 103.

画像形成制御部１２は、画像形成部６における現像、転写及び定着に関わる動作を制御する。   The image formation control unit 12 controls operations related to development, transfer, and fixing in the image forming unit 6.

クロック誤差算出部１３は、水晶発振器１８から発振されるマスタークロック信号に基づいて、給紙制御部２０に設けられた後述の信号出力回路２９から出力されたスレーブクロック信号の周期に関する情報を周期情報として取得し、取得した周期情報に基づいて、スレーブクロック信号の誤差を算出する。尚、クロック誤差算出部１３の詳細については後述する。   Based on the master clock signal oscillated from the crystal oscillator 18, the clock error calculation unit 13 obtains information related to the cycle of a slave clock signal output from a signal output circuit 29 (described later) provided in the paper feed control unit 20. And the error of the slave clock signal is calculated based on the acquired period information. Details of the clock error calculation unit 13 will be described later.

誤差記録部１４は、クロック誤差算出部１３によって算出されたスレーブクロック信号の誤差をＲＡＭ１０６に記憶する。尚、誤差記録部１４の詳細については後述する。   The error recording unit 14 stores the error of the slave clock signal calculated by the clock error calculation unit 13 in the RAM 106. Details of the error recording unit 14 will be described later.

補正パラメーター送信部１５は、クロック誤差算出部１３によって算出されたスレーブクロック信号の誤差を用いて、給紙制御部２０の動作に関する制御パラメーターを補正し、通信インターフェイス回路１０３によって、補正後の制御パラメーターを給紙制御部２０に送信する。尚、補正パラメーター送信部１５の詳細については後述する。   The correction parameter transmission unit 15 corrects the control parameter related to the operation of the paper feed control unit 20 using the error of the slave clock signal calculated by the clock error calculation unit 13, and the corrected control parameter by the communication interface circuit 103. Is sent to the paper feed control unit 20. Details of the correction parameter transmission unit 15 will be described later.

駆動クロック生成回路１０７は、図略の逓倍回路及び分周回路を備えている。駆動クロック生成回路１０７は、駆動制御部１１からの指示に従って、各モーター３２、４２、５２の回転速度に対応する周波数の駆動クロック信号を、水晶発振器１８から発振されるマスタークロック信号の周期を逓倍する又は分周することによってそれぞれ生成し、生成した駆動クロック信号をそれぞれ各ドライバー３１、４１、５１に出力する。   The drive clock generation circuit 107 includes a multiplier circuit and a frequency divider circuit (not shown). The drive clock generation circuit 107 multiplies the cycle of the master clock signal oscillated from the crystal oscillator 18 by a drive clock signal having a frequency corresponding to the rotational speed of each motor 32, 42, 52 in accordance with an instruction from the drive control unit 11. The generated drive clock signals are output to the drivers 31, 41, 51, respectively.

一方、給紙制御部２０は、ＲＣ発振回路（スレーブクロック生成部）２８、信号出力回路（信号出力部）２９、通信インターフェイス（Ｉ／Ｆ）回路２０３、所定の演算処理を実行するＣＰＵ２０４、所定の制御プログラムが記憶されたＲＯＭ２０５、データを一時的に記憶するＲＡＭ２０６、駆動クロック生成回路２０７、及びこれらの周辺回路等を備えている。   On the other hand, the paper feed control unit 20 includes an RC oscillation circuit (slave clock generation unit) 28, a signal output circuit (signal output unit) 29, a communication interface (I / F) circuit 203, a CPU 204 that executes predetermined arithmetic processing, ROM 205 that stores the control program, RAM 206 that temporarily stores data, drive clock generation circuit 207, and peripheral circuits thereof.

ＲＣ発振回路２８は、水晶発振器１８よりも時間精度が低く、例えば数十ＭＨｚ程度のマスター周波数よりも低い周波数であるスレーブ周波数で発振するスレーブクロック信号を発振する。   The RC oscillation circuit 28 has a time accuracy lower than that of the crystal oscillator 18 and oscillates a slave clock signal that oscillates at a slave frequency that is lower than a master frequency of, for example, several tens of MHz.

信号出力回路２９は、ＲＣ発振回路２８から発振されるスレーブクロック信号を、信号線Ｌ２を介してマスター制御部１０に出力する。   The signal output circuit 29 outputs the slave clock signal oscillated from the RC oscillation circuit 28 to the master control unit 10 via the signal line L2.

通信インターフェイス回路２０３は、制御線Ｌ１を介して、マスター制御部１０と給紙制御部２０との間で、例えば制御コマンドを示す信号等の各種信号の通信を行う。   The communication interface circuit 203 communicates various signals such as a signal indicating a control command between the master control unit 10 and the paper feed control unit 20 via the control line L1.

ＣＰＵ２０４は、ＲＣ発振回路２８から発振されるスレーブクロック信号に同期して動作し、ＲＯＭ２０５等に記憶された制御プログラムを実行することによって各種処理を実行する処理部を構成する。例えば、ＣＰＵ２０４は、処理部として、駆動制御部２５、補正パラメーター受信部２６、及びパラメーター補正部２７を構成する。   The CPU 204 operates in synchronization with the slave clock signal oscillated from the RC oscillation circuit 28, and constitutes a processing unit that executes various processes by executing a control program stored in the ROM 205 or the like. For example, the CPU 204 configures the drive control unit 25, the correction parameter reception unit 26, and the parameter correction unit 27 as processing units.

駆動制御部２５は、給紙ローラー２３を駆動するモーター２２を所定の回転速度で駆動させる制御を行う。具体的には、駆動制御部２５は、通信インターフェイス回路２０３を介して、マスター制御部１０の駆動制御部１１によって送信された給紙ローラー２３の回転動作の指示を示す信号を受信する。そして、駆動制御部２５は、当該受信した信号によって示される指示に従って、モーター２２を所定の回転速度で駆動させるために、後述の駆動クロック生成回路２０７に対して、モーター２２の回転速度に対応する周波数の駆動クロック信号をドライバー２１に出力させる指示を示す信号を出力する。   The drive control unit 25 performs control to drive the motor 22 that drives the paper feed roller 23 at a predetermined rotation speed. Specifically, the drive control unit 25 receives a signal indicating the rotation operation instruction of the paper feed roller 23 transmitted by the drive control unit 11 of the master control unit 10 via the communication interface circuit 203. Then, the drive control unit 25 responds to the rotation speed of the motor 22 with respect to the drive clock generation circuit 207 described later in order to drive the motor 22 at a predetermined rotation speed in accordance with the instruction indicated by the received signal. A signal indicating an instruction to cause the driver 21 to output a drive clock signal having a frequency is output.

補正パラメーター受信部２６は、通信インターフェイス回路２０３を介して、補正パラメーター送信部１５によって送信された補正後の制御パラメーターを受信する。尚、補正パラメーター受信部２６の詳細については後述する。   The correction parameter receiving unit 26 receives the corrected control parameter transmitted from the correction parameter transmitting unit 15 via the communication interface circuit 203. Details of the correction parameter receiving unit 26 will be described later.

パラメーター補正部２７は、補正パラメーター受信部２６により受信された補正後の制御パラメーターによって、給紙制御部２０の動作に関する制御パラメーターを置き換える。尚、パラメーター補正部２７の詳細については後述する。   The parameter correction unit 27 replaces the control parameter related to the operation of the paper feed control unit 20 with the corrected control parameter received by the correction parameter receiving unit 26. Details of the parameter correction unit 27 will be described later.

駆動クロック生成回路２０７は、図略の逓倍回路及び分周回路を備えている。駆動クロック生成回路２０７は、駆動制御部２５からの指示に従って、モーター２２の回転速度に対応する周波数の駆動クロック信号を、ＲＣ発振回路２８から発振されるスレーブクロック信号の周期を逓倍する又は分周することによって生成し、生成した駆動クロック信号をドライバー２１に出力する。   The drive clock generation circuit 207 includes an unillustrated multiplier circuit and frequency divider circuit. The drive clock generation circuit 207 multiplies or divides the period of the slave clock signal oscillated from the RC oscillation circuit 28 by a drive clock signal having a frequency corresponding to the rotational speed of the motor 22 in accordance with an instruction from the drive control unit 25. The generated drive clock signal is output to the driver 21.

図４は、スレーブクロック信号の誤差の算出動作に関わるマスター制御部１０の動作の一例を示すフローチャートである。図５は、スレーブクロック信号の誤差の算出動作に関わる給紙制御部２０の動作の一例を示すフローチャートである。以下では、図４及び図５を用いて、スレーブクロック信号の誤差の算出動作について説明する。そして、当該説明の中で、クロック誤差算出部１３、誤差記録部１４、補正パラメーター送信部１５、補正パラメーター受信部２６、及びパラメーター補正部２７の詳細について説明する。   FIG. 4 is a flowchart showing an example of the operation of the master control unit 10 related to the operation of calculating the error of the slave clock signal. FIG. 5 is a flowchart showing an example of the operation of the paper feed control unit 20 related to the operation of calculating the error of the slave clock signal. Hereinafter, the operation of calculating the error of the slave clock signal will be described with reference to FIGS. 4 and 5. In the description, details of the clock error calculation unit 13, the error recording unit 14, the correction parameter transmission unit 15, the correction parameter reception unit 26, and the parameter correction unit 27 will be described.

例えば、図４及び図５に示すように、ユーザーによって複合機１に電源が投入されると、マスター制御部１０及び給紙制御部２０はそれぞれ起動する（ＳＡ１、ＳＢ１）。   For example, as shown in FIGS. 4 and 5, when the user turns on the MFP 1, the master control unit 10 and the paper feed control unit 20 are activated (SA1, SB1).

マスター制御部１０では、水晶発振器１８によってマスタークロック信号の発振が開始され、ＣＰＵ１０４はＲＯＭ１０５に記憶された制御プログラムの実行を開始し、ＲＡＭ１０６や周辺回路の初期化処理を行う（ＳＡ２）。   In the master controller 10, the oscillation of the master clock signal is started by the crystal oscillator 18, and the CPU 104 starts executing the control program stored in the ROM 105, and performs initialization processing of the RAM 106 and peripheral circuits (SA2).

一方、給紙制御部２０では、ＲＣ発振回路２８によってスレーブクロック信号の発振が開始され、ＣＰＵ２０４はＲＯＭ２０５に記憶された制御プログラムの実行を開始し、ＲＡＭ２０６や周辺回路の初期化処理を行う（ＳＢ２）。   On the other hand, in the paper feed controller 20, the oscillation of the slave clock signal is started by the RC oscillation circuit 28, and the CPU 204 starts executing the control program stored in the ROM 205, and performs initialization processing of the RAM 206 and peripheral circuits (SB2). ).

例えば、給紙制御部２０は、初期化処理として、ＲＯＭ２０５に予め記憶されている給紙ローラー２３の所定の回転速度を読み出してＲＡＭ２０６に記憶する。駆動制御部２５は、給紙ローラー２３を回転動作させる場合には、駆動クロック生成回路２０７に対して、ＲＡＭ２０６に記憶された所定の回転速度に対応する周波数の駆動クロック信号をドライバー２１に出力させる指示を示す信号を出力する。   For example, the paper feed controller 20 reads a predetermined rotation speed of the paper feed roller 23 stored in advance in the ROM 205 and stores it in the RAM 206 as an initialization process. When rotating the paper feed roller 23, the drive control unit 25 causes the drive clock generation circuit 207 to output a drive clock signal having a frequency corresponding to a predetermined rotation speed stored in the RAM 206 to the driver 21. A signal indicating an instruction is output.

そして、信号出力回路２９は、信号線Ｌ２を介して、ＲＣ発振回路２８から発振されるスレーブクロック信号をマスター制御部１０へ出力する（ＳＢ３）。   Then, the signal output circuit 29 outputs the slave clock signal oscillated from the RC oscillation circuit 28 to the master control unit 10 via the signal line L2 (SB3).

カウンター回路１０１は、信号出力回路２９から出力されたスレーブクロック信号を受信すると（ＳＡ３；ＹＥＳ）、受信したスレーブクロック信号の立ち上がりエッジのカウントを開始する。つまり、カウンター回路１０１は、スレーブクロック信号のクロック数の測定を開始する（ＳＡ４）。   When the counter circuit 101 receives the slave clock signal output from the signal output circuit 29 (SA3; YES), the counter circuit 101 starts counting the rising edges of the received slave clock signal. That is, the counter circuit 101 starts measuring the number of clocks of the slave clock signal (SA4).

次に、クロック誤差算出部１３は、ステップＳＡ４でスレーブクロック信号のクロック数の測定が開始されてから、測定値が予め定められた基準値になるまで測定するのに要した時間を、タイマー回路１０２を用いて測定する（ＳＡ５）。尚、基準値は、例えば、試験運転等の実験値等に基づいて、スレーブクロック信号のクロック数の測定を開始してから、マスタークロック信号の１周期以上の誤差が生じるまでの間に測定したスレーブクロック信号のクロック数に設定され、その値はＲＯＭ１０５等に予め記憶されている。   Next, the clock error calculation unit 13 calculates the time required to measure until the measured value reaches a predetermined reference value after the measurement of the number of clocks of the slave clock signal is started in step SA4. 102 (SA5). The reference value was measured from the start of measurement of the number of clocks of the slave clock signal to the time when an error of one or more cycles of the master clock signal occurred based on, for example, experimental values such as test operation. The number of slave clock signals is set and the value is stored in advance in the ROM 105 or the like.

次に、クロック誤差算出部１３は、ステップＳＡ５で測定した時間を、スレーブクロック信号の周期に関する情報である周期情報としてＲＡＭ１０６に記憶する（ＳＡ６）。   Next, the clock error calculation unit 13 stores the time measured in step SA5 in the RAM 106 as period information that is information related to the period of the slave clock signal (SA6).

図６は、クロック誤差算出部１３によるスレーブクロック信号の誤差を算出する動作の一例を示す説明図である。図６において、符号Ｔｍは、マスタークロック信号の１周期を示している。また、符号Ｔｓは、スレーブクロック信号の正しい周期を示し、つまり、誤差が生じていないときのスレーブクロック信号の１周期を示している。以下、スレーブクロック信号の正しい周期を基準発振時間Ｔｓと示す。また、図６においては、基準発振時間Ｔｓは、マスタークロック信号の１周期Ｔｍの１０倍（１０×Ｔｍ、×は乗算（掛け算）を示す）の時間に設定されている。   FIG. 6 is an explanatory diagram illustrating an example of an operation of calculating an error of the slave clock signal by the clock error calculation unit 13. In FIG. 6, symbol Tm represents one cycle of the master clock signal. The symbol Ts indicates the correct period of the slave clock signal, that is, one period of the slave clock signal when no error occurs. Hereinafter, the correct cycle of the slave clock signal is referred to as a reference oscillation time Ts. In FIG. 6, the reference oscillation time Ts is set to a time 10 times (10 × Tm, where x indicates multiplication (multiplication)) of one cycle Tm of the master clock signal.

また、図６は、カウンター回路１０１によってスレーブクロック信号のクロック数の測定が開始されてから、測定値が基準値としての「１０」になるまで測定するのに要した時間が、マスタークロック信号の１１０周期分に相当する時間である「１１０×Ｔｍ」であった場合を示している。   FIG. 6 shows the time required for measurement until the measurement value reaches “10” as the reference value after the counter circuit 101 starts measuring the number of clocks of the slave clock signal. A case where the time is “110 × Tm” corresponding to 110 cycles is shown.

この場合、クロック誤差算出部１３は、ステップＳＡ５において、スレーブクロック信号のクロック数の測定を開始してから、測定値が基準値としての「１０」になるまで測定するのに要した時間を、マスタークロック信号の１１０周期分に相当する時間である「１１０×Ｔｍ」と測定する。そして、クロック誤差算出部１３は、ステップＳＡ６において、当該測定した時間「１１０×Ｔｍ」を周期情報としてＲＡＭ１０６に記憶する。   In this case, in step SA5, the clock error calculation unit 13 starts measuring the number of clocks of the slave clock signal and then takes the time required for measurement until the measurement value becomes “10” as the reference value. It is measured as “110 × Tm”, which is a time corresponding to 110 cycles of the master clock signal. In step SA6, the clock error calculation unit 13 stores the measured time “110 × Tm” in the RAM 106 as period information.

次に、クロック誤差算出部１３は、ステップＳＡ６で周期情報としてＲＡＭ１０６に記憶した、スレーブクロック信号のクロック数の測定を開始してから測定値が基準値になるまで測定するのに要した時間を基準値によって除算する。これによって、クロック誤差算出部１３は、スレーブクロック信号が１クロック発振するのに要した時間、つまり、スレーブクロック信号の周期に相当する時間である第１単位発振時間Ｔ１を算出する（ＳＡ７）。   Next, the clock error calculation unit 13 stores the time required to measure from the start of measurement of the number of clocks of the slave clock signal stored in the RAM 106 as cycle information in step SA6 until the measurement value becomes the reference value. Divide by reference value. Accordingly, the clock error calculation unit 13 calculates a first unit oscillation time T1 that is a time required for one clock oscillation of the slave clock signal, that is, a time corresponding to the period of the slave clock signal (SA7).

例えば図６に示すように、クロック誤差算出部１３は、ステップＳＡ７において、スレーブクロック信号のクロック数の測定を開始してから測定値が基準値になるまで測定するのに要した時間「１１０×Ｔｍ」を基準値「１０」によって除算する。そして、クロック誤差算出部１３は、当該除算した結果の「１１０×Ｔｍ／１０（／は除算（割り算）」を第１単位発振時間Ｔ１として算出する。   For example, as shown in FIG. 6, the clock error calculation unit 13 starts the measurement of the number of clocks of the slave clock signal after starting measurement of the number of clocks of the slave clock signal in step SA7 “110 × Tm "is divided by the reference value" 10 ". Then, the clock error calculation unit 13 calculates “110 × Tm / 10 (/ is division (division))” as the first unit oscillation time T1 as a result of the division.

次に、クロック誤差算出部１３は、ステップＳＡ７で算出した第１単位発振時間Ｔ１と基準発振時間Ｔｓとの差又は比率を表す第１誤差値Ｔｄ１を算出し、当該算出した第１誤差値Ｔｄ１をスレーブクロック信号の誤差とする（ＳＡ８）。   Next, the clock error calculation unit 13 calculates a first error value Td1 representing the difference or ratio between the first unit oscillation time T1 calculated in step SA7 and the reference oscillation time Ts, and the calculated first error value Td1. Is the error of the slave clock signal (SA8).

例えば図６に示すように、クロック誤差算出部１３は、ステップＳＡ７で算出した第１単位発振時間Ｔ１（＝１１０×Ｔｍ／１０）から、基準発振時間Ｔｓ（＝１０×Ｔｍ）を減算することによって、第１単位発振時間Ｔ１と基準発振時間Ｔｓとの差を表す第１誤差値Ｔｄ１（＝Ｔｍ）を算出し、当該算出した第１誤差値Ｔｄ１をスレーブクロック信号の誤差とする。   For example, as illustrated in FIG. 6, the clock error calculation unit 13 subtracts the reference oscillation time Ts (= 10 × Tm) from the first unit oscillation time T1 (= 110 × Tm / 10) calculated in Step SA7. Thus, a first error value Td1 (= Tm) representing a difference between the first unit oscillation time T1 and the reference oscillation time Ts is calculated, and the calculated first error value Td1 is set as an error of the slave clock signal.

又は、クロック誤差算出部１３は、ステップＳＡ７で算出した第１単位発振時間Ｔ１（＝１１０×Ｔｍ／１０）を、基準発振時間Ｔｓ（＝１０×Ｔｍ）によって除算することによって、第１単位発振時間Ｔ１と基準発振時間Ｔｓとの比率を表す第１誤差値Ｔｄ１（＝１．１）を算出する。   Alternatively, the clock error calculation unit 13 divides the first unit oscillation time T1 (= 110 × Tm / 10) calculated in step SA7 by the reference oscillation time Ts (= 10 × Tm), thereby obtaining the first unit oscillation time. A first error value Td1 (= 1.1) representing the ratio between the time T1 and the reference oscillation time Ts is calculated.

次に、誤差記録部１４は、ステップＳＡ８でクロック誤差算出部１３によって算出されたスレーブクロック信号の誤差をＲＡＭ１０６に記憶する（ＳＡ９）。   Next, the error recording unit 14 stores the error of the slave clock signal calculated by the clock error calculation unit 13 in step SA8 in the RAM 106 (SA9).

次に、補正パラメーター送信部１５は、ステップＳＡ８でクロック誤差算出部１３によって算出されたスレーブクロック信号の誤差に基づいて、給紙制御部２０の動作に関わる制御パラメーターを補正し（ＳＡ１０）、ステップＳＡ１０で補正した制御パラメーターである補正パラメーターを給紙制御部２０に送信する（ＳＡ１１）。   Next, the correction parameter transmission unit 15 corrects the control parameter related to the operation of the paper feed control unit 20 based on the error of the slave clock signal calculated by the clock error calculation unit 13 in step SA8 (SA10), and step A correction parameter, which is a control parameter corrected in SA10, is transmitted to the paper feed control unit 20 (SA11).

一方、給紙制御部２０において、補正パラメーター受信部２６は、補正パラメーター送信部１５から送信された補正パラメーターを受信すると（ＳＢ５；ＹＥＳ）、パラメーター補正部２７は、補正パラメーター受信部２６によって受信された補正パラメーターによって、給紙制御部２０の動作に関わる制御パラメーターを置き換える（ＳＢ６）。   On the other hand, in the paper feed control unit 20, when the correction parameter receiving unit 26 receives the correction parameter transmitted from the correction parameter transmitting unit 15 (SB5; YES), the parameter correcting unit 27 is received by the correction parameter receiving unit 26. The control parameters related to the operation of the paper feed control unit 20 are replaced with the corrected parameters (SB6).

例えば図６に示すように、ステップＳＡ８でクロック誤差算出部１３によって算出されたスレーブクロック信号の誤差が、第１単位発振時間Ｔ１と基準発振時間Ｔｓとの差として算出され、「Ｔｍ」であったものとする。この場合、スレーブクロック信号は、基準発振時間Ｔｓよりもマスタークロック信号の１周期分長い周期（Ｔｓ＋Ｔｍ、＋は足し算（加算）を示す）で発振している。つまり、スレーブクロック信号は、誤差のない正しいスレーブクロック信号よりも遅いペースで発振している。   For example, as shown in FIG. 6, the error of the slave clock signal calculated by the clock error calculation unit 13 in step SA8 is calculated as the difference between the first unit oscillation time T1 and the reference oscillation time Ts, and is “Tm”. Shall be. In this case, the slave clock signal oscillates with a period longer than the reference oscillation time Ts by one period of the master clock signal (Ts + Tm, + indicates addition (addition)). That is, the slave clock signal oscillates at a slower pace than the correct slave clock signal without error.

この場合、補正パラメーター送信部１５は、ステップＳＡ１０において、ステップＳＡ８でクロック誤差算出部１３によって算出されたスレーブクロック信号の誤差（Ｔｍ）を基準発振時間Ｔｓに加算することによって、スレーブクロック信号の周期（Ｔｓ＋Ｔｍ＝１１×Ｔｍ）を算出する。そして、補正パラメーター送信部１５は、算出したスレーブクロック信号の周期（１１×Ｔｍ）を基準発振時間Ｔｓ（＝１０×Ｔｍ）で除算することによって、回転速度を補正する度合い（１．１）を算出する。そして、補正パラメーター送信部１５は、当該算出した回転速度を補正する度合い（１．１）で、給紙ローラー２３の回転速度を補正することを示す情報を補正パラメーターとして給紙制御部２０に送信する。   In this case, in step SA10, the correction parameter transmission unit 15 adds the error (Tm) of the slave clock signal calculated by the clock error calculation unit 13 in step SA8 to the reference oscillation time Ts, so that the period of the slave clock signal is increased. (Ts + Tm = 11 × Tm) is calculated. Then, the correction parameter transmission unit 15 divides the calculated period (11 × Tm) of the slave clock signal by the reference oscillation time Ts (= 10 × Tm) to thereby adjust the degree (1.1) of correcting the rotational speed. calculate. Then, the correction parameter transmission unit 15 transmits information indicating that the rotation speed of the paper feed roller 23 is corrected to the paper feed control unit 20 as a correction parameter at a degree (1.1) of correcting the calculated rotation speed. To do.

又は、例えば図６に示すように、ステップＳＡ８でクロック誤差算出部１３によって算出されたスレーブクロック信号の誤差が、第１単位発振時間Ｔ１と基準発振時間Ｔｓとの比率として算出され、「１．１」であったものとする。この場合、スレーブクロック信号は、基準発振時間Ｔｓの１．１倍の周期（１．１×Ｔｓ）で発振している。つまり、スレーブクロック信号は、誤差のない正しいスレーブクロック信号よりも遅いペースで発振している。   Alternatively, as shown in FIG. 6, for example, the error of the slave clock signal calculated by the clock error calculation unit 13 in step SA8 is calculated as a ratio between the first unit oscillation time T1 and the reference oscillation time Ts. 1 ”. In this case, the slave clock signal oscillates at a period (1.1 × Ts) that is 1.1 times the reference oscillation time Ts. That is, the slave clock signal oscillates at a slower pace than the correct slave clock signal without error.

この場合、補正パラメーター送信部１５は、ステップＳＡ１０において、ステップＳＡ８で算出されたスレーブクロック信号の誤差（１．１）をそのまま、給紙ローラー２３の回転速度を補正する度合いとし、当該回転速度を補正する度合い（１．１）で、給紙ローラー２３の回転速度を補正することを示す情報を補正パラメーターとして給紙制御部２０に送信する。   In this case, in step SA10, the correction parameter transmission unit 15 uses the error (1.1) of the slave clock signal calculated in step SA8 as it is as the degree of correction of the rotation speed of the paper feed roller 23, and the rotation speed is set as the degree. Information indicating that the rotation speed of the paper feed roller 23 is corrected is transmitted to the paper feed control unit 20 as a correction parameter at the correction degree (1.1).

一方、給紙制御部２０では、ステップＳＢ５において、補正パラメーター受信部２６によって、補正パラメーターとしての給紙ローラー２３の回転速度を所定の度合い（１．１倍）で補正することを示す情報が受信される。そして、パラメーター補正部２７は、ステップＳＢ６において、ステップＳＢ２における初期化処理でＲＡＭ２０６に記憶された給紙ローラー２３の回転速度を読み出して、これに補正パラメーター受信部２６によって受信された補正パラメーターが示す回転速度を補正する度合い（１．１）を乗算する。そして、パラメーター補正部２７は、当該乗算結果によって、ＲＡＭ２０６に記憶されていた回転速度を置き換える。   On the other hand, in step SB5, the paper feed controller 20 receives information indicating that the correction parameter receiver 26 corrects the rotation speed of the paper feed roller 23 as a correction parameter by a predetermined degree (1.1 times). Is done. In step SB6, the parameter correction unit 27 reads the rotation speed of the paper feed roller 23 stored in the RAM 206 in the initialization process in step SB2, and indicates the correction parameter received by the correction parameter reception unit 26. Multiply by the degree (1.1) of correcting the rotation speed. Then, the parameter correction unit 27 replaces the rotation speed stored in the RAM 206 with the multiplication result.

尚、ＲＯＭ１０５にも、給紙ローラー２３の所定の回転速度を示す情報を予め記憶するように構成してもよい。これに合わせて、補正パラメーター送信部１５は、ステップＳＡ１０において、ＲＯＭ１０５に記憶している給紙ローラー２３の回転速度に、回転速度を補正する度合いを乗算するように構成してもよい。そして、補正パラメーター送信部１５は、当該乗算結果が示す補正後の回転速度を示す情報を補正パラメーターとして給紙制御部２０に送信するように構成してもよい。そして、これに合わせて、パラメーター補正部２７は、ステップＳＢ５において、補正パラメーター受信部２６によって受信された補正パラメーターが示す補正後の回転速度によって、ＲＡＭ２０６に記憶された回転速度を置き換えるように構成してもよい。   The ROM 105 may be configured to store in advance information indicating a predetermined rotation speed of the paper feed roller 23. In accordance with this, the correction parameter transmission unit 15 may be configured to multiply the rotation speed of the paper feed roller 23 stored in the ROM 105 by the degree of correction of the rotation speed in step SA10. Then, the correction parameter transmission unit 15 may be configured to transmit information indicating the corrected rotation speed indicated by the multiplication result to the paper feed control unit 20 as a correction parameter. Accordingly, the parameter correction unit 27 is configured to replace the rotation speed stored in the RAM 206 with the corrected rotation speed indicated by the correction parameter received by the correction parameter reception unit 26 in step SB5. May be.

このように、上記実施形態の構成によれば、スレーブクロック信号の周期は、マスタークロック信号の周期よりも長いので、スレーブクロック信号の周期を所定倍に変換する必要がない。そのため、信号出力回路２９は、スレーブクロック信号を変換することなく、そのままマスター制御部１０に送信する。したがって、スレーブクロック信号の周期を所定倍に変換する過程で、変換の精度に起因してスレーブクロック信号の周期が正確に所定倍にならない虞を回避することができる。これによって、信号出力回路２９から出力されたスレーブクロック信号の周期に関する正確な情報を周期情報として取得することができる。そして、この正確に取得した周期情報に基づいてスレーブクロック信号の誤差を算出するため、スレーブクロック信号の誤差を精度良く算出することができる。   As described above, according to the configuration of the above embodiment, the cycle of the slave clock signal is longer than the cycle of the master clock signal, so that it is not necessary to convert the cycle of the slave clock signal to a predetermined multiple. Therefore, the signal output circuit 29 transmits the slave clock signal to the master control unit 10 as it is without converting it. Therefore, in the process of converting the period of the slave clock signal to a predetermined multiple, it is possible to avoid the possibility that the period of the slave clock signal does not accurately increase to the predetermined multiple due to the conversion accuracy. Thus, accurate information regarding the period of the slave clock signal output from the signal output circuit 29 can be acquired as the period information. Since the error of the slave clock signal is calculated based on the accurately acquired period information, the error of the slave clock signal can be calculated with high accuracy.

また、上記実施形態の構成によれば、クロック誤差算出部１３によって、マスタークロック信号に基づいて、スレーブクロック信号のクロック数の測定を開始してから、測定値が予め定められた基準値になるまで測定するのに要した時間が周期情報として測定され、当該測定された時間を基準値によって除算した結果である第１単位発振時間Ｔ１が算出される。つまり、スレーブクロック信号が１クロック発振するのに要する時間であるスレーブクロック信号の周期が第１単位発振時間Ｔ１として算出される。そして、第１単位発振時間Ｔ１と基準発振時間Ｔｓとの差又は比率を表す第１誤差値Ｔｄ１がスレーブクロック信号の誤差として算出される。   Further, according to the configuration of the above embodiment, the measurement value becomes a predetermined reference value after the clock error calculation unit 13 starts measuring the number of clocks of the slave clock signal based on the master clock signal. The time required to measure until the first unit oscillation time T1 that is the result of dividing the measured time by the reference value is calculated. That is, the period of the slave clock signal, which is the time required for the slave clock signal to oscillate one clock, is calculated as the first unit oscillation time T1. Then, a first error value Td1 representing a difference or ratio between the first unit oscillation time T1 and the reference oscillation time Ts is calculated as an error of the slave clock signal.

このため、スレーブクロック信号の誤差を、給紙制御部２０から出力されたスレーブクロック信号の周期を示す第１単位発振時間Ｔ１と、スレーブクロック信号の正しい周期に対応する基準発振時間Ｔｓとの差又は比率として、適切に算出することができる。   For this reason, the difference between the slave clock signal error is the difference between the first unit oscillation time T1 indicating the period of the slave clock signal output from the paper feed control unit 20 and the reference oscillation time Ts corresponding to the correct period of the slave clock signal. Or it can calculate appropriately as a ratio.

また、上記実施形態の構成によれば、誤差記録部１４によって、クロック誤差算出部１３によって算出されたスレーブクロック信号の誤差をＲＡＭ１０６に記憶することができる。したがって、例えば複合機１の初期起動時等に、クロック誤差算出部１３によって算出されたスレーブクロック信号の誤差をＲＡＭ１０６に記憶することができる。   Further, according to the configuration of the above embodiment, the error recording unit 14 can store the error of the slave clock signal calculated by the clock error calculation unit 13 in the RAM 106. Therefore, the error of the slave clock signal calculated by the clock error calculation unit 13 can be stored in the RAM 106, for example, when the multifunction device 1 is initially started.

このため、スレーブクロック信号の誤差をＲＡＭ１０６に記憶した後は、クロック誤差算出部１３によってスレーブクロック信号の誤差を算出することなく、ＲＡＭ１０６からスレーブクロック信号の誤差を容易に取得することができ、スレーブクロック信号の誤差を算出するのに要する時間を軽減することができる。   For this reason, after the error of the slave clock signal is stored in the RAM 106, the error of the slave clock signal can be easily obtained from the RAM 106 without calculating the error of the slave clock signal by the clock error calculator 13. The time required to calculate the error of the clock signal can be reduced.

また、上記実施形態の構成によれば、マスター制御部１０において、クロック誤差算出部１３によって精度良く算出された誤差に基づいて、給紙制御部２０の動作に関する制御パラメーターを精度良く補正することができる。そして、このように精度良くされた補正後の制御パラメーターを給紙制御部２０に送信し、給紙制御部２０の動作に関する制御パラメーターを補正後の制御パラメーターによって置き換えることができる。このため、スレーブクロック信号に誤差が生じた場合であっても、給紙制御部２０の動作を精度良く補正することができる。   Further, according to the configuration of the above embodiment, the master control unit 10 can accurately correct the control parameter related to the operation of the paper feed control unit 20 based on the error calculated by the clock error calculation unit 13 with high accuracy. it can. Then, the corrected control parameter corrected in this way can be transmitted to the paper feed control unit 20, and the control parameter related to the operation of the paper feed control unit 20 can be replaced by the corrected control parameter. For this reason, even if an error occurs in the slave clock signal, the operation of the paper feed control unit 20 can be accurately corrected.

また、上記実施形態の構成によれば、水晶発振器１８によって発振される時間精度の高いマスタークロック信号を用いることによって、ＲＣ発振回路２８から発振されたスレーブクロック信号の周波数情報を精度良く取得することができる。このため、給紙制御部２０は、高価な水晶発振器を備える必要がなく、低価格なＲＣ発振回路を備えるようにして安価に構成することができる。   Further, according to the configuration of the above embodiment, the frequency information of the slave clock signal oscillated from the RC oscillation circuit 28 can be obtained with high accuracy by using the master clock signal oscillated by the crystal oscillator 18 with high time accuracy. Can do. Therefore, the paper feed control unit 20 does not need to include an expensive crystal oscillator, and can be configured at low cost by including a low-cost RC oscillation circuit.

尚、上記実施形態において図１乃至図６に示した構成は単なる一例に過ぎず、本発明を当該実施形態に限定する趣旨ではない。   In the above embodiment, the configurations shown in FIGS. 1 to 6 are merely examples, and the present invention is not limited to the embodiment.

図７は、スレーブクロック信号の誤差の算出動作に関わるマスター制御部１０の動作の図４とは別の一例を示すフローチャートである。例えば、図７に示すように、図４に示したステップＳＡ５〜ＳＡ１１を、ステップＳＡ２５〜ＳＡ３１に置き換えて構成してもよい。   FIG. 7 is a flowchart showing another example of the operation of the master control unit 10 related to the operation of calculating the error of the slave clock signal, different from FIG. For example, as shown in FIG. 7, steps SA5 to SA11 shown in FIG. 4 may be replaced with steps SA25 to SA31.

具体的には、クロック誤差算出部１３は、タイマー回路１０２によって、ステップＳＡ４でスレーブクロック信号のクロック数の測定が開始されてから、予め定められた基準時間Ｔｆ経過したことが測定されるまでの間、カウンター回路１０１によってスレーブクロック信号のクロック数を測定させる（ＳＡ２５）。尚、基準時間Ｔｆは、例えば、試験運転等の実験値等に基づいて、スレーブクロック信号が発振を開始してから、マスタークロック信号の１周期以上の誤差が生じるまでに経過した時間によって設定され、その値はＲＯＭ１０５等に予め記憶されている。   Specifically, the clock error calculation unit 13 starts measuring the number of clocks of the slave clock signal in step SA4 by the timer circuit 102 until measuring that a predetermined reference time Tf has elapsed. Meanwhile, the counter circuit 101 measures the number of clocks of the slave clock signal (SA25). The reference time Tf is set based on, for example, the time elapsed from when the slave clock signal starts oscillating until an error of one or more cycles of the master clock signal occurs based on experimental values such as test operation. The value is stored in advance in the ROM 105 or the like.

次に、クロック誤差算出部１３は、ステップＳＡ２５で測定したスレーブクロック信号のクロック数を、スレーブクロック信号の周期に関する情報である周期情報としてＲＡＭ１０６に記憶する（ＳＡ２６）。   Next, the clock error calculation unit 13 stores the clock number of the slave clock signal measured in step SA25 in the RAM 106 as cycle information that is information related to the cycle of the slave clock signal (SA26).

図８は、クロック誤差算出部１３によるスレーブクロック信号の誤差を算出する動作の図６とは別の一例を示す説明図である。図８において、符号Ｔｍは、図６と同様に、マスタークロック信号の１周期を示している。また、符号Ｔｓは、図６と同様に、基準発振時間Ｔｓを示している。また、図８においては、図６と同様に、基準発振時間Ｔｓは、マスタークロック信号の１周期Ｔｍの１０倍（１０×Ｔｍ）の時間に設定されている。   FIG. 8 is an explanatory diagram showing another example of the operation of calculating the error of the slave clock signal by the clock error calculator 13 from FIG. In FIG. 8, symbol Tm indicates one cycle of the master clock signal, as in FIG. The symbol Ts indicates the reference oscillation time Ts as in FIG. In FIG. 8, as in FIG. 6, the reference oscillation time Ts is set to a time 10 times (10 × Tm) of one period Tm of the master clock signal.

また、図８は、タイマー回路１０２によって、カウンター回路１０１によってスレーブクロック信号のクロック数の測定が開始されてから、基準時間Ｔｆとしてのマスタークロック信号の１００周期分に相当する時間（１００×Ｔｍ）の経過が測定されるまでの間に、カウンター回路１０１によって測定されたスレーブクロック信号のクロック数が「９」であった場合を示している。   FIG. 8 shows a time (100 × Tm) corresponding to 100 cycles of the master clock signal as the reference time Tf after the timer circuit 102 starts measuring the number of clocks of the slave clock signal by the counter circuit 101. In this example, the number of clocks of the slave clock signal measured by the counter circuit 101 is “9” until the passage of time is measured.

この場合、クロック誤差算出部１３は、ステップＳＡ２５において、スレーブクロック信号のクロック数の測定を開始してから、基準時間Ｔｆとしてのマスタークロック信号の１００周期分に相当する時間（１１０×Ｔｍ）が経過したことがタイマー回路１０２によって測定されるまでの間のスレーブクロック信号のクロック数を、「９」と測定する。そして、クロック誤差算出部１３は、ステップＳＡ２６において、当該測定したクロック数「９」を周期情報としてＲＡＭ１０６に記憶する。   In this case, the clock error calculation unit 13 starts measuring the number of clocks of the slave clock signal in step SA25 and then has a time (110 × Tm) corresponding to 100 cycles of the master clock signal as the reference time Tf. The number of clocks of the slave clock signal until the elapsed time is measured by the timer circuit 102 is measured as “9”. In step SA26, the clock error calculation unit 13 stores the measured clock number “9” in the RAM 106 as cycle information.

次に、クロック誤差算出部１３は、ステップＳＡ２６で周期情報としてＲＡＭ１０６に記憶した、スレーブクロック信号のクロック数の測定を開始してから基準時間Ｔｆが経過するまでの間のスレーブクロック信号のクロック数によって、基準時間Ｔｆを除算する。これによって、クロック誤差算出部１３は、スレーブクロック信号が１クロック発振するのに要した時間、つまり、スレーブクロック信号の周期に相当する時間である第２単位発振時間（単位発振時間）Ｔ２を算出する（ＳＡ２７）。   Next, the clock error calculation unit 13 stores the number of clocks of the slave clock signal from the start of measurement of the number of clocks of the slave clock signal stored in the RAM 106 as period information in step SA26 until the reference time Tf elapses. The reference time Tf is divided by Thus, the clock error calculation unit 13 calculates a second unit oscillation time (unit oscillation time) T2 that is a time required for the slave clock signal to oscillate one clock, that is, a time corresponding to the period of the slave clock signal. (SA27).

例えば図８に示すように、クロック誤差算出部１３は、ステップＳＡ２７において、スレーブクロック信号のクロック数の測定を開始してから基準時間Ｔｆが経過するまでの間のスレーブクロック信号のクロック数「９」によって、基準時間Ｔｆ「１００×Ｔｍ」を除算する。そして、クロック誤差算出部１３は、当該除算した結果の「１００×Ｔｍ／９」を第２単位発振時間Ｔ２として算出する。   For example, as illustrated in FIG. 8, the clock error calculation unit 13 determines in step SA27 that the clock number “9” of the slave clock signal from the start of measurement of the clock number of the slave clock signal until the reference time Tf elapses. The reference time Tf “100 × Tm” is divided by “. Then, the clock error calculation unit 13 calculates “100 × Tm / 9” as a result of the division as the second unit oscillation time T2.

次に、クロック誤差算出部１３は、ステップＳＡ２７で算出した第２単位発振時間Ｔ２と基準発振時間Ｔｓとの差又は比率を表す第２誤差値（誤差値）Ｔｄ２を算出し、当該算出した第２誤差値Ｔｄ２をスレーブクロック信号の誤差とする（ＳＡ２８）。   Next, the clock error calculation unit 13 calculates a second error value (error value) Td2 representing the difference or ratio between the second unit oscillation time T2 calculated in step SA27 and the reference oscillation time Ts, and calculates the calculated first error. The 2 error value Td2 is set as an error of the slave clock signal (SA28).

例えば図８に示すように、クロック誤差算出部１３は、ステップＳＡ２７で算出した第２単位発振時間Ｔ２（＝１００×Ｔｍ／９）から、基準発振時間Ｔｓ（＝１０×Ｔｍ）を減算することによって、第２単位発振時間Ｔ２と基準発振時間Ｔｓとの差を表す第２誤差値Ｔｄ２（＝（１０／９）×Ｔｍ）を算出し、当該算出した第２誤差値Ｔｄ２をスレーブクロック信号の誤差とする。   For example, as shown in FIG. 8, the clock error calculator 13 subtracts the reference oscillation time Ts (= 10 × Tm) from the second unit oscillation time T2 (= 100 × Tm / 9) calculated in step SA27. To calculate a second error value Td2 (= (10/9) × Tm) representing the difference between the second unit oscillation time T2 and the reference oscillation time Ts, and the calculated second error value Td2 is used as the slave clock signal. Let it be an error.

又は、クロック誤差算出部１３は、ステップＳＡ２７で算出した第２単位発振時間Ｔ２（＝１００×Ｔｍ／９）を、基準発振時間Ｔｓ（＝１０×Ｔｍ）によって除算することによって、第２単位発振時間Ｔ２と基準発振時間Ｔｓとの比率を表す第２誤差値Ｔｄ２（＝１０／９）を算出する。   Alternatively, the clock error calculation unit 13 divides the second unit oscillation time T2 (= 100 × Tm / 9) calculated in step SA27 by the reference oscillation time Ts (= 10 × Tm), thereby obtaining the second unit oscillation time. A second error value Td2 (= 10/9) representing the ratio between the time T2 and the reference oscillation time Ts is calculated.

次に、誤差記録部１４は、ステップＳＡ９と同様に、ステップＳＡ２８でクロック誤差算出部１３によって算出されたスレーブクロック信号の誤差をＲＡＭ１０６に記憶する（ＳＡ２９）。   Next, similarly to step SA9, the error recording unit 14 stores the error of the slave clock signal calculated by the clock error calculation unit 13 in step SA28 in the RAM 106 (SA29).

次に、補正パラメーター送信部１５は、ステップＳＡ１０と同様に、ステップＳＡ２８でクロック誤差算出部１３によって算出されたスレーブクロック信号の誤差に基づいて、給紙制御部２０の動作に関わる制御パラメーターを補正する（ＳＡ３０）。そして、補正パラメーター送信部１５は、ステップＳＡ１１と同様に、ステップＳＡ３０で補正した制御パラメーターである補正パラメーターを給紙制御部２０に送信する（ＳＡ３１）。   Next, the correction parameter transmission unit 15 corrects the control parameters related to the operation of the paper feed control unit 20 based on the error of the slave clock signal calculated by the clock error calculation unit 13 in step SA28, as in step SA10. (SA30). Then, similarly to step SA11, the correction parameter transmission unit 15 transmits the correction parameter, which is the control parameter corrected in step SA30, to the paper feed control unit 20 (SA31).

この構成によれば、クロック誤差算出部１３によって、マスタークロック信号に基づいて、予め定められた基準時間Ｔｆ内に測定したスレーブクロック信号のクロック数によって基準時間Ｔｆを除算した結果である第２単位発振時間Ｔ２が算出される。つまり、スレーブクロック信号が１クロック発振するのに要する時間であるスレーブクロック信号の周期が第２単位発振時間Ｔ２として算出される。そして、第２単位発振時間Ｔ２と基準発振時間Ｔｓとの差又は比率を表す第２誤差値Ｔｄ２がスレーブクロック信号の誤差として算出される。   According to this configuration, the second unit which is a result of dividing the reference time Tf by the clock number of the slave clock signal measured within the predetermined reference time Tf based on the master clock signal by the clock error calculation unit 13. An oscillation time T2 is calculated. That is, the period of the slave clock signal, which is the time required for the slave clock signal to oscillate one clock, is calculated as the second unit oscillation time T2. Then, a second error value Td2 representing a difference or ratio between the second unit oscillation time T2 and the reference oscillation time Ts is calculated as an error of the slave clock signal.

このため、スレーブクロック信号の誤差を、給紙制御部２０から出力されたスレーブクロック信号の周期を示す第２単位発振時間Ｔ２と、スレーブクロック信号の正しい周期に対応する基準発振時間Ｔｓとの差又は比率として、適切に算出することができる。   For this reason, the difference between the slave clock signal error is the difference between the second unit oscillation time T2 indicating the period of the slave clock signal output from the paper feed control unit 20 and the reference oscillation time Ts corresponding to the correct period of the slave clock signal. Or it can calculate appropriately as a ratio.

また、例えば図４に示したステップＳＡ４〜ＳＡ８の実行後、更に、例えば図７に示したステップＳＡ２４〜ＳＡ２８を実行するように構成してもよい。そして、これに合わせて、ステップＳＡ４〜ＳＡ８の実行によって算出された第１誤差値Ｔｄ１（例えば、「Ｔｍ」又は「１．１」（図６））とステップＳＡ２４〜ＳＡ２８の実行によって算出された第２誤差値Ｔｄ２（例えば、「（１０／９）×Ｔｍ」又は「１０／９」（図８））の平均値（「（１９／１８）×Ｔｍ」又は「１９９／１８０」）を、ステップＳＡ６で算出されるスレーブクロック信号の誤差とするように構成してもよい。   Further, for example, after steps SA4 to SA8 shown in FIG. 4 are executed, for example, steps SA24 to SA28 shown in FIG. 7 may be executed. In accordance with this, the first error value Td1 (for example, “Tm” or “1.1” (FIG. 6)) calculated by the execution of steps SA4 to SA8 and the execution of steps SA24 to SA28 are calculated. The average value (“(19/18) × Tm” or “199/180”) of the second error value Td2 (for example, “(10/9) × Tm” or “10/9” (FIG. 8)) You may comprise so that it may be set as the error of the slave clock signal calculated by step SA6.

この構成によれば、第１誤差値Ｔｄ１と第２誤差値Ｔｄ２の平均値をスレーブクロック信号の誤差として算出する。つまり、第１誤差値Ｔｄ１及び第２誤差値Ｔｄ２のうちの何れか１つの誤差値をスレーブクロック信号の誤差とする場合に比して、誤差の算出回数を１回多くすることによって、スレーブクロック信号の誤差の精度を高めることができる。   According to this configuration, the average value of the first error value Td1 and the second error value Td2 is calculated as the error of the slave clock signal. That is, the slave clock is increased by increasing the number of times the error is calculated as compared with the case where any one of the first error value Td1 and the second error value Td2 is the error of the slave clock signal. The accuracy of signal error can be increased.

尚、上記実施形態において図７及び図８に示した構成は単なる一例に過ぎず、本発明を当該実施形態に限定する趣旨ではない。   7 and 8 in the above embodiment are merely examples, and the present invention is not intended to be limited to the embodiment.

また、給紙制御部２０は、ＲＣ発振回路２８に代えて、例えば、セラミック発振子を用いる発振回路を備えるように構成してもよい。また、マスター制御部１０は、水晶発振器１８に代えて、例えば、スレーブクロック信号よりも時間精度の高いセラミック発振子を用いた発振回路を備えるように構成してもよい。   Further, the paper feed control unit 20 may be configured to include, for example, an oscillation circuit using a ceramic oscillator instead of the RC oscillation circuit 28. The master control unit 10 may be configured to include, for example, an oscillation circuit using a ceramic oscillator with higher time accuracy than the slave clock signal instead of the crystal oscillator 18.

また、ＣＰＵ１０４が、処理部として、補正パラメーター送信部１５を構成しないようにしてもよい。また、ＣＰＵ２０４が、処理部として、補正パラメーター受信部２６を構成しないようにしてもよい。これに合わせて、ステップＳＡ１０〜ＳＡ１１（図４）、ステップＳＡ３０〜ＳＡ３１（図７）、及びステップＳＢ４〜ＳＢ５（図５）の処理を実行しないように、スレーブクロック信号の誤差の算出動作を簡素化してもよい。   The CPU 104 may not configure the correction parameter transmission unit 15 as a processing unit. Further, the CPU 204 may not configure the correction parameter receiving unit 26 as a processing unit. In accordance with this, the operation of calculating the error of the slave clock signal is simplified so as not to execute the processing of steps SA10 to SA11 (FIG. 4), steps SA30 to SA31 (FIG. 7), and steps SB4 to SB5 (FIG. 5). May be used.

また、ＣＰＵ１０４が、処理部として、誤差記録部１４を構成しないようにし、これに合わせて、ステップＳＡ９（図４）及びステップＳＡ２９（図７）の処理を実行しないようにスレーブクロック信号の誤差の算出動作を簡素化してもよい。   Further, the CPU 104 does not configure the error recording unit 14 as a processing unit, and accordingly, the error of the slave clock signal is not performed so that the processing of step SA9 (FIG. 4) and step SA29 (FIG. 7) is not performed. The calculation operation may be simplified.

また、本発明に係る画像形成装置は、上記の複合機１に適用される場合の他、コピー機、スキャナー装置、及びファクシミリ装置等の画像形成装置に適用することが可能である。   Further, the image forming apparatus according to the present invention can be applied to an image forming apparatus such as a copier, a scanner apparatus, and a facsimile apparatus, in addition to the case where the image forming apparatus is applied to the above-described multifunction device 1.

１ ：複合機（画像形成装置９
２ａ〜２ｃ：給紙部
６ ：画像形成部
１０ ：マスター制御部
１３ ：クロック誤差算出部
１４ ：誤差記録部
１５ ：補正パラメーター送信部
１８ ：水晶発振器（マスタークロック生成部）
２０ ：給紙制御部（スレーブ制御部）
２０ａ ：第１給紙制御部（スレーブ制御部）
２０ｂ ：第２給紙制御部（スレーブ制御部）
２０ｃ ：第３給紙制御部（スレーブ制御部）
２６ ：補正パラメーター受信部
２７ ：パラメーター補正部
２８ ：ＲＣ発振回路（スレーブクロック生成部）
２９ ：信号出力回路（信号出力部）
１０１ ：カウンター回路
１０２ ：タイマー回路
１０６ ：ＲＡＭ（記憶部）
Ｌ１ ：制御線
Ｌ２ ：信号線
Ｌ２ａ ：信号線
Ｌ２ｂ ：信号線
Ｌ２ｃ ：信号線
Ｔ１ ：第１単位発振時間
Ｔ２ ：第２単位発振時間（単位発振時間）
Ｔｄ１ ：第１誤差値
Ｔｄ２ ：第２誤差値（誤差値）
Ｔｆ ：基準時間
Ｔｓ ：基準発振時間 1: MFP (image forming apparatus 9)
2a to 2c: paper feeding unit 6: image forming unit 10: master control unit 13: clock error calculating unit 14: error recording unit 15: correction parameter transmitting unit 18: crystal oscillator (master clock generating unit)
20: Paper feed control unit (slave control unit)
20a: first paper feed control unit (slave control unit)
20b: Second paper feed control unit (slave control unit)
20c: Third paper feed control unit (slave control unit)
26: Correction parameter reception unit 27: Parameter correction unit 28: RC oscillation circuit (slave clock generation unit)
29: Signal output circuit (signal output unit)
101: Counter circuit 102: Timer circuit 106: RAM (storage unit)
L1: control line L2: signal line L2a: signal line L2b: signal line L2c: signal line T1: first unit oscillation time T2: second unit oscillation time (unit oscillation time)
Td1: First error value Td2: Second error value (error value)
Tf: reference time Ts: reference oscillation time

Claims (5)

所定の周波数であるマスター周波数で発振するマスタークロック信号に同期して動作するマスター制御部と、
前記マスター制御部による動作指示に従って、前記マスター周波数よりも低い周波数であるスレーブ周波数で発振するスレーブクロック信号に同期して動作するスレーブ制御部と、
を備えた画像形成装置であって、
前記スレーブ制御部は、
前記スレーブクロック信号を生成するスレーブクロック生成部と、
前記スレーブクロック信号を前記マスター制御部へ出力する信号出力部を備え、
前記マスター制御部は、
前記スレーブクロック信号よりも時間精度が高い前記マスタークロック信号を生成するマスタークロック生成部と、
前記マスタークロック信号に基づいて、前記信号出力部から出力された前記スレーブクロック信号の周期に関する情報を周期情報として取得し、取得した前記周期情報に基づいて、前記スレーブクロック信号の誤差を算出するクロック誤差算出部と、
を備え、
前記クロック誤差算出部は、前記マスタークロック信号に基づいて、前記スレーブクロック信号のクロック数の測定を開始してから、測定値が予め定められた基準値になるまで測定するのに要した時間を前記周期情報として測定し、当該測定した時間を前記基準値によって除算した結果である第１単位発振時間と、前記スレーブクロック信号の正しい周期として予め定められた時間である基準発振時間と、の差又は比率を表す第１誤差値を、前記スレーブクロック信号の誤差として算出する画像形成装置。 A master control unit that operates in synchronization with a master clock signal that oscillates at a master frequency that is a predetermined frequency;
In accordance with an operation instruction by the master control unit, a slave control unit that operates in synchronization with a slave clock signal that oscillates at a slave frequency that is lower than the master frequency;
An image forming apparatus comprising:
The slave control unit
A slave clock generator for generating the slave clock signal;
A signal output unit that outputs the slave clock signal to the master control unit;
The master control unit
A master clock generation unit that generates the master clock signal with higher time accuracy than the slave clock signal;
Based on the master clock signal, a clock that acquires information on the period of the slave clock signal output from the signal output unit as period information, and calculates an error of the slave clock signal based on the acquired period information An error calculator,
With
The clock error calculation unit calculates a time required to measure until the measurement value reaches a predetermined reference value after starting measurement of the number of clocks of the slave clock signal based on the master clock signal. The difference between the first unit oscillation time that is a result of dividing the measured time by the reference value and the reference oscillation time that is a predetermined time as the correct period of the slave clock signal. Alternatively, an image forming apparatus that calculates a first error value representing a ratio as an error of the slave clock signal. 前記クロック誤差算出部は、更に、前記マスタークロック信号に基づいて、予め定められた基準時間内の前記スレーブクロック信号のクロック数を前記周期情報として測定し、当該測定されたクロック数によって前記基準時間を除算した結果である第２単位発振時間と、前記基準発振時間と、の差又は比率を表す第２誤差値を算出し、
前記第１誤差値と前記第２誤差値の平均値を、前記スレーブクロック信号の誤差として算出する請求項１に記載の画像形成装置。 The clock error calculation unit further measures, based on the master clock signal, the number of clocks of the slave clock signal within a predetermined reference time as the period information, and the reference time based on the measured clock number Calculating a second error value representing a difference or ratio between the second unit oscillation time that is a result of dividing the reference oscillation time and the reference oscillation time;
Wherein the average value of the first error value and the second error value, the image forming apparatus according to claim 1 which is calculated as an error of the slave clock signal. 情報を記憶する記憶部と、
前記クロック誤差算出部によって算出された前記スレーブクロック信号の誤差を前記記憶部に記憶する誤差記録部と、
を更に備える請求項１又は２に記載の画像形成装置。 A storage unit for storing information;
An error recording unit that stores the error of the slave clock signal calculated by the clock error calculation unit in the storage unit;
Further comprising an image forming apparatus according to claim 1 or 2. 前記マスター制御部は、
前記クロック誤差算出部によって算出された前記誤差を用いて、前記スレーブ制御部の動作に関する制御パラメーターを補正し、補正後の制御パラメーターを前記スレーブ制御部に送信する補正パラメーター送信部を更に備え、
前記スレーブ制御部は、
前記補正パラメーター送信部から送信された前記補正後の制御パラメーターを受信する補正パラメーター受信部と、
前記補正パラメーター受信部により受信された前記補正後の制御パラメーターによって、前記スレーブ制御部の動作に関する制御パラメーターを置き換えるパラメーター補正部を更に備える請求項１から３の何れか一項に記載の画像形成装置。 The master control unit
Using the error calculated by the clock error calculation unit, correcting a control parameter related to the operation of the slave control unit, further comprising a correction parameter transmission unit that transmits the corrected control parameter to the slave control unit,
The slave control unit
A correction parameter receiving unit that receives the corrected control parameter transmitted from the correction parameter transmitting unit;
The corrected by the received the corrected control parameter by parameter receiving unit, an image forming apparatus according to any one of claims 1-3, further comprising a parameter correction unit which replaces the control parameter related to the operation of the slave controller . 前記マスタークロック生成部は、水晶発振器であり、
前記スレーブクロック生成部は、ＲＣ発振回路である請求項１から４の何れか一項に記載の画像形成装置。 The master clock generation unit is a crystal oscillator,
The slave clock generator is an image forming apparatus according to claims 1 is an RC oscillator circuit to any one of 4.
JP2012213509A 2012-09-27 2012-09-27 Image forming apparatus Expired - Fee Related JP5696117B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012213509A JP5696117B2 (en) 2012-09-27 2012-09-27 Image forming apparatus
CN201310447494.3A CN103702010B (en) 2012-09-27 2013-09-25 Image processing system
US14/037,723 US9336472B2 (en) 2012-09-27 2013-09-26 Image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012213509A JP5696117B2 (en) 2012-09-27 2012-09-27 Image forming apparatus

Publications (2)

Publication Number Publication Date
JP2014066950A JP2014066950A (en) 2014-04-17
JP5696117B2 true JP5696117B2 (en) 2015-04-08

Family

ID=50338559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012213509A Expired - Fee Related JP5696117B2 (en) 2012-09-27 2012-09-27 Image forming apparatus

Country Status (3)

Country Link
US (1) US9336472B2 (en)
JP (1) JP5696117B2 (en)
CN (1) CN103702010B (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6225863B2 (en) * 2014-09-26 2017-11-08 京セラドキュメントソリューションズ株式会社 Clock adjustment mechanism
JP6871073B2 (en) * 2017-06-08 2021-05-12 日立Astemo株式会社 Electronic control device
JP6988222B2 (en) * 2017-07-18 2022-01-05 京セラドキュメントソリューションズ株式会社 Image forming device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3112862B2 (en) * 1997-06-17 2000-11-27 日本電気アイシーマイコンシステム株式会社 Information processing device
JP4841151B2 (en) * 2005-03-25 2011-12-21 シャープ株式会社 Information input apparatus and image forming apparatus
JP5244405B2 (en) * 2008-01-22 2013-07-24 京セラドキュメントソリューションズ株式会社 Image forming apparatus
JP2010128207A (en) * 2008-11-27 2010-06-10 Kyocera Mita Corp Distributed control unit and image forming apparatus
JP2010139792A (en) * 2008-12-12 2010-06-24 Kyocera Mita Corp Dispersion control apparatus and image forming apparatus
JP5676950B2 (en) * 2009-08-20 2015-02-25 キヤノン株式会社 Image forming apparatus
JP5509055B2 (en) * 2009-12-24 2014-06-04 キヤノンファインテック株式会社 Image forming apparatus
JP5610799B2 (en) * 2010-03-15 2014-10-22 キヤノン株式会社 Image forming apparatus
US20140056286A1 (en) * 2011-02-11 2014-02-27 Panasonic Corporation Wireless communication system and wireless slave and master units used therein
US8913632B2 (en) * 2011-08-05 2014-12-16 Khalifa University Of Science, Technology And Research Method and system for frequency synchronization

Also Published As

Publication number Publication date
US20140085673A1 (en) 2014-03-27
US9336472B2 (en) 2016-05-10
JP2014066950A (en) 2014-04-17
CN103702010B (en) 2016-09-28
CN103702010A (en) 2014-04-02

Similar Documents

Publication Publication Date Title
JP5509055B2 (en) Image forming apparatus
JP5696117B2 (en) Image forming apparatus
JP6269470B2 (en) Image forming apparatus and printing position adjusting method
JP2008076474A (en) Optical apparatus and image forming apparatus
JP5865280B2 (en) Laser light control apparatus and image forming apparatus
JP6269407B2 (en) Image forming apparatus
JP2009186778A (en) Optical scanning device and image forming apparatus using the same
JP5980019B2 (en) Image forming apparatus
JP2013235293A (en) Image forming apparatus
JP5696003B2 (en) Image forming apparatus
JP5227648B2 (en) Optical scanning apparatus and image forming apparatus
JP6225863B2 (en) Clock adjustment mechanism
JP2013111893A (en) Image forming device
JP2014191144A (en) Optical scanner and image forming apparatus
JP5153497B2 (en) Clock device, electronic equipment
JP5494063B2 (en) Control device and image forming apparatus
JP2008206371A (en) Stepping motor excitation switching control unit and image forming apparatus
JP2016177008A (en) Image forming apparatus
JP6673153B2 (en) Image reading apparatus and image forming system
JP2013045009A (en) Image forming apparatus
JP5637968B2 (en) Arithmetic processing device and arithmetic processing system
JP6061784B2 (en) Image processing apparatus, image forming apparatus, and drive pulse generation method
JP2018082218A (en) Image reading device and image forming system
JP2013113930A (en) Image forming device
JP2018107740A (en) Image processing apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140722

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20140723

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20140901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150209

R150 Certificate of patent or registration of utility model

Ref document number: 5696117

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees