JP5694126B2 - 保護回路、光通信システムおよび給電システム - Google Patents

Description

本発明の実施形態は、例えば無線通信システムに用いられる子局に給電する給電システムとその保護回路、および光通信システムに関する。

セルラフォンシステムやＷｉＭＡＸ（Worldwide interoperability for Microwave Access）、あるいは無線ＬＡＮ（Local Area Network）などの無線通信ネットワークのサービスエリアを拡大するためのシステムが知られている。すなわち基地局（Base Station：ＢＴＳ）から放射される無線周波数信号（以下、ＲＦ信号と表記する）を有線ケーブルを介して遠隔に配信することにより、サービスエリアを拡大することができる。このような用途には遠距離伝送の可能な光ファイバを用いるのが有利であり、光通信技術を応用したこの種の技術はRadio Over Fiber（ＲｏＦ）システムと称して知られている。

ＲｏＦシステムは、基地局との間でＲＦ信号をインタフェースする装置［親局（Master Unit：ＭＵ）］と、遠隔の不感地帯、高層ビル内の各フロアや地下街などに設置される装置［子局（Remote Unit：ＲＵ）］とを備える。子局はアンテナを有し、このアンテナを介して通信ネットワークとのインタフェース機能を担う。

親局と子局とは光ファイバを介して接続される。親局と子局との間に中継装置（ＨＵ）を設けることもある。つまり親局と中継機との間を長くとって光ファイバで接続し、中継機を子局に近い場所に置いて、中継機と子局とを信号ケーブル（同軸ケーブルなど）で接続する形態がある。一つの親局に対し複数の中継機があり、各中継機ごとに複数の子局があれば２段階のスター型ネットワークが形成される。

この種のシステムは既存の高層ビルや地下街などに追加で設置されるので、制御系統などを親局側に集中させ管理を一本化するケースが多い。給電系統においてもなるべく上流側に設けて電力を下流側に供給するのが望ましい。親局と中継機との間が離れているケースでは中継機から子局に電力を供給するのが一般的である。つまり中継機の電源ユニット（主電源）からの電力を複数に分配し、信号ケーブルを配電と共用して各子局に遠隔給電するようにする。

特開２００２−１４９２４６号公報

Anthony H Smith、"安価に実現した自動リセット式電流制限回路"、［online］、ＥＤＮ ＪＡＰＡＮ ｉｓｓｕｅｄ：２００９年５月号、［平成２３年１１月１４日検索］、インターネット＜URL：http://ednjapan.cancom-j.com/issue/2009/5/24/1802＞

主にコスト面でのメリットから、中継機の電源出力を子局の数だけ分配し、個別のスイッチユニットにより子局ごとにオン／オフするといった給電システムが一般的である。子局はビルの天井裏など作業性の悪い環境に設置されることが多く、ケーブルなどの敷設環境も良いとはいえない。そこでスイッチユニットに保護回路を設け、子局側に短絡障害などを生じても給電側が破損しないように予防策を講じることが求められる。

このような用途にスイッチＦＥＴ（Field Emission Transistor）を用いた保護回路が用いられるが、子局の消費電力が比較的多いことからＦＥＴの発熱対策を要する。また、起動時に流れる突入電流への対策も必要である。いくつかの回路が提案されているがいずれも一長一短である。例えば、電流検出抵抗で過電流を検出すると補助トランジスタをオンさせてコンデンサを充電し、その充放電特性を利用してスイッチＦＥＴをオン／オフする保護回路が知られている。このような構成では放電時定数は長ければ長いほど良いが、子局を最初に起動する際、突入電流発生の期間を含む放電の期間にわたって過電流検出回路の動作をマスクしないと誤動作を起こす。

そこで、ディレイＩＣ（Integrated Circuit）を用いて、起動時からディレイＩＣの遅延時間分、過電流検出回路の信号をマスクして突入時の誤動作を回避するようにした回路も知られている。この形式の回路は負荷が正常な状態から起動できれば有効であるが、起動時に既に負荷が短絡しているようなケースではマスク期間の全てにわたって短絡電流が流れ続けることになるので、非常にリスクが大きい。つまり当技術分野においては保護のためコンデンサの放電時定数を長くしようとすればするほど危険が増すというジレンマに陥ることから、対策が求められている。

目的は、負荷側の短絡へのリスクを軽減した保護回路、光通信システムおよび給電システムを提供することにある。

実施形態によれば、保護回路は、電源から負荷への給電経路に設けられバイアス電圧のオン／オフに応じてオン／オフする電流制御素子と、前記給電経路を流れる電流が既定レベルを超えるとオンするＰＮＰ型トランジスタと、前記トランジスタのコレクタと接地電位とに接続され、当該トランジスタがオンされると充電されるコンデンサと、ロジックレベルのオンレベルまたはオフレベルを出力する起動スイッチと、前記起動スイッチの出力レベルと前記コンデンサの充電電荷に基づくロジックレベルとに基づいて前記バイアス電圧のオン／オフを識別する論理回路と、前記トランジスタと前記コンデンサとの間に設けられるスイッチ素子と、前記起動スイッチのオンレベルを遅延した起動信号を生成し、この起動信号により前記スイッチ素子をオンする遅延回路とを具備する。

実施形態に係る給電システムを適用可能な光通信システムの一例を示すシステム図。 図１に示されるシステムの要部構成を示すブロック図。 既存の保護回路の一例を示す図。 図３の構成を改良した保護回路の一例を示す図。 図４に示す回路の動作を説明するためのタイミングチャート。 第１の実施形態に係わる保護回路の一例を示すブロック図。 第１の実施形態に係る起動時の遅延タイミングを示す図。 図６に示す回路の動作を説明するためのタイミングチャート。 実施形態に係る保護回路における動作特性の実験結果を示す波形図。 第２の実施形態に係わる保護回路の一例を示すブロック図。 第３の実施形態に係わる保護回路の一例を示すブロック図。

図１は、実施形態に係る給電システムを適用可能な光通信システムの一例を示すシステム図である。図１のシステムは、無線通信システムの基地局４０の展開するサービスエリアを光ファイバＦを用いて拡大するもので、いわゆるＲｏＦシステムである。
図１において、基地局４０はマルチケーブルＬを介して親局２０に接続される。親局２０は基地局４０の送受するＲＦ信号をマルチケーブルＬを介して取得する。親局２０は光ファイバＦを介して中継機５０に接続される。中継機５０は同軸ケーブルＣを介して複数の子局３１〜３ｎに接続される。光ファイバＦの長さは数Ｋｍ程度にまで伸ばすことができる。同軸ケーブルＣは信号伝送と給電とを兼用することができ、その長さは長くとも数百メートル程度である。

基地局４０および移動局Ｔ１，Ｔ２は、例えばＷｉＭＡＸなどの無線通信システムに属する。基地局４０は例えば見晴らしの良いビル（ビル１００）の屋上などに設置されて無線ゾーンを展開する。無線ゾーン内に在圏する移動局Ｔ１は、このシステムに割り当てられたキャリア帯域の無線チャネルを介して基地局４０に接続される。

ビル１００の傍に高層ビル（ビル２００）が建設されたとすると、その直下などにおいては基地局４０からのＲＦ信号が届かず、不感地帯が形成されることがある。そこで子局３１〜３ｎを設け、光ファイバＦを介して基地局４０と子局３１〜３ｎとの間に情報通信路を開設することで不感地帯を解消することができる。このほか子局３１〜３ｎはビルの中などにも設置され、不感地帯の解消に役立てられる。

図２は、図１に示されるシステムの要部構成を示すブロック図である。基地局４０と親局２０とを接続するマルチケーブルＬは、ダウンリンクの信号ケーブルとアップリンクの信号ケーブルと、監視制御信号を伝送するための信号線とを纏めたものである。親局２０には例えばビル内の電源部８０から電力が供給される。

親局２０は光ファイバＦを介して複数の中継機５０に接続される。図１、図２においては１系統の中継機を示す。中継機５０は給電部９０からの給電を受けて機能する。給電部９０は、例えば商用電源１００からの１００ボルト電圧を適宜、降圧して必要な電圧を生成する。
給電部９０からの電力は中継機５０に給電されるとともに複数に分配され、同軸ケーブルＣを介して各子局３１〜３ｎに分配される。電圧を重畳される同軸ケーブルＣへの出方路には保護回路１０が設けられ、負荷側の短絡に備えるようになっている。保護回路１０を子局３１〜３ｎごとに設けることで、一つの子局のショートが他の全ての子局に影響しないようにできる。

電源部８０および給電部９０は大容量の電源装置であり、１００Ｖ以上の電圧を専用の給電ケーブルで配電するのでケーブル短絡の発生可能性はきわめて低い。万一ケーブル短絡が生じても電源の過電流保護回路により保護される。これに対し、中継機５０と子局３１〜３ｎ間の給電系統は同軸ケーブルＣを用いているので短絡事故の可能性が比較的高い。以上の構成を基本として、実施形態に係る給電システムについて説明するが、これに先立ち既存の給電システムについて補足する。

図３は、既存の保護回路の一例を示す図である。この保護回路は、負荷への供給電流ｉをオン／オフするｐチャネルＭＯＳ−ＦＥＴ［スイッチＦＥＴ（Ｑ１）］と、このスイッチＦＥＴ（Ｑ１）のバイアスを制御する、コレクタ接地型のＰＮＰ型トランジスタＱ２とを備える。スイッチＦＥＴ（Ｑ１）は電流制御素子の一例であり、ソース−ゲート間のバイアス電圧のオン／オフに応じてオン／オフされる。そして、スイッチＦＥＴ（Ｑ１）のソースに直列接続される電流検出抵抗器Ｒ３に生じる電圧降下でトランジスタＱ２をオン／オフすることで、スイッチＦＥＴ（Ｑ１）をオン／オフするものである。

負荷用の電源は＋電源であり、スイッチＦＥＴ（Ｑ１）のソースを電源側に接続し、ドレインを負荷出力側に接続して、スイッチＦＥＴ（Ｑ１）を＋電源ラインに挿入する。負荷への電力供給のオン／オフを、スイッチＦＥＴ（Ｑ１）のオン／オフにより制御する。スイッチＦＥＴ（Ｑ１）のゲートは、＋電源とＧＮＤ（接地電位）との間に接続される抵抗器Ｒ５、Ｒ６の中間に、抵抗器Ｒ７を介して接続される。抵抗器Ｒ７はスイッチＦＥＴ（Ｑ１）の発振を防止するために設けられる。Ｒ５、Ｒ６の抵抗値によりスイッチＦＥＴ（Ｑ１）のバイアスレベルが決まる。さらに、抵抗器Ｒ６とＧＮＤとの間にフォトカプラＰＣ１の受光部が接続される。

電流検出抵抗器Ｒ３の両端は、トランジスタＱ２のエミッタ、ベースに接続される。電流検出抵抗器Ｒ３は、給電経路を流れる電流により生じる電圧降下でトランジスタＱ２をバイアスする。電流検出抵抗器Ｒ３の抵抗値は、定常状態で負荷に流れる電流値に対して例えば２倍の電流が流れたときにトランジスタＱ２がオンになるような値にする。さらに、トランジスタＱ２のベースに抵抗器Ｒ４を挿入すると、トランジスタＱ２の発振を防止することができる。この系はフォトカプラＢ−Ｂ′を介して、電気的に絶縁された状態で起動スイッチＳＷに接続される。起動スイッチＳＷが接続されるとフォトカプラＰＣ１の発光部が受光部をオンして保護回路が閉じ、負荷への電力供給が開始される。

上記構成において供給電流ｉのレベルが規定値以下である状態、つまり正常動作時にはトランジスタＱ２のベース−エミッタ間の電圧ｉ×Ｒ３がトランジスタのＶＢＥよりも低いのでトランジスタＱ２はオフに保たれる。よってスイッチＦＥＴ（Ｑ１）はゲート抵抗器Ｒ７を介してバイアスされてオンとなる。供給電流ｉのレベルが規定値を超えるとトランジスタＱ２が導通し始め、スイッチＦＥＴ（Ｑ１）のゲート−ソース電圧ＶＧＳが低下する。これにより供給電流ｉが抑圧される。

一方、負荷側に短絡を生じるとスイッチＦＥＴ（Ｑ１）の両端に供給電圧Ｖｓｓがダイレクトに加わり、かつトランジスタＱ２をオンする直前の一定電流ｉ＝ＶＢＥ／Ｒ３が連続して流れてしまう。このときのスイッチＦＥＴ（Ｑ１）の損失はＶｓｓ×ｉとなる。例えば供給電圧Ｖｓｓ＝５０［Ｖ］、ｉ＝２［Ａ］であれば損失は１００Ｗにもなり、スイッチＦＥＴ（Ｑ１）が破損しないようにするために巨大な放熱器などを必要としたり、スイッチＦＥＴ（Ｑ１）そのものも大容量のものが必要になる。つまり子局ごとにこのような大掛かりな部品が必要になるので現実的でない。

図４は、図３の構成を改良した保護回路の一例を示す図である。図４の回路は、電流検出抵抗器Ｒ３で検出した過電流、つまり規定レベルを超えた電流でトランジスタＱ２をオンさせ、このオン時にコンデンサＣ１０を充電し、このコンデンサＣ１０の充放電特性を利用してスイッチＦＥＴ（Ｑ１）をオン／オフさせるものである。トランジスタＱ２のコレクタはコンデンサＣ１０を介してＧＮＤに接続される。コンデンサＣ１０は、直列接続された放電用抵抗器Ｒ１，Ｒ２に並列に接続される。

放電用抵抗器Ｒ１，Ｒ２の接続点はシュミットトリガバッファ（ＩＣ１）に接続される。シュミットトリガバッファ（ＩＣ１）の出力は、遅延リセットＩＣ（ＩＣ２）の出力とともにＮＡＮＤ回路（ＩＣ３）に接続される。電流検出抵抗器Ｒ３、トランジスタＱ２、放電用抵抗器Ｒ１，Ｒ２、シュミットトリガバッファ（ＩＣ１）などを含めて過電流検出回路が形成される。

ＮＡＮＤ回路（ＩＣ３）は過電流検出回路の出力を検出するためのバッファで、例えばシュミットトリガ入力型のインバータである。ＮＡＮＤ回路（ＩＣ３）の出力と起動スイッチＳＷの状態をＮＡＮＤ回路（ＩＣ４）で論理処理し、その結果によりフォトカプラＰＣ１を駆動する。なお起動スイッチＳＷはロジックレベルのオンレベルまたはオフレベルを出力する。

図４の構成によれば、過電流が流れると過電流検出回路のトランジスタＱ２がオンし、コンデンサＣ１０が充電される。この充電時間はトランジスタＱ２のオン抵抗によるのでコンデンサＣ１０の電位は急激に立ち上がる。よってＮＡＮＤ回路ＩＣ３の入力レベルがＨｉｇｈ（Ｈ）となり、結果としてスイッチＦＥＴ（Ｑ１）がオフになる。

以上により過電流は流れなくなるが、充電されたコンデンサＣ１０の電位は、その静電容量（Ｃ１０）と抵抗値Ｒ１、Ｒ２で決まる放電時定数によりゆっくりとしか低下しないので、その期間はスイッチＦＥＴ（Ｑ１）のオフ状態が維持される。放電によりＮＡＮＤ回路（ＩＣ３）の入力レベルがＬｏｗ（Ｌ）になった瞬間にまた電流が流れてトランジスタＱ２がオンされ、直後にオフ制御される。つまり、コンデンサＣ１０の充電時定数に相当する期間、スイッチＦＥＴ（Ｑ１）はオンになり、放電時定数に応じてオフとなる。このオン／オフの比率は設計により定めることができるので、短絡時の保護としては有効なものである。

ただし、スイッチＦＥＴ（Ｑ１）をオンしたとき負荷側に流れる突入電流によって誤動作しないようにするためには、図４の起動スイッチＳＷをオンして回路を起動した瞬間に流れる突入電流発生の期間、過電流検出回路の動作をマスクして、トランジスタＱ２がオフしないようにガードしなければ誤動作を起こす。
そこで遅延リセットＩＣ（ＩＣ２）を設け、起動スイッチＳＷのオンタイミングから遅延リセットＩＣ２の遅延時間分、過電流検出回路の信号をマスクすることで突入時の誤動作を回避するようにする。ＲＣによる遅延回路で過電流検出回路の信号をマスクするようにしてもよい。

しかしながら先に述べたように、いったん過電流が検出されると、Ｃ１０、Ｒ１、Ｒ２で決まる放電時定数の間はトランジスタＱ２のオフ状態を維持したい。よって遅延リセットＩＣ（ＩＣ２）の遅延時間をこの放電時定数よりも長い期間に設定する必要があり、数１０ｍｓｅｃ［ミリ秒］オーダの遅延時間が必要になる。放電時定数は長ければ長いほど良いが、これに応じてマスク期間も長く取る必要がある。

すなわち、図４に示す回路は、負荷が正常な状態で起動し、電流の増大がその後に起こるようなケースでは有効に機能する。しかしながら起動スイッチＳＷをオンするときに既に負荷が短絡していると、短絡電流はマスク期間にわたって流れ続けることになる。このように図４の回路は負荷短絡へのリスクが非常に大きいといわざるを得ない。

図５は、図４に示す回路の動作を説明するためのタイミングチャートである。（１）はＮＡＮＤ回路（ＩＣ４）の一方の端子へのロジックレベルであり、起動スイッチのオンによりＨとなる。（２）は遅延リセットＩＣ（ＩＣ２）の出力ロジックレベル、（３）はシュミットトリガバッファ（ＩＣ１）の出力ロジックレベルで、いずれもＮＡＮＤ回路（ＩＣ３）に入力される。（４）はＮＡＮＤ回路（ＩＣ３）の出力ロジックレベルであり、ＮＡＮＤ回路（ＩＣ４）の他方の端子への入力ロジックレベルである。（５）はＮＡＮＤ回路（ＩＣ４）の出力ロジックレベルであり、（６）はスイッチＦＥＴ（Ｑ１）のオン／オフ状態を示す。

まず、負荷が正常、つまり負荷側に短絡を生じていない状態での動作について説明する。正常状態において起動スイッチＳＷをオンする前の時点で（１）、（２）、（３）はいずれもＬ、（４）はＨ、よって（５）はＨでフォトカプラＰＣ１の発光部は発光せず、スイッチＦＥＴ（Ｑ１）のバイアスがオフ、すなわちスイッチＦＥＴ（Ｑ１）はオフ状態で維持される。

起動スイッチＳＷがオンされたタイミングで（１）がＨに変化すると、（５）がＬに転じてスイッチＦＥＴ（Ｑ１）をオンさせる。この時、負荷の突入特性によりトランジスタＱ２がオンするが、遅延リセットＩＣ（ＩＣ２）がまだオンしていないので（２）はＬレベルのままである。よって突入電流により（３）がＨになったとしても（４）はＨのまま変わらない。
ここで、起動スイッチＳＷオン時の突入電流により過電流検出回路が充放電する期間をマスクするための期間を、少なくとも（３）がＨとなってからＬに戻るまでの期間にわたって継続する必要がある。

遅延時間の経過後に遅延リセットＩＣ（ＩＣ２）がオンとなり（２）がＨとなるが、その時に突入電流によってＣ１０が充電される。突入電流の終了後はＣ１０が放電し、その間継続している（３）のＨ状態は終了している。このとき電流検出抵抗器Ｒ３を流れる電流は定常状態に近くなっており、トランジスタＱ２はオフしている。すなわち、正常に負荷を起動することができる。

システムが正常に起動したのち負荷電流が増大し、電流検出抵抗器Ｒ３の両端電圧（電圧降下）がトランジスタＱ２のＶＢＥを越えると瞬時にコンデンサＣ１０が充電され、シュミットトリガバッファ（ＩＣ１）の出力（３）がＨとなる。すると（４）がＬとなり（５）がＨに転じてフォトカプラＰＣ１の発光部がオフとなり、スイッチＦＥＴ（Ｑ１）がオフされて子局への給電が停止される。なお、この時に遅延リセットＩＣ（ＩＣ２）側（２）は影響を受けず、過電流検出系は接続された状態を維持する。

スイッチＦＥＴ（Ｑ１）がオフしたことにより負荷に電流が流れなくなる。よって電流検出抵抗器Ｒ３の両端電圧がＶＢＥより低くなるが、コンデンサＣ１０の電荷は抵抗器Ｒ１、Ｒ２を経由してゆっくりとしか放電されないので、スイッチＦＥＴ（Ｑ１）のオフが維持される。

その後、抵抗器Ｒ２の電位がシュミットトリガバッファ（ＩＣ１）のしきい値より低下して（３）がＬレベルになった瞬間、（４）がＨとなりフォトカプラＰＣ１がオンされ、スイッチＦＥＴ（Ｑ１）が再度オンする。その時に流れる電流がまだ大きければトランジスタＱ２が再びオンして（３）はＨとなり、スイッチＦＥＴ（Ｑ１）をオフさせる。

（６）に示されるようにスイッチＦＥＴ（Ｑ１）がオンしている期間は短く、オフの期間は長く、発振が繰り返される。よってスイッチＦＥＴ（Ｑ１）を流れる電流値は時間積分すれば実質的に小さい値となり、スイッチＦＥＴ（Ｑ１）の破損の虞を小さくすることができる。

次に、負荷が初めから短絡していた場合の動作について説明する。起動スイッチＳＷをオンする前の時点では上記と同様に、（１）、（２）、（３）はいずれもＬ、（４）はＨ、よって（５）はＨでスイッチＦＥＴ（Ｑ１）はオフ状態で維持される。
起動スイッチＳＷをオンしたタイミングで（１）がＨに変化すると、（４）と（１）がＨになるので（５）はＬに転じスイッチＦＥＴ（Ｑ１）をオンさせる。このとき負荷が短絡しているので短絡電流が流れ、トランジスタＱ２がオンして（３）はＨになるが、遅延リセットＩＣ（ＩＣ２）がまだオンしていないので（２）はＬレベルのままである。遅延時間後に遅延リセットＩＣ（ＩＣ２）がオンとなるが、その間短絡電流は流れ続けている。
遅延リセットＩＣ（ＩＣ２）がオンした瞬間に、スイッチＦＥＴ（Ｑ１）をオフさせる。それ以降の動作は正常起動後に短絡が発生した場合と同じような動作で発振が繰り返される。

すなわち負荷が短絡している状態から起動すると、遅延リセットＩＣ（ＩＣ２）に設定した遅延時間の間、短絡電流が流れ続けることになり、電源保護の観点からこれを解消する必要がある。以下ではこのような不具合を解消することの可能な実施の形態につき説明する。

［第１の実施形態］
図６は、第１の実施形態に係わる保護回路の一例を示すブロック図である。図６において図３、図４と共通する部分は同じ符号を付して示し、ここでは異なる部分についてのみ説明する。
図６においては、図４の遅延リセットＩＣ（ＩＣ２）およびＮＡＮＤ回路（ＩＣ３）を省略し、起動スイッチＳＷをＮＡＮＤ回路（ＩＣ４）の一方の入力に接続する。また、抵抗器Ｒ１，Ｒ２の接続点をシュミット入力インバータ（ＩＣ６）を介してＮＡＮＤ回路（ＩＣ４）の他方の入力に接続する。

さらに第１の実施形態では、起動スイッチＳＷを、Ｔ型に接続される抵抗器９およびコンデンサＣ２０からなる遅延回路を介してシュミット入力インバータ（ＩＣ５）に接続し、そのロジックレベル（８）により第２のフォトカプラＰＣ２の発光部をオンする。このフォトカプラＰＣ２の受光部はトランジスタＱ２とコンデンサＣ１０との間に設けられ、（８）がＬとなることでトランジスタＱ２に電流を流すことができる。つまり（８）がＬになっていなければトランジスタＱ２に電流が流れない。

放電用抵抗器Ｒ１とＲ２の抵抗値の比率は、トランジスタＱ２がオンしたのちフォトカプラＰＣ２がオンしたときにコンデンサＣ１０に印加される電圧（ほとんど＋電源電圧と等しい）をＲ２／（Ｒ１＋Ｒ１）倍した値が、シュミット入力インバータ（ＩＣ６）の入力電圧範囲の上限（ＮＡＮＤ回路ＩＣ３の電源電圧Ｖｃ）を越えない程度で、かつ入力論理Ｈｉｇｈ（Ｈ）と識別できるように設定する。

第１の実施形態では、起動スイッチＳＷをオンした時に生じる突入電流がトランジスタＱ２をオンさせる期間よりも長い時間に、遅延回路（コンデンサＣ２０、抵抗器Ｒ９）の遅延時間を設定する。好ましくは突入電流の期間をカバーする最小限の遅延時間とする。

図７に示すように、起動スイッチＳＷのオンしたのちシュミット入力インバータＩＣ５にかかる電圧（７）の立ち上がりを遅くすることで（５）と（８）との間に遅延差Ｘを設ける。すなわち起動スイッチＳＷの状態を遅延回路で時間的になまらせて、これをシュミット入力インバータＩＣ５で識別することにより、起動スイッチＳＷの変化に対して時間的に遅延した起動信号でフォトカプラＰＣ２を駆動するようにする。

図８は、図６に示す回路の動作を説明するためのタイミングチャートである。起動スイッチＳＷがオンされると（１）および（５）のロジックレベルは直ちに切り替わるが、（８）は遅延回路の作用により突入電流の期間だけ遅れて切り替わる（ＨからＬへ）。図５のマスク期間に比べると図８の遅延時間は格段に短い。

この遅延時間の期間に渡って過電流検出回路の作用がマスクされる。つまりトランジスタＱ２がオンしてもフォトカプラＰＣ２がオンされないので、コンデンサＣ１０が充電されることも無い。つまり起動から突入電流の生じている期間に渡って（３）はＬのままである。

図９は実施形態に係る保護回路における動作特性の実験結果を示す波形図である。図９（ａ）は、負荷起動時の突入特性を示す。横軸のスケールは（５００μｓｅｃ／ｄｉｖ）である。図９（ｂ）は、負荷短絡時の起動特性を示す。横軸のスケールは（１０ｍｓｅｃ／ｄｉｖ）である。

図９（ａ）によれば、１ｍｓｅｃ以内に突入電流の低下することがわかる。つまり実験に用いた負荷は起動時の突入電流が１ｍｓｅｃ以内に収束するという特性を持つ。このような負荷を強制的に短絡して起動すると、図９（ｂ）に示すような波形が得られた。実験においては余裕を見てマスク期間を６ｍｓｅｃ程度に設定した。図９（ｂ）の波形によれば、設定した６ｍｓｅｃの間は短絡電流が継続して、その後、発振動作に移行していることがわかる。

図４に示す既存の保護回路では、遅延リセットＩＣ（ＩＣ）の遅延時間を、発振周期（図９（ｂ）では１５ｍｓｅｃ程度）よりも長く、例えば２０ｍｓｅｃ以上に設定する必要がある。負荷が短絡している状態で起動すると、この期間、短絡電流が流れ続ける。これに対し実施形態の保護回路では、短絡電流の流れる期間を１／４近くにまで短縮できる。コンデンサＣ１０の充放電周期をチューニングすればその効果をさらに大きくできる。

以上説明したように第１の実施形態では、突入電流の期間だけ遅延してフォトカプラＰＣ２をオンすることで、その期間はトランジスタＱ２がオンしても、コンデンサ１０を充電しないようにしておくことができる。これにより過電流検出回路を突入電流の時間だけマスクすることができる。そもそも図４の構成においても、起動スイッチＳＷのオン時の突入電流が流れる時間だけマスクできれば良いにも拘わらず、遅延リセットＩＣにより、過電流検出回路の充放電時間よりも長期間のマスク期間を設ける必要があった。

これに対し第１の実施形態では、マスク期間を、突入電流の期間に相当するごく短時間（数ｍｓｅｃオーダ）に設定することが可能になる。つまり起動スイッチＳＷをオンしてからのマスク時間を数ｍｓｅｃまで短縮できるようになる。マスク時間を短くすればするほど、起動時にスイッチＦＥＴ（Ｑ１）で生じる電力損失を低減でき、破壊に到るリスクを抑えることが可能になる。すなわち過電流検出回路の放電時定数（コンデンサＣ１０の放電時定数）を長くしてもそれに影響されず、単に負荷の起動時の突入特性をマスクするだけで電源を保護することが可能になる。オン／オフのデューティ比については、オン期間は短いほど、オフ期間は長いほど効果的である。オフを長くしようとすればするほど既存の保護回路は不利になるが、第１の実施形態に係る保護回路は影響を受けることはない。

このように第１の実施形態によれば、わずかな回路部品の変更のみで、起動スイッチＳＷをオンした直後のマスク時間を短くすることができるようになり、スイッチＦＥＴ（Ｑ１）破壊のリスクを飛躍的に軽減することが可能になる。これらのことから、負荷側の短絡へのリスクを軽減した保護回路、光通信システムおよび給電システムを提供することが可能になる。

［第２の実施形態］
図１０は、第２の実施形態に係わる保護回路の一例を示すブロック図である。図１０において図６と共通する部分には同じ符号を付して示し、ここでは異なる部分についてのみ説明する。
第１の実施形態では遅延時間をＲＣによる遅延回路で決めるようにした。これに代えて図１０に示すように起動スイッチＳＷ１に対するサブ起動スイッチとしての起動スイッチＳＷ２を設け、起動スイッチＳＷ１のオン時点から既定の遅延期間だけ遅延してサブ起動スイッチＳＷ２をオンして起動信号を出力するようにしても良い。つまり制御する側で遅延時間管理した起動信号を生成するようにしても同じ効果を得ることができる。

［第３の実施形態］
図１１は、第２の実施形態に係わる保護回路の一例を示すブロック図である。図１１において図６および図１０と共通する部分には同じ符号を付して示し、ここでは異なる部分についてのみ説明する。

第１および第２の実施形態では、電源供給する回路は正（＋）電圧でＧＮＤは論理回路と共通電位になっているとした。これを一般的に拡張し、電源供給回路がフローティング状態であっても時に同様の効果を得ることができる。

図１１に置いて、論理回路で使用するための電圧を例えば抵抗器ＲｄとツェナダイオードＤ１で作成し、論理回路をこのＤ１で発生した電圧と−側端子との間で動作させればよい。起動スイッチＳＷをフォトＭＯＳスイッチのＦＥＴとして、制御信号は他の電位でフォトＭＯＳの入力側を制御すれば、同じ効果が得られることは自明である。すなわち本発明は、電源供給する電圧がフローティング状態である構成においても容易に適用できる。

なお本発明は上記実施の形態に限定されるものではない。例えば図２では商用電源１０から中継機５０および子局３１〜３ｎへの電源を取り込むようにした。これに代えて、親局２０と中継機５０とが比較的近ければロスも少ないことが見込まれるので、電源部８０からの電力を給電部９０に伝送するようにしても良い。このようにすれば電源も集中管理することができるようになるので、システム導入のための障壁が少なくなる。つまり子局に分配するための主電源は、基地局側に設けても良いし、中継機に設けても良い。

また、電流検出抵抗器Ｒ３に代えてPositive Temperature Coefficient（ＰＴＣ）サーミスタを用いることもできる。ＲＴＣサーミスタは正の温度係数を有する抵抗素子である。短絡時に流れる短絡電流でＰＴＣサーミスタを自己発熱させ、増大した抵抗値により短絡電流のピークを抑えることが可能になる。
また、フォトカプラＰＣ２に代えて、フォトＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor：光ＭＯＳＦＥＴ)を用いても上記と同様の作用および効果を奏することは明らかである。さらには、メカニカルリレー（リレー素子）などの機械的スイッチを用いても良い。要するにトランジスタＱ２とコンデンサＣ１０とを、起動スイッチＳＷのオン時点から突入電流の期間だけ遅れて接続することが可能であれば、あらゆる部品を用いることができる。
このほか、同軸ケーブルＣに代えて、イーサネット（登録商標）ケーブルにより給電するようにしても良い。

本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示するものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

４０…基地局、Ｆ…光ファイバ、Ｌ…マルチケーブル、２０…親局、５０…中継機、３１〜３ｎ…子局、Ｔ１，Ｔ２…移動局、１００，２００…ビル、Ｑ１…スイッチＦＥＴ、Ｑ２…トランジスタ、Ｒ３…電流検出抵抗器、Ｒ４，Ｒ５，Ｒ６，Ｒ７…抵抗器、ＰＣ１，ＰＣ２…フォトカプラ、ＳＷ…起動スイッチ、Ｃ１０，Ｃ２０…コンデンサ、Ｒ１，Ｒ２…放電用抵抗器、ＩＣ１…シュミットトリガバッファ、ＩＣ２…遅延リセットＩＣ、ＩＣ３，ＩＣ４…ＮＡＮＤ回路、ＩＣ５，ＩＣ６…シュミット入力インバータ

Claims (23)

1. 電源から負荷への給電経路に設けられ、バイアス電圧のオン／オフに応じてオン／オフする電流制御素子と、
   前記給電経路を流れる電流が既定レベルを超えるとオンするＰＮＰ型トランジスタと、
   前記トランジスタのコレクタと接地電位とに接続され、当該トランジスタがオンされると充電されるコンデンサと、
   ロジックレベルのオンレベルまたはオフレベルを出力する起動スイッチと、
   前記起動スイッチの出力レベルと前記コンデンサの充電電荷に基づくロジックレベルとに基づいて前記バイアス電圧のオン／オフを識別する論理回路と、
   前記トランジスタと前記コンデンサとの間に設けられるスイッチ素子と、
   前記起動スイッチのオンレベルを遅延した起動信号を生成し、この起動信号により前記スイッチ素子をオンする遅延回路とを具備する、保護回路。
2. 前記遅延回路は、前記起動スイッチのオン時点から既定期間だけ遅延してオンされて前記起動信号を出力するサブ起動スイッチを備える、請求項１に記載の保護回路。
3. 前記論理回路の駆動電圧を前記電源から生成する手段をさらに備え、前記駆動電圧で前記論理回路を駆動して前記給電経路をフローティングさせた、請求項１に記載の保護回路。
4. 前記遅延回路は、前記起動スイッチのオンにより生じる突入電流の期間だけ当該起動スイッチのオンレベルを遅延して前記起動信号を生成する、請求項１乃至３のいずれか１項に記載の保護回路。
5. 前記スイッチ素子は、前記起動信号のオンレベルにより発光する発光部と、前記トランジスタと前記コンデンサとの間に設けられる受光部とを備えるフォトカプラである、請求項１乃至３のいずれか１項に記載の保護回路。
6. 前記スイッチ素子は、前記起動信号のオンレベルにより発光する発光部と、前記トランジスタと前記コンデンサとの間に設けられる受光部とを備えるフォトＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor)である、請求項１乃至３のいずれか１項に記載の保護回路。
7. 前記スイッチ素子は、前記起動信号により前記トランジスタと前記コンデンサとを接続するリレー素子である、請求項１乃至３のいずれか１項に記載の保護回路。
8. 前記給電経路に設けられ、前記電流により生じる電圧降下で前記トランジスタをバイアスする抵抗素子を備える、請求項１乃至３のいずれか１項に記載の保護回路。
9. 前記抵抗素子は、ＰＴＣ（Positive Temperature Coefficient）サーミスタである、請求項８に記載の保護回路。
10. 無線通信システムのサービスエリアを光ファイバを介して拡大する光通信システムにおいて、
    前記無線通信システムの基地局に接続される親局と、
    前記親局に前記光ファイバを介して接続される中継機と、
    前記中継機に個別に信号ケーブルを介して接続される複数の子局とを具備し、
    前記中継機は、
    主電源からの電力を複数に分配して前記複数の子局のそれぞれを前記信号ケーブルを介して給電する給電部と、
    前記子局ごとの信号ケーブルごとに設けられる複数の保護回路とを備え、
    前記保護回路の各々は、
    前記分配された電源から前記子局への給電経路に設けられ、バイアス電圧のオン／オフに応じてオン／オフする電流制御素子と、
    前記給電経路を流れる電流が既定レベルを超えるとオンするＰＮＰ型トランジスタと、
    前記トランジスタのコレクタと接地電位とに接続され、当該トランジスタがオンされると充電されるコンデンサと、
    ロジックレベルのオンレベルまたはオフレベルを出力する起動スイッチと、
    前記起動スイッチの出力レベルと前記コンデンサの充電電荷に基づくロジックレベルとに基づいて前記バイアス電圧のオン／オフを識別する論理回路と、
    前記トランジスタと前記コンデンサとの間に設けられるスイッチ素子と、
    前記起動スイッチのオンレベルを遅延した起動信号を生成し、この起動信号により前記スイッチ素子をオンする遅延回路とを有する、光通信システム。
11. 前記遅延回路は、前記起動スイッチのオン時点から既定期間だけ遅延してオンされて前記起動信号を出力するサブ起動スイッチを備える、請求項１０に記載の光通信システム。
12. 前記論理回路の駆動電圧を前記電源から生成する手段をさらに備え、前記駆動電圧で前記論理回路を駆動して前記給電経路をフローティングさせた、請求項１０に記載の光通信システム。
13. 前記遅延回路は、前記起動スイッチのオンにより生じる突入電流の期間だけ当該起動スイッチのオンレベルを遅延して前記起動信号を生成する、請求項１０乃至１２のいずれか１項に記載の光通信システム。
14. 前記スイッチ素子は、前記起動信号のオンレベルにより発光する発光部と、前記トランジスタと前記コンデンサとの間に設けられる受光部とを備えるフォトカプラである、請求項１０乃至１２のいずれか１項に記載の光通信システム。
15. 前記給電経路に設けられ、前記電流により生じる電圧降下で前記トランジスタをバイアスする抵抗素子を備える、請求項１０乃至１２のいずれか１項に記載の光通信システム。
16. 前記抵抗素子は、ＰＴＣ（Positive Temperature Coefficient）サーミスタである、請求項１５に記載の光通信システム。
17. 主電源からの電力を複数に分配して複数の負荷のそれぞれを給電する給電部と、
    前記負荷ごとに設けられる複数の保護回路とを備え、
    前記保護回路の各々は、
    前記分配された電源から前記負荷への給電経路に設けられ、バイアス電圧のオン／オフに応じてオン／オフする電流制御素子と、
    前記給電経路を流れる電流が既定レベルを超えるとオンするＰＮＰ型トランジスタと、
    前記トランジスタのコレクタと接地電位とに接続され、当該トランジスタがオンされると充電されるコンデンサと、
    ロジックレベルのオンレベルまたはオフレベルを出力する起動スイッチと、
    前記起動スイッチの出力レベルと前記コンデンサの充電電荷に基づくロジックレベルとに基づいて前記バイアス電圧のオン／オフを識別する論理回路と、
    前記トランジスタと前記コンデンサとの間に設けられるスイッチ素子と、
    前記起動スイッチのオンレベルを遅延した起動信号を生成し、この起動信号により前記スイッチ素子をオンする遅延回路とを有する、給電システム。
18. 前記遅延回路は、前記起動スイッチのオン時点から既定期間だけ遅延してオンされて前記起動信号を出力するサブ起動スイッチを備える、請求項１７に記載の給電システム。
19. 前記論理回路の駆動電圧を前記電源から生成する手段をさらに備え、前記駆動電圧で前記論理回路を駆動して前記給電経路をフローティングさせた、請求項１７に記載の給電システム。
20. 前記遅延回路は、前記起動スイッチのオンにより生じる突入電流の期間だけ当該起動スイッチのオンレベルを遅延して前記起動信号を生成する、請求項１７乃至１９のいずれか１項に記載の給電システム。
21. 前記スイッチ素子は、前記起動信号のオンレベルにより発光する発光部と、前記トランジスタと前記コンデンサとの間に設けられる受光部とを備えるフォトカプラである、請求項１７乃至１９のいずれか１項に記載の給電システム。
22. 前記給電経路に設けられ、前記電流により生じる電圧降下で前記トランジスタをバイアスする抵抗素子を備える、請求項１７乃至１９のいずれか１項に記載の給電システム。
23. 前記抵抗素子は、ＰＴＣ（Positive Temperature Coefficient）サーミスタである、請求項２２に記載の給電システム。

Images