JP5691973B2 - Electronic equipment - Google Patents
Electronic equipment Download PDFInfo
- Publication number
- JP5691973B2 JP5691973B2 JP2011212599A JP2011212599A JP5691973B2 JP 5691973 B2 JP5691973 B2 JP 5691973B2 JP 2011212599 A JP2011212599 A JP 2011212599A JP 2011212599 A JP2011212599 A JP 2011212599A JP 5691973 B2 JP5691973 B2 JP 5691973B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- soldering
- land
- solder
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910000679 solder Inorganic materials 0.000 claims description 77
- 238000005476 soldering Methods 0.000 claims description 73
- 238000000926 separation method Methods 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 238000009751 slip forming Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 3
- 239000004576 sand Substances 0.000 claims 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 13
- 102100025490 Slit homolog 1 protein Human genes 0.000 description 11
- 101710123186 Slit homolog 1 protein Proteins 0.000 description 11
- 239000011889 copper foil Substances 0.000 description 11
- 102100027340 Slit homolog 2 protein Human genes 0.000 description 9
- 101710133576 Slit homolog 2 protein Proteins 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 7
- 238000002844 melting Methods 0.000 description 6
- 230000008018 melting Effects 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 239000011888 foil Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Description
本発明は、回路基板上に、はんだを介して表面実装部品を接続してなる電子装置に関し、特に大型の表面実装部品のはんだ付け性向上に関する。 The present invention relates to an electronic device in which a surface-mounted component is connected to a circuit board via solder, and more particularly to an improvement in solderability of a large-sized surface-mounted component.
一般に、この種の電子装置は、一面に配線パターンを有する回路基板と、回路基板の一面側に搭載される表面実装部品(SMD(Surface Mount Deviceの略)部品)とを備える。ここで、回路基板の一面には、表面実装部品とはんだを介して接続される金属層よりなるランドが設けられているが、このランドは、配線パターンと電気的に接続しつつ回路基板外部に露出して設けられている。 In general, this type of electronic device includes a circuit board having a wiring pattern on one surface and a surface mount component (SMD (Short Mount Device) component) mounted on one surface side of the circuit board. Here, on one surface of the circuit board, a land made of a metal layer connected to the surface-mounted component via solder is provided. This land is electrically connected to the wiring pattern and is outside the circuit board. It is exposed and provided.
また、回路基板の一面には、ランドは露出させつつ配線パターンを被覆するソルダーレジストが設けられており、これにより、配線パターンへのはんだの付着を防止するようにしている。 Also, a solder resist that covers the wiring pattern while exposing the lands is provided on one surface of the circuit board, thereby preventing the solder from adhering to the wiring pattern.
このような電子装置においては、はんだを介して表面実装部品をランド上に搭載した状態で、当該はんだを溶融させることにより、表面実装部品のはんだ付けを行う。ここで、表面実装部品、特に、アルミ電解コンデンサやコイル等の大型SMD部品は、リフロー実装時にはんだ付け部の温度が上がりにくく、はんだ不濡れとなるため、はんだ付け部の温度を上げる必要がある。 In such an electronic device, the surface mount component is soldered by melting the solder in a state where the surface mount component is mounted on the land via the solder. Here, surface mount components, particularly large SMD components such as aluminum electrolytic capacitors and coils, are difficult to increase the temperature of the soldered portion during reflow mounting, and the solder does not become wet. Therefore, it is necessary to increase the temperature of the soldered portion. .
この問題に対して、リフロー実装時に、大型表面実装部品のランドに集熱する方法が、特許文献1にて提案されている。この方法では、回路基板上にてランドにつながる配線パターンを、当該配線パターンに流れる電流量を考慮したパターン幅よりも広いパターン幅とし、この広げた配線パターンにて、リフロー炉内の熱風からの熱を集めてランドに伝えることにより、はんだ付け部の温度を上げ、部品のはんだ付け性を向上させるようにしている。
In order to solve this problem,
しかしながら、上記特許文献1のものでは、集熱部分を当該配線パターンに流れる電流量を考慮したパターン幅よりも広いパターン幅とするため、回路基板の一面において、表面実装部品の配置禁止領域やパターンの配線禁止領域が増えることになる。その結果、回路基板の高密度化を阻害する等の問題が生じ、回路基板の大型化を招くことになる。
However, in the above-mentioned
また、上記特許文献1のものでは、当該配線パターンを大きく広げたものとするため、熱が当該配線パターンの中で分散してしまい、ランドにおけるはんだ付け部へ集中的に熱を集めることができず効率が悪い。その結果、当該はんだ付け部の温度が十分に上がらず、たとえばより高温が必要な鉛フリーはんだ等では、大型SMD部品(例えば、アルミ電解コンデンサ)の実装ができない問題が生じる恐れがある。
In the above-mentioned
本発明は、上記問題に鑑みてなされたものであり、回路基板上に、はんだを介して表面実装部品を接続してなる電子装置において、回路基板の小型化に適し、且つ、はんだ付け時のはんだ溶融温度の確保に適した構成を実現することを目的とする。 The present invention has been made in view of the above problems, and in an electronic device in which surface-mounted components are connected to a circuit board via solder, it is suitable for miniaturization of the circuit board and at the time of soldering. The object is to realize a configuration suitable for securing the solder melting temperature.
上記目的を達成するため、請求項1に記載の発明は、一面(12)に配線パターン(40)を有する回路基板(10)と、回路基板(10)の一面(12)側に搭載される表面実装部品(50)と、回路基板(10)の一面(12)にて、配線パターン(40)と電気的に接続しつつ回路基板(10)外部に露出して設けられ、表面実装部品(50)とはんだ(80)を介して接続される金属層よりなるランド(20)と、回路基板(10)の一面(12)にて、ランド(20)は露出させつつ配線パターン(40)を被覆するように設けられ、はんだ(80)の配線パターン(40)への付着を防止するソルダーレジスト(90)と、を備える電子装置において、さらに以下の特徴点を有するものである。
To achieve the above object, the invention according to
すなわち、請求項1の電子装置では、ランド(20)は、はんだ(80)と接続される部位であるはんだ付け部(21)と、はんだ付け部(21)と連続して設けられた部位であって、ソルダーレジスト(90)より回路基板(10)外部に露出する集熱部(22)とを備えており、
ランド(20)の表面においてはんだ付け部(21)と集熱部(22)との間に、ソルダーレジスト(90)と同一材料よりなり、はんだ付け部(21)と集熱部(22)とを区画する壁としての分離部(23)が設けられており、これにより、はんだ付け部(21)から分離部(23)を越えて集熱部(22)へはんだ(80)がはみ出すのを防止するようにしたことを特徴とする。
That is, in the electronic device according to
On the surface of the land (20), it is made of the same material as the solder resist (90) between the soldering part (21) and the heat collecting part (22), and the soldering part (21) and the heat collecting part (22) A separation part (23) is provided as a wall for partitioning, so that the solder (80) protrudes from the soldering part (21) over the separation part (23) to the heat collecting part (22). It is characterized by preventing it.
それによれば、はんだ付けのときの外部から供給される熱は、表面実装部品(50)におけるはんだ付けされる部位(たとえばリード等の電極部)やはんだ(80)では、表面実装部品(50)本体に逃げやすいことにより、ランド(20)におけるはんだ付け部(21)の温度が上がりにくい。 According to this, the heat supplied from the outside during soldering is applied to the surface-mounted component (50) at the portion to be soldered (for example, an electrode portion such as a lead) or the solder (80) in the surface-mounted component (50). Since it is easy to escape to the main body, the temperature of the soldering portion (21) in the land (20) is hardly increased.
一方、外部に露出する集熱部(22)にて、当該外部の熱が集められることで、ランド(20)内では集熱部(22)の方がはんだ付け部(21)よりも高温になりやすい。そのため、この温度差に基づいて、集熱部(22)からはんだ付け部(21)へ熱が流れ、はんだ付け部(21)の温度が上昇し、はんだ溶融温度が確保される。 On the other hand, by collecting the external heat at the heat collection part (22) exposed to the outside, the heat collection part (22) is higher in the land (20) than the soldering part (21). Prone. Therefore, based on this temperature difference, heat flows from the heat collecting part (22) to the soldering part (21), the temperature of the soldering part (21) rises, and the solder melting temperature is ensured.
また、集熱部(22)は、ソルダーレジスト(90)に覆われておらず外部に露出しているから、集熱しやすく、上記従来のソルダーレジストで被覆された配線パターンに比べて集熱効率がよく小型化可能となる。 Moreover, since the heat collection part (22) is not covered with the solder resist (90) and is exposed to the outside, it is easy to collect heat, and the heat collection efficiency is higher than that of the wiring pattern covered with the conventional solder resist. It can be downsized well.
さらに、はんだ付け部(21)と集熱部(22)とを区画する分離部(23)を構成することにより、はんだ(80)を任意の大きさのはんだ付け部(21)内に納めるようにすることで、はんだ(80)において適切なフィレット形状を実現することができる。 Further, by configuring the separation part (23) that partitions the soldering part (21) and the heat collecting part (22), the solder (80) can be accommodated in the soldering part (21) of an arbitrary size. By doing so, an appropriate fillet shape can be realized in the solder (80).
以上、本発明によれば、回路基板(10)の小型化に適し、且つ、はんだ付け時のはんだ溶融温度の確保に適した構成を実現することができる。 As mentioned above, according to this invention, the structure suitable for size reduction of a circuit board (10) and ensuring the solder melting temperature at the time of soldering is realizable.
また、請求項1に記載の発明では、配線パターン(40)とはんだ付け部(21)とは、ランド(20)を構成する金属層により連続して形成されたものであり、且つ、配線パターン(40)と集熱部(22)とは分離配置されたものであり、さらに、配線パターン(40)とはんだ付け部(21)との間には、部分的に第2のスリット(2)が設けられ、この第2のスリット(2)の部分では配線パターン(40)とはんだ付け部(21)とは離されていることを特徴とする。 In the first aspect of the present invention, the wiring pattern (40) and the soldering part (21) are formed continuously by the metal layer constituting the land (20), and the wiring pattern (40) and the heat collecting part (22) are arranged separately. Furthermore, a second slit (2) is partially provided between the wiring pattern (40) and the soldering part (21). In the second slit (2), the wiring pattern (40) and the soldering part (21) are separated from each other.
それによれば、第2のスリット(2)によって、はんだ付け部(21)と配線パターン(40)との間が離されたものになるため、第2のスリット(2)の部分では、熱伝導が発生しづらくなり、はんだ付け部(21)から配線パターン(40)への熱逃げを抑制することができる。
さらに、請求項1に記載の発明では、配線パターン(40)のうち第2のスリット(2)を挟んではんだ付け部(21)と反対側となる位置にビア(70)が第2のスリット(2)に近接して設けられていることを特徴とする。これによれば、第2のスリット2の作用により、ビア(70)からの熱逃げをも極力抑制できる。
According to this, since the second slit (2) separates the soldering part (21) and the wiring pattern (40), the second slit (2) has heat conduction. It becomes difficult to occur and heat escape from the soldering portion (21) to the wiring pattern (40) can be suppressed.
Further, in the first aspect of the present invention, the via (70) has the second slit at a position on the opposite side of the soldering part (21) across the second slit (2) in the wiring pattern (40). It is provided close to (2). According to this, the heat escape from the via (70) can be suppressed as much as possible by the action of the
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。 In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.
(第1実施形態)
図1は、本発明の第1実施形態に係る電子装置の概略平面構成を示す図である。また、図2は、図1中の一点鎖線A−Aに沿った概略断面図である。この図1においては、各ランド20、30(後述する大型部品ランド20、その他の部品ランド30)、当該各ランド20、30上に搭載されている各部品50、60およびビア70を除いて、回路基板10の一面12は、ソルダーレジスト90により被覆されている。
(First embodiment)
FIG. 1 is a diagram showing a schematic plan configuration of an electronic device according to the first embodiment of the present invention. FIG. 2 is a schematic cross-sectional view taken along one-dot chain line AA in FIG. In FIG. 1, except for the
そこで、識別の容易化の点から、図1においては、回路基板10の一面12においてソルダーレジスト90から露出している各ランド20、30およびビア70の表面に、斜線ハッチングを施し、また、ソルダーレジスト90のうち配線パターン40とその他の配線パターン41を被覆する部位、および分離部23の表面に、点ハッチングを施してある。なお、本電子装置における配線パターン40、41のうち後述する大型部品ランド20と電気的に接続されたものは、単に配線パターン40とし、回路基板10において大型部品ランド20と電気的に接続されていないものは、その他の配線パターン41としている。また、図1以外にも、以下の各平面図において、図1と同様のハッチング処理を施してある。
Therefore, from the viewpoint of facilitating identification, in FIG. 1, the surfaces of the
本実施形態の電子装置は、大きくは回路基板10上に、はんだ80を介して表面実装部品50、60を接続してなる。回路基板10は、一般的なプリント基板と同様、ガラスエポキシや樹脂などよりなる基部11を有し、この基部11の表面に、銅箔等の金属層によりランド20、30や配線パターン40、41が設けられたものである。ここでは、これらランド20、30および配線パターン40、41は、一般のものと同様、銅箔よりなる。
The electronic device of this embodiment is generally formed by connecting
そして、このランド20、30上に、各種の表面実装部品50、60が搭載され、ランド20、30と接続されている。ここで、表面実装部品50、60は、比較的大型である大型SMD部品50と、この大型SMD部品50に比較して小型であるその他の部品60とよりなる。
Various types of
大型SMD部品50としては、本実施形態ではアルミ電解コンデンサが採用されている。このアルミ電解コンデンサは、アルミよりなるコンデンサ本体51が樹脂よりなる基台52に支持されるとともに、当該本体51に接続された銅や42アロイなどよりなるリード53を有するものである。ここで、リード53は、大型SMD部品50において、はんだ付けされる電極部に相当する。
As the
なお、大型SMD部品50としては、それ以外にも、はんだ実装されるものならば、たとえばコイルなどでもよい。また、その他の部品60としては、図1に示されるように、MOSトランジスタ素子、ICチップ、抵抗素子などが採用されている。
The
そして、ランド20、30のうち大型SMD部品50がはんだ80によって接続されているものが、大型部品ランド20であり、その他の部品60が図示しないはんだ等により接続されているものが、その他の部品ランド30である。
Of the
また、配線パターン40、41には、上記ビア70が設けられている。ここで、ビア70は、一般的なものと同様、スルーホール実装部品の接続や層間接続、あるいは外部のコネクタとの接続等の役割を持つものである。このようなビア70は、基板厚さ方向に形成された孔に銅メッキを施したものである。
Further, the via 70 is provided in the
また、回路基板10の一面12にて、ソルダーレジスト90は、上記各ランド20、30は露出させつつ配線パターン40、41を被覆している。このソルダーレジスト90は、一般的な熱硬化性樹脂やフォトレジストなどよりなる電気絶縁性のものであり、はんだ80の配線パターン40、41への付着防止や、配線パターン40、41の保護等の役割を担っている。
Also, on one
なお、このソルダーレジスト90は、回路基板10の一面11のうち配線パターン40、41だけでなく、ランド20、30およびビア70以外の配線パターン40、41間の部位も被覆している。
The solder resist 90 covers not only the
ここで、本実施形態においては、上記表面実装部品50、60のうち大型SMD部品50が、本発明で言う表面実装部品に相当する。また、上記ランド20、30のうち大型SMD部品50が搭載されてはんだ付けされている大型部品ランド20が、本発明で言うランドに相当する。
Here, in the present embodiment, the
次に、図1および図2に加え、図3も参照して、この大型SMD部品50および大型部品ランド20を中心に述べる。図3は、大型部品ランド20の概略平面図であり、図2中の上方から視たとき、大型SMD部品50およびはんだ80を除いた部分の概略平面構成を示している。
Next, with reference to FIG. 3 in addition to FIGS. 1 and 2, the
上述したように、本電子装置は、一面12に配線パターン40を有する回路基板10と、回路基板10の一面12側に搭載される大型SMD部品50と、を備えている。そして、大型部品ランド20は、回路基板10の一面12にて、ソルダーレジスト90より回路基板10外部に露出して設けられており、大型部品ランド20と大型SMD部品50とは、はんだ80を介して接続されている。
As described above, the electronic apparatus includes the
ここでは、大型部品ランド20は、大型SMD部品50の一対のリード53に対応して、離間する一対のものとして設けられており、各大型部品ランド20について、当該各リード53がはんだ80により電気的および機械的に接続されている。
Here, the large component lands 20 are provided as a pair of spaced apart corresponding to the pair of
ここで、本実施形態では、大型部品ランド20と配線パターン40とが一体の連続した銅箔により構成されることで、これら両者20、40は電気的に接続されている。これら両者20、40を構成する銅箔のうちソルダーレジスト90で被覆されている部分が配線パターン40に相当し、ソルダーレジスト90より露出する部分が大型部品ランド20に相当する。
Here, in the present embodiment, the large-
大型部品ランド20は、はんだ80と接続される部位であるはんだ付け部21と、はんだ付け部21と連続して設けられた部位である集熱部22とを備えている。ここで、はんだ付け部21だけでなく集熱部22も、ソルダーレジスト90より回路基板10外部に露出していることはもちろんである。
The
また、大型部品ランド20の表面においてはんだ付け部21と集熱部22との間に、はんだ付け部21と集熱部22とを区画する壁としての分離部23が設けられている。ここでは、平面矩形の大型部品ランド20の表面に、コの字型パターンの壁としての分離部23が設けられている。
In addition, a
つまり、大型部品ランド20は、分離部23を境として、当該分離部23の内側の領域としてのはんだ付け部21と外側の領域としての集熱部22とに区画されたものとして構成されている。
That is, the large-
そして、この分離部23により、大型SMD部品20のはんだ付け時に、はんだ付け部21から分離部23を越えて集熱部22へはんだ80がはみ出すのを防止するようになっている。
The
ここで、はんだ80は、一般的な鉛フリーはんだ等よりなるもので、はんだ付け部21内に収まって集熱部22にはみ出さないことにより、適切なフィレット形状を実現している。
Here, the
この分離部23は、ソルダーレジスト90と同一材料よりなり、ソルダーレジスト90の形成と同時に形成可能なものである。この分離部23のランド20上の高さは、ソルダーレジスト90の厚さと同程度であり、限定しないが、たとえば40μmの高さである。なお、ランド20、30および配線パターン40、その他の配線パターン41を構成する銅箔厚さは、たとえば50μm程度である。
The
また、本実施形態では、はんだ付け部21が集熱部22に取り囲まれており、配線パターン40と集熱部22とが、大型部品ランド20を構成する銅箔により連続して形成されたものとなっている。
In the present embodiment, the
さらに、配線パターン40と集熱部22との間には、部分的に第1のスリット1が設けられている。ここでは、配線パターン40と集熱部22との間に、ソルダーレジスト90に被覆された連結部100が存在するが、この連結部100に断続的に設けられた複数個の穴が、第1のスリット1を構成している。
Further, the
そして、この第1のスリット1以外の部分では、連結部100によって配線パターン40と集熱部22とは連続しており、第1のスリット1の部分では、配線パターン40と集熱部22とは離されている。
And in parts other than this
ところで、本実施形態の電子装置では、大型部品ランド20上に、はんだ80を介して大型SMD部品50を搭載し、これをリフロー炉に投入し、熱風で熱を加えることではんだ80をリフローさせ、はんだ付けを行う。このはんだ付けにおける各部の熱移動の様子を、図4を参照して述べる。
By the way, in the electronic device of this embodiment, the
図4は、本電子装置におけるはんだ付け時の熱移動の様子を模式的に示す図であり、(a)は上記図1に対応する平面における様子、(b)は上記図2に対応する断面における様子を示している。図4では、装置内を移動する熱流れを白矢印で示し、リフロー炉の熱風を点ハッチングの矢印で示している。 4A and 4B are diagrams schematically showing the state of heat transfer during soldering in the electronic device, where FIG. 4A is a plan view corresponding to FIG. 1, and FIG. 4B is a cross section corresponding to FIG. It shows the state. In FIG. 4, the heat flow moving through the apparatus is indicated by white arrows, and the hot air in the reflow furnace is indicated by point hatching arrows.
本実施形態によれば、はんだ付け時のリフロー炉からの熱風による熱は、大型SMD部品50におけるリード53やはんだ80では、大型SMD部品50のコンデンサ本体51に奪われるため、はんだ付け部21の温度が上がりにくい。
According to the present embodiment, the heat generated by the hot air from the reflow furnace at the time of soldering is deprived by the
一方、ソルダーレジスト90より外部に露出する集熱部22は、熱風が直接当たって熱が集められるため、大型部品ランド20内では集熱部22の方がはんだ付け部21よりも高温になる。
On the other hand, since the
そうすると、はんだ付け部21と集熱部22とで温度差が生じ、温度の高い集熱部22から温度の低いはんだ付け部21へ熱移動が発生する。そして、コンデンサ本体51に奪われる熱量よりも集熱部22からはんだ付け部21へ供給される熱量の方が大きくなるため、はんだ付け部21の温度が上がり、はんだ溶融温度が確保され、リフロー実装が可能となる。
If it does so, a temperature difference will arise by the
また、集熱部22は、ソルダーレジスト90より外部に露出しており、直接熱風が当たるから、集熱しやすく、上記従来のソルダーレジストで被覆された配線パターンに比べて小型であっても効率の良い集熱が可能となる。
In addition, the
さらに、はんだ付け部21と集熱部22とを、壁としての分離部23で区画し、はんだ80がはんだ付け部21内に収まるようにしているから、はんだ付け時に、はんだ80の適切なフィレット形状を実現することができる。
Furthermore, since the
仮に、分離部23が省略された構成の場合、はんだ付け時にて、はんだ付け部21から連続して広がる集熱部22に、はんだ80が濡れ拡がり、フィレット形状が崩れてしまう。その点、本実施形態では、この集熱部22へのはんだ80の拡がりを防止し、適切なフィレット形状を確保できる。
If the
このように本実施形態では、大型部品ランド20がはんだ付け部21と集熱部22とを備える構成とされているが、このことは、換言すれば、本実施形態では、従来の一般的なランドに対して、その外側に拡大した部分を設け、その拡大部分をソルダーレジストより露出させるとともに、当該拡大部分と当該ランドとを分離部で区画した構成であるとも言える。
As described above, in the present embodiment, the large-
また、上述したが、本実施形態では、大型部品ランド20を構成する銅箔により連続して形成された配線パターン40と集熱部22との間に、部分的に第1のスリット1を設けている。つまり、配線パターン40と集熱部22との間の連結部100の一部に第1のスリット1を設け、この第1のスリット1の分、連結部100を細いものとしている。
In addition, as described above, in the present embodiment, the
それによれば、第1のスリット1によって、集熱部22と配線パターン40との間が離されたものになるから、第1のスリット1の部分では、熱伝導が発生しない。つまり、集熱部22から配線パターン40への熱逃げが抑制され、集熱部22における熱分散を抑制してはんだ付け部21への集中的な熱供給が可能となる。
According to this, since the
また、本実施形態において、大型SMD部品50は、動作時に部品自体が発熱するためはんだ付け時とは逆に集熱部22の方が低い温度となる。そのため発熱した部品50から集熱部22へ熱移動が起こり、集熱部22より空気中へ放熱することにより部品50の温度上昇を防ぐという効果も期待できる。
Moreover, in this embodiment, since the
こうして、本実施形態によれば、回路基板10の小型化に適し、且つ、はんだ付け時のはんだ溶融温度の確保に適した構成を実現することができ、高密度実装に適し、さらには、はんだ接合性や放熱性に優れた電子装置を提供することが可能となる。
Thus, according to the present embodiment, it is possible to realize a configuration suitable for downsizing the
(第2実施形態)
図5(a)は、本発明の第2実施形態に係る電子装置の要部、すなわち大型SMD部品50および大型部品ランド20近傍を示す概略平面図であり、(b)は(a)中の大型SMD部品50、はんだ80、ソルダーレジスト90および回路基板10を省略し、大型部品ランド20および配線パターン40を示す概略平面図、(c)は(a)中の大型SMD部品50およびはんだ80のみ省略した概略平面図である。
(Second Embodiment)
FIG. 5A is a schematic plan view showing the main part of the electronic device according to the second embodiment of the present invention, that is, the vicinity of the
本実施形態は、上記第1実施形態に比べて、大型部品ランド20の形状、および、当該ランド20と配線パターン40との接続構成が相違するものであり、ここでは、その相違点を中心に述べることとする。
The present embodiment is different from the first embodiment in the shape of the large-
上記第1実施形態では、上記図1、図3等に示されるように、大型部品ランド20のうちの集熱部22と配線パターン40とが、当該ランド20を構成する銅箔により連続して形成されたものであり、この配線パターン40と集熱部22との間に、部分的に第1のスリット1が設けられたものであった。
In the first embodiment, as shown in FIG. 1, FIG. 3, etc., the
それに対して、図5に示されるように、本実施形態では、大型部品ランド20のうちのはんだ付け部21と配線パターン40とが、当該ランド20を構成する銅箔により連続して形成されており、且つ、配線パターン40と集熱部22とは分離配置されたものとなっている。
On the other hand, as shown in FIG. 5, in this embodiment, the
そして、本実施形態では、はんだ付け部21とこれに連続する配線パターン40との間に、部分的に第2のスリット2が設けられ、この第2のスリット2の部分では配線パターン40とはんだ付け部21とは離されている。
In the present embodiment, the
ここで、本実施形態では、配線パターン40とはんだ付け部21との間に、ソルダーレジスト90に被覆された連結部100が存在するが、この連結部100に断続的に設けられた複数個の穴が、第2のスリット2を構成している。
Here, in the present embodiment, there is a connecting
より具体的には、図5に示される大型部品ランド20は、略T字の平面形状とされており、矩形状のはんだ付け部21における1辺に集熱部22が連結され、当該1辺と隣り合う2辺に配線パターン40が連結されたものとなっている。
More specifically, the
また、上記第1実施形態では、分離部23は、配線パターン40およびその他の配線パターン41を被覆するソルダーレジスト90とは分離した別体のものであったが、本実施形態では、図5に示されるように、分離部23は、配線パターン40を被覆するソルダーレジスト90に連続したものとされている。つまり、当該ソルダーレジスト90の一部が、大型部品ランド20上に延びて分離部23として構成されている。
Moreover, in the said 1st Embodiment, although the isolation |
このように、本実施形態によれば、第2のスリット2によって、はんだ付け部21と配線パターン40との間が離されたものになるから、第2のスリット2の部分では、熱伝導が発生しない。つまり、はんだ付け部21から配線パターン40への熱逃げが抑制され、はんだ付け時のはんだリフローを適切に行える。
As described above, according to the present embodiment, the
また、本実施形態では、はんだ付け部21に連続する配線パターン40にビア70が設けられており、このビア70から熱逃げが起こりやすいが、上記第2のスリット2の作用により、そのような熱逃げを極力抑制できる。
Further, in the present embodiment, the via 70 is provided in the
(他の実施形態)
なお、上記各実施形態では、大型部品ランド20とこれに電気的に接続された配線パターン40とは、同一の金属箔(銅箔)により連続して構成されたものであるが、大型部品ランド20と配線パターン40とは、別体の金属箔により構成されたものであって、当該両部20、40の端部同士で接触しているものであってもよい。さらには、当該両部20、40は、銅箔以外の金属箔あるいは成膜された金属層等で構成されていてもよい。
(Other embodiments)
In each of the above embodiments, the
また、上記図5においては、はんだ付け部21に連続する配線パターン40にビア70が設けられているが、当該配線パターン40にはビア70が無いものであってもよい。
In FIG. 5, the via 70 is provided in the
また、上記第1のスリット1、第2のスリット2は、それぞれ集熱部22とこれに連続する配線パターン40との間、はんだ付け部21とこれに連続する配線パターン40との間に断続的に設けられた複数個の穴であったが、これらスリット1、2は、当該間の一部に設けられればよく、1個の穴でもよいし、切り欠き形状のものであってもよい。さらには、円形、多角形などスリット形状も適宜設計変更してもよい。
The
1 第1のスリット
2 第2のスリット
10 回路基板
12 回路基板の一面
20 ランドとしての大型部品ランド
21 はんだ付け部
22 集熱部
23 分離部
40 配線パターン
50 表面実装部品としての大型SMD部品
80 はんだ
90 ソルダーレジスト
DESCRIPTION OF
Claims (1)
前記回路基板(10)の一面(12)側に搭載される表面実装部品(50)と、
前記回路基板(10)の一面(12)にて、前記配線パターン(40)と電気的に接続しつつ前記回路基板(10)外部に露出して設けられ、前記表面実装部品(50)とはんだ(80)を介して接続される金属層よりなるランド(20)と、
前記回路基板(10)の一面(12)にて、前記ランド(20)は露出させつつ前記配線パターン(40)を被覆するように設けられ、前記はんだ(80)の前記配線パターン(40)への付着を防止するソルダーレジスト(90)と、を備える電子装置において、
前記ランド(20)は、前記はんだ(80)と接続される部位であるはんだ付け部(21)と、前記はんだ付け部(21)と連続して設けられた部位であって、前記ソルダーレジスト(90)より前記回路基板(10)外部に露出する集熱部(22)とを備えており、
前記ランド(20)の表面において前記はんだ付け部(21)と前記集熱部(22)との間に、前記ソルダーレジスト(90)と同一材料よりなり、前記はんだ付け部(21)と前記集熱部(22)とを区画する壁としての分離部(23)が設けられており、これにより、前記はんだ付け部(21)から前記分離部(23)を越えて前記集熱部(22)へ前記はんだ(80)がはみ出すのを防止するようにし、
前記配線パターン(40)と前記はんだ付け部(21)とは、前記ランド(20)を構成する前記金属層により連続して形成されたものであり、且つ、前記配線パターン(40)と前記集熱部(22)とは分離配置されたものであり、
さらに、前記配線パターン(40)と前記はんだ付け部(21)との間には、部分的に第2のスリット(2)が設けられ、この第2のスリット(2)の部分では前記配線パターン(40)と前記はんだ付け部(21)とは離されており、
前記配線パターン(40)のうち前記第2のスリット(2)を挟んで前記はんだ付け部(21)と反対側となる位置にビア(70)が前記第2のスリット(2)に近接して設けられていることを特徴とする電子装置。 A circuit board (10) having a wiring pattern (40) on one side (12);
A surface mount component (50) mounted on one side (12) of the circuit board (10);
Wherein at one side of the circuit board (10) (12), said wiring pattern (40) and said circuit board (10) while electrically connected is provided exposed to the outside, and the surface mount component (50) A land (20) consisting of a metal layer connected via a sand (80);
On one surface (12) of the circuit board (10), the land (20) is provided so as to cover the wiring pattern (40) while being exposed to the wiring pattern (40) of the solder (80). In an electronic device comprising a solder resist (90) for preventing adhesion of
The land (20) is a part provided continuously with the soldering part (21) which is a part connected to the solder (80) and the soldering part (21), and the solder resist ( 90) and a heat collecting part (22) exposed to the outside of the circuit board (10),
The surface of the land (20) is made of the same material as the solder resist (90) between the soldering part (21) and the heat collecting part (22), and the soldering part (21) and the collecting part (22). A separation part (23) is provided as a wall that divides the heat part (22), whereby the heat collection part (22) extends from the soldering part (21) to the separation part (23). To prevent the solder (80) from protruding ,
The wiring pattern (40) and the soldering portion (21) are continuously formed by the metal layer constituting the land (20), and the wiring pattern (40) and the collecting portion are formed. The hot part (22) is separated and arranged,
Further, a second slit (2) is partially provided between the wiring pattern (40) and the soldering portion (21), and the wiring pattern is formed at the second slit (2). (40) and the soldering part (21) are separated,
A via (70) is close to the second slit (2) at a position opposite to the soldering part (21) across the second slit (2) in the wiring pattern (40). An electronic device is provided .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011212599A JP5691973B2 (en) | 2011-09-28 | 2011-09-28 | Electronic equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011212599A JP5691973B2 (en) | 2011-09-28 | 2011-09-28 | Electronic equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013074156A JP2013074156A (en) | 2013-04-22 |
JP5691973B2 true JP5691973B2 (en) | 2015-04-01 |
Family
ID=48478386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011212599A Active JP5691973B2 (en) | 2011-09-28 | 2011-09-28 | Electronic equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5691973B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01143164A (en) * | 1987-11-27 | 1989-06-05 | Ibiden Co Ltd | Printed wiring board for surface mount |
JP2002374058A (en) * | 2001-06-13 | 2002-12-26 | Yazaki Corp | Mounting structure for electronic component |
JP2010171056A (en) * | 2009-01-20 | 2010-08-05 | Denso Corp | Circuit device |
-
2011
- 2011-09-28 JP JP2011212599A patent/JP5691973B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013074156A (en) | 2013-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016213308A (en) | Printed circuit board and printed wiring board | |
JP2009200212A (en) | Heat radiation structure of printed circuit board | |
JP2007059803A (en) | Printed circuit board, electronic substrate, and electronic apparatus | |
WO2016157478A1 (en) | Wiring board and electronic device | |
JP2011100912A (en) | Mounting structure of power semiconductor module on printed wiring board | |
JP5920634B2 (en) | Printed board | |
JP2013073989A (en) | Surface mounting passive element component, component carrier tape, wiring board with built-in component | |
JP6587795B2 (en) | Circuit module | |
JP5691973B2 (en) | Electronic equipment | |
KR101138469B1 (en) | Printed Circuit Board for Chip Mount | |
JP2013211497A (en) | Component joint structure | |
CN110931447B (en) | Control module and printed board | |
JP2013171963A (en) | Printed circuit board device, and electronic apparatus | |
JP2016025690A (en) | Electronic module | |
JP4952904B2 (en) | Printed wiring board and motor control apparatus provided with the same | |
JP5004569B2 (en) | Printed circuit board equipment | |
WO2017221419A1 (en) | Circuit board, method for manufacturing same, and electronic device | |
JP2018207118A (en) | Circuit module | |
US20110174525A1 (en) | Method and Electronic Assembly to Attach a Component to a Substrate | |
JP2018022764A (en) | Electronic device | |
JP2009016699A (en) | Wiring circuit board and its manufacturing method | |
JP2007194328A (en) | Printed-wiring board and semiconductor device | |
JP5573900B2 (en) | Component mounting substrate and component mounting structure | |
JP2009049213A (en) | Heat radiation structure of surface-mounted heat generation component | |
JP2007073648A (en) | Wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140718 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140729 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150119 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5691973 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |