JP5688719B1 - Slot machine - Google Patents

Slot machine Download PDF

Info

Publication number
JP5688719B1
JP5688719B1 JP2013210640A JP2013210640A JP5688719B1 JP 5688719 B1 JP5688719 B1 JP 5688719B1 JP 2013210640 A JP2013210640 A JP 2013210640A JP 2013210640 A JP2013210640 A JP 2013210640A JP 5688719 B1 JP5688719 B1 JP 5688719B1
Authority
JP
Japan
Prior art keywords
circuit
payout
level
state
hopper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013210640A
Other languages
Japanese (ja)
Other versions
JP2015073659A (en
Inventor
福嶋 順三
順三 福嶋
青木 良夫
良夫 青木
Original Assignee
山佐株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 山佐株式会社 filed Critical 山佐株式会社
Priority to JP2013210640A priority Critical patent/JP5688719B1/en
Application granted granted Critical
Publication of JP5688719B1 publication Critical patent/JP5688719B1/en
Publication of JP2015073659A publication Critical patent/JP2015073659A/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Slot Machines And Peripheral Devices (AREA)

Abstract

【課題】ホッパー制御装置への制御信号を増加させることなく、メダル詰まりを自動的に解消可能なスロットマシンを提供する。【解決手段】オンレベル又はオフレベルの電圧レベルに制御される払出信号を出力する遊技制御装置14と、払出信号がオンレベルである時に払出モータ34を正転方向に回転駆動してメダルを払い出させるホッパー制御装置21とを備える構成にあって、遊技制御装置14に、メダル詰まりによって生じる異常を検知する払出異常検知手段を配設して、該払出異常検知手段が、払出信号がオンレベルである期間中に前記異常を検知した場合は、該払出信号をオフレベルに切り替えるよう構成する。一方、ホッパー制御装置21は、払出信号のオンレベルからオフレベルへの変化を契機として、払出モータ34を正転方向と逆向きの逆転方向へ回転させるよう払出モータ34を制御するよう構成する。【選択図】図5A slot machine capable of automatically eliminating clogged medals without increasing a control signal to a hopper control device. A game control device for outputting a payout signal controlled to a voltage level of an on level or an off level, and when a payout signal is on level, a payout motor is rotated in a forward direction to pay out a medal. The game control device 14 is provided with a payout abnormality detecting means for detecting an abnormality caused by clogging of medals, and the payout abnormality detecting means has a payout signal on level. When the abnormality is detected during a certain period, the payout signal is switched to the off level. On the other hand, the hopper control device 21 is configured to control the payout motor 34 to rotate the payout motor 34 in the reverse rotation direction opposite to the normal rotation direction, triggered by the change of the payout signal from the on level to the off level. [Selection] Figure 5

Description

本発明は、スロットマシンのメダル詰まりを解消するための構成に関する。   The present invention relates to a configuration for eliminating clogging of medals in a slot machine.

スロットマシンには、メダルを払い出すためのホッパーユニットが配設される。ホッパーユニットは、払出用のメダルを貯留するホッパータンクと、該ホッパータンクの底部の開口を閉塞するローターとを備えている。ローターの外周部には、メダルを一定姿勢で収容する円形の収容孔が複数形成されており、ローターを払出モータによって回転駆動すると、ホッパータンクのメダルが収容孔に収容される。また、ローターの直下にはメダルキッカーが配設されており、メダルを収容した収容孔がメダルキッカーの位置まで回転すると、収容孔に収容されたメダルが一枚ずつローターの外周方向にはじき出されて、スロットマシンの前面下部に設けられた払出口から払い出されるよう構成されている。   The slot machine is provided with a hopper unit for paying out medals. The hopper unit includes a hopper tank that stores medals for payout, and a rotor that closes an opening at the bottom of the hopper tank. A plurality of circular accommodation holes for accommodating medals in a fixed posture are formed on the outer periphery of the rotor, and when the rotor is driven to rotate by a payout motor, the medals of the hopper tank are accommodated in the accommodation holes. In addition, a medal kicker is arranged immediately below the rotor, and when the accommodation hole that accommodates the medal rotates to the position of the medal kicker, the medal accommodated in the accommodation hole is ejected one by one in the outer circumferential direction of the rotor. The payout is provided from the payout opening provided at the lower front of the slot machine.

ホッパーユニットでは、ローターの回転中に、ローターに収容したメダルが引っ掛かって、ローターを回転できなくなる不具合が生じることがある。かかる不具合は、メダル詰まりと呼ばれている。メダル詰まりが生じた場合、払出モータを通常とは逆方向(逆転方向)に回転させて、ローターに引っ掛かったメダルを除去するのが一般的である。従来のホッパーユニットには、遊技場の係員がローターを逆転方向に回転させるための、逆転スイッチが配設されたものがある(例えば、特許文献1)。   In the hopper unit, there is a case where a medal stored in the rotor is caught while the rotor is rotating, and the rotor cannot be rotated. Such a malfunction is called medal clogging. When medals are jammed, it is common to rotate the payout motor in the reverse direction (reverse direction) to remove the medals caught on the rotor. Some conventional hopper units are provided with a reverse rotation switch for a game attendant to rotate the rotor in the reverse rotation direction (for example, Patent Document 1).

特許4594186号公報Japanese Patent No. 4594186

上記特許文献1のスロットマシンは、メダル詰まりが発生する度に、遊技場の係員が前扉を開けて、逆転スイッチを操作してメダル詰まりを解消する必要があるため、メダル詰まりの解消に時間と手間がかかるという欠点がある。これに対して、遊技を制御する遊技制御装置から、払出モータを制御するホッパー制御装置に向けて、払出モータを逆転方向に回転させるための逆転用信号線を配設して、メダル詰まりの発生時に、遊技制御装置が逆転用信号を送信することで、メダル詰まりを自動的に解消するよう構成することが提案される。しかしながら、かかる構成では、従来構成に比べて、遊技制御装置からホッパー制御装置へ出力する制御信号が増加して、信号線に対する不正行為が行われる危険性が増えるため、好ましくない。   In the slot machine disclosed in Patent Document 1, it is necessary to clear a medal jam because it is necessary for an attendant at the game hall to open the front door and operate the reverse switch every time a medal jam occurs. There is a drawback that it takes time and effort. On the other hand, a reversal signal line for rotating the payout motor in the reverse direction is arranged from the game control device for controlling the game to the hopper control device for controlling the payout motor, thereby causing a medal clogging. Sometimes, it is proposed that the game control device transmit a reverse signal to automatically eliminate the medal jam. However, such a configuration is not preferable because the number of control signals output from the game control device to the hopper control device increases and the risk of fraudulent acts on the signal line increases compared to the conventional configuration.

本発明は、かかる現状に鑑みてなされたものであり、遊技制御装置からホッパー制御装置への制御信号を増加させることなく、メダル詰まりを自動的に解消可能なスロットマシンの提供を目的とする。   The present invention has been made in view of the present situation, and an object of the present invention is to provide a slot machine capable of automatically eliminating clogged medals without increasing the control signal from the game control device to the hopper control device.

本発明は、メダルを貯留するホッパータンクと、正転方向に回転することで前記ホッパータンク内のメダルを一枚ずつ払い出す払出モータとを具備するホッパーユニットと、前記払出モータの駆動制御を行うホッパー制御装置と、オンレベル又はオフレベルの電圧レベルに制御される払出信号を前記ホッパー制御装置に出力する遊技制御装置とを備えるスロットマシンにおいて、前記ホッパー制御装置は、前記払出信号がオンレベルである時に、前記払出モータを前記正転方向に回転させるものであり、前記遊技制御装置は、前記ホッパーユニットでのメダル詰まりによって生じる異常を検知する払出異常検知手段を備え、該払出異常検知手段が、前記払出信号がオンレベルである期間中に前記異常を検知した場合は、該払出信号をオフレベルに切り替えるものであり、前記ホッパー制御装置は、常時又は所定条件下で、前記払出信号のオンレベルからオフレベルへの変化を契機に、前記払出モータを前記正転方向と逆向きの逆転方向へ回転させるよう前記払出モータを制御することを特徴とするスロットマシンである。   The present invention provides a hopper unit having a hopper tank for storing medals, a payout motor for rotating medals in the hopper tank one by one by rotating in the forward direction, and driving control of the payout motor. In a slot machine comprising a hopper control device and a game control device that outputs a payout signal controlled to an on-level or off-level voltage level to the hopper control device, the hopper control device is configured such that the payout signal is on level. At a certain time, the payout motor is rotated in the forward rotation direction, and the game control device includes payout abnormality detecting means for detecting an abnormality caused by clogging of medals in the hopper unit, and the payout abnormality detecting means If the abnormality is detected during the period when the payout signal is on level, the payout signal is turned off level. The hopper control device switches the payout motor in the reverse rotation direction opposite to the normal rotation direction when the payout signal changes from an on level to an off level at all times or under a predetermined condition. A slot machine that controls the payout motor to rotate.

かかる構成にあっては、遊技制御装置が払出信号をオンレベルに制御するとメダルの払出しが行われ、払出信号をオフレベルに制御するとメダルの払出しが停止する。そして、メダル詰まりの発生時には、遊技制御装置が、払出信号をオンレベルからオフレベルに切り替えて、ホッパー制御装置が、かかる払出信号の変化を契機として、払出モータを逆転方向に回転させることで、メダル詰まりが自動的に解消されることとなる。このように、本発明では、遊技制御装置が、払出信号の電圧レベルをオンレベルとオフレベルに制御するだけで、ホッパーユニットに所要枚数のメダルを払い出させることができ、なおかつ、メダル詰まり発生時にはメダル詰まりを自動的に解消することができるから、遊技制御装置からホッパー制御装置への制御信号を増加させることなく、スロットマシンのメダル詰まりを自動的に解消させることが可能となる。   In this configuration, when the game control device controls the payout signal to the on level, the medal payout is performed, and when the payout signal is controlled to the off level, the medal payout stops. When a token jam occurs, the game control device switches the payout signal from the on level to the off level, and the hopper control device uses the change in the payout signal as a trigger to rotate the payout motor in the reverse direction. Medal clogging will be resolved automatically. As described above, according to the present invention, the game control device can cause the hopper unit to pay out the required number of medals only by controlling the voltage level of the payout signal to the on level and the off level, and the medal clogging occurs. Sometimes, the medal clogging can be automatically eliminated, so that the medal clogging of the slot machine can be automatically eliminated without increasing the control signal from the game control device to the hopper control device.

本発明にあって、前記ホッパー制御装置は、前記払出モータに規定電流値を上回る過電流が流れたのを検知する過電流検知回路を備え、前記払出信号がオンレベルである期間中に、前記過電流検知回路が過電流を検知することを条件として、該払出信号のオンレベルからオフレベルへの変化を契機に、前記払出モータを前記逆転方向へ回転させるよう前記払出モータを制御することが提案される。 In the present invention, the hopper control device includes an overcurrent detection circuit that detects that an overcurrent exceeding a specified current value has flowed through the payout motor, and during the period in which the payout signal is on level, And controlling the payout motor to rotate the payout motor in the reverse direction when the payout signal changes from on level to off level, on condition that the overcurrent detection circuit detects an overcurrent. Proposed.

メダル詰まり発生時は、払出モータに電圧を印可しても回転せず、払出モータに過電流が流れることとなる。このため、かかる構成にあっては、メダル詰まりの発生時にのみ、払出モータが逆転方向に回転することとなる。したがって、かかる構成によれば、払出モータを逆転方向に回転させる頻度を必要最小限に抑えることができ、これにより、払出モータの負荷を軽減できる。また、払出モータの駆動力をローターに伝達するギアの消耗を低減することも可能となる。   When a token jam occurs, even if a voltage is applied to the payout motor, it does not rotate and an overcurrent flows through the payout motor. For this reason, in such a configuration, the payout motor rotates in the reverse direction only when a token jam occurs. Therefore, according to this configuration, the frequency with which the payout motor is rotated in the reverse direction can be minimized, thereby reducing the load on the payout motor. In addition, it is possible to reduce the wear of the gear that transmits the driving force of the payout motor to the rotor.

また、上記構成にあって、前記ホッパー制御装置は、前記払出モータに接続される出力端子と、複数の制御入力端子とを備えてなり、該制御入力端子に入力される電圧レベルに応じて、前記払出モータを、前記正転方向に回転する正転状態と、前記逆転方向に回転する逆転状態と、回転停止する停止状態とに制御するモータ駆動回路と、前記遊技制御装置からの前記払出信号に基づいて、前記モータ駆動回路の前記制御入力端子に入力する電圧レベルを制御するドライバ制御回路とを備えており、前記過電流検知回路は、過電流の検知によって非検知状態から検知状態となり、リセット信号が入力されるまで該検知状態を維持するものであり、前記ドライバ制御回路は、前記払出信号がオンレベルからオフレベルに変化すると前記過電流検知回路に前記リセット信号を出力する検知状態解除回路と、前記過電流検知回路が、前記検知状態から前記非検知状態になるのを契機に、前記モータ駆動回路が前記払出モータを前記逆転状態にするよう前記制御入力端子の電圧レベルを制御する逆転回路とを備えることが提案される。   Further, in the above-described configuration, the hopper control device includes an output terminal connected to the payout motor and a plurality of control input terminals, and according to a voltage level input to the control input terminal, A motor drive circuit for controlling the payout motor in a normal rotation state rotating in the normal rotation direction, a reverse rotation state rotating in the reverse rotation direction, and a stop state in which the rotation is stopped; and the payout signal from the game control device And a driver control circuit that controls a voltage level input to the control input terminal of the motor drive circuit, and the overcurrent detection circuit is changed from a non-detection state to a detection state by detection of an overcurrent, The detection state is maintained until a reset signal is input, and the driver control circuit detects the overcurrent when the payout signal changes from an on level to an off level. When the detection state cancellation circuit that outputs the reset signal to the road and the overcurrent detection circuit change from the detection state to the non-detection state, the motor drive circuit sets the payout motor to the reverse rotation state. It is proposed to comprise a reverse circuit for controlling the voltage level of the control input terminal.

かかる構成によれば、簡素な回路構成によって、メダル詰まりの発生時にのみ、払出モータを逆転方向へ回転させることが可能となる。   According to such a configuration, the payout motor can be rotated in the reverse rotation direction only when a medal jam occurs with a simple circuit configuration.

また、本発明にあって、前記ホッパー制御装置は、前記払出信号がオンレベルからオフレベルに変化すると、常に、前記払出モータを前記逆転方向へ回転させることが提案される。   In the present invention, it is proposed that the hopper control device always rotates the payout motor in the reverse rotation direction when the payout signal changes from an on level to an off level.

かかる構成では、ホッパー制御装置に、過電流検知回路等の構成が不要となるため、ホッパー制御装置の回路構成を簡素化できる。   In such a configuration, the hopper control device does not require a configuration such as an overcurrent detection circuit, and thus the circuit configuration of the hopper control device can be simplified.

また、上記構成にあって、前記ホッパー制御装置は、前記払出モータに接続される出力端子と、複数の制御入力端子とを備えてなり、該制御入力端子に入力される電圧レベルに応じて、前記払出モータを、前記正転方向に回転する正転状態と、前記逆転方向に回転する逆転状態と、回転停止する停止状態とに制御するモータ駆動回路と、前記遊技制御装置からの前記払出信号に基づいて、前記モータ駆動回路の前記制御入力端子に入力する電圧レベルを制御するドライバ制御回路とを備えており、前記ドライバ制御回路は、前記払出信号のオンレベルからオフレベルへの変化を契機に、前記モータ駆動回路を前記逆転状態にするよう前記制御入力端子の電圧レベルを制御する逆転回路を備えることが提案される。   Further, in the above-described configuration, the hopper control device includes an output terminal connected to the payout motor and a plurality of control input terminals, and according to a voltage level input to the control input terminal, A motor drive circuit for controlling the payout motor in a normal rotation state rotating in the normal rotation direction, a reverse rotation state rotating in the reverse rotation direction, and a stop state in which the rotation is stopped; and the payout signal from the game control device And a driver control circuit that controls a voltage level input to the control input terminal of the motor drive circuit, and the driver control circuit triggers a change of the payout signal from an on level to an off level. In addition, it is proposed to include a reverse rotation circuit for controlling the voltage level of the control input terminal so that the motor drive circuit is in the reverse rotation state.

かかる構成では、モータ駆動回路は、既存のモータドライバによって構成できるため、本発明に係るホッパー制御装置を低廉に実現可能となる。   In such a configuration, the motor drive circuit can be configured by an existing motor driver, so that the hopper control device according to the present invention can be realized at low cost.

また、本発明にあって、前記モータ駆動回路は、該モータ駆動回路の異常を検知する異常検知回路と、該異常検知回路が異常を検知すると前記モータ駆動回路をロック状態とし、前記制御入力端子の電圧レベルが所定のロック解除パターンとなるまで前記ロック状態を維持する保護回路とを備え、前記ロック状態では、前記制御入力端子の電圧レベルとは無関係に前記払出モータを停止状態に制御するものであり、前記ドライバ制御回路は、前記払出信号のオンレベルからオフレベルへの変化を契機に、前記制御入力端子の電圧レベルを前記ロック解除パターンに一定時間制御するロック状態解除回路を備え、前記逆転回路は、前記払出信号がオンレベルからオフレベルに変化すると、前記ロック状態解除回路が、前記制御入力端子の電圧レベルを前記ロック解除パターンに一定時間制御した後に、前記払出モータを前記逆転状態にするよう前記制御入力端子の電圧レベルを制御することが提案される。   In the present invention, the motor drive circuit includes an abnormality detection circuit that detects an abnormality of the motor drive circuit, and when the abnormality detection circuit detects an abnormality, the motor drive circuit is locked, and the control input terminal A protection circuit that maintains the locked state until the voltage level of the control circuit reaches a predetermined unlocking pattern, and in the locked state, controls the payout motor to be stopped regardless of the voltage level of the control input terminal. The driver control circuit includes a lock state release circuit that controls the voltage level of the control input terminal to the lock release pattern for a certain period of time when the payout signal changes from an on level to an off level. When the payout signal changes from an on level to an off level, the reverse rotation circuit causes the lock state release circuit to detect the voltage level of the control input terminal. Le after controlling certain time to the unlock pattern, it is proposed to control the voltage level of the control input terminal to the dispensing motor to the reverse rotation state.

かかる構成にあっては、逆転回路が、払出モータを逆転状態にするよう制御入力端子の電圧レベルを制御する前に、ロック状態解除回路がモータ駆動回路のロック状態を解除するから、メダル詰まりの発生時にモータ駆動回路がロック状態になっていた場合でも、逆転回路によって払出モータを逆転状態として、メダル詰まりを確実に解消することが可能となる。   In such a configuration, before the reverse rotation circuit controls the voltage level of the control input terminal to put the payout motor in the reverse rotation state, the lock state release circuit releases the lock state of the motor drive circuit. Even when the motor drive circuit is in the locked state at the time of occurrence, the payout motor can be set in the reverse rotation state by the reverse rotation circuit, and the medal jam can be reliably eliminated.

また、本発明にあって、前記ドライバ制御回路は、前記払出信号がオンレベルからオフレベルへ変化した時に、前記逆転回路が、前記モータ駆動回路を前記逆転状態にするよう前記制御入力端子の電圧レベルを制御するのを遅延させる逆転遅延回路を備えることが提案される。   In the present invention, when the payout signal changes from an on level to an off level, the driver control circuit causes the reverse rotation circuit to set the voltage of the control input terminal so that the motor drive circuit is in the reverse rotation state. It is proposed to have a reverse delay circuit that delays the level control.

払出モータを正転状態から逆転状態に切り替えると、払出モータや、払出モータの駆動力を伝達するギアの負担が比較的大きくなるが、かかる構成にあっては、払出信号がオフレベルになってから、逆転回路が払出モータを逆転状態にするまでに遅延時間が存在することとなるため、払出信号がオフレベルになる直前に払出モータが正転状態であったとしても、前記遅延時間中に、払出モータの正転方向の回転を停止または減速させることで、払出モータやギアの負担を軽減できる。なお、逆転遅延回路は、逆転回路に配設されていてもよいし、逆転回路以外に配設されていてもよい。   When the payout motor is switched from the normal rotation state to the reverse rotation state, the load on the payout motor and the gear that transmits the driving force of the payout motor becomes relatively large. However, in such a configuration, the payout signal becomes off-level. Since there is a delay time until the reverse rotation circuit puts the payout motor in the reverse rotation state, even if the payout motor is in the normal rotation state immediately before the payout signal becomes off level, By stopping or decelerating the rotation of the dispensing motor in the forward rotation direction, the burden on the dispensing motor and gear can be reduced. Note that the reverse rotation delay circuit may be disposed in the reverse rotation circuit, or may be disposed other than the reverse rotation circuit.

また、本発明にあって、前記遊技制御装置は、前記払出信号がオンレベルである期間中に、前記払出異常検知手段が前記異常を検知した場合は、該払出信号をオフレベルに切り替え、しかる後に、該払出信号を再びオンレベルに切り替えることが提案される。   Also, in the present invention, the game control device switches the payout signal to an off level when the payout abnormality detection means detects the abnormality during a period in which the payout signal is on level. Later, it is proposed to switch the payout signal back on.

かかる構成にあっては、メダル詰まりを自動的に解消した後に、メダル詰まりによって中断されたメダルの払出動作を自動的に再開することが可能となる。   In such a configuration, the medal payout operation interrupted by the medal jam can be automatically resumed after the medal jam is automatically resolved.

以上に述べたように、本発明によれば、遊技制御装置からホッパー制御装置への制御信号を増加させることなく、スロットマシンのメダル詰まりを自動的に解消することが可能となる。   As described above, according to the present invention, it is possible to automatically eliminate clogged medals in the slot machine without increasing the control signal from the game control device to the hopper control device.

実施例1のスロットマシン1の斜視図である。FIG. 3 is a perspective view of the slot machine 1 according to the first embodiment. 前扉3を開放した状態のスロットマシン1の概略を示す斜視図である。2 is a perspective view showing an outline of the slot machine 1 with a front door 3 opened. FIG. ホッパーユニット20の分解斜視図である。2 is an exploded perspective view of a hopper unit 20. FIG. ホッパーユニット20の正面図である。2 is a front view of a hopper unit 20. FIG. メダルの払出しに係る制御回路を示すブロック図である。It is a block diagram which shows the control circuit which concerns on payout of a medal. メイン制御基板14における、メダルの払出しに係る制御処理内容を示すフローチャートである。5 is a flowchart showing the contents of control processing related to medal payout on the main control board 14; ホッパー制御基板21の回路図である。3 is a circuit diagram of a hopper control board 21. FIG. ドライバIC50の入出力対応表である。It is an input-output correspondence table of driver IC50. 逆転回路54の回路図である。3 is a circuit diagram of a reverse rotation circuit 54. FIG. リセット回路55の回路図である。3 is a circuit diagram of a reset circuit 55. FIG. メダルの払出しに係る制御回路の、正常時の作動を示すタイミングチャートである。It is a timing chart which shows the operation | movement at the time of normal of the control circuit which concerns on payout of a medal. メダルの払出しに係る制御回路の、異常発生時の作動を示すタイミングチャートである。It is a timing chart which shows the operation | movement at the time of abnormality generation of the control circuit which concerns on payout of a medal. 実施例2のホッパー制御基板21aの回路図である。It is a circuit diagram of the hopper control board 21a of Example 2. 実施例2のメダルの払出しに係る制御回路の、正常時の作動を示すタイミングチャートである。10 is a timing chart illustrating an operation in a normal state of a control circuit related to medal payout according to the second embodiment. 実施例2のメダルの払出しに係る制御回路の、異常発生時の作動を示すタイミングチャートである。10 is a timing chart illustrating an operation when an abnormality occurs in the control circuit related to medal payout according to the second embodiment.

本発明の実施形態を、以下の実施例に従って説明する。
なお、下記実施例にあって、本発明に係るホッパー制御装置はホッパー制御基板21に相当し、遊技制御装置はメイン制御基板14に相当する。また、本発明に係るモータ駆動回路はドライバIC50に相当する。
Embodiments of the present invention are described according to the following examples.
In the following embodiments, the hopper control device according to the present invention corresponds to the hopper control board 21, and the game control device corresponds to the main control board 14. The motor drive circuit according to the present invention corresponds to the driver IC 50.

図1,2に示すように、スロットマシン1の筐体2は前方に開放しており、前方から前扉3によって覆われている。図1に示すように、前扉3の中央部には、筐体2の内部に配設された3つのリール9を視認するための視認窓4が設けられる。そして、視認窓4の上方には、横長矩形状の液晶表示装置10が配設される。また、前扉3の前面側には、視認窓4の下方に、遊技操作に用いるベットスイッチ5a,5b、スタートスイッチ6、ストップスイッチ7、精算スイッチ8などの各種スイッチが配設される。また、前扉3には、スピーカ11や演出用ランプ12が適宜箇所に複数配設される。さらに前扉3の下部には、メダルを払い出すメダル払出口22と、メダル払出口22から払い出されるメダルを受け入れるメダル受皿23が配設される。   As shown in FIGS. 1 and 2, the housing 2 of the slot machine 1 is opened forward and is covered by the front door 3 from the front. As shown in FIG. 1, a visual recognition window 4 for visually recognizing three reels 9 disposed inside the housing 2 is provided at the center of the front door 3. A horizontally long liquid crystal display device 10 is disposed above the viewing window 4. Further, on the front side of the front door 3, various switches such as bet switches 5 a and 5 b, a start switch 6, a stop switch 7, and a checkout switch 8 used for game operation are disposed below the viewing window 4. The front door 3 is provided with a plurality of speakers 11 and effect lamps 12 at appropriate positions. Further, at the lower part of the front door 3, a medal payout opening 22 for paying out medals and a medal tray 23 for receiving medals paid out from the medal payout opening 22 are arranged.

筐体2の内部には、図2に示すように、リール9の上方に、メイン制御基板14やサブ制御基板15がケースに収納された状態で設置される。メイン制御基板14とサブ制御基板15は、スロットマシン1の制御装置を構成するものであり、基板間を接続する信号線16を介してメイン制御基板14からサブ制御基板15に一方向にコマンドが送信されるよう構成されている。また、筐体2の内部には、リール9の下方に、電源投入スイッチ18を具備する電源ボックス19や、ホッパーユニット20が配設される。さらに、ホッパーユニット20の背面側には、本発明に係るホッパー制御基板21がケースに収納された状態で配設される。ホッパー制御基板21は、後述する払出モータ34の駆動制御を行うものである。ホッパー制御基板21は、メイン制御基板14と信号線16を介して接続されており、メイン制御基板14から出力される払出信号に従って払出モータ34を駆動させる。また、前扉3の背面下部には、ホッパーユニット20が送出するメダルをメダル払出口22に流下させるメダル通路24が配設される。   As shown in FIG. 2, the main control board 14 and the sub control board 15 are installed inside the casing 2 in a state of being accommodated in the case above the reel 9. The main control board 14 and the sub control board 15 constitute a control device of the slot machine 1, and a command is transmitted in one direction from the main control board 14 to the sub control board 15 via the signal line 16 connecting the boards. It is configured to be sent. Inside the housing 2, a power box 19 including a power-on switch 18 and a hopper unit 20 are disposed below the reel 9. Furthermore, on the back side of the hopper unit 20, a hopper control board 21 according to the present invention is disposed in a state of being housed in a case. The hopper control board 21 performs drive control of a payout motor 34 described later. The hopper control board 21 is connected to the main control board 14 via the signal line 16 and drives the payout motor 34 in accordance with a payout signal output from the main control board 14. In addition, a medal passage 24 through which the medal sent out by the hopper unit 20 flows down to the medal payout opening 22 is disposed at the lower back of the front door 3.

ホッパーユニット20は、図3,4に示すように、払出用のメダルPを貯蔵するホッパータンク31を、ホッパー本体30の上に装着してなるものである。ホッパー本体30は、ベース体32と、該ベース体32の上部に回転可能に保持される円板状のローター33と、該ローター33の下方に配置されてローター33を回転駆動する払出モータ34とを備えている。   As shown in FIGS. 3 and 4, the hopper unit 20 is configured by mounting a hopper tank 31 that stores a payout medal P on a hopper body 30. The hopper main body 30 includes a base body 32, a disk-like rotor 33 that is rotatably held on the base body 32, and a payout motor 34 that is disposed below the rotor 33 and rotationally drives the rotor 33. It has.

ローター33は、ホッパータンク31の底部の開口部35を塞ぐように配設される。ローター33の外周部には、円形の収容孔36が周方向に沿って複数形成されており、該収容孔36に、ホッパータンク31のメダルPが一定の姿勢で収容されるよう構成されている。払出モータ34は、直流モータで構成されるものである。この払出モータ34を所定の正転方向に回転させると、ローター33が図3中の時計回りに回転して、収容孔36に収容されたメダルPが一枚ずつホッパーユニット20から送出される。   The rotor 33 is disposed so as to close the opening 35 at the bottom of the hopper tank 31. A plurality of circular accommodation holes 36 are formed along the circumferential direction on the outer peripheral portion of the rotor 33, and the medals P of the hopper tank 31 are accommodated in a certain posture in the accommodation holes 36. . The payout motor 34 is a DC motor. When the payout motor 34 is rotated in a predetermined forward direction, the rotor 33 rotates clockwise in FIG. 3 and the medals P received in the receiving holes 36 are sent out from the hopper unit 20 one by one.

具体的には、ローター33の左前部の直下に、メダルキッカー38を具備するメダル送出部37が配設されており、ローター33を図3中の時計回り方向に回転駆動させると、メダル送出部37の上を収容孔36が横切るたびに、収容孔36に収容されたメダルPがメダルキッカー38によって、一枚ずつメダル送出部37の前方にはじき出されるよう構成されている。上述のように、メダル送出部37からはじき出されたメダルPは、メダル通路24を通ってメダル受皿23へ払い出されることとなる。また、図4に示すように、メダル送出部37には、メダルキッカー38の動きによってメダルPの払出しを検知するメダルカウントセンサ39が配設される。   Specifically, a medal sending unit 37 having a medal kicker 38 is disposed immediately below the left front portion of the rotor 33. When the rotor 33 is driven to rotate in the clockwise direction in FIG. Each time the accommodation hole 36 crosses the top of 37, the medals P accommodated in the accommodation hole 36 are ejected one by one by the medal kicker 38 to the front of the medal sending part 37. As described above, the medal P ejected from the medal sending unit 37 is paid out to the medal tray 23 through the medal passage 24. As shown in FIG. 4, the medal sending unit 37 is provided with a medal count sensor 39 that detects the payout of the medal P by the movement of the medal kicker 38.

一方、払出モータ34を正転方向とは逆向きの逆転方向に回転させた場合は、ローター33が図3中の反時計回りに回転する。この場合は、メダルPがホッパーユニット20から送出されることはないが、ローター33の周辺に引っ掛かったメダルPを取り除いて、メダル詰まりを解消することができる。   On the other hand, when the dispensing motor 34 is rotated in the reverse rotation direction opposite to the normal rotation direction, the rotor 33 rotates counterclockwise in FIG. In this case, the medal P is not sent out from the hopper unit 20, but the medal P caught on the periphery of the rotor 33 can be removed to eliminate the jammed jam.

図5は、メダルの払出しに係る制御回路を示したものである。メダルの払出しは、メイン制御基板14と、ホッパー制御基板21と、ホッパーユニット20とによって実現される。メイン制御基板14は遊技の進行に関する制御を行うものであり、本発明に係る遊技制御装置に相当するものである。メイン制御基板14は、CPU、RAM、ROM、I/Oポート等からなるメイン用マイクロコンピュータ40を備えている。   FIG. 5 shows a control circuit for paying out medals. The payout of medals is realized by the main control board 14, the hopper control board 21, and the hopper unit 20. The main control board 14 performs control related to the progress of the game, and corresponds to the game control device according to the present invention. The main control board 14 includes a main microcomputer 40 including a CPU, a RAM, a ROM, an I / O port, and the like.

前記メダルカウントセンサ39は、信号線16を介してメイン制御基板14と接続されており、メイン用マイクロコンピュータ40のI/Oポートに、メダルカウントセンサ39からの払出検知信号が入力するよう構成される。メダルカウントセンサ39は、メダルPの払出しを検知するたびに、払出検知信号を一定時間オン(ローレベル)にするものであり、メイン用マイクロコンピュータ40は、かかる払出検知信号に基づいて、ホッパーユニット20が払い出すメダル枚数を計数するとともに、ホッパーユニット20が正常に作動しているか否かを判定する。   The medal count sensor 39 is connected to the main control board 14 via the signal line 16 and is configured to input a payout detection signal from the medal count sensor 39 to the I / O port of the main microcomputer 40. The Each time the medal count sensor 39 detects the payout of the medal P, the medal count sensor 39 turns on the payout detection signal for a predetermined time (low level). The main microcomputer 40 detects the hopper unit based on the payout detection signal. 20 counts the number of medals paid out, and determines whether the hopper unit 20 is operating normally.

また、メイン用マイクロコンピュータ40は、I/Oポートを介してホッパー制御基板21に払出信号を出力する。払出信号は、ハイレベル又はローレベルの電圧レベルに制御されるものであり、ホッパー制御基板21は、払出信号がハイレベルの間は払出モータ34を停止させ、払出信号がローレベルである間は払出モータ34を正転方向に回転させる。すなわち、本実施例では、払出信号のローレベルがオンレベルに相当し、払出信号のハイレベルがオフレベルに相当する。   The main microcomputer 40 outputs a payout signal to the hopper control board 21 via the I / O port. The payout signal is controlled to a voltage level of high level or low level, and the hopper control board 21 stops the payout motor 34 while the payout signal is at high level, and while the payout signal is at low level. The payout motor 34 is rotated in the forward rotation direction. That is, in this embodiment, the low level of the payout signal corresponds to the on level, and the high level of the payout signal corresponds to the off level.

図示は省略するが、メイン用マイクロコンピュータ40のI/Oポートには、上述のスタートスイッチ6、ストップスイッチ7、ベットスイッチ5a,5b、及び精算スイッチ8から信号が入力される。メイン用マイクロコンピュータ40は、これらの入力信号に基づいて、リール9を駆動するモータやサブ制御基板15等に信号を出力して遊技を進行させる。   Although not shown, signals are input to the I / O port of the main microcomputer 40 from the start switch 6, the stop switch 7, the bet switches 5a and 5b, and the settlement switch 8. Based on these input signals, the main microcomputer 40 outputs a signal to the motor that drives the reel 9, the sub-control board 15, and the like to advance the game.

メイン用マイクロコンピュータ40は、通常は、払出信号の電圧レベルをオフレベルに制御する。そして、入賞の発生や精算スイッチ8の操作等によって、メダルを払い出す必要が生じた場合に、払出信号をオンレベルに切り替えることで、ホッパー制御基板21にメダルの払出しを指示する。払出信号のオンレベルへの切替えによって、ホッパー制御基板21が払出モータ34を正転方向に回転させると、メダルが1枚ずつホッパーユニット20から送出される。そして、メダルが送出されるたびに、メダルカウントセンサ39の払出検知信号がオンになる。メイン用マイクロコンピュータ40は、払出信号をオンレベルに切り替えた後に、払出検知信号がオンになった回数をカウントすることにより、払い出されたメダル枚数を計数し、所要の払出枚数に達した時点で払出信号をオフレベルに切り替えて、ホッパー制御基板21にメダルの払出しを停止させ、一連の払出動作を終了する。   The main microcomputer 40 normally controls the voltage level of the payout signal to the off level. Then, when it becomes necessary to pay out medals due to the occurrence of a prize or the operation of the settlement switch 8, the payout signal is switched to the on level, thereby instructing the hopper control board 21 to pay out medals. When the hopper control board 21 rotates the payout motor 34 in the forward rotation direction by switching the payout signal to the on level, medals are sent out one by one from the hopper unit 20. Each time a medal is sent out, the payout detection signal of the medal count sensor 39 is turned on. The main microcomputer 40 counts the number of medals paid out by counting the number of times the payout detection signal is turned on after switching the payout signal to the on level, and when the required payout number is reached Then, the payout signal is switched to the off level to stop the hopper control board 21 from paying out medals, and the series of payout operations is completed.

ここで、メイン用マイクロコンピュータ40は、払出信号がオンレベルである期間中に、払出検知信号がオンになる間隔を計測しており、当該間隔が所定の待機時間を超えた状態を払出動作の異常として検知する。この待機時間は、メダルが正常に払い出されている時には、生じ得ない間隔に設定されるものであり、メダル詰まりが発生した時や、ホッパータンク31がメダル切れとなった時に、かかる異常が検知される。メイン用マイクロコンピュータ40は、上記異常を検知した場合は、払出信号をオンレベルからオフレベルに切り替え、1秒経過後に再びオンレベルに切り替える。後述するように、かかる払出信号のオフレベルの切替えによって、払出モータ34が逆転方向に回転するため、メダル詰まりが原因であれば1秒経過後には異常は解消されており、払出信号をオンレベルに切り替えることで、中断した払出動作を再開することが可能となる。一方、メダル詰まりが原因でなければ、払出信号をオンレベルにした時に、再度同じ異常が検知される。このため、メイン用マイクロコンピュータ40は、払出動作の異常を再度検知した場合は、払出信号をオンレベルからオフレベルに切り替えるとともに、エラーを外部に報知して、遊技場の係員による復旧作業が行われるまで、遊技を中断する。   Here, the main microcomputer 40 measures the interval at which the payout detection signal is turned on during the period in which the payout signal is on level, and the state in which the interval has exceeded a predetermined waiting time is measured. Detect as abnormal. This waiting time is set at an interval that cannot occur when medals are paid out normally. When the medals are clogged or when the hopper tank 31 has run out of medals, such an abnormality may occur. Detected. When the main microcomputer 40 detects the abnormality, the main microcomputer 40 switches the payout signal from the on level to the off level, and then switches to the on level again after 1 second. As will be described later, since the payout motor 34 rotates in the reverse direction by switching the off level of the payout signal, the abnormality is resolved after 1 second if the medal is jammed, and the payout signal is turned on. By switching to, it is possible to resume the interrupted payout operation. On the other hand, if the cause is not the clogging of medals, the same abnormality is detected again when the payout signal is turned on. For this reason, when the main microcomputer 40 detects an abnormality in the payout operation again, the main microcomputer 40 switches the payout signal from the on level to the off level, notifies the error to the outside, and the restoration work is performed by the game hall staff. Suspend the game until told.

図6は、メイン用マイクロコンピュータ40のCPUで実行される、メダルの払出しに係る制御処理内容を示すフローチャートである。なお、下記の制御処理において、本発明に係る払出異常検知手段は、ステップS102,S103,S106によって主に実現される。
ステップS100:払出エラーフラグを「0」に設定する。払出エラーフラグは、払出動作の異常を検知した場合に「1」となるものである。
ステップS101:払出信号の電圧レベルをオンレベルに設定する。
ステップS102:メダルの払出しを検知するまでの待機時間を設定する。
ステップS103:メダルカウントセンサ39がメダルの払出しを検知して、払出検知信号がオンになったか否かを判定し、払出検知信号がオンである場合はステップS104に移行し、払出検知信号がオンでない場合はステップS106に移行する。
ステップS104:メダルの払出し検知によって、払い出した枚数が予定枚数に達したか否かを判定する。予定枚数に達した場合はステップS105に移行する。予定枚数に達していない場合は、ステップS102に移行して待機時間を再設定し、次のメダルの払出しを待つ。
ステップS105:払出信号の電圧レベルをオフレベルに設定し、払出しに係る処理を正常終了する。
ステップS106:待機時間が経過したか否かを判定する。待機時間が経過していなければ、ステップS103に移行して、メダルが払い出されたか否かを再判定する。待機時間が経過した場合は、払出動作に異常が発生したと判定し、ステップS107に移行する。
ステップS107:払出信号の電圧レベルをオフレベルに設定し、ステップS108へ移行する。
ステップS108:払出エラーフラグが「1」であるか否かを判定する。払出エラーフラグが「1」でない場合は、1度目の異常検知であるためステップS109に移行する。一方、払出エラーフラグが「1」であると判定した場合は、2度目の異常検知であるためステップS111に移行する。
ステップS109:払出エラーフラグを「1」に設定し、ステップS110へ移行する。
ステップS110:所定時間(1秒間)が経過するまで待機する。所定時間が経過したら、ステップS101に移行して、払出信号をオンレベルに設定し、払出動作を再開する。
ステップS111:液晶表示装置10やスピーカ11を介して払出エラーを外部に報知させ、払出しに係る処理を異常終了する。
FIG. 6 is a flowchart showing the contents of the control process relating to the payout of medals executed by the CPU of the main microcomputer 40. In the following control processing, the payout abnormality detection means according to the present invention is mainly realized by steps S102, S103, and S106.
Step S100: The payout error flag is set to “0”. The payout error flag is “1” when an abnormality in the payout operation is detected.
Step S101: The voltage level of the payout signal is set to the on level.
Step S102: A standby time until the medal payout is detected is set.
Step S103: The medal count sensor 39 detects the payout of medals and determines whether or not the payout detection signal is turned on. If the payout detection signal is on, the process proceeds to step S104, and the payout detection signal is turned on. If not, the process proceeds to step S106.
Step S104: It is determined whether or not the number of paid out coins has reached the scheduled number by detecting the payout of medals. When the planned number is reached, the process proceeds to step S105. If the planned number has not been reached, the process proceeds to step S102 to reset the waiting time and wait for the next medal to be paid out.
Step S105: The voltage level of the payout signal is set to the off level, and the process related to payout is normally terminated.
Step S106: It is determined whether or not the standby time has elapsed. If the standby time has not elapsed, the process proceeds to step S103, and it is determined again whether or not medals have been paid out. If the standby time has elapsed, it is determined that an abnormality has occurred in the payout operation, and the process proceeds to step S107.
Step S107: The voltage level of the payout signal is set to the off level, and the process proceeds to step S108.
Step S108: It is determined whether or not the payout error flag is “1”. If the payout error flag is not “1”, the process proceeds to step S109 because it is the first abnormality detection. On the other hand, if it is determined that the payout error flag is “1”, the process proceeds to step S111 because it is the second abnormality detection.
Step S109: The payout error flag is set to “1”, and the process proceeds to step S110.
Step S110: Wait until a predetermined time (1 second) elapses. When the predetermined time has elapsed, the process proceeds to step S101, the payout signal is set to the on level, and the payout operation is restarted.
Step S111: A payout error is notified to the outside through the liquid crystal display device 10 and the speaker 11, and the process related to payout is abnormally terminated.

ホッパーユニット20は、図5に示すように、払出モータ34とメダルカウントセンサ39とを備えている。払出モータ34はホッパー制御基板21によって正転方向と逆転方向とに駆動される。上述のように、払出モータ34が正転方向に回転すると、メダルを払い出す方向にローター33が回転し、払出モータ34が逆転方向に回転すると、メダルを払い出さない方向にローター33が回転する。また、上述のように、メダルカウントセンサ39は、メダルPの払出しを検知するたびに、メイン制御基板14に出力する払出検知信号を一定時間ローレベルに制御する。   As shown in FIG. 5, the hopper unit 20 includes a payout motor 34 and a medal count sensor 39. The payout motor 34 is driven by the hopper control board 21 in the forward direction and the reverse direction. As described above, when the payout motor 34 rotates in the forward rotation direction, the rotor 33 rotates in the direction of paying out medals, and when the payout motor 34 rotates in the reverse rotation direction, the rotor 33 rotates in the direction of not paying out medals. As described above, the medal count sensor 39 controls the payout detection signal output to the main control board 14 to a low level for a certain period of time each time the payout of the medal P is detected.

図7は、ホッパー制御基板21の回路図である。ホッパー制御基板21は、図5,7に示すように、払出モータ34を駆動させるドライバIC50と、メイン制御基板14からの払出信号に基づいてドライバIC50を制御するドライバ制御回路51と、過電流検知回路52とを備えている。   FIG. 7 is a circuit diagram of the hopper control board 21. As shown in FIGS. 5 and 7, the hopper control board 21 includes a driver IC 50 that drives the payout motor 34, a driver control circuit 51 that controls the driver IC 50 based on a payout signal from the main control board 14, and overcurrent detection. Circuit 52.

ドライバIC50は、直流モータ用の一般的なドライバICによって構成されるものである。このドライバIC50は、図7に示すように、2つの制御入力端子IN1,IN2と、払出モータ34に接続される2つの出力端子OUT1,OUT2と、電源電圧印可端子VMと、グランド端子GNDとを備えている。ドライバIC50は、図8に示すように、制御入力端子IN1,IN2に入力される電圧レベルが、ローレベル(L)とハイレベル(H)のいずれであるかによって、出力端子OUT1,OUT2の出力電圧レベルを制御して、払出モータ34を、正転方向に回転する正転状態と、逆転方向に回転する逆転状態と、回転停止する停止状態とに制御する。払出モータ34の停止状態はストップ状態とブレーキ状態とに分けられる。ストップ状態は、2つの出力端子がいずれもハイインピーダンスとなって、払出モータ34に電流が流れない状態である。ブレーキ状態は、2つの出力端子が短絡されて、払出モータ34の回転が逆起電力によって規制される状態である。なお、以下では、電圧レベルのハイレベルを「H」と略し、ローレベルを「L」と略して説明する。また、以下では、2つの制御入力端子IN1,IN2の電圧レベルを「L/H」などと表記するが、これは、スラッシュの左側がIN1の電圧レベルを示し、スラッシュの右側がIN2の電圧レベルを示している。   The driver IC 50 is configured by a general driver IC for a DC motor. As shown in FIG. 7, the driver IC 50 includes two control input terminals IN1 and IN2, two output terminals OUT1 and OUT2 connected to the payout motor 34, a power supply voltage application terminal VM, and a ground terminal GND. I have. As shown in FIG. 8, the driver IC 50 outputs the output terminals OUT1 and OUT2 depending on whether the voltage level input to the control input terminals IN1 and IN2 is low level (L) or high level (H). By controlling the voltage level, the payout motor 34 is controlled to a normal rotation state rotating in the normal rotation direction, a reverse rotation state rotating in the reverse rotation direction, and a stopped state in which the rotation is stopped. The stop state of the payout motor 34 is divided into a stop state and a brake state. The stop state is a state in which the two output terminals are both in a high impedance state and no current flows through the dispensing motor 34. The brake state is a state in which the two output terminals are short-circuited and the rotation of the dispensing motor 34 is restricted by the counter electromotive force. In the following description, the high level of the voltage level is abbreviated as “H” and the low level is abbreviated as “L”. In the following description, the voltage levels of the two control input terminals IN1 and IN2 are expressed as “L / H” or the like. The left side of the slash indicates the voltage level of IN1, and the right side of the slash indicates the voltage level of IN2. Is shown.

図示は省略しているが、ドライバIC50は、異常を検知する異常検知回路と、異常検知回路の異常検知に基づいてドライバIC50をロック状態にする保護回路とを備えている。異常検知回路は、電源から印可される電圧が正常範囲内であるか否かを監視する電圧監視回路、チップ温度の異常温度を検知する熱遮断回路、出力端子に印可される電圧を制御するためのパワートランジスタに流れる電流値が正常値であるか否かを検出する異常電流検知回路などによって構成される。保護回路は、ドライバIC50をロック状態にすると、制御入力端子の電圧レベルに関わらず、両出力端子をOFF(ハイインピーダンス)にして、払出モータ34をストップ状態にする。このロック状態は、制御入力端子の電圧レベルがL/Lとなるまで維持される。すなわち、本実施例にあっては、制御入力端子IN1,IN2の電圧レベルが両方ともLである状態が、本発明に係るロック解除パターンに相当する。なお、ドライバIC50の回路構成は公知であるため、詳細な説明は省略する。   Although not shown, the driver IC 50 includes an abnormality detection circuit that detects an abnormality and a protection circuit that locks the driver IC 50 based on the abnormality detection of the abnormality detection circuit. The abnormality detection circuit controls the voltage applied to the output terminal, the voltage monitoring circuit that monitors whether the voltage applied from the power supply is within the normal range, the thermal shutdown circuit that detects the abnormal temperature of the chip temperature, and so on. An abnormal current detection circuit for detecting whether or not the value of the current flowing through the power transistor is a normal value. When the driver IC 50 is locked, the protection circuit turns off both output terminals (high impedance) regardless of the voltage level of the control input terminal, and puts the payout motor 34 in the stop state. This locked state is maintained until the voltage level of the control input terminal becomes L / L. That is, in this embodiment, the state in which the voltage levels of the control input terminals IN1 and IN2 are both L corresponds to the unlocking pattern according to the present invention. Since the circuit configuration of the driver IC 50 is known, detailed description thereof is omitted.

図5,7に示すように、ドライバ制御回路51は、ドライバIC50の制御入力端子IN1,IN2と直接接続されており、メイン制御基板14から入力される払出信号に応じて、制御入力端子の入力電圧レベルを制御することで、払出モータ34に所要の動作をさせるものである。ドライバ制御回路51は、ドライバIC50の制御入力端子との接続部分にプルアップ抵抗R14,R17を備えており、通常は、かかるプルアップ抵抗R14,R17によって、制御入力端子の電圧レベルはH/Hに制御される。また、ドライバ制御回路51は、正転回路53と、逆転回路54と、リセット回路55とを備えており、後述するように、制御入力端子への電圧レベルは、これらの回路53,54,55によって適宜タイミングでLに切り替えられる。   As shown in FIGS. 5 and 7, the driver control circuit 51 is directly connected to the control input terminals IN 1 and IN 2 of the driver IC 50, and is input to the control input terminal according to the payout signal input from the main control board 14. By controlling the voltage level, the dispensing motor 34 is made to perform a required operation. The driver control circuit 51 includes pull-up resistors R14 and R17 at a connection portion with the control input terminal of the driver IC 50. Normally, the voltage level of the control input terminal is H / H by the pull-up resistors R14 and R17. Controlled. The driver control circuit 51 includes a normal rotation circuit 53, a reverse rotation circuit 54, and a reset circuit 55. As will be described later, the voltage level to the control input terminal is set to these circuits 53, 54, and 55. Is switched to L at appropriate timing.

正転回路53は、払出モータ34を正転状態にするための回路である。図7に示すように、正転回路53の入力部INには払出信号が入力され、正転回路53の出力部OUTはドライバIC50の片側の制御入力端子IN1と接続されている。正転回路53は、図7に示すように、反転回路E10とトランジスタQ2とによって構成される。正転回路53は、払出信号がオンレベルの時にトランジスタQ2がオンとなることで、制御入力端子IN1を短絡してLに切り替え、これにより、ドライバIC50が払出モータ34を正転状態にするよう制御する。   The normal rotation circuit 53 is a circuit for setting the payout motor 34 in a normal rotation state. As shown in FIG. 7, a payout signal is input to the input part IN of the normal rotation circuit 53, and the output part OUT of the normal rotation circuit 53 is connected to the control input terminal IN <b> 1 on one side of the driver IC 50. As shown in FIG. 7, the normal rotation circuit 53 includes an inverting circuit E10 and a transistor Q2. When the payout signal is on level, the normal rotation circuit 53 turns on the transistor Q2 so that the control input terminal IN1 is short-circuited and switched to L so that the driver IC 50 sets the payout motor 34 in the normal rotation state. Control.

逆転回路54は、払出モータ34を逆転状態にするための回路である。図7に示すように、逆転回路54の入力部INには、過電流検知回路52から検知状態を示す信号が入力される。また、逆転回路54の出力部OUTはドライバIC50の片側の制御入力端子IN2と接続される。逆転回路54は、入力電圧レベルがHからLに切り替わると、出力電圧レベルを一定時間Lに切り替えることで、ドライバIC50が払出モータ34を逆転状態にするよう制御する。   The reverse rotation circuit 54 is a circuit for setting the payout motor 34 in a reverse rotation state. As shown in FIG. 7, a signal indicating the detection state is input from the overcurrent detection circuit 52 to the input portion IN of the reverse rotation circuit 54. Further, the output part OUT of the reversing circuit 54 is connected to the control input terminal IN2 on one side of the driver IC 50. When the input voltage level is switched from H to L, the reverse rotation circuit 54 controls the driver IC 50 to reverse the payout motor 34 by switching the output voltage level to L for a certain time.

具体的には、図9に示すように、逆転回路54は、トランジスタQ10と、遅延回路63と、反転回路E15と、ワンショット回路65と、ダイオードD5とを直列に接続してなるものである。逆転回路54の入力部INへの入力は、トランジスタQ10,遅延回路63,反転回路E15を介してワンショット回路65に入力される。遅延回路63は、抵抗R33,R34とコンデンサC21とにより構成されるものであり、ワンショット回路65への入力信号を遅延時間tAだけ遅延させる。この遅延回路63は、本発明に係る逆転遅延回路に相当するものである。   Specifically, as shown in FIG. 9, the reversing circuit 54 is formed by connecting a transistor Q10, a delay circuit 63, an inverting circuit E15, a one-shot circuit 65, and a diode D5 in series. . The input to the input section IN of the reverse circuit 54 is input to the one-shot circuit 65 via the transistor Q10, the delay circuit 63, and the inverter circuit E15. The delay circuit 63 includes resistors R33 and R34 and a capacitor C21, and delays an input signal to the one-shot circuit 65 by a delay time tA. The delay circuit 63 corresponds to the reverse delay circuit according to the present invention.

ワンショット回路65は、分岐させた2つに入力信号をNAND回路E52に入力して、該NAND回路E52から出力信号を出力するものである。ここで、分岐させた一方の入力信号は、抵抗R35,トランジスタQ11,遅延回路64,反転回路E16を介してNAND回路E52に入力される。遅延回路64は、抵抗R36,R37とコンデンサC22とにより構成されるものであり、NAND回路E52への入力信号を遅延時間tBだけ遅延させる。また、分岐させた他方の入力信号は、一方の入力信号と相反する電圧レベルとなるように反転回路E51を介してNAND回路E52に入力される。かかるワンショット回路65は、入力信号がHからLに切り替わった時に、遅延回路64の遅延時間tBの期間だけ、NAND回路E52への入力電圧が両方ともHになって、NAND回路E52からの出力がLになる。   The one-shot circuit 65 inputs an input signal into two branched signals to the NAND circuit E52 and outputs an output signal from the NAND circuit E52. Here, one of the branched input signals is input to the NAND circuit E52 via the resistor R35, the transistor Q11, the delay circuit 64, and the inverting circuit E16. The delay circuit 64 includes resistors R36 and R37 and a capacitor C22, and delays an input signal to the NAND circuit E52 by a delay time tB. The other branched input signal is input to the NAND circuit E52 via the inverting circuit E51 so as to have a voltage level opposite to that of the one input signal. In the one-shot circuit 65, when the input signal is switched from H to L, both the input voltages to the NAND circuit E52 become H only during the delay time tB of the delay circuit 64, and the output from the NAND circuit E52. Becomes L.

かかる逆転回路54によれば、入力電圧レベルがHからLに切り替わると、遅延回路63の遅延時間tAが経過した後に、ワンショット回路65への入力電圧レベルがLに切り替わり、これにより、逆転回路54の出力が、遅延回路64の遅延時間tBだけLに切り替わることとなる。   According to the reversing circuit 54, when the input voltage level is switched from H to L, the input voltage level to the one-shot circuit 65 is switched to L after the delay time tA of the delay circuit 63 has elapsed. The output of 54 is switched to L for the delay time tB of the delay circuit 64.

リセット回路55は、ドライバIC50のロック状態を解除するとともに、過電流検知回路52の検知状態を解除するための回路である。すなわち、本実施例では、このリセット回路55によって、本発明に係る検知状態解除回路とロック状態解除回路が構成される。図7に示すように、リセット回路55の入力部INには払出信号が入力される。リセット回路55の3つの出力部OUT1,OUT2,OUT3のうち、2つの出力部OUT1,OUT2は、ドライバIC50のロック状態を解除するためのものであり、ドライバIC50の各制御入力端子IN1,IN2に接続される。リセット回路55の残りの出力部OUT3は、過電流検知回路52の入力部INと接続されており、かかる出力部OUT3から、過電流検知回路52を非検知状態にするための信号が出力される。   The reset circuit 55 is a circuit for releasing the lock state of the driver IC 50 and releasing the detection state of the overcurrent detection circuit 52. That is, in this embodiment, the reset circuit 55 constitutes a detection state release circuit and a lock state release circuit according to the present invention. As shown in FIG. 7, a payout signal is input to the input section IN of the reset circuit 55. Of the three output units OUT1, OUT2 and OUT3 of the reset circuit 55, the two output units OUT1 and OUT2 are for releasing the locked state of the driver IC 50, and are connected to the control input terminals IN1 and IN2 of the driver IC 50, respectively. Connected. The remaining output section OUT3 of the reset circuit 55 is connected to the input section IN of the overcurrent detection circuit 52, and a signal for making the overcurrent detection circuit 52 non-detection is output from the output section OUT3. .

具体的には、リセット回路55は、図10に示すように、遅延回路66を備えている。遅延回路66は、抵抗R12とコンデンサC13とにより構成されるものであり、入力信号を遅延時間tCだけ遅延させる。リセット回路55に入力される払出信号は、この遅延回路66と、反転回路E11,E12,E13を介してトランジスタQ4に入力され、出力部OUT1から出力される。このため、出力部OUT1からは、払出信号を遅延時間tCだけ遅延した信号が出力される。なお、遅延回路66の遅延時間tCは、逆転回路54の遅延回路63の遅延時間tAよりも短く設定される。   Specifically, the reset circuit 55 includes a delay circuit 66 as shown in FIG. The delay circuit 66 includes a resistor R12 and a capacitor C13, and delays an input signal by a delay time tC. The payout signal input to the reset circuit 55 is input to the transistor Q4 via the delay circuit 66 and the inverting circuits E11, E12, E13, and is output from the output unit OUT1. For this reason, the output unit OUT1 outputs a signal obtained by delaying the payout signal by the delay time tC. Note that the delay time tC of the delay circuit 66 is set shorter than the delay time tA of the delay circuit 63 of the reverse rotation circuit 54.

また、リセット回路55は、前記遅延回路66と、NAND回路E22と、反転回路E11とで構成されるワンショット回路67を備えている。このワンショット回路67は、払出信号を2つに分岐させて、一方の分岐信号をそのままNAND回路E22に入力するとともに、他方の分岐信号を、反転回路E11と遅延回路66を介してNAND回路E22に入力させてなるものである。このワンショット回路67は、払出信号がオフレベル(H)に切り替わった時に、遅延回路66の遅延時間tCだけNAND回路E22がオフとなって出力電圧がLとなる。そして、ワンショット回路67の出力は、3つのトランジスタQ3,Q5,Q6を介して2つの出力部OUT2,OUT3に出力される。すなわち、かかるワンショット回路67の作動により、払出電圧の電圧レベルがオフレベルに変化した時に、リセット回路55の出力部OUT2,OUT3の出力が遅延時間tCだけLに切り替わる。   The reset circuit 55 includes a one-shot circuit 67 that includes the delay circuit 66, a NAND circuit E22, and an inverting circuit E11. The one-shot circuit 67 branches the payout signal into two and inputs one branch signal to the NAND circuit E22 as it is, and sends the other branch signal to the NAND circuit E22 via the inverting circuit E11 and the delay circuit 66. Is input. In the one-shot circuit 67, when the payout signal is switched to the off level (H), the NAND circuit E22 is turned off for the delay time tC of the delay circuit 66, and the output voltage becomes L. The output of the one-shot circuit 67 is output to the two output units OUT2 and OUT3 via the three transistors Q3, Q5, and Q6. That is, by the operation of the one-shot circuit 67, when the voltage level of the payout voltage changes to the off level, the outputs of the output units OUT2 and OUT3 of the reset circuit 55 are switched to L for the delay time tC.

また、リセット回路55は、前記遅延回路66と、NAND回路E21と、反転回路E12とで構成されるワンショット回路68を備えている。このワンショット回路68は、反転された払出信号の2つに分岐させて、一方の分岐信号をそのままNAND回路E21に入力するとともに、他方の分岐信号を遅延回路66と反転回路E12を介してNAND回路E21に入力させてなるものである。このワンショット回路68は、払出信号がオンレベル(L)に切り替わった時に、遅延回路66の遅延時間tCだけNAND回路E21がオフとなって出力電圧がLとなる。そして、ワンショット回路68の出力は、反転回路E14と2つのトランジスタQ7,Q8を介して2つの出力部OUT2,OUT3に出力される。すなわち、かかるワンショット回路68の作動により、払出電圧の電圧レベルがオンレベルに切り替わった時に、リセット回路55の出力部OUT2,OUT3の出力が遅延時間tCだけLに切り替わる。   The reset circuit 55 includes a one-shot circuit 68 including the delay circuit 66, a NAND circuit E21, and an inverting circuit E12. The one-shot circuit 68 branches to two of the inverted payout signals, and inputs one branch signal to the NAND circuit E21 as it is, while the other branch signal is NANDed via the delay circuit 66 and the inverter circuit E12. This is input to the circuit E21. In the one-shot circuit 68, when the payout signal is switched to the on level (L), the NAND circuit E21 is turned off for the delay time tC of the delay circuit 66, and the output voltage becomes L. The output of the one-shot circuit 68 is output to the two output units OUT2 and OUT3 via the inverting circuit E14 and the two transistors Q7 and Q8. That is, when the voltage level of the payout voltage is switched to the on level by the operation of the one-shot circuit 68, the outputs of the output units OUT2 and OUT3 of the reset circuit 55 are switched to L for the delay time tC.

リセット回路55は、以上の回路構成により、1つの出力部OUT1から、払出信号を一定時間遅延させた信号を出力する。また、リセット回路55の残りの出力部OUT2,OUT3は、払出電圧の電圧レベルが切り替わった時に、電圧レベルが一定時間(遅延時間tC)Lに切り替わることとなる。   With the above circuit configuration, the reset circuit 55 outputs a signal obtained by delaying the payout signal for a certain time from one output unit OUT1. Further, the voltage levels of the remaining output units OUT2 and OUT3 of the reset circuit 55 are switched to a certain time (delay time tC) L when the voltage level of the payout voltage is switched.

過電流検知回路52は、払出モータ34に規定電流値を上回る過電流が流れたのを検知するための回路である。過電流検知回路52は、払出モータ34に流れる過電流を検知すると非検知状態から検知状態となり、リセット用の信号が入力されるまで検知状態を維持する。図7に示すように、過電流検知回路52の入力部INには、リセット回路55からリセット用の信号が入力される。また、過電流検知回路52の3つの出力部OUT1,OUT2,OUT3のうち、1つの出力部OUT1は逆転回路54の入力部INに接続され、2つの出力部OUT2,OUT3は、ドライバIC50の各制御入力端子IN1,IN2に夫々接続される。   The overcurrent detection circuit 52 is a circuit for detecting that an overcurrent exceeding a specified current value has flowed through the dispensing motor 34. The overcurrent detection circuit 52 changes from a non-detection state to a detection state when an overcurrent flowing through the dispensing motor 34 is detected, and maintains the detection state until a reset signal is input. As shown in FIG. 7, a reset signal is input from the reset circuit 55 to the input section IN of the overcurrent detection circuit 52. Of the three output units OUT1, OUT2, and OUT3 of the overcurrent detection circuit 52, one output unit OUT1 is connected to the input unit IN of the reversing circuit 54, and the two output units OUT2 and OUT3 are connected to the driver IC 50. The control input terminals IN1 and IN2 are connected respectively.

過電流検知回路52は、図7に示すように、ドライバIC50のグランド端子GNDとグランドとの間に接続される過電流検知抵抗R22を備えており、払出モータ34を流れる電流は、この過電流検知抵抗R22を介してグランド端子GNDからグランドへと流れるよう構成される。また、過電流検知回路52は、グランド端子GNDと過電流検知抵抗R22の間に接続される過電流検知部60を備えている。過電流検知部60は、抵抗R23,24,25と、コンデンサC17,18と、コンパレータE41とからなるものであり、過電流検知抵抗R22に過電流が流れた時に、入力電圧が所定閾値を超えてコンパレータE41がオンとなり、出力電圧レベルがHとなるよう構成される。過電流検知部60の出力は抵抗R26を介して設定遅延部61に入力される。設定遅延部61は、プルアップ抵抗R27と、抵抗R28と、コンデンサC19と、ダイオードD3とからなるものであり、一時的な過電流によって過電流検知回路52が検知状態になるのを防止する。すなわち、過電流検知部60からの入力がHに切り替わっても、設定遅延部61はしばらくは出力電圧レベルを切り替えず、当該入力が、抵抗R28及びコンデンサC19により規定される遅延時間以上となった時に、出力電圧レベルをHに切り替える。   As shown in FIG. 7, the overcurrent detection circuit 52 includes an overcurrent detection resistor R22 connected between the ground terminal GND of the driver IC 50 and the ground, and the current flowing through the dispensing motor 34 is the overcurrent. It is configured to flow from the ground terminal GND to the ground via the detection resistor R22. The overcurrent detection circuit 52 includes an overcurrent detection unit 60 connected between the ground terminal GND and the overcurrent detection resistor R22. The overcurrent detection unit 60 includes resistors R23, 24, and 25, capacitors C17 and 18, and a comparator E41. When an overcurrent flows through the overcurrent detection resistor R22, the input voltage exceeds a predetermined threshold value. Thus, the comparator E41 is turned on and the output voltage level is set to H. The output of the overcurrent detection unit 60 is input to the setting delay unit 61 via the resistor R26. The setting delay unit 61 includes a pull-up resistor R27, a resistor R28, a capacitor C19, and a diode D3, and prevents the overcurrent detection circuit 52 from entering a detection state due to a temporary overcurrent. That is, even if the input from the overcurrent detection unit 60 is switched to H, the setting delay unit 61 does not switch the output voltage level for a while, and the input becomes longer than the delay time defined by the resistor R28 and the capacitor C19. Sometimes the output voltage level is switched to H.

設定遅延部61の出力は検知状態設定部62に入力される。検知状態設定部62は、図7に示すように、抵抗R29,R30,R31,R32と、コンデンサC20と、コンパレータE42と、トランジスタQ9とからなるものである。過電流検知抵抗R22を過電流が一定時間以上流れて、設定遅延部61から検知状態設定部62への入力がHに切り替わる。検知状態設定部62への入力がHとなると、コンパレータE42がオンとなり、これに伴いトランジスタQ9もオンになる。トランジスタQ9がオンになると、トランジスタQ9の出力によって、コンパレータE42の基準電位が低下するため、過電流が停止して検知状態設定部62への入力がLになっても、コンパレータE42及びトランジスタQ9はオン状態を維持する。このようにコンパレータE42とトランジスタQ9がオンに維持された状態が、過電流検知回路52の検知状態であり、コンパレータE42とトランジスタQ9がオフになった状態が過電流検知回路52の非検知状態に相当する。   The output of the setting delay unit 61 is input to the detection state setting unit 62. As shown in FIG. 7, the detection state setting unit 62 includes resistors R29, R30, R31, and R32, a capacitor C20, a comparator E42, and a transistor Q9. The overcurrent flows through the overcurrent detection resistor R22 for a predetermined time or more, and the input from the setting delay unit 61 to the detection state setting unit 62 is switched to H. When the input to the detection state setting unit 62 becomes H, the comparator E42 is turned on, and accordingly the transistor Q9 is also turned on. When the transistor Q9 is turned on, the reference potential of the comparator E42 is lowered by the output of the transistor Q9. Therefore, even if the overcurrent stops and the input to the detection state setting unit 62 becomes L, the comparator E42 and the transistor Q9 Keep on. Thus, the state where the comparator E42 and the transistor Q9 are kept on is the detection state of the overcurrent detection circuit 52, and the state where the comparator E42 and the transistor Q9 are off is the non-detection state of the overcurrent detection circuit 52. Equivalent to.

検知状態設定部62には、リセット回路55からリセット用の信号が入力される。過電流検知回路52が検知状態の時に、このリセット回路55からの信号がLとなると、コンパレータE42がオフに切り替わり、これに伴いトランジスタQ9がオフに切り替わることで、過電流検知回路52は非検知状態となる。すなわち、本実施例では、リセット回路55から入力されるLの信号が、本発明に係るリセット信号に相当する。また、検知状態設定部62のコンパレータE42の出力は出力部OUT1から逆転回路54に入力される。この信号は、検知状態でHとなり非検知状態でLとなるものであり、逆転回路54は、過電流検知回路52の非検知状態への切り替わりを契機に一定時間作動する。また、検知状態設定部62のトランジスタQ9の出力は、ダイオードD4を介して出力部OUT2,OUT3から出力される。このため、過電流検知回路52の検知状態では、ドライバIC50の各制御入力端子の電圧レベルがロック解除パターン(L/L)となり、ドライバIC50のロック状態が解除されるとともに、払出モータ34はストップ状態に制御される。   A reset signal is input from the reset circuit 55 to the detection state setting unit 62. When the signal from the reset circuit 55 becomes L when the overcurrent detection circuit 52 is in the detection state, the comparator E42 is turned off, and the transistor Q9 is turned off accordingly, so that the overcurrent detection circuit 52 is not detected. It becomes a state. That is, in this embodiment, the L signal input from the reset circuit 55 corresponds to the reset signal according to the present invention. Further, the output of the comparator E42 of the detection state setting unit 62 is input to the reverse rotation circuit 54 from the output unit OUT1. This signal becomes H in the detection state and becomes L in the non-detection state, and the reverse rotation circuit 54 operates for a certain period of time when the overcurrent detection circuit 52 switches to the non-detection state. The output of the transistor Q9 of the detection state setting unit 62 is output from the output units OUT2 and OUT3 via the diode D4. Therefore, in the detection state of the overcurrent detection circuit 52, the voltage level of each control input terminal of the driver IC 50 becomes an unlock pattern (L / L), the driver IC 50 is released from the locked state, and the payout motor 34 is stopped. Controlled by the state.

図11は、メダルの払出しが正常終了した場合の、制御回路の作動を示すタイミングチャートである。かかるタイミングチャートでは、払出信号がオフレベル(H)であるT1時点以前は、ホッパー制御基板21の正転回路53、逆転回路54、リセット回路55は、いずれも出力電圧レベルがHであり、制御入力端子の電圧レベルはH/Hとなっている。このため、T1時点以前は、払出モータ34はブレーキ状態に制御される。   FIG. 11 is a timing chart showing the operation of the control circuit when the medal payout is normally completed. In this timing chart, before the time T1 when the payout signal is off level (H), the forward rotation circuit 53, the reverse rotation circuit 54, and the reset circuit 55 of the hopper control board 21 all have the output voltage level H, and the control is performed. The voltage level of the input terminal is H / H. For this reason, before the time T1, the payout motor 34 is controlled to the brake state.

T1の時点で、メイン制御基板14が払出信号をオンレベル(L)に切り替えると、ホッパー制御基板21の正転回路53とリセット回路55の2つ出力部OUT2,OUT3がLに切り替わる。これにより、正転回路53によってドライバIC50の一方の制御入力端子IN1がLとなり、リセット回路55によって他方の制御入力端子IN2がLとなる。すなわち、T1の時点で、制御入力端子の電圧レベルはロック解除パターンとなり、払出モータ34はストップ状態に制御される。   At time T1, when the main control board 14 switches the payout signal to the on level (L), the two output units OUT2 and OUT3 of the normal rotation circuit 53 and the reset circuit 55 of the hopper control board 21 are switched to L. Thereby, one control input terminal IN1 of the driver IC 50 is set to L by the normal rotation circuit 53, and the other control input terminal IN2 is set to L by the reset circuit 55. That is, at the time T1, the voltage level of the control input terminal becomes a lock release pattern, and the payout motor 34 is controlled to the stop state.

T1の時点から、一定時間(遅延時間tC)が経過したT2の時点で、リセット回路55は、1つの出力部OUT1がLに切り替わり、また、他の2つの出力部OUT2,OUT3がHに切り替わる。これにより、ドライバIC50の一方の制御入力端子IN2がHに切り替わり、制御入力端子の電圧レベルが、正転状態を指示する入力パターンL/Hとなることで、払出モータ34は正転状態に制御される。   At the time T2 when a certain time (delay time tC) has elapsed from the time T1, the reset circuit 55 switches one output unit OUT1 to L and the other two output units OUT2 and OUT3 to H. . Thereby, one control input terminal IN2 of the driver IC 50 is switched to H, and the voltage level of the control input terminal becomes the input pattern L / H instructing the normal rotation state, so that the payout motor 34 is controlled to the normal rotation state. Is done.

T3の時点で、メイン制御基板14が所要枚数の払出しを検知すると、メイン制御基板14は、払出信号をオフレベルに切り替える。これにより、ホッパー制御基板21では、正転回路53の出力がHに切り替わり、また、リセット回路55の出力は、出力部OUT1がLを維持したまま、残り2つの出力部OUT2,OUT3がLに切り替わる。そして、これにより、制御入力端子の電圧レベルはロック解除パターン(L/L)となり、払出モータ34はストップ状態に制御される。   At time T3, when the main control board 14 detects the required number of payouts, the main control board 14 switches the payout signal to the off level. As a result, in the hopper control board 21, the output of the normal rotation circuit 53 is switched to H, and the output of the reset circuit 55 is that the output unit OUT1 is maintained at L and the remaining two output units OUT2 and OUT3 are set to L. Switch. As a result, the voltage level of the control input terminal becomes a lock release pattern (L / L), and the payout motor 34 is controlled to the stop state.

T3の時点から、一定時間(遅延時間tC)が経過したT4の時点で、リセット回路55の全ての出力部OUT1,OUT2,OUT3がHに切り替わり、これにより、払出しに係る一連の作動が終了する。すなわち、T4時点以降は、払出信号がオンレベルになるT1時点以前と同様に、制御入力端子はH/Hとなり、払出モータ34はブレーキ状態に制御される。   At time T4 when a certain time (delay time tC) has elapsed from time T3, all the output units OUT1, OUT2, and OUT3 of the reset circuit 55 are switched to H, thereby completing a series of operations related to payout. . That is, after the time point T4, the control input terminal becomes H / H and the payout motor 34 is controlled to the brake state, similarly to the time point T1 before the payout signal becomes the on level.

このように、払出しが正常終了する場合は、所要枚数の払出しによって払出信号がオフレベルに切り替わり、これに伴い、払出モータ34が正転状態から停止状態となる。そして、払出しが正常に行われた場合は、過電流検知回路は非検知状態のままであり、逆転回路54によって払出モータ34が逆転方向に回転することもない。   As described above, when the payout is normally completed, the payout signal is switched to the off level by paying out the required number of sheets, and accordingly, the payout motor 34 is changed from the normal rotation state to the stop state. When the payout is normally performed, the overcurrent detection circuit remains in the non-detection state, and the reverse motor 54 does not rotate the payout motor 34 in the reverse direction.

図12は、メダルの払出し中にメダル詰まりが発生した場合の、制御回路の作動を示すタイミングチャートである。かかるタイミングチャートでは、払出モータ34が正転状態であるT3の時点でメダル詰まりが発生する。T3時点以前の作動は図11の正常時と同じであるため説明を省略する。   FIG. 12 is a timing chart showing the operation of the control circuit when a medal jam occurs during the payout of medals. In this timing chart, medals are clogged at time T3 when the payout motor 34 is in the forward rotation state. Since the operation before time T3 is the same as that in the normal state of FIG.

T3の時点でメダル詰まりが発生すると、払出モータ34が正転方向に回転不能となり、トルクが停動トルクに達することにより払出モータ34に過電流が流れる。そして、この過電流を過電流検知回路52が検知して検知状態となる。検知状態となった過電流検知回路52は、2つの出力部OUT2,OUT3をLにすることで、制御入力端子の電圧レベルをロック状態解除パターン(L/L)として、払出モータ34をストップ状態にする。また、検知状態となった過電流検知回路52は、逆転回路54への出力電圧をHに切り替える。なお、T3の時点で、ドライバIC50は、異常検知回路が過電流を検知することでロック状態となるが、制御入力端子にロック状態解除パターンが入力されることで、かかるロック状態は即座に解除される。   When a token jam occurs at the time T3, the payout motor 34 cannot rotate in the forward rotation direction, and the torque reaches the stalling torque, so that an overcurrent flows through the payout motor 34. Then, the overcurrent detection circuit 52 detects this overcurrent and enters a detection state. The overcurrent detection circuit 52 in the detection state sets the voltage level of the control input terminal to the lock state release pattern (L / L) by setting the two output units OUT2 and OUT3 to L, and the payout motor 34 is stopped. To. In addition, the overcurrent detection circuit 52 that has entered the detection state switches the output voltage to the reverse rotation circuit 54 to H. At time T3, the driver IC 50 is locked when the abnormality detection circuit detects an overcurrent. However, when the lock state release pattern is input to the control input terminal, the lock state is immediately released. Is done.

T4の時点で、払出検知信号がオンとなる間隔が待機時間に達すると、メイン制御基板14がかかる異常を検知して、払出信号をオフレベルに切り替える。これにより、T4の時点で、ホッパー制御基板21では、正転回路53の出力がHに切り替わり、また、リセット回路55の出力は、出力部OUT1がLを維持したまま、残り2つの出力部OUT2,OUT3がLに切り替わる。そして、これにより、制御入力端子の電圧レベルはロック解除パターン(L/L)となり、払出モータ34はストップ状態に制御される。   When the interval at which the payout detection signal is turned on reaches the standby time at time T4, the main control board 14 detects such an abnormality and switches the payout signal to the off level. As a result, at time T4, in the hopper control board 21, the output of the normal rotation circuit 53 is switched to H, and the output of the reset circuit 55 is the remaining two output units OUT2 while the output unit OUT1 maintains L. , OUT3 switches to L. As a result, the voltage level of the control input terminal becomes a lock release pattern (L / L), and the payout motor 34 is controlled to the stop state.

また、T4の時点で、過電流検知回路52は、リセット回路55からの入力電圧がLになることによって検知状態から非検知状態に切り替わる。非検知状態となった過電流検知回路52は、2つの出力部OUT2,OUT3をHに切り替えるとともに、逆転回路54への出力電圧をLに切り替える。   At time T4, the overcurrent detection circuit 52 switches from the detection state to the non-detection state when the input voltage from the reset circuit 55 becomes L. The overcurrent detection circuit 52 in the non-detection state switches the two output units OUT2 and OUT3 to H and switches the output voltage to the reverse rotation circuit 54 to L.

T4の時点から、一定時間(遅延時間tC)が経過したT5の時点で、リセット回路55の全ての出力部OUT1,OUT2,OUT3がHに切り替わる。これにより、制御入力端子の電圧レベルはH/Hとなり、払出モータ34はブレーキ状態に制御される。   At time T5 when a certain time (delay time tC) has elapsed from time T4, all the output units OUT1, OUT2, and OUT3 of the reset circuit 55 are switched to H. As a result, the voltage level of the control input terminal becomes H / H, and the payout motor 34 is controlled to the brake state.

そして、T4の時点から、さらに時間(遅延時間tA)が経過したT6の時点で、逆転回路54の出力がLに切り替わる。これにより、一方の制御入力端子IN2がLに切り替わり、制御入力端子の電圧レベルが、逆転状態を指示する入力パターン(H/L)となって、払出モータ34は逆転状態に制御される。   The output of the reverse rotation circuit 54 is switched to L at time T6 when a further time (delay time tA) has elapsed from time T4. Thereby, one control input terminal IN2 is switched to L, the voltage level of the control input terminal becomes an input pattern (H / L) instructing the reverse rotation state, and the payout motor 34 is controlled to the reverse rotation state.

T6の時点から、一定時間(遅延時間tB)が経過したT7の時点で、逆転回路54の出力がHに切り替わる。これにより、制御入力端子はH/Hとなり、払出モータ34はブレーキ状態に制御される。   The output of the reversing circuit 54 switches to H at a time T7 when a certain time (delay time tB) has elapsed from the time T6. As a result, the control input terminal becomes H / H, and the payout motor 34 is controlled to the brake state.

T7の時点以降であるため、図12には示されていないが、メイン制御基板14は、T4の時点で払出信号をオフレベルに切り替えてから1秒が経過すると、払出信号を再びオンレベルに切り替える。メダル詰まりは、T6〜T7の間に払出モータ34が逆転状態となることで解消されているため、かかる払出信号の切り替わりによって、メダルの払出しが正常に再開される。   Although not shown in FIG. 12 since it is after the time point T7, the main control board 14 sets the payout signal to the on level again after 1 second has elapsed since the payout signal was switched to the off level at the time point T4. Switch. The medal clogging is resolved by the reverse of the payout motor 34 between T6 and T7, so that the payout of medals is resumed normally by switching of the payout signal.

このように、メダルの払出し中にメダル詰まりが発生した場合は、ホッパー制御基板21では、メダル詰まりの発生に伴う過電流によって過電流検知回路52が検知状態となる。そして、メイン制御基板14が、払出しの異常を検知して払出信号をオフレベルに切り替えると、これを契機に過電流検知回路52が検知状態から非検知状態となり、かかる過電流検知回路52の変化を契機として、逆転回路54が払出モータ34を逆転状態に制御することで、メダル詰まりが解消される。   As described above, when a medal clogging occurs during the payout of medals, the overcurrent detection circuit 52 enters a detection state in the hopper control board 21 due to an overcurrent accompanying the occurrence of a medal clogging. When the main control board 14 detects a payout abnormality and switches the payout signal to the off level, the overcurrent detection circuit 52 changes from the detection state to the non-detection state, and the change of the overcurrent detection circuit 52 is triggered. As a trigger, the reverse rotation circuit 54 controls the payout motor 34 to be in the reverse rotation state, so that the medal jam is eliminated.

以上のように、本実施例のスロットマシン1では、メダルの払出中にホッパーユニット20でメダル詰まりが発生した場合、メイン制御基板14が払出動作の異常を検知して払出信号をオフレベルに切り替える。そして、かかる払出信号のオフレベルへの変化を契機に、ホッパー制御基板21が、払出モータ34を逆転状態とすることで、メダル詰まりが解消される。すなわち、本実施例にあっては、遊技場の係員の手動操作で払出モータ34を逆転方向に回転させることなく、メダル詰まりを自動的に解消できる。   As described above, in the slot machine 1 according to the present embodiment, when a clogged token occurs in the hopper unit 20 during the payout of medals, the main control board 14 detects an abnormality in the payout operation and switches the payout signal to the off level. . Then, when the payout signal is changed to the off level, the hopper control board 21 sets the payout motor 34 in the reverse rotation state, so that the medal clogging is eliminated. That is, in this embodiment, the medal clogging can be automatically resolved without rotating the payout motor 34 in the reverse rotation direction by manual operation of a game attendant.

特に、本実施例にあっては、メイン制御基板14からホッパー制御基板21へ送信される払出信号をオンレベルとオフレベルに制御するだけで、ホッパーユニット20に所要枚数のメダルを払い出させることができ、なおかつ、メダル詰まりを解消させることもできるから、メイン制御基板14からホッパー制御基板21への制御信号を増加させることなく、メダル詰まりを自動的に解消させることが可能となる。   In particular, in the present embodiment, the hopper unit 20 is made to pay out the required number of medals simply by controlling the payout signal transmitted from the main control board 14 to the hopper control board 21 to the on level and the off level. In addition, since the medal clogging can be eliminated, the medal clogging can be automatically eliminated without increasing the control signal from the main control board 14 to the hopper control board 21.

また、本実施例では、ホッパー制御基板21は、払出信号がオンレベルである期間中に過電流が検知されたことを条件として、該払出信号のオフレベルへの変化を契機に払出モータを逆転方向に回転させるから、払出モータを逆転方向に回転させる頻度を必要最小限に抑えて、払出モータ34やギアの負担を軽減できるという利点がある。なお、本実施例では、払出モータ34を逆転状態にする前にブレーキ状態に制御しているが、払出モータ34は逆転状態となる以前に、過電流の検知によって停止しているため、ブレーキ状態を経ることなく払出モータ34を逆転状態に制御しても、払出モータ34やギアの負担が増加することはない。   In this embodiment, the hopper control board 21 reverses the payout motor when the payout signal changes to the off level on condition that an overcurrent is detected during the period in which the payout signal is on level. Therefore, there is an advantage that the frequency of rotating the payout motor in the reverse direction can be minimized to reduce the burden on the payout motor 34 and the gear. In this embodiment, the brake motor 34 is controlled to be in the brake state before the reverse motor 34 is in the reverse rotation state. However, since the payout motor 34 is stopped by detecting an overcurrent before the reverse motor is in the reverse rotation state, the brake state Even if the payout motor 34 is controlled in the reverse rotation state without passing through, the burden on the payout motor 34 and the gear does not increase.

また、本実施例では、逆転回路54が払出モータ34を逆転状態にするよう制御入力端子の電圧レベルを制御する前に、リセット回路55によって制御入力端子の電圧レベルがロック解除パターンに一定時間制御されるため、メダル詰まりの発生時にドライバIC50がロック状態となったとしても、逆転回路54が作動する前にロック状態を解除して、メダル詰まりを解消することができる。   Further, in this embodiment, before the reverse rotation circuit 54 controls the voltage level of the control input terminal so as to put the dispensing motor 34 in the reverse rotation state, the reset circuit 55 controls the voltage level of the control input terminal to the unlock pattern for a certain period of time. Therefore, even if the driver IC 50 is locked when a token jam occurs, the locked state can be released before the reverse rotation circuit 54 operates to eliminate the token jam.

また、本実施例では、ドライバ制御回路51は、払出信号がオフレベルに変化した時に、遅延回路63(逆転遅延回路)によって、逆転回路54が制御入力端子の電圧レベルを制御するのを遅延させるため、払出モータ34を逆転状態にする前に、払出モータ34の正転方向の回転を停止または減速させて、払出モータ34やギアの負担を軽減できるという利点がある。   In this embodiment, the driver control circuit 51 delays the reverse rotation circuit 54 from controlling the voltage level of the control input terminal by the delay circuit 63 (reverse rotation delay circuit) when the payout signal changes to the off level. Therefore, there is an advantage that the burden on the payout motor 34 and the gear can be reduced by stopping or decelerating the rotation of the payout motor 34 in the forward rotation direction before the payout motor 34 is set in the reverse rotation state.

また、本実施例では、メイン制御基板14は、異常の検知によって払出信号をオフレベルに切り替えた後、一定時間経過後に、払出信号を再びオンレベルに切り替えて、払出動作を再開させるため、単にメダル詰まりを自動で解消するだけでなく、遊技場の係員の手を煩わせることなく、メダル詰まりによって中断した払出動作を完了して、遊技を続行することが可能となる。   Further, in the present embodiment, the main control board 14 simply switches the payout signal to the on level after a certain period of time after switching the payout signal to the off level due to abnormality detection, and restarts the payout operation. In addition to automatically eliminating clogged medals, the payout operation interrupted by clogged medals can be completed and the game can be continued without bothering the staff of the game hall.

実施例1では、過電流が検知されることを条件として、払出信号のオフレベルへの変化を契機に、払出モータ34を逆転方向に回転させるのに対し、本実施例では、払出信号がオフレベルに変化すると、無条件で、払出モータを逆転方向に回転させる。なお、本実施例は、ホッパー制御基板以外の構成は実施例1と共通しており、ホッパー制御基板の一部の構成も実施例1と共通している。このため、以下の説明では、実施例1と共通する構成については、本文中及び図中で共通の符号を使用して詳細な説明を省略する。   In the first embodiment, on the condition that an overcurrent is detected, the payout motor 34 is rotated in the reverse direction in response to the change of the payout signal to the off level, whereas in this embodiment, the payout signal is turned off. When the level changes, the dispensing motor is rotated in the reverse direction unconditionally. In this embodiment, the configuration other than the hopper control board is the same as that of the first embodiment, and a part of the configuration of the hopper control board is also the same as that of the first embodiment. For this reason, in the following description, about the structure which is common in Example 1, the detailed description is abbreviate | omitted using a common code | symbol in a text and a figure.

図13は、本実施例のホッパー制御基板21aの回路図である。本実施例のホッパー制御基板21aは、ドライバIC50と、該ドライバIC50を制御するドライバ制御回路51aとで構成される。ドライバIC50は、実施例1と同じものである。また、本実施例のホッパー制御基板21aには、過電流検知回路は配設されていない。   FIG. 13 is a circuit diagram of the hopper control board 21a of the present embodiment. The hopper control board 21a of the present embodiment includes a driver IC 50 and a driver control circuit 51a that controls the driver IC 50. The driver IC 50 is the same as that in the first embodiment. Further, the hopper control board 21a of this embodiment is not provided with an overcurrent detection circuit.

図13に示すように、ドライバ制御回路51aは、ドライバIC50の制御入力端子IN1,IN2と直接接続されており、メイン制御基板14から入力される払出信号に応じて、制御入力端子への電圧レベルを制御することで、払出モータ34に所要の動作をさせるものである。ドライバ制御回路51aは、ドライバIC50の制御入力端子との接続部分にプルアップ抵抗R16,R19を備えており、通常は、かかるプルアップ抵抗R16,R19によって、制御入力端子の電圧レベルはH/Hに制御される。また、ドライバ制御回路51aは、正転回路53と、逆転回路54aと、第一リセット回路55aと、第二リセット回路55bとを備えており、後述するように、制御入力端子への電圧レベルは、これらの回路53,54a,55a,55bによってHからLに切り替えられる。   As shown in FIG. 13, the driver control circuit 51a is directly connected to the control input terminals IN1 and IN2 of the driver IC 50, and the voltage level to the control input terminal is determined according to the payout signal input from the main control board 14. By controlling this, the payout motor 34 is caused to perform a required operation. The driver control circuit 51a includes pull-up resistors R16 and R19 at the connection portion with the control input terminal of the driver IC 50. Normally, the voltage level of the control input terminal is H / H by the pull-up resistors R16 and R19. Controlled. The driver control circuit 51a includes a forward rotation circuit 53, a reverse rotation circuit 54a, a first reset circuit 55a, and a second reset circuit 55b. As described later, the voltage level to the control input terminal is as follows. These circuits 53, 54a, 55a and 55b are switched from H to L.

正転回路53は、実施例1の正転回路53と同構成のものである。すなわち、図13に示すように、正転回路53の入力部INには払出信号が入力され、正転回路53の出力部OUTはドライバIC50の片側の制御入力端子IN1と接続される。そして、正転回路53は、払出信号がオンレベルの時に、トランジスタQ2がオンとなることで、制御入力端子IN1を短絡してLに切り替え、これにより、ドライバIC50が払出モータ34を正転状態にするよう制御する。   The normal rotation circuit 53 has the same configuration as the normal rotation circuit 53 of the first embodiment. That is, as shown in FIG. 13, a payout signal is input to the input part IN of the normal rotation circuit 53, and the output part OUT of the normal rotation circuit 53 is connected to the control input terminal IN1 on one side of the driver IC 50. Then, when the payout signal is on level, the normal rotation circuit 53 turns on the transistor Q2 so that the control input terminal IN1 is short-circuited and switched to L, whereby the driver IC 50 sets the payout motor 34 in the normal rotation state. Control to

逆転回路54aは、払出モータ34を逆転状態にするための回路である。図13に示すように、逆転回路54aの入力部INには、反転回路E12、トランジスタQ3、及び遅延回路70を介して払出信号が入力される。遅延回路70は、抵抗R9,R10とコンデンサC13とで構成されるものであり、逆転回路54aへの入力を遅延時間tDだけ遅延させる。この遅延回路70は、本発明に係る逆転遅延回路に相当するものである。一方、逆転回路54aの一方の出力部OUT1はドライバIC50の片側の制御入力端子IN2と接続され、他方の出力部OUT2は、第二リセット回路55bの入力部INと接続される。逆転回路54aは、入力電圧レベルがLからHに切り替わると、出力電圧レベルを一定時間Lに切り替えることで、ドライバIC50が払出モータ34を逆転状態にするよう制御する。   The reverse rotation circuit 54a is a circuit for setting the payout motor 34 in a reverse rotation state. As shown in FIG. 13, a payout signal is input to the input section IN of the reversing circuit 54a through the inverting circuit E12, the transistor Q3, and the delay circuit 70. The delay circuit 70 includes resistors R9 and R10 and a capacitor C13, and delays the input to the reverse rotation circuit 54a by a delay time tD. The delay circuit 70 corresponds to a reverse delay circuit according to the present invention. On the other hand, one output part OUT1 of the reversing circuit 54a is connected to the control input terminal IN2 on one side of the driver IC 50, and the other output part OUT2 is connected to the input part IN of the second reset circuit 55b. When the input voltage level is switched from L to H, the reverse rotation circuit 54a controls the driver IC 50 to place the payout motor 34 in the reverse rotation state by switching the output voltage level to L for a certain time.

具体的には、逆転回路54aは、図13に示すように、反転回路E13と、ワンショット回路71と、反転回路E25と、抵抗R15と、トランジスタQ10とを接続してなるものである。逆転回路54aの入力部INへの入力は、反転回路E13を介してワンショット回路71に入力される。ワンショット回路71は、2つに分岐させた入力信号を夫々NAND回路E22に入力して、該NAND回路E22の出力信号を出力するものである。ここで、分岐させた一方の入力信号は、抵抗R12と、トランジスタQ4と、遅延回路72と、反転回路E15とを介してNAND回路E22に入力される。遅延回路72は、抵抗R13と、コンデンサC14とにより構成されるものであり、NAND回路E22への入力信号を遅延時間tEだけ遅延させる。また、分岐させた他方の入力信号は、一方の入力信号と相反する電圧レベルとなるように、反転回路E14を介してNAND回路E22に入力される。かかるワンショット回路71は、入力信号がHからLに切り替わった時に、遅延回路72の遅延時間tEの期間だけ、NAND回路E22への入力電圧が両方ともHとなってNAND回路E22がオフになり、出力信号がLとなる。そして、ワンショット回路71の出力は、反転回路E25、抵抗R15、トランジスタQ10を介して、一方の出力部OUT1から制御入力端子IN2へ出力される。また、ワンショット回路71の出力は、他方の出力部OUT2から第二リセット回路55bに直接出力される。   Specifically, as shown in FIG. 13, the reversing circuit 54a is formed by connecting an inverting circuit E13, a one-shot circuit 71, an inverting circuit E25, a resistor R15, and a transistor Q10. The input to the input section IN of the reverse rotation circuit 54a is input to the one-shot circuit 71 via the reverse circuit E13. The one-shot circuit 71 inputs an input signal branched into two to the NAND circuit E22 and outputs an output signal of the NAND circuit E22. Here, one of the branched input signals is input to the NAND circuit E22 via the resistor R12, the transistor Q4, the delay circuit 72, and the inverting circuit E15. The delay circuit 72 includes a resistor R13 and a capacitor C14, and delays an input signal to the NAND circuit E22 by a delay time tE. The other branched input signal is input to the NAND circuit E22 via the inverting circuit E14 so that the voltage level is opposite to that of the one input signal. In the one-shot circuit 71, when the input signal is switched from H to L, both input voltages to the NAND circuit E22 become H and the NAND circuit E22 is turned off only during the delay time tE of the delay circuit 72. , The output signal becomes L. The output of the one-shot circuit 71 is output from one output section OUT1 to the control input terminal IN2 via the inverting circuit E25, the resistor R15, and the transistor Q10. The output of the one-shot circuit 71 is directly output from the other output unit OUT2 to the second reset circuit 55b.

かかる逆転回路54aによれば、入力電圧レベルがLからHに切り替わると、ワンショット回路65の出力が、遅延時間tEだけLに切り替わることで、遅延時間tEの間、逆転回路54aの出力部OUT1,OUT2の電圧レベルがLになる。   According to the reversing circuit 54a, when the input voltage level is switched from L to H, the output of the one-shot circuit 65 is switched to L for the delay time tE, so that the output section OUT1 of the reversing circuit 54a during the delay time tE. , OUT2 becomes L level.

第一リセット回路55aは、払出信号がオンレベルに変化した直後に制御入力端子IN2を一定時間Lにすることで、正転回路53と協調して、制御入力端子の電圧レベルをロック解除パターン(L/L)にする回路である。図13に示すように、第一リセット回路55aの入力部INには払出信号が入力される。また、第一リセット回路55aの出力部OUTは、ドライバIC50の一方の制御入力端子IN2に接続される。   The first reset circuit 55a sets the control input terminal IN2 to L for a certain time L immediately after the payout signal changes to the on level, thereby coordinating with the normal rotation circuit 53 to set the voltage level of the control input terminal to the unlock pattern ( L / L). As shown in FIG. 13, a payout signal is input to the input section IN of the first reset circuit 55a. The output part OUT of the first reset circuit 55a is connected to one control input terminal IN2 of the driver IC 50.

図13に示すように、第一リセット回路55aに入力される払出信号は、反転回路E12を介して、ワンショット回路73に入力する。ワンショット回路73は、2つに分岐させた入力信号を夫々NAND回路E21に入力して、該NAND回路E21の出力信号を出力するものである。ここで、分岐させた一方の入力信号は、そのままNAND回路E21に入力され、分岐させた他方の入力信号は、一方の入力信号と相反する電圧レベルとなるように、トランジスタQ3と、上述の遅延回路70を介してNAND回路E21に入力される。かかるワンショット回路73は、入力信号がLからHに切り替わった時に、遅延回路70の遅延時間tDの間だけ、NAND回路E21への入力電圧が両方ともHとなってNAND回路E21がオフになり、出力信号がLとなる。そして、かかるワンショット回路73の出力は、トランジスタQ5,Q6を介して出力部OUTから出力される。   As shown in FIG. 13, the payout signal input to the first reset circuit 55a is input to the one-shot circuit 73 via the inverting circuit E12. The one-shot circuit 73 inputs an input signal branched into two to the NAND circuit E21 and outputs an output signal of the NAND circuit E21. Here, one of the branched input signals is input to the NAND circuit E21 as it is, and the other branched input signal has a voltage level opposite to that of the one input signal, so that the transistor Q3 and the above-described delay are provided. The signal is input to the NAND circuit E21 through the circuit 70. In the one-shot circuit 73, when the input signal is switched from L to H, both input voltages to the NAND circuit E21 become H and the NAND circuit E21 is turned off only during the delay time tD of the delay circuit 70. , The output signal becomes L. The output of the one-shot circuit 73 is output from the output unit OUT via the transistors Q5 and Q6.

すなわち、かかる第一リセット回路55aによれば、払出信号がオフレベルからオンレベルに切り替わると、ワンショット回路73の出力が遅延時間tDだけLに切り替わり、これにより、ドライバIC50の制御入力端子IN2の電圧レベルが遅延時間tDだけLに切り替わる。   That is, according to the first reset circuit 55a, when the payout signal is switched from the off level to the on level, the output of the one-shot circuit 73 is switched to L for the delay time tD, whereby the control input terminal IN2 of the driver IC 50 is switched. The voltage level is switched to L for the delay time tD.

第二リセット回路55bは、払出信号がオフレベルに変化した直後に制御入力端子IN1を一定時間Lにすることで、逆転回路54aと協調して、制御入力端子の電圧レベルをロック解除パターン(L/L)にするための回路である。すなわち、本実施例では、この第二リセット回路55bと逆転回路54aによって、本発明に係るロック状態解除回路が構成される。図13に示すように、第二リセット回路55bの入力部INには、逆転回路54aの出力が入力される。また、第二リセット回路55bの出力部OUTは、ドライバIC50の一方の制御入力端子IN1に接続される。   The second reset circuit 55b sets the control input terminal IN1 to L for a predetermined time L immediately after the payout signal changes to the off level, so that the voltage level of the control input terminal is set to the unlock pattern (L / L). That is, in this embodiment, the second reset circuit 55b and the reverse rotation circuit 54a constitute a lock state release circuit according to the present invention. As shown in FIG. 13, the output of the reverse rotation circuit 54a is input to the input section IN of the second reset circuit 55b. The output part OUT of the second reset circuit 55b is connected to one control input terminal IN1 of the driver IC 50.

図13に示すように、第二リセット回路55bに入力される信号は、ワンショット回路74に入力する。ワンショット回路74は、2つに分岐させた入力信号の一方を、遅延回路75を介してNAND回路E24に入力させ、分岐させた他方の入力信号を、反転回路E23を介してNAND回路E24に入力させてなるものである。遅延回路75は、抵抗R14とコンデンサC15とで構成され、NAND回路E24への入力信号を遅延時間tFだけ遅延させるものである。かかるワンショット回路74は、入力信号がLに切り替わった時に、遅延回路75の遅延時間tFの間だけ、NAND回路E24への入力電圧が両方ともHとなってNAND回路E24がオフになり、出力信号がLとなる。そして、かかるワンショット回路74の出力は、反転回路E16とトランジスタQ8を介して出力部OUTから出力される。   As shown in FIG. 13, the signal input to the second reset circuit 55 b is input to the one-shot circuit 74. The one-shot circuit 74 inputs one of the two branched input signals to the NAND circuit E24 via the delay circuit 75, and sends the other branched input signal to the NAND circuit E24 via the inverting circuit E23. It is what you enter. The delay circuit 75 includes a resistor R14 and a capacitor C15, and delays an input signal to the NAND circuit E24 by a delay time tF. In the one-shot circuit 74, when the input signal is switched to L, both the input voltages to the NAND circuit E24 become H and the NAND circuit E24 is turned off for the delay time tF of the delay circuit 75, and the NAND circuit E24 is turned off. The signal becomes L. The output of the one-shot circuit 74 is output from the output unit OUT via the inverting circuit E16 and the transistor Q8.

すなわち、かかる第二リセット回路55bは、逆転回路54aからの入力がLに切り替わると、ワンショット回路74の出力が遅延回路75の遅延時間tFだけLに切り替わり、これにより、ドライバIC50の制御入力端子IN1の電圧レベルが遅延時間tFだけLになる。なお、本実施例では、第二リセット回路55bの出力がLとなる期間(遅延時間tF)が、逆転回路54aの出力がLとなる期間(遅延時間tE)よりも短くなるよう設定される。   That is, in the second reset circuit 55b, when the input from the reversing circuit 54a is switched to L, the output of the one-shot circuit 74 is switched to L for the delay time tF of the delay circuit 75, whereby the control input terminal of the driver IC 50 The voltage level of IN1 becomes L for the delay time tF. In this embodiment, the period during which the output of the second reset circuit 55b is L (delay time tF) is set to be shorter than the period during which the output of the reverse rotation circuit 54a is L (delay time tE).

図14は、本実施例にあって、メダルの払出しが正常終了した場合の、制御回路の作動を示すタイミングチャートである。   FIG. 14 is a timing chart showing the operation of the control circuit in the present embodiment when the medal payout is normally completed.

かかるタイミングチャートでは、払出信号がオフレベルであるT1時点以前は、ホッパー制御基板21aの正転回路53、逆転回路54、第一リセット回路55a及び第二リセット回路55bは、出力電圧がHであり、制御入力端子の電圧レベルはH/Hとなっている。このため、T1時点以前は、払出モータ34はブレーキ状態に制御される。   In this timing chart, the output voltage of the forward rotation circuit 53, the reverse rotation circuit 54, the first reset circuit 55a, and the second reset circuit 55b of the hopper control board 21a is H before the time point T1 when the payout signal is off level. The voltage level of the control input terminal is H / H. For this reason, before the time T1, the payout motor 34 is controlled to the brake state.

T1の時点で、メイン制御基板14が払出信号をオンレベル(L)に切り替えると、ホッパー制御基板21aでは、正転回路53と第一リセット回路55aの出力部OUTの電圧レベルがLに切り替わる。これにより、正転回路53によってドライバIC50の一方の制御入力端子IN1がLとなり、また、第一リセット回路55aによって他方の制御入力端子IN2がLとなる。すなわち、T1の時点で、制御入力端子の電圧レベルはロック解除パターンとなり、払出モータ34はストップ状態に制御される。   When the main control board 14 switches the payout signal to the on level (L) at time T1, the voltage level of the output part OUT of the normal rotation circuit 53 and the first reset circuit 55a is switched to L in the hopper control board 21a. Thereby, one control input terminal IN1 of the driver IC 50 becomes L by the normal rotation circuit 53, and the other control input terminal IN2 becomes L by the first reset circuit 55a. That is, at the time T1, the voltage level of the control input terminal becomes a lock release pattern, and the payout motor 34 is controlled to the stop state.

T1の時点から、一定時間(遅延時間tD)が経過したT2の時点で、第一リセット回路55aの出力部OUTの電圧レベルがHに切り替わる。これにより、一方の制御入力端子IN2がHに切り替わり、制御入力端子の電圧レベルが、正転状態を指示する入力パターン(L/H)となって、払出モータ34は正転状態に制御される。   The voltage level of the output part OUT of the first reset circuit 55a is switched to H at time T2 when a certain time (delay time tD) has elapsed from time T1. Thereby, one control input terminal IN2 is switched to H, the voltage level of the control input terminal becomes an input pattern (L / H) instructing the normal rotation state, and the dispensing motor 34 is controlled to the normal rotation state. .

T3の時点で、メイン制御基板14が所要枚数の払出しを検知すると、メイン制御基板14は、払出信号をオフレベルに切り替える。これにより、ホッパー制御基板21aでは、正転回路53の出力がHに切り替わり、制御入力端子の電圧レベルがH/Hとなることで、払出モータ34はブレーキ状態に制御される。   At time T3, when the main control board 14 detects the required number of payouts, the main control board 14 switches the payout signal to the off level. Thereby, in the hopper control board 21a, the output of the normal rotation circuit 53 is switched to H, and the voltage level of the control input terminal becomes H / H, whereby the payout motor 34 is controlled to the brake state.

T3の時点から、一定時間(遅延時間tD)が経過したT4の時点で、逆転回路54の入力部INの電圧レベルがHに切り替わり、これにより、逆転回路54aの出力がLに切り替わる。また、この逆転回路54の出力変化を契機として、第二リセット回路55bの出力もLに切り替わる。このため、T4の時点で、制御入力端子の電圧レベルはロック解除パターン(L/L)となり、払出モータ34はストップ状態に制御される。   At a time point T4 when a certain time (delay time tD) has elapsed from the time point T3, the voltage level of the input part IN of the reverse rotation circuit 54 is switched to H, whereby the output of the reverse rotation circuit 54a is switched to L. The output of the second reset circuit 55b is also switched to L when the output change of the reverse rotation circuit 54 is triggered. For this reason, at time T4, the voltage level of the control input terminal becomes the lock release pattern (L / L), and the payout motor 34 is controlled to the stop state.

そして、T4の時点から、一定時間(遅延時間tF)が経過したT5の時点で、第二リセット回路55bの出力がHに切り替わる。これにより、一方の制御入力端子IN1がHに切り替わり、制御入力端子の電圧レベルが、逆転状態を指示する入力パターン(H/L)となり、払出モータ34は逆転状態に制御される。   Then, the output of the second reset circuit 55b is switched to H at a time T5 when a certain time (delay time tF) has elapsed from the time T4. Thereby, one control input terminal IN1 is switched to H, the voltage level of the control input terminal becomes an input pattern (H / L) instructing the reverse rotation state, and the payout motor 34 is controlled to the reverse rotation state.

T4の時点から、さらに時間(遅延時間tE)が経過したT6の時点で、逆転回路54aの出力がHに切り替わり、これにより、払出しに係る一連の作動が終了する。すなわち、T4時点以降は、払出信号がオンレベルになるT1時点以前と同様に、制御入力端子の電圧レベルがH/Hとなり、払出モータ34はブレーキ状態に制御される。   At time T6 when a further time (delay time tE) elapses from time T4, the output of the reverse rotation circuit 54a is switched to H, thereby ending a series of operations related to payout. That is, after time T4, the voltage level of the control input terminal becomes H / H, and the payout motor 34 is controlled to the brake state, as before time T1 when the payout signal becomes the on level.

図15は、メダルの払出し中にメダル詰まりが発生した場合の、制御回路の作動を示すタイミングチャートである。かかるタイミングチャートでは、払出モータ34が正転状態であるT3の時点でメダル詰まりが発生する。T3時点以前の作動は図15の正常時と同じであるため、説明を省略する。   FIG. 15 is a timing chart showing the operation of the control circuit when a medal jam occurs during the payout of medals. In this timing chart, medals are clogged at time T3 when the payout motor 34 is in the forward rotation state. Since the operation before time T3 is the same as that in the normal state of FIG.

T3の時点でメダル詰まりが発生すると、払出モータ34が正転方向に回転不能となり、トルクが停動トルクに達することにより払出モータ34に過電流が流れる。そして、この過電流が、ドライバIC50の異常検知回路で検知されることによりドライバIC50はロック状態になる。このため、T3の時点で、ドライバIC50の出力電圧は、制御入力端子の電圧レベルに関わらずOFFになり、払出モータ34はストップ状態となる。   When a token jam occurs at the time T3, the payout motor 34 cannot rotate in the forward rotation direction, and the torque reaches the stalling torque, so that an overcurrent flows through the payout motor 34. The overcurrent is detected by the abnormality detection circuit of the driver IC 50, so that the driver IC 50 is locked. Therefore, at time T3, the output voltage of the driver IC 50 is turned off regardless of the voltage level of the control input terminal, and the payout motor 34 is stopped.

T4の時点で、払出検知信号がオンとなる間隔が待機時間に達すると、メイン制御基板14がかかる異常を検知して、払出信号をオフレベルに切り替える。これにより、T4の時点でホッパー制御基板21aは、正転回路53の出力がHに切り替わり、制御入力端子の電圧レベルはH/Hに切り替わる。しかし、かかる時点では、ドライバIC50はロック状態であるため、制御入力端子の電圧レベルが変化しても、ドライバIC50の出力は変化せず、払出モータ34はストップ状態に制御される。   When the interval at which the payout detection signal is turned on reaches the standby time at time T4, the main control board 14 detects such an abnormality and switches the payout signal to the off level. Thereby, at time T4, the hopper control board 21a switches the output of the normal rotation circuit 53 to H, and the voltage level of the control input terminal switches to H / H. However, since the driver IC 50 is in the locked state at such time, even if the voltage level of the control input terminal changes, the output of the driver IC 50 does not change, and the payout motor 34 is controlled to the stop state.

T4の時点から、一定時間(遅延時間tD)が経過したT5の時点で、逆転回路54の入力部INの電圧レベルがHに切り替わり、これにより、逆転回路54a及び第二リセット回路55bの出力がLに切り替わる。このため、T5の時点で、制御入力端子の電圧レベルはロック解除パターン(L/L)となり、ドライバIC50のロック状態が解除される。そして、ドライバIC50は、制御入力端子の電圧レベル(L/L)にしたがって、払出モータ34をストップ状態に制御する。   At a time point T5 when a certain time (delay time tD) has elapsed from the time point T4, the voltage level of the input section IN of the reverse rotation circuit 54 is switched to H, whereby the outputs of the reverse rotation circuit 54a and the second reset circuit 55b are changed. Switch to L. For this reason, at time T5, the voltage level of the control input terminal becomes the unlock pattern (L / L), and the driver IC 50 is unlocked. Then, the driver IC 50 controls the dispensing motor 34 to the stop state according to the voltage level (L / L) of the control input terminal.

そして、T5の時点から、一定時間(遅延時間tF)が経過したT6の時点で、第二リセット回路55bの出力がHに切り替わる。これにより、一方の制御入力端子IN1がHに切り替わり、制御入力端子の電圧レベルが、逆転状態を指示する入力パターン(H/L)となって、払出モータ34は逆転状態に制御される。そして、かかる逆転状態によってメダル詰まりが解消される。   Then, the output of the second reset circuit 55b is switched to H at a time T6 when a certain time (delay time tF) has elapsed from the time T5. Thereby, one control input terminal IN1 is switched to H, the voltage level of the control input terminal becomes an input pattern (H / L) instructing the reverse rotation state, and the dispensing motor 34 is controlled to the reverse rotation state. The medal clogging is resolved by the reverse state.

T5の時点から、さらに時間(遅延時間tE)が経過したT7の時点で、逆転回路54aの出力がHに切り替わる。これにより、制御入力端子の電圧レベルはH/Hとなり、払出モータ34はブレーキ状態に制御される。   The output of the reversing circuit 54a is switched to H at the time T7 when the time (delay time tE) further elapses from the time T5. As a result, the voltage level of the control input terminal becomes H / H, and the payout motor 34 is controlled to the brake state.

T7の時点以降であるため、図15には示されていないが、メイン制御基板14は、T4の時点で、払出信号をオフレベルに切り替えてから1秒が経過すると、払出信号をオンレベルに切り替える。メダル詰まりは、T6〜T7の間に払出モータ34が逆転状態となることで解消されているため、かかる払出信号の切り替わりによって、メダルの払出しが正常に再開される。   Although not shown in FIG. 15 since it is after the time point T7, the main control board 14 sets the payout signal to the on level when one second has elapsed after switching the payout signal to the off level at the time point T4. Switch. The medal clogging is resolved by the reverse of the payout motor 34 between T6 and T7, so that the payout of medals is resumed normally by switching of the payout signal.

このように、本実施例では、メダル詰まりが発生したか否かにかかわらず、払出信号がオフレベルに変化すると、無条件に、払出モータ34が一定時間逆転状態に制御される。本実施例は、過電流検知回路等を省略できる分だけ、実施例1に比べて、ホッパー制御基板21aの回路構成を簡素化できるという利点がある。   As described above, in this embodiment, regardless of whether or not a medal jam has occurred, when the payout signal changes to the off level, the payout motor 34 is unconditionally controlled in the reverse state for a certain time. This embodiment has an advantage that the circuit configuration of the hopper control board 21a can be simplified as compared with the first embodiment, as much as the overcurrent detection circuit and the like can be omitted.

また、本実施例にあっては、払出信号がオンレベルからオフレベルに変化すると、まず、逆転回路54aと第二リセット回路55bの協調によって制御入力端子の電圧レベルがロック解除パターンに一定時間制御され、しかる後に、逆転回路54aが、払出モータ34を逆転状態にするよう制御入力端子の電圧レベルを制御する。したがって、本実施例にあっては、メダル詰まりの発生時にドライバIC50がロック状態となった場合でも、払出モータ34を確実に逆転状態にして、メダル詰まりを解消できる。   In this embodiment, when the payout signal changes from the on level to the off level, first, the voltage level of the control input terminal is controlled to a lock release pattern for a certain time by the cooperation of the reverse rotation circuit 54a and the second reset circuit 55b. Thereafter, the reverse rotation circuit 54a controls the voltage level of the control input terminal so as to put the dispensing motor 34 in the reverse rotation state. Therefore, in this embodiment, even when the driver IC 50 is in a locked state when a medal jam occurs, the payout motor 34 can be reliably reversed to eliminate the medal jam.

また、本実施例にあっては、ドライバ制御回路51aは、払出信号がオフレベルに変化した時に、逆転回路54が制御入力端子の電圧レベルを制御するタイミングが、遅延回路70(逆転遅延回路)によって遅延されるため、払出モータ34を逆転状態にする前に、払出モータ34の正転方向の回転を停止または減速させることで、払出モータ34やギアの負担を軽減できるという利点がある。   In this embodiment, the driver control circuit 51a determines that the timing at which the reverse circuit 54 controls the voltage level of the control input terminal when the payout signal changes to the off level is the delay circuit 70 (reverse delay circuit). Therefore, there is an advantage that the burden on the payout motor 34 and the gear can be reduced by stopping or decelerating the rotation of the payout motor 34 in the forward rotation direction before the payout motor 34 is set in the reverse rotation state.

なお、本発明のスロットマシンは、上記実施例の形態に限らず本発明の要旨を逸脱しない範囲内において種々変更を加えることができる。例えば、上記実施例にあって、払出モータは直流モータで構成されているが、払出モータはステッピングモータや交流モータで構成することもできる。   The slot machine of the present invention is not limited to the embodiment described above, and various modifications can be made without departing from the spirit of the present invention. For example, in the above embodiment, the payout motor is a DC motor, but the payout motor may be a stepping motor or an AC motor.

また、上記実施例では、払出モータ34の逆転方向への回転によってメダル詰まりが解消されると、メイン制御基板14が払出信号をオンレベルに切り替えて払出動作を再開するよう構成されているが、本発明では、メダル詰まりが解消しても払出動作を再開せず、リセットボタンが操作されるまで待機するようにしてもよい。   In the above embodiment, the main control board 14 is configured to restart the payout operation by switching the payout signal to the on level when the clogging of the medals is resolved by the rotation of the payout motor 34 in the reverse direction. In the present invention, even if the clogging of medals is resolved, the payout operation may not be resumed, but may wait until the reset button is operated.

また、上記実施例では、払出モータ34の逆転状態は一定時間で終了するよう構成されているが、本発明では、リセットボタンが操作されるまで、払出モータの逆転状態を継続するようにしてもよい。   In the above embodiment, the reverse rotation state of the payout motor 34 is configured to end in a fixed time. However, in the present invention, the reverse rotation state of the payout motor may be continued until the reset button is operated. Good.

1 スロットマシン
14 メイン制御基板(遊技制御装置)
16 信号線
20 ホッパーユニット
21,21a ホッパー制御基板(ホッパー制御装置)
22 メダル払出口
23 メダル受皿
24 メダル通路
30 ホッパー本体
31 ホッパータンク
32 ベース体
33 ローター
34 払出モータ
36 収容孔
37 メダル送出部
38 メダルキッカー
39 メダルカウントセンサ
40 メイン用マイクロコンピュータ
50 ドライバIC(モータ駆動回路)
51,51a ドライバ制御回路
52 過電流検知回路
53 正転回路
54,54a 逆転回路
55 リセット回路(検知状態解除回路,ロック状態解除回路)
55a 第一リセット回路
55b 第二リセット回路
63 遅延回路(逆転遅延回路)
70 遅延回路(逆転遅延回路)
P メダル
1 Slot machine 14 Main control board (game control device)
16 Signal line 20 Hopper unit 21, 21a Hopper control board (hopper control device)
22 medal payout opening 23 medal tray 24 medal passage 30 hopper main body 31 hopper tank 32 base body 33 rotor 34 payout motor 36 receiving hole 37 medal sending part 38 medal kicker 39 medal count sensor 40 main microcomputer 50 driver IC (motor drive circuit) )
51, 51a Driver control circuit 52 Overcurrent detection circuit 53 Forward rotation circuit 54, 54a Reverse rotation circuit 55 Reset circuit (detection state release circuit, lock state release circuit)
55a First reset circuit 55b Second reset circuit 63 Delay circuit (reverse rotation delay circuit)
70 Delay circuit (Reverse delay circuit)
P medal

Claims (5)

メダルを貯留するホッパータンクと、正転方向に回転することで前記ホッパータンク内のメダルを一枚ずつ払い出す払出モータとを具備するホッパーユニットと、
前記払出モータの駆動制御を行うホッパー制御装置と、
オンレベル又はオフレベルの電圧レベルに制御される払出信号を前記ホッパー制御装置に出力する遊技制御装置と
を備えるスロットマシンにおいて、
前記ホッパー制御装置は、前記払出信号がオンレベルである時に、前記払出モータを前記正転方向に回転させるものであり、
前記遊技制御装置は、前記ホッパーユニットでのメダル詰まりによって生じる異常を検知する払出異常検知手段を備え、該払出異常検知手段が、前記払出信号がオンレベルである期間中に前記異常を検知した場合は、該払出信号をオフレベルに切り替えるものであり、
前記ホッパー制御装置は、
前記払出モータに規定電流値を上回る過電流が流れたのを検知する過電流検知回路と、
前記払出モータに接続される出力端子と、複数の制御入力端子とを備えてなり、該制御入力端子に入力される電圧レベルに応じて、前記払出モータを、前記正転方向に回転する正転状態と、前記逆転方向に回転する逆転状態と、回転停止する停止状態とに制御するモータ駆動回路と、
前記遊技制御装置からの前記払出信号に基づいて、前記モータ駆動回路の前記制御入力端子に入力する電圧レベルを制御するドライバ制御回路とを備えており、
前記過電流検知回路は、過電流の検知によって非検知状態から検知状態となり、リセット信号が入力されるまで該検知状態を維持するものであり、
前記ドライバ制御回路は、
前記払出信号がオンレベルからオフレベルに変化すると前記過電流検知回路に前記リセット信号を出力する検知状態解除回路と、
前記過電流検知回路が、前記検知状態から前記非検知状態になるのを契機に、前記モータ駆動回路が前記払出モータを前記逆転状態にするよう前記制御入力端子の電圧レベルを制御する逆転回路とを備えることを特徴とするスロットマシン。
A hopper unit comprising: a hopper tank that stores medals; and a payout motor that pays out medals in the hopper tank one by one by rotating in the forward direction.
A hopper control device for controlling the driving of the dispensing motor;
In a slot machine comprising: a game control device that outputs a payout signal controlled to an on-level or off-level voltage level to the hopper control device;
The hopper control device rotates the payout motor in the forward rotation direction when the payout signal is on level.
The game control device includes a payout abnormality detecting unit that detects an abnormality caused by clogging of medals in the hopper unit, and the payout abnormality detecting unit detects the abnormality during a period in which the payout signal is on level. Is to switch the payout signal to an off level,
The hopper control device
An overcurrent detection circuit for detecting an overcurrent that exceeds a specified current value flowing through the dispensing motor;
An output terminal connected to the payout motor and a plurality of control input terminals are provided, and the payout motor rotates in the forward rotation direction in accordance with a voltage level input to the control input terminal. A motor drive circuit that controls a state, a reverse rotation state that rotates in the reverse rotation direction, and a stop state that stops rotation;
A driver control circuit that controls a voltage level input to the control input terminal of the motor drive circuit based on the payout signal from the game control device;
The overcurrent detection circuit changes from a non-detection state to a detection state by detecting an overcurrent, and maintains the detection state until a reset signal is input.
The driver control circuit includes:
A detection state cancellation circuit that outputs the reset signal to the overcurrent detection circuit when the payout signal changes from an on level to an off level;
A reverse circuit that controls the voltage level of the control input terminal so that the motor drive circuit sets the payout motor in the reverse rotation state when the overcurrent detection circuit changes from the detection state to the non-detection state; A slot machine comprising:
メダルを貯留するホッパータンクと、正転方向に回転することで前記ホッパータンク内のメダルを一枚ずつ払い出す払出モータとを具備するホッパーユニットと、  A hopper unit comprising: a hopper tank that stores medals; and a payout motor that pays out medals in the hopper tank one by one by rotating in the forward direction.
前記払出モータの駆動制御を行うホッパー制御装置と、  A hopper control device for controlling the driving of the dispensing motor;
オンレベル又はオフレベルの電圧レベルに制御される払出信号を前記ホッパー制御装置に出力する遊技制御装置と  A game control device for outputting a payout signal controlled to an on-level or off-level voltage level to the hopper control device;
を備えるスロットマシンにおいて、In a slot machine comprising
前記ホッパー制御装置は、前記払出信号がオンレベルである時に、前記払出モータを前記正転方向に回転させるものであり、  The hopper control device rotates the payout motor in the forward rotation direction when the payout signal is on level.
前記遊技制御装置は、前記ホッパーユニットでのメダル詰まりによって生じる異常を検知する払出異常検知手段を備え、該払出異常検知手段が、前記払出信号がオンレベルである期間中に前記異常を検知した場合は、該払出信号をオフレベルに切り替えるものであり、  The game control device includes a payout abnormality detecting unit that detects an abnormality caused by clogging of medals in the hopper unit, and the payout abnormality detecting unit detects the abnormality during a period in which the payout signal is on level. Is to switch the payout signal to an off level,
前記ホッパー制御装置は、  The hopper control device
前記払出モータに接続される出力端子と、複数の制御入力端子とを備えてなり、該制御入力端子に入力される電圧レベルに応じて、前記払出モータを、前記正転方向に回転する正転状態と、前記逆転方向に回転する逆転状態と、回転停止する停止状態とに制御するモータ駆動回路と、An output terminal connected to the payout motor and a plurality of control input terminals are provided, and the payout motor rotates in the forward rotation direction in accordance with a voltage level input to the control input terminal. A motor drive circuit that controls a state, a reverse rotation state that rotates in the reverse rotation direction, and a stop state that stops rotation;
前記遊技制御装置からの前記払出信号に基づいて、前記モータ駆動回路の前記制御入力端子に入力する電圧レベルを制御するドライバ制御回路とを備えており、A driver control circuit that controls a voltage level input to the control input terminal of the motor drive circuit based on the payout signal from the game control device;
前記ドライバ制御回路は、常時又は所定条件下で、前記払出信号のオンレベルからオフレベルへの変化を契機に、前記モータ駆動回路を前記逆転状態にするよう前記制御入力端子の電圧レベルを制御する逆転回路を備えることを特徴とするスロットマシン。  The driver control circuit controls the voltage level of the control input terminal so that the motor drive circuit is in the reverse rotation state when the payout signal changes from an on level to an off level at any time or under a predetermined condition. A slot machine comprising a reversing circuit.
前記モータ駆動回路は、
該モータ駆動回路の異常を検知する異常検知回路と、
該異常検知回路が異常を検知すると前記モータ駆動回路をロック状態とし、前記制御入力端子の電圧レベルが所定のロック解除パターンとなるまで前記ロック状態を維持する保護回路とを備え、
前記ロック状態では、前記制御入力端子の電圧レベルとは無関係に前記払出モータを停止状態に制御するものであり、
前記ドライバ制御回路は、前記払出信号のオンレベルからオフレベルへの変化を契機に、前記制御入力端子の電圧レベルを前記ロック解除パターンに一定時間制御するロック状態解除回路を備え、
前記逆転回路は、前記払出信号がオンレベルからオフレベルに変化すると、前記ロック状態解除回路が、前記制御入力端子の電圧レベルを前記ロック解除パターンに一定時間制御した後に、前記払出モータを前記逆転状態にするよう前記制御入力端子の電圧レベルを制御することを特徴とする請求項1又は請求項2に記載のスロットマシン。
The motor drive circuit is
An abnormality detection circuit for detecting an abnormality of the motor drive circuit;
A protection circuit that locks the motor drive circuit when the abnormality detection circuit detects an abnormality, and maintains the lock state until the voltage level of the control input terminal reaches a predetermined unlocking pattern;
In the locked state, the dispensing motor is controlled to be stopped regardless of the voltage level of the control input terminal,
The driver control circuit includes a lock state release circuit that controls the voltage level of the control input terminal to the lock release pattern for a certain period of time when the payout signal changes from an on level to an off level.
When the payout signal changes from an on level to an off level, the reverse rotation circuit controls the reverse rotation of the payout motor after the lock state release circuit controls the voltage level of the control input terminal to the unlock pattern for a predetermined time. 3. The slot machine according to claim 1, wherein a voltage level of the control input terminal is controlled so as to be in a state.
前記ドライバ制御回路は、前記払出信号がオンレベルからオフレベルへ変化した時に、前記逆転回路が、前記モータ駆動回路を前記逆転状態にするよう前記制御入力端子の電圧レベルを制御するのを遅延させる逆転遅延回路を備えることを特徴とする請求項1又は請求項2に記載のスロットマシン。 The driver control circuit delays the reverse rotation circuit controlling the voltage level of the control input terminal so that the motor drive circuit is in the reverse rotation state when the payout signal changes from an on level to an off level. The slot machine according to claim 1, further comprising a reverse delay circuit. 前記遊技制御装置は、前記払出信号がオンレベルである期間中に、前記払出異常検知手段が前記異常を検知した場合は、該払出信号をオフレベルに切り替え、しかる後に、該払出信号を再びオンレベルに切り替えることを特徴とする請求項1乃至請求項4のいずれか1項に記載のスロットマシン。 When the payout abnormality detecting means detects the abnormality during the period in which the payout signal is on level, the game control device switches the payout signal to off level, and then turns on the payout signal again. The slot machine according to any one of claims 1 to 4 , wherein the slot machine is switched to a level.
JP2013210640A 2013-10-08 2013-10-08 Slot machine Active JP5688719B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013210640A JP5688719B1 (en) 2013-10-08 2013-10-08 Slot machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013210640A JP5688719B1 (en) 2013-10-08 2013-10-08 Slot machine

Publications (2)

Publication Number Publication Date
JP5688719B1 true JP5688719B1 (en) 2015-03-25
JP2015073659A JP2015073659A (en) 2015-04-20

Family

ID=52823289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013210640A Active JP5688719B1 (en) 2013-10-08 2013-10-08 Slot machine

Country Status (1)

Country Link
JP (1) JP5688719B1 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6246393A (en) * 1985-08-26 1987-02-28 株式会社 ユニバ−サル Controller for coin dispensor
JP2002197503A (en) * 2000-12-25 2002-07-12 Hiromi Matsushita Method and mechanism for automatically eliminating coin biting phenomenon of hopper type coin sending-out device
JP2003144615A (en) * 2001-11-13 2003-05-20 Omron Corp Coin paying out method, device therefor, and game machine
JP2004121809A (en) * 2002-08-08 2004-04-22 Olympia:Kk Medal supply device for game machine
JP2005329039A (en) * 2004-05-20 2005-12-02 Aruze Corp Game medium put-out device for game machine
JP2008246061A (en) * 2007-03-30 2008-10-16 Samii Kk System for processing fraudulent putout of token, method for processing fraudulent putout of token and game machine
JP2009028249A (en) * 2007-07-26 2009-02-12 Samii Kk Game machine and putout control method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6246393A (en) * 1985-08-26 1987-02-28 株式会社 ユニバ−サル Controller for coin dispensor
JP2002197503A (en) * 2000-12-25 2002-07-12 Hiromi Matsushita Method and mechanism for automatically eliminating coin biting phenomenon of hopper type coin sending-out device
JP2003144615A (en) * 2001-11-13 2003-05-20 Omron Corp Coin paying out method, device therefor, and game machine
JP2004121809A (en) * 2002-08-08 2004-04-22 Olympia:Kk Medal supply device for game machine
JP2005329039A (en) * 2004-05-20 2005-12-02 Aruze Corp Game medium put-out device for game machine
JP2008246061A (en) * 2007-03-30 2008-10-16 Samii Kk System for processing fraudulent putout of token, method for processing fraudulent putout of token and game machine
JP2009028249A (en) * 2007-07-26 2009-02-12 Samii Kk Game machine and putout control method

Also Published As

Publication number Publication date
JP2015073659A (en) 2015-04-20

Similar Documents

Publication Publication Date Title
JP4594186B2 (en) Power IC protection device
JP2012254192A (en) Game machine
JP5688719B1 (en) Slot machine
JP4970417B2 (en) Game machine
JP5043087B2 (en) Game machine
JP2010158300A (en) Game machine
JP5763257B1 (en) Slot machine
JP2714762B2 (en) Slot machine
JP5661876B2 (en) Game machine
JP5958996B2 (en) Game machine
JP6298969B2 (en) Game machine
JP6298968B2 (en) Game machine
JP4970413B2 (en) Game machine
JP5009245B2 (en) Game machine
JP4750467B2 (en) Game machine
JP5576346B2 (en) Game machine
JP6224034B2 (en) Game machine
JP4843007B2 (en) Game machine
JP5031114B2 (en) Game machine
JP5172980B2 (en) Game machine
JP4843005B2 (en) Game machine
JP4970497B2 (en) Game machine
JP2009131679A (en) Pinball game machine
JP4452698B2 (en) Game machine
JP5379201B2 (en) Game machine

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150120

R150 Certificate of patent or registration of utility model

Ref document number: 5688719

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150