JP5680507B2 - Electronic system - Google Patents
Electronic system Download PDFInfo
- Publication number
- JP5680507B2 JP5680507B2 JP2011184422A JP2011184422A JP5680507B2 JP 5680507 B2 JP5680507 B2 JP 5680507B2 JP 2011184422 A JP2011184422 A JP 2011184422A JP 2011184422 A JP2011184422 A JP 2011184422A JP 5680507 B2 JP5680507 B2 JP 5680507B2
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- pwm
- cycle
- period
- pwm pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Description
本発明は、マイコン（マイクロコンピュータ）において行うＰＷＭ制御の精度を向上する技術に関するものである。 The present invention relates to a technique for improving the accuracy of PWM control performed in a microcomputer.
従来より、マイコンにおいて、マイコンの動作クロックに基づいてＰＷＭ (pulse width modulation）パルスを生成し、ＰＷＭパルスによって駆動される被ＰＷＭ制御デバイスに出力することにより、マイコンにおいてＰＷＭ制御を行う技術が知られている（特許文献１、２）。 2. Description of the Related Art Conventionally, in a microcomputer, a technique for performing PWM control in a microcomputer by generating a PWM (pulse width modulation) pulse based on an operation clock of the microcomputer and outputting it to a PWM controlled device driven by the PWM pulse is known. (Patent Documents 1 and 2).
ここで、以上のようなＰＷＭ制御を行うマイコンの動作クロックを生成する発振子（クリスタル発振子やセラミック発振子やRC発振子）として、コスト上の要請等により、低精度の発振子（セラミック発振子やRC発振子）を用いる場合がある。 Here, as an oscillator (a crystal oscillator, a ceramic oscillator, or an RC oscillator) that generates an operation clock of a microcomputer that performs PWM control as described above, a low-accuracy oscillator (ceramic oscillation) due to cost requirements, etc. May be used).
そして、このようにマイコンの動作クロックを生成する発振子として精度が低い発振子を用いる場合、上述したマイコンにおけるＰＷＭ制御の技術によれば、当該マイコンの動作クロックに基づいてＰＷＭパルスを生成するためＰＷＭパルスの周波数精度も低くなってしまうという問題が生じる。 And when using an oscillator with low accuracy as the oscillator for generating the operation clock of the microcomputer in this way, according to the above-described PWM control technique in the microcomputer, the PWM pulse is generated based on the operation clock of the microcomputer. There arises a problem that the frequency accuracy of the PWM pulse is also lowered.
また、予めＰＷＭパルスの周波数を特定できないので、ＰＷＭパルス及びＰＷＭパルスによって駆動されるデバイスの動作に起因するノイズ等に対するEMC対策を充分に行うことが困難となるという問題も生じる。
そこで、本発明は、低精度の発振子によってＰＷＭ制御を行うマイコンの動作クロックが生成される場合においても、当該マイコンにおいて動作クロックに基づいて生成されるＰＷＭパルスの周波数精度を向上することを課題とする。
In addition, since the frequency of the PWM pulse cannot be specified in advance, there also arises a problem that it is difficult to take sufficient EMC countermeasures against noise and the like due to the PWM pulse and the operation of the device driven by the PWM pulse.
Therefore, the present invention has an object to improve the frequency accuracy of a PWM pulse generated based on an operation clock in the microcomputer even when the operation clock of the microcomputer performing PWM control is generated by a low-accuracy oscillator. And
前記課題達成のために、本発明は、第１の発振子が生成した第１の動作クロックで動作する第１のマイコンと、前記第１の発振子よりも高精度な第２の発振子が生成した第２の動作クロックで動作する第２のマイコンと、ＰＷＭパルスによって駆動される被ＰＷＭ制御デバイスとを備えた電子システムにおいて、前記第１のマイコンに、前記第１の動作クロックの周期を、ｎ（但し、ｎは自然数）倍した周期を有する前記ＰＷＭパルスを生成して出力するＰＷＭ制御手段を設け、前記第２のマイコンに、前記第１のマイコンが出力するＰＷＭパルスの周期を計測周期として計測する周期計測手段と、前記計測周期と前記ＰＷＭパルスの所望の周期との差が最小となるように、前記第１のマイコンに前記ｎの値を更新させるＰＷＭパルス周期制御手段とを設けたものである。 In order to achieve the above object, the present invention includes a first microcomputer that operates with a first operation clock generated by a first oscillator, and a second oscillator that is more accurate than the first oscillator. In an electronic system including a second microcomputer that operates with the generated second operation clock and a PWM control device that is driven by a PWM pulse, the first microcomputer has a cycle of the first operation clock. , N (where n is a natural number) is provided with PWM control means for generating and outputting the PWM pulse, and the second microcomputer measures the period of the PWM pulse output by the first microcomputer. A period measuring means for measuring as a period, and a PWM pulse period control for causing the first microcomputer to update the value of n so that a difference between the measurement period and a desired period of the PWM pulse is minimized. It is provided with a means.
また、前記課題達成のために、本発明は、第１の発振子が生成した第１の動作クロックで動作する第１のマイコンと、前記第１の発振子よりも高精度な第２の発振子が生成した第２の動作クロックで動作する第２のマイコンと、ＰＷＭパルスによって駆動される被ＰＷＭ制御デバイスとを備えた電子システムにおいて、前記第１のマイコンに、前記第１の動作クロックの周期を、ｎ（但し、ｎは自然数）倍した周期を有する前記ＰＷＭパルスを生成して出力するＰＷＭ制御手段を設け、前記第２のマイコンに、前記第１のマイコンが出力するＰＷＭパルスの周期を計測周期として計測し、計測した計測周期もしくはＰＷＭパルスの所望の周期と前記計測周期との差を計測情報として前記第１のマイコンの前記ＰＷＭ制御手段に通知する周期計測手段を設けたものである。但し、前記第１のマイコンの前記ＰＷＭ制御手段は、通知された計測情報から求まる前記計測周期と前記ＰＷＭパルスの所望の周期との差が最小となるように、前記ｎの値を更新するものである。 In order to achieve the above object, the present invention provides a first microcomputer that operates with a first operation clock generated by a first oscillator, and a second oscillation that is more accurate than the first oscillator. In an electronic system including a second microcomputer that operates with a second operation clock generated by a child and a PWM control device that is driven by a PWM pulse, the first microcomputer receives the first operation clock. PWM control means for generating and outputting the PWM pulse having a period multiplied by n (where n is a natural number) is provided, and the second microcomputer outputs the PWM pulse period output by the first microcomputer. And measuring the difference between the measured period or the desired period of the PWM pulse and the measurement period as measurement information to the PWM control means of the first microcomputer It is provided with a means. However, the PWM control means of the first microcomputer updates the value of n so that the difference between the measurement cycle obtained from the notified measurement information and the desired cycle of the PWM pulse is minimized. It is.
これらのような電子システムによれば、第１の発振子が生成した第１の動作クロックで動作する第１のマイコンが生成するＰＷＭパルスの周期を、第１の発振子よりも高精度な第２の発振子が生成した第２の動作クロックで動作する第２のマイコンを用いて計測すると共に、当該計測結果に基づいてＰＷＭパルスの周期を所望の周期に近づくように制御する。 According to such electronic systems, the period of the PWM pulse generated by the first microcomputer that operates with the first operation clock generated by the first oscillator is set to be higher than that of the first oscillator. Measurement is performed using a second microcomputer that operates with a second operation clock generated by the two oscillators, and the PWM pulse cycle is controlled to approach a desired cycle based on the measurement result.
よって第１の発振子が低精度の発振子である場合にも、ＰＷＭパルスの周波数精度を向上することができる。
ここで、以上のような電子システムは、前記ｎを前記計測周期と現前記ＰＷＭパルスの所望の周期との差が最小となるように更新する代わりに、前記ＰＷＭパルスの所望の中心周期よりも所定時間大きい第１の周期と、前記所望の中心周期よりも前記所定時間小さい第２の周期とを交互に現用周期として用いつつ、前記ｎを、前記計測周期と現用周期との差が最小となるように更新するようにしてもよい。
Therefore, even when the first oscillator is a low-accuracy oscillator, the frequency accuracy of the PWM pulse can be improved.
Here, in the electronic system as described above, instead of updating the n so that the difference between the measurement period and the desired period of the current PWM pulse is minimized, the n is more than the desired center period of the PWM pulse. The difference between the measurement period and the working period is minimized while the first period having a larger predetermined time and the second period having the smaller predetermined time than the desired center period are alternately used as the working period. You may make it update so that it may become.
このようにすることにより、ＰＷＭパルスの周波数スペクトルを拡散し、ＰＷＭパルス及び被ＰＷＭ制御デバイスの動作によって発生するノイズの実効的なピークを低く抑えることができるようになる。 By doing so, it is possible to spread the frequency spectrum of the PWM pulse and suppress the effective peak of noise generated by the operation of the PWM pulse and the PWM controlled device.
以上のように、本発明によれば、低精度の発振子によってＰＷＭ制御を行うマイコンの動作クロックが生成される場合においても、当該マイコンにおいて動作クロックに基づいて生成されるＰＷＭパルスの周波数精度を向上することができる。 As described above, according to the present invention, even when an operation clock of a microcomputer that performs PWM control is generated by a low-accuracy oscillator, the frequency accuracy of the PWM pulse generated based on the operation clock in the microcomputer is increased. Can be improved.
以下、本発明の実施形態について説明する。
図１に、本実施形態に係る電子システムの構成を示す。
図示するように、電子システムは、メインシステム１とサブシステム２とより構成される。
そして、メインシステム１は、高能力のマイコンであるメインマイコン１１、メインマイコン１１の動作クロックを生成する高精度発振子１２、メインマイコン１１によって制御されるメインシステムデバイス１３とを有する。
一方、サブシステム２は、低能力のマイコンであるサブマイコン２１、サブマイコン２１の動作クロックを生成する低精度発振子２２、サブマイコン２１によって制御されるサブシステムデバイス２３とを有する。
高精度発振子１２は、クリスタル発振子であり、メインマイコン用の動作クロックとして、高精度の高速（たとえば、数百MHz)な動作クロックを生成し、低精度発振子２２は、セラミック発振子やRC発振子などであって、サブマイコン用の動作クロックとして、高精度発振子１２に比べ、低速（たとえば、10MHz)で低精度な動作クロックを生成する。
Hereinafter, embodiments of the present invention will be described.
FIG. 1 shows a configuration of an electronic system according to the present embodiment.
As shown in the figure, the electronic system includes a main system 1 and a subsystem 2.
The main system 1 includes a main microcomputer 11 that is a high-performance microcomputer, a high-accuracy oscillator 12 that generates an operation clock of the main microcomputer 11, and a main system device 13 that is controlled by the main microcomputer 11.
On the other hand, the subsystem 2 includes a sub-microcomputer 21 that is a low-performance microcomputer, a low-accuracy oscillator 22 that generates an operation clock of the sub-microcomputer 21, and a subsystem device 23 that is controlled by the sub-microcomputer 21.
The high-accuracy oscillator 12 is a crystal oscillator, generates a high-accuracy and high-speed (for example, several hundred MHz) operation clock as an operation clock for the main microcomputer, and the low-accuracy oscillator 22 is a ceramic oscillator or As an operation clock for a sub-microcomputer such as an RC oscillator, a low-precision operation clock is generated at a lower speed (for example, 10 MHz) than the high-precision oscillator 12.
また、メインマイコン１１とサブマイコン２１は、マイコン間通信が可能なようにシリアルチャネル等により接続されている。
ここで、メインシステム１は、制御に高能力を要する機能、たとえば、カーナビゲーションやＡＶプレイヤの機能を実現するシステムであり、たとえば、メインマイコン１１は、カーナビゲーションやＡＶプレイヤの出力画像や出力音声の生成処理を行って、メインシステムデバイス１３として設けられたディスプレイの表示やオーディオ出力装置のオーディオ出力を制御する。
The main microcomputer 11 and the sub-microcomputer 21 are connected by a serial channel or the like so that communication between microcomputers is possible.
Here, the main system 1 is a system that realizes a function that requires high ability for control, such as a car navigation or AV player function. For example, the main microcomputer 11 outputs an output image or output sound of the car navigation or AV player. Is generated, and the display on the display provided as the main system device 13 and the audio output of the audio output device are controlled.
また、サブシステム２は、メインシステム１の機能以外の、制御に高能力を要さない機能を実現するシステムである。
そして、サブシステム２のサブシステムデバイス２３には、ＰＷＭパルスによって動作がＰＷＭ制御される被ＰＷＭ制御デバイス２３１、たとえば、ディスプレイのバックライトＬＥＤのドライバや、ＤＣ/ＤＣコンバータや、空調ファンドライバなどが含まれる。
次に、本実施形態に係る電子システムにおいて、被ＰＷＭ制御デバイス２３１のＰＷＭ制御に係る部位として、サブマイコン２１は、ＰＷＭパルスの周期を定義する分周比を格納する制御レジスタ２１１と、ＰＷＭパルスを生成するＰＷＭ制御ブロック２１２とを備えている。
The subsystem 2 is a system that realizes functions that do not require high performance for control other than the functions of the main system 1.
The subsystem device 23 of the subsystem 2 includes a PWM controlled device 231 whose operation is PWM-controlled by a PWM pulse, such as a display backlight LED driver, a DC / DC converter, and an air conditioning fan driver. included.
Next, in the electronic system according to the present embodiment, as a part related to PWM control of the PWM control device 231, the sub-microcomputer 21 includes a control register 211 that stores a frequency division ratio that defines the period of the PWM pulse, and a PWM pulse. And a PWM control block 212 for generating.
ここで、ＰＷＭ制御ブロック２１２は、ＰＷＭ周期(たとえば、周波数500KHzの周期2μS)に相当する動作クロック数がタイムアウトカウント値として設定されるＰＷＭ周期タイマと、ＰＷＭパルスのハイ期間の長さに相当する動作クロック数がタイムアウトカウント値として設定されるＰＷＭデューティタイマとを備えている。 Here, the PWM control block 212 corresponds to a PWM cycle timer in which the number of operation clocks corresponding to a PWM cycle (for example, a cycle of 2 μS at a frequency of 500 KHz) is set as a timeout count value, and the length of the high period of the PWM pulse. And a PWM duty timer in which the number of operating clocks is set as a timeout count value.
そして、ＰＷＭ周期タイマは、ＰＷＭ周期タイマで低精度発振子２２が生成する動作クロックを、ＰＷＭ周期タイマのタイムアウトカウント値まで循環的に繰り返しカウントする。また、ＰＷＭデューティタイマは、ＰＷＭパルスがＨとなった時点から、低精度発振子２２が生成する動作クロックを、ＰＷＭデューティタイマのタイムアウトカウント値までカウントする。 The PWM cycle timer then cyclically counts the operation clock generated by the low-accuracy oscillator 22 by the PWM cycle timer up to the timeout count value of the PWM cycle timer. The PWM duty timer counts the operation clock generated by the low-accuracy oscillator 22 from the time when the PWM pulse becomes H to the timeout count value of the PWM duty timer.
また、ＰＷＭ制御ブロック２１２は、ＰＷＭ周期タイマのカウント値がタイムアウトカウント値となる度に出力するＰＷＭパルスのレベルをＨとして、その後、ＰＷＭデューティタイマのカウント値がＰＷＭデューティタイマのタイムアウトカウント値に達したならば、ＰＷＭパルスのレベルをＬとする処理を繰り返すことにより、ＰＷＭパルスを生成し、被ＰＷＭ制御デバイス２３１に出力する。 The PWM control block 212 sets the level of the PWM pulse to be output every time the count value of the PWM cycle timer reaches the timeout count value, and then the count value of the PWM duty timer reaches the timeout count value of the PWM duty timer. If so, by repeating the process of setting the level of the PWM pulse to L, a PWM pulse is generated and output to the PWM control device 231.
結果、ＰＷＭ制御ブロック２１２によって、ＰＷＭ周期タイマにタイムアウトカウント値として設定された動作クロック数に相当する時間長を周期とし、ＰＷＭデューティタイマにタイムアウトカウント値として設定された動作クロック数に相当する時間長をレベルＨの期間とするＰＷＭパルスが生成され、被ＰＷＭ制御デバイス２３１に出力されることとなる。 As a result, the PWM control block 212 sets the time length corresponding to the number of operation clocks set as the timeout count value in the PWM cycle timer as the cycle, and the time length corresponding to the number of operation clocks set as the timeout count value in the PWM duty timer Is generated in the period of level H, and is output to the PWM controlled device 231.
換言すれば、ＰＷＭ周期タイマにタイムアウトカウント値として設定する動作クロック数によってＰＷＭパルスの周期は制御することができ、ＰＷＭデューティタイマにタイムアウトカウント値として設定する動作クロック数によってＰＷＭパルスのデューティ比は制御することができる。 In other words, the PWM pulse cycle can be controlled by the number of operation clocks set as the timeout count value in the PWM cycle timer, and the duty ratio of the PWM pulse can be controlled by the number of operation clocks set as the timeout count value in the PWM duty timer. can do.
一方、被ＰＷＭ制御デバイス２３１のＰＷＭ制御に係る部位として、メインマイコン１１は、インプットキャプチャタイマ１１１と、ＰＷＭ周波数制御ブロック１１２とを備えている。
図１に示すように、メインマイコン１１のインプットキャプチャデータ端子にはサブマイコン２１が出力するＰＷＭパルスが入力しており、インプットキャプチャタイマ１１１は、サブマイコン２１が出力するＰＷＭパルスのＨ/Ｌのレベルが変化する時刻を計測する。
On the other hand, the main microcomputer 11 includes an input capture timer 111 and a PWM frequency control block 112 as parts related to PWM control of the PWM controlled device 231.
As shown in FIG. 1, the PWM pulse output from the sub-microcomputer 21 is input to the input capture data terminal of the main microcomputer 11, and the input capture timer 111 outputs the H / L of the PWM pulse output from the sub-microcomputer 21. Measure the time when the level changes.
以下、このような構成において、メインマイコン１１のＰＷＭ周波数制御ブロック１１２が行うＰＷＭ周波数制御処理と、サブマイコン２１のＰＷＭ制御ブロック２１２が行うＰＷＭ制御処理とについて説明する。
なお、メインマイコン１１のＰＷＭ周波数制御ブロック１１２が行うＰＷＭ周波数制御処理は、ソフトウエア処理であり、メインマイコン１１が所定のプログラムを実行することにより実現される。また、サブマイコン２１のＰＷＭ制御ブロック２１２が行うＰＷＭ制御処理も、ソフトウエア処理であり、サブマイコン２１が所定のプログラムを実行することにより実現される。
Hereinafter, the PWM frequency control process performed by the PWM frequency control block 112 of the main microcomputer 11 and the PWM control process performed by the PWM control block 212 of the sub-microcomputer 21 in such a configuration will be described.
The PWM frequency control process performed by the PWM frequency control block 112 of the main microcomputer 11 is a software process, and is realized by the main microcomputer 11 executing a predetermined program. The PWM control processing performed by the PWM control block 212 of the sub-microcomputer 21 is also software processing, and is realized by the sub-microcomputer 21 executing a predetermined program.
まず、メインマイコン１１のＰＷＭ周波数制御ブロック１１２が行うＰＷＭ周波数制御処理について説明する。
図２に、このＰＷＭ周波数制御処理の手順を示す。
図示するように、この処理では、まず、予め設定されているサブマイコン２１が出力するＰＷＭパルスの所望周期Ｔｐtと、低精度発振子２２が生成するサブマイコン２１の動作クロックの仕様上の周期（仕様上の周波数の逆数）Ｔｓｖとより、サブマイコン２１の動作クロックの周期が仕様上の周期Ｔｓｖに一致するとした場合の、ＰＷＭパルスの所望周期Ｔｐtに相当する、サブマイコン２１の動作クロック数を分周比ｎとして算定し、マイコン間通信を用いてサブマイコン２１の制御レジスタ２１１に設定する（ステップ２０２）。
First, the PWM frequency control process performed by the PWM frequency control block 112 of the main microcomputer 11 will be described.
FIG. 2 shows the procedure of this PWM frequency control process.
As shown in the figure, in this process, first, a desired cycle Tpt of the PWM pulse output from the sub-microcomputer 21 set in advance and a period (in the specification of the operation clock of the sub-microcomputer 21 generated by the low-accuracy oscillator 22) The number of operation clocks of the sub-microcomputer 21 corresponding to the desired period Tpt of the PWM pulse when the period of the operation clock of the sub-microcomputer 21 coincides with the period Tsv of the specification from the reciprocal of the frequency in the specification) The frequency division ratio n is calculated and set in the control register 211 of the sub-microcomputer 21 using inter-microcomputer communication (step 202).
ここで、ステップ２０２で制御レジスタ２１１に設定する分周比は、ＰＷＭパルスの所望周期Ｔｐtとサブマイコン２１の動作クロックの仕様上の周期Ｔｓｖとを用いて、Ｔｐt/Ｔｓｖに最も近い自然数として求める。
そして、所定時間（たとえば、２ｍｓ）の経過を待って（ステップ２０４）、インプットキャプチャタイマ１１１が計測したサブマイコン２１が出力するＰＷＭパルスのＨ/Ｌのレベルの変化時刻より、ＰＷＭパルスの実際の周期Ｔｐｒを計測する（ステップ２０６）。
Here, the frequency division ratio set in the control register 211 in step 202 is obtained as a natural number closest to Tpt / Tsv using the desired cycle Tpt of the PWM pulse and the cycle Tsv in the specifications of the operation clock of the sub-microcomputer 21. .
Then, after an elapse of a predetermined time (for example, 2 ms) (step 204), the actual PWM pulse is determined from the change time of the H / L level of the PWM pulse output from the sub-microcomputer 21 measured by the input capture timer 111. The period Tpr is measured (step 206).
ここで、ＰＷＭパルスの実際の周期Ｔｐｒは、ＰＷＭパルスの周期の所定数ｊ（たとえば、ｊ=1000）倍の時間長（ＰＷＭパルスのＨレベルへの変化がｊ回出現する時間長）をインプットキャプチャタイマ１１１で計測し、これをｊで除算して求めるようにしてもよい。 Here, the actual period Tpr of the PWM pulse is input as a time length that is a predetermined number j (for example, j = 1000) times the period of the PWM pulse (time length during which the PWM pulse changes to the H level appears j times). It may be measured by the capture timer 111 and obtained by dividing by j.
そして、計測したＰＷＭパルスの実際の周期Ｔｐｒと、ＰＷＭパルスの所望周期Ｔｐｔとの差の絶対値が許容誤差ｄより大きければ（ステップ２０８）、計測したＰＷＭパルスの実際の周期Ｔｐｒと、直前に制御レジスタ２１１に設定した分周比ｎとより、Ｔｐｒ/ｎによって、低精度発振子２２が実際に生成しているサブマイコン２１の動作クロックの周期Ｔｓｒを算出する。そして、ＰＷＭパルスの所望周期Ｔｐtに相当する、周期Ｔｓｒの動作クロックの動作クロック数を分周比ｎとして算定し、マイコン間通信を用いてサブマイコン２１の制御レジスタ２１１に設定する（ステップ２１０）。 If the absolute value of the difference between the actual period Tpr of the measured PWM pulse and the desired period Tpt of the PWM pulse is larger than the allowable error d (step 208), the actual period Tpr of the measured PWM pulse and immediately before Based on the frequency division ratio n set in the control register 211, the period Tsr of the operation clock of the sub-microcomputer 21 actually generated by the low-precision oscillator 22 is calculated by Tpr / n. Then, the number of operation clocks of the operation clock having the cycle Tsr corresponding to the desired cycle Tpt of the PWM pulse is calculated as the division ratio n, and set in the control register 211 of the sub-microcomputer 21 using inter-microcomputer communication (step 210). .
ここで、ステップ２１０で制御レジスタ２１１に設定する分周比ｎは、ＰＷＭパルスの所望周期Ｔｐtとサブマイコン２１の実際の動作クロックの周期Ｔｓｒとを用いて、Ｔｐｔ/Ｔｓｒに最も近い自然数として求める。また、許容誤差ｄは、算出したサブマイコン２１の実際の動作クロックの周期Ｔｓｒを用いて、ｄ=｜Ｔｓｒ/２｜とする。 Here, the frequency division ratio n set in the control register 211 in step 210 is obtained as a natural number closest to Tpt / Tsr using the desired period Tpt of the PWM pulse and the period Tsr of the actual operation clock of the sub-microcomputer 21. . The allowable error d is set to d = | Tsr / 2 | using the calculated actual operation clock cycle Tsr of the sub-microcomputer 21.
そして、ステップ２０４からの処理に戻る。
一方、ステップ２０６で算出したＰＷＭパルスの実際の周期Ｔｓｒと、ＰＷＭパルスの所望周期Ｔｐとの差が許容誤差ｄ以内である場合には（ステップ２０８）、そのままステップ２０４からの処理に戻る。
以上、メインマイコン１１のＰＷＭ周波数制御ブロック１１２が行うＰＷＭ周波数制御処理について説明した。
次に、サブマイコン２１のＰＷＭ制御ブロック２１２が行うＰＷＭ制御処理について説明する。
図３に、このＰＷＭ制御処理の手順を示す。
図示するように、この処理では、まず、制御レジスタ２１１に設定されている分周比ｎを、ＰＷＭ周期タイマのタイムアウトカウント値として設定する（ステップ３０２）。
ここで、上述のようにＰＷＭ周期タイマのタイムアウトカウント値に、低精度発振子２２が生成している動作クロックの周期を乗じた時間長の周期にＰＷＭパルスの周期は制御され、制御レジスタ２１１に設定されている分周比ｎは、
ＰＷＭパルスの所望周期Ｔｐt/サブマイコン２１の実際の動作クロックの周期Ｔｓｒ
に最も近い自然数であるので、ステップ３０２のＰＷＭ周期タイマのタイムアウトカウント値の設定により、サブマイコン２１が出力するＰＷＭパルスの周期は、低精度発振子２２が実際に生成している動作クロックを分周して生成可能な周期のうちの、ＰＷＭパルスの所望周期Ｔｐtに最も近い周期となる。
Then, the process returns to step 204.
On the other hand, when the difference between the actual period Tsr of the PWM pulse calculated in step 206 and the desired period Tp of the PWM pulse is within the allowable error d (step 208), the process returns to step 204 as it is.
The PWM frequency control process performed by the PWM frequency control block 112 of the main microcomputer 11 has been described above.
Next, PWM control processing performed by the PWM control block 212 of the sub-microcomputer 21 will be described.
FIG. 3 shows the procedure of this PWM control process.
As shown in the figure, in this process, first, the frequency division ratio n set in the control register 211 is set as the timeout count value of the PWM cycle timer (step 302).
Here, as described above, the period of the PWM pulse is controlled by the period of time length obtained by multiplying the timeout count value of the PWM period timer by the period of the operation clock generated by the low-accuracy oscillator 22, and the control register 211 stores The set division ratio n is
PWM pulse desired cycle Tpt / sub-microcomputer 21 actual operation clock cycle Tsr
Therefore, by setting the timeout count value of the PWM cycle timer in step 302, the cycle of the PWM pulse output from the sub-microcomputer 21 divides the operation clock actually generated by the low-precision oscillator 22. Of the periods that can be generated by rotation, the period is closest to the desired period Tpt of the PWM pulse.
そして、ＰＷＭパルスの所望のデューティ比Ｋ（Ｋ＜１）を、制御レジスタ２１１に設定されている分周比ｎに乗じた値に最も近い自然数を、ＰＷＭデューティタイマにタイムアウトカウント値として設定する（ステップ３０４）。
ここで、所望デューティ比Ｋは、ユーザ操作や初期設定等より定まる被ＰＷＭ制御デバイス２３１の駆動量に応じて求まる値となる。たとえば、被ＰＷＭ制御デバイス２３１がディスプレイのバックライトＬＥＤであれば、ユーザ操作により定まるバックライトＬＥＤの明るさを実現するＰＷＭパルスのデューティ比が所望デューティ比Ｋとなる。
Then, a natural number closest to a value obtained by multiplying the desired duty ratio K (K <1) of the PWM pulse by the frequency division ratio n set in the control register 211 is set as a timeout count value in the PWM duty timer ( Step 304).
Here, the desired duty ratio K is a value determined according to the drive amount of the PWM controlled device 231 determined by user operation, initial setting, or the like. For example, if the PWM controlled device 231 is a backlight LED of a display, the duty ratio of a PWM pulse that realizes the brightness of the backlight LED determined by a user operation is the desired duty ratio K.
そして、以降は、所望デューティ比Ｋの変化の発生と（ステップ３０６）、制御レジスタ２１１に設定されている分周比ｎの更新の発生（ステップ３０８）とを監視し、所望デューティ比Ｋが変化したならばステップ３０４からの処理に戻り、制御レジスタ２１１に設定されている分周比ｎの更新が発生したならばステップ３０２からの処理に戻る。 Subsequently, the occurrence of a change in the desired duty ratio K (step 306) and the occurrence of an update of the frequency division ratio n set in the control register 211 (step 308) are monitored, and the desired duty ratio K changes. If so, the process returns to step 304, and if the frequency division ratio n set in the control register 211 is updated, the process returns to step 302.
以上、サブマイコン２１のＰＷＭ制御ブロック２１２が行うＰＷＭ制御処理について説明した。
以上、本発明の実施形態について説明した。
以上のように、本実施形態によれば、低精度発振子２２が生成した動作クロックで動作するサブマイコン２１が生成するＰＷＭパルスの周期を、低精度発振子２２よりも高精度な構成度発振子が生成した動作クロックで動作するメインマイコン１１を用いて計測すると共に、当該計測結果に基づいてＰＷＭパルスの周期を所望の周期に制御することにより、サブマイコン２１が出力するＰＷＭパルスの周波数精度を向上することができる。
The PWM control process performed by the PWM control block 212 of the sub-microcomputer 21 has been described above.
The embodiment of the present invention has been described above.
As described above, according to the present embodiment, the period of the PWM pulse generated by the sub-microcomputer 21 that operates with the operation clock generated by the low-accuracy oscillator 22 is set to a higher-precision oscillation than the low-accuracy oscillator 22. Measurement is performed using the main microcomputer 11 that operates with the operation clock generated by the child, and the PWM pulse frequency output by the sub-microcomputer 21 is controlled by controlling the PWM pulse period to a desired period based on the measurement result. Can be improved.
ところで、以上の実施形態では、サブマイコン２１が出力するＰＷＭパルスの周期を決定する分周比ｎをメインマイコン１１において算出してサブマイコン２１に設定し、サブマイコン２１において設定された分周比ｎに従って、ＰＷＭパルスの周期を制御するようにしたが、この分周比ｎの算出はサブマイコン２１において行うようにしてもよい。 By the way, in the above embodiment, the main microcomputer 11 calculates the frequency division ratio n that determines the period of the PWM pulse output from the sub-microcomputer 21 and sets the frequency division ratio n in the sub-microcomputer 21. Although the period of the PWM pulse is controlled according to n, the division ratio n may be calculated in the sub-microcomputer 21.
すなわち、この場合には、メインマイコン１１のＰＷＭ周波数制御ブロック１１２は、ＰＷＭパルスの実際の周期Ｔｐｒを定期的に計測し、計測したＰＷＭパルスの実際の周期Ｔｐｒ、または、ＰＷＭパルスの所望周期Ｔｐtと計測したＰＷＭパルスの実際の周期Ｔｐｒとの差を、マイコン間通信を用いてサブマイコン２１のＰＷＭ制御ブロック２１２に通知する。 That is, in this case, the PWM frequency control block 112 of the main microcomputer 11 periodically measures the actual period Tpr of the PWM pulse, and the actual period Tpr of the measured PWM pulse or the desired period Tpt of the PWM pulse. The difference between the measured PWM pulse and the actual period Tpr is notified to the PWM control block 212 of the sub-microcomputer 21 using inter-microcomputer communication.
通知を受けたサブマイコン２１のＰＷＭ制御ブロック２１２は、通知より求まるＰＷＭパルスの実際の周期Ｔｐｒと、現在、ＰＷＭ周期タイマに設定されているタイムアウトカウント値ｎとより、Ｔｐｒ/ｎによって、低精度発振子２２が実際に生成しているサブマイコン２１の動作クロックの周期Ｔｓｒを算出する。そして、Ｔｐｔ/Ｔｓｒに最も近い自然数を算定し、ＰＷＭ周期タイマに新たなタイムアウトカウント値ｎとして設定する。また、ＰＷＭパルスの所望のデューティ比Ｋ（Ｋ≦１）を、ＰＷＭ周期タイマに設定したタイムアウトカウント値ｎに乗じた値に最も近い自然数を、ＰＷＭデューティタイマにタイムアウトカウント値として設定する
また、以上の実施形態においてメインマイコン１１のＰＷＭ周波数制御ブロック１１２が行うＰＷＭ周波数制御処理は、図４に示すように行うようにしてもよい。
The PWM control block 212 of the sub-microcomputer 21 that has received the notification has a low accuracy based on Tpr / n based on the actual cycle Tpr of the PWM pulse obtained from the notification and the timeout count value n currently set in the PWM cycle timer. The operation clock cycle Tsr of the sub-microcomputer 21 actually generated by the oscillator 22 is calculated. Then, a natural number closest to Tpt / Tsr is calculated and set as a new timeout count value n in the PWM cycle timer. Also, the natural number closest to the value obtained by multiplying the desired duty ratio K (K ≦ 1) of the PWM pulse by the timeout count value n set in the PWM cycle timer is set as the timeout count value in the PWM duty timer. In the embodiment, the PWM frequency control process performed by the PWM frequency control block 112 of the main microcomputer 11 may be performed as shown in FIG.
すなわち、図示するように、ＰＷＭ周波数制御処理では、まず、予め設定されているサブマイコン２１が出力するＰＷＭパルスの所望中心周期Ｔｐtと所定のシフト値Ｍとを加算した第１シフト周期Ｔｐt+Ｍと、低精度発振子２２が生成するサブマイコン２１の動作クロックの仕様上の周期（仕様上の周波数の逆数）Ｔｓｖとより、サブマイコン２１の動作クロックの周期が仕様上の周期Ｔｓｖに一致するとした場合の、周期Ｔｐt+Ｍに相当する、サブマイコン２１の動作クロック数を分周比ｎとして算定し、マイコン間通信を用いてサブマイコン２１の制御レジスタ２１１に設定する（ステップ４０２）。 That is, as shown in the figure, in the PWM frequency control process, first, a first shift cycle Tpt + M obtained by adding a desired center cycle Tpt of a PWM pulse output from a preset sub-microcomputer 21 and a predetermined shift value M is added. And the cycle of the operation clock of the sub-microcomputer 21 generated by the low-accuracy oscillator 22 (reciprocal of the frequency of the specification) Tsv, the cycle of the operation clock of the sub-microcomputer 21 matches the cycle Tsv of the specification. In this case, the number of operating clocks of the sub-microcomputer 21 corresponding to the cycle Tpt + M is calculated as the frequency division ratio n, and set in the control register 211 of the sub-microcomputer 21 using inter-microcomputer communication (step 402).
ここで、シフト値Ｍは、たとえば、ＰＷＭパルスの所望中心周期Ｔｐtの５％とする。そして、ステップ４０２で制御レジスタ２１１に設定する分周比は、（Ｔｐt+Ｍ）/Ｔｓｖに最も近い自然数として求める。
そして、所定時間（たとえば、２ｍｓ）の経過を待って（ステップ４０４）、インプットキャプチャタイマ１１１が計測したサブマイコン２１が出力するＰＷＭパルスのＨ/Ｌのレベルの変化時刻より、ＰＷＭパルスの実際の周期Ｔｐｒを計測する（ステップ４０６）。
Here, the shift value M is, for example, 5% of the desired center period Tpt of the PWM pulse. Then, the frequency division ratio set in the control register 211 in step 402 is obtained as a natural number closest to (Tpt + M) / Tsv.
Then, after the elapse of a predetermined time (for example, 2 ms) (step 404), the actual PWM pulse is determined from the change time of the H / L level of the PWM pulse output from the sub-microcomputer 21 measured by the input capture timer 111. The period Tpr is measured (step 406).
そして、計測したＰＷＭパルスの実際の周期Ｔｐｒと、ＰＷＭパルスの所望中心周期Ｔｐtから上記したシフト値Ｍを減じた第２シフト周期=Ｔｐｔ-Ｍとの差の絶対値が許容誤差ｄより大きくなければステップ４１２に進み、大きければステップ４１０に進む（ステップ４０８）。 The absolute value of the difference between the actual period Tpr of the measured PWM pulse and the second shift period = Tpt-M obtained by subtracting the shift value M from the desired center period Tpt of the PWM pulse must be larger than the allowable error d. If YES in step 412, the process advances to step 410 (step 408).
そして、ステップ４１０に進んだならば、計測したＰＷＭパルスの実際の周期Ｔｐｒと、直前に制御レジスタ２１１に設定した分周比ｎとより、Ｔｐｒ/ｎによって、低精度発振子２２が実際に生成しているサブマイコン２１の動作クロックの周期Ｔｓｒを算出する。そして、第２シフト周期Ｔｐｔ-Ｍに相当する、周期Ｔｓｒの動作クロックの動作クロック数を分周比ｎとして算定し、マイコン間通信を用いてサブマイコン２１の制御レジスタ２１１に設定し、ステップ４１２に進む。 When the routine proceeds to step 410, the low-accuracy oscillator 22 is actually generated by Tpr / n from the actual period Tpr of the measured PWM pulse and the frequency division ratio n set in the control register 211 immediately before. The period Tsr of the operation clock of the sub-microcomputer 21 is calculated. Then, the number of operation clocks of the operation clock corresponding to the second shift cycle Tpt-M in the cycle Tsr is calculated as the division ratio n, and is set in the control register 211 of the sub-microcomputer 21 using inter-microcomputer communication. Proceed to
ここで、ステップ４１０で制御レジスタ２１１に設定する分周比ｎは、（Ｔｐｔ-Ｍ）/Ｔｓｒに最も近い自然数として求める。また、許容誤差ｄは、算出したサブマイコン２１の実際の動作クロックの周期Ｔｓｒを用いて、ｄ=｜Ｔｓｒ/２｜とする。
そして、以上のようにしてステップ４１２に進んだならば、所定時間（たとえば、２ｍｓ）の経過を待ち、インプットキャプチャタイマ１１１が計測したサブマイコン２１が出力するＰＷＭパルスのＨ/Ｌのレベルの変化時刻より、ＰＷＭパルスの実際の周期Ｔｐｒを計測する（ステップ４１４）。
Here, the frequency division ratio n set in the control register 211 in step 410 is obtained as a natural number closest to (Tpt−M) / Tsr. The allowable error d is set to d = | Tsr / 2 | using the calculated actual operation clock cycle Tsr of the sub-microcomputer 21.
If the process proceeds to step 412 as described above, a change in the H / L level of the PWM pulse output from the sub-microcomputer 21 measured by the input capture timer 111 is waited for a predetermined time (for example, 2 ms). From the time, the actual period Tpr of the PWM pulse is measured (step 414).
そして、計測したＰＷＭパルスの実際の周期Ｔｐｒと、第１シフト周期=Ｔｐｔ+Ｍとの差の絶対値が許容誤差ｄより大きくなければステップ４０４に戻り、大きければステップ４１８に進む（ステップ４１６）。
そして、ステップ４１８に進んだならば、計測したＰＷＭパルスの実際の周期Ｔｐｒと、直前に制御レジスタ２１１に設定した分周比ｎとより、Ｔｐｒ/ｎによって、低精度発振子２２が実際に生成しているサブマイコン２１の動作クロックの周期Ｔｓｒを算出する。そして、第１シフト周期Ｔｐｔ+Ｍに相当する、周期Ｔｓｒの動作クロックの動作クロック数を分周比ｎとして算定し、マイコン間通信を用いてサブマイコン２１の制御レジスタ２１１に設定し、ステップ４０４に戻る。
If the absolute value of the difference between the actual PWM pulse period Tpr and the first shift period = Tpt + M is not larger than the allowable error d, the process returns to step 404, and if larger, the process proceeds to step 418 (step 416). .
When the process proceeds to step 418, the low-accuracy oscillator 22 is actually generated by Tpr / n from the actual period Tpr of the measured PWM pulse and the frequency division ratio n set in the control register 211 immediately before. The period Tsr of the operation clock of the sub-microcomputer 21 is calculated. Then, the number of operation clocks of the operation clock corresponding to the first shift cycle Tpt + M of the cycle Tsr is calculated as the division ratio n, and is set in the control register 211 of the sub-microcomputer 21 using inter-microcomputer communication. Return to.
ここで、ステップ４１８で制御レジスタ２１１に設定する分周比は、（Ｔｐt+Ｍ）/Ｔｓｖに最も近い自然数として求める。
このようにＰＷＭ周波数制御処理を行うことにより、ＰＷＭパルスの周波数スペクトルを、１/（ＰＷＭパルスの所望中心周期Ｔｐt+Ｍ）と、１/（ＰＷＭパルスの所望中心周期Ｔｐt-Ｍ）に拡散することができ、ＰＷＭパルス及び被ＰＷＭ制御デバイス２３１の動作によって発生するノイズの実効的なピークを低く抑えることができるようになる。なお、ＰＷＭパルスの周期は、ＰＷＭパルスの所望中心周期Ｔｐtを中心として僅かに変化するものであって、実効的にＰＷＭパルスの周波数はＰＷＭパルスの所望中心周波数（１/ＰＷＭパルスの所望中心周期Ｔｐt）となるので、このようにＰＷＭパルスの周期を第１シフト周期と第２シフト周期との間で変化させるようにしても、通常は、被ＰＷＭ制御デバイス２３１の動作に支障が生じることはない。
Here, the frequency division ratio set in the control register 211 in step 418 is obtained as a natural number closest to (Tpt + M) / Tsv.
By performing the PWM frequency control process in this manner, the frequency spectrum of the PWM pulse is spread to 1 / (desired center period Tpt + M of the PWM pulse) and 1 / (desired center period Tpt-M of the PWM pulse). Therefore, the effective peak of noise generated by the operation of the PWM pulse and the PWM controlled device 231 can be suppressed low. The period of the PWM pulse slightly changes around the desired center period Tpt of the PWM pulse, and the frequency of the PWM pulse is effectively the desired center frequency of the PWM pulse (1 / the desired center period of the PWM pulse). Therefore, even if the period of the PWM pulse is changed between the first shift period and the second shift period as described above, there is normally no problem in the operation of the PWM control device 231. Absent.
なお、このようにＰＷＭパルスの周期を第１シフト周期と第２シフト周期との間で変化させる場合においても、メインマイコン１１においては、ＰＷＭパルスの実際の周期Ｔｐｒの計測と、ＰＷＭパルスの実際の周期Ｔｐｒ、または、ＰＷＭパルスの所望中心周期Ｔｐtと計測したＰＷＭパルスの実際の周期Ｔｐｒとの差のサブマイコン２１のＰＷＭ制御ブロック２１２への通知のみを行い、分周比ｎの算出は当該通知に基づいてサブマイコン２１において行うようにしてよい。 Even when the period of the PWM pulse is changed between the first shift period and the second shift period in this way, the main microcomputer 11 measures the actual period Tpr of the PWM pulse and the actual PWM pulse. Only the notification to the PWM control block 212 of the sub-microcomputer 21 of the difference between the period Tpr of the PWM pulse or the desired center period Tpt of the PWM pulse and the actual period Tpr of the measured PWM pulse, and the division ratio n is calculated It may be performed in the sub-microcomputer 21 based on the notification.
１…メインシステム、２…サブシステム、１１…メインマイコン、１２…高精度発振子、１３…メインシステムデバイス、２１…サブマイコン、２２…低精度発振子、２３…サブシステムデバイス、１１１…インプットキャプチャタイマ、１１２…ＰＷＭ周波数制御ブロック、２１１…制御レジスタ、２１２…ＰＷＭ制御ブロック、２３１…被ＰＷＭ制御デバイス。 DESCRIPTION OF SYMBOLS 1 ... Main system, 2 ... Subsystem, 11 ... Main microcomputer, 12 ... High precision oscillator, 13 ... Main system device, 21 ... Sub microcomputer, 22 ... Low precision oscillator, 23 ... Subsystem device, 111 ... Input capture Timer 112 112 PWM frequency control block 211 Control register 212 PWM control block 231 PWM controlled device
Claims (2)
前記第１の発振子よりも高精度な第２の発振子が生成した第２の動作クロックで動作する第２のマイコンと、
ＰＷＭパルスによって駆動される被ＰＷＭ制御デバイスとを備えた電子システムであって、
前記第１のマイコンは、前記第１の動作クロックの周期を、ｎ（但し、ｎは自然数）倍した周期を有する前記ＰＷＭパルスを生成して出力するＰＷＭ制御手段を有し、
前記第２のマイコンは、
前記第１のマイコンが出力するＰＷＭパルスの周期を計測周期として計測する周期計測手段と、
前記ＰＷＭパルスの所望の中心周期よりも所定時間大きい第１の周期と、前記所望の中心周期よりも前記所定時間小さい第２の周期とを交互に現用周期として用い、前記計測周期と前記現用周期との差が最小となるように、前記第１のマイコンに前記ｎの値を更新させるＰＷＭパルス周期制御手段とを有することを特徴とする電子システム。 A first microcomputer that operates with a first operation clock generated by a first oscillator;
A second microcomputer that operates with a second operation clock generated by a second oscillator that is more accurate than the first oscillator;
An electronic system comprising a PWM controlled device driven by a PWM pulse,
The first microcomputer has PWM control means for generating and outputting the PWM pulse having a cycle obtained by multiplying the cycle of the first operation clock by n (where n is a natural number),
The second microcomputer is
Period measuring means for measuring the period of the PWM pulse output from the first microcomputer as a measurement period;
The measurement cycle and the working cycle are alternately used as a working cycle, a first cycle having a predetermined time longer than the desired center cycle of the PWM pulse and a second cycle having the predetermined time smaller than the desired center cycle. An electronic system comprising: PWM pulse cycle control means for causing the first microcomputer to update the value of n so that a difference between the first microcomputer and the second microcomputer is minimized .
前記第１の発振子よりも高精度な第２の発振子が生成した第２の動作クロックで動作する第２のマイコンと、
ＰＷＭパルスによって駆動される被ＰＷＭ制御デバイスとを備えた電子システムであって、
前記第１のマイコンは、前記第１の動作クロックの周期を、ｎ（但し、ｎは自然数）倍した周期を有する前記ＰＷＭパルスを生成して出力するＰＷＭ制御手段を有し、
前記第２のマイコンは、
前記第１のマイコンが出力するＰＷＭパルスの周期を計測周期として計測し、計測した前記計測周期もしくはＰＷＭパルスの所望の周期と前記計測周期との差を計測情報として前記第１のマイコンの前記ＰＷＭ制御手段に通知する周期計測手段を有し、
前記第１のマイコンの前記ＰＷＭ制御手段は、前記ＰＷＭパルスの所望の中心周期よりも所定時間大きい第１の周期と、前記所望の中心周期よりも前記所定時間小さい第２の周期とを交互に現用周期として用い、通知された計測情報から求まる前記計測周期と前記現用周期との差が最小となるように前記ｎの値を更新することを特徴とする電子システム。 A first microcomputer that operates with a first operation clock generated by a first oscillator;
A second microcomputer that operates with a second operation clock generated by a second oscillator that is more accurate than the first oscillator;
An electronic system comprising a PWM controlled device driven by a PWM pulse,
The first microcomputer has PWM control means for generating and outputting the PWM pulse having a cycle obtained by multiplying the cycle of the first operation clock by n (where n is a natural number),
The second microcomputer is
The PWM pulse cycle output by the first microcomputer is measured as a measurement cycle, and the PWM of the first microcomputer is measured using the measured measurement cycle or a difference between a desired cycle of the PWM pulses and the measurement cycle as measurement information. Having period measurement means for notifying the control means,
The PWM control means of the first microcomputer alternates between a first period larger than a desired center period of the PWM pulse by a predetermined time and a second period smaller than the desired center period by the predetermined time. An electronic system which is used as a working cycle and updates the value of n so that a difference between the measurement cycle obtained from the notified measurement information and the working cycle is minimized .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011184422A JP5680507B2 (en) | 2011-08-26 | 2011-08-26 | Electronic system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011184422A JP5680507B2 (en) | 2011-08-26 | 2011-08-26 | Electronic system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013045383A JP2013045383A (en) | 2013-03-04 |
| JP5680507B2 true JP5680507B2 (en) | 2015-03-04 |
Family
ID=48009217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011184422A Active JP5680507B2 (en) | 2011-08-26 | 2011-08-26 | Electronic system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5680507B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016086385A (en) * | 2014-10-29 | 2016-05-19 | アイシン精機株式会社 | PWM signal output circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3497264B2 (en) * | 1995-02-02 | 2004-02-16 | セイコープレシジョン株式会社 | Camera oscillation circuit |
| JP2868472B2 (en) * | 1996-07-30 | 1999-03-10 | 日本電気アイシーマイコンシステム株式会社 | Microcontroller and control method thereof |
| JPH10247121A (en) * | 1997-03-05 | 1998-09-14 | Sanyo Electric Co Ltd | Microcomputer |
| JP2002196405A (en) * | 2000-12-25 | 2002-07-12 | Olympus Optical Co Ltd | Pulse signal producing device |
| JP2006229607A (en) * | 2005-02-17 | 2006-08-31 | Fujitsu Ltd | Semiconductor device and method of correcting oscillation frequency |
| JP5509055B2 (en) * | 2009-12-24 | 2014-06-04 | キヤノンファインテック株式会社 | Image forming apparatus |
-
2011
- 2011-08-26 JP JP2011184422A patent/JP5680507B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013045383A (en) | 2013-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109426136B (en) | Time-to-digital conversion circuit, circuit device, physical quantity measuring device, electronic apparatus, and moving object | |
| KR100687230B1 (en) | Real time clock apparatus and the real time compensating method thereof | |
| JP5659855B2 (en) | Calibration method and calibration apparatus | |
| CN109067394B (en) | On-chip clock calibration device and calibration method | |
| US9134752B2 (en) | Time measurement device, micro-controller and method of measuring time | |
| JP2009005288A (en) | Clock generating circuit | |
| KR20130029736A (en) | Pwm signal output circuit | |
| KR100719110B1 (en) | Controller apparatus to acquire the encoder speed information and method thereof | |
| KR20130029737A (en) | Pwm signal output circuit | |
| JP5680507B2 (en) | Electronic system | |
| JP2000174615A (en) | Method and device for automatically correcting internal clock frequency of integrated circuit | |
| KR101561372B1 (en) | Pwm signal generating circuit, printer and pwm signal generating method | |
| US10826474B2 (en) | Clock generation circuit and clock adjustment method thereof | |
| JP5914718B2 (en) | Time base with oscillator, frequency division circuit and clock pulse suppression circuit | |
| JP2001013179A (en) | Measurement method for ring oscillator clock frequency, measurement circuit for ring oscillator clock frequency, and microcomputer | |
| JP2011197910A (en) | Clock control circuit and microcomputer | |
| JP4198639B2 (en) | Interrupt generation circuit | |
| JP2014211351A (en) | Wheel speed detection apparatus | |
| JP2011232144A5 (en) | ||
| JP6500550B2 (en) | Timer correction device, timer correction method and timer correction program | |
| JP5119002B2 (en) | Clock circuit and electronic clock | |
| TWI495269B (en) | A successive approximation multiplier-divider for signal process and method for signal process | |
| JP5308495B2 (en) | Flowmeter | |
| KR101635545B1 (en) | Error compensation method of timer | |
| JP2016086385A (en) | PWM signal output circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141015 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141104 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150107 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5680507 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |