JP5672785B2 - Semiconductor device and manufacturing method of semiconductor device - Google Patents
Semiconductor device and manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP5672785B2 JP5672785B2 JP2010135943A JP2010135943A JP5672785B2 JP 5672785 B2 JP5672785 B2 JP 5672785B2 JP 2010135943 A JP2010135943 A JP 2010135943A JP 2010135943 A JP2010135943 A JP 2010135943A JP 5672785 B2 JP5672785 B2 JP 5672785B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- ohmic electrode
- gate electrode
- ohmic
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、半導体装置及び半導体装置の製造方法に、関する。 The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.
化合物半導体装置の高周波特性は、ゲート電極を微細化することにより向上させることが出来る。そのため、高周波用途の化合物半導体装置のゲート電極は、図8に模式的に示したように、電子線描画技術を利用して形成されるものとなっている。 The high frequency characteristics of the compound semiconductor device can be improved by miniaturizing the gate electrode. Therefore, the gate electrode of the compound semiconductor device for high frequency applications is formed by using an electron beam drawing technique as schematically shown in FIG.
化合物半導体装置の高周波特性は、ソース電極・ゲート電極間の距離Lsgを短縮することによっても向上させることが出来る。そのため、より高周波特性の良い化合物半導体装置を開発すべく鋭意研究を行った所、Lsgを0.5μm程度とすると、図9に示したように、『電子線描画(及び現像)により、レジストに、その一部がソース電極側(図9における左側)に広がった形状の開口が形成される』という現象が頻発することが判明した。換言すれば、Lsgを0.5μm程度とすると、ゲート電極形成用電子線が揺らぐ(ゲート電極形成用電子線が直線状に操引されなくなる)という現象が頻発することが判明した。なお、図9は、製造途中の化合物半導体装置の,図10に一点鎖線枠で示した部分辺りのSEM(走査型電子顕微鏡)写真である。 The high frequency characteristics of the compound semiconductor device can also be improved by shortening the distance Lsg between the source electrode and the gate electrode. Therefore, as a result of earnest research to develop a compound semiconductor device with better high-frequency characteristics, when Lsg is about 0.5 μm, as shown in FIG. It has been found that a phenomenon that an opening having a shape in which a part of the opening spreads toward the source electrode side (left side in FIG. 9) is formed frequently occurs. In other words, it has been found that when Lsg is about 0.5 μm, the phenomenon that the gate electrode forming electron beam fluctuates (the gate electrode forming electron beam is not manipulated linearly) frequently occurs. FIG. 9 is a SEM (scanning electron microscope) photograph of a portion of the compound semiconductor device in the middle of manufacture shown in FIG.
上記現象が発生すると、当然、ソース電極・ゲート電極間の間隔やゲート電極の形状が設計通りの化合物半導体装置を製造できないことになる。そして、上記現象は、2つのオーミック電極、及び、それらの間に配置されたゲート電極を備えた半導体装置であれば、化合物半導体装置でなくとも生じ得るものである。 When the above phenomenon occurs, naturally, a compound semiconductor device having a design in which the distance between the source electrode and the gate electrode and the shape of the gate electrode are as designed cannot be manufactured. The above phenomenon can occur even if it is not a compound semiconductor device, as long as it is a semiconductor device including two ohmic electrodes and a gate electrode disposed between them.
そこで、開示の技術の課題は、2つのオーミック電極、及び、それらの間に配置されたゲート電極を備えた、ゲート電極形成用電子線の揺らぎに起因するゲート電極形成不良が生じない形で製造できる半導体装置を提供することにある。 Therefore, the problem of the disclosed technique is to manufacture a gate electrode that has two ohmic electrodes and a gate electrode disposed therebetween, and does not cause a defective gate electrode formation due to fluctuations in the electron beam for forming the gate electrode. An object of the present invention is to provide a semiconductor device that can be used.
また、開示の技術の他の課題は、2つのオーミック電極、及び、それらの間に配置されたゲート電極を備えた半導体装置を、ゲート電極形成用電子線の揺らぎに起因するゲート電極形成不良が生じない形で製造できる半導体装置の製造方法を提供することにある。 In addition, another problem of the disclosed technique is that a semiconductor device including two ohmic electrodes and a gate electrode disposed between the two ohmic electrodes has a gate electrode formation defect caused by fluctuation of an electron beam for forming the gate electrode. An object of the present invention is to provide a method of manufacturing a semiconductor device that can be manufactured in a form that does not occur.
上記課題を解決するために、開示の技術の一態様の半導体装置は、半導体基体の一方の面上に、第1オーミック電極、ゲート電極及び第2オーミック電極が、この順に配置された半導体装置であって、第1オーミック電極とゲート電極との間の距離が、第2オーミック電極とゲート電極との間の距離よりも短く、第1オーミック電極が、ゲート電極と対向する側の少なくとも一方の隅がカットされた矩形形状を有する。 In order to solve the above problems, a semiconductor device according to one embodiment of the disclosed technology is a semiconductor device in which a first ohmic electrode, a gate electrode, and a second ohmic electrode are arranged in this order on one surface of a semiconductor substrate. The distance between the first ohmic electrode and the gate electrode is shorter than the distance between the second ohmic electrode and the gate electrode, and the first ohmic electrode is at least one corner on the side facing the gate electrode. Has a cut rectangular shape.
また、開示の技術の他の態様の半導体装置は、半導体基体の一方の面上に、第1オーミック電極、ゲート電極及び第2オーミック電極が、この順に配置された半導体装置であっ
て、半導体基体の一方の面に、不活性領域によって囲まれた活性領域であって、第1オーミック電極の全域及び第2オーミック電極の全域が配置される矩形状部分と、ゲート電極下となる部分及びゲート電極下とならない部分を備えた,矩形状部分から各電極の並び方向に垂直な方向に突出した突出部分とを含む活性領域が設けられている構成を有する。
A semiconductor device according to another aspect of the disclosed technology is a semiconductor device in which a first ohmic electrode, a gate electrode, and a second ohmic electrode are arranged in this order on one surface of a semiconductor substrate. An active region surrounded by an inactive region on one side of the rectangular region in which the entire region of the first ohmic electrode and the entire region of the second ohmic electrode are disposed, a portion under the gate electrode, and the gate electrode An active region including a protruding portion protruding from a rectangular portion in a direction perpendicular to the arrangement direction of the electrodes, having a non-lower portion, is provided.
上記した他の課題を解決するために、開示の技術の一態様の半導体装置の製造方法は、半導体基体の一方の面上に、第1オーミック電極、ゲート電極及び第2オーミック電極が、この順に、第1オーミック電極とゲート電極との間の距離が、第2オーミック電極とゲート電極との間の距離よりも短くなるように配置された半導体装置の製造方法であって、半導体基体の一方の面上に、第2オーミック電極を形成すると共に、第1オーミック電極として、ゲート電極と対向する側の少なくとも一方の隅がカットされた矩形形状を有する電極を形成する電極形成工程と、ゲート電極を形成するために、電極形成工程後に行われる電子線描画工程とを含む。 In order to solve the other problems described above, a method for manufacturing a semiconductor device according to one embodiment of the disclosed technique includes a first ohmic electrode, a gate electrode, and a second ohmic electrode in this order on one surface of a semiconductor substrate. , A method of manufacturing a semiconductor device, wherein the distance between the first ohmic electrode and the gate electrode is shorter than the distance between the second ohmic electrode and the gate electrode, Forming a second ohmic electrode on the surface, forming an electrode having a rectangular shape in which at least one corner on the side facing the gate electrode is cut as the first ohmic electrode; In order to form, an electron beam drawing process performed after an electrode formation process is included.
また、開示の技術の他の態様の半導体装置の製造方法は、第1オーミック電極、ゲート電極及び第2オーミック電極を備えた半導体装置の製造方法であって、基板の一方の面上に、不活性領域と、当該不活性領域によって囲まれた活性領域であって、第1オーミック電極の全域及び第2オーミック電極の全域が配置される矩形状部分、並びに、ゲート電極下となる部分及びゲート電極下とならない部分を備えた矩形状部分から各電極の並び方向に垂直な方向に突出した突出部分を含む活性領域とを形成する工程と、基板の一方の面上に形成された活性領域上に、第1オーミック電極及び第2オーミック電極を形成する工程と、活性領域の矩形状部分及び突出部分を横切る形状のゲート電極を形成するために行われる電子線描画工程とを含む。 A method for manufacturing a semiconductor device according to another aspect of the disclosed technique is a method for manufacturing a semiconductor device including a first ohmic electrode, a gate electrode, and a second ohmic electrode. An active region, an active region surrounded by the inactive region, a rectangular portion in which the entire region of the first ohmic electrode and the entire region of the second ohmic electrode are disposed, and a portion under the gate electrode and the gate electrode Forming an active region including a protruding portion that protrudes in a direction perpendicular to the direction in which the electrodes are arranged from a rectangular portion having a non-lower portion; and on the active region formed on one surface of the substrate A step of forming the first ohmic electrode and the second ohmic electrode, and an electron beam drawing step performed to form a gate electrode having a shape crossing the rectangular portion and the protruding portion of the active region.
上記構成/製造手順を採用しておけば、2つのオーミック電極、及び、それらの間に配置されたゲート電極を備えた半導体装置を、ゲート電極形成用電子線の揺らぎに起因するゲート電極形成不良が生じない形で製造できることになる。 If the above configuration / manufacturing procedure is employed, a semiconductor device including two ohmic electrodes and a gate electrode disposed between them is formed into a gate electrode formation defect caused by fluctuation of an electron beam for forming the gate electrode. It can be manufactured in a form that does not occur.
以下、発明者が開発した3タイプの半導体装置(以下、第1〜第3実施形態に係る半導体装置1〜3と表記する)の構成及び製造手順を、図面を参照して詳細に説明する。 Hereinafter, configurations and manufacturing procedures of three types of semiconductor devices developed by the inventors (hereinafter referred to as semiconductor devices 1 to 3 according to the first to third embodiments) will be described in detail with reference to the drawings.
《第1実施形態》
図1に、第1実施形態に係る半導体装置1の製造途中の断面図を示す。なお、この図1及び以下で説明に用いる各図は、半導体装置1(又は、半導体装置2、3)の構成を模式的に示したもの(各部のサイズ、位置を適宜変更してあるもの)であると共に、各図における各部のサイズ等も合わせていないものである。また、幾つかの図は、煩雑になるのを避けるために、符号“10”の図示を省略したものとなっている。
<< First Embodiment >>
FIG. 1 is a cross-sectional view of the semiconductor device 1 according to the first embodiment in the middle of manufacture. 1 and the drawings used in the following description schematically show the configuration of the semiconductor device 1 (or the
図1に示してあるように、半導体装置1は、半導体基体10、ソース電極14s、ゲート電極20、ドレイン電極14d等を備えた装置である。
As shown in FIG. 1, the semiconductor device 1 includes a
半導体基体10は、基板11上に化合物半導体層を形成した後、形成した化合物半導体層の一部を不活性化することにより、化合物半導体層内(基板11上)に、不活性領域13で囲まれた矩形状の活性領域12を画定した部材である。なお、半導体基体10の詳細については後述するが、半導体装置1の半導体基体10としては、通常、複数の活性領域12が画定されているものが使用される。
After forming the compound semiconductor layer on the
ソース電極14s、ドレイン電極14dは、それらの間の間隔(いわゆるゲート長)が所定長となるように、活性領域12の両端(図1における左右の端)に形成されている電極である。
The
ゲート電極20は、ソース電極14s及びドレイン電極14dの形成後に、電子線描画工程を含むゲート電極形成工程により形成されるマッシュルーム型の電極である。このゲート電極20は、活性領域12の,ソース電極14s・ドレイン電極14d間の部分を横切るようにソース電極14s寄りの箇所に配置されている。なお、ソース電極14s寄りの箇所とは、ゲート電極20の下端側の部分(柄の部分:以下、ゲート電極20aと表記する)とソース電極14sとの間の距離(間隔)Lsgが、ゲート電極20aとドレイン電極14dとの間の距離Ldgよりも短い箇所のことである。
The
性能(高周波特性等)を向上させるために、半導体装置1は、距離Lsgが比較的に短い(例えば、0.5μm)装置として構成(製造)される。 In order to improve performance (high frequency characteristics and the like), the semiconductor device 1 is configured (manufactured) as a device having a relatively short distance Lsg (for example, 0.5 μm).
そして、半導体装置1は、図2に示したように、Lsgがそのような値となる位置に、“ゲート電極20側且つゲート電極形成用電子線の描画開始位置側(図2における上側)の隅が斜めにカットされている矩形形状を有するソース電極14s”が配置された装置となっている。
Then, as shown in FIG. 2, the semiconductor device 1 has a position where “Lsg” has such a value, “on the
半導体装置1の具体的な製造手順等を説明する前に、ここで、半導体装置1に上記構成を採用している理由を説明しておくことにする。 Before describing a specific manufacturing procedure and the like of the semiconductor device 1, the reason why the above configuration is adopted for the semiconductor device 1 will be described.
半導体装置1は、高性能な化合物半導体装置を実現すべく、鋭意、研究した結果として得られたものである。 The semiconductor device 1 is obtained as a result of earnest and research in order to realize a high-performance compound semiconductor device.
具体的には、半導体装置1の開発時には、Lsgを変えた半導体装置(矩形状のソース電極を用いたもの)を製造することが行われている。そして、その結果として、既に説明したように、Lsgを0.5μm程度とすると、ゲート電極形成用電子線の揺らぎ(以下、単に、“電子線の揺らぎ”と表記する)に起因するゲート電極形成不良が頻発することが分かっている。 Specifically, at the time of development of the semiconductor device 1, manufacturing a semiconductor device (using a rectangular source electrode) in which Lsg is changed is performed. As a result, as described above, when Lsg is about 0.5 μm, the gate electrode formation due to the fluctuation of the electron beam for forming the gate electrode (hereinafter simply referred to as “electron beam fluctuation”) is performed. It is known that defects frequently occur.
また、Lsd>Lsgであっても、Lsg=1.0μm程度であれば、電子線の揺らぎが殆ど起こらないことも分かっている。従って、電子線の揺らぎは、Lsgを0.5μm程度にすると、電子線のスポット位置からのソース電極側抵抗と、電子線のスポット位置からドレイン電極側抵抗との間の差違(以下、抵抗差と表記する)が過度に大きくなる結果として、生じている現象であると考えられる。 It is also known that even if Lsd> Lsg, the fluctuation of the electron beam hardly occurs if Lsg = about 1.0 μm. Therefore, when the Lsg is about 0.5 μm, the fluctuation of the electron beam is the difference between the source electrode side resistance from the electron beam spot position and the drain electrode side resistance from the electron beam spot position (hereinafter referred to as resistance difference). This is considered to be a phenomenon that occurs as a result of excessively large).
また、Lsgが0.5μm程度であっても、活性領域上を電子線が、或る程度の長さ、操引されると、電子線の揺らぎが収まる(電子線が直線状に操引されるようになる;図9、図10参照)ことも分かっている。そのため、電子線の描画開始位置側の抵抗差が過度に大きくならないようにしておけば、Lsgが0.5μm程度であっても、電子線の揺らぎに起因するゲート電極形成不良の発生を防止できることが考えられる。 Even if Lsg is about 0.5 μm, the fluctuation of the electron beam is settled when the electron beam is manipulated for a certain length on the active region (the electron beam is manipulated linearly). (See FIGS. 9 and 10). Therefore, if the resistance difference on the drawing start position side of the electron beam is not excessively increased, it is possible to prevent the occurrence of defective gate electrode formation due to fluctuations in the electron beam even if Lsg is about 0.5 μm. Can be considered.
そして、ソース電極14sの形状を、“ゲート電極20側且つゲート電極形成用電子線の描画開始位置側の隅が斜めにカットされている矩形形状”としておけば、矩形状のソース電極を用いた場合よりも、電子線の描画開始位置側の抵抗差を小さくすることが出来る。また、ソース電極14sの形状を、そのような形状としておけば、活性領域上(活性領域上のレジスト上)の電子線の描画開始側の部分で電子線が多少揺らいでも、ソース電極と接しないゲート電極を形成できることにもなる。
If the
そのため、上記観点に基づき半導体装置を実際に製造してみたところ、例えば、図2に示したように、ソース電極14sの形状を、長方形の一隅から各隣片がおよそ0.5μmの直角三角形上の部分を除去した形状としておけば、Lsgが0.5μm程度であっても、ゲート電極形成不良が生じないことが確認できたため、半導体装置1に上記構成を採用しているのである。
Therefore, when the semiconductor device is actually manufactured based on the above viewpoint, for example, as shown in FIG. 2, the shape of the
以上、説明した事項から既に明らかであるとは考えるが、ここで、図3A〜図3Lを用いて、第1実施形態に係る半導体装置1のより具体的な構成例及び製造手順例を説明しておくことにする。 As described above, it is considered to be clear from the matters described above. Here, a more specific configuration example and a manufacturing procedure example of the semiconductor device 1 according to the first embodiment will be described with reference to FIGS. 3A to 3L. I will keep it.
半導体装置1の製造時には、例えば、図3Aに示してあるように、基板11としての半絶縁性のSiC基板(以下、SiC基板11と表記する)上に、バッファ層12a、GaN電子走行層12b、AlGaN電子供給層12c、GaN表面層12dが、順次、MOCVD(Metal Organic Chemical Vapor Deposition)法によりエピタキシャル成長される
。なお、バッファ層12aは、SiC基板11表面の格子欠陥が電子走行層12bに伝播するのを防ぐためにSiC基板11上に形成される層である。このバッファ層12aとしては、例えば、GaN層が形成される。
At the time of manufacturing the semiconductor device 1, for example, as shown in FIG. 3A, a
次いで、図3Bに模式的に示したように、SiC基板11上に形成した化合物半導体層(層12a〜12dの積層体)の,トランジスタを形成しない領域が、Arイオン注入によって不活性化される(不活性領域13とされる)。なお、化合物半導体層の構成から明らかなように、基板11上に形成されるトランジスタは、いわゆるHEMT(High Electron Mobility Transistor)である。
Next, as schematically shown in FIG. 3B, the region where the transistor is not formed in the compound semiconductor layer (stacked body of the
その後、フォトリソグラフィー及びドライエッチングにより、GaN表面層12dの,ソース電極14s下,ドレイン電極14d下となる各部分(形成する電極14s、電極14dと同形状の部分)が、除去される。
Thereafter, the respective parts (parts having the same shape as the
上記工程の完了後には、GaN表面層12dの除去により露出させたAlGaN電子走行層12c上、及び、GaN表面層12dの除去のために設けたレジスト上に、例えば、厚さ20nmのTi層と厚さ200nmのAl層とが蒸着法により形成される。そして、レジスト上のTi層及びAl層をレジストと共に除去してから熱処理を加えることにより、図3Cに示した構造が製造される。すなわち、半導体基体10の活性領域12上に、当該活性領域12に対してオーミックコンタクトしたソース電極14s及びドレイン電極14dが形成されている構造が製造される。
After completion of the above process, for example, a Ti layer having a thickness of 20 nm is formed on the AlGaN
次いで、図3D、図3Eに示したように、当該構造上に、絶縁膜としての窒化珪素膜15と、電子線リソグラフィー用のレジスト層16とが、順次、形成される。そして、レジスト層16上に帯電防止剤を塗布した後に、電子線露光及び現像を行うことにより、レジスト層16の,ゲート電極20aを形成する部分に、およそ0.1μm幅の開口が形成される(図3E)。
Next, as shown in FIGS. 3D and 3E, a
その後、図3Fに示したように、開口を形成したレジスト層16をマスクとして、窒化珪素膜15の,当該開口下の部分が、SF6を用いたドライエッチングにより除去される。そして、図3Gに示したように、レジスト層16が除去されてから、図3Hに示したように、窒化珪素膜15上に、レジスト層16〜18が形成される。このレジスト層16〜18の形成は、通常、レジスト材料の塗布、ベーキングを繰り返すことにより行われる。また、レジスト層16としては、例えば、マイクロケム社製のPMMA(Polymethyl methacrylate)層が形成され、レジスト層17としては、例えば、マイクロケム社製のPMG
I(Poly Methyl Glutarimide)層が形成される。また、レジスト層18としては、例え
ば、日本ゼオン社製のZEP520層が形成される。
Thereafter, as shown in FIG. 3F, using the resist
An I (Poly Methyl Glutarimide) layer is formed. Further, as the resist
レジスト層16〜18の形成後には、レジスト層18上に帯電防止剤が塗布される。そして、電子線描画(露光)及び現像を行うことにより、レジスト層18の,ゲート電極20を形成する部分におよそ0.8μm幅の開口が形成される。
After the formation of the resist
次いで、開口を形成したレジスト層18をマスクとして、レジスト層17がアルカリ現像液でエッチングされることにより、図3Iに示したような構造が製造される。そして、当該構造のレジスト層16に対する電子線描画により、レジスト層16の,窒化珪素膜15に設けた開口上の部分(およそ0.1um幅の部分)が露光される。なお、Lsgを単
純に狭くした半導体装置にて電子線が揺らぐ(図9参照。)のは、この工程である。
Next, using the resist
その後、レジスト層16が現像されて、レジスト層16の,窒化珪素膜15に設けた開口上に、当該開口と同じ幅(およそ0.1um幅)の開口が形成される(図3J)。
Thereafter, the resist
上記のようにして、GaN表面層12dに至る開口をレジスト層16〜18に設けた後には、図3Hに示したように、当該開口内及びレジスト層18上に、ゲートメタル19(例えば、10nm厚のNiと300nm厚のAu)が蒸着される。次いで、加温した有機溶剤を用いてレジスト層18上のゲートメタル19がレジスト層16〜18と共に除去されて、図3Lに示したように、活性領域12上に、ソース電極14s、ドレイン電極14d及びゲート電極20が形成されている構造(製造途中の半導体装置1)が形成される。
After the openings reaching the
この後、層間絶縁膜、コンタクト孔、配線等の形成工程が行われて、半導体装置1の製造が完了する。 Thereafter, a process for forming an interlayer insulating film, contact holes, wirings, and the like is performed, and the manufacture of the semiconductor device 1 is completed.
《第2実施形態》
以下、図4を用いて、第2実施形態に係る半導体装置2の構成を、半導体装置1と異なっている部分を中心に説明する。
<< Second Embodiment >>
Hereinafter, the configuration of the
半導体装置2も、半導体装置1と同様の構成要素(活性領域12を備えた半導体基体10、ソース電極14s、ドレイン電極14d等)からなる装置である。ただし、半導体装置2は、図4に示したような形状の活性領域12が画定されている半導体基体10を用いて製造されるものとなっている。
The
すなわち、半導体装置2の製造時、半導体基体10には、『ソース電極14sの全域及びドレイン電極14dの全域が配置される矩形状部分と、当該矩形状部分から電子線描画の開始位置方向(図4における上方向)に例えば5μm程度突出している突出部分12aとからなる活性領域12』が設けられる。なお、活性領域12の突出部分12aの幅(図4における左右方向の長さ)、位置は、通常、ゲート電極20a下よりもドレイン電極14d側には,はみ出ないように、且つ、ソース電極14s側へのはみ出し量が、Lsgよりも長くなるように(例えば、1μm)、定められる。
That is, when the
そして、半導体装置2は、そのような形状の活性領域12を設けた半導体基体10上に、半導体装置1と同様の手順で、矩形状のソース電極14s及びドレイン電極14dとマッシュルーム型のゲート電極20(図1参照。)とを形成することにより製造される装置となっている。
Then, in the
すなわち、既に説明したように、電子線の揺らぎは、抵抗差が過度に大きくなる結果として、生じている現象であると考えられる。ただし、『Lsgが0.5μm程度であっても、活性領域上を電子線が或る程度の長さ操引されると、電子線の揺らぎが収まる』ことからすると、ソース電極14sとドレイン電極14dとの間の部分よりも先に電子線が照射される部分(以下、前段部分と表記する)を、若干、低抵抗化することによって、電子線の揺らぎに起因するゲート電極形成不良の発生を防止できることが考えられる。
That is, as already explained, the fluctuation of the electron beam is considered to be a phenomenon that occurs as a result of the resistance difference becoming excessively large. However, “even if Lsg is about 0.5 μm, if the electron beam is manipulated to a certain length on the active region, the fluctuation of the electron beam is reduced”, the
そして、そのためには、図5に模式的に示したように、活性領域12の突出部分12aを、ゲート電極20a下から、ソース電極14s側及びドレイン電極14d側の双方にはみ出す形状のものとしておくことも考えられる。ただし、突出部分12aをそのような形状にしておいた場合には、ソース電極14s・ドレイン電極14d間を流れる電流中に、突出部分12a下を流れる電流が含まれることになる。そして、突出部分12a下を流れる電流の位相・強度は、他の部分を流れる電流とは異なったものとなるため、そのような電流が殆ど流れない図4の構成を採用しておいた方が、性能が高い半導体装置を得ることが出来ることになる。
For this purpose, as schematically shown in FIG. 5, the protruding
実際、突出部分12aがソース電極14s側のみに、はみ出すように半導体装置2を製造してみたところ、例えば、図4に示したように、突出部分12aの突出長(図4における上方向に突出した長さ)を5μm程度としておけば、Lsgが0.5μm程度であっても、ゲート電極形成不良が生じないことが確認できた。そのため、半導体装置2に上記構成を採用したのである。
Actually, when the
《第3実施形態》
以下、図6及び図7を用いて、第3実施形態に係る半導体装置3の構成を、半導体装置1と異なっている部分を中心に説明する。なお、図6は、ゲート電極20の上部や窒化珪素膜15の図示を省略した半導体装置3の上面図である。また、図7は、半導体装置3の,図6にA−A′と示してある部分の断面図である。
<< Third Embodiment >>
Hereinafter, the configuration of the
この半導体装置3も、半導体装置1と同様に、“ゲート電極20側且つゲート電極形成用電子線の描画開始位置側の隅が斜めにカットされている矩形形状を有するソース電極14s”を備えた装置である。
Similar to the semiconductor device 1, the
ただし、図6及び図7に示してあるように、半導体装置3が備えるソース電極14sは、ゲート長方向に垂直な方向の長さ(図6における上下方向の長さ)が、ドレイン電極14dよりも、所定長さ(例えば1μm程度)だけ長いものとされている。そして、半導体装置3は、そのような形状のソース電極14sの,隅がカットされている側の端が、不活性領域13上に位置するように製造された装置となっている。
However, as shown in FIGS. 6 and 7, the
すなわち、この半導体装置3は、いわば、前段部分(ソース電極14sとドレイン電極14dとが短い間隔で実際に向き合うことになる部分よりも先に電子線が照射される部分)に、ソース電極側抵抗とドレイン電極側抵抗とが次第に変わっていく領域を設けたものとなっている。
In other words, this
具体的な理由は不明であるが(前段部分に上記領域を設けたが故に、ゲート電極形成不良が防止できたのか、上記領域が単に低抵抗な領域として機能しているのか等については不明であるが)、この構成を採用しておいても、電子線の揺らぎに起因するゲート電極形成不良の発生を防止できることが確認できている。 Although the specific reason is unknown (it is unknown whether the gate electrode formation failure could be prevented because the above-mentioned region was provided in the previous stage, or whether the above-mentioned region simply functions as a low-resistance region) However, even if this configuration is adopted, it has been confirmed that it is possible to prevent the occurrence of defective gate electrode formation due to fluctuations in the electron beam.
従って、この半導体装置3の構成を採用することによっても、高性能な半導体装置を実現出来ることになる。
Therefore, by adopting the configuration of the
《変形形態》
上記した各実施形態に係る半導体装置1〜3に対しては、各種の変形を行うことが出来る。例えば、既に説明した理由から、図4に示した構成を採用した方が高性能な半導体装置2が得られるのであるが、半導体装置2を、図5に示した構成を有するものに変形することも出来る。
<Deformation>
Various modifications can be made to the semiconductor devices 1 to 3 according to the above-described embodiments. For example, for the reasons already described, it is possible to obtain a high-
『ゲート電極20に近い方のオーミック電極の形状を変える』、『活性領域12のゲート電極20に近い部分を突出(延伸)させる』といった上記技術を、ソース電極14sよりもドレイン電極14dの方がゲート電極20に近い半導体装置に適用することも出来る。
The above-described techniques such as “changing the shape of the ohmic electrode closer to the
また、半導体装置1を、図1における左上隅がカットされているドレイン電極14dを備えたものに変形することも出来る。なお、そのような変形は、ソース電極14s・ゲート電極20a間の距離Lsgと、ドレイン電極14d・ゲート電極20a間の距離Ldgとが共に極めて短い(例えば、0.5μm)ものである場合に特に有効であると考えられる。何故ならば、そのような場合、製造誤差等により、電子線がいずれの方向にも揺らぎ得るからである。
In addition, the semiconductor device 1 can be modified to include the
また、半導体装置1〜3を、各部のサイズが上記したものとは異なる装置や、各部の構成材料が上記したものとは異なる装置(InP系、GaN系、SiGe系化合物半導体装置や、化合物半導体装置ではない半導体装置)に変形しても良いことなどは、当然のことである。 Further, the semiconductor devices 1 to 3 are different from those described above in the size of each part, or different from those described above in the constituent materials (InP-based, GaN-based, SiGe-based compound semiconductor devices, compound semiconductors). Of course, the semiconductor device may be transformed into a semiconductor device that is not a device.
以上、開示した技術に関し、更に以下の付記を開示する。 As described above, the following additional notes are disclosed with respect to the disclosed technology.
(付記1) 半導体基体の一方の面上に、第1オーミック電極、ゲート電極及び第2オ
ーミック電極が、この順に配置された半導体装置であって、
前記第1オーミック電極と前記ゲート電極との間の距離が、前記第2オーミック電極と前記ゲート電極との間の距離よりも短く、
前記第1オーミック電極が、前記ゲート電極と対向する側の少なくとも一方の隅がカットされた矩形形状を有する
ことを特徴とする半導体装置。
(Appendix 1) A semiconductor device in which a first ohmic electrode, a gate electrode, and a second ohmic electrode are arranged in this order on one surface of a semiconductor substrate,
A distance between the first ohmic electrode and the gate electrode is shorter than a distance between the second ohmic electrode and the gate electrode;
The semiconductor device, wherein the first ohmic electrode has a rectangular shape in which at least one corner on the side facing the gate electrode is cut.
(付記2) 前記第1オーミック電極の全域及び前記第2オーミック電極の全域が、前記半導体基体の前記一方の面に設けられている活性領域上に配置されている
ことを特徴とする付記1に記載の半導体装置。
(Supplementary note 2) The supplementary note 1 is characterized in that the entire region of the first ohmic electrode and the entire region of the second ohmic electrode are disposed on an active region provided on the one surface of the semiconductor substrate. The semiconductor device described.
(付記3) 前記半導体基体の前記一方の面に、活性領域、及び、当該活性領域を囲む不活性領域が、各電極の並び方向である第1方向に平行又は垂直な境界を有するように設けられており、
前記第1オーミック電極の前記第1方向の長さが、前記第2オーミック電極の前記第1方向の長さよりも長く、
前記第1オーミック電極の前記第1方向の,隅がカットされている側の端部が、不活性領域上に配置され、
前記第1オーミック電極の残りの部分及び前記第2オーミック電極の全域が、前記半導体基体の前記活性領域上に配置されている
ことを特徴とする付記1に記載の半導体装置。
(Supplementary Note 3) An active region and an inactive region surrounding the active region are provided on the one surface of the semiconductor substrate so as to have a boundary parallel or perpendicular to the first direction in which the electrodes are arranged. And
A length of the first ohmic electrode in the first direction is longer than a length of the second ohmic electrode in the first direction;
An end of the first ohmic electrode in the first direction on the side where the corner is cut is disposed on the inactive region,
The remaining part of the first ohmic electrode and the entire area of the second ohmic electrode are disposed on the active region of the semiconductor substrate. The semiconductor device according to appendix 1, wherein
(付記4) 半導体基体の一方の面上に、第1オーミック電極、ゲート電極及び第2オーミック電極が、この順に配置された半導体装置であって、
前記半導体基体の前記一方の面に、
不活性領域によって囲まれた活性領域であって、前記第1オーミック電極の全域及び前記第2オーミック電極の全域が配置される矩形状部分と、前記ゲート電極下となる部分及び前記ゲート電極下とならない部分を備えた,前記矩形状部分から各電極の並び方向に垂直な方向に突出した突出部分とを含む活性領域が設けられている
ことを特徴とする半導体装置。
(Supplementary Note 4) A semiconductor device in which a first ohmic electrode, a gate electrode, and a second ohmic electrode are arranged in this order on one surface of a semiconductor substrate,
On the one surface of the semiconductor substrate,
An active region surrounded by an inactive region, wherein the entire region of the first ohmic electrode and the entire region of the second ohmic electrode are disposed; a portion under the gate electrode; and under the gate electrode An active region including a protruding portion protruding from the rectangular portion in a direction perpendicular to the direction in which the electrodes are arranged is provided.
(付記5) 前記第1オーミック電極と前記ゲート電極との間の距離が、前記第2オーミック電極と前記ゲート電極との間の距離よりも短く、
前記活性領域の前記突出部分が、
前記ゲート電極下となる部分と、前記ゲート電極よりも前記第1オーミック電極側となる部分とからなる
ことを特徴とする付記4に記載の半導体装置。
(Supplementary Note 5) A distance between the first ohmic electrode and the gate electrode is shorter than a distance between the second ohmic electrode and the gate electrode.
The protruding portion of the active region is
The semiconductor device according to
(付記6) 前記活性領域が、窒化物半導体からなる
ことを特徴とする付記1乃至付記5のいずれか一項に記載の半導体装置。
(Supplementary note 6) The semiconductor device according to any one of supplementary notes 1 to 5, wherein the active region is made of a nitride semiconductor.
(付記7) 半導体基体の一方の面上に、第1オーミック電極、ゲート電極及び第2オーミック電極が、この順に、前記第1オーミック電極と前記ゲート電極との間の距離が、前記第2オーミック電極と前記ゲート電極との間の距離よりも短くなるように配置された半導体装置の製造方法であって、
前記半導体基体の前記一方の面上に、前記第2オーミック電極を形成すると共に、前記第1オーミック電極として、前記ゲート電極と対向する側の少なくとも一方の隅がカットされた矩形形状を有する電極を形成する電極形成工程と、
ゲート電極を形成するために、前記電極形成工程後に行われる電子線描画工程と、
を含むことを特徴とする半導体装置の製造方法。
(Supplementary Note 7) A first ohmic electrode, a gate electrode, and a second ohmic electrode are arranged on one surface of the semiconductor substrate in this order, and the distance between the first ohmic electrode and the gate electrode is the second ohmic. A method of manufacturing a semiconductor device arranged to be shorter than a distance between an electrode and the gate electrode,
The second ohmic electrode is formed on the one surface of the semiconductor substrate, and an electrode having a rectangular shape in which at least one corner on the side facing the gate electrode is cut as the first ohmic electrode. An electrode forming step to be formed;
An electron beam drawing process performed after the electrode forming process to form a gate electrode;
A method for manufacturing a semiconductor device, comprising:
(付記8) 第1オーミック電極、ゲート電極及び第2オーミック電極を備えた半導体装置の製造方法であって、
基板の一方の面上に、不活性領域と、当該不活性領域によって囲まれた活性領域であって、前記第1オーミック電極の全域及び前記第2オーミック電極の全域が配置される矩形状部分、並びに、前記ゲート電極下となる部分及び前記ゲート電極下とならない部分を備えた前記矩形状部分から各電極の並び方向に垂直な方向に突出した突出部分を含む活性領域とを形成する工程と、
前記基板の前記一方の面上に形成された前記活性領域上に、前記第1オーミック電極及び前記第2オーミック電極を形成する工程と、
前記活性領域の前記矩形状部分及び前記突出部分を横切る形状の前記ゲート電極を形成するために行われる電子線描画工程と、
を含むことを特徴とする半導体装置の製造方法。
(Supplementary Note 8) A method of manufacturing a semiconductor device including a first ohmic electrode, a gate electrode, and a second ohmic electrode,
On one surface of the substrate, an inactive region, an active region surrounded by the inactive region, a rectangular portion in which the entire region of the first ohmic electrode and the entire region of the second ohmic electrode are disposed, And forming an active region including a protruding portion that protrudes in a direction perpendicular to the alignment direction of the electrodes from the rectangular portion including a portion that is under the gate electrode and a portion that is not under the gate electrode;
Forming the first ohmic electrode and the second ohmic electrode on the active region formed on the one surface of the substrate;
An electron beam drawing step performed to form the gate electrode having a shape crossing the rectangular portion and the protruding portion of the active region;
A method for manufacturing a semiconductor device, comprising:
(付記9) 半導体基体と、
それぞれ、少なくとも一隅がカットされた矩形形状を有する2つのオーミック電極であって、カットされている隅が対向するように所定間隔をおいて前記半導体基体の一方の面上に配置された2つのオーミック電極と、
前記半導体基体の前記一方の面上の,前記2つのオーミック電極の間隙部分に配置されたゲート電極と、
を備えることを特徴とする半導体装置。
(Supplementary note 9) a semiconductor substrate;
Two ohmic electrodes each having a rectangular shape with at least one corner cut, and two ohmic electrodes arranged on one surface of the semiconductor substrate at a predetermined interval so that the cut corners face each other Electrodes,
A gate electrode disposed in a gap portion between the two ohmic electrodes on the one surface of the semiconductor substrate;
A semiconductor device comprising:
1,2,3 半導体装置
10 半導体基体
11 基板
12 活性領域
12a バッファ層
12b GaN電子走行層
12c AlGaN電子供給層
12d GaN表面層
13 不活性領域
14s ソース電極
14d ドレイン電極
15 窒化珪素膜
16,17,18 レジスト層
19 ゲートメタル
20 ゲート電極
1, 2, 3
Claims (4)
前記第1オーミック電極と前記ゲート電極との間の距離が、前記第2オーミック電極と前記ゲート電極との間の距離よりも短く、
前記第1オーミック電極が、前記ゲート電極と対向する側の一方の隅がカットされた矩形形状を有し、
前記半導体基体の一方の面に、活性領域、及び、前記活性領域を囲む不活性領域が、前記各電極の長手方向である第1方向に平行又は垂直な境界を有するように設けられており、
前記第1オーミック電極の第1方向の長さが、前記第2オーミック電極の第1方向の長さよりも長く、
前記第1オーミック電極の第1方向の,隅がカットされている側の端部が、前記不活性領域上に配置され、
前記第1オーミック電極の残りの部分及び前記第2オーミック電極の全域が、前記活性領域上に配置され、
前記ゲート電極を形成するために、前記第1オーミック電極の第1方向の隅がカットされている側における前記不活性領域を電子線の描画開始位置として、前記第1オーミック電極の第1方向の隅がカットされていない側に向かって前記電子線の操引が行われている、
ことを特徴とする半導体装置。 A semiconductor device in which a first ohmic electrode, a gate electrode, and a second ohmic electrode are arranged in this order on one surface of a semiconductor substrate,
The distance between the gate electrode and the first ohmic electrode is shorter than the distance between the second ohmic electrode and the gate electrode,
Said first ohmic electrode, have a rectangular shape corners of hand on the side facing the gate electrode is cut,
On one surface of the semiconductor substrate, an active region and an inactive region surrounding the active region are provided so as to have a boundary parallel or perpendicular to a first direction which is a longitudinal direction of each electrode,
A length of the first ohmic electrode in the first direction is longer than a length of the second ohmic electrode in the first direction;
The end of the first ohmic electrode in the first direction on the side where the corner is cut is disposed on the inactive region,
The remaining portion of the first ohmic electrode and the entire area of the second ohmic electrode are disposed on the active region,
In order to form the gate electrode, the inactive region on the side where the corner in the first direction of the first ohmic electrode is cut is used as the electron beam drawing start position in the first direction of the first ohmic electrode. The operation of the electron beam is performed toward the side where the corner is not cut,
A semiconductor device.
前記半導体基体の一方の面に、
不活性領域によって囲まれた活性領域であって、前記第1オーミック電極の全域及び前記第2オーミック電極の全域が配置される第1矩形状部分と、前記ゲート電極下となる部分及び前記ゲート電極下とならない部分を備えた,第2矩形状部分から前記各電極の長手方向に垂直な方向に突出した突出部分とを含む前記活性領域が設けられており、
前記第1オーミック電極と前記ゲート電極との間の距離が、前記第2オーミック電極と
前記ゲート電極との間の距離よりも短く、
前記活性領域の突出部分が、前記ゲート電極下となる部分と、前記ゲート電極よりも前記第1オーミック電極側となる部分とを有し、
前記活性領域の前記第2矩形状部分及び前記突出部分を横切る形状の前記ゲート電極を形成するために、前記活性領域の前記突出部分を電子線の描画開始位置として、前記活性領域の前記第2矩形状部分における前記ゲート電極下となる部分に向かって前記電子線の操引が行われている、
ことを特徴とする半導体装置。 A semiconductor device in which a first ohmic electrode, a gate electrode, and a second ohmic electrode are arranged in this order on one surface of a semiconductor substrate,
On one surface of the semiconductor substrate,
A active region surrounded by inert regions, and the first rectangular portion whole of the whole and the second ohmic electrode of the first ohmic electrode is disposed, the portion and the gate electrode to be below the gate electrode including a portion that does not become lower, and the active region including a projecting portion projecting in a direction perpendicular to the longitudinal direction of each electrode from the second rectangular portion is provided,
The distance between the first ohmic electrode and the gate electrode is such that the second ohmic electrode
Shorter than the distance between the gate electrode,
The protruding portion of the active region has a portion that is under the gate electrode, and a portion that is closer to the first ohmic electrode than the gate electrode,
In order to form the gate electrode having a shape crossing the second rectangular portion and the protruding portion of the active region, the protruding portion of the active region is used as an electron beam drawing start position, and the second of the active region is formed. The manipulation of the electron beam is performed toward the portion under the gate electrode in the rectangular portion,
A semiconductor device.
前記半導体基体の一方の面上に、前記第2オーミック電極を形成すると共に、前記第1オーミック電極として、前記ゲート電極と対向する側の一方の隅がカットされた矩形形状を有する電極を形成する電極形成工程と、
前記ゲート電極を形成するために、前記電極形成工程後に、前記第1オーミック電極の第1方向の隅がカットされている側における前記不活性領域を電子線の描画開始位置として、前記第1オーミック電極の第1方向の隅がカットされていない側に向かって前記電子線の操引が行われる電子線描画工程と、
を含み、
前記第1オーミック電極の第1方向の長さが、前記第2オーミック電極の第1方向の長さよりも長く、
前記第1オーミック電極の第1方向の,隅がカットされている側の端部が、前記不活性領域上に配置され、
前記第1オーミック電極の残りの部分及び前記第2オーミック電極の全域が、前記半導体基体の前記活性領域上に配置されている
ことを特徴とする半導体装置の製造方法。 On one surface of the semiconductor substrate, a first ohmic electrode, a gate electrode and a second ohmic electrode, in this order, the distance between the first ohmic electrode and the gate electrode, the said second ohmic electrode gate A first direction in which an active region and an inactive region surrounding the active region are arranged on one surface of the semiconductor substrate so as to be shorter than a distance between the electrodes, and are a longitudinal direction of each electrode A method of manufacturing a semiconductor device provided to have a boundary parallel or perpendicular to
On one surface of the semiconductor substrate, thereby forming the second ohmic electrode, forming the a first ohmic electrode, the electrode having a rectangular shape with corners being cut hand on the side facing the gate electrode An electrode forming step,
To form the gate electrode, after the electrode forming step, the inactive region in the first side direction of the corner has been cut of the first ohmic electrode as a drawing start position of the electron beam, the first ohmic An electron beam drawing step in which the operation of the electron beam is performed toward the side where the corners in the first direction of the electrode are not cut ;
Only including,
A length of the first ohmic electrode in the first direction is longer than a length of the second ohmic electrode in the first direction;
The end of the first ohmic electrode in the first direction on the side where the corner is cut is disposed on the inactive region,
A method for manufacturing a semiconductor device, wherein the remaining portion of the first ohmic electrode and the entire area of the second ohmic electrode are disposed on the active region of the semiconductor substrate .
前記半導体基体の一方の面上に、不活性領域と、前記不活性領域によって囲まれた活性領域であって、前記第1オーミック電極の全域及び前記第2オーミック電極の全域が配置される第1矩形状部分、並びに、前記ゲート電極下となる部分及び前記ゲート電極下とならない部分を備えた第2矩形状部分から前記各電極の長手方向に垂直な方向に突出した突出部分を含む前記活性領域とを形成する工程と、
前記活性領域上に、前記第1オーミック電極及び前記第2オーミック電極を形成する工程と、
前記活性領域の前記第2矩形状部分及び前記突出部分を横切る形状の前記ゲート電極を形成するために、前記活性領域の前記突出部分を電子線の描画開始位置として、前記活性領域の第2矩形状部分における前記ゲート電極下となる部分に向かって前記電子線の操引が行われる電子線描画工程と、
を含み、
前記活性領域の前記突出部分が、前記ゲート電極下となる部分と、前記ゲート電極よりも前記第1オーミック電極側となる部分とを有する
ことを特徴とする半導体装置の製造方法。 A first ohmic electrode, a gate electrode, and a second ohmic electrode are arranged on one surface of the semiconductor substrate, and the distance between the first ohmic electrode and the gate electrode in this order is the second ohmic electrode and the gate. A method for manufacturing a semiconductor device arranged to be shorter than a distance between electrodes ,
On one surface of said semiconductor substrate, and an inert region, wherein a active region surrounded by inert regions, first the entire region of the entire region and the second ohmic electrode of the first ohmic electrode is arranged rectangular section, as well, the active region including a protruding portion protruding in a direction perpendicular from the second rectangular portion with a portion of the not a portion serving and the gate electrode under the under the gate electrode in the longitudinal direction of each electrode Forming a process; and
On the active region, forming a first ohmic electrode and the second ohmic electrode,
To form the gate electrode of the shape transverse to the second rectangular portion and the projecting portion of the active region, the projecting portion of the active region as a drawing start position of the electron beam, the second quadrature of the active region An electron beam drawing process in which the electron beam is steered toward a portion under the gate electrode in the shape portion ;
Only including,
The method of manufacturing a semiconductor device, wherein the protruding portion of the active region includes a portion under the gate electrode and a portion closer to the first ohmic electrode than the gate electrode .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010135943A JP5672785B2 (en) | 2010-06-15 | 2010-06-15 | Semiconductor device and manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010135943A JP5672785B2 (en) | 2010-06-15 | 2010-06-15 | Semiconductor device and manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012004208A JP2012004208A (en) | 2012-01-05 |
JP5672785B2 true JP5672785B2 (en) | 2015-02-18 |
Family
ID=45535914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010135943A Active JP5672785B2 (en) | 2010-06-15 | 2010-06-15 | Semiconductor device and manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5672785B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106098563B (en) * | 2016-08-25 | 2019-06-07 | 武汉华星光电技术有限公司 | Narrow frame display panel, thin film transistor (TFT) and preparation method thereof |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6155961A (en) * | 1984-08-27 | 1986-03-20 | Nec Corp | Electrode structure of semiconductor device |
JPS61285769A (en) * | 1985-06-12 | 1986-12-16 | Mitsubishi Electric Corp | Semiconductor device |
JPH01199429A (en) * | 1988-02-04 | 1989-08-10 | Fujitsu Ltd | Formation of pattern |
JPH03256334A (en) * | 1990-03-06 | 1991-11-15 | Sumitomo Electric Ind Ltd | Field-effect transistor |
JP3131267B2 (en) * | 1992-02-20 | 2001-01-31 | 三菱電機株式会社 | Field effect transistor |
JPH07201887A (en) * | 1994-01-07 | 1995-08-04 | Sumitomo Electric Ind Ltd | Field effect transistor |
JP3191289B2 (en) * | 1998-11-30 | 2001-07-23 | 日本電気株式会社 | Field effect transistor structure and method of manufacturing the same |
JP3307359B2 (en) * | 1999-03-03 | 2002-07-24 | 日本電気株式会社 | Semiconductor device and semiconductor manufacturing method |
JP5186661B2 (en) * | 2007-09-28 | 2013-04-17 | 富士通株式会社 | Compound semiconductor device |
-
2010
- 2010-06-15 JP JP2010135943A patent/JP5672785B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012004208A (en) | 2012-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3884047B2 (en) | Method for manufacturing field effect transistor | |
TW201513341A (en) | Gate with self-aligned ledge for enhancement mode GaN transistors | |
JP2010087076A (en) | Semiconductor device | |
JP2007165446A (en) | Ohmic contact structure of semiconductor element | |
US20110165766A1 (en) | T-gate forming method for high electron mobility transistor and gate structure thereof | |
JP5610489B2 (en) | Transistor with gain change compensation | |
JP5672785B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US20100059800A1 (en) | Semiconductor device and manufacturing method for semiconductor device | |
JP5487590B2 (en) | Semiconductor device and manufacturing method thereof | |
JP7019922B2 (en) | Manufacturing method of semiconductor device | |
JP2009212103A (en) | Semiconductor device and manufacturing method thereof | |
JP2009059940A (en) | Thin-film transistor, manufacturing method of the thin-film transistor, and electronic device | |
US7534672B1 (en) | Tiered gate device with source and drain extensions | |
US6620716B2 (en) | Method for making semiconductor device | |
JP2006210499A (en) | Semiconductor device and its manufacturing method | |
CN109727918B (en) | Structure of integrated enhancement mode and depletion mode field effect transistor and manufacturing method thereof | |
JP6972830B2 (en) | Manufacturing method of field effect transistor | |
JP2003059944A (en) | Field effect transistor and production method therefor | |
JP2010067690A (en) | Compound semiconductor device and method for manufacturing same | |
KR101923968B1 (en) | Transistor and Method of Fabricating the Same | |
JP2000058418A (en) | Method for forming pattern | |
TWI821872B (en) | Asymmetrically angled gate structure and method for making same | |
JP2004260078A (en) | Quantum semiconductor device and its manufacturing method | |
JP2008072026A (en) | Semiconductor device and manufacturing method thereof | |
KR101042709B1 (en) | Method of fabrricating semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140408 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140609 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141215 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5672785 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |