JP5670155B2 - 表示装置及び表示装置の駆動方法 - Google Patents
表示装置及び表示装置の駆動方法 Download PDFInfo
- Publication number
- JP5670155B2 JP5670155B2 JP2010241185A JP2010241185A JP5670155B2 JP 5670155 B2 JP5670155 B2 JP 5670155B2 JP 2010241185 A JP2010241185 A JP 2010241185A JP 2010241185 A JP2010241185 A JP 2010241185A JP 5670155 B2 JP5670155 B2 JP 5670155B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control signal
- node
- data
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 27
- 238000005070 sampling Methods 0.000 claims description 113
- 239000003990 capacitor Substances 0.000 claims description 64
- 239000011159 matrix material Substances 0.000 claims description 32
- 238000013481 data capture Methods 0.000 description 22
- 230000002093 peripheral effect Effects 0.000 description 20
- 239000004973 liquid crystal related substance Substances 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 230000007257 malfunction Effects 0.000 description 7
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 6
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 6
- 101000983850 Homo sapiens Phosphatidate phosphatase LPIN3 Proteins 0.000 description 3
- 101000648528 Homo sapiens Transmembrane protein 50A Proteins 0.000 description 3
- 102100025728 Phosphatidate phosphatase LPIN3 Human genes 0.000 description 3
- 102100028770 Transmembrane protein 50A Human genes 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- KXRZBTAEDBELFD-UHFFFAOYSA-N sulfamethopyrazine Chemical compound COC1=NC=CN=C1NS(=O)(=O)C1=CC=C(N)C=C1 KXRZBTAEDBELFD-UHFFFAOYSA-N 0.000 description 3
- 102100036250 GPI mannosyltransferase 4 Human genes 0.000 description 2
- 101001074618 Homo sapiens GPI mannosyltransferase 4 Proteins 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
[1−1.画素回路を用いたアクティブマトリクス型電気光学装置の構成]
まず、本発明の一実施形態にかかる画素回路を用いたアクティブマトリクス型電気光学装置の構成について説明する。図1は、本発明の一実施形態による画素回路を用いたアクティブマトリクス型電気光学装置の構成を示す説明図である。以下、図1を用いて本発明の一実施形態による画素回路を用いたアクティブマトリクス型電気光学装置の構成について説明する。
図2は、図1に示したアクティブマトリクスアレイ回路100の1サブ画素である画素回路の構成を示す説明図である。以下、図2を用いて、アクティブマトリクスアレイ回路100の1サブ画素である画素回路の構成について説明する。
図3及び図4は、本発明の一実施形態に係る画素回路201,202の制御動作原理について説明する説明図である。以下、図3及び図4を用いて本発明の一実施形態に係る画素回路201,202の制御動作原理について説明する。
図5は、図2に示されている本発明の一実施形態による画素回路201,202を制御する制御信号のACタイミングチャートを示す説明図である。以下、図2及び図5を用いて、本発明の一実施形態における動作に必要な制御信号のタイミングおよび必要な電圧を明確にするために詳述する。
サンプリング&リフレッシュ期間中、対向電極電圧信号VCOMは、Lレベルの期間とHレベルの期間を有すること。
(a)サンプリング&リフレッシュ期間中、データ信号DATAは、対向電極電圧信号VCOMがLレベルの期間に少なくとも1回HレベルからLレベルへ遷移すること。
(a)サンプリング&リフレッシュ期間中、サンプリング制御信号ENAは、画像データ取り込み制御信号Gがアクティブ前、かつ、対向電極電圧信号VCOMがHレベルの期間中にアクティブとなることが望ましい。
(a)サンプリング&リフレッシュ期間中、画像データ取り込み制御信号Gは、データ信号DATAのHレベル、Lレベル両方を包含する期間でアクティブとなること。
(a)サンプリング&リフレッシュ期間中、画像データリフレッシュ制御信号SETは、データ信号DATAがHレベルであり、かつ画像データ取り込み制御信号Gがアクティブの期間において、アクティブとなること。
VPST>−(VDL+Vth)+(VN1+Vth)+V5 ・・・・(1)
となり、正極性リフレッシュ期間前にオフの画像データを保持している場合(ノードN1の電圧がVN1=4[V])、プリセット電圧VPSTは、該制御信号の立ち下がり時にスイッチ素子SW2をオンさせるために、
VPST≦−(VDL+Vth)+(VN1+Vth)+V5 ・・・・(2)
となる。よって、(1)、(2)式と上述の電圧設定条件より、正極性リフレッシュ期間におけるVPSTの設定可能な電圧範囲は、
0[V]≧VPST>−4[V] ・・・・(3)
となる。図5のサンプリング期間TSMP1,TSMP4では、(3)式の電圧範囲に基づいて、プリセット電圧VPSTを適宜設定すればよいが、電圧V4=0[V]に設定することが、より望ましい。これは、他の制御信号の電圧レベルと同一にすることで周辺回路を簡素化することが可能となるためである。
VPST≦−(VDL+Vth)+(VN1+Vth)+V5 ・・・・(4)
となり、負極性リフレッシュ期間前にオフの画像データを保持している場合(ノードN1の電圧がVN1=4[V])、プリセット電圧VPSTは、該制御信号の立ち下がり時にスイッチ素子SW2をオフさせるために、
VPST>−(VDL+Vth)+(VN1+Vth)+V5 ・・・・(5)
となる。よって、(4)、(5)式と上述の電圧設定条件より、負極性リフレッシュ期間におけるVPSTの設定可能な電圧範囲は、
4[V]≧VPST>0[V] ・・・・(6)
となる。図5のサンプリング期間TSMP2,TSMP3では、(6)式の設定可能な電圧範囲に基づいて、プリセット電圧VPSTを適宜設定すればよいが、電圧V3=4[V]に設定することが、より望ましい。これは、他の制御信号の電圧レベルと同一にすることで周辺回路を簡素化することが可能となるためである。
VSET≧VDH+Vth−(VN1+Vth)+VPST ・・・・(7)
となる。
VSET≧4[V] ・・・・(8)
となり、正極性リフレッシュ期間前にオフの画像データを保持している場合(ノードN1の電圧がVN1=4[V])、上述のとおりプリセット電圧VPSTを電圧V4=0[V]に設定すれば、
VSET≧0[V] ・・・・(9)
となる。よって、(8)、(9)式より、画像データリフレッシュ制御信号SETのアクティブ電圧VSETは、
VSET≧4[V] ・・・・(10)
となる。図5の正極性リフレッシュ期間TRP1,TRP2では、(10)式の設定可能な電圧範囲に基づいて、画像データリフレッシュ制御信号SETのアクティブ電圧VSETを適宜設定すればよいが、電圧V3=4[V]に設定することが、より望ましい。これは、該制御信号のアクティブ電圧レベルを同一にすることで周辺回路を簡素化することが可能となるためである。
VSET≧0[V] ・・・・(11)
となり、負極性リフレッシュ期間前にオフの画像データを保持している場合(ノードN1の電圧がVN1=4[V])、上述のとおりプリセット電圧VPSTを電圧V3=4[V]に設定すれば、
VSET≧4[V] ・・・・(12)
となる。よって、(11)、(12)式より、画像データリフレッシュ制御信号SETのアクティブ電圧VSETは、
VSET≧4[V] ・・・・(13)
となる。図5の負極性リフレッシュ期間TRN1,TRN2では、(13)式の設定可能な電圧範囲に基づいて、画像データリフレッシュ制御信号SETのアクティブ電圧VSETを適宜設定すればよいが、電圧V3=4[V]に設定することが、より望ましい。これは、該制御信号のアクティブ電圧レベルを同一にすることで周辺回路を簡素化することが可能となるためである。
以上説明したように、上記実施形態における、上記の駆動回路構成および駆動方法によれば、低消費電力表示期間LDにおいて、周辺回路の大部分を停止することができ、停止した回路の消費電流は静止電流レベルとなるため、大幅な消費電力削減ができる。
101 走査線駆動回路
102 データ線駆動回路
103 データ信号出力回路
104 駆動電圧生成回路
105 制御回路
201、202 画素回路
601 シフトレジスタ
602 NORゲート
603 インバータゲート
604 トランスミッションゲート
605 n型チャネルトランジスタ
801 デマルチプレクサ
802 プリチャージスイッチ
Claims (9)
- 画素回路を含むアクティブマトリクスアレイ回路と、
シフトレジスタを含む走査線駆動回路と、
デマルチプレクサを含むデータ線駆動回路と、
データ信号出力回路と、
を含み、
前記画素回路は、
一端が第1ノードに接続され、他端が対向電極に接続された電気光学素子と、
一端が前記第1ノードに接続され、他端が共通信号供給線に接続された第1容量素子と、
一端が第1制御信号線に接続され、他端が第2ノードに接続された第2容量素子と、
一端が前記第2ノードに接続され、他端が第4ノードに接続された第3容量素子と、
制御端子が第2制御信号線に接続され、一方の電極端子が前記第1ノードに接続され、他方の電極端子が前記第2ノードに接続された第1トランジスタと、
制御端子が前記第4ノードに接続され、一方の電極端子が前記第1ノードに接続され、他方の電極端子が第3ノードに接続された第2トランジスタと、
制御端子が走査線に接続され、一方の電極端子が前記第3ノードに接続され、他方の電極端子がデータ線に接続された第3トランジスタと、
制御端子が前記第2制御信号線に接続され、一方の電極端子が前記第3ノードに接続され、他方の電極端子が前記第4ノードに接続された第4トランジスタと、
を備えることを特徴とする、表示装置。 - 前記請求項1の表示装置を駆動する方法であって、
通常表示期間が終了する段階と、
前記第1及び第4トランジスタをオンさせて、通常表示期間で充電された画像データを前記第1トランジスタを介して前記第2容量素子にサンプリングし、前記第2トランジスタのスレッショルド電圧を前記第2トランジスタ及び第4トランジスタを介して前記第3容量素子にサンプリングし、且つ前記第1制御信号線に予め設定されたプリセット電圧が印加されるサンプリング段階と、
前記第1及び第4トランジスタをオフさせる段階と、
前記第3トランジスタをオンさせて、且つ前記第1制御信号線にアクティブ電圧を印加することによって、ハイレベルのデータ信号を前記第2トランジスタを介して前記第1容量素子及び前記電気光学素子に印加し、前記ハイレベルのデータ信号を前記第1容量素子及び前記電気光学素子に印加した後、前記データ信号がロウレベルの期間に前記第1制御信号線にインアクティブ電圧を印加するリフレッシュ段階と、
前記第3トランジスタをオフさせて、前記第1容量素子及び前記電気光学素子に印加された電圧レベルを維持する段階と、
を備えることを特徴とする、表示装置の駆動方法。 - 前記プリセット電圧は、前記第1制御信号線のインアクティブ(inactive)電圧と前記サンプリング段階の前記第1ノードの電圧との間の電圧であることを特徴とする、請求項2に記載の表示装置の駆動方法。
- 奇数行の前記画素回路と偶数行の前記画素回路は独立して駆動されることを特徴とする、請求項2に記載の表示装置の駆動方法。
- 奇数行の前記画素回路が正極性リフレッシュ動作を行う第1段階と、
偶数行の前記画素回路が負極性リフレッシュ動作を行う第2段階と、
奇数行の前記画素回路が負極性リフレッシュ動作を行う第3段階と、
偶数行の前記画素回路が正極性リフレッシュ動作を行う第4段階と、
をさらに備えることを特徴とする、請求項4に記載の表示装置の駆動方法。 - 前記第2段階と前記第3段階との間で前記走査線駆動回路及び前記データ駆動回路のうちの少なくとも一つの作動が予め決められた時間の間、停止することを特徴とする、請求項5に記載の表示装置の駆動方法。
- 前記第4段階が行われた後、前記走査線駆動回路及び前記データ線駆動回路のうちの少なくとも一つの作動が予め決められた時間の間、停止することを特徴とする、請求項5に記載の表示装置の駆動方法。
- 前記通常表示期間が終了した後に、前記走査線駆動回路及び前記データ線駆動回路のうちの少なくとも一つの作動が予め決められた時間の間、停止することを特徴とする、請求項2に記載の表示装置の駆動方法。
- 前記通常表示期間が終了した後に、前記シフトレジスタ、前記データ信号出力回路及び前記デマルチプレクサのうちの少なくとも一つの作動が予め決められた時間の間、停止することを特徴とする、請求項2に記載の表示装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010241185A JP5670155B2 (ja) | 2010-10-27 | 2010-10-27 | 表示装置及び表示装置の駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010241185A JP5670155B2 (ja) | 2010-10-27 | 2010-10-27 | 表示装置及び表示装置の駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012093572A JP2012093572A (ja) | 2012-05-17 |
JP5670155B2 true JP5670155B2 (ja) | 2015-02-18 |
Family
ID=46386961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010241185A Active JP5670155B2 (ja) | 2010-10-27 | 2010-10-27 | 表示装置及び表示装置の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5670155B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0308167D0 (en) * | 2003-04-09 | 2003-05-14 | Koninkl Philips Electronics Nv | Active matrix array device electronic device and operating method for an active matrix device |
US20080259005A1 (en) * | 2007-04-23 | 2008-10-23 | Tpo Displays Corp. | Display panel and electronic system utilizing the same |
JP4821029B2 (ja) * | 2009-01-09 | 2011-11-24 | 奇美電子股▲ふん▼有限公司 | アクティブマトリクス型ディスプレイ装置及びこれを備える電子機器 |
-
2010
- 2010-10-27 JP JP2010241185A patent/JP5670155B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012093572A (ja) | 2012-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5351974B2 (ja) | 表示装置 | |
CN103229229B (zh) | 显示装置 | |
JP5308534B2 (ja) | 画素回路及び表示装置 | |
JP5346381B2 (ja) | 画素回路及び表示装置 | |
JP5346380B2 (ja) | 画素回路及び表示装置 | |
US20060221033A1 (en) | Display device | |
JP4510530B2 (ja) | 液晶表示装置とその駆動方法 | |
JP5346379B2 (ja) | 画素回路及び表示装置 | |
JP4899300B2 (ja) | 液晶表示装置及び液晶表示装置の駆動制御方法 | |
US8836688B2 (en) | Display device | |
JPWO2011052266A1 (ja) | 画素回路及び表示装置 | |
JP5667359B2 (ja) | 画素回路、画素回路の駆動方法および駆動回路並びに電気光学装置 | |
US20160027394A1 (en) | Drive device, drive method, display device and display method | |
KR20020088859A (ko) | 액정표시장치 및 그 구동방법 | |
US8531443B2 (en) | Display driving circuit, display device, and display driving method | |
US20120200549A1 (en) | Display Device And Drive Method For Display Device | |
WO2012056804A1 (ja) | 表示装置 | |
US20130320348A1 (en) | Analog Memory Cell Circuit for the LTPS TFT-LCD | |
US20120176393A1 (en) | Memory device, display device equipped with memory device, drive method for memory device, and drive method for display device | |
JP5268117B2 (ja) | ディスプレイ装置及びこれを備える電子機器 | |
JP2006154430A (ja) | 表示装置 | |
JP5670155B2 (ja) | 表示装置及び表示装置の駆動方法 | |
JP2005250034A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP5670154B2 (ja) | 表示装置及び表示装置の駆動方法 | |
WO2012147662A1 (ja) | 液晶表示装置及びその駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120213 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20121015 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130925 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140422 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140718 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140724 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140822 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140827 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140922 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140926 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5670155 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |