JP5670154B2 - 表示装置及び表示装置の駆動方法 - Google Patents

Description

本発明は、画素回路、画素回路の駆動方法、画素回路の駆動回路及び電気光学装置に関する。

消費電力を通常の電気光学装置より大幅に抑えた、超低消費電力の、ＬＣＤ等のアクティブマトリックス型電気光学装置を実現する技術として、各画素にＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）ベースのメモリ回路を内蔵したＭＩＰ（Ｍｅｍｏｒｙ Ｉｎ Ｐｉｘｅｌ）という技術が知られている。しかし、従来のＳＲＡＭベースのＭＩＰでは、画素に少なくとも６素子以上のトランジスタが必要となり、例えばスマートフォン等で求められる表示画像の更なる高精細化要求に対応することが出来ない。また、ＣＭＯＳ構成ではプロセスマスク枚数削減も困難であり、低コスト要求に答えることも難しい。

そのような高精細化要求や低コスト要求に応えるための技術として、例えば特許文献１がある。特許文献１には、画素内部のトランジスタが３個という簡便な回路構成で、超低消費電力アクティブマトリックスアレイ装置を実現可能にするという技術が開示されている。

特表２００６−５２３３２３号公報 特開２００８−４０４５１号公報

しかし、特許文献１に開示された画素回路は、第３のスイッチのスレッショルド電圧が変動すると、正常な電圧レベルに画素をリフレッシュすることができなくなるという問題を有する。また、オフ画素に対するリフレッシュ動作が行われないためにオフ画素に書き込まれた画像データを保持し続けることができないという問題も有する。

さらに、ＬＣＤのように極性反転駆動を行う場合、電気光学素子への印加電圧の正極方向への反転（以下、正極性リフレッシュと称する）、印加電圧の負極方向への反転（以下、負極性リフレッシュと称する）毎に各制御信号のアクティブタイミングが異なっている。そのため、周辺回路、特に走査線駆動回路の構成が複雑となり、走査線駆動回路を制御するための制御回路の回路規模も増大することから、小型化が難しくなるとともに無駄な電力が消費されてしまうという問題と、正極性リフレッシュから負極性リフレッシュの期間と、負極性リフレッシュから正極性リフレッシュの期間、すなわち電気光学素子の端子間電圧が正極性である期間と、負極性である期間が異なるため、長期的には液晶層へ直流電圧が印加されることとなり、液晶寿命に悪影響を与えるという問題を有する。

さらに、電気光学素子の一端をコモン電極に接続し、保持容量の一端を固定電圧としていることから、液晶層への直流印加が発生し、液晶寿命に悪影響を及ぼすことになるという問題も有する。

一方、特許文献２には、画素回路内において、電気光学素子（ＯＬＥＤ）への電流を制御するトランジスタのスレッショルド電圧の変動を補償して、画素の輝度ばらつきを抑えることを可能にするという技術が開示されている。しかし、特許文献２に開示された画素回路は、画素外部から入力されたデータ信号に対してトランジスタのスレッショルド電圧を重畳させることはできるが、画素内部に保持されたデータ信号に対してトランジスタのスレッショルド電圧を重畳させることはできないという問題を有する。

また、画素へデータ信号を取り込む際には、ＯＬＥＤや第１電源ＥＬＶＤＤとの接続を遮断するためのトランジスタ（Ｍ４、Ｍ５）が必要となり、画素内部の素子数増加により高精細化の妨げとなるという問題も有する。

そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、超低消費電力を実現しながら、画素回路内の素子数を削減し、さらに画素回路内のトランジスタのスレッショルド電圧の変化にも対応することが可能な、新規かつ改良された画素回路、画素回路の駆動方法、画素回路の駆動回路及び電気光学装置を提供することにある。

上記課題を解決するために、本発明のある観点によれば、電気光学素子と、第２制御信号線上の第２制御信号により制御される第２スイッチ素子と、前記第２スイッチ素子の制御端子に一方の電極端子が接続され、前記第２スイッチ素子の一方の電極端子に他方の電極端子が接続され、第１制御信号線上の第１制御信号により制御される第１スイッチ素子と、前記電気光学素子に保持された画像データに対応する電圧レベルのサンプリング結果を保持する容量素子と、を備え、前記電気光学素子の一端は対向電極に、他端は前記第２スイッチ素子の他方の電極端子にそれぞれ接続され、前記電気光学素子に保持された画像データに対応する電圧レベルが、前記第１スイッチ素子をオンすることにより、前記第２スイッチ素子を介して前記容量素子にサンプリングされることを特徴とする、画素回路が提供される。

前記容量素子の一方の端子が前記第２制御信号線に接続され、他方の端子が前記第２スイッチ素子の制御端子に接続されていてもよい。

上記画素回路は、前記第２スイッチ素子の制御端子に一方の電極端子が接続され、前記第２スイッチ素子をオンにするための初期化電圧の供給を制御する第４スイッチ素子をさらに備えていてもよい。また、前記第４スイッチ素子の他方の電極端子がデータ線に接続されていてもよい。

上記画素回路は、第３制御信号線上の第３制御信号により制御される第３スイッチ素子をさらに備えていてもよい。また、前記第３スイッチ素子が、一方の電極端子が前記第２スイッチ素子の一方の電極端子に接続され、他方の電極端子がデータ線に接続されていてもよい。

また、上記課題を解決するために、本発明の別の観点によれば、電気光学素子を備える画素回路の駆動方法であって、前記画素回路内の、第１制御信号線上の第１制御信号により制御される第１スイッチ素子をオンすることにより、第２スイッチ素子を介して、前記電気光学素子に保持された画像データに対応する電圧レベルをサンプリングするサンプリング駆動ステップと、前記サンプリング駆動ステップによるサンプリング結果を、第２制御信号線上の第２制御信号の電圧レベルに重畳する電圧重畳ステップと、を備え、前記サンプリング結果を前記第２制御信号に重畳した電圧レベルにより、前記第２スイッチ素子を制御することを特徴とする、画素回路の駆動方法が提供される。

前記第２制御信号が、該第２制御信号がアクティブになる前に、所定の電圧レベルでプリセットされるようにしてもよい。

前記プリセットされる所定の電圧レベルが、前記第２スイッチ素子の特性に応じた電圧レベルであってもよい。

前記プリセットされる所定の電圧レベルが、前記第２制御信号のインアクティブ電圧と前記電気光学素子に保持された画像データに対応する電圧レベルとの中間電圧であってもよい。

前記サンプリング結果を前記第２制御信号に重畳した電圧レベルにより制御される前記第２スイッチ素子を介して供給される電圧を、前記電気光学素子に印加することにより、前記電気光学素子に保持された画像データをリフレッシュするようにしてもよい。

前記画素回路は、前記第２スイッチ素子の制御端子に一方の電極端子が接続され、前記第２スイッチ素子をオンにするための初期化電圧の供給を制御する第４スイッチ素子をさらに備え、前記第４スイッチ素子が、前記サンプリング前にオンし、前記サンプリング中はオフするようにしてもよい。

前記第４スイッチ素子の他方の電極端子がデータ線に接続され、前記データ線上のデータ信号が、前記第４スイッチ素子がオンするタイミングに同期して、前記第２スイッチ素子をオンにするための初期化電圧レベルに設定されるようにしてもよい。

また、上記課題を解決するために、本発明の別の観点によれば、電気光学素子を備える画素回路の駆動回路であって、前記画素回路内の、第１制御信号線上の第１制御信号により制御される第１スイッチ素子をオンすることにより、第２スイッチ素子を介して、前記電気光学素子に保持された画像データに対応する電圧レベルをサンプリングするサンプリング駆動手段と、前記サンプリング駆動手段によるサンプリング結果を、第２制御信号線上の第２制御信号の電圧レベルに重畳する電圧重畳手段と、を備え、前記サンプリング結果を前記第２制御信号に重畳した電圧レベルにより、前記第２スイッチ素子を制御することを特徴とする、画素回路の駆動回路が提供される。

前記第２制御信号が、該第２制御信号がアクティブになる前に、所定の電圧レベルでプリセットされるようにしてもよい。

前記第２スイッチ素子の制御端子に一方の電極端子が接続され、前記第２スイッチ素子をオンにするための初期化電圧の供給を制御する第４スイッチ素子を、前記サンプリング前にオンさせて、前記サンプリング中はオフさせることを特徴とするようにしてもよい。

前記第４スイッチ素子の他方の電極端子がデータ線に接続され、前記データ線上のデータ信号を、前記第４スイッチ素子がオンするタイミングに同期して、前記第２スイッチ素子をオンにするための初期化電圧レベルに設定するようにしてもよい。

上記画素回路の駆動回路は、前記画素回路内に保持された画像データのリフレッシュ後に、前記画素回路の周辺回路の動作を停止させる手段をさらに備えていてもよい。

また、上記課題を解決するために、本発明の別の観点によれば、上記画素回路がマトリクス状に配置されたアクティブマトリクスアレイ回路と、上記画素回路を駆動する上記画素回路の駆動回路と、を備えることを特徴とする、電気光学装置が提供される。

以上説明したように本発明によれば、超低消費電力を実現しながら、画素回路内の素子数を削減し、さらに画素回路内のトランジスタのスレッショルド電圧の変化にも対応することが可能な、新規かつ改良された画素回路、画素回路の駆動方法、画素回路の駆動回路及び電気光学装置を提供することができる。

本発明の第１の実施形態におけるアクティブマトリクス型電気光学装置のブロック図である。 本発明の第１の実施形態における画素回路構成図である。 本発明の第１の実施形態における画素回路の駆動方法を示すタイミングチャートである。 本発明の第１の実施形態における画素回路の動作を説明する図である。 本発明の第１の実施形態におけるＡＣタイミングチャートである。 本発明の第１の実施形態における走査線駆動回路構成図である。 本発明の第１の実施形態におけるデータ線駆動回路構成図である。 本発明の第１の実施形態における走査線駆動回路およびデータ線駆動回路の駆動方法を示すタイミングチャートである。 本発明の第２の実施形態におけるアクティブマトリクス型電気光学装置のブロック図である。 本発明の第２の実施形態における画素回路構成図である。 本発明の第２の実施形態における画素回路の駆動方法を示すタイミングチャートである。 本発明の第２の実施形態における画素回路の動作を説明する図である。 本発明の第２の実施形態におけるＡＣタイミングチャートである。 本発明の第２の実施形態における走査線駆動回路構成図である。 本発明の第２の実施形態における走査線駆動回路およびデータ線駆動回路の駆動方法を示すタイミングチャートである。 本発明の第１の実施形態における画素回路構成図の変形例である。 本発明の第２の実施形態における画素回路構成図の変形例である。 従来の発明によるアクティブマトリクス型電気光学装置における画素回路構成図である。 従来の発明によるアクティブマトリクス型電気光学装置の制御において不具合の可能性を示すＡＣタイミングチャートである。

以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

＜１．第１の実施形態＞
［１−１．画素回路を用いたアクティブマトリクス型電気光学装置の構成］
まず、本発明の第１の実施形態にかかる画素回路を用いたアクティブマトリクス型電気光学装置の構成について説明する。図１は、本発明の第１の実施形態による画素回路を用いたアクティブマトリクス型電気光学装置の構成を示す説明図である。以下、図１を用いて本発明の第１の実施形態による画素回路を用いたアクティブマトリクス型電気光学装置の構成について説明する。

図１に示したように、アクティブマトリクス型電気光学装置は、画素回路がアレイ状に配置されているアクティブマトリクスアレイ回路１００と、走査線駆動回路１０１と、データ線駆動回路１０２と、データ信号出力回路１０３と、駆動電圧生成回路１０４と、制御回路１０５と、を具備する。

制御回路１０５は、走査線駆動回路１０１と、データ線駆動回路１０２と、データ信号出力回路１０３とを制御し、さらに、対向電極電圧信号Ｖ_ＣＯＭを生成し、図示しない対向電極およびアクティブマトリクスアレイ回路１００に供給するとともに、その電圧レベルを制御することで、アクティブマトリクスアレイ回路１００を駆動する。

駆動電圧生成回路１０４は、アクティブマトリクスアレイ回路１００において、アレイ状に配置されている画素回路を制御する制御信号の電圧レベルＶ_１，Ｖ_３，Ｖ_４，Ｖ_５と、データ信号の高電圧レベルＶ_ＤＨおよび低電圧レベルＶ_ＤＬと、を生成し、制御回路１０５に供給する。さらに、初期化電圧Ｖ_ＩＮＴを生成し、アクティブマトリクスアレイ回路１００に供給する。

走査線駆動回路１０１は、制御回路１０５により制御され、アクティブマトリクスアレイ回路１００を駆動する制御信号を生成する。

データ線駆動回路１０２とデータ信号出力回路１０３は、制御回路１０５により制御され、アクティブマトリクスアレイ回路１００へ出力するデータ信号を生成する。

ここで、アクティブマトリクス型電気光学装置における１画素は、ＲＧＢのサブ画素からなり、それぞれのサブ画素は同一の画素回路を備えている。なお、図１では、アクティブマトリクスアレイ回路１００に含まれる各画素回路については、素子を省略して図示し、具体的な画素回路の構成については図２で説明することにする。

以上、図１を用いて本発明の第１の実施形態による画素回路を用いたアクティブマトリクス型電気光学装置の構成について説明した。次に、アクティブマトリクスアレイ回路１００の１サブ画素である画素回路の構成について説明する。

［１−２．画素回路の構成］
図２は、図１に示したアクティブマトリクスアレイ回路１００の１サブ画素である画素回路の構成を示す説明図である。以下、図２を用いて、アクティブマトリクスアレイ回路１００の１サブ画素である画素回路の構成について説明する。

図２において、画素回路２０１はアクティブマトリクスアレイ回路１００の奇数行における画素回路の１つであり、画素回路２０２は偶数行における画素回路の１つである。本実施形態においてそれぞれの画素回路は同一であってよい。

画素回路２０１，２０２は、スイッチ素子ＳＷ_１，ＳＷ_２，ＳＷ_３，ＳＷ_４と、静電容量がＣ_ＳＭＰであるサンプリングキャパシタＣ_２と、静電容量がＣ_ＳＴである保持キャパシタＣ_１と、静電容量Ｃ_ＬＣを備えた電気光学素子ＬＣと、を具備する。電気光学素子ＬＣと保持キャパシタＣ_１とは、並列に接続されており、一端には、スイッチ素子ＳＷ_３，ＳＷ_２を介してデータ信号ＤＡＴＡが供給され、保持キャパシタＣ_１の他端には、共通信号供給線から対向電極電圧信号Ｖ_ＣＯＭが供給され、電気光学素子ＬＣの他端には、対向電極から対向電極電圧信号Ｖ_ＣＯＭが供給される。

なお、特許文献１（特表２００６−５２３３２３号公報）に記載の先行技術においては、電気光学素子と保持キャパシタである第１容量性サブ素子とは、一端は本実施形態と同様に共通に接続され、該一端にデータ信号が供給され、電気光学素子の他端は、対向電極（コモン電極）に接続されている。しかし、第１容量性サブ素子の他端は、本実施形態とは異なり、例えば次列のアドレス指定導体に接続されることが述べられている。

画素回路２０１，２０２には、データ信号ＤＡＴＡと、電気光学素子ＬＣの対向電極電圧信号Ｖ_ＣＯＭと、スイッチ素子ＳＷ_２をアクティブ状態にする電圧レベルである初期化電圧Ｖ_ＩＮＴと、データ信号ＤＡＴＡの画素回路２０１，２０２内への供給を制御する画像データ取り込み制御信号Ｇ_１、Ｇ_２と、ノードＮ_２の電圧レベルの初期化を制御する初期化制御信号ＩＮＴ_１，ＩＮＴ_２と、ノードＮ_１の電圧レベルに対応する電圧レベルをサンプリングキャパシタＣ_２にサンプリングするタイミングを制御するサンプリング制御信号ＥＮＡ_１、ＥＮＡ_２と、画素回路２０１，２０２内の電気光学素子ＬＣおよび保持キャパシタＣ_１をリフレッシュするタイミングを制御する画像データリフレッシュ制御信号ＳＥＴ_１、ＳＥＴ_２と、が入力され、画素回路２０１，２０２を制御する。ここで、各制御信号の符号最後の１，２は奇数行に対する制御信号（１）か、偶数行に対する制御信号（２）か、を示している。

詳細な制御及び動作は後述するが、スイッチ素子ＳＷ_１は、サンプリング制御信号ＥＮＡにより制御され、ノードＮ_１の電圧レベルに対応する電圧レベルをサンプリングキャパシタＣ_２にサンプリングする。スイッチ素子ＳＷ_２は、画像データリフレッシュ制御信号ＳＥＴとサンプリングキャパシタＣ_２の電圧レベルにより制御される。スイッチ素子ＳＷ_３は、画像データ取り込み制御信号Ｇにより制御され、データ信号ＤＡＴＡを画素回路２０１，２０２内に供給する。

なお、サンプリングキャパシタＣ_２の静電容量Ｃ_ＳＭＰは、保持キャパシタＣ_１の静電容量Ｃ_ＳＴと電気光学素子ＬＣの静電容量Ｃ_ＬＣの合計の容量に対して、１／１０以下にすることが望ましい。これは、サンプリング時に保持キャパシタＣ_１と電気光学素子ＬＣの静電容量Ｃ_ＬＣとに保持された電荷の変動が表示に影響を与えないようにするためには、可能な限り小さい容量であることが望ましいが、一方でスイッチ素子を駆動するための十分な電圧レベルを確保するためには一定以上の容量が必要となるからである。

以上、図２を用いて、アクティブマトリクスアレイ回路１００の１サブ画素である画素回路の構成について説明した。次に、本発明の第１の実施形態に係る画素回路２０１，２０２の制御動作原理について説明する。

［１−３．画素回路の制御動作原理］
図３及び図４は、本発明の第１の実施形態に係る画素回路２０１，２０２の制御動作原理について説明する説明図である。以下、図３及び図４を用いて本発明の第１の実施形態に係る画素回路２０１，２０２の制御動作原理について説明する。

図４の（ａ）から（ｄ）は、画素回路２０１，２０２の制御動作原理を示すものである。ただし、図４はあくまでも原理的なものであり、実際の画素回路２０１，２０２の制御動作については図５以降のＡＣタイミングにおいてさらに詳しく説明する。

まず、図示しない通常表示においては、画像データ取り込み制御信号Ｇをアクティブにし、スイッチ素子ＳＷ_３をオンにする。さらに、初期化制御信号ＩＮＴをアクティブにしてスイッチ素子ＳＷ_４をオンすることにより、ノードＮ_２の電圧レベルを初期化電圧Ｖ_ＩＮＴにし、スイッチ素子ＳＷ_２をオンにする。したがって、スイッチ素子ＳＷ_３，ＳＷ_２を介して、データ信号ＤＡＴＡの画像データを保持キャパシタＣ_１と電気光学素子ＬＣへ書き込むことが可能となる。保持キャパシタＣ_１と電気光学素子ＬＣの静電容量Ｃ_ＬＣが画像データに対応する電圧レベルまで充電された後、画像データ取り込み制御信号Ｇおよび初期化制御信号ＩＮＴをインアクティブにして、スイッチ素子ＳＷ_３，ＳＷ_２をオフにする。なお、スイッチ素子ＳＷ_２はサンプリングキャパシタＣ_２に充電された電荷が放電されるまではオフとはならない場合があるが、スイッチ素子ＳＷ_３がオフとなっているため、電気光学素子ＬＣおよび静電容量Ｃ_ＬＣに充電された画像データを保持する。

通常表示が終了後、図４の（ａ）に示されている初期化動作を行う。初期化動作では、初期化期間Ｔ_ＩＮＴにおいて初期化制御信号ＩＮＴをアクティブにすることにより、スイッチ素子ＳＷ_４をオンにする。これにより、初期化電圧Ｖ_ＩＮＴがサンプリングキャパシタＣ_２にサンプリングされ、スイッチ素子ＳＷ_２がオンする。初期化動作後、初期化制御信号ＩＮＴをインアクティブにすることで、スイッチ素子ＳＷ_４をオフにする。

初期化動作の後、図４の（ｂ）に示されているサンプリング動作を行う。サンプリング動作では、サンプリング期間Ｔ_ＳＭＰにおいてサンプリング制御信号ＥＮＡをアクティブにすることにより、スイッチ素子ＳＷ_１をオンにする。これにより、保持キャパシタＣ_１および電気光学素子ＬＣの静電容量Ｃ_ＬＣに保持している画像データに対応する電圧レベルが、ダイオード接続状態のスイッチ素子ＳＷ_２を介して、サンプリングキャパシタＣ_２にサンプリングされる。このとき、サンプリングキャパシタＣ_２にサンプリングされた電圧レベルは、保持している画像データに対応する電圧レベルに、スイッチ素子ＳＷ_２のスレッショルド電圧を加算したものとなっている。サンプリング後、サンプリング制御信号ＥＮＡをインアクティブにすることで、スイッチ素子ＳＷ_１をオフにする。

サンプリング動作の後、図４の（ｃ）に示されているリフレッシュ動作を行なう。リフレッシュ動作では、リフレッシュ期間Ｔ_ＲＥＦにおいて画像データ取り込み制御信号Ｇをアクティブにし、データ信号ＤＡＴＡをノードＮ_３へ取り込む。さらに画像データリフレッシュ制御信号ＳＥＴを所定のアクティブレベルにし、画像データリフレッシュ制御信号ＳＥＴのアクティブレベルとサンプリングキャパシタＣ_２に保持された電圧レベルと、ノードＮ_３の電圧レベルに基づき、スイッチ素子ＳＷ_２のオン／オフ制御を行なう。スイッチ素子ＳＷ_２のオン／オフ状態に応じて、データ信号ＤＡＴＡの電圧レベルを保持キャパシタＣ_１と電気光学素子ＬＣへ印加する。

リフレッシュ動作の後、図４の（ｄ）に示されているデータ保持動作を行う。データ保持動作では、画像データ取り込み制御信号Ｇをインアクティブにすることで、スイッチ素子ＳＷ_３をオフにし、保持期間Ｔ_ＨＯＬＤの間、保持キャパシタＣ_１と電気光学素子ＬＣに印加された画像データを保持する。

そして、サンプリング動作とリフレッシュ動作を定期的に適宜繰り返す期間（以下、低消費電力表示期間と称する）においては、各画素の自己保存データに基づいた画像データのリフレッシュが行われるため、全画素同時のリフレッシュが可能である。このため、サンプリング動作とリフレッシュ動作以外の低消費電力表示期間においては、周辺回路動作を停止することができ、かつデータ書き換えに伴うデータ線の充放電電流も生じないため、消費電力が削減可能となる。

以上の動作原理に基づき、特許文献１（特表２００６−５２３３２３号公報）の先行技術における回路および各種制御信号による制御を検討すると、図１８に示す、スイッチ素子ＳＷ_２のスレッショルド電圧のばらつきや、経時変化によって誤動作してしまうという問題の他にも、後述する（５）、（６）式を満たさないため、図１９に示すように、オフ画素のリフレッシュ動作中に、本来オフとならなければならないスイッチ素子ＳＷ_２がオフとならない場合が生じ、その結果、オフ画素がリフレッシュ動作後にオン画素となってしまう誤動作が生じる可能性があることが判明した。

また、特許文献１においては、図１８に示すように、保持キャパシタＣ_１の一端が各走査線上で共通化または隣接する走査線に接続されている。しかし、そのような構成では、電気光学素子の対向電極に供給されるＶ_ＣＯＭ電圧と保持キャパシタＣ_１の一端から供給される信号電圧との差分電圧と、保持キャパシタＣ_１の静電容量Ｃ_ＳＴと電気光学素子ＬＣの静電容量Ｃ_ＬＣとの容量比に応じて生じる電圧とが、電気光学素子の端子間電圧Ｖ_ＬＣに直流電圧として重畳されてしまい、電気光学素子の表示に不具合を生じることになる。特に電気光学素子が液晶である場合には、直流電圧の重畳が、液晶寿命に悪影響を及ぼすことは言うまでもない。

そこで本発明の第１の実施形態においては、画素回路２０１，２０２の制御信号の１つである画像データリフレッシュ制御信号ＳＥＴ_１，ＳＥＴ_２に、該制御信号のアクティブ前に所定の電圧をプリセットすることで、オフ画素における誤動作を回避するとともに制御に必要な電圧レベル数を削減する。

また、保持キャパシタＣ_１の一端を全画素で共通化して対向電極電圧信号Ｖ_ＣＯＭを供給することにより、電気光学素子ＬＣの一端に供給される対向電極電圧信号Ｖ_ＣＯＭとの差分電圧と、保持キャパシタＣ_１の静電容量Ｃ_ＳＴと電気光学素子ＬＣの静電容量Ｃ_ＬＣとの容量比に応じて生じる電圧とが、電気光学素子の端子間電圧Ｖ_ＬＣに直流電圧として重畳されてしまうことを解消する。これにより、電気光学素子の端子間電圧Ｖ_ＬＣに不要な直流電圧が重畳されることはなくなり、フリッカを防止することができ、さらに、電気光学素子の長寿命化が実現できる。

以下に、本発明の第１実施形態による第１ＡＣタイミングについて、図２及び図５を参照しながら詳細に説明する。

［１−４．画素回路のＡＣタイミング］
図５は、図２に示されている本発明の第１の実施形態による画素回路２０１，２０２を制御する制御信号のＡＣタイミングチャートを示す説明図である。以下、図２及び図５を用いて、本発明の第１の実施形態における動作に必要な制御信号のタイミングおよび必要な電圧を明確にするために詳述する。

図５では、結果としてライン反転駆動となるように、制御信号ＩＮＴ_１，ＥＮＡ_１，Ｇ_１，ＳＥＴ_１による奇数行毎の駆動と、制御信号ＩＮＴ_２，ＥＮＡ_２，Ｇ_２，ＳＥＴ_２による偶数行毎の駆動とに、グループに分けて駆動を行う例を示している。フレーム反転駆動を行う場合には、図５に示す奇数行への制御信号を偶数行にも入力することにより実現できることは言うまでもない。

今、スイッチ素子ＳＷ_１，ＳＷ_２，ＳＷ_３，ＳＷ_４は、それぞれスレッショルド電圧Ｖ_ｔｈが１［Ｖ］のトランジスタであると仮定する。そして、電気光学素子ＬＣにオン電圧が４［Ｖ］の垂直配向液晶を用い、対向電極電圧信号Ｖ_ＣＯＭおよびデータ信号ＤＡＴＡの高電圧レベルＶ_ＤＨおよび低電圧レベルＶ_ＤＬをそれぞれＶ_ＤＨ＝４［Ｖ］、Ｖ_ＤＬ＝０［Ｖ］と仮定する。さらに各制御信号が取り得る電圧レベルは、Ｖ_１＝１２［Ｖ］、Ｖ_３＝４［Ｖ］、Ｖ_４＝０［Ｖ］、Ｖ_５＝−４［Ｖ］に設定されるが、これらの電圧設定に限定されるものではない。

例えば、電圧レベルＶ_５はデータ信号ＤＡＴＡの低電圧レベルＶ_ＤＬ（＝０［Ｖ］）−対向電極電圧信号Ｖ_ＣＯＭの振幅電圧（＝４［Ｖ］）＋スレッショルド電圧Ｖ_ｔｈ（＝１［Ｖ］）以下となればよく、Ｖ_１はデータ信号ＤＡＴＡの高電圧レベルＶ_ＤＨ（＝４［Ｖ］）＋対向電極電圧信号Ｖ_ＣＯＭの振幅電圧（＝４［Ｖ］）＋スレッショルド電圧Ｖ_ｔｈ（＝１［Ｖ］）以上となればよい。

さらに、データ信号ＤＡＴＡの電圧レベルＶ_ＤＬ，Ｖ_ＤＨをオフセットさせ、それに応じて電圧レベルＶ_１，Ｖ_３，Ｖ_４，Ｖ_５の設定を適宜変更してもよい。また、スイッチ素子ＳＷ_３やスイッチ素子ＳＷ_２がオフする際のキックバック電圧等により、液晶層に直流電圧が重畳されると、フリッカ等が生じることがある。この場合には、対向電極電圧信号Ｖ_ＣＯＭおよびデータ信号ＤＡＴＡの電圧レベルを各々独立に制御してオフセット電圧を加えてもよい。

なお、図５に示す電圧レベルＶ_２は、上記の各電圧レベルＶ_ＤＨ，Ｖ_ＤＬ，Ｖ_１，Ｖ_３，Ｖ_４，Ｖ_５の電圧設定に応じて必然的に定まるものであり、この場合Ｖ_２＝８［Ｖ］となる。

また、初期化電圧Ｖ_ＩＮＴは、スイッチ素子ＳＷ_２をオンさせるに足る電圧であればよく、例えばＶ_ＩＮＴ＝１０［Ｖ］に設定される。

図２に示す本発明の一実施形態である画素回路２０１を制御するための各制御信号の設定に必要な条件を以下に列挙する。図５に示す第１ＡＣタイミングは、この設定条件に基づいて、各制御信号のタイミングおよび電圧を設定したものである。

１）Ｖ_ＣＯＭ信号（対向電極電圧信号）
サンプリング＆リフレッシュ期間中、対向電極電圧信号Ｖ_ＣＯＭは、Ｌレベルの期間とＨレベルの期間を有すること。

２）ＤＡＴＡ信号（データ信号）
（ａ）サンプリング＆リフレッシュ期間中、データ信号ＤＡＴＡは、対向電極電圧信号Ｖ_ＣＯＭがＬレベルの期間に少なくとも１回ＨレベルからＬレベルへ遷移すること。

（ｂ）サンプリング＆リフレッシュ期間中、データ信号ＤＡＴＡは、対向電極電圧信号Ｖ_ＣＯＭがＨレベルの期間に少なくとも１回ＨレベルからＬレベルへ遷移すること。

３）ＩＮＴ信号（初期化制御信号）
（ａ）サンプリング＆リフレッシュ期間中、初期化制御信号ＩＮＴは、サンプリング制御信号ＥＮＡがアクティブ前に、アクティブとなること。

（ｂ）初期化制御信号ＩＮＴのアクティブ電圧は、電圧Ｖ_１とすることが望ましい。これは、スイッチ素子ＳＷ_４を介して初期化電圧Ｖ_ＩＮＴをノードＮ_２へ印加し、スイッチ素子ＳＷ_２をオンさせるためである。また、サンプリング制御信号ＥＮＡのアクティブ電圧と同一とすることにより、周辺回路の簡素化が可能となるためである。

（ｃ）初期化制御信号ＩＮＴのインアクティブ電圧は、電圧Ｖ_５とすることが望ましい。これは、他の制御信号のインアクティブ電圧と同一にすることにより、周辺回路を簡素化することが可能となるためである。

４）ＥＮＡ信号（サンプリング制御信号）
（ａ）サンプリング＆リフレッシュ期間中、サンプリング制御信号ＥＮＡは、画像データ取り込み制御信号Ｇがアクティブ前、かつ、対向電極電圧信号Ｖ_ＣＯＭがＨレベルの期間中にアクティブとなることが望ましい。

（ｂ）サンプリング制御信号ＥＮＡのアクティブ電圧は、電圧Ｖ_１とすることが望ましい。これは、ノードＮ_１の電圧レベルが最大で、データ信号ＤＡＴＡの高電圧レベルＶ_ＤＨ（＝４［Ｖ］）＋対向電極電圧信号Ｖ_ＣＯＭの振幅電圧（＝４［Ｖ］）の電圧レベルＶ_２（＝８［Ｖ］）となるため、アクティブ電圧としてはそれよりもスレッショルド電圧Ｖ_ｔｈ分以上高い電圧レベルが必要だからである。また、アクティブ電圧を他の制御信号と一律で電圧Ｖ_１とすることにより、周辺回路を簡素化することが可能となるためである。

（ｃ）サンプリング制御信号ＥＮＡのインアクティブ電圧は、電圧Ｖ_５とすることが望ましい。これは、他の制御信号のインアクティブ電圧と同一にすることにより、周辺回路を簡素化することが可能となるためである。

５）Ｇ信号（画像データ取り込み制御信号）
（ａ）サンプリング＆リフレッシュ期間中、画像データ取り込み制御信号Ｇは、データ信号ＤＡＴＡのＨレベル、Ｌレベル両方を包含する期間でアクティブとなること。

（ｂ）正極性リフレッシュ期間では、データ信号ＤＡＴＡの極性と対向電極電圧信号Ｖ_ＣＯＭの極性が逆極性である期間においてアクティブとなり、データ信号ＤＡＴＡの極性と対向電極電圧信号Ｖ_ＣＯＭの極性が同極性である期間においてインアクティブとなること（図５におけるリフレッシュ期間Ｔ_ＲＰ１，Ｔ_ＲＰ２）。

（ｃ）負極性リフレッシュ期間では、データ信号ＤＡＴＡの極性と対向電極電圧信号Ｖ_ＣＯＭの極性が同極性である期間においてアクティブとなり、データ信号ＤＡＴＡの極性と対向電極電圧信号Ｖ_ＣＯＭの極性が逆極性である期間においてインアクティブとなること（図５におけるリフレッシュ期間Ｔ_ＲＮ１，Ｔ_ＲＮ２）。

（ｄ）画像データ取り込み制御信号Ｇのアクティブ電圧は、電圧Ｖ_１とすることが望ましい。これは、サンプリング制御信号ＥＮＡのアクティブ電圧と同一とすることにより、周辺回路の簡素化が可能となるためである。

（ｅ）画像データ取り込み制御信号Ｇのインアクティブ電圧は、電圧Ｖ_５とすることが望ましい。これは、他の制御信号のインアクティブ電圧と同一にすることで周辺回路を簡素化することが可能となるためである。

６）ＳＥＴ信号（画像データリフレッシュ制御信号）
（ａ）サンプリング＆リフレッシュ期間中、画像データリフレッシュ制御信号ＳＥＴは、データ信号ＤＡＴＡがＨレベルであり、かつ画像データ取り込み制御信号Ｇがアクティブの期間において、アクティブとなること。

（ｂ）画像データリフレッシュ制御信号ＳＥＴは、リフレッシュ期間前に、該制御信号のインアクティブ電圧とサンプリング期間におけるノードＮ_１の電圧の中間レベルにプリセットすることが望ましい。

より詳しくは、正極性リフレッシュ期間前にオンの画像データを保持している場合（ノードＮ_１の電圧がＶ_Ｎ１＝０［Ｖ］）、ダイオード接続状態のスイッチ素子ＳＷ_２を介してサンプリングキャパシタＣ_２にサンプリングされた電圧レベルは、画像データに対応する電圧レベル（ノードＮ_１の電圧レベル）にスイッチ素子ＳＷ_２のスレッショルド電圧を加算したものとなっているので（ノードＮ_２の電圧がＶ_Ｎ２＝Ｖ_Ｎ１＋Ｖ_ｔｈ）、プリセット電圧Ｖ_ＰＳＴは、該制御信号の立ち下がり時にスイッチ素子ＳＷ_２をオフさせるために、
Ｖ_ＰＳＴ＞−（Ｖ_ＤＬ＋Ｖ_ｔｈ）＋（Ｖ_Ｎ１＋Ｖ_ｔｈ）＋Ｖ_５ ・・・・（１）
となり、正極性リフレッシュ期間前にオフの画像データを保持している場合（ノードＮ_１の電圧がＶ_Ｎ１＝４［Ｖ］）、プリセット電圧Ｖ_ＰＳＴは、該制御信号の立ち下がり時にスイッチ素子ＳＷ_２をオンさせるために、
Ｖ_ＰＳＴ≦−（Ｖ_ＤＬ＋Ｖ_ｔｈ）＋（Ｖ_Ｎ１＋Ｖ_ｔｈ）＋Ｖ_５ ・・・・（２）
となる。よって、（１）、（２）式と上述の電圧設定条件より、正極性リフレッシュ期間におけるＶ_ＰＳＴの設定可能な電圧範囲は、
０［Ｖ］≧Ｖ_ＰＳＴ＞−４［Ｖ］ ・・・・（３）
となる。図５のサンプリング期間Ｔ_ＳＭＰ１，Ｔ_ＳＭＰ４では、（３）式の電圧範囲に基づいて、プリセット電圧Ｖ_ＰＳＴを適宜設定すればよいが、電圧Ｖ_４＝０［Ｖ］に設定することが、より望ましい。これは、他の制御信号の電圧レベルと同一にすることで周辺回路を簡素化することが可能となるためである。

一方、負極性リフレッシュ期間前にオンの画像データを保持している場合（ノードＮ_１の電圧がＶ_Ｎ１＝８［Ｖ］）、上述のとおりサンプリングキャパシタＣ_２にサンプリングされた電圧レベルは、画像データに対応する電圧レベル（ノードＮ_１の電圧レベル）にスイッチ素子ＳＷ_２のスレッショルド電圧を加算したものとなっているので（ノードＮ_２の電圧がＶ_Ｎ２＝Ｖ_Ｎ１＋Ｖ_ｔｈ）、プリセット電圧Ｖ_ＰＳＴは、該制御信号の立ち下がり時にスイッチ素子ＳＷ_２をオンさせるために、
Ｖ_ＰＳＴ≦−（Ｖ_ＤＬ＋Ｖ_ｔｈ）＋（Ｖ_Ｎ１＋Ｖ_ｔｈ）＋Ｖ_５ ・・・・（４）
となり、負極性リフレッシュ期間前にオフの画像データを保持している場合（ノードＮ_１の電圧がＶ_Ｎ１＝４［Ｖ］）、プリセット電圧Ｖ_ＰＳＴは、該制御信号の立ち下がり時にスイッチ素子ＳＷ_２をオフさせるために、
Ｖ_ＰＳＴ＞−（Ｖ_ＤＬ＋Ｖ_ｔｈ）＋（Ｖ_Ｎ１＋Ｖ_ｔｈ）＋Ｖ_５ ・・・・（５）
となる。よって、（４）、（５）式と上述の電圧設定条件より、負極性リフレッシュ期間におけるＶ_ＰＳＴの設定可能な電圧範囲は、
４［Ｖ］≧Ｖ_ＰＳＴ＞０［Ｖ］ ・・・・（６）
となる。図５のサンプリング期間Ｔ_ＳＭＰ２，Ｔ_ＳＭＰ３では、（６）式の設定可能な電圧範囲に基づいて、プリセット電圧Ｖ_ＰＳＴを適宜設定すればよいが、電圧Ｖ_３＝４［Ｖ］に設定することが、より望ましい。これは、他の制御信号の電圧レベルと同一にすることで周辺回路を簡素化することが可能となるためである。

このプリセット動作を行わない場合には、負極性リフレッシュ時における画像データリフレッシュ制御信号ＳＥＴのアクティブ後のインアクティブ電圧を電圧Ｖ_５より低い電圧レベルに下げる必要が生じる。しかし、予め上述の条件に基づいてプリセットすることにより、画像データリフレッシュ制御信号ＳＥＴのインアクティブ電圧は電圧Ｖ_５に統一され、制御信号の電圧レベル数を削減することが可能になるとともに周辺回路を簡素化できる。

また、（１）、（２）、（４）、（５）式に示したとおり、スイッチ素子ＳＷ_２のスレッショルド電圧が相殺されることにより、スイッチ素子ＳＷ_２のスレッショルド電圧がアクティブマトリクスアレイ回路内でばらついたり、経時変化によって変動したりしても、常に補償されることになるので、低消費電力表示期間中の誤動作を防止することができる。

（ｃ）画像データリフレッシュ制御信号ＳＥＴのアクティブ電圧Ｖ_ＳＥＴは、上述のとおりサンプリングキャパシタＣ_２にサンプリングされた電圧レベルが、画像データに対応する電圧レベル（ノードＮ_１の電圧レベル）にスイッチ素子ＳＷ_２のスレッショルド電圧を加算したものとなっているので（ノードＮ_２の電圧がＶ_Ｎ２＝Ｖ_Ｎ１＋Ｖ_ｔｈ）、該制御信号の立ち上がり時にスイッチ素子ＳＷ_２をオンさせるために、
Ｖ_ＳＥＴ≧Ｖ_ＤＨ＋Ｖ_ｔｈ−（Ｖ_Ｎ１＋Ｖ_ｔｈ）＋Ｖ_ＰＳＴ ・・・・（７）
となる。

正極性リフレッシュ期間前にオンの画像データを保持している場合（ノードＮ_１の電圧がＶ_Ｎ１＝０［Ｖ］）、上述のとおりプリセット電圧Ｖ_ＰＳＴを電圧Ｖ_４＝０［Ｖ］に設定すれば、
Ｖ_ＳＥＴ≧４［Ｖ］ ・・・・（８）
となり、正極性リフレッシュ期間前にオフの画像データを保持している場合（ノードＮ_１の電圧がＶ_Ｎ１＝４［Ｖ］）、上述のとおりプリセット電圧Ｖ_ＰＳＴを電圧Ｖ_４＝０［Ｖ］に設定すれば、
Ｖ_ＳＥＴ≧０［Ｖ］ ・・・・（９）
となる。よって、（８）、（９）式より、画像データリフレッシュ制御信号ＳＥＴのアクティブ電圧Ｖ_ＳＥＴは、
Ｖ_ＳＥＴ≧４［Ｖ］ ・・・・（１０）
となる。図５の正極性リフレッシュ期間Ｔ_ＲＰ１，Ｔ_ＲＰ２では、（１０）式の設定可能な電圧範囲に基づいて、画像データリフレッシュ制御信号ＳＥＴのアクティブ電圧Ｖ_ＳＥＴを適宜設定すればよいが、電圧Ｖ_３＝４［Ｖ］に設定することが、より望ましい。これは、該制御信号のアクティブ電圧レベルを同一にすることで周辺回路を簡素化することが可能となるためである。

一方、負極性リフレッシュ期間前にオンの画像データを保持している場合（ノードＮ_１の電圧がＶ_Ｎ１＝８［Ｖ］）、上述の通りプリセット電圧Ｖ_ＰＳＴを電圧Ｖ_３＝４［Ｖ］に設定すれば、
Ｖ_ＳＥＴ≧０［Ｖ］ ・・・・（１１）
となり、負極性リフレッシュ期間前にオフの画像データを保持している場合（ノードＮ_１の電圧がＶ_Ｎ１＝４［Ｖ］）、上述のとおりプリセット電圧Ｖ_ＰＳＴを電圧Ｖ_３＝４［Ｖ］に設定すれば、
Ｖ_ＳＥＴ≧４［Ｖ］ ・・・・（１２）
となる。よって、（１１）、（１２）式より、画像データリフレッシュ制御信号ＳＥＴのアクティブ電圧Ｖ_ＳＥＴは、
Ｖ_ＳＥＴ≧４［Ｖ］ ・・・・（１３）
となる。図５の負極性リフレッシュ期間Ｔ_ＲＮ１，Ｔ_ＲＮ２では、（１３）式の設定可能な電圧範囲に基づいて、画像データリフレッシュ制御信号ＳＥＴのアクティブ電圧Ｖ_ＳＥＴを適宜設定すればよいが、電圧Ｖ_３＝４［Ｖ］に設定することが、より望ましい。これは、該制御信号のアクティブ電圧レベルを同一にすることで周辺回路を簡素化することが可能となるためである。

また、（７）式に示したとおり、スイッチ素子ＳＷ_２のスレッショルド電圧は相殺されるので、スレッショルド電圧のばらつきや経時変化によって起こりうる低消費電力表示期間中の誤動作を防止することができる。

（ｄ）画像データリフレッシュ制御信号ＳＥＴのインアクティブ電圧は、電圧Ｖ_５とすることが望ましい。これは、他の制御信号のインアクティブ電圧と同一にすることで周辺回路を簡素化することが可能となるためである。

以上の条件を基に、図２及び図５を参照しながら、各制御信号のタイミングおよび電圧レベルについて説明する。

まず通常表示期間ＮＤでは、通常のライン反転駆動による動画階調表示または静止画低消費電力表示のデータ書き込みが行われる。ここで、初期化制御信号ＩＮＴ、画像データ取り込み制御信号Ｇのアクティブ電圧は、サンプリング期間およびリフレッシュ期間における制御信号のアクティブ電圧Ｖ_１であり、同様にインアクティブ電圧もサンプリング期間およびリフレッシュ期間における制御信号のインアクティブ電圧Ｖ_５とする。まず、初期化制御信号ＩＮＴをアクティブにすることでスイッチ素子ＳＷ_４をオンにする。これにより、ノードＮ_２の電圧レベルが初期化電圧Ｖ_ＩＮＴとなり、スイッチ素子ＳＷ_２がオンする。同時に、画像データ取り込み制御信号Ｇをアクティブにすることで、スイッチ素子ＳＷ_３をオンにする。これにより、データ信号ＤＡＴＡの電圧レベルをスイッチ素子ＳＷ_３，ＳＷ_２を介して保持キャパシタＣ_１と電気光学素子ＬＣの静電容量Ｃ_ＬＣに保持させることができる。

なお、初期化制御信号ＩＮＴ、画像データ取り込み制御信号Ｇの電圧レベルについては、アクティブ電圧を電圧Ｖ_１、インアクティブ電圧を電圧Ｖ_５としたが、これに限られるものではない。しかし、電圧Ｖ_１，Ｖ_５を用いることにより周辺回路の簡素化が図れるという点において優位である。

通常表示期間ＮＤによるデータの書き込み後、低消費電力表示期間ＬＤへ移行し、サンプリング動作および正極性／負極性リフレッシュ動作が行なわれる。

低消費電力表示期間ＬＤでは、まず、奇数行の正極性リフレッシュ動作のための初期化を行う初期化期間Ｔ_ＩＮＴ１となる。

初期化期間Ｔ_ＩＮＴ１では、初期化制御信号ＩＮＴ_１をアクティブにし、スイッチ素子ＳＷ_４をオンにする。これにより、スイッチ素子ＳＷ_４を介して、初期化電圧Ｖ_ＩＮＴがサンプリングキャパシタＣ_２にサンプリングされ、ノードＮ_２の電圧レベルが初期化電圧Ｖ_ＩＮＴとなり、スイッチ素子ＳＷ_２がオンする。

サンプリング期間Ｔ_ＳＭＰ１では、対向電極電圧信号Ｖ_ＣＯＭがＨレベル（電圧Ｖ_ＤＨ）の期間において、画像データリフレッシュ制御信号ＳＥＴ_１を電圧Ｖ_４にプリセットするとともに、サンプリング制御信号ＥＮＡ_１をアクティブにし、スイッチ素子ＳＷ_１をオンにする。これにより、ダイオード接続状態となったスイッチ素子ＳＷ_２を介して、ノードＮ_１の電圧（オン画素の場合は電圧Ｖ_４、オフ画素の場合には電圧Ｖ_３）が、サンプリングキャパシタＣ_２にサンプリングされる。このとき、サンプリングキャパシタＣ_２にサンプリングされた電圧にはスイッチ素子ＳＷ_２のスレッショルド電圧が加算される。サンプリングキャパシタＣ_２に、ノードＮ_１の電圧（＋スイッチ素子ＳＷ_２のスレッショルド電圧）に対応する電荷が充電された後、サンプリング制御信号ＥＮＡ_１はインアクティブとなり、スイッチ素子ＳＷ_１はオフとなる。

その後、正極性リフレッシュ動作または負極性リフレッシュ動作を行なうリフレッシュ期間に入る。図５では、サンプリング期間Ｔ_ＳＭＰ１の次には、奇数行において正極性リフレッシュ動作を行なうリフレッシュ期間Ｔ_ＲＰ１が示されている。

正極性リフレッシュ期間Ｔ_ＲＰ１では、対向電極電圧信号Ｖ_ＣＯＭがＬレベル（電圧Ｖ_ＤＬ）かつデータ信号ＤＡＴＡがＨレベル（電圧Ｖ_ＤＨ）からＬレベル（電圧Ｖ_ＤＬ）に遷移する期間において、画像データ取り込み制御信号Ｇ_１をアクティブにし、スイッチ素子ＳＷ_３をオンにする。これにより、ノードＮ_３には、スイッチ素子ＳＷ_３を介してデータ信号ＤＡＴＡが到達する。

そして、データ信号ＤＡＴＡがＨレベルの期間において、画像データリフレッシュ制御信号ＳＥＴ_１を該制御信号のプリセット電圧である電圧Ｖ_４から該制御信号のアクティブ電圧である電圧Ｖ_３にすることで、ノードＮ_２の電圧を画像データリフレッシュ制御信号ＳＥＴ_１の電圧変動分（＝４［Ｖ］）だけ変化させる。

このとき、オン画素であれば、ノードＮ_２の電圧は電圧（Ｖ_３＋Ｖ_ｔｈ）となる。これは、ノードＮ_３における電圧、すなわち、スイッチ素子ＳＷ_３を通過してきたデータ信号ＤＡＴＡの電圧Ｖ_ＤＨ（＝電圧Ｖ_３）よりも十分に高い電圧である。したがって、スイッチ素子ＳＷ_２がオンとなる。これにより、データ信号ＤＡＴＡの電圧Ｖ_ＤＨ（＝電圧Ｖ_３）が、スイッチ素子ＳＷ_３，ＳＷ_２を介して保持キャパシタＣ_１と電気光学素子ＬＣの静電容量Ｃ_ＬＣに印加される。

オフ画素の場合には、ノードＮ_２の電圧は電圧（Ｖ_２＋Ｖ_ｔｈ）となる。これは、ノードＮ_３における電圧、すなわち、スイッチ素子ＳＷ_３を通過してきたデータ信号ＤＡＴＡの電圧Ｖ_ＤＨ（＝電圧Ｖ_３）よりも十分に高い電圧である。したがって、スイッチ素子ＳＷ_２がオンとなる。これにより、データ信号ＤＡＴＡの電圧Ｖ_ＤＨ（＝電圧Ｖ_３）が、スイッチ素子ＳＷ_３，ＳＷ_２を介して保持キャパシタＣ_１と電気光学素子ＬＣの静電容量Ｃ_ＬＣに印加される。

その後、データ信号ＤＡＴＡがＬレベルの期間において、画像データリフレッシュ制御信号ＳＥＴ_１を該制御信号のアクティブ電圧である電圧Ｖ_３からインアクティブ電圧である電圧Ｖ_５にすることで、ノードＮ_２の電圧を、画像データリフレッシュ制御信号ＳＥＴ_１の電圧変動分（＝−８［Ｖ］）だけ変化させる。

このとき、オン画素であれば、ノードＮ_２の電圧は電圧（Ｖ_５＋Ｖ_ｔｈ）となる。これは、ノードＮ_３における電圧、すなわち、スイッチ素子ＳＷ_３を通過してきたデータ信号ＤＡＴＡの電圧Ｖ_ＤＬ（＝電圧Ｖ_４）よりも十分に低い電圧である。したがって、スイッチ素子ＳＷ_２がオフとなり、ノードＮ_１がデータ信号ＤＡＴＡと切断されるため、ノードＮ_１の電圧は、保持キャパシタＣ_１と電気光学素子ＬＣの静電容量Ｃ_ＬＣにより保持された電圧Ｖ_３に維持される。

ここで、電気光学素子ＬＣの端子間電圧Ｖ_ＬＣは、ノードＮ_１の電圧−対向電極電圧信号Ｖ_ＣＯＭの電圧である。対向電極電圧信号Ｖ_ＣＯＭはＬレベルの区間であるため、電気光学素子ＬＣの端子間電圧Ｖ_ＬＣは、ノードＮ_１の電圧である電圧Ｖ_３（４［Ｖ］）−対向電極電圧信号Ｖ_ＣＯＭの電圧Ｖ_ＤＬ（０［Ｖ］）、すなわち＋４［Ｖ］となり、オン画素の正極性リフレッシュ動作が終了する。

オフ画素の場合には、ノードＮ_２の電圧は電圧（Ｖ_４＋Ｖ_ｔｈ）となり、ノードＮ_３における電圧、すなわち、スイッチ素子ＳＷ_３を通過してきたデータ信号ＤＡＴＡの電圧Ｖ_ＤＬ（＝電圧Ｖ_４）よりも十分に高い電圧である。したがって、スイッチ素子ＳＷ_２がオンとなる。これにより、データ信号ＤＡＴＡの電圧Ｖ_ＤＬ（＝電圧Ｖ_４）が、スイッチ素子ＳＷ_３，ＳＷ_２を介して保持キャパシタＣ_１と電気光学素子ＬＣの静電容量Ｃ_ＬＣに印加される。

その後、画像データ取り込み制御信号Ｇ_１がインアクティブとなり、スイッチ素子ＳＷ_３をオフにする。これにより、ノードＮ_１がデータ信号ＤＡＴＡと切断されるため、ノードＮ_１の電圧は、保持キャパシタＣ_１と電気光学素子ＬＣの静電容量Ｃ_ＬＣにより保持された電圧Ｖ_４に維持される。

ここで、対向電極電圧信号Ｖ_ＣＯＭはＬレベルの区間であるため、電気光学素子ＬＣの端子間電圧Ｖ_ＬＣは、ノードＮ_１の電圧である電圧Ｖ_４（０［Ｖ］）−対向電極電圧信号Ｖ_ＣＯＭの電圧Ｖ_ＤＬ（０［Ｖ］）、すなわち０［Ｖ］となり、オフ画素の正極性リフレッシュ動作が終了する。

次に、偶数行の負極性リフレッシュ動作のための初期化を行う初期化期間Ｔ_ＩＮＴ２となる。

初期化期間Ｔ_ＩＮＴ２では、初期化制御信号ＩＮＴ_２をアクティブにし、スイッチ素子ＳＷ_４をオンにする。これにより、スイッチ素子ＳＷ_４を介して、初期化電圧Ｖ_ＩＮＴがサンプリングキャパシタＣ_２にサンプリングされ、ノードＮ_２の電圧レベルが初期化電圧Ｖ_ＩＮＴとなり、スイッチ素子ＳＷ_２がオンする。

サンプリング期間Ｔ_ＳＭＰ２では、対向電極電圧信号Ｖ_ＣＯＭがＨレベル（電圧Ｖ_ＤＨ）の期間において、画像データリフレッシュ制御信号ＳＥＴ_２を電圧Ｖ_３にプリセットするとともに、サンプリング制御信号ＥＮＡ_２をアクティブにし、スイッチ素子ＳＷ_１をオンにする。これにより、ダイオード接続状態となったスイッチ素子ＳＷ_２を介して、ノードＮ_１の電圧（オン画素の場合は電圧Ｖ_２、オフ画素の場合には電圧Ｖ_３）が、サンプリングキャパシタＣ_２にサンプリングされる。このとき、サンプリングキャパシタＣ_２にサンプリングされた電圧にはスイッチ素子ＳＷ_２のスレッショルド電圧が加算される。サンプリングキャパシタＣ_２に、ノードＮ_１の電圧（＋スイッチ素子ＳＷ_２のスレッショルド電圧）に対応する電荷が充電された後、サンプリング制御信号ＥＮＡ_１はインアクティブとなり、スイッチ素子ＳＷ_１はオフとなる。

サンプリング期間Ｔ_ＳＭＰ２の終了後、偶数行において負極性リフレッシュ動作をおこなう負極性リフレッシュ期間Ｔ_ＲＮ２に入る。

負極性リフレッシュ期間Ｔ_ＲＮ２では、対向電極電圧信号Ｖ_ＣＯＭがＨレベル（電圧Ｖ_ＤＨ）かつデータ信号ＤＡＴＡがＨレベル（電圧Ｖ_ＤＨ）からＬレベル（電圧Ｖ_ＤＬ）に遷移する期間において、画像データ取り込み制御信号Ｇ_２をアクティブにし、スイッチ素子ＳＷ_３をオンにする。これにより、ノードＮ_３には、スイッチ素子ＳＷ_３を介してデータ信号ＤＡＴＡが到達する。

そして、データ信号ＤＡＴＡがＨレベルの期間において、画像データリフレッシュ制御信号ＳＥＴ_２を該制御信号のプリセット電圧である電圧Ｖ_３のままに維持することで、ノードＮ_２の電圧をサンプリングキャパシタＣ_２の充電電圧に維持する。

このとき、オフ画素であれば、ノードＮ_２の電圧は電圧（Ｖ_３＋Ｖ_ｔｈ）となる。これは、ノードＮ_３における電圧、すなわち、スイッチ素子ＳＷ_３を通過してきたデータ信号ＤＡＴＡの電圧Ｖ_ＤＨ（＝電圧Ｖ_３）よりも十分に高い電圧である。したがって、スイッチ素子ＳＷ_２がオンとなる。これにより、データ信号ＤＡＴＡの電圧Ｖ_ＤＨ（＝電圧Ｖ_３）が、スイッチ素子ＳＷ_３，ＳＷ_２を介して保持キャパシタＣ_１と電気光学素子ＬＣの静電容量Ｃ_ＬＣに印加される。

オン画素の場合には、ノードＮ_２の電圧は電圧（Ｖ_２＋Ｖ_ｔｈ）となる。これは、ノードＮ_３における電圧、すなわち、スイッチ素子ＳＷ_３を通過してきたデータ信号ＤＡＴＡの電圧Ｖ_ＤＨ（＝電圧Ｖ_３）よりも十分に高い電圧である。したがって、スイッチ素子ＳＷ_２がオンとなる。これにより、データ信号ＤＡＴＡの電圧Ｖ_ＤＨ（＝電圧Ｖ_３）が、スイッチ素子ＳＷ_３，ＳＷ_２を介して保持キャパシタＣ_１と電気光学素子ＬＣの静電容量Ｃ_ＬＣに印加される。

その後、データ信号ＤＡＴＡがＬレベルの期間において、画像データリフレッシュ制御信号ＳＥＴ_２を該制御信号のアクティブ電圧である電圧Ｖ_３からインアクティブ電圧である電圧Ｖ_５にすることで、ノードＮ_２の電圧を、画像データリフレッシュ制御信号ＳＥＴ_２の電圧変動分（＝−８［Ｖ］）だけ変化させる。

このとき、オフ画素であれば、ノードＮ_２の電圧は電圧（Ｖ_５＋Ｖ_ｔｈ）となる。これは、ノードＮ_３における電圧、すなわち、スイッチ素子ＳＷ_３を通過してきたデータ信号ＤＡＴＡの電圧Ｖ_ＤＬ（＝電圧Ｖ_４）よりも十分に低い電圧である。したがって、スイッチ素子ＳＷ_２がオフとなり、ノードＮ_１がデータ信号ＤＡＴＡと切断されるため、ノードＮ_１の電圧は、保持キャパシタＣ_１と電気光学素子ＬＣの静電容量Ｃ_ＬＣにより保持された電圧Ｖ_３に維持される。

ここで、対向電極電圧信号Ｖ_ＣＯＭはＨレベルの区間であるため、電気光学素子ＬＣの端子間電圧Ｖ_ＬＣは、ノードＮ_１の電圧である電圧Ｖ_３（４［Ｖ］）−対向電極電圧信号Ｖ_ＣＯＭの電圧Ｖ_ＤＨ（４［Ｖ］）、すなわち０［Ｖ］となり、オフ画素の負極性リフレッシュ動作が終了する。

オン画素の場合には、ノードＮ_２の電圧は電圧（Ｖ_４＋Ｖ_ｔｈ）となり、ノードＮ_３における電圧、すなわち、スイッチ素子ＳＷ_３を通過してきたデータ信号ＤＡＴＡの電圧Ｖ_ＤＬ（＝電圧Ｖ_４）よりも十分に高い電圧である。したがって、スイッチ素子ＳＷ_２がオンとなる。これにより、データ信号ＤＡＴＡの電圧Ｖ_ＤＬ（＝電圧Ｖ_４）が、スイッチ素子ＳＷ_３，ＳＷ_２を介して保持キャパシタＣ_１と電気光学素子ＬＣの静電容量Ｃ_ＬＣに印加される。

その後、画像データ取り込み制御信号Ｇ_２がインアクティブとなり、スイッチ素子ＳＷ_３をオフにする。これにより、ノードＮ_１がデータ信号ＤＡＴＡと切断されるため、ノードＮ_１の電圧は、保持キャパシタＣ_１と電気光学素子ＬＣの静電容量Ｃ_ＬＣにより保持された電圧Ｖ_４に維持される。

ここで、対向電極電圧信号Ｖ_ＣＯＭはＨレベルの区間であるため、電気光学素子ＬＣの端子間電圧Ｖ_ＬＣは、ノードＮ_１の電圧である電圧Ｖ_４（０［Ｖ］）−対向電極電圧信号Ｖ_ＣＯＭの電圧Ｖ_ＤＨ（４［Ｖ］）、すなわち−４［Ｖ］となり、オン画素の負極性リフレッシュ動作が終了する。

正極性／負極性リフレッシュ動作終了後から、次のサンプリング動作、リフレッシュ動作までの一定期間は、周辺駆動回路を停止させる。

その後、奇数行の初期化期間Ｔ_ＩＮＴ３、奇数行のサンプリング期間Ｔ_ＳＭＰ３、奇数行の負極性リフレッシュ期間Ｔ_ＲＮ１、偶数行の初期化期間Ｔ_ＩＮＴ４、偶数行のサンプリング期間Ｔ_ＳＭＰ４、偶数行の正極性リフレッシュ期間Ｔ_ＲＰ２において、それぞれ上述と同様の制御をする。そして、以降は、同様の制御を繰り返すことになる。

なお、画像データリフレッシュ制御信号ＳＥＴのプリセットは、サンプリング制御信号ＥＮＡのアクティブと同時としたが、これに限定されるものではない。前のリフレッシュ動作終了後から、次のリフレッシュ動作における画像データリフレッシュ制御信号ＳＥＴがアクティブになる前までの期間であって、かつサンプリング制御信号ＥＮＡがインアクティブである期間ならば、適宜プリセット可能である。しかし、画像データリフレッシュ制御信号ＳＥＴのプリセットは、サンプリング制御信号ＥＮＡに同期させる方が、周辺回路の簡素化の観点から望ましい。

以上説明した各制御信号のタイミング設定および電圧設定によれば、スイッチ素子ＳＷ_２のスレッショルド電圧が、サンプリングキャパシタＣ_２にサンプリングされた電圧に重畳されることにより、該スレッショルド電圧がアクティブマトリクスアレイ回路内でばらついたり、経時変化によって変動したりしても、常に補償されることになる。また、オン画素だけでなく、オフ画素へもオフ電圧を書き込み、それを維持する制御が行なわれる。これらにより、特許文献１で懸念される低消費電力表示期間ＬＤ中の誤動作と、オフ画素電圧が不定になる問題点が解消できる。

さらに、奇数行が、あるリフレッシュ期間において正極性リフレッシュを行った場合には、偶数行は負極性リフレッシュを行い、次のリフレッシュ期間では奇数行が負極性リフレッシュを行い、偶数行が正極性リフレッシュを行うことにより、液晶印加電圧波形の交流化およびライン反転駆動が実現されている。

上記の制御信号による駆動方法によれば、定期的なリフレッシュ動作を行うことにより通常表示期間ＮＤに各画素に書き込まれたデータを保持することが可能となるため、消費電力を削減することができる。例えばＶＧＡ（６４０×４８０）の電気光学装置をライン反転駆動する場合を考える。ここで、消費電力Ｐは一般にＰ＝ＣＦＶ^２で表せる。通常表示においては、各走査線に接続された各画素へのデータ書き込みのためにデータ線に入力されるデータ信号は、１フレームの間に２４０回振幅する。一方、本実施形態の駆動方法では、１フレーム（＝奇数行／偶数行のサンプリングおよびリフレッシュ動作から次のサンプリングおよびリフレッシュ動作までの間）に入力されるデータ信号の振幅は２回のみとなる。したがって、本実施形態においては周波数Ｆが、通常表示よりも１／１２０となるため、他のＣ、Ｖを同じとすれば消費電力Ｐも１／１２０となり、大幅に消費電力を削減できる。

さらに、通常表示では周辺回路を常に動作させておかなければならないが、本実施形態では、サンプリング動作、リフレッシュ動作の期間のみ駆動させればよく、それ以外の期間においては周辺回路の動作を停止させることができる。

図１９に示す特許文献１のＡＣタイミングでは、正極性リフレッシュのための制御信号ＥＮＡ，Ｇ，ＳＥＴがアクティブとなってから、次の負極性リフレッシュのための制御信号ＥＮＡ，Ｇ，ＳＥＴがアクティブとなるまでのそれぞれの間隔と、負極性リフレッシュのための制御信号ＥＮＡ，Ｇ，ＳＥＴがアクティブとなってから、次の正極性リフレッシュのための制御信号ＥＮＡ，Ｇ，ＳＥＴがアクティブとなるまでのそれぞれの間隔が異なっている。

そのため、電気光学素子の端子間電圧が正極性である区間Ｔ_Ｐ１，Ｔ_Ｐ２と、負極性である区間Ｔ_Ｎ１，Ｔ_Ｎ２の間隔が異なってしまう。したがって、この間隔の差が長期的には電気光学素子への直流印加となり、液晶寿命に影響する。またこのようなタイミングの制御信号で制御するには、走査線駆動回路の構成が複雑となってしまうため好ましくない。

本実施形態における第１ＡＣタイミングでは対向電極電圧信号Ｖ_ＣＯＭ、データ信号ＤＡＴＡの極性反転タイミングを調整することにより、サンプリング制御信号ＥＮＡ、画像データ取り込み制御信号Ｇ、画像データリフレッシュ制御信号ＳＥＴのアクティブタイミングの間隔を一定に保つようにした。

本実施形態では、これにより、特許文献１のＡＣタイミングでのアクティブタイミングの間隔のズレに伴い生じていた液晶印加電圧への直流印加を防止でき、液晶の寿命をさらに延ばす効果がある。また本実施形態では、走査線駆動回路の構成を簡便化することも可能となる。

以下に、本発明の第１実施形態による周辺回路の構成および動作について、図６、図７、図８を参照しながら詳細に説明する。

図６において、走査線駆動回路１０１は、シフトレジスタ６０１と、ＮＯＲゲート６０２と、インバータゲート６０３と、トランスミッションゲート６０４と、ｎ型チャネルトランジスタ６０５を具備する。

シフトレジスタ６０１には、スタートパルス信号ＳＴＶと、シフトクロック信号ＳＣＬＫと、モード切替信号ＭＯＤＥが入力される。シフトレジスタ６０１から出力される走査線制御信号ＧＣ_Ｎｍ（ｍ＝１，２，．．．，ｍ）は、ＮＯＲゲート６０２の一方の入力端子に接続され、他方の入力端子には、奇数行の場合には奇数行走査線制御信号ＧＣ_Ｌ１が接続され、偶数行の場合には偶数行走査線制御信号ＧＣ_Ｌ２が接続される。

ＮＯＲゲート６０２の出力は、各行の制御信号の出力を制御するトランスミッションゲート６０４の負極性制御端子とｎ型チャネルトランジスタ６０５のゲートに接続されると共に、インバータゲート６０３の入力端子に接続される。インバータゲート６０３の出力は、トランスミッションゲート６０４の正極性制御端子に接続される。トランスミッションゲート６０４は、各行の制御信号線ＩＮＴ_ｍ，ＥＮＡ_ｍ，Ｇ_ｍ，ＳＥＴ_ｍ毎に設けられ、各トランスミッションゲート６０４の入力端子は、対応する基本初期化制御信号ＩＮＴ_Ｏ、基本サンプリング制御信号ＥＮＡ_Ｏ、基本画像データ取り込み制御信号Ｇ_Ｏ、基本画像データリフレッシュ制御信号ＳＥＴ_Ｏに接続される。ｎ型チャネルトランジスタ６０５は、トランスミッションゲート６０４と同様、各行の制御信号線ＩＮＴ_ｍ，ＥＮＡ_ｍ，Ｇ_ｍ，ＳＥＴ_ｍ毎に設けられ、一方の電極端子は、各制御信号線に接続され、他方の電極端子は電源Ｖ_ＳＳに接続される。

図８に示すとおり、通常表示期間ＮＤにおいては、モード切替信号ＭＯＤＥがＬレベルとなり、シフトレジスタ６０１に入力されたスタートパルス信号ＳＴＶが、シフトクロック信号ＳＣＬＫに同期して走査線制御信号ＧＣ_Ｎｍとして順次排他的に出力される。走査線制御信号ＧＣ_ＮｍがＨレベルになると、対応する行のトランスミッションゲート６０４がオンし、基本初期化制御信号ＩＮＴ_Ｏと、基本サンプリング制御信号ＥＮＡ_Ｏと、基本画像データ取り込み制御信号Ｇ_Ｏと、基本画像データリフレッシュ制御信号ＳＥＴ_Ｏとが、対応する行の制御信号線と接続される。

トランスミッションゲート６０４がオンし、水平帰線期間毎のプリチャージ動作が終了した後に、初期化制御信号ＩＮＴ_ｍと画像データ取り込み制御信号Ｇ_ｍがアクティブ電圧レベルとなり、サンプリング制御信号ＥＮＡ_ｍと画像データリフレッシュ制御信号ＳＥＴ_ｍはインアクティブ電圧レベルを維持する。走査線制御信号ＧＣ_ＮｍがＬレベルになると、対応する行のトランスミッションゲート６０４がオフし、ｎ型チャネルトランジスタ６０５がオンする。これによって、電源Ｖ_ＳＳが各制御信号線と接続される。電源Ｖ_ＳＳの電圧レベルを電圧Ｖ_５とすることにより、各制御信号線はインアクティブ電圧レベルとなる。

一方、低消費電力表示期間ＬＤにおいては、モード切替信号ＭＯＤＥがＨレベルとなり、シフトレジスタ６０１は動作を停止し、走査線制御信号ＧＣ_Ｎｍの出力はＬレベルとなる。サンプル＆リフレッシュ期間においては、奇数行走査線制御信号ＧＣ_Ｌ１と偶数行走査線制御信号ＧＣ_Ｌ２が排他的にＨレベルとなることにより、対応する行のトランスミッションゲート６０４がオンし、基本初期化制御信号ＩＮＴ_Ｏと、基本サンプリング制御信号ＥＮＡ_Ｏと、基本画像データ取り込み制御信号Ｇ_Ｏと、基本画像データリフレッシュ制御信号ＳＥＴ_Ｏとが、奇数行制御信号線、偶数行制御信号線に排他的に接続される。

奇数行走査線制御信号ＧＣ_Ｌ１がＨレベルとなっている期間においては、図５で説明した奇数行の各制御信号のタイミング設定および電圧設定に従って、各基本制御信号のタイミングおよび電圧レベルが設定される。同様に、偶数行走査線制御信号ＧＣ_Ｌ２がＨレベルとなっている期間においては、図５で説明した偶数行の各制御信号のタイミング設定および電圧設定に従って、各基本制御信号のタイミングおよび電圧レベルが設定される。

奇数行走査線制御信号ＧＣ_Ｌ１または偶数行走査線制御信号ＧＣ_Ｌ２がＬレベルになると、対応する行のトランスミッションゲート６０４がオフし、ｎ型チャネルトランジスタ６０５がオンする。これによって、電源Ｖ_ＳＳが各制御信号線と接続される。電源Ｖ_ＳＳの電圧レベルを電圧Ｖ_５とすることにより、各制御信号線はインアクティブ電圧レベルとなる。

図７において、データ線駆動回路１０２は、デマルチプレクサ８０１と、プリチャージスイッチ８０２を具備する。図７、図８に示すとおり、通常表示期間ＮＤにおいて、デマルチプレクサ８０１は、デマルチプレクサ制御信号ＤＭ_Ｒ，ＤＭ_Ｇ，ＤＭ_Ｂを排他的にＨレベルとすることにより、データ信号出力回路１０３から入力されるソース信号Ｓ_ｎ（ｎ＝１，２，．．．，ｎ）を、ＲＧＢサブ画素のデータ線に振り分けて出力する。プリチャージスイッチ８０２は、水平帰線期間毎にプリチャージ制御信号ＰＲＣをＨレベルとすることにより、データ信号線をプリチャージ電圧信号Ｖ_ＰＲＣ供給線に接続し、所望の電圧レベルに充電する。

一方、低消費電力表示期間ＬＤにおいては、モード切替信号ＭＯＤＥがＨレベルとなり、データ信号出力回路１０３の動作を停止すると共に、デマルチプレクサ制御信号ＤＭ_Ｒ，ＤＭ_Ｇ，ＤＭ_ＢをＬレベルとし、デマルチプレクサ８０１の動作を停止する。また、プリチャージ制御信号ＰＲＣを常時Ｈレベルとし、静止画低消費電力表示用のデータ信号ＤＡＴＡをプリチャージ電圧信号Ｖ_ＰＲＣ供給線から供給する。

上記の駆動回路構成および駆動方法によれば、低消費電力表示期間ＬＤにおいて、周辺回路の大部分を停止することができ、停止した回路の消費電流は静止電流レベルとなるため、大幅な消費電力削減ができる。

また、各データ線へ入力されるデータ信号も、低消費電力表示期間ＬＤにおいては、アクティブマトリクスアレイ回路上の全画素において共通信号でよく、この点においても消費電力が削減可能となる。

さらに、データ線駆動回路においては、プリチャージ電圧信号供給線から静止画低消費電力表示用のデータ信号を出力する構成としたので、通常の動画階調表示アクティブマトリクスアレイ型電気光学装置のデータ線駆動回路構成と何ら変更することなく、本実施形態の駆動を実現できるという点において優位である。

＜２．第２の実施形態＞
次に、本発明の第２の実施形態について説明する。図９は、本願発明の第２の実施形態による画素回路を用いたアクティブマトリクス型電気光学装置の構成を示す説明図である。以下、図９を用いて、本願発明の第２の実施形態による画素回路を用いたアクティブマトリクス型電気光学装置の構成について説明する。

第１実施形態と異なるのは、画素回路が図１０に示す構成に変更されている点、走査線駆動回路が図１４に示す構成に変更されている点および初期化電圧Ｖ_ＩＮＴを供給する信号線がない点であり、それに応じて制御回路の入出力信号も変更されている。その他は第１実施形態と同一であるので説明を省略する。なお、図９では、アクティブマトリクスアレイ回路１００’に含まれる各画素回路については、素子を省略して図示し、具体的な画素回路の構成については図１０で説明することにする。

図１０は、本発明の第２実施形態によるアクティブマトリクスアレイ回路１００’の１サブ画素である画素回路の構成図を示している。第１実施形態と異なるのは、第１実施形態において初期化電圧Ｖ_ＩＮＴ供給線に接続されていたスイッチ素子ＳＷ_４の端子が、データ線に接続されている点であり、その他は第１実施形態と同一であるので説明を省略する。

次に、本発明の第２実施形態による画素回路の制御動作原理を、図１１、図１２を参照しながら説明する。

図１２の（ａ）から（ｄ）は、画素回路の制御動作原理を示すものである。ただし、図１２はあくまでも原理的なものであり、実際の画素回路１００１、１００２の制御については図１３以降のＡＣタイミングにおいてさらに詳しく説明する。

まず、図示しない通常表示においては、画像データ取り込み制御信号Ｇおよび画像データリフレッシュ制御信号ＳＥＴをアクティブにすることにより、スイッチ素子ＳＷ_３，ＳＷ_２をオンにする。したがって、スイッチ素子ＳＷ_３，ＳＷ_２を介して、データ信号ＤＡＴＡの画像データを保持キャパシタＣ_１と電気光学素子ＬＣへ書き込むことが可能となる。保持キャパシタＣ_１と電気光学素子ＬＣの静電容量Ｃ_ＬＣが画像データに対応する電圧レベルまで充電された後、画像データ取り込み制御信号Ｇおよび画像データ書き換え制御信号ＳＥＴをインアクティブにして、スイッチ素子ＳＷ_３，ＳＷ_２をオフにする。なお、スイッチ素子ＳＷ_２を確実に制御するために、画像データ取り込み制御信号Ｇおよび画像データリフレッシュ制御信号ＳＥＴをアクティブにする前に、予め初期化制御信号ＩＮＴをアクティブにしてスイッチ素子ＳＷ_４をオンし、データ信号ＤＡＴＡの電圧レベルをサンプリングキャパシタＣ_２にサンプリングしておくことが望ましい。また、スイッチ素子ＳＷ_２はサンプリングキャパシタＣ_２に充電された電荷が放電されるまではオフとはならない場合があるが、スイッチ素子ＳＷ_３がオフとなっているため、電気光学素子ＬＣおよび静電容量Ｃ_ＬＣに充電された画像データを保持する。

通常表示が終了後、図１２の（ａ）に示されている初期化動作を行う。初期化動作では、初期化期間Ｔ_ＩＮＴにおいて初期化制御信号ＩＮＴをアクティブにすることにより、スイッチ素子ＳＷ_４をオンにする。これにより、データ信号ＤＡＴＡの電圧レベルＶ_ＩＮＴがサンプリングキャパシタＣ_２にサンプリングされる。初期化動作後、初期化制御信号ＩＮＴをインアクティブにすることで、スイッチ素子ＳＷ_４をオフにする。

初期化動作の後、図１２の（ｂ）に示されているサンプリング動作、（ｃ）に示されているリフレッシュ動作、（ｄ）に示されているデータ保持動作を順次行うが、これらの動作は第１実施形態と同一であるので説明を省略する。

そして、サンプリング動作とリフレッシュ動作を定期的に適宜繰り返す低消費電力表示期間においては、各画素の自己保存データに基づいた画像データのリフレッシュが行われるため、全画素同時のリフレッシュが可能である。このため、サンプリング動作とリフレッシュ動作以外の低消費電力表示期間においては、周辺回路動作を停止することができ、かつデータ書き換えに伴うデータ線の充放電電流も生じないため、消費電力が削減可能となる。

さらに、第１の実施形態におけるアクティブマトリクスアレイ回路内の初期化電圧Ｖ_ＩＮＴ供給線が不要となるので、更なる高精細化が可能になると共に、周辺回路の簡素化を図ることが可能となる。

以下に、本発明の第２の実施形態による第２ＡＣタイミングについて、図１０及び図１３を参照しながら詳細に説明する。

図１３は、図１０に示されている本発明の第２の実施形態による画素回路１００１，１００２を制御する制御信号のＡＣタイミングチャートを示す説明図である。以下、図１０及び図１３を用いて、本発明の第２実施形態における動作に必要な制御信号のタイミングおよび必要な電圧を明確にするために詳述する。

図１３では、結果としてライン反転駆動となるように、制御信号ＩＮＴ_１，ＥＮＡ_１，Ｇ_１，ＳＥＴ_１による奇数行毎の駆動と、制御信号ＩＮＴ_２，ＥＮＡ_２，Ｇ_２，ＳＥＴ_２による偶数行毎の駆動とに、グループに分けて駆動を行う例を示している。フレーム反転駆動を行う場合には、図１３に示す奇数行への制御信号を偶数行にも入力することにより実現できることは言うまでもない。

ここで、スイッチ素子ＳＷ_１，ＳＷ_２，ＳＷ_３，ＳＷ_４および電気光学素子ＬＣの特性および対向電極電圧信号Ｖ_ＣＯＭ、データ信号ＤＡＴＡ、各制御信号が取り得る電圧レベルＶ_１，Ｖ_３，Ｖ_４，Ｖ_５の設定値、さらに画素回路１００１を制御するための各制御信号の設定に必要な条件については、第１実施形態と同一であるので説明を省略する。

以上を基に、図１０及び図１３を参照しながら、各制御信号のタイミングおよび電圧レベルについて説明する。

まず通常表示期間ＮＤでは、通常のライン反転駆動による動画階調表示または静止画低消費電力表示のデータ書き込みが行われる。ここで、画像データ取り込み制御信号Ｇ、画像データリフレッシュ制御信号ＳＥＴのアクティブ電圧は、サンプリング期間およびリフレッシュ期間における制御信号のアクティブ電圧Ｖ_１であり、同様にインアクティブ電圧もサンプリング期間およびリフレッシュ期間における制御信号のインアクティブ電圧Ｖ_５とする。まず、画像データ取り込み制御信号Ｇと画像データリフレッシュ制御信号ＳＥＴをアクティブにすることで、スイッチ素子ＳＷ_３，ＳＷ_２をオンにする。これにより、データ信号ＤＡＴＡの電圧レベルをスイッチ素子ＳＷ_３，ＳＷ_２を介して保持キャパシタＣ_１と電気光学素子ＬＣの静電容量Ｃ_ＬＣに保持させることができる。

スイッチ素子ＳＷ_２を確実に制御するために、画像データ取り込み制御信号Ｇおよび画像データリフレッシュ制御信号ＳＥＴをアクティブにする前に、初期化制御信号ＩＮＴをアクティブにしてスイッチ素子ＳＷ_４をオンし、データ信号ＤＡＴＡの電圧レベルをサンプリングキャパシタＣ_２にサンプリングしておくことが望ましい。ここで、初期化制御信号ＩＮＴのアクティブ電圧は画像データ取り込み制御信号Ｇ、画像データリフレッシュ制御信号ＳＥＴと同様に電圧Ｖ_１とし、インアクティブ電圧も同様に電圧Ｖ_５とする。

なお、画像データ取り込み制御信号Ｇ、画像データリフレッシュ制御信号ＳＥＴ、初期化制御信号ＩＮＴの電圧レベルについてはアクティブ電圧を電圧Ｖ_１、インアクティブ電圧を電圧Ｖ_５としたが、これに限られるものではない。しかし、電圧Ｖ_１，Ｖ_５を用いることにより周辺回路の簡素化が図れるという点において優位である。

通常表示期間ＮＤによるデータの書き込み後、低消費電力表示期間ＬＤへ移行し、サンプリング動作および正極性／負極性リフレッシュ動作が行なわれる。なお、第１実施形態と同様に、正極性／負極性リフレッシュ動作における、画像データリフレッシュ制御信号ＳＥＴ_１，ＳＥＴ_２のアクティブ電圧は、電圧Ｖ_３とする。

まず、奇数行の正極性リフレッシュ動作のための初期化を行う初期化期間Ｔ_ＩＮＴ１となる。

初期化期間Ｔ_ＩＮＴ１では、初期化制御信号ＩＮＴ_１をアクティブにし、スイッチ素子ＳＷ_４をオンにする。これにより、スイッチ素子ＳＷ_４を介して、データ信号ＤＡＴＡの電圧レベルＶ_ＩＮＴがサンプリングキャパシタＣ_２にサンプリングされ、ノードＮ_２の電圧レベルが初期化電圧Ｖ_ＩＮＴとなり、スイッチ素子ＳＷ_２がオンする。

続く、サンプリング期間Ｔ_ＳＭＰ１およびリフレッシュ期間Ｔ_ＲＰ１の動作については、第１実施形態と同一であるので説明を省略する。

次に、偶数行の負極性リフレッシュ動作のための初期化を行う初期化期間Ｔ_ＩＮＴ２となる。

初期化期間Ｔ_ＩＮＴ２では、初期化制御信号ＩＮＴ_２をアクティブにし、スイッチ素子ＳＷ_４をオンにする。これにより、スイッチ素子ＳＷ_４を介して、データ信号ＤＡＴＡの電圧レベルＶ_ＩＮＴがサンプリングキャパシタＣ_２にサンプリングされ、ノードＮ_２の電圧レベルが初期化電圧Ｖ_ＩＮＴとなり、スイッチ素子ＳＷ_２がオンする。

続く、サンプリング期間Ｔ_ＳＭＰ２およびリフレッシュ期間Ｔ_ＲＮ２の動作については、第１実施形態と同一であるので説明を省略する。

以降の具体的な動作は、第１実施形態と同一であるので説明を省略する。

当該第２の実施形態においては、第１実施形態で得られる効果に加えて、アクティブマトリクスアレイ回路内の初期化電圧Ｖ_ＩＮＴ供給線が不要となるので、更なる高精細化が可能になると共に、周辺回路の簡素化を図ることが可能となる。

以下に、本発明の第２実施形態による走査線駆動回路の構成および動作について、図１４、図１５を参照しながら詳細に説明する。なお、データ線駆動回路の構成および動作については、第１実施形態と同一であるので説明を省略する。

図１４において、走査線駆動回路１０１’は、シフトレジスタ１４０１と、ＮＯＲゲート１４０２と、インバータゲート１４０３と、トランスミッションゲート１４０４と、ｎ型チャネルトランジスタ１４０５を具備する。

シフトレジスタ１４０１には、スタートパルス信号ＳＴＶと、シフトクロック信号ＳＣＬＫと、モード切替信号ＭＯＤＥが入力される。シフトレジスタ１４０１から出力される走査線制御信号ＧＣ_Ｎｍ（ｍ＝１，２，．．．，ｍ）は、ＮＯＲゲート１４０２の一方の入力端子に接続され、他方の入力端子には、モード切替信号ＭＯＤＥが接続される。

ＮＯＲゲート１４０２の出力は、各行の制御信号の出力を制御するトランスミッションゲート１４０４の負極性制御端子とｎ型チャネルトランジスタ１４０５のゲートに接続されると共に、インバータゲート１４０３の入力端子に接続される。インバータゲート１４０３の出力は、トランスミッションゲート１４０４の正極性制御端子に接続される。トランスミッションゲート１４０４は、各行の制御信号線ＩＮＴ_ｍ，ＥＮＡ_ｍ，Ｇ_ｍ，ＳＥＴ_ｍ毎に設けられ、各トランスミッションゲート１４０４の入力端子は、奇数行においては、対応する基本初期化制御信号ＩＮＴ_Ｏ、基本サンプリング制御信号ＥＮＡ_Ｏ、基本画像データ取り込み制御信号Ｇ_Ｏ、基本画像データリフレッシュ制御信号ＳＥＴ_Ｏに接続され、偶数行においては、対応する基本初期化制御信号ＩＮＴ_Ｅ、基本サンプリング制御信号ＥＮＡ_Ｅ、基本画像データ取り込み制御信号Ｇ_Ｅ、基本画像データリフレッシュ制御信号ＳＥＴ_Ｅに接続される。ｎ型チャネルトランジスタ１４０５は、トランスミッションゲート１４０４と同様、各行の制御信号線ＩＮＴ_ｍ，ＥＮＡ_ｍ，Ｇ_ｍ，ＳＥＴ_ｍ毎に設けられ、一方の電極端子は、各制御信号線に接続され、他方の電極端子は電源Ｖ_ＳＳに接続される。

図１５に示すとおり、通常表示期間ＮＤにおいては、モード切替信号ＭＯＤＥがＬレベルとなり、シフトレジスタ１４０１に入力されたスタートパルス信号ＳＴＶが、シフトクロック信号ＳＣＬＫに同期して走査線制御信号ＧＣ_Ｎｍとして順次出力される。走査線制御信号ＧＣ_ＮｍがＨレベルになると、対応する行のトランスミッションゲート１４０４がオンする。奇数行のトランスミッションゲート１４０４がオンすると、基本初期化制御信号ＩＮＴ_Ｏと、基本サンプリング制御信号ＥＮＡ_Ｏと、基本画像データ取り込み制御信号Ｇ_Ｏと、基本画像データリフレッシュ制御信号ＳＥＴ_Ｏとが、対応する行の制御信号線と接続される。一方、偶数行のトランスミッションゲート１４０４がオンすると、基本初期化制御信号ＩＮＴ_Ｅと、基本サンプリング制御信号ＥＮＡ_Ｅと、基本画像データ取り込み制御信号Ｇ_Ｅと、基本画像データリフレッシュ制御信号ＳＥＴ_Ｅとが、対応する行の制御信号線と接続される。

トランスミッションゲート１４０４がオンすると、まず初期化制御信号ＩＮＴ_ｍがアクティブ電圧レベルとなり、水平帰線期間毎のプリチャージ動作が終了した後に、画像データ取り込み制御信号Ｇ_ｍと画像データリフレッシュ制御信号ＳＥＴ_ｍがアクティブ電圧レベルとなり、サンプリング制御信号ＥＮＡ_ｍはインアクティブ電圧レベルを維持する。走査線制御信号ＧＣ_ＮｍがＬレベルになると、対応する行のトランスミッションゲート１４０４がオフし、ｎ型チャネルトランジスタ１４０５がオンする。これによって、電源Ｖ_ＳＳが各制御信号線と接続される。電源Ｖ_ＳＳの電圧レベルを電圧Ｖ_５とすることにより、各制御信号線はインアクティブ電圧レベルとなる。

一方、低消費電力表示期間ＬＤにおいては、モード切替信号ＭＯＤＥがＨレベルとなり、シフトレジスタ１４０１は動作を停止し、走査線制御信号ＧＣ_Ｎｍの出力はＬレベルとなる。サンプル＆リフレッシュ期間においては、モード切替信号ＭＯＤＥがＨレベルとなることにより、トランスミッションゲート１４０４がオンし、奇数行制御信号線には、基本初期化制御信号ＩＮＴ_Ｏと、基本サンプリング制御信号ＥＮＡ_Ｏと、基本画像データ取り込み制御信号Ｇ_Ｏと、基本画像データリフレッシュ制御信号ＳＥＴ_Ｏとが、接続され、偶数行制御信号線には、基本初期化制御信号ＩＮＴ_Ｅと、基本サンプリング制御信号ＥＮＡ_Ｅと、基本画像データ取り込み制御信号Ｇ_Ｅと、基本画像データリフレッシュ制御信号ＳＥＴ_Ｅとが、接続される。

サンプル＆リフレッシュ期間においては、図１３で説明した各制御信号のタイミング設定および電圧設定に従って、各基本制御信号のタイミングおよび電圧レベルが設定される。

＜３．まとめ＞
以上説明したように、上記各実施形態における、上記の駆動回路構成および駆動方法によれば、低消費電力表示期間ＬＤにおいて、周辺回路の大部分を停止することができ、停止した回路の消費電流は静止電流レベルとなるため、大幅な消費電力の削減ができる。

また、各データ線へ入力されるデータ信号も、低消費電力表示期間ＬＤにおいては、アクティブマトリクスアレイ回路上の全画素において共通信号でよく、この点においても消費電力が削減可能となる。

上記述べた第１実施形態および第２実施形態においては、スイッチ素子ＳＷ_１，ＳＷ_２，ＳＷ_３，ＳＷ_４は、ｎ型チャネルトランジスタで構成されているが、これに限定されるものではなく他のスイッチ素子で構成してもよい。例えば、ｐ型チャネルトランジスタで構成する場合には、入力信号の極性等を見直すことにより適用可能である。

また、図１６、図１７に示すように、スイッチ素子ＳＷ_４のみをｐ型チャネルトランジスタで構成すれば、初期化電圧Ｖ_ＩＮＴと電圧Ｖ_１を同一にすることができ、周辺回路の更なる簡素化が可能となる。

さらに、電気光学素子ＬＣは液晶として構成されているが、これに限定されるものではなく有機ＥＬなどであってもよい。

なお、上記各実施形態における駆動回路及び駆動方法を備える電気光学装置を携帯電話といった携帯機器に用いた場合、待ち受け画面表示や時計表示など頻繁な画面書き換えを必要としない表示を行う際に、消費電力を大幅に削減することが可能となる。

以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。

１００ アクティブマトリクスアレイ回路
１０１ 走査線駆動回路
１０２ データ線駆動回路
１０３ データ信号出力回路
１０４ 駆動電圧生成回路
１０５ 制御回路
２０１、２０２ 画素回路
６０１ シフトレジスタ
６０２ ＮＯＲゲート
６０３ インバータゲート
６０４ トランスミッションゲート
６０５ ｎ型チャネルトランジスタ
８０１ デマルチプレクサ
８０２ プリチャージスイッチ
１４０１ シフトレジスタ
１４０２ ＮＯＲゲート
１４０３ インバータゲート
１４０４ トランスミッションゲート
１４０５ ｎ型チャネルトランジスタ

Claims (10)

1. 画素回路を含むアクティブマトリクスアレイ回路と、
   シフトレジスタを含む走査線駆動回路と、
   デマルチプレクサを含むデータ線駆動回路と、
   データ信号出力回路と、
   を含み、
   前記画素回路は、
   一端が第１ノードに接続され、他端が対向電極に接続された電気光学素子と、
   一端が前記第１ノードに接続され、他端が共通信号供給線に接続された第１容量素子と、
   一端が第１制御信号線に接続され、他端が第２ノードに接続された第２容量素子と、
   制御端子が走査線に接続され、一方の電極端子がデータ線に接続され、他方の電極端子が第３ノードに接続された第３トランジスタと、
   制御端子が前記第２ノードに接続され、一方の電極端子が前記第３ノードに接続され、他方の電極端子が前記第１ノードに接続された第２トランジスタと、
   制御端子が第２制御信号線に接続され、一方の電極端子が前記第２ノードに接続され、他方の電極端子が前記第３ノードに接続された第１トランジスタと、
   制御端子が第３制御信号線に接続され、一方の電極端子が初期化電圧供給線に接続され、他方の電極端子が前記第２ノードに接続された第４トランジスタと
   を備えることを特徴とする、表示装置。
2. 前記初期化電圧供給線は前記データ線であることを特徴とする、請求項１に記載の表示装置。
3. 前記請求項１に記載の表示装置を駆動する方法であって、
   通常表示期間が終了するステップと、
   前記第３トランジスタをオフさせて、通常表示期間で充電された画像データを前記電気光学素子及び前記第１容量素子に保持するステップと、
   前記第４トランジスタをオンさせることによって、前記第２トランジスタのスレッショルド電圧以上の電圧を有する初期化電圧が前記第２トランジスタの制御端子に印加されて前記第２トランジスタをオンさせる初期化ステップと、
   前記第４トランジスタをオフさせるステップと、
   前記第１トランジスタをオンさせることによって、前記第２トランジスタを介して前記第２容量素子に前記画像データを充電し、且つ前記第１制御信号線に予め設定されたプリセット電圧が印加されるサンプリングステップと、
   前記第１トランジスタをオフさせるステップと、
   前記第３トランジスタをオンさせ、且つ前記第１制御信号線にアクティブ電圧を印加することによって、前記第２トランジスタを介してハイレベルのデータ信号を前記第１容量素子及び前記電気光学素子に印加し、前記ハイレベルのデータ信号を前記第１容量素子及び前記電気光学素子に印加した後に、前記データ信号がロウレベルの期間に前記第１制御信号線にインアクティブ電圧を印加するリフレッシュステップと、
   前記第３トランジスタをオフさせることによって前記第１容量素子及び前記電気光学素子に印加された電圧レベルを維持するステップと
   を備えることを特徴とする、表示装置の駆動方法。
4. 前記プリセット電圧は前記第１制御信号線のインアクティブ（ｉｎａｃｔｉｖｅ）電圧と前記サンプリングステップの前記第１ノードの電圧との間の電圧であることを特徴とする、請求項３に記載の表示装置の駆動方法。
5. 奇数行の前記画素回路と偶数行の前記画素回路は独立して駆動されることを特徴とする、請求項３に記載の表示装置の駆動方法。
6. 奇数行の前記画素回路が正極性リフレッシュ動作を行う第１ステップと、
   偶数行の前記画素回路が負極性リフレッシュ動作を行う第２ステップと、
   奇数行の前記画素回路が負極性リフレッシュ動作を行う第３ステップと、
   偶数行の前記画素回路が正極性リフレッシュ動作を行う第４ステップと
   をさらに備えることを特徴とする、請求項５に記載の表示装置の駆動方法。
7. 前記第２ステップと前記第３ステップとの間で前記走査線駆動回路及び前記データ線駆動回路のうちの少なくとも一つの作動が予め決められた時間の間、停止することを特徴とする、請求項６に記載の表示装置の駆動方法。
8. 前記第４ステップが行われた後、前記走査線駆動回路及び前記データ線駆動回路のうちの少なくとも一つの作動が予め決められた時間の間、停止することを特徴とする、請求項６に記載の表示装置の駆動方法。
9. 前記通常表示期間が終了した後に、前記走査線駆動回路及び前記データ線駆動回路のうちの少なくとも一つの作動が予め決められた時間の間、停止することを特徴とする、請求項３に記載の表示装置の駆動方法。
10. 前記通常表示期間が終了した後に、前記シフトレジスタ、前記データ信号出力回路及び前記デマルチプレクサのうちの少なくとも一つの作動が予め決められた時間の間、停止することを特徴とする、請求項３に記載の表示装置の駆動方法。