JP5665371B2

JP5665371B2 - 電子部品の製造方法

Info

Publication number: JP5665371B2
Application number: JP2010124611A
Authority: JP
Inventors: 大助飯塚
Original assignee: SAE Magnetics HK Ltd
Current assignee: SAE Magnetics HK Ltd
Priority date: 2010-05-31
Filing date: 2010-05-31
Publication date: 2015-02-04
Anticipated expiration: 2030-05-31
Also published as: JP2011253838A

Description

本発明は、電子部品の製造方法に関する。

薄膜コンデンサ、センサ、表面弾性波素子、フィルタ、光学導波管、光学記憶装置、空間光変調器、圧電アクチュエータ等の様々な電子部品を製造するために、シリコン等からなる１枚の基板の複数箇所に電子部品構造をそれぞれ作り込み、その後、基板を、電子部品構造を作り込んだ箇所ごとに切断して、複数の電子部品を得る方法が用いられている。この方法によると、電子部品構造を作り込むための処理を一括して行うことができ、容易かつ効率よく電子部品を大量生産できる。電子部品構造を作り込んだ基板を切断する方法としては、切削工具やレーザーを用いるダイシングが一般的である（特許文献１参照）。

特開２００６−１９６８１１号公報

特許文献１に記載されているようにダイシングによって基板を切断する場合には、作業時間が長くかかる。また、ダイシングには切断しろが必要であり、この切断しろは電子部品に利用できずに捨てられる部分であり、切断しろの分だけ１枚の基板から製造できる電子部品の数が少なくなるため、基板の利用効率が悪い。さらに、電子部品の側面となる切断面に欠け（チッピング）が生じる可能性がある。

そこで本発明の目的は、複数の電子部品を一括して製造するための作業が短時間で容易に行え、電子部品に利用できずに捨てられる部分がないため材料の利用効率が良く、しかも電子部品の側面に欠けが生じにくい、電子部品の製造方法を提供することにある。

本発明の電子部品の製造方法は、製造すべき電子部品の外形と同じ形状および同じ大きさの空間を複数備えた型枠を形成する工程と、型枠を形成する工程の後に、型枠の空間内にそれぞれ電子部品を形成する工程と、型枠を除去することによって複数の電子部品を得る工程と、を含み、型枠を形成する工程では、型枠を構成する、基板の表面を覆う層状部分と、層状部分の上に位置して前記空間を囲む枠状部分とを、同一の材料によって形成し、電子部品を形成する工程は、前記空間内に絶縁性のベースを形成する工程と、ベース上に電気部品構造を形成する工程と、を含み、複数の電子部品を得る工程では、層状部分と枠状部分とを同時に除去することを特徴とする。

本発明によると、複数の電子部品を製造するために基板を切断する工程を必要としないため、切断しろが不要で材料の無駄がなく利用効率がよい。また、作業時間の短縮と製造コストの低減が実現できる。さらに、さまざまな形状の電子部品を容易に製造でき、製造する電子部品の側面に欠け（チッピング）が生じにくい。

本発明の第１の実施形態の電子部品の製造方法を示すフローチャートである。図１に示す電子部品の製造方法を順番に示す断面図である。本発明の第２の実施形態の電子部品の製造方法を示すフローチャートである。図３に示す電子部品の製造方法を順番に示す断面図である。本発明の第２の実施形態の変形例の電子部品の製造方法を示すフローチャートである。図５に示す電子部品の製造方法を順番に示す断面図である。

以下、本発明の実施形態について図面を参照して説明する。

図１は本発明の第１の実施形態の電子部品の製造方法を示すフローチャートであり、図２（ａ）〜２（ｇ）は、この製造方法を順番に示す断面図である。なお、本明細書において上下を表す記載は、厳密な鉛直方向の上下を示すものではなく、層の表面に重なる状態を「上」として示すものである。

本実施形態の製造方法では、まず、図２（ａ）に示すように、シリコン、セラミック、またはガラスからなる型枠基板１を用意する。そして、この型枠基板１の一方の面上に、スパッタ法によってめっき下地層（図示せず）を形成し、そのめっき下地層上に、電気めっき法によって、図２（ｂ）に示すように厚さ５μｍのＮｉ膜からなる第１の犠牲層２を形成する（ステップＳ１）。なお、本実施形態では、めっき下地層として、厚さ５０ÅのＴｉ膜と５００ÅのＮｉ膜の積層膜を形成している。

次に、第１の犠牲層２上に、スピンコート法によって、厚さ２５μｍのノボラック系ポジレジストからなるレジストパターン３を形成する（ステップＳ２）。具体的には、図示しないが、スピンコート法によって第１の犠牲層２の全面にノボラック系ポジレジストを塗布してベークを行った後に、ポジレジスト上に、製造すべき電子部品８（図２（ｇ）参照）の外形と同じ大きさおよび同じ形状にパターニングされたマスクを配置して、露光機によってポジレジストを露光する。そして、現像処理によってポジレジストの非露光部を除去し、図２（ｃ）に示すように、製造すべき電子部品８の外形と同じ大きさおよび同じ形状にパターニングされたレジストパターン３を形成する。なお、本実施形態で製造すべき電子部品８の外形は４００μｍ×２００μｍ（０４０２サイズ）であり、レジストパターン３同士の間の間隔は２０μｍである。なお、ネガレジストによってレジストパターン３を形成してもよい。

なお、製造すべき電子部品８の外形を決定するレジストパターン３の形状は、長方形に限らず、欠け（チッピング）を低減するような面取り形状や円形などの形状にすることも可能である。また、複数の電子部品を形成する位置が単純なマトリクス状ではなく千鳥状に並ぶようにレジストパターン３を形成することもできる。

レジストパターン３が形成された第１の犠牲層２上に、電気めっき法によって、厚さ２５μｍのＮｉ膜からなる第２の犠牲層４を形成する。この第２の犠牲層４は、レジストパターン３が存在しない部分に形成される。そして、溶剤としてＮＭＰ（Ｎ−メチルピロリドン）を用いてレジストパターン３を溶解させて除去する。こうして、図２（ｄ）に示すように、Ｎｉからなる第１および第２の犠牲層２，４によって、製造すべき電子部品８の外形と同じ大きさおよび形状の空間５ａを複数備えた型枠５が構成される（ステップＳ３）。

型枠５の全面に、バイアススパッタリング法によって、厚さ３５μｍのアルミナ膜（Ａｌ₂Ｏ₃膜）を形成する。それから、化学機械研磨法（ＣＭＰ法）によって、第２の犠牲層４の上面が露出するまでアルミナ膜を研磨する。実際には、第２の犠牲層４の上面が露出した後にも僅かに研磨を続行して、第２の犠牲層４の上面とアルミナ膜の上面が同一高さで平坦化された状態にする。これにより、図２（ｅ）に示すように、型枠５の空間５ａ内にアルミナ膜が埋められた状態になる。このアルミナ膜が、製造する電子部品８の絶縁性のベース６となる（ステップＳ４）。本実施形態では、このベース６の厚さは２０μｍである。

次に、図２（ｆ）に示すように、アルミナ膜からなる各ベース６上に、公知の薄膜パターン形成技術を用いて、厚さ１０μｍの電子部品構造７をそれぞれ形成する（ステップＳ５）。一例としては、ベース６上に、詳細は図示しないが、Ｃｕからなる下部電極、誘電膜、Ｃｕからなる上部電極、Ｃｕからなる引き出し配線を順次積層して、薄膜コンデンサを構成する。そして、この薄膜コンデンサ上に、Ａｕからなるボンディングパッドを形成し、このボンディングパッドを除いて、薄膜コンデンサをポリイミドからなる保護膜で被覆する。こうして、ベース６上に電子部品構造７を構成する。ベース６と電子部品構造７とから電子部品８が構成される。なお、下部電極、誘電膜、上部電極、引き出し配線の形成方法としては、フォトリソグラフィ法、スパッタ法、反応性エッチング法、化学気相成長法（ＣＶＤ法）、プラズマ化学気相成長法（プラズマＣＶＤ法）、電気めっき法など、公知の様々な方法を用いることができる。

最後に、溶剤である塩化第二鉄（ＦｅＣｌ₃）水溶液に浸漬して第１および第２の犠牲層２，４を構成するＮｉを溶解することにより型枠５を除去する。その結果、図２（ｇ）に示すように、型枠基板１から分離した複数の電子部品８が得られる（ステップＳ６）。電子部品構造７が塩化第二鉄水溶液に浸漬される際には、Ａｕからなるボンディングパッドとポリイミドからなる保護膜のみが塩化第二鉄水溶液に接触し、保護膜に覆われている部分（具体的には下部電極、誘電膜、上部電極、引き出し配線）は塩化第二鉄水溶液に接触しないため損傷することはない。ステップＳ２において、製造すべき電子部品８の外形と同じ大きさおよび形状にパターニングされたレジストパターン３を、２０μｍの間隔で完全に分離して形成しているため、型枠５の複数の空間５ａ同士が互いにつながっている部分は存在せず、その結果、完成した複数の電子部品８は、互いに分離して独立した別個の部品になっている。この電子部品８の厚さは、ベース６の厚さ（２０μｍ）と電子部品構造７の厚さ（１０μｍ）を合計した３０μｍであり、超低ハイトである。電子部品８の形状や寸法は、主に型枠５の空間５ａによって決められるので、このような超低ハイトの電子部品８を容易に製造可能である。一例としては、外形が４００μｍ×２００μｍ（０４０２サイズ）で厚さ３０μｍの電子部品８が、直径８インチ（２０．３ｃｍ）の型枠基板１上に、２０万個も製造することができる。そして、多数の空間５ａ内にベース６および電子部品構造７（具体的には下部電極、誘電膜、上部電極、引き出し配線など）をそれぞれ形成する作業が一括して行えるため、非常に効率よく容易に電子部品８の大量生産が行える。

この実施形態では、Ｎｉからなる第１および第２の犠牲層２，４によって型枠５を構成しているため、型枠５の強度が高く型枠５の損傷の可能性が低いので、ベース６および電子部品構造７の材料や形成方法の選択の自由度が高い。

この実施形態の変形例として、ステップＳ１，Ｓ３において、第１および第２の犠牲層２，４をＦｅＮｉによって形成することもできる。インバー合金と呼ばれる３６％ＮｉのＦｅＮｉを用いると、高温時の膨張を最小限に抑えることが可能である。

なお、ベース６はアルミナに限られず、他の絶縁性材料から形成することもできる。例えば、型枠５上にＳＯＧ（スピンオンガラス）をスピンコートにより形成し、その後に４００℃程度の高温で焼成することによってベース６を形成することができる。この場合、所定の膜厚（例えば２０μｍ強）になるまでスピンコートと焼成とを繰り返し行ってＳＯＧ膜を形成し、それからＣＭＰ法によって第２の犠牲層４の上面が露出するまで研磨して平坦化することによって、ベース６を形成する。また、低融点ガラスペーストまたは低融点ガラス粉を型枠５の空間５ａ内に充填し（低融点ガラスペーストの場合にはスクリーン印刷やポッティングによって充填し）、その後に４００℃〜８００℃で焼成し、それからＣＭＰ法によって第２の犠牲層４の上面が露出するまで研磨して平坦化することによって、ベース６を形成してもよい。ただし、焼成後の型枠５の上面と型枠５の空間５ａ内の充填物との上面の高さの違いが、後で行われる電子部品構造７の形成に影響を及ぼさない場合は、ＣＭＰ法による平坦化は省略することが可能である。さらに、ガラスとセラミック粉末を分散させた混合粉末に有機バインダー溶剤を加えたスラリーを型枠５の全面に塗布して、型枠５の空間５ａ内にスラリーを充填した後に、９００℃程度の高温で焼成し、それからＣＭＰ法によって第２の犠牲層４の上面が露出するまで研磨して平坦化することによって、ベース６を形成してもよい。ただし、焼成後の型枠５の上面と型枠５の空間５ａ内の充填物との上面の高さの違いが、後で行われる電子部品構造７の形成に影響を及ぼさない場合は、ＣＭＰ法による平坦化は省略することが可能である。

次に、本発明の第２の実施形態について、図３〜６を参照して説明する。この実施形態では、例えばノボラック系樹脂やポリスチレンなどの樹脂からなる犠牲層によって型枠５を構成する。なお、前記した第１の実施形態と同一の部分については同一の符号を付与し説明を省略する場合がある。

図３は第２の実施形態の電子部品の製造方法の一例を示すフローチャートであり、図４（ａ）〜４（ｆ）は、この製造方法を順番に示す断面図である。この方法では、図４（ａ）に示すシリコン、セラミック、またはガラスからなる型枠基板１の一方の面上に、溶媒で希釈されたノボラック系樹脂をスピンコート法で５μｍの厚さに塗布する。そして、これを１２０℃で１時間ベークし、溶媒を揮発させることによって、図４（ｂ）に示す第１の犠牲層２を形成する（ステップＳ１）。次に、第１の犠牲層２上に、スピンコート法によって、厚さ２５μｍのノボラック系ポジレジストを塗布し、マスキングして露光し、現像することによって、レジストパターンを形成する。このとき、レジストパターンは、製造すべき電子部品８の外形と同じ大きさおよび形状の空間を複数備えた形状に形成する。それから、このレジストパターンを、１２０℃で１時間ベークし、紫外線照射によって表面を硬化させることによって、第２の犠牲層４を形成する。こうして、図４（ｃ）に示すように、ノボラック系樹脂からなる第１および第２の犠牲層２，４によって、製造すべき電子部品８の外形と同じ大きさおよび形状の空間５ａを複数備えた型枠５が構成される（ステップＳ７）。

その後、型枠５の全面にアルミナ膜を形成して、ＣＭＰ法によって、第２の犠牲層４の上面が露出するまでアルミナ膜を研磨する。それから、後で行われる電子部品構造７の形成のための薄膜パターン形成にてノボラック系樹脂製の型枠５が溶解しないように、厚さ０．１μｍのアルミナ膜を再度形成する。こうして、図４（ｄ）に示すように、厚さ２１μｍのベース６を形成する（ステップＳ４）。それから、図４（ｅ）に示すように、ベース６上に、薄膜パターン形成技術によって電子部品構造７を形成する（ステップＳ５）。最後に、型枠５が溶解しないように形成した厚さ０．１μｍのアルミナ膜を水酸化カリウム水溶液で除去してから、溶剤であるＮＭＰに浸漬して第１および第２の犠牲層２，４を構成するノボラック系樹脂を溶解することにより型枠５を除去し、図４（ｆ）に示すように、型枠基板１から分離した複数の電子部品８を得る（ステップＳ６）。

この実施形態では、型枠基板１にめっき下地層を形成する必要がないため、製造工程がより簡単になる。第１および第２の犠牲層２，４が金属製の場合であっても樹脂製の場合であっても、第１の犠牲層２と前記第２の犠牲層４は同一の材料からなることが好ましく、型枠基板１は、第１の犠牲層２と第２の犠牲層４を溶解させる溶剤（塩化第二鉄水溶液やＮＭＰなど）に対する耐性を有する材料からなる。

この実施形態の変形例として、樹脂からなる一体型の（第１の犠牲層と第２の犠牲層とに分けられていない）型枠５を用いることも可能である。

図５は第２の実施形態の電子部品の製造方法の変形例を示すフローチャートであり、図６（ａ）〜６（ｇ）は、この製造方法を順番に示す断面図である。この方法では、図６（ａ）に示すシリコン、セラミック、またはガラスからなる型枠基板１の一方の面上に、溶媒で希釈されたポリスチレンを、スピンコート法で３０μｍの厚さに塗布することにより、図６（ｂ）に示す単層の犠牲層９を形成する（ステップＳ８）。そして、図６（ｃ）に示すように、犠牲層９の一方の面に、製造すべき電子部品８の外形と同じ大きさおよび形状の凸部１０ａ（高さ２５μｍ）を備えた金属モールド１０を１２０℃程度に加熱した状態で押しつけて、犠牲層９に凹部を形成する。それによって、図６（ｄ）に示すように、製造すべき電子部品８の外形と同じ大きさおよび形状の空間５ａを複数備えた、ポリスチレンからなる型枠５が形成される（ステップＳ９）。その後、前記した通り、型枠５の全面にアルミナ膜を形成し、ＣＭＰ法によってアルミナ膜を研磨し、型枠５溶解防止用の厚さ０．１μｍのアルミナ膜を再度形成する。こうして、図６（ｅ）に示すように、厚さ２１μｍのベース６を形成する（ステップＳ４）。それから、図６（ｆ）に示すように、ベース６上に、薄膜プロセスによって電子部品構造７を形成する（ステップＳ５）。最後に、型枠５が溶解しないように形成した厚さ０．１μｍのアルミナ膜を水酸化カリウム水溶液で除去してから、溶剤であるアセトンに浸漬してポリスチレンを溶解することにより型枠５を除去し、図６（ｇ）に示すように、型枠基板１から分離した複数の電子部品８を得る（ステップＳ６）。

以上説明したように、本発明では、製造すべき電子部品８に対応する空間５ａを複数備えた型枠５を作成し、その型枠５内にそれぞれ電子部品８を形成した後に、型枠５をエッチングなどによって除去することにより、複数の電子部品８を製造している。従って、複数の電子部品８を製造するために基板を切断する工程を必要としない。切断しろとして用いられて廃棄される部分が存在しないため、材料の無駄がなく利用効率がよい。また、型枠５の除去に要する時間は１０分程度であり、ダイシングによって基板の複数箇所を順次切断していく工程を含む従来例に比べて短い作業時間で、電子部品８を容易に大量生産できる。さらに、比較的高価なダイシング装置を用いる必要がなく、安価なエッチングによって電子部品を製造でき、しかも型枠基板１は繰り返し使用可能であるため、製造コストが低く抑えられる。

本発明では、基板をダイシングで切断する工程がないため、電子部品８の側面に欠け（チッピング）が生じにくい。さらに、本発明では型枠５を用いて電子部品８を製造するため、欠けが発生する危険性をより低減するために電子部品８の周面を面取り形状にすることも可能であり、また、ダイシングで基板を切断する場合には容易ではなかった、外形が円形や多角形の電子部品８を製造することも容易である。

本発明は、薄膜コンデンサ、センサ、表面弾性波素子、フィルタ、光学導波管、光学記憶装置、空間光変調器、圧電アクチュエータ等の、あらゆる種類の電子部品を製造する場合に有効である。電子部品構造７は、電子部品８の種類に応じて適宜に決められる。

１型枠基板
２第１の犠牲層
３レジストパターン
４第２の犠牲層
５型枠
５ａ空間
６ベース
７電子部品構造
８電子部品
９犠牲層
１０金属モールド
１０ａ凸部

Claims

製造すべき電子部品の外形と同じ形状および同じ大きさの空間を複数備えた型枠を形成する工程と、
前記型枠を形成する工程の後に、前記型枠の前記空間内にそれぞれ電子部品を形成する工程と、
前記型枠を除去することによって複数の電子部品を得る工程と、
を含み、
前記型枠を形成する工程では、前記型枠を構成する、前記基板の表面を覆う層状部分と、該層状部分の上に位置して前記空間を囲む枠状部分とを、同一の材料によって形成し、
前記電子部品を形成する工程は、前記空間内に絶縁性のベースを形成する工程と、前記ベース上に電気部品構造を形成する工程と、を含み、
前記複数の電子部品を得る工程では、前記層状部分と前記枠状部分とを同時に除去する
電子部品の製造方法。
前記型枠を形成する工程は、型枠基板上に、前記層状部分である金属製の第１の犠牲層を形成する工程と、前記第１の犠牲層上にレジストパターンを形成する工程と、前記第１の犠牲層上の前記レジストパターンが存在しない部分に、前記枠状部分である金属製の第２の犠牲層を形成する工程と、前記レジストパターンを除去する工程と、を含み、
前記複数の電子部品を得る工程は、前記型枠を構成する前記第１の犠牲層および前記第２の犠牲層を溶解させる工程を含む
請求項１に記載の電子部品の製造方法。
前記型枠を形成する工程は、型枠基板上に、前記層状部分である樹脂製の第１の犠牲層を形成する工程と、前記第１の犠牲層上に、前記枠状部分である樹脂製の第２の犠牲層を形成する工程とを含み、
前記複数の電子部品を得る工程は、前記型枠を構成する前記第１の犠牲層および前記第２の犠牲層を溶解させる工程を含む
請求項１に記載の電子部品の製造方法。
前記型枠基板は、前記第１の犠牲層と前記第２の犠牲層を溶解させる溶剤に対する耐性を有する材料からなる、請求項２または３に記載の電子部品の製造方法。
前記型枠を形成する工程は、型枠基板上に樹脂製の犠牲層を形成する工程と、前記犠牲層を加工して前記空間を形成する工程とを含み、
前記複数の電子部品を得る工程は、前記型枠を構成する前記犠牲層を溶解させる工程を含む
請求項１に記載の電子部品の製造方法。
前記型枠基板は、前記犠牲層を溶解させる溶剤に対する耐性を有する材料からなる、請求項５に記載の電子部品の製造方法。