JP5661224B2 - アレー構成の読み出し用装置 - Google Patents

Description

本発明は、半導体イメージセンサー内のピクセルの値のアレーを読み出す装置に関する。

半導体画像センサーあるいは他のセンサーのピクセルアレーから値を読み出す際には、アレーのカラムの要素が１本のラインに多重化され、そしてこれらのカラムラインがその後さらに１本の直列の読み出し線に多重化され、そしてＡ／Ｄコンバータに接続されている。この多重化は、カラムラインおよび／または読み出しラインへのアクセスを制御するためにアドレス可能な切り換えトランジスタを用いて行われる。

シリコンデバイスの特徴サイズが小さくなるにつれて、各センサーアレーの要素内に能動回路（例えば増幅器またはバッファ）を含めることが可能となり、そしてこのような能動回路を含むセンサーアレーは能動回路アレーとして公知である。このような能動回路を用いる利点は、従来のアレー要素内に能動回路アレーを含まないいわゆる受動回路アレーに比較して、低ノイズで遙かに少ない減衰率でもって出力ラインにセンサーからの信号を伝送できることである。このような各アレー要素内の回路は、ソースフォロワーとして構成され、このソースフォロワーはアレー要素の外部にあり、カラム内の全てのアレー要素が共有する電流ソースを用いている。

本発明者等は、ＣＭＯＳで実現したソースフォロワーは、このＣＭＯＳ（製造コストの観点から、センサーアレーの現在好ましい技術と考えられている）のボディー効果（いわゆるＭＯＳトランジスタのしきい値電圧がそのソース電圧と共に変動する効果）の結果として生成される電圧ゲインよりも大幅に低い電圧ゲインしか得られない欠点があると認識している。その結果センサー要素からの信号が減衰してしまう。この減衰を保証するためにさらに増幅器が必要とされる。

しかし、このような余分の増幅器を使用することにより、センサー出力のＳＮ比が劣化してしまう。またボディ効果の変動およびゲインの決定に寄与する他のトランジスタの特性のために、ゲインの変動がピクセル毎に生じてしまう。このような変動は、固定パターンノイズ（fixed pattern noise=ＦＰＮ）と称する。各トランジスタは、ボディ効果を取り除くために、各トランジスタは基板内の拡散ウェル内に配置されてはいるが、しかしこのようにするとセンサーアレーの実装密度が低下してしまう。

発明が解決しようとする課題

したがって本発明の目的は、能動回路を含むセンサーアレーを改良するすることである。

課題を解決するための手段

能動アレーで採用されるソースフォロワーの問題点は、本発明によれば各要素に対し差動増幅器を採用することにより解決できる。しかし、各要素内に差動増幅器全体を含める代わりに、差動増幅器構造の一部を特定のカラムに接続される各センサー要素間で共有してもよい。例えば本発明の一実施例においては、差動増幅器は、フィードバック構成に接続された差分対（differential pair）の演算トランスコンダクタンス増幅器（operational transconductance amplifier＝ＯＴＡ）である。

しかし、ＯＴＡをアレーの各センサーアレー内に配置する代わりに、ＯＴＡ構造の一部を特定のカラムに接続された各センサー要素間で共有する。かくして各センサー要素は、ソースフォロワーが採用される場合には従来技術と同一の構成要素を含み、残りの素子はＯＴＡがカラムの全てのセンサー要素間で共有されるようにする必要がある。導入される固定パターンノイズを回避する為に、１を超えるゲインがフィードバック接続の差分増幅器を採用することにより達成できるが、殆ど１のゲイン（即ち１よりも若干小さいゲイン）が好ましい。

本発明の一態様によれば、アレー読み出しの共有差動増幅器のモデルは、能動アレー読み出しのアプリケーションに採用できる。（例えば、その列自体が本質的にセンサー列であるような列(per se sensor array)ではないアプリケーションに採用できる。本質的にセンサーアレーであるようなアレーとは、共有差動増幅器を構成するために必要な構造をアレーの要素内に含むようなアレーである。）

図１は本発明によるセンサーアレーの単一カラムからのアナログ値を読み出す装置を示す。同図の装置は、ａ）要素１０１−１から１０１−Ｎを含む能動センサーアレーの要素１０１と、ｂ）電流ソース１０３，１０５と、ｃ）トランジスタ１０７，１０９と、ｅ）選択事項としてフィードバックネットワーク１１１を含む。

能動センサーアレーの要素１０１は、カラム状に配列されている。本明細書において「カラム（列）」の語を用いるが、これはセンサーアレー要素の「ロー（行）」の語と同義である。

各能動センサーアレーの要素１０１は、センサー１１３とトランジスタ１１５と１１７を有する。センサー１１３はある特性を検出しこの検出された特性を表すアナログ値をトランジスタ１１５に送る。例えば、センサー１１３は画像センサのピクセルであり、検出された特性はある時間内におけるセンサー１１３上に入射した光である。トランジスタ１１５は、センサー１１３の出力をカラムライン１１９にスイッチ（トランジスタ）１１７を介して接続する駆動トランジスタとして構成されている。

入力１２１によりスイッチ１１７がアドレスされる、即ち選択される即ちイネーブルされると論理１となる。電流ソース１０３は、カラムライン１１９に接続され、トランジスタ１１５と１１７にバイアス電流を供給して、それらを動作させる。能動センサーアレーの要素１０１のようなセンサー要素を読み出し用のカラムに配列することは従来公知である。

トランジスタ１０７，１０９と電流ソース１０３，１０５とフィードバックネットワーク１１１とは、能動センサーアレーの要素１０１の選択された１つのセンサー１１３のトランジスタ１１５，１１７を具備する差分対の演算トランスコンダクタンス増幅器（ＯＴＡ）を構成するよう配列されている。このような構成においは、トランジスタ１０７は、常閉（オン）状態の切り換えトランジスタとして、そしてトランジスタ１０９はフィードバック構成でカラムの全体出力を入力に戻す機能をする。差分対の演算トランスコンダクタンス増幅器は、従来公知のものである。トランジスタ１０７はマッチングの目的からトランジスタ１１７の複製が採用される。しかし、オフセットが問題とならない場合には、トランジスタ１０７を取り除くことができる。

本発明の態様によれば、各能動センサーアレーの要素１０１が次に選択されると、新たなＯＴＡがトランジスタ１０７と１０９と電流ソース１０３，１０５，フィードバックネットワーク１１１と能動センサーアレーの要素１０１の選択された１つのトランジスタ１１５，１１７から構成される。トランジスタ１０７，１０９、電流ソース１０３，１０５、フィードバックネットワーク１１１は、カラムを構成する能動センサーアレーの要素１０１の全てで共有できる。このようにすることにより実装密度を減らすことなくセンサーアレーの製造コストを下げることができる。

このようにして構成されたＯＴＡのゲインは、フィードバックネットワーク１１１の関数である。例えば、フィードバックネットワーク１１１は入力からその出力への単なる短絡回路でもよい。そのような場合、かくして形成されたＯＴＡは、ほぼ１に等しいゲインを有する。別のタイプのネットワーク、例えば抵抗分割ネットワークが採用された場合には、フィードバックネットワーク１１１は１未満のゲインを有し、かくして形成されたＯＴＡの全体ゲインは、１を超える。このようなフィードバックネットワークは、能動ネットワークで、例えばバッファあるいは他の能動素子を含む。

図１の構成のゲインは、従来構成のようなＭＯＳボディ効果の依存性による影響を受けない。その理由は、トランジスタ１０９はトランジスタ１１５と同一のゲート−ソース電圧を有し、その結果ボディ効果の逆の作用が得られ、互いに打ち消しあうからである。このことを概念化する別の方法としては、差分増幅器は高い開ループゲインを有し、そのためフィードバックによりボディ効果に起因する開ループゲインの変動を閉ループゲインの中で打ち消させることがある。

抵抗で電流ソース１０３，１０５の一方あるいはその両方を増幅器の動作を変更することなく置換できる。差分増幅器の他のタイプは、差分電圧増幅器である。本発明のセンサーアレーは、さらに別のカラムを含み、そしてそのカラムは図１の装置と同一構成を有してもよい。

発明の効果

本発明の一態様によれば、アレー読み出しの共有差動増幅器のモデルは、能動アレー読み出しのアプリケーション（例えば、それ自体の中にはそれ自体ではセンサーアレーとはならないようなアレーを含み、例えばアレーの要素内に含まれる共有差動増幅器を構成するために必要な構造）に採用できる。例えばアレーは、サンプルアンドホールドアプリケーション内で使用されるキャパシタアレーに接続される信号ソースから構成でき、さらに処理されるべき値を保持し、あるいはＡ／Ｄ表示から変換する。このような信号ソースとキャパシタでセンサー１１３を置換できる。

本発明によるセンサーアレーの単一カラムからアナログ値を読み出す装置を表す図

１０１ 能動センサーアレーの要素
１０３，１０５ 電流ソース
１０７，１０９ トランジスタ
１１１ フィードバックネットワーク
１１３ センサー
１１５，１１７ トランジスタ
１１９ カラムライン
１２１ 入力

Claims (10)

1. アナログ値を出力する要素のアドレス可能なアレーを含み、前記アレーの要素の各々の出力が共通ラインに接続され、さらに、
   前記共通ラインに接続された回路を含み、前記回路は、前記アドレス可能なアレーの要素のアドレスされた１つに接続されたときに、前記アドレス可能なアレーの要素の前記アドレスされた１つの少なくとも一部と共に差動対増幅器を形成し、前記差動対増幅器には、前記アドレス可能なアレーの要素の前記アドレスされた１つの出力が入力され、前記アレーの要素の前記アドレスされた１つの前記少なくとも一部は少なくとも第１のトランジスタを含み、前記回路は少なくとも第２のトランジスタと前記差動対増幅器の出力を前記第２のトランジスタのゲートにフィードバックするフィードバックネットワークとを含み、そして、前記差動対増幅器が、前記第１及び第２のトランジスタヘ同一のゲート−ソース電圧を提供し、前記第１及び第２のトランジスタのボディ効果を補償するよう、動作するものであり、
   該アドレス可能なアレーの要素の各々は、アドレスされた際に、該回路と共に１つの新たな差動対増幅器を形成する装置。
   
2. 前記差動対増幅器が差動対の演算トランスコンダクタンス増幅器である、請求項１に記載の装置。
   
3. 前記アナログ値を出力する要素のアレーがセンサーアレーである、請求項１に記載の装置。
   
4. 前記第１のトラジスタが駆動トランジスタとして構成され、前記アレーの要素の前記アドレスされた１つの前記少なくとも一部はさらに、前記第１のトランジスタと直列に接続された第１の切り換えトランジスタを含み、前記回路はさらに、前記第２のトランジスタと直列に接続された第２の切り換えトランジスタを含み、前記第２の切り換えトランジスタは前記第１の切り換えトランジスタを複製する、請求項１に記載の装置。
   
5. 前記共通ラインに接続された回路が少なくとも１つの電流ソースを含む、請求項１に記載の装置。
   
6. 前記共通ラインに接続された前記回路はさらに、
   第１及び第２の電流ソースを含み、前記第２の電流ソースが前記共通ラインに直接接続され、
   前記第１の電流ソース及び前記第２の電流ソースが、前記第２のトランジスタの第１及び第２の端子にそれぞれに接続され、前記第２トランジスタが駆動トランジスタとして構成される、請求項１に記載の装置。
   
7. アナログ値を出力する要素のアドレス可能なアレーに使用する方法であって、前記アレーの要素の各々の出力が共通ラインに接続され、前記方法は、
   前記アドレス可能なアレーの要素の第１の要素の少なくとも一部及び前記アドレス可能なアレーの要素の全てに対して外部の能動回路を用いて第１の差動対増幅器を構成するよう、前記アドレス可能なアレーの要素の前記第１の要素を選択し、前記第１の差動対増幅器には、前記アドレス可能なアレーの要素の前記第１の要素の出力が入力され、前記アドレス可能なアレーの要素の前記第１の要素の前記少なくとも一部が少なくとも第１のトランジスタを含み、前記能動回路が、少なくとも第２のトランジスタと、前記第１の差動対増幅器の出力を前記第２のトランジスタのゲートにフィードバックするフィードバックネットワークとを含むステップと、
   前記第１の差動対増幅器によって、前記第１及び第２のトランジスタヘ同一のゲート−ソース電圧を提供し、前記アドレス可能なアレーの要素の前記第１の要素の前記少なくとも一部の第１のボディ効果及び前記能動回路の第２のボディ効果を補償するステップとを含み、
   該アドレス可能なアレーの要素の各々は、選択された際に、該能動回路と共に１つの新たな差動対増幅器を形成する方法。
   
8. 前記アドレス可能なアレーの要素の第２の要素の少なくとも一部及び前記アドレス可能なアレーの要素の全てに対して外部の前記能動回路を用いて第２の差動対増幅器を構成するよう、前記アドレス可能なアレーの要素の前記第２の要素を選択し、前記第２の差動対増幅器には、前記アドレス可能なアレーの要素の前記第２の要素の出力が入力され、前記アドレス可能なアレーの要素の前記第２の要素の前記少なくとも一部が少なくとも第３のトランジスタを含み、前記フィードバックネットワークが、前記第２の差動対増幅器の出力を前記第２のトランジスタの前記ゲートにフィードバックするステップと、
   前記第２の差動対増幅器によって、前記第３及び第２のトランジスタヘ同一のゲート−ソース電圧を提供し、前記第２の要素の前記少なくとも一部の第３のボディ効果及び前記能動回路の前記第２のボディ効果を補償するステップとをさらに含む、請求項７に記載の方法。
   
9. 能動アレー要素の任意の１つが選択されたときに、前記能動アレー要素の選択された１つの少なくとも一部及び差動対増幅器全体を形成する増幅器回路の一部とを用いて差動対増幅器全体を構成するために、前記能動アレー要素が用いる前記増幅器回路の一部を前記能動アレー要素の各々に対して時間的に選択して使用可能とし、前記能動アレー要素の前記選択された１つの前記少なくとも一部が少なくとも第１のトランジスタを含み、前記増幅器回路の一部が少なくとも第２のトランジスタと前記差動対増幅器の出力を前記第２のトランジスタのゲートにフィードバックするフィードバックネットワークとを含むステップと、
   前記能動アレー要素の前記選択された１つの出力を前記差動対増幅器に入力し、前記差動対増幅器によって、前記第１及び第２のトランジスタヘ同一のゲート−ソース電圧を提供し、前記能動アレー要素の前記選択された１つの前記一部のボディ効果及び前記増幅器回路の一部のボディ効果を補償するステップとを含み、
   該能動アレー要素の各々は、選択された際に、該増幅器回路と共に１つの新たな差動対増幅器を形成する方法。
   
10. アナログ値を出力する出力手段のアレーを含み、前記出力手段の各々が少なくとも１つの能動素子を含み、前記出力手段の各々の出力が共通ラインに接続され、さらに、
    前記出力手段のアドレスされた１つに接続されたときに、前記出力手段のアドレスされた１つの前記少なくとも１つの能動素子と共に差動対増幅器手段を形成する、前記共通ラインに接続された形成手段を含み、
    前記差動対増幅器手段には、前記出力手段のアドレスされた１つの出力が入力され、
    前記出力手段のアドレスされた１つの前記少なくとも１つの能動素子が第１のトランジスタを含み、
    前記形成手段が少なくとも第２のトランジスタと前記差動対増幅器の出力を前記第２のトランジスタのゲートにフィードバックするフィードバックネットワークとを含み、
    前記差動対増幅器手段は、前記第１及び第２のトランジスタヘ同一のゲート−ソース電圧を提供し、前記出力手段の各々の前記少なくとも１つの能動素子の第１のボディ効果及び前記形成手段の第２のボディ効果を補償する手段を含み、
    該出力手段の各々は、アドレスされた際に、該形成手段と共に１つの新たな差動対増幅器を形成するアレー読み出し装置。

Images