JP5660351B2 - スイッチング電源及び照明装置 - Google Patents

Description

本発明の実施形態は、スイッチング電源及び照明装置に関する。

スイッチング素子を利用したスイッチング電源は、直流あるいは交流の電源として各種の広範な用途に利用されている。その一例として、照明の電源としても用いられる。すなわち、近年、照明装置においては、照明光源は白熱電球や蛍光灯から省エネルギー・長寿命の光源、例えば発光ダイオード（Light-emitting diode：ＬＥＤ）への置き換えが進んでいる。また、例えば、ＥＬ（Electro-Luminescence）や有機発光ダイオード（Organic light-emitting diode：ＯＬＥＤ）など新たな照明光源も開発されている。これらの照明光源の輝度は流れる電流値に依存するため、照明を点灯させる場合は、定電流を供給する電源回路が必要になる。また、入力される電源電圧をＬＥＤなどの照明光源の定格電圧に合わせるために、電圧を変換する必要もある。高効率で省電力化・小型化に適した電源として、ＤＣ−ＤＣコンバータなどのスイッチング電源が知られている。また、自励式のＤＣ−ＤＣコンバータを用いたＬＥＤ点灯装置が提案されている（例えば、特許文献１参照）。

特開２００４−１１９０７８号公報

しかし、自励式のＤＣ−ＤＣコンバータは、スイッチング素子の電流を検出してスイッチング素子をオンまたはオフに切替える。スイッチング素子の電流を小さくして検出する素子の両端の電圧を低下させると、スイッチング素子を十分にオンすることができず損失が増大する可能性がある。また、電圧が高すぎると、電流を遮断するときのスイッチング損失が増加する。
本発明の実施形態は、電力損失の小さいスイッチング電源及び照明装置を提供することを目的とする。

本発明の一態様に係るスイッチング電源は、第１のインダクタと、第２のインダクタと、スイッチング素子と、定電流素子と、整流素子と、制御回路とを備える。前記スイッチング素子は、オンのとき前記第１のインダクタに電源電圧を供給して電流を流す。前記定電流素子は、第１の主端子と第２の主端子と制御端子とを有し、前記第２の主端子が前記スイッチング素子に接続されて、前記スイッチング素子を流れる電流を検出する。前記制御回路は、前記定電流素子の前記第２の主端子と前記第１の主端子との間の電圧が規定値以上のとき、前記定電流素子をオフさせて前記スイッチング素子を流れる電流を遮断する。前記整流素子は、前記スイッチング素子および前記定電流素子のいずれかに直列に接続され、前記スイッチング素子がオフしたとき前記第１のインダクタの電流を流す。前記第２のインダクタは、前記第１のインダクタと磁気結合し、前記第１のインダクタの電流が増加しているときは前記スイッチング素子をオンさせる電位が誘起され、前記スイッチング素子の電流が減少しているときは前記スイッチング素子をオフさせる電位が誘起され、誘起された電位を前記スイッチング素子の制御端子に供給する。

また、本発明の他の一態様に係る照明装置は、上記のスイッチング電源と、前記スイッチング電源の負荷回路として接続された照明負荷と、を備える。

図１は、第１の実施例に係るスイッチング電源を含む照明装置を例示する回路図である。 図２は、定電流素子の電流の制御端子の電位に対する依存性を表す特性図である。 図３は、第２の実施例に係るスイッチング電源を含む照明装置を例示する回路図である。

（第１の実施形態）第１の実施形態のスイッチング電源は、第１のインダクタと、オンのとき前記第１のインダクタに電源電圧を供給して電流を流すスイッチング素子と、第１の主端子と第２の主端子と制御端子とを有し、前記第２の主端子が前記スイッチング素子に接続されて、前記スイッチング素子を流れる電流を検出する定電流素子と、前記定電流素子の前記第２の主端子と前記第１の主端子との間の電圧が規定値以上のとき、前記定電流素子をオフさせて前記スイッチング素子を流れる電流を遮断する制御回路と、前記スイッチング素子および前記定電流素子のいずれかに直列に接続され、前記スイッチング素子がオフしたとき前記第１のインダクタの電流を流す整流素子と、前記第１のインダクタと磁気結合し、前記第１のインダクタの電流が増加しているときは前記スイッチング素子をオンさせる電位が誘起され、前記スイッチング素子の電流が減少しているときは前記スイッチング素子をオフさせる電位が誘起され、誘起された電位を前記スイッチング素子の制御端子に供給する第２のインダクタと、を持つ。

（第２の実施形態）第２の実施形態のスイッチング電源は、第１の実施形態のスイッチング電源において、前記スイッチング素子は、ノーマリオン形の素子であることを特徴とする。

（第３の実施形態）第３の実施形態のスイッチング電源は、第１の実施形態のスイッチング電源において、前記制御回路は、前記第１の主端子と前記第２の主端子との間の電圧が前記規定値以上のとき、前記定電流素子の前記制御端子に負電位を出力することを特徴とする。

（第４の実施形態）第４の実施形態のスイッチング電源は、第１の実施形態のスイッチング電源において、前記制御回路は、前記第１の主端子と前記第２の主端子との間に接続され、前記第１の主端子と前記第２の主端子との間の電圧が前記規定値以上のときオンする第１のトランジスタを有することを特徴とする。

（第５の実施形態）第５の実施形態のスイッチング電源は、第４の実施形態のスイッチング電源において、前記制御回路は、一端が前記第１の主端子に接続された第１の抵抗と、一端が前記第１の抵抗の他端に接続され、他端に前記第１の主端子の電位よりも低い電位が供給される第２の抵抗と、前記第２の抵抗の両端に接続され、前記第１のトランジスタがオンしたときオンして前記第２の抵抗の両端を短絡する第２のトランジスタと、をさらに有することを特徴とする。

（第６の実施形態）第６の実施形態の照明装置は、第１の実施形態のスイッチング電源と、前記スイッチング電源の負荷回路として接続された照明負荷と、を持つ。

以下、実施例について図面を参照して詳細に説明する。なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

まず、第１の実施例について説明する。
図１は、第１の実施例に係るスイッチング電源を含む照明装置を例示する回路図である。
図１に表したように、照明装置１は、入力される直流の電源電圧ＶＩＮを電圧ＶＯＵＴに降圧するスイッチング電源２と、スイッチング電源２の負荷回路となる照明負荷３を備えている。照明負荷３は、照明光源１６を有している。照明光源１６は、例えばＬＥＤで構成され、スイッチング電源２から電圧ＶＯＵＴを供給されて点灯する。

スイッチング電源２においては、スイッチング素子８と定電流素子９とが、高電位電源端子４と高電位出力端子６との間に直列に接続されている。すなわち、スイッチング素子８のドレインは、高電位電源端子４に接続され、スイッチング素子８のソースは、定電流素子９のドレイン（第２の主端子）に接続され、定電流素子９のソース（第１の主端子）は、整流素子１０のカソードに接続されている。スイッチング素子８及び定電流素子９は、例えば電界効果トランジスタ（ＦＥＴ）であり、例えば高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）であり、ノーマリオン型の素子である。

また、整流素子１０のアノードは、低電位電源端子５に接続される。整流素子１０は、定電流素子９と低電位電源端子５との間に、低電位電源端子５から定電流素子９に向かう方向を順方向として接続される。整流素子１０は、例えばダイオードであり、例えばショットキーバリアダイオードである。

制御回路１１は、定電流素子９のドレインとソースとの間に接続され、定電流素子９のドレイン・ソース間電圧が規定値以上のとき、定電流素子９のゲート（定電流素子の制御端子）に負電位を出力する回路である。ここで、規定値は、定電流素子９が定電流特性を示す電流値、すなわち上限値に達したときの第２の主端子と第１の主端子との間の電圧よりも低い電圧値であり、電流が上限値に向けて増加する途中で定電流素子９をオフさせる電圧値である。

第１のトランジスタ１７のエミッタは、定電流素子９のドレインに接続され、ベースは、抵抗１８を介して定電流素子９のソースに接続され、コレクタは、抵抗１９を介して第２のトランジスタ２０のゲートに接続される。なお、抵抗１９は、第２のトランジスタ２０のゲートを保護する。また、第１のトランジスタ１７は、ＰＮＰ型バイポーラトランジスタであり、第２のトランジスタ２０は、Ｎチャンネル形ＭＯＳＦＥＴである。

また、第１の抵抗２１、第２の抵抗２２、及び抵抗２３が、定電流素子９のソースと低電位電源端子５との間に、直列に接続される。第２のトランジスタ２０のドレインは、第１の抵抗２１と第２の抵抗２２との接続点及び定電流素子９のゲートに接続される。また、ダイオード２４が、定電流素子９のゲートとソースとの間に接続される。第２のトランジスタ２０のソースは、第２の抵抗２２と抵抗２３との接続点に接続される。また、コンデンサ２６が、第２の抵抗２２と抵抗２３との接続点と、定電流素子９のソースとの間に接続される。なお、ダイオード２４は、定電流素子９のゲートを保護する。

第１のインダクタ１３は、定電流素子９のソースと整流素子１０のカソードとの接続点と、高電位出力端子６との間に接続される。
第２のインダクタ１４は、第１のインダクタ１３と磁気結合し、一端は定電流素子９のソースと整流素子１０のカソードとの接続点に接続され、他端は、コンデンサ１２を介してスイッチング素子８のゲート（スイッチング素子の制御端子）に接続される。また、ダイオード２５は、スイッチング素子８のゲートと定電流素子９のソースとの間に接続される。ダイオード２５は、スイッチング素子８のゲートを保護する。

また、平滑コンデンサ１５は、高電位出力端子６と低電位出力端子７との間に接続される。低電位出力端子７は、低電位電源端子５に接続されている。

次に、スイッチング電源２の動作について説明する。
電源電圧ＶＩＮが、高電位電源端子４と低電位電源端子５との間に供給されるとき、スイッチング素子８及び定電流素子９はノーマリオン型の素子であるため、いずれもオンしている。そして、高電位電源端子４、スイッチング素子８、定電流素子９、第１のインダクタ１３、平滑コンデンサ１５、低電位電源端子５の経路で電流が流れ、平滑コンデンサ１５が充電される。平滑コンデンサ１５の両端の電圧、すなわち高電位出力端子６と低電位出力端子７との間の電圧は、スイッチング電源２の出力電圧ＶＯＵＴとして、照明負荷３の照明光源１６に供給される。

なお、スイッチング素子８及び定電流素子９がオンしているため、整流素子１０の両端には、ほぼ電源電圧ＶＩＮが印加される。整流素子１０は逆バイアスとなり、整流素子１０には電流は流れない。

出力電圧ＶＯＵＴが所定電圧に達すると、照明光源１６に電流が流れ、照明光源１６が点灯する。このとき、高電位電源端子４、スイッチング素子８、定電流素子９、第１のインダクタ１３、平滑コンデンサ１５及び照明光源１６、低電位電源端子５の経路で電流が流れる。例えば、照明光源１６がＬＥＤの場合、この所定電圧は、ＬＥＤの順方向電圧であり、照明光源１６に応じて定まる。

定電流素子９のドレイン・ソース間電圧が規定値、すなわち制御回路１１の第１のトランジスタ１７のベース・エミッタ間電圧が規定値よりも低いとき、第１のトランジスタ１７はオフ、第２のトランジスタ２０もオフしている。その結果、第２の抵抗２２の両端に接続された第２のトランジスタ２０は開放状態になり、定電流素子９のゲート電位ＶＧは、定電流素子９のソースと、低電位電源端子５との間の電圧を第１の抵抗２１、第２の抵抗２２、及び抵抗２３で分割した電圧になっている。なお、第１の抵抗２１、第２の抵抗２２、及び抵抗２３の各抵抗値は、このときのゲート電位ＶＧが定電流素子９がオンを維持できるように設定されている。

第１のインダクタ１３には、スイッチング素子８、定電流素子９を介して電源電圧ＶＩＮが供給されるため、第１のインダクタ１３を流れる電流は増加していく。第２のインダクタ１４は、第１のインダクタ１３と磁気結合しているため、第２のインダクタ１４には、コンデンサ１２側を高電位とする極性の起電力が誘起される。その結果、スイッチング素子８のゲートには、コンデンサ１２を介してソースに対して正の電位が供給され、スイッチング素子８はオンの状態を維持する。

定電流素子９を流れる電流が増加すると、定電流素子９のドレイン・ソース間電圧は上昇する。定電流素子９のドレイン・ソース間電圧が規定値以上になると、制御回路１１の第１のトランジスタ１７はオンする。第１のトランジスタ１７のコレクタ電圧が上昇して、第２のトランジスタ２０は、オンする。その結果、第２の抵抗２２の両端間は短絡状態になり、定電流素子９のゲート電位ＶＧが低下して、定電流素子９がオフして、スイッチング素子８の電流が遮断される。なお、第１の抵抗２１、第２の２２、抵抗２３の各抵抗値は、このときのゲート電位ＶＧが、定電流素子９をオフさせるように設定されている。

スイッチング素子８の電流が遮断されると、第１のインダクタ１３は、平滑コンデンサ１５及び照明負荷３、整流素子１０、第１のインダクタ１３の経路で電流を流し続ける。そのため、照明光源１６は点灯を続ける。第１のインダクタ１３は、エネルギーを放出するため、第１のインダクタ１３の電流は、減少していく。その結果、第２のインダクタ１４には、コンデンサ１２側を低電位とする極性の起電力が誘起される。スイッチング素子８のゲートには、コンデンサ１２を介してソースに対して負の電位が供給され、スイッチング素子８はオフの状態を維持する。

第１のインダクタ１３に蓄積されていたエネルギーがゼロになると、第１のインダクタ１３を流れる電流はゼロになる。このとき、出力電圧ＶＯＵＴは、所定電圧まで低下している。第２のインダクタ１４に誘起される起電力の方向が再び反転し、コンデンサ１２側を高電位とするような起電力が誘起される。これにより、スイッチング素子８のゲートにソースよりも高い電位が供給され、スイッチング素子８がオンする。これにより、上記の平滑コンデンサ１５が所定電圧に充電された状態に戻る。

以後、上記の動作を繰り返す。スイッチング素子８のオン及びオフへの切替が自動的に繰り返されて、照明光源１６には電源電圧ＶＩＮを降下した出力電圧ＶＯＵＴが供給される。また、照明光源１６に供給される電流は、制御回路１１により上限値よりも小さい電流値に制限された定電流となる。そのため、照明光源１６を安定に点灯させることができる。

次に、本実施例の効果について説明する。
本実施例においては、定電流素子９が、スイッチング素子８の電流を検出している。その結果、電流検出用の抵抗を用いた場合と比較して、電力損失を低減することができる。

また、本実施例においては、制御回路１１が、定電流素子９の第２の主端子と第１の主端子との間の電圧、すなわちドレイン・ソース間電圧ＶＤＳを検出し、規定値以上のとき定電流素子９の制御端子、すなわちゲートに負電位を出力して定電流素子９をオフさせている。その結果、低電圧で電流を遮断することができ、スイッチング損失を低減することができる。また、高速で電流を遮断することができるため、高周波動作が可能であり、スイッチング損失をさらに低減することができる。

上記の効果については、制御回路１１を用いない構成を想定すると明確になる。
例えば、制御回路１１を用いず、定電流素子９の定電流特性によって、スイッチング素子８をオフさせた場合は、第２の主端子と第１の主端子との間の電圧が高い状態で電流を遮断することになり、スイッチング損失が大きくなる。
図２は、定電流素子の電流の制御端子の電位に対する依存性を表す特性図である。
図２においては、定電流素子としてＦＥＴのドレイン・ソース間電圧ＶＤＳとドレイン電流ＩＤとの関係をゲート電位ＶＧをパラメータとして表している。

ＦＥＴのドレイン電流ＩＤが増加して定電流特性になると、ドレイン電流ＩＤの増加に伴い、ドレイン・ソース間電圧ＶＤＳが急上昇する。しかし、ＦＥＴが定電流特性となるためには、ドレイン・ソース間電圧ＶＤＳは、｜ＶＧＳ−Ｖｔｈ｜以上になる必要がある。ここで、ＶＧＳはゲート・ソース間電圧、Ｖｔｈはしきい値電圧である。
したがって、スイッチング素子８の電流が上限値に達したときに、定電流特性によるドレイン・ソース間電圧の急上昇によってスイッチング素子８をオフさせる場合、ドレイン・ソース間電圧ＶＤＳが｜ＶＧＳ−Ｖｔｈ｜以上の電圧で遮断されることになる。

この遮断するときのドレイン・ソース間電圧ＶＤＳを低くするためにスイッチング素子８の電流の上限値を減少させると、第１のインダクタ１３に蓄積されるエネルギーが減少する。その結果、スイッチング素子８を十分にオンさせることができない可能性が生じる。また、上限値を十分に大きくとり、遮断するときのドレイン・ソース間電圧ＶＤＳを高くすると、高い電圧で、かつ比較的低速度で遮断されることになり、スイッチング損失が増加する。

これに対して本実施例においては、制御回路１１が、定電流素子９の第２の主端子と第１の主端子との間の電圧を検出し、規定値以上のとき定電流素子９の制御端子に負電位を出力して定電流素子９をオフさせている。その結果、低電圧で電流を遮断することができ、スイッチング損失を低減することができる。また、高速で電流を遮断することができるため、高周波動作が可能であり、スイッチング損失をさらに低減することができる。

さらに、スイッチング素子８、定電流素子９などの各素子としてＨＥＭＴを用いた場合、高周波動作が可能となる。例えば、メガヘルツオーダーの動作が可能となる。特に、ＧａＮ系ＨＥＭＴを用いた場合、より一層の高周波動作が可能であると共に、素子耐圧が高いため、同一耐圧とした場合のチップサイズを小型化できる。

図３は、第２の実施例に係るスイッチング電源を含む照明装置を例示する回路図である。
図３に表したように、スイッチング電源２ａは、上記の第１の実施例に係るスイッチング電源２と比較して、定電流素子９ａ、制御回路１１ａの構成が異なっている。すなわち、本実施例においては、上記の第１の実施例における定電流素子９、制御回路１１の替わりに、定電流素子９ａ、制御回路１１ａが設けられている。また、照明装置１ａは、スイッチング電源２ａの負荷回路となる照明負荷３を備えている。照明負荷３は、照明光源１６を有している。照明光源１６は、例えばＬＥＤで構成され、スイッチング電源２ａから電圧ＶＯＵＴを供給されて点灯する。本実施例に係るスイッチング電源及び照明装置の定電流素子及び制御回路以外の構成は、図１に表した構成と同様である。

定電流素子９ａは、トランジスタ２７、２８で構成されたカレントミラーである。
トランジスタ２８は、カレントミラーの基準側であり、ベースとコレクタとが接続され、ダイオード接続されている。トランジスタ２８のエミッタは、定電圧電源回路２９を介して定電流素子９ａの第１の主端子、すなわち抵抗２７の他端に接続され、エミッタ電圧は、定電流素子９ａの第１の主端子の電位に対して定電圧分だけ高い。トランジスタ２８のベース及びコレクタには定電流源回路３０から上限値に等しい定電流が供給される。

トランジスタ２７は、カレントミラーの出力側である。トランジスタ２７のベースは、定電流素子９ａの制御端子であり、トランジスタ２８のベース及びコレクタに接続されている。トランジスタ２７のコレクタは、定電流素子９ａの第２の主端子であり、スイッチング素子８のソースに接続されている。また、トランジスタ２７のエミッタは、抵抗３１の一端に接続される。抵抗３１の他端は、定電流素子９ａの第１の主端子であり、整流素子１０のカソードに接続されている。トランジスタ２８に供給された定電流は、トランジスタ２７のコレクタ電流として折り替えされる。なお、トランジスタ２７、２８は、ＮＰＮ型バイポーラトランジスタである。

定電流素子９ａの電流（コレクタ電流）の第２の主端子と第１の主端子との間の電圧に対する依存性は、図２に表した特性図と同様になる。すなわち、図２におけるドレイン電流ＩＤをコレクタ電流に、ドレイン・ソース間電圧ＶＤＳを第２の主端子と第１の主端子との間の電圧にそれぞれ置き替えた特性になる。また、図２における制御端子の電位ＶＧは、本実施例における定電流源回路３０の定電流の電流値、すなわち上限値に対応する。

定電流素子９ａは、電流が上限値のとき定電流特性となる。また、電流が上限値に達するまでの途中においては、定電流素子９ａの第２の主端子と第１の主端子との間の電圧の増加に伴い電流が増加する特性となる。第２の主端子と第１の主端子との間の電圧は、トランジスタ２７のコレクタ・エミッタ間電圧よりも抵抗３１の電圧降下分だけ高くなっている。なお、電流が上限値のとき抵抗３１の電圧降下は、定電圧源回路２９の電圧と等しく、定電圧電源回路２９は、抵抗３１と抵抗値の等しい抵抗に置き替えてもよい。

制御回路１１ａは、定電流素子９ａの第２の主端子であるトランジスタ２７のコレクタと、第１の主端子である抵抗３１の他端との間に、抵抗３３を介して接続された第１のトランジスタ３２を有している。
抵抗３３の一端は、トランジスタ２７のコレクタに接続され、他端は第１のトランジスタ３２のベースに接続される。第１のトランジスタ３２のエミッタは、定電流素子９ａの第１の主端子、すなわち抵抗３１の他端に接続され、第１のトランジスタ３２のコレクタは、トランジスタ２７のベース、トランジスタ２８のベース及びコレクタに接続される。なお、第１のトランジスタ３２は、ＮＰＮ型バイポーラトランジスタである。

制御回路１１ａの第１のトランジスタ３２は、定電流素子９ａの第２の主端子と第１の主端子との間の電圧が規定値よりも低いとき、オフしている。その結果、制御回路１１ａは、定電流素子９ａの動作に影響を与えず、定電流素子９ａの電流は増加していく。定電流素子９ａの第２の主端子と第１の主端子との間の電圧が規定値以上になると、第１のトランジスタ３２は、オンする。その結果、制御回路１１ａは、定電流素子９ａの制御端子としてのトランジスタ２７のベースと、第１の主端子との間の電圧として、０Ｖを出力し、定電流素子９ａをオフさせる。

このように、制御回路１１ａは、定電流素子９ａの電流が上限値に増加する途中で、定電流素子９ａの第２の主端子と第１の主端子との間の電圧が規定値以上のとき、定電流素子９ａをオフさせる。その結果、第１の実施例と同様に、低電圧で電流を遮断することができ、スイッチング損失を低減することができる。また、高速で電流を遮断することができるため、高周波動作が可能であり、スイッチング損失をさらに低減することができる。なお、上記以外の本実施例の構成、動作、効果は、上記の第１の実施例と同様である。

以上、具体例を参照しつつ本発明の実施例について説明した。しかし、本発明は、それらに限定されるものではなく、種々の変形が可能である。

例えば、前述の第１及び第２の実施例においては、スイッチング素子８及び定電流素子９がノーマリオン型の素子である例を示したが、本発明はこれに限定されず、ノーマリオフ型の素子であってもよい。この場合は、電源電圧ＶＩＮの供給を開始したとき、スイッチング電源２、２ａを起動させるための起動回路が必要になる。

また、スイッチング電源の構成は、図１及び図２に表したものに限定されない。例えば、第１のインダクタ１３は、高電位電源端子４、スイッチング素子８、定電流素子９または９ａ、平滑コンデンサ１５、低電位電源端子５の経路にあればよく、低電位電源端子５と低電位出力端子７との間に接続されてもよい。

また、スイッチング素子８、定電流素子９はＧａＮ系ＨＥＭＴには限定されない。例えば、半導体基板に炭化珪素（ＳｉＣ）や窒化ガリウム（ＧａＮ）やダイヤモンドのようなワイドバンドギャップを有する半導体（ワイドバンドギャップ半導体）を用いて形成した半導体素子でもよい。ここで、ワイドバンドギャップ半導体とは、バンドギャップが約１．４ｅＶのヒ化ガリウム（ＧａＡｓ）よりもバンドギャップの広い半導体をいう。例えば、バンドギャップが１．５ｅＶ以上の半導体、リン化ガリウム（ＧａＰ、バンドギャップ約２．３ｅＶ）、窒化ガリウム（ＧａＮ、バンドギャップ約３．４ｅＶ）、ダイアモンド（Ｃ、バンドギャップ約５．２７ｅＶ）、窒化アルミニウム（ＡｌＮ、バンドギャップ約５．９ｅＶ）、炭化ケイ素（ＳｉＣ）などが含まれる。このようなワイドバンドギャップ半導体素子は、寄生容量が小さく高速動作が可能なため、さらにスイッチング電源の小型化、スイッチング損失の低減が可能である。

さらにまた、照明光源１６はＬＥＤに限らず、ＥＬやＯＬＥＤなどでもよく、照明負荷３には、複数個の照明光源１６が直列又は並列に接続されていてもよい。
また、前述の第１及び第２の実施例においては、スイッチング電源の負荷として照明光源を用いる場合を例示したが、例示したスイッチング電源は、照明光源だけでなく、直流で駆動される負荷であれば用いることができる。

本発明のいくつかの実施形態および実施例を説明したが、これらの実施形態または実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態または実施例は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態または実施例やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

Claims (6)

1. 第１のインダクタと、
   オンのとき前記第１のインダクタに電源電圧を供給して電流を流すスイッチング素子と、
   第１の主端子と第２の主端子と制御端子とを有し、前記第２の主端子が前記スイッチング素子に接続されて、前記スイッチング素子を流れる電流を検出する定電流素子と、
   前記定電流素子の前記第２の主端子と前記第１の主端子との間の電圧が規定値以上のとき、前記定電流素子をオフさせて前記スイッチング素子を流れる電流を遮断する制御回路と、
   前記スイッチング素子および前記定電流素子のいずれかに直列に接続され、前記スイッチング素子がオフしたとき前記第１のインダクタの電流を流す整流素子と、
   前記第１のインダクタと磁気結合し、前記第１のインダクタの電流が増加しているときは前記スイッチング素子をオンさせる電位が誘起され、前記スイッチング素子の電流が減少しているときは前記スイッチング素子をオフさせる電位が誘起され、誘起された電位を前記スイッチング素子の制御端子に供給する第２のインダクタと、
   を備えたことを特徴とするスイッチング電源。
2. 前記スイッチング素子は、ノーマリオン形の素子であることを特徴とする請求項１記載のスイッチング電源。
3. 前記制御回路は、前記第１の主端子と前記第２の主端子との間の電圧が前記規定値以上のとき、前記定電流素子の前記制御端子に負電位を出力することを特徴とする請求項１記載のスイッチング電源。
4. 前記制御回路は、前記第１の主端子と前記第２の主端子との間に接続され、前記第１の主端子と前記第２の主端子との間の電圧が前記規定値以上のときオンする第１のトランジスタを有することを特徴とする請求項１記載のスイッチング電源。
5. 前記制御回路は、
   一端が前記第１の主端子に接続された第１の抵抗と、
   一端が前記第１の抵抗の他端に接続され、他端に前記第１の主端子の電位よりも低い電位が供給される第２の抵抗と、
   前記第２の抵抗の両端に接続され、前記第１のトランジスタがオンしたときオンして前記第２の抵抗の両端を短絡する第２のトランジスタと、
   をさらに有することを特徴とする請求項４記載のスイッチング電源。
6. 請求項１記載のスイッチング電源と、
   前記スイッチング電源の負荷回路として接続された照明負荷と、
   を備えたことを特徴とする照明装置。

Images