JP5652946B2 - High frequency switch - Google Patents
High frequency switch Download PDFInfo
- Publication number
- JP5652946B2 JP5652946B2 JP2010283748A JP2010283748A JP5652946B2 JP 5652946 B2 JP5652946 B2 JP 5652946B2 JP 2010283748 A JP2010283748 A JP 2010283748A JP 2010283748 A JP2010283748 A JP 2010283748A JP 5652946 B2 JP5652946 B2 JP 5652946B2
- Authority
- JP
- Japan
- Prior art keywords
- port
- switch
- tdd
- gate
- fdd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/44—Transmit/receive switching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Electronic Switches (AREA)
- Transceivers (AREA)
Description
本発明は、高周波スイッチに関する。 The present invention relates to a high frequency switch.
近年、携帯電話機などの無線通信機器の小型化が急速に進められている。無線通信機器をより小型にする方法の一つとして、無線通信機器の消費電力を低減して無線通信機器に搭載されるバッテリをより小型のものにすることが挙げられる。無線通信機器は、内部に多数の半導体集積回路を備えており、バッテリによって供給された電力の一部はこれらの半導体集積回路で消費される。これらの半導体集積回路の中には、アンテナと送信／受信回路との間で高周波信号の伝達経路を切り替える高周波半導体スイッチ（以下、高周波スイッチと称する）がある。高周波スイッチにおける消費電力は大きくはないものの、高周波スイッチおける挿入損失は直接的に送信回路の送信パワーアンプにおける消費電力に影響する。 In recent years, wireless communication devices such as mobile phones have been rapidly downsized. One method for making a wireless communication device smaller is to reduce the power consumption of the wireless communication device and make the battery mounted on the wireless communication device smaller. The wireless communication device includes a large number of semiconductor integrated circuits therein, and part of the power supplied by the battery is consumed by these semiconductor integrated circuits. Among these semiconductor integrated circuits, there is a high-frequency semiconductor switch (hereinafter referred to as a high-frequency switch) that switches a high-frequency signal transmission path between an antenna and a transmission / reception circuit. Although the power consumption in the high frequency switch is not large, the insertion loss in the high frequency switch directly affects the power consumption in the transmission power amplifier of the transmission circuit.
高周波スイッチとしては、たとえば下記特許文献１の高周波スイッチが知られている。特許文献１の高周波スイッチでは、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板上に形成されたＭＯＳＦＥＴで高周波スイッチを構成することにより高周波スイッチにおける消費電力を低減している。 As a high-frequency switch, for example, a high-frequency switch disclosed in Patent Document 1 below is known. In the high-frequency switch disclosed in Patent Document 1, power consumption in the high-frequency switch is reduced by configuring the high-frequency switch with a MOSFET formed on an SOI (Silicon On Insulator) substrate.
しかしながら、上記特許文献１の高周波スイッチでは、時分割複信システムと周波数分割複信システムとが混在したマルチモードシステムにおける挿入損失特性について十分に考慮されていない。 However, the high frequency switch of Patent Document 1 does not sufficiently consider insertion loss characteristics in a multimode system in which a time division duplex system and a frequency division duplex system are mixed.
したがって、本発明の目的は、マルチモードシステムにおいてＳＯＩ基板上に形成された高周波スイッチの挿入損失特性を改善することである。 Accordingly, an object of the present invention is to improve the insertion loss characteristics of a high-frequency switch formed on an SOI substrate in a multimode system.
本発明の上記目的は、下記の手段によって達成される。 The above object of the present invention is achieved by the following means.
本発明の高周波スイッチは、少なくとも１つの第１ポートと、少なくとも１つの第２ポートと、共通ポートと、第１シリーズスイッチと、第２シリーズスイッチと、を有する。第１ポートは、時分割複信システムに接続されて高周波信号を入力または出力する。第２ポートは、周波数分割複信システムに接続されて高周波信号を入力または出力する。共通ポートは、第１ポートまたは第２ポートを介して入出力される高周波信号を送信または受信する。第１シリーズスイッチは、少なくとも１つの第１電界効果トランジスタを備え、第１電界効果トランジスタのゲートに接続される第１ゲート抵抗への印加電圧に応じて、第１ポートと共通ポートとの間を導通または遮断する。第２シリーズスイッチは、少なくとも１つの第２電界効果トランジスタを備え、第２電界効果トランジスタのゲートに接続されて第１ゲート抵抗よりも大きな抵抗値を有する第２ゲート抵抗への印加電圧に応じて、第２ポートと共通ポートとの間を導通または遮断する。 The high frequency switch of the present invention has at least one first port, at least one second port, a common port, a first series switch, and a second series switch. The first port is connected to the time division duplex system to input or output a high frequency signal. The second port is connected to the frequency division duplex system to input or output a high frequency signal. The common port transmits or receives a high-frequency signal input / output via the first port or the second port. The first series switch includes at least one first field effect transistor, and switches between the first port and the common port according to the voltage applied to the first gate resistor connected to the gate of the first field effect transistor. Conduct or cut off. The second series switch includes at least one second field effect transistor, and is connected to the gate of the second field effect transistor and has a resistance value greater than the first gate resistance according to a voltage applied to the second gate resistance. The second port and the common port are electrically connected or disconnected.
本発明の高周波スイッチによれば、時分割複信システムに接続されるスイッチのスイッチング速度特性を良好に維持しつつ、周波数分割複信システムに接続されるスイッチの挿入損失特性を改善することができる。その結果、マルチモードシステムにおいて送信回路の送信パワーアンプの消費電力を低減することができる。 According to the high frequency switch of the present invention, it is possible to improve the insertion loss characteristic of the switch connected to the frequency division duplex system while maintaining good switching speed characteristics of the switch connected to the time division duplex system. . As a result, the power consumption of the transmission power amplifier of the transmission circuit can be reduced in the multimode system.
以下、添付した図面を参照して本発明の高周波スイッチの実施の形態を説明する。本発明の高周波スイッチは、ＵＭＴＳ（Ｕｎｉｖｅｒｓａｌ Ｍｏｂｉｌｅ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｓｙｓｔｅｍ）、ＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）などの無線通信システムの高周波スイッチに広く適用することができる。 Hereinafter, embodiments of a high-frequency switch according to the present invention will be described with reference to the accompanying drawings. The high frequency switch of the present invention can be widely applied to high frequency switches of wireless communication systems such as UMTS (Universal Mobile Telecommunication Systems) and GSM (Global System for Mobile Communications).
（第１の実施の形態）
図１は、本発明の第１の実施の形態における高周波スイッチの回路図である。本実施の形態の高周波スイッチでは、周波数分割複信システム（以下、ＦＤＤシステムと称する）に接続されるスイッチのゲート抵抗の抵抗値を、時分割複信システム（以下、ＴＤＤシステムと称する）に接続されるスイッチのゲート抵抗の抵抗値よりも大きく設定する。
(First embodiment)
FIG. 1 is a circuit diagram of a high-frequency switch according to the first embodiment of the present invention. In the high-frequency switch of the present embodiment, the resistance value of the gate resistance of the switch connected to the frequency division duplex system (hereinafter referred to as FDD system) is connected to the time division duplex system (hereinafter referred to as TDD system). Set larger than the resistance value of the gate resistance of the switch.
図１に示すとおり、本実施の形態の高周波スイッチ１００は、ＴＤＤポート１０，１１ＦＤＤポート２０，２１、共通ポート３０、ＴＤＤ側シリーズスイッチ４０，４１、およびＦＤＤ側シリーズスイッチ５０，５１を有する。 As shown in FIG. 1, the high-frequency switch 100 of the present embodiment includes TDD ports 10 and 11 FDD ports 20 and 21, a common port 30, TDD side series switches 40 and 41, and FDD side series switches 50 and 51.
ＴＤＤポート１０，１１は、第１ポートとして、ＴＤＤシステムからの高周波信号を入力するか、またはアンテナからの高周波信号をＴＤＤシステムに出力するためのポートである。ＴＤＤポート１０，１１は、ＴＤＤ側シリーズスイッチ４０，４１の一方の信号端子にそれぞれ接続されている。 The TDD ports 10 and 11 are ports for inputting a high frequency signal from the TDD system or outputting a high frequency signal from an antenna to the TDD system as a first port. The TDD ports 10 and 11 are connected to one signal terminals of the TDD side series switches 40 and 41, respectively.
ＦＤＤポート２０，２１は、第２ポートとして、ＦＤＤシステムからの高周波信号を入力するか、またはアンテナからの高周波信号をＦＤＤシステムに出力するためのポートである。ＦＤＤポート２０，２１は、ＦＤＤ側シリーズスイッチ５０，５１の一方の信号端子にそれぞれ接続されている。 The FDD ports 20 and 21 are ports for inputting a high frequency signal from the FDD system or outputting a high frequency signal from an antenna to the FDD system as a second port. The FDD ports 20 and 21 are connected to one signal terminals of the FDD side series switches 50 and 51, respectively.
共通ポート３０は、高周波信号を送信または受信するためのポートである。共通ポート３０は、ＴＤＤ側シリーズスイッチ４０，４１の他方の信号端子およびＦＤＤ側シリーズスイッチ５０，５１の他方の信号端子に接続されている。 The common port 30 is a port for transmitting or receiving a high-frequency signal. The common port 30 is connected to the other signal terminal of the TDD side series switches 40 and 41 and the other signal terminal of the FDD side series switches 50 and 51.
共通ポート３０は、ＴＤＤポート１０，１１またはＦＤＤ２０，２１ポートを介して入力される高周波信号を送信するか、あるいはＴＤＤポート１０，１１またはＦＤＤポート２０，２１を介して出力される高周波信号を受信する。 The common port 30 transmits a high frequency signal input via the TDD ports 10 and 11 or the FDD ports 20 and 21 or receives a high frequency signal output via the TDD ports 10 and 11 or the FDD ports 20 and 21. To do.
なお、本実施の形態では、共通ポート３０はアンテナに直接的に接続されている。しかしながら、共通ポート３０は他の構成を介してアンテナに接続されてもよい。 In the present embodiment, the common port 30 is directly connected to the antenna. However, the common port 30 may be connected to the antenna via other configurations.
ＴＤＤ側シリーズスイッチ４０，４１は、第１シリーズスイッチとして、ＴＤＤポート１０，１１と共通ポート３０との間を導通または遮断する。ＴＤＤ側シリーズスイッチ４０は、ＴＤＤポート１０と共通ポート３０との間に接続されており、ＴＤＤ側シリーズスイッチ４１は、ＴＤＤポート１１と共通ポート３０との間に接続されている。 The TDD side series switches 40 and 41 are electrically connected or disconnected between the TDD ports 10 and 11 and the common port 30 as a first series switch. The TDD side series switch 40 is connected between the TDD port 10 and the common port 30, and the TDD side series switch 41 is connected between the TDD port 11 and the common port 30.
ＴＤＤ側シリーズスイッチ４０，４１は、それぞれ少なくとも１つの電界効果トランジスタ（以下、ＦＥＴと称する）を備えており、上記ＦＥＴのゲートに接続される第１ゲート抵抗への印加電圧に応じて、ＴＤＤポート１０，１１と共通ポート３０との間を導通または遮断する。 Each of the TDD-side series switches 40 and 41 includes at least one field effect transistor (hereinafter referred to as an FET), and the TDD port according to a voltage applied to a first gate resistor connected to the gate of the FET. 10 and 11 and the common port 30 are electrically connected or disconnected.
図１に示す本実施の形態では、ＴＤＤ側シリーズスイッチ４０，４１は、それぞれ複数のＦＥＴを備えており、それら複数のＦＥＴのソース／ドレインが直列に接続されている。本実施の形態では、ＴＤＤ側シリーズスイッチ４０，４１のＦＥＴは、たとえばボディコンタクト型ＦＥＴである。したがって、ＴＤＤ側シリーズスイッチ４０，４１がオンされると、ＴＤＤポート１０，１１を介して入力または出力される高周波信号は、ＴＤＤ側シリーズスイッチ４０，４１の直列に接続された複数のＦＥＴを介して伝達する。なお、ＴＤＤ側シリーズスイッチ４０，４１に備えられるＦＥＴの個数は、ＦＥＴの電気的な耐圧特性を考慮して決定される。 In the present embodiment shown in FIG. 1, each of the TDD side series switches 40 and 41 includes a plurality of FETs, and the sources / drains of the plurality of FETs are connected in series. In the present embodiment, the FETs of the TDD side series switches 40 and 41 are, for example, body contact type FETs. Therefore, when the TDD side series switches 40 and 41 are turned on, the high-frequency signal input or output via the TDD ports 10 and 11 passes through the plurality of FETs connected in series of the TDD side series switches 40 and 41. Communicate. Note that the number of FETs provided in the TDD side series switches 40 and 41 is determined in consideration of the electrical withstand voltage characteristics of the FETs.
また、上記複数のＦＥＴのゲートは、ＴＤＤ側シリーズスイッチ４０，４１をオン／オフ制御する制御端子ＧＡＴＥ＿ＴＤＤ１，ＧＡＴＥ＿ＴＤＤ２にそれぞれ第１ゲート抵抗Ｒｇａｔｅ＿ｔｄｄ１，Ｒｇａｔｅ＿ｔｄｄ２を介して接続されている。ここで、第１ゲート抵抗Ｒｇａｔｅ＿ｔｄｄ１，Ｒｇａｔｅ＿ｔｄｄ２は、概ね同じ抵抗値（たとえば数十ＫΩ程度）を有することが好ましい。制御端子ＧＡＴＥ＿ＴＤＤ１，ＧＡＴＥ＿ＴＤＤ２には、±数ボルト程度の電圧が印加されうる。 The gates of the plurality of FETs are connected to control terminals GATE_TDD1 and GATE_TDD2 for ON / OFF control of the TDD-side series switches 40 and 41 via first gate resistors Rgate_tdd1 and Rgate_tdd2, respectively. Here, it is preferable that the first gate resistors Rgate_tdd1 and Rgate_tdd2 have substantially the same resistance value (for example, about several tens of KΩ). A voltage of about ± several volts can be applied to the control terminals GATE_TDD1 and GATE_TDD2.
さらに、上記複数のＦＥＴのボディは、抵抗を介してＢＯＤＹ＿ＴＤＤ１，ＢＯＤＹ＿ＴＤＤ２にそれぞれ接続されている。ＢＯＤＹ＿ＴＤＤ１，ＢＯＤＹ＿ＴＤＤ２には、±数ボルト程度の電圧が印加されうる。 Further, the bodies of the plurality of FETs are connected to BODY_TDD1 and BODY_TDD2 through resistors, respectively. A voltage of about ± several volts can be applied to BODY_TDD1 and BODY_TDD2.
ＦＤＤ側シリーズスイッチ５０，５１は、第２シリーズスイッチとして、ＦＤＤポート２０，２１と共通ポート３０との間を導通または遮断する。ＦＤＤ側シリーズスイッチ５０は、ＦＤＤポート２０と共通ポート３０との間に接続されており、ＦＤＤ側シリーズスイッチ５１は、ＦＤＤポート２１と共通ポート３０との間に接続されている。 The FDD-side series switches 50 and 51 conduct or block between the FDD ports 20 and 21 and the common port 30 as a second series switch. The FDD side series switch 50 is connected between the FDD port 20 and the common port 30, and the FDD side series switch 51 is connected between the FDD port 21 and the common port 30.
ＦＤＤ側シリーズスイッチ５０，５１は、それぞれ少なくとも１つのＦＥＴを備えており、上記ＦＥＴのゲートに接続されて上記第１ゲート抵抗よりも大きな抵抗値を有する第２ゲート抵抗への印加電圧に応じて、ＦＤＤポート２０，２１と共通ポート３０との間を導通または遮断する。 Each of the FDD-side series switches 50 and 51 includes at least one FET, and is connected to the gate of the FET and is applied to a second gate resistor having a resistance value larger than the first gate resistor. The FDD ports 20 and 21 and the common port 30 are connected or disconnected.
図１に示す本実施の形態では、ＦＤＤ側シリーズスイッチ５０，５１は、それぞれ複数のＦＥＴを備えており、それら複数のＦＥＴのソース／ドレインが直列に接続されている。本実施の形態では、ＦＤＤ側シリーズスイッチ５０，５１のＦＥＴは、たとえばボディコンタクト型ＦＥＴである。したがって、ＦＤＤ側シリーズスイッチ５０，５１がオンされると、ＦＤＤポート２０，２１を介して入力または出力される高周波信号は、ＦＤＤ側シリーズスイッチ５０，５１の直列に接続された複数のＦＥＴを介して伝達する。なお、ＦＤＤ側シリーズスイッチ５０，５１に備えられるＦＥＴの個数は、ＦＥＴの電気的な耐圧特性を考慮して決定される。 In the present embodiment shown in FIG. 1, the FDD side series switches 50 and 51 each include a plurality of FETs, and the sources / drains of the plurality of FETs are connected in series. In the present embodiment, the FETs of the FDD side series switches 50 and 51 are, for example, body contact type FETs. Therefore, when the FDD-side series switches 50 and 51 are turned on, the high-frequency signal input or output through the FDD ports 20 and 21 passes through a plurality of FETs connected in series with the FDD-side series switches 50 and 51. Communicate. Note that the number of FETs provided in the FDD-side series switches 50 and 51 is determined in consideration of the electrical withstand voltage characteristics of the FETs.
また、上記複数のＦＥＴのゲートは、ＦＤＤ側シリーズスイッチ５０，５１をオン／オフ制御する制御端子ＧＡＴＥ＿ＦＤＤ１，ＧＡＴＥ＿ＦＤＤ２にそれぞれ第２ゲート抵抗Ｒｇａｔｅ＿ｆｄｄ１，Ｒｇａｔｅ＿ｆｄｄ２を介して接続されている。ここで、第２ゲート抵抗Ｒｇａｔｅ＿ｆｄｄ１，Ｒｇａｔｅ＿ｆｄｄ２は、概ね同じ抵抗値（たとえば数百ＫΩ程度）を有することが好ましい。制御端子ＧＡＴＥ＿ＦＤＤ１，ＧＡＴＥ＿ＦＤＤ２には、±数ボルト程度の電圧が印加されうる。 The gates of the plurality of FETs are connected to control terminals GATE_FDD1 and GATE_FDD2 for ON / OFF control of the FDD side series switches 50 and 51 via second gate resistors Rgate_fdd1 and Rgate_fdd2, respectively. Here, it is preferable that the second gate resistors Rgate_fdd1 and Rgate_fdd2 have substantially the same resistance value (for example, about several hundred KΩ). A voltage of about ± several volts can be applied to the control terminals GATE_FDD1 and GATE_FDD2.
さらに、上記複数のＦＥＴのボディは、抵抗を介してＢＯＤＹ＿ＦＤＤ１，ＢＯＤＹ＿ＦＤＤ２にそれぞれ接続されている。ＢＯＤＹ＿ＦＤＤ１，ＢＯＤＹ＿ＦＤＤ２には、±数ボルト程度の電圧が印加されうる。 Further, the bodies of the plurality of FETs are connected to BODY_FDD1 and BODY_FDD2 through resistors, respectively. A voltage of about ± several volts can be applied to BODY_FDD1 and BODY_FDD2.
以上のとおり構成される本実施の形態の高周波スイッチ１００では、ＦＤＤ側シリーズスイッチ５０，５１の第２ゲート抵抗の抵抗値がＴＤＤ側シリーズスイッチ４０，４１の第１ゲート抵抗の抵抗値よりも大きく設定される。このように構成される本実施の形態の高周波スイッチ１００の作用について以下に説明する。 In the high frequency switch 100 of the present embodiment configured as described above, the resistance value of the second gate resistance of the FDD side series switches 50 and 51 is larger than the resistance value of the first gate resistance of the TDD side series switches 40 and 41. Is set. The operation of the high-frequency switch 100 of this embodiment configured as described above will be described below.
本実施の形態の高周波スイッチ１００は、ＴＤＤポート１０，１１およびＦＤＤポート２０，２１のうちの１つと共通ポート３０との間で高周波信号の伝達経路を確保する。 The high-frequency switch 100 according to the present embodiment secures a high-frequency signal transmission path between one of the TDD ports 10 and 11 and the FDD ports 20 and 21 and the common port 30.
たとえば、ＴＤＤシステムからＴＤＤポート１０に入力される高周波信号をアンテナから送信する場合、ＴＤＤ側シリーズスイッチ４０の制御端子ＧＡＴＥ＿ＴＤＤ１に正電圧を印加して、ＴＤＤ側シリーズスイッチ４０をオンする。一方、ＴＤＤ側シリーズスイッチ４１の制御端子ＧＡＴＥ＿ＴＤＤ２およびＦＤＤ側シリーズスイッチ５０，５１の制御端子ＧＡＴＥ＿ＦＤＤ１，ＧＡＴＥ＿ＦＤＤ２には負電圧を印加して、ＴＤＤ側シリーズスイッチ４１およびＦＤＤ側シリーズスイッチ５０，５１をオフする。 For example, when a high frequency signal input from the TDD system to the TDD port 10 is transmitted from the antenna, a positive voltage is applied to the control terminal GATE_TDD1 of the TDD side series switch 40 to turn on the TDD side series switch 40. On the other hand, a negative voltage is applied to the control terminal GATE_TDD2 of the TDD side series switch 41 and the control terminals GATE_FDD1 and GATE_FDD2 of the FDD side series switches 50 and 51 to turn off the TDD side series switch 41 and the FDD side series switches 50 and 51. .
その結果、ＴＤＤポート１０と共通ポート３０との間が導通する一方で、ＴＤＤポート１１と共通ポート３０およびＦＤＤポート２０，２１と共通ポート３０との間は遮断される。したがって、ＴＤＤポート１０と共通ポート３０との間で高周波信号の伝達経路が確保され、ＴＤＤシステムからＴＤＤポート１０に入力される送信信号は、共通ポート３０を介してアンテナに伝達する。 As a result, the TDD port 10 and the common port 30 become conductive, while the TDD port 11 and the common port 30 and the FDD ports 20 and 21 and the common port 30 are blocked. Accordingly, a high-frequency signal transmission path is ensured between the TDD port 10 and the common port 30, and a transmission signal input from the TDD system to the TDD port 10 is transmitted to the antenna via the common port 30.
以上ではＴＤＤポート１０と共通ポート３０との間で高周波信号の伝達経路を確保する場合について説明した。ＴＤＤポート１１およびＦＤＤポート２０，２１についても、ＴＤＤ側シリーズスイッチ４０，４１およびＦＤＤ側シリーズスイッチ５０，５１をオン／オフ制御することにより、共通ポート３０との間で高周波信号の伝達経路を確保することができる。したがって、ＴＤＤポート１０，１１およびＦＤＤポート２０，２１のうちのいずれかに接続されているＴＤＤシステムまたはＦＤＤシステムと共通ポート３０に接続されているアンテナとの間で高周波信号を送信または受信することができる。以下、ＴＤＤ側シリーズスイッチ４０，４１およびＦＤＤ側シリーズスイッチ５０，５１の動作特性についてより詳しく説明する。 The case where a high-frequency signal transmission path is secured between the TDD port 10 and the common port 30 has been described above. As for the TDD port 11 and the FDD ports 20 and 21, the TDD side series switches 40 and 41 and the FDD side series switches 50 and 51 are turned on / off to secure a high-frequency signal transmission path with the common port 30. can do. Therefore, a high-frequency signal is transmitted or received between the TDD system or FDD system connected to any one of the TDD ports 10 and 11 and the FDD ports 20 and 21 and the antenna connected to the common port 30. Can do. Hereinafter, the operation characteristics of the TDD side series switches 40 and 41 and the FDD side series switches 50 and 51 will be described in more detail.
一般にＴＤＤシステムでは、通信チャネルを時間的に細かく区分し、各々の時間区分において送信または受信する。したがって、ＴＤＤシステムでは送信と受信とを高速に切り替えるため、ＴＤＤ側シリーズスイッチ４０，４１に備えられるＦＥＴには、良好なスイッチング速度特性が要求される。 In general, in a TDD system, a communication channel is finely divided in time and transmitted or received in each time interval. Therefore, in the TDD system, in order to switch between transmission and reception at high speed, the FET provided in the TDD-side series switches 40 and 41 is required to have good switching speed characteristics.
スイッチング速度特性は、ＦＥＴに接続されるゲート抵抗の抵抗値に依存する。具体的には、スイッチング速度特性は、ゲート抵抗の抵抗値とゲートの容量値とで決まる時定数が小さいほど高速になる。したがって、ゲートの容量値が一定であるとすれば、ゲート抵抗の抵抗値が小さいほどスイッチング速度は高速になる。本実施の形態では、ＴＤＤ側シリーズスイッチ４０，４１の第１ゲート抵抗の抵抗値は、たとえば、ＴＤＤシステムの送受信の切替え速度についての仕様を満たすように設定される。 The switching speed characteristic depends on the resistance value of the gate resistor connected to the FET. Specifically, the switching speed characteristic becomes faster as the time constant determined by the resistance value of the gate resistance and the capacitance value of the gate is smaller. Therefore, if the gate capacitance value is constant, the smaller the resistance value of the gate resistance, the higher the switching speed. In the present embodiment, the resistance values of the first gate resistors of the TDD-side series switches 40 and 41 are set so as to satisfy the specifications regarding the transmission / reception switching speed of the TDD system, for example.
一方、ＦＤＤシステムでは、ＴＤＤシステムのように送信と受信とを高速に切り替える必要がないので、ＦＤＤシステムにおけるスイッチング速度は、ＴＤＤシステムにおけるスイッチング速度よりも遅くすることができる。したがって、ＦＤＤ側シリーズスイッチ５０，５１の第２ゲート抵抗の抵抗値は、ＴＤＤ側シリーズスイッチ４０，４１の第１ゲート抵抗の抵抗値よりも大きくすることが可能である。第２ゲート抵抗の抵抗値が大きな値に設定されることにより、ＦＥＴのゲート電流が小さくなるので、ＦＤＤ側シリーズスイッチ５０，５１における挿入損失特性が改善する。その結果、送信回路の送信パワーアンプの消費電力が低減する。本実施の形態では、ＦＤＤシステムにおけるスイッチング速度の制約の範囲内で第２ゲート抵抗の抵抗値を大きく設定することにより挿入損失特性を改善している。 On the other hand, in the FDD system, since it is not necessary to switch between transmission and reception at high speed unlike the TDD system, the switching speed in the FDD system can be slower than the switching speed in the TDD system. Therefore, the resistance value of the second gate resistance of the FDD side series switches 50 and 51 can be made larger than the resistance value of the first gate resistance of the TDD side series switches 40 and 41. By setting the resistance value of the second gate resistor to a large value, the gate current of the FET becomes small, so that the insertion loss characteristics in the FDD side series switches 50 and 51 are improved. As a result, the power consumption of the transmission power amplifier of the transmission circuit is reduced. In the present embodiment, the insertion loss characteristic is improved by setting the resistance value of the second gate resistor large within the range of the switching speed constraint in the FDD system.
以上のとおり、説明した本実施の形態は、以下の効果を奏する。 As described above, the described embodiment has the following effects.
（ａ）本実施の形態の高周波スイッチによれば、ＴＤＤ側シリーズスイッチのスイッチング速度特性を良好に維持しつつ、ＦＤＤ側シリーズスイッチの挿入損失特性を改善することができる。その結果、マルチモードシステムにおいて送信回路の送信パワーアンプの消費電力を低減することができる。 (A) According to the high frequency switch of the present embodiment, the insertion loss characteristic of the FDD side series switch can be improved while maintaining the switching speed characteristic of the TDD side series switch well. As a result, the power consumption of the transmission power amplifier of the transmission circuit can be reduced in the multimode system.
（第２の実施の形態）
第１の実施の形態では、ＦＤＤ側シリーズスイッチの第２ゲート抵抗の抵抗値がＴＤＤ側シリーズスイッチの第１ゲート抵抗の抵抗値よりも大きく設定された。第２の実施の形態では、第１の実施の形態の構成に加えてＴＤＤ側シャントスイッチおよびＦＤＤ側シャントスイッチを有し、ＦＤＤ側シャントスイッチの第４ゲート抵抗の抵抗値がＴＤＤ側シャントスイッチの第３ゲート抵抗の抵抗値よりも大きく設定される。
(Second Embodiment)
In the first embodiment, the resistance value of the second gate resistance of the FDD side series switch is set to be larger than the resistance value of the first gate resistance of the TDD side series switch. In the second embodiment, in addition to the configuration of the first embodiment, a TDD-side shunt switch and an FDD-side shunt switch are provided, and the resistance value of the fourth gate resistance of the FDD-side shunt switch is that of the TDD-side shunt switch. It is set larger than the resistance value of the third gate resistor.
図２は、本発明の第２の実施の形態における高周波スイッチの回路図である。図２に示すとおり、本実施の形態の高周波スイッチ２００は、ＴＤＤポート１１０、ＦＤＤポート１２０、共通ポート１３０、ＴＤＤ側シリーズスイッチ１４０、ＦＤＤ側シリーズスイッチ１５０、ＴＤＤ側シャントスイッチ１６０、およびＦＤＤ側シャントスイッチ１７０を有する。 FIG. 2 is a circuit diagram of the high-frequency switch according to the second embodiment of the present invention. As shown in FIG. 2, the high-frequency switch 200 according to the present embodiment includes a TDD port 110, an FDD port 120, a common port 130, a TDD side series switch 140, an FDD side series switch 150, a TDD side shunt switch 160, and an FDD side shunt. A switch 170 is included.
ＴＤＤポート１１０、ＦＤＤポート１２０、共通ポート１３０、ＴＤＤ側シリーズスイッチ１４０、およびＦＤＤ側シリーズスイッチ１５０については、第１の実施の形態と同様の構成を有するので詳しい説明を省略する。 Since the TDD port 110, the FDD port 120, the common port 130, the TDD side series switch 140, and the FDD side series switch 150 have the same configuration as that of the first embodiment, detailed description thereof is omitted.
ＴＤＤ側シャントスイッチ１６０は、第１シャントスイッチとして、ＴＤＤポート１１０とグランドとの間を導通または遮断する。ＴＤＤ側シャントスイッチ１６０は、第１ポート１１０とグランドとの間に接続されている。ＴＤＤ側シャントスイッチ１６０は、少なくとも１つのＦＥＴを備えており、上記ＦＥＴのゲートに接続される第３ゲート抵抗への印加電圧に応じて、ＴＤＤポート１１０とグランドとの間を導通または遮断する。 The TDD-side shunt switch 160 is a first shunt switch that conducts or cuts off between the TDD port 110 and the ground. The TDD shunt switch 160 is connected between the first port 110 and the ground. The TDD side shunt switch 160 includes at least one FET, and conducts or cuts off between the TDD port 110 and the ground according to a voltage applied to a third gate resistor connected to the gate of the FET.
図２に示す本実施の形態では、ＴＤＤ側シャントスイッチ１６０は、複数のＦＥＴを備え、それら複数のＦＥＴのソース／ドレインが直列に接続されている。本実施の形態では、ＴＤＤ側シャントスイッチ１６０のＦＥＴは、たとえばボディコンタクト型ＦＥＴである。したがって、ＴＤＤ側シャントスイッチ１６０がオンされると、ＴＤＤポート１１０を介して入力または出力される高周波信号は、ＴＤＤ側シャントスイッチ１６０の直列に接続された複数のＦＥＴを介してグランドに伝達する。その結果、不要な漏洩電力がグランドに吸収されるので、ＴＤＤ側におけるアイソレーション特性が改善する。 In the present embodiment shown in FIG. 2, the TDD-side shunt switch 160 includes a plurality of FETs, and the sources / drains of the plurality of FETs are connected in series. In the present embodiment, the FET of the TDD side shunt switch 160 is, for example, a body contact type FET. Therefore, when the TDD-side shunt switch 160 is turned on, a high-frequency signal input or output via the TDD port 110 is transmitted to the ground via a plurality of FETs connected in series with the TDD-side shunt switch 160. As a result, unnecessary leakage power is absorbed by the ground, so that the isolation characteristics on the TDD side are improved.
なお、ＴＤＤ側シャントスイッチ１６０に備えられるＦＥＴの個数は、ＦＥＴの電気的な耐圧特性を考慮して決定される。 Note that the number of FETs provided in the TDD-side shunt switch 160 is determined in consideration of the electrical withstand voltage characteristics of the FETs.
また、上記複数のＦＥＴのゲートは、ＴＤＤ側シャントスイッチ１６０をオン／オフ制御する制御端子ＧＡＴＥ＿ＴＤＤ＿ＳＨに第３ゲート抵抗Ｒｇａｔｅ＿ｔｄｄ＿ｓｈを介して接続されている。ここで、第３ゲート抵抗は、第１ゲート抵抗と概ね同じ抵抗値を有することが好ましい。制御端子ＧＡＴＥ＿ＴＤＤ＿ＳＨには、±数ボルト程度の電圧が印加されうる。 The gates of the plurality of FETs are connected to a control terminal GATE_TDD_SH that controls on / off of the TDD shunt switch 160 via a third gate resistor Rgate_tdd_sh. Here, the third gate resistor preferably has substantially the same resistance value as the first gate resistor. A voltage of about ± several volts can be applied to the control terminal GATE_TDD_SH.
さらに、上記複数のＦＥＴのボディは、抵抗を介してＢＯＤＹ＿ＴＤＤ＿ＳＨに接続されている。ＢＯＤＹ＿ＴＤＤ＿ＳＨには、±数ボルト程度の電圧が印加されうる。 Further, the bodies of the plurality of FETs are connected to BODY_TDD_SH through resistors. A voltage of about ± several volts can be applied to BODY_TDD_SH.
ＦＤＤ側シャントスイッチ１７０は、第２シャントスイッチとして、ＦＤＤポート１２０とグランドとの間を導通または遮断する。ＦＤＤ側シャントスイッチ１７０は、第２ポート１２０とグランドとの間に接続されている。ＦＤＤ側シャントスイッチ１７０は、少なくとも１つのＦＥＴを備えており、ＦＥＴのゲートに接続される第４ゲート抵抗への印加電圧に応じて、ＦＤＤポート１２０とグランドとの間を導通または遮断する
図２に示す本実施の形態では、ＦＤＤ側シャントスイッチ１７０は、複数のＦＥＴを備えており、それら複数のＦＥＴのソース／ドレインが直列に接続されている。本実施の形態では、ＦＤＤ側シャントスイッチ１７０のＦＥＴは、たとえばボディコンタクト型ＦＥＴである。したがって、ＦＤＤ側シャントスイッチ１７０がオンされると、ＦＤＤポート１２０を介して入力または出力された高周波信号は、ＦＤＤ側シャントスイッチ１７０の直列に接続された複数のＦＥＴを介してグランドに伝達する。その結果、不要な漏洩電力がグランドに吸収されるので、ＦＤＤ側におけるアイソレーション特性が改善する。
The FDD shunt switch 170 is a second shunt switch that conducts or cuts off between the FDD port 120 and the ground. The FDD side shunt switch 170 is connected between the second port 120 and the ground. The FDD side shunt switch 170 includes at least one FET, and conducts or cuts off between the FDD port 120 and the ground according to a voltage applied to a fourth gate resistor connected to the gate of the FET. In this embodiment, the FDD shunt switch 170 includes a plurality of FETs, and the sources / drains of the plurality of FETs are connected in series. In the present embodiment, the FET of the FDD side shunt switch 170 is, for example, a body contact type FET. Therefore, when the FDD-side shunt switch 170 is turned on, a high-frequency signal input or output via the FDD port 120 is transmitted to the ground via a plurality of FETs connected in series with the FDD-side shunt switch 170. As a result, unnecessary leakage power is absorbed by the ground, so that the isolation characteristics on the FDD side are improved.
なお、ＦＤＤ側シャントスイッチ１７０に備えられるＦＥＴの個数は、ＦＥＴの電気的な耐圧特性を考慮して決定される。 Note that the number of FETs provided in the FDD shunt switch 170 is determined in consideration of the electrical withstand voltage characteristics of the FETs.
また、上記複数のＦＥＴのゲートは、ＦＤＤ側シャントスイッチ１７０をオン／オフ制御する制御端子ＧＡＴＥ＿ＦＤＤ＿ＳＨに第４ゲート抵抗Ｒｇａｔｅ＿ｆｄｄ＿ｓｈを介して接続されている。ここで、第４ゲート抵抗は、第２ゲート抵抗と概ね同じ抵抗値を有することが好ましい。制御端子ＧＡＴＥ＿ＦＤＤ＿ＳＨには、±数ボルト程度の電圧が印加されうる。 The gates of the plurality of FETs are connected to a control terminal GATE_FDD_SH that controls ON / OFF of the FDD shunt switch 170 via a fourth gate resistor Rgate_fdd_sh. Here, it is preferable that the fourth gate resistor has substantially the same resistance value as the second gate resistor. A voltage of about ± several volts can be applied to the control terminal GATE_FDD_SH.
さらに、上記複数のＦＥＴのボディは、抵抗を介してＢＯＤＹ＿ＦＤＤ＿ＳＨに接続されている。ＢＯＤＹ＿ＦＤＤ＿ＳＨには、±数ボルト程度の電圧が印加されうる。 Furthermore, the bodies of the plurality of FETs are connected to BODY_FDD_SH through resistors. A voltage of about ± several volts can be applied to BODY_FDD_SH.
以上のとおり構成される本実施の形態の高周波スイッチ２００では、ＦＤＤ側シリーズスイッチ１５０の第２ゲート抵抗の抵抗値がＴＤＤ側シリーズスイッチ１４０の第１ゲート抵抗の抵抗値よりも大きく設定され、ＦＤＤ側シャントスイッチの第４ゲート抵抗の抵抗値がＴＤＤ側シャントスイッチの第３ゲート抵抗の抵抗値よりも大きく設定される。 In the high-frequency switch 200 of the present embodiment configured as described above, the resistance value of the second gate resistance of the FDD-side series switch 150 is set to be larger than the resistance value of the first gate resistance of the TDD-side series switch 140, and FDD The resistance value of the fourth gate resistance of the side shunt switch is set larger than the resistance value of the third gate resistance of the TDD side shunt switch.
以上のとおり、説明した本実施の形態は、第１の実施の形態における効果に加えて、以下の効果を奏する。 As described above, the described embodiment has the following effects in addition to the effects of the first embodiment.
（ｂ）本実施の形態の高周波スイッチによれば、ＴＤＤ側シャントスイッチのスイッチング速度特性を良好に維持しつつ、ＦＤＤ側シャントスイッチの挿入損失特性を改善することができる。その結果、マルチモードシステムにおいて送信回路の送信パワーアンプの消費電力が低減する。 (B) According to the high frequency switch of the present embodiment, it is possible to improve the insertion loss characteristic of the FDD-side shunt switch while maintaining the switching speed characteristic of the TDD-side shunt switch well. As a result, the power consumption of the transmission power amplifier of the transmission circuit is reduced in the multimode system.
以上のとおり、実施の形態において、本発明の高周波スイッチを説明した。しかしながら、本発明は、その技術思想の範囲内において当業者が適宜に追加、変形、および省略することができることはいうまでもない。 As described above, the high-frequency switch of the present invention has been described in the embodiment. However, it goes without saying that the present invention can be appropriately added, modified, and omitted by those skilled in the art within the scope of the technical idea.
たとえば、第１の実施の形態では、高周波スイッチが２つのＴＤＤ側シリーズスイッチおよび２つのＦＤＤ側シリーズスイッチを有する場合について説明した。また、第２の実施の形態では、高周波スイッチがＴＤＤ側シリーズスイッチ、ＦＤＤ側シリーズスイッチ、ＴＤＤ側シャントスイッチ、およびＦＤＤ側シャントスイッチをそれぞれ１つずつ有する場合について説明した。しかしながら、高周波スイッチが有する上記スイッチの個数は限定されるものではない。 For example, in the first embodiment, the case where the high-frequency switch has two TDD side series switches and two FDD side series switches has been described. In the second embodiment, the case where the high-frequency switch has one TDD-side series switch, one FDD-side series switch, one TDD-side shunt switch, and one FDD-side shunt switch has been described. However, the number of the switches included in the high frequency switch is not limited.
また、第１および第２の実施の形態では、ＦＥＴとしてボディコンタクト型ＦＥＴを使用する場合について説明した。しかしながら、本発明は、ボディコンタクト型ＦＥＴに限定されず、フローティングボディ型ＦＥＴに対しても適用することができる。 In the first and second embodiments, the case where the body contact type FET is used as the FET has been described. However, the present invention is not limited to a body contact type FET, but can be applied to a floating body type FET.
１０，１１ ＴＤＤポート（第１ポート）、
２０，２１ ＦＤＤポート（第２ポート）、
３０ 共通ポート、
４０，４１ ＴＤＤ側シリーズスイッチ（第１シリーズスイッチ）、
５０，５１ ＦＤＤ側シリーズスイッチ（第２シリーズスイッチ）、
１００ 高周波スイッチ。
10,11 TDD port (first port),
20, 21 FDD port (second port),
30 common ports,
40, 41 TDD side series switch (first series switch),
50, 51 FDD side series switch (second series switch),
100 High frequency switch.
Claims (3)
周波数分割複信システムに接続されて高周波信号を入力または出力する少なくとも１つの第２ポートと、
前記第１ポートまたは前記第２ポートを介して入出力される高周波信号を送信または受信する共通ポートと、
少なくとも１つの第１電界効果トランジスタを備え、当該第１電界効果トランジスタのゲートに接続される第１ゲート抵抗への印加電圧に応じて、前記第１ポートと前記共通ポートとの間を導通または遮断する第１シリーズスイッチと、
少なくとも１つの第２電界効果トランジスタを備え、当該第２電界効果トランジスタのゲートに接続されて前記第１ゲート抵抗よりも大きな抵抗値を有する第２ゲート抵抗への印加電圧に応じて、前記第２ポートと前記共通ポートとの間を導通または遮断する第２シリーズスイッチと、
を有する、高周波スイッチ。 At least one first port connected to the time division duplex system for inputting or outputting a high frequency signal;
At least one second port connected to the frequency division duplex system for inputting or outputting a high frequency signal;
A common port for transmitting or receiving a high-frequency signal input / output via the first port or the second port;
At least one first field-effect transistor, which conducts or cuts off between the first port and the common port according to a voltage applied to a first gate resistor connected to the gate of the first field-effect transistor A first series switch to
The second field effect transistor is provided with at least one second field effect transistor, and is connected to a gate of the second field effect transistor and has a resistance value larger than the first gate resistance. A second series switch for conducting or blocking between a port and the common port;
Having a high frequency switch.
少なくとも１つの第４電界効果トランジスタを備え、当該第４電界効果トランジスタのゲートに接続されて前記第３ゲート抵抗よりも大きな抵抗値を有する第４ゲート抵抗への印加電圧に応じて、前記第２ポートとグランドとの間を導通または遮断する第２シャントスイッチと、をさらに有することを特徴とする請求項１に記載の高周波スイッチ。 A first field effect transistor including at least one third field effect transistor, wherein the first port and the ground are electrically connected or disconnected according to a voltage applied to a third gate resistor connected to the gate of the third field effect transistor; One shunt switch,
The second field effect transistor includes at least one fourth field effect transistor, and is connected to a gate of the fourth field effect transistor and has a resistance value greater than the third gate resistance. The high frequency switch according to claim 1, further comprising a second shunt switch that conducts or cuts off between the port and the ground.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010283748A JP5652946B2 (en) | 2010-12-20 | 2010-12-20 | High frequency switch |
| KR1020110087276A KR101228742B1 (en) | 2010-12-20 | 2011-08-30 | High frequency switch |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010283748A JP5652946B2 (en) | 2010-12-20 | 2010-12-20 | High frequency switch |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012134672A JP2012134672A (en) | 2012-07-12 |
| JP5652946B2 true JP5652946B2 (en) | 2015-01-14 |
Family
ID=46649765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010283748A Expired - Fee Related JP5652946B2 (en) | 2010-12-20 | 2010-12-20 | High frequency switch |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5652946B2 (en) |
| KR (1) | KR101228742B1 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5996378B2 (en) * | 2012-11-01 | 2016-09-21 | ルネサスエレクトロニクス株式会社 | High frequency switch circuit |
| KR101532125B1 (en) | 2012-11-23 | 2015-06-26 | 삼성전기주식회사 | High frequency switch |
| KR101616597B1 (en) | 2012-11-26 | 2016-04-28 | 삼성전기주식회사 | High frequency switch |
| KR101952857B1 (en) | 2013-12-20 | 2019-02-27 | 삼성전기주식회사 | Switching circuit and high frequency switch including the same |
| CN105187038A (en) * | 2015-07-14 | 2015-12-23 | 海宁海微电子科技有限公司 | Asymmetric RF transceiver switch circuit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3169775B2 (en) * | 1994-08-29 | 2001-05-28 | 株式会社日立製作所 | Semiconductor circuit, switch and communication device using the same |
| JP2006270630A (en) * | 2005-03-24 | 2006-10-05 | Toshiba Corp | Switching circuit device |
| JP2007110469A (en) | 2005-10-14 | 2007-04-26 | Matsushita Electric Ind Co Ltd | High-frequency switching device |
| JP4811155B2 (en) * | 2006-06-30 | 2011-11-09 | ソニー株式会社 | Semiconductor switch circuit and communication equipment |
| JP2008017416A (en) * | 2006-07-10 | 2008-01-24 | Matsushita Electric Ind Co Ltd | High-frequency switch device |
-
2010
- 2010-12-20 JP JP2010283748A patent/JP5652946B2/en not_active Expired - Fee Related
-
2011
- 2011-08-30 KR KR1020110087276A patent/KR101228742B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012134672A (en) | 2012-07-12 |
| KR20120069529A (en) | 2012-06-28 |
| KR101228742B1 (en) | 2013-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5735268B2 (en) | High frequency semiconductor switch | |
| US9065164B2 (en) | High frequency switch | |
| JP5661448B2 (en) | High frequency switch | |
| KR101319731B1 (en) | Circuit for controlling switching time of transmitting and receiving signal in wireless communication system | |
| US8818298B2 (en) | High frequency switch | |
| WO2016205553A1 (en) | High performance radio frequency switch | |
| US9209800B2 (en) | High freuency semiconductor switch and wireless device | |
| JP5652946B2 (en) | High frequency switch | |
| KR101952857B1 (en) | Switching circuit and high frequency switch including the same | |
| JP2006173754A (en) | High frequency switch | |
| US9035716B2 (en) | High frequency switch | |
| CN103219566B (en) | HF switch | |
| KR101616597B1 (en) | High frequency switch | |
| JP5714886B2 (en) | High frequency switch | |
| KR20140086487A (en) | Radio frequency switch circuit | |
| TWI852215B (en) | Radio frequency switch | |
| TWI538398B (en) | Balanced switch including series, shunt and return transistors | |
| JP5192900B2 (en) | Switch semiconductor integrated circuit | |
| JP5052215B2 (en) | Semiconductor switch circuit | |
| KR101963268B1 (en) | Frequency switch | |
| JPH10209835A (en) | High frequency semiconductor switch circuit and control method using it | |
| TW202425537A (en) | Radio frequency switch | |
| JP2006270630A (en) | Switching circuit device | |
| JP2008211083A (en) | High-frequency switch | |
| JP2008153880A (en) | High frequency switch |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130909 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140606 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140610 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140902 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141117 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5652946 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |