JP2006173754A - High frequency switch - Google Patents
High frequency switch Download PDFInfo
- Publication number
- JP2006173754A JP2006173754A JP2004360000A JP2004360000A JP2006173754A JP 2006173754 A JP2006173754 A JP 2006173754A JP 2004360000 A JP2004360000 A JP 2004360000A JP 2004360000 A JP2004360000 A JP 2004360000A JP 2006173754 A JP2006173754 A JP 2006173754A
- Authority
- JP
- Japan
- Prior art keywords
- high frequency
- switch
- frequency switch
- control signal
- signal sent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Transceivers (AREA)
Abstract
Description
本発明は、送信機能及び受信機能を備えた移動体通信装置に用いられる高周波スイッチに関する。 The present invention relates to a high frequency switch used in a mobile communication device having a transmission function and a reception function.
携帯電話などの移動体通信装置に用いられる高周波スイッチの一つにSPDT(Single Pole Double Throw)スイッチがある。一般的なSPDTスイッチは、3つの信号端子と2つの制御端子とを備えている。3つの信号端子は、それぞれアンテナと、受信機と、送信機とに接続される。アンテナ用の信号端子と受信機用の信号端子との間には受信側のスイッチである受信側トランジスタが介在し、アンテナ用の信号端子と送信機用の信号端子との間には送信側のスイッチである送信側トランジスタが介在する。受信側トランジスタ及び送信側トランジスタのゲート端子である2つの制御端子は、共にスイッチ制御回路に接続される。 One high-frequency switch used in mobile communication devices such as mobile phones is an SPDT (Single Pole Double Throw) switch. A typical SPDT switch has three signal terminals and two control terminals. The three signal terminals are connected to an antenna, a receiver, and a transmitter, respectively. A reception-side transistor that is a switch on the reception side is interposed between the signal terminal for the antenna and the signal terminal for the receiver, and the transmission-side transistor is interposed between the signal terminal for the antenna and the signal terminal for the transmitter. A transmission side transistor as a switch is interposed. Two control terminals which are gate terminals of the reception side transistor and the transmission side transistor are both connected to the switch control circuit.
SPDTの基本動作を簡単に説明すると、アンテナから信号を受信する場合は、スイッチ制御回路からの指令により受信側トランジスタを導通状態(ON)、送信側トランジスタを非導通状態(OFF)として受信信号を受信機側へのみ送る。一方、アンテナから信号を送信する場合は、スイッチ制御回路からの指令により送信側トランジスタを導通状態(ON)、受信側トランジスタを非導通状態(OFF)として送信信号をアンテナ側へのみ送る。このように受信側トランジスタ及び送信側トランジスタをスイッチングして送受信動作を切り替えている。 To briefly explain the basic operation of SPDT, when receiving a signal from an antenna, the reception side transistor is turned on (ON) and the transmission side transistor is turned off (OFF) according to a command from the switch control circuit. Send only to the receiver. On the other hand, when a signal is transmitted from the antenna, the transmission signal is transmitted only to the antenna side with the transmission side transistor in the conductive state (ON) and the reception side transistor in the non-conductive state (OFF) according to a command from the switch control circuit. In this way, the transmission / reception operation is switched by switching the reception side transistor and the transmission side transistor.
高周波スイッチに関する発明が、例えば、特許文献1に記載されている。特許文献1に記載の高周波スイッチは、移動体通信装置に用いられるSPDT型の高周波スイッチであって、受信側トランジスタ及び送信側トランジスタにそれぞれ並列にインダクタを接続し、トランジスタの寄生容量とインダクタとを共振させて寄生容量の影響を打ち消している。これにより、信号の通過損失を低減すると共にアイソレーションの劣化を防止している。
携帯電話やワイヤレスLAN(Local Area Network)などに高周波スイッチを使用する場合、受信側トランジスタは常に導通状態(ON)で待機させておくのが一般的である。そのため、高周波スイッチの消費電力が大きくなり、バッテリー駆動時間が短くなるという問題がある。 When a high-frequency switch is used for a cellular phone, a wireless LAN (Local Area Network), or the like, it is general that the reception side transistor is always in a standby state (ON). Therefore, there is a problem that the power consumption of the high frequency switch is increased and the battery driving time is shortened.
特許文献1に記載の高周波スイッチは、トランジスタの非導通状態(OFF)における寄生容量による通過損失を低減し、アイソレーション特性を向上させるものであって、高周波スイッチの消費電力改善を目的とするものではない。
The high-frequency switch described in
本発明に係る高周波スイッチは、通信装置の送信動作及び受信動作を切り替える高周波スイッチであって、受信側のスイッチであるデプレッション型NMOSトランジスタと、送信側のスイッチであるエンハンスメント型NMOSトランジスタと、デプレッション型NMOSトランジスタのゲートに接続される負バイアス回路と、を備えることを特徴とする。 A high-frequency switch according to the present invention is a high-frequency switch that switches between a transmission operation and a reception operation of a communication device, and includes a depletion type NMOS transistor that is a reception side switch, an enhancement type NMOS transistor that is a transmission side switch, and a depletion type And a negative bias circuit connected to the gate of the NMOS transistor.
本発明に係る高周波スイッチによれば、受信側トランジスタをデプレッション型のNMOSトランジスタとすることで、0Vの制御信号で受信動作及び受信待機動作が可能となる。これにより、高周波スイッチの消費電力を低減し、高周波スイッチを備える通信装置のバッテリー駆動時間を長くすることができる。またデプレッション型のNMOSトランジスタのゲートと外部のスイッチ制御回路との間に負バイアス回路を設けることにより、確実にデプレッション型のNMOSトランジスタを非導通状態(OFF)とすることができる。これにより、送信信号が受信回路側へ漏れ込むことを防止することができる。 According to the high frequency switch of the present invention, by using a depletion type NMOS transistor as the reception side transistor, a reception operation and a reception standby operation can be performed with a control signal of 0V. Thereby, the power consumption of a high frequency switch can be reduced and the battery drive time of a communication apparatus provided with a high frequency switch can be lengthened. Further, by providing a negative bias circuit between the gate of the depletion type NMOS transistor and the external switch control circuit, the depletion type NMOS transistor can be surely turned off (OFF). Thereby, it is possible to prevent the transmission signal from leaking to the reception circuit side.
(1)第1実施形態
図1は、本発明の第1実施形態に係る高周波スイッチ100の構成図である。高周波スイッチ100は、エンハンスメント型のNMOSトランジスタ(以下、E−NMOSトランジスタ)1と、デプレッション型のNMOSトランジスタ(以下、D−NMOSトランジスタ)2と、負バイアス回路3とを備えている。
(1) First Embodiment FIG. 1 is a configuration diagram of a high-
E−NMOSトランジスタ1は送信側のスイッチであり、ゲート端子に接続されたスイッチ制御回路からの信号に基づいて導通状態が切り替えられる。D−NMOSトランジスタ2は受信側のスイッチであり、負バイアス回路3を介してゲート端子に接続されたスイッチ制御回路からの信号に基づいて導通状態が切り替えられる。
The
負バイアス回路3は、スイッチ制御回路からの制御信号を極性変換、すなわち、正電圧を負電圧に変換する機能を有している。負バイアス回路3は、例えば、図7に示すようなチャージポンプ回路3aと発振器3bとの組み合わせで構成される。スイッチ制御回路から負バイアス回路3に入力された制御信号Vは、発振器3bからの信号に基づいてチャージポンプ回路3aで極性変換され、負バイアス回路3から極性変換された制御信号、すなわち、制御信号−Vが出力される。
The
ここで、エンハンスメント(E)型のMOSトランジスタと、デプレッション(D)型のMOSトランジスタとの基本特性の違いを簡単に説明しておく。 Here, the basic characteristic difference between the enhancement (E) type MOS transistor and the depletion (D) type MOS transistor will be briefly described.
図8は、両者のId−Vg(ドレイン電流―ゲート電圧)特性を示している。なお、図8のId−Vg特性はNMOSトランジスタの場合であり、PMOSトランジスタの場合はドレイン電流Id及びゲート電圧Vgそれぞれの極性を反転すればよい。E−NMOSトランジスタは、ゲート電圧Vgが0Vの時にドレイン電流Idが流れない、いわゆるノーマリーオフ(Normally OFF)タイプのトランジスタである。従って、チャネルにドレイン電流Idを流してトランジスタを導通状態(ON)とするためには、閾値電圧Vthよりも大きい正のバイアス電圧をゲートに印可する必要がある。一方、D−NMOSトランジスタは、ゲート電圧Vgが0Vの時にドレイン電流Idが流れる、いわゆるノーマリーオン(Normally ON)タイプのトランジスタである。従って、ゲートに正のバイアス電圧を印可することなく、チャネルにドレイン電流Idを流してトランジスタを導通状態(ON)とすることができる。ただし、D−NMOSトランジスタを非導通状態(OFF)とするためには、閾値電圧Vth’よりも絶対値として大きい負のバイアス電圧をゲートに印可する必要がある。 FIG. 8 shows both Id-Vg (drain current-gate voltage) characteristics. The Id-Vg characteristic in FIG. 8 is for an NMOS transistor, and in the case of a PMOS transistor, the polarities of the drain current Id and the gate voltage Vg may be reversed. The E-NMOS transistor is a so-called normally-off transistor in which the drain current Id does not flow when the gate voltage Vg is 0V. Therefore, in order to cause the drain current Id to flow through the channel to turn on the transistor (ON), it is necessary to apply a positive bias voltage higher than the threshold voltage Vth to the gate. On the other hand, the D-NMOS transistor is a so-called normally-on type transistor in which a drain current Id flows when the gate voltage Vg is 0V. Accordingly, the drain current Id can be passed through the channel without applying a positive bias voltage to the gate, so that the transistor can be turned on. However, in order to put the D-NMOS transistor in a non-conducting state (OFF), it is necessary to apply a negative bias voltage larger in absolute value than the threshold voltage Vth ′ to the gate.
次に、高周波スイッチ100(図1)の動作について説明する。 Next, the operation of the high frequency switch 100 (FIG. 1) will be described.
図2は、高周波スイッチ100の受信時及び受信待機中の動作を示している。なお、図2では、E−NMOSトランジスタ1及びD−NMOSトランジスタ2のそれぞれのスイッチ動作を示す模式図も同時に記載している。受信時及び受信待機中は、スイッチ制御回路から制御信号Vrが送られる。ここで、制御信号Vrは0Vである。この時、送信側のスイッチであるE−NMOSトランジスタ1のゲートには0Vの制御信号Vrが印可されるため、E−NMOSトランジスタ1は非導通状態(OFF)となり、アンテナと送信回路とが分離される。一方、スイッチ制御回路から負バイアス回路3に送られた0Vの制御信号Vrは、そのままの信号状態、すなわち、制御信号Vr’=Vr=0Vとして負バイアス回路3から出力される。これにより、受信側のスイッチであるD−NMOSトランジスタ2のゲートには0Vの制御信号Vr’が印可される。D−NMOSトランジスタ2はデプレッション型であるため、制御信号Vr’によってD−NMOSトランジスタ2は導通状態(ON)となり、アンテナと受信回路とが接続される。このように、スイッチ制御回路から0Vの制御信号Vrを送るだけで受信動作及び受信待機動作が可能となるため、高周波スイッチ100の消費電力を低減することができる。
FIG. 2 shows operations of the
図3は、高周波スイッチ100(図1)の送信時の動作を示している。なお、図3では、E−NMOSトランジスタ1及びD−NMOSトランジスタ2のそれぞれのスイッチ動作を示す模式図も同時に記載している。送信時は、スイッチ制御回路から制御信号Vsが送られる。ここで、制御信号VsはE−NMOSトランジスタ1の閾値電圧Vthよりも大きい正極性の電圧で、例えば、Vs=2Vである。この時、送信側のスイッチであるE−NMOSトランジスタ1のゲートには2Vの制御信号Vsが印可されるため、E−NMOSトランジスタ1は導通状態(ON)となり、アンテナと送信回路とが接続される。一方、スイッチ制御回路から負バイアス回路3に送られた2Vの制御信号Vsは、負バイアス回路3で極性反転され、制御信号Vs’=−Vs=−2Vとして負バイアス回路3から出力される。これにより、受信側のスイッチであるD−NMOSトランジスタ2のゲートには−2Vの制御信号Vs’が印可される。デプレッション型であるD−NMOSトランジスタ2は、負極性である制御信号Vs’によって非導通状態(OFF)となり、アンテナと受信回路とが分離される。このように、スイッチ制御回路から正極性、例えば、2Vの制御信号Vsを送ることで受信側のスイッチであるD−NMOSトランジスタ2を確実に非導通状態(OFF)とすることができるため、送信時に送信信号が受信回路側へ漏れ込むことを防止することができる。
FIG. 3 shows an operation at the time of transmission of the high-frequency switch 100 (FIG. 1). In FIG. 3, schematic diagrams showing the switching operations of the
なお、本発明は、SPDT型の高周波スイッチに限定されるものではなく、SPST(Single Pole Single Throw)スイッチ、DPDT(Double Pole Double Throw)スイッチ、SP4T(Single Pole Quadruple Throw)スイッチなどに適用することも可能である。 The present invention is not limited to the SPDT type high frequency switch, but may be applied to a SPST (Single Pole Single Throw) switch, a DPDT (Double Pole Double Throw) switch, a SP4T (Single Pole Quadruple Throw) switch, and the like. Is also possible.
〔作用効果〕
本発明の第1実施形態によれば、高周波スイッチ100の受信側トランジスタをデプレッション型のD−NMOSトランジスタ2とすることで、0Vの制御信号で受信動作及び受信待機動作が可能となる。これにより、高周波スイッチ100の消費電力を低減し、高周波スイッチ100を備える通信装置のバッテリー駆動時間を長くすることができる。また、D−NMOSトランジスタ2のゲートとスイッチ制御回路との間に負バイアス回路3を設けることにより、送信時にスイッチ制御回路から正極性の制御電圧を送ることでE−NMOSトランジスタ1を導通状態(ON)としつつ、確実にD−NMOSトランジスタ2を非導通状態(OFF)とすることができる。これにより、送信信号が受信回路側へ漏れ込むことを防止することができる。
[Function and effect]
According to the first embodiment of the present invention, the reception-side transistor of the high-
(2)第2実施形態
本発明の第2実施形態に係る高周波スイッチ101は、第1実施形態に係る高周波スイッチ100をPMOSトランジスタで構成するものである。
(2) Second Embodiment A
図4は、本発明の第2実施形態に係る高周波スイッチ101の構成図である。高周波スイッチ101は、エンハンスメント型のPMOSトランジスタ(以下、E−PMOSトランジスタ)4と、デプレッション型のPMOSトランジスタ(以下、D−PMOSトランジスタ)5と、負バイアス回路3とを備えている。
FIG. 4 is a configuration diagram of the high-
E−PMOSトランジスタ4は送信側のスイッチであり、負バイアス回路3を介してゲート端子に接続されたスイッチ制御回路からの信号に基づいて導通状態が切り替えられる。D−PMOSトランジスタ5は受信側のスイッチであり、ゲート端子に接続されたスイッチ制御回路からの信号に基づいて導通状態が切り替えられる。
The
負バイアス回路3は、スイッチ制御回路からの制御信号を極性変換、すなわち、正電圧を負電圧に変換する機能を有している。負バイアス回路3の構成例(図7)については、既に第1実施形態で説明しているので、ここでは同一符号を付してその説明を省略する。
The
次に、高周波スイッチ101(図4)の動作について説明する。 Next, the operation of the high frequency switch 101 (FIG. 4) will be described.
図5は、高周波スイッチ101の受信時及び受信待機中の動作を示している。なお、図5では、E−PMOSトランジスタ4及びD−PMOSトランジスタ5のそれぞれのスイッチ動作を示す模式図も同時に記載している。受信時及び受信待機中は、スイッチ制御回路から制御信号Vrが送られる。ここで、制御信号Vrは0Vである。この時、スイッチ制御回路から負バイアス回路3に送られた0Vの制御信号Vrは、そのままの信号状態、すなわち、制御信号Vr’=Vr=0Vとして負バイアス回路3から出力される。これにより、送信側のスイッチであるE−PMOSトランジスタ4のゲートには0Vの制御信号Vr’が印可されため、E−PMOSトランジスタ4は非導通状態(OFF)となり、アンテナと送信回路とが分離される。一方、受信側のスイッチであるD−PMOSトランジスタ5のゲートには0Vの制御信号Vrが印可される。D−PMOSトランジスタ5はデプレッション型であるため、制御信号VrによってD−PMOSトランジスタ5は導通状態(ON)となり、アンテナと受信回路とが接続される。このように、スイッチ制御回路から0Vの制御信号Vrを送るだけで受信動作及び受信待機動作が可能となるため、高周波スイッチ101の消費電力を低減することができる。
FIG. 5 shows the operation of the
図6は、高周波スイッチ101(図4)の送信時の動作を示している。なお、図6では、E−PMOSトランジスタ4及びD−PMOSトランジスタ5のそれぞれのスイッチ動作を示す模式図も同時に記載している。送信時は、スイッチ制御回路から制御信号Vsが送られる。ここで、制御信号VsはE−PMOSトランジスタ4の閾値電圧Vthよりも絶対値として大きい正極性の電圧で、例えば、Vs=2Vである。この時、スイッチ制御回路から負バイアス回路3に送られた2Vの制御信号Vsは、負バイアス回路3で極性反転され、制御信号Vs’=−Vs=−2Vとして負バイアス回路3から出力される。これにより、送信側のスイッチであるE−PMOSトランジスタ4のゲートには−2Vの制御信号Vs’が印可されるため、E−PMOSトランジスタ4は導通状態(ON)となり、アンテナと送信回路とが接続される。一方、受信側のスイッチであるD−PMOSトランジスタ5のゲートには2Vの制御信号Vsが印可される。デプレッション型であるD−PMOSトランジスタ5は、正極性である制御信号Vsによって非導通状態(OFF)となり、アンテナと受信回路とが分離される。このように、スイッチ制御回路から正極性、例えば、2Vの制御信号Vsを送ることで受信側のスイッチであるD−PMOSトランジスタ5を確実に非導通状態(OFF)とすることができるため、送信時に送信信号が受信回路側へ漏れ込むことを防止することができる。
FIG. 6 shows the operation at the time of transmission of the high-frequency switch 101 (FIG. 4). In FIG. 6, a schematic diagram showing the switching operations of the
なお、本発明は、SPDT型の高周波スイッチに限定されるものではなく、SPST(Single Pole Single Throw)スイッチ、DPDT(Double Pole Double Throw)スイッチ、SP4T(Single Pole Quadruple Throw)スイッチなどに適用することも可能である。 The present invention is not limited to the SPDT type high frequency switch, but may be applied to a SPST (Single Pole Single Throw) switch, a DPDT (Double Pole Double Throw) switch, a SP4T (Single Pole Quadruple Throw) switch, and the like. Is also possible.
〔作用効果〕
本発明の第2実施形態によれば、高周波スイッチ101の受信側トランジスタをデプレッション型のD−PMOSトランジスタ5とすることで、0Vの制御信号で受信動作及び受信待機動作が可能となる。これにより、高周波スイッチ101の消費電力を低減し、高周波スイッチ101を備える通信装置のバッテリー駆動時間を長くすることができる。また、E−PMOSトランジスタ4のゲートとスイッチ制御回路との間に負バイアス回路3を設けることにより、送信時にスイッチ制御回路から正極性の制御電圧を送ることでE−PMOSトランジスタ4を導通状態(ON)としつつ、確実にD−PMOSトランジスタ5を非導通状態(OFF)とすることができる。これにより、送信信号が受信回路側へ漏れ込むことを防止することができる。
[Function and effect]
According to the second embodiment of the present invention, the reception-side transistor of the high-
1・・・E−NMOSトランジスタ
2・・・D−NMOSトランジスタ
3・・・負バイアス回路
3a・・・チャージポンプ回路
3b・・・発振器
4・・・E−PMOSトランジスタ
5・・・D−PMOSトランジスタ
100、101・・・高周波スイッチ
DESCRIPTION OF
Claims (26)
受信側のスイッチであるデプレッション型NMOSトランジスタと、
送信側のスイッチであるエンハンスメント型NMOSトランジスタと、
前記デプレッション型NMOSトランジスタのゲートに接続される負バイアス回路と、
を備えることを特徴とする高周波スイッチ。 A high-frequency switch that switches between a transmission operation and a reception operation of a communication device,
A depletion type NMOS transistor which is a switch on the receiving side;
An enhancement type NMOS transistor that is a switch on the transmission side,
A negative bias circuit connected to the gate of the depletion type NMOS transistor;
A high-frequency switch comprising:
受信側のスイッチであるデプレッション型PMOSトランジスタと、
送信側のスイッチであるエンハンスメント型PMOSトランジスタと、
前記エンハンスメント型PMOSトランジスタのゲートに接続される負バイアス回路と、
を備えることを特徴とする高周波スイッチ。 A high-frequency switch that switches between a transmission operation and a reception operation of a communication device,
A depletion type PMOS transistor which is a switch on the receiving side;
An enhancement-type PMOS transistor that is a switch on the transmission side,
A negative bias circuit connected to the gate of the enhancement type PMOS transistor;
A high-frequency switch comprising:
The high frequency signal according to claim 25, wherein the depletion type PMOS transistor and the enhancement type PMOS transistor are formed using an SOI (Silicon On Insulator), an SOS (Silicon On Sapphire) substrate, or a bulk silicon substrate. switch.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004360000A JP2006173754A (en) | 2004-12-13 | 2004-12-13 | High frequency switch |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004360000A JP2006173754A (en) | 2004-12-13 | 2004-12-13 | High frequency switch |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006173754A true JP2006173754A (en) | 2006-06-29 |
Family
ID=36674068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004360000A Pending JP2006173754A (en) | 2004-12-13 | 2004-12-13 | High frequency switch |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006173754A (en) |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100967847B1 (en) | 2008-03-31 | 2010-07-05 | 재단법인서울대학교산학협력재단 | High-frequency switching circuit using enhancement mode trangistor |
WO2011097302A2 (en) * | 2010-02-05 | 2011-08-11 | Transphorm Inc. | Semiconductor electronic components and circuits |
US8159282B2 (en) | 2008-11-10 | 2012-04-17 | Renesas Electronics Corporation | Semiconductor integrated circuit and high frequency module with the same |
US8289065B2 (en) | 2008-09-23 | 2012-10-16 | Transphorm Inc. | Inductive load power switching circuits |
US8455931B2 (en) | 2009-11-02 | 2013-06-04 | Transphorm Inc. | Package configurations for low EMI circuits |
US8508281B2 (en) | 2008-02-12 | 2013-08-13 | Transphorm Inc. | Bridge circuits and their components |
US8786327B2 (en) | 2011-02-28 | 2014-07-22 | Transphorm Inc. | Electronic components with reactive filters |
US8803246B2 (en) | 2012-07-16 | 2014-08-12 | Transphorm Inc. | Semiconductor electronic components with integrated current limiters |
US8816497B2 (en) | 2010-01-08 | 2014-08-26 | Transphorm Inc. | Electronic devices and components for high efficiency power circuits |
US8952750B2 (en) | 2012-02-24 | 2015-02-10 | Transphorm Inc. | Semiconductor power modules and devices |
US9059076B2 (en) | 2013-04-01 | 2015-06-16 | Transphorm Inc. | Gate drivers for circuits based on semiconductor devices |
US9209176B2 (en) | 2011-12-07 | 2015-12-08 | Transphorm Inc. | Semiconductor modules and methods of forming the same |
US9537425B2 (en) | 2013-07-09 | 2017-01-03 | Transphorm Inc. | Multilevel inverters and their components |
US9543940B2 (en) | 2014-07-03 | 2017-01-10 | Transphorm Inc. | Switching circuits having ferrite beads |
US9590494B1 (en) | 2014-07-17 | 2017-03-07 | Transphorm Inc. | Bridgeless power factor correction circuits |
US10200030B2 (en) | 2015-03-13 | 2019-02-05 | Transphorm Inc. | Paralleling of switching devices for high power circuits |
US10319648B2 (en) | 2017-04-17 | 2019-06-11 | Transphorm Inc. | Conditions for burn-in of high power semiconductors |
-
2004
- 2004-12-13 JP JP2004360000A patent/JP2006173754A/en active Pending
Cited By (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9899998B2 (en) | 2008-02-12 | 2018-02-20 | Transphorm Inc. | Bridge circuits and their components |
US8912839B2 (en) | 2008-02-12 | 2014-12-16 | Transphorm Inc. | Bridge circuits and their components |
US8508281B2 (en) | 2008-02-12 | 2013-08-13 | Transphorm Inc. | Bridge circuits and their components |
KR100967847B1 (en) | 2008-03-31 | 2010-07-05 | 재단법인서울대학교산학협력재단 | High-frequency switching circuit using enhancement mode trangistor |
US8531232B2 (en) | 2008-09-23 | 2013-09-10 | Transphorm Inc. | Inductive load power switching circuits |
US9690314B2 (en) | 2008-09-23 | 2017-06-27 | Transphorm Inc. | Inductive load power switching circuits |
US8816751B2 (en) | 2008-09-23 | 2014-08-26 | Transphorm Inc. | Inductive load power switching circuits |
US8289065B2 (en) | 2008-09-23 | 2012-10-16 | Transphorm Inc. | Inductive load power switching circuits |
US8493129B2 (en) | 2008-09-23 | 2013-07-23 | Transphorm Inc. | Inductive load power switching circuits |
US8159282B2 (en) | 2008-11-10 | 2012-04-17 | Renesas Electronics Corporation | Semiconductor integrated circuit and high frequency module with the same |
US8330524B2 (en) | 2008-11-10 | 2012-12-11 | Renesas Electronics Corporation | Semiconductor integrated circuit and high frequency module with the same |
US8592974B2 (en) | 2009-11-02 | 2013-11-26 | Transphorm Inc. | Package configurations for low EMI circuits |
US8455931B2 (en) | 2009-11-02 | 2013-06-04 | Transphorm Inc. | Package configurations for low EMI circuits |
US8890314B2 (en) | 2009-11-02 | 2014-11-18 | Transphorm, Inc. | Package configurations for low EMI circuits |
US9190295B2 (en) | 2009-11-02 | 2015-11-17 | Transphorm Inc. | Package configurations for low EMI circuits |
US8816497B2 (en) | 2010-01-08 | 2014-08-26 | Transphorm Inc. | Electronic devices and components for high efficiency power circuits |
US9401341B2 (en) | 2010-01-08 | 2016-07-26 | Transphorm Inc. | Electronic devices and components for high efficiency power circuits |
US9293458B2 (en) | 2010-02-05 | 2016-03-22 | Transphorm Inc. | Semiconductor electronic components and circuits |
WO2011097302A2 (en) * | 2010-02-05 | 2011-08-11 | Transphorm Inc. | Semiconductor electronic components and circuits |
US8624662B2 (en) | 2010-02-05 | 2014-01-07 | Transphorm Inc. | Semiconductor electronic components and circuits |
WO2011097302A3 (en) * | 2010-02-05 | 2011-11-17 | Transphorm Inc. | Semiconductor electronic components and circuits |
US9041435B2 (en) | 2011-02-28 | 2015-05-26 | Transphorm Inc. | Method of forming electronic components with reactive filters |
US8786327B2 (en) | 2011-02-28 | 2014-07-22 | Transphorm Inc. | Electronic components with reactive filters |
US9818686B2 (en) | 2011-12-07 | 2017-11-14 | Transphorm Inc. | Semiconductor modules and methods of forming the same |
US9209176B2 (en) | 2011-12-07 | 2015-12-08 | Transphorm Inc. | Semiconductor modules and methods of forming the same |
US9224721B2 (en) | 2012-02-24 | 2015-12-29 | Transphorm Inc. | Semiconductor power modules and devices |
US8952750B2 (en) | 2012-02-24 | 2015-02-10 | Transphorm Inc. | Semiconductor power modules and devices |
US9741702B2 (en) | 2012-02-24 | 2017-08-22 | Transphorm Inc. | Semiconductor power modules and devices |
US8803246B2 (en) | 2012-07-16 | 2014-08-12 | Transphorm Inc. | Semiconductor electronic components with integrated current limiters |
US9443849B2 (en) | 2012-07-16 | 2016-09-13 | Transphorm Inc. | Semiconductor electronic components with integrated current limiters |
US9171910B2 (en) | 2012-07-16 | 2015-10-27 | Transphorm Inc. | Semiconductor electronic components with integrated current limiters |
US9059076B2 (en) | 2013-04-01 | 2015-06-16 | Transphorm Inc. | Gate drivers for circuits based on semiconductor devices |
US9362903B2 (en) | 2013-04-01 | 2016-06-07 | Transphorm Inc. | Gate drivers for circuits based on semiconductor devices |
US9537425B2 (en) | 2013-07-09 | 2017-01-03 | Transphorm Inc. | Multilevel inverters and their components |
US9660640B2 (en) | 2014-07-03 | 2017-05-23 | Transphorm Inc. | Switching circuits having ferrite beads |
US9543940B2 (en) | 2014-07-03 | 2017-01-10 | Transphorm Inc. | Switching circuits having ferrite beads |
US9991884B2 (en) | 2014-07-03 | 2018-06-05 | Transphorm Inc. | Switching circuits having ferrite beads |
US9590494B1 (en) | 2014-07-17 | 2017-03-07 | Transphorm Inc. | Bridgeless power factor correction circuits |
US10063138B1 (en) | 2014-07-17 | 2018-08-28 | Transphorm Inc. | Bridgeless power factor correction circuits |
US10200030B2 (en) | 2015-03-13 | 2019-02-05 | Transphorm Inc. | Paralleling of switching devices for high power circuits |
US10319648B2 (en) | 2017-04-17 | 2019-06-11 | Transphorm Inc. | Conditions for burn-in of high power semiconductors |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10804892B2 (en) | Circuit and method for controlling charge injection in radio frequency switches | |
JP2006173754A (en) | High frequency switch | |
TWI675551B (en) | Body-biased switching device | |
US20130029614A1 (en) | Systems, Methods, and Apparatuses for Negative-Charge-Pump-Based Antenna Switch Controllers Utilizing Battery Supplies | |
CN103595381A (en) | Switching device with non-negative biasing | |
US8970279B2 (en) | Radio frequency switch circuit | |
KR101309384B1 (en) | High frequency switch | |
KR20140092256A (en) | Switching device with resistive divider | |
US8818298B2 (en) | High frequency switch | |
US9124353B2 (en) | Switching circuit and RF switch including the same | |
US9312853B2 (en) | High frequency semiconductor switch circuit and high frequency radio system including same | |
JP2010028304A (en) | Switch circuit for high frequency signal | |
KR20110089636A (en) | Radio frequency switch circuit | |
WO2012053124A1 (en) | High frequency switch circuit | |
JP5652946B2 (en) | High frequency switch | |
US20150349759A1 (en) | Level shift circuit | |
US20070159230A1 (en) | Method and system for high power switching | |
US20110187417A1 (en) | Radio frequency switch circuit | |
EP2536010B1 (en) | Power generating circuit and switching circuit | |
JP3539106B2 (en) | High frequency semiconductor switch circuit and control method using the same | |
JP2007006180A (en) | Antenna switch circuit device | |
JP5192900B2 (en) | Switch semiconductor integrated circuit | |
JP2000068807A (en) | Antenna switch semiconductor integrated circuit | |
US9203396B1 (en) | Radio frequency switch device with source-follower | |
KR101963268B1 (en) | Frequency switch |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070216 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070206 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070615 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081126 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091027 |