JP5652346B2 - Power semiconductor module - Google Patents

Power semiconductor module Download PDF

Info

Publication number
JP5652346B2
JP5652346B2 JP2011145351A JP2011145351A JP5652346B2 JP 5652346 B2 JP5652346 B2 JP 5652346B2 JP 2011145351 A JP2011145351 A JP 2011145351A JP 2011145351 A JP2011145351 A JP 2011145351A JP 5652346 B2 JP5652346 B2 JP 5652346B2
Authority
JP
Japan
Prior art keywords
semiconductor module
power semiconductor
heat sink
switching element
bus bar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011145351A
Other languages
Japanese (ja)
Other versions
JP2013012642A (en
Inventor
山田　真一
真一 山田
森川　良樹
良樹 森川
剛示 野寄
剛示 野寄
西口　哲也
哲也 西口
敏徳 三浦
敏徳 三浦
直人 亀田
直人 亀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Original Assignee
Meidensha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp filed Critical Meidensha Corp
Priority to JP2011145351A priority Critical patent/JP5652346B2/en
Publication of JP2013012642A publication Critical patent/JP2013012642A/en
Application granted granted Critical
Publication of JP5652346B2 publication Critical patent/JP5652346B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、絶縁形のパワー半導体モジュールに係わり、特にノイズ低減が要求されるパワー半導体モジュールに関するものである。   The present invention relates to an insulating power semiconductor module, and more particularly to a power semiconductor module that requires noise reduction.

代表的な絶縁形パワー半導体モジュールとして、インバータ等の電力変換装置に用いられるＩＧＢＴ（Insulated Gate Bipolar Transistor）モジュールがある。このＩＧＢＴモジュールに代表される絶縁形パワー半導体モジュールなどは、JEC-2407-2007、IEC60747-15にその規格が制定されている。また、一般的な絶縁形パワー半導体モジュールの構造として非特許文献１のｐ２８９に開示されている。   As a typical insulated power semiconductor module, there is an IGBT (Insulated Gate Bipolar Transistor) module used in a power converter such as an inverter. The standards of insulated power semiconductor modules represented by this IGBT module are established in JEC-2407-2007 and IEC60747-15. Moreover, it is disclosed by p289 of nonpatent literature 1 as a structure of a general insulated type power semiconductor module.

図５は非特許文献１に記載されたパワー半導体モジュールの構成を示したもので、スイッチング素子であるＩＧＢＴやダイオード等の半導体素子２０は、半導体素子２０の下面電極層を介してＤＢＣ基板２１の銅回路箔２２上に半田付けされ、そのＤＢＣ基板２１は放熱のための銅ベース２４に半田付け部２５を介して接着される。ここで、ＤＢＣ（Direct Bond Copper）基板２１とは、セラミックス等からなる絶縁板２３に銅回路箔２２を直接接合したものである。   FIG. 5 shows a configuration of a power semiconductor module described in Non-Patent Document 1. A semiconductor element 20 such as an IGBT or a diode as a switching element is connected to the DBC substrate 21 via a lower surface electrode layer of the semiconductor element 20. The DBC substrate 21 is soldered onto the copper circuit foil 22, and the DBC substrate 21 is bonded to the copper base 24 for heat dissipation via the soldering portion 25. Here, the DBC (Direct Bond Copper) substrate 21 is obtained by directly bonding a copper circuit foil 22 to an insulating plate 23 made of ceramics or the like.

半導体素子２０の上面電極層は、アルミワイヤー２６を超音波でボンディングされ、例えばＤＢＣ基板２１上の銅回路箔２２と電気的に結線される。そして、ＤＢＣ基板２１上の銅回路箔２２からリードフレームやブスバーよりなる銅端子２７を介して外部に導出している。その際の、銅回路箔２２と銅端子２７との接続は半田付けによって行われており、更にその周りを（スーパー）エンジニアリングプラスチックのケース２８で囲み、その中を電気絶縁のためのシリコーンゲル等が充填される。ここで、一般に半導体素子２０とＤＢＣ基板２１を接合する半田は、ＤＢＣ基板２１と銅ベース２４を接合する半田に対し融点が高く、２回のリフローにより接合される。   The upper electrode layer of the semiconductor element 20 is bonded with an aluminum wire 26 with ultrasonic waves and electrically connected to, for example, a copper circuit foil 22 on the DBC substrate 21. Then, it is led out from the copper circuit foil 22 on the DBC substrate 21 through a copper terminal 27 made of a lead frame or a bus bar. In this case, the connection between the copper circuit foil 22 and the copper terminal 27 is performed by soldering, and the surroundings are surrounded by a (super) engineering plastic case 28, and the inside thereof is a silicone gel for electrical insulation, etc. Is filled. Here, generally, the solder for joining the semiconductor element 20 and the DBC substrate 21 has a higher melting point than the solder for joining the DBC substrate 21 and the copper base 24, and is joined by two reflows.

一方、半田を用いないパワー半導体モジュールとしては、非特許文献１のｐ３３６や非特許文献２に平形圧接構造パッケージとして開示されている。
図６はそのパッケージを示したもので、半導体素子３０の上面電極層がコンタクト端子３３に接触した状態でＭｏ板３４上に載置されている。そして、半導体素子３０の端部には、半導体素子３０及びコンタクト端子３３の位置決めをするガイド３５が備えられている。 On the other hand, power semiconductor modules that do not use solder are disclosed as non-patent document 1 p336 and non-patent document 2 as a flat pressure contact structure package.
FIG. 6 shows the package, which is placed on the Mo plate 34 with the upper electrode layer of the semiconductor element 30 in contact with the contact terminal 33. A guide 35 for positioning the semiconductor element 30 and the contact terminal 33 is provided at the end of the semiconductor element 30.

このように構成された平形圧接構造パッケージは、半導体素子３０を上下両面から冷却できると共に、半田付けをしない構造で電気的、熱的に外部と接続できる。このため、一般的に圧接構造パッケージの両端をヒートシンクで圧接することで平形圧接構造パッケージの両面を冷却し、このヒートシンクを導電部材として用いている。   The thus configured flat pressure contact structure package can cool the semiconductor element 30 from the upper and lower surfaces, and can be electrically and thermally connected to the outside with a structure without soldering. For this reason, both sides of the flat pressure contact structure package are generally cooled by pressing both ends of the pressure contact structure package with a heat sink, and this heat sink is used as a conductive member.

特開２０１１−９４６２JP2011-9462

コロナ社「パワーデバイス・パワーＩＣハンドブック」ｐ２８９、ｐ３３６Corona "Power Device / Power IC Handbook" p289, p336 電気学会誌Ｖｏｌ．１１８，ｐ２７６，１９９６The Institute of Electrical Engineers of Japan Vol. 118, p276, 1996

半田を用いるパワー半導体モジュールは、次の２つの課題を有している。
（１）RoHS(Restriction of Hazardous Substances)に対応するため、半田の鉛フリー化。半田の鉛フリー化に対しては、Ｓｎ−Ａｇ系やＳｎ−Ｃｕ系のものが検討されている。
（２）温度サイクル、パワーサイクル等に対する信頼性の向上。 The power semiconductor module using solder has the following two problems.
(1) Lead-free solder to meet RoHS (Restriction of Hazardous Substances). Sn-Ag-based and Sn-Cu-based solders are being investigated for lead-free soldering.
(2) Improved reliability for temperature cycle, power cycle, etc.

また、半田を用いない平形圧接構造パッケージでは、ヒートシンクと平形圧接構造パッケージの圧接作業は、主にユーザーが実施する。圧接には
ａ，平形圧接構造パッケージの上下のヒートシンク間とで電気的に絶縁する必要があること、
ｂ，板バネで平形圧接構造パッケージを圧接するが、その際、設計された所定の圧接力を平形圧接構造パッケージの電極ポストに均等に掛ける必要がある。 In addition, in a flat pressure welding structure package that does not use solder, the pressure welding work between the heat sink and the flat pressure welding structure package is mainly performed by the user. For pressure welding, a, it is necessary to electrically insulate between the upper and lower heat sinks of the flat pressure welding structure package,
b. The flat pressure contact structure package is pressed by a leaf spring, and at that time, it is necessary to apply a predetermined designed pressure contact force evenly to the electrode post of the flat pressure contact structure package.

上記ａ，ｂにはノウハウがあり、圧接が不良の場合には半導体素子の破壊に繋がる。また、回路装置を構成する場合、ヒートシンクや圧接のための板バネが装置の小型化の妨げになるなど平形圧接構造パッケージを使いこなすためには熟練が要求されている。このため、平形圧接構造パッケージは限られた装置への適用となり、代わりに使い勝手のよい絶縁形パワー半導体モジュールが広く使用されている。   The above-mentioned a and b have know-how, and if the pressure contact is poor, it leads to destruction of the semiconductor element. Further, when configuring a circuit device, skill is required to make full use of the flat pressure contact structure package such that a heat sink or a leaf spring for pressure contact prevents the device from being downsized. For this reason, the flat-type pressure contact structure package is applied to a limited apparatus, and instead an easy-to-use insulated power semiconductor module is widely used.

インバータなどに使用されるパワー半導体モジュールは、モジュールの効率向上，及びコスト低減などの理由でスナバ回路の適用を除外する場合が多くなっている。このため、半導体素子のスイッチング時に発生するサージ電圧が大きな問題となっている。サージ電圧は電磁ノイズを誘導し、半導体素子の制御電極へ繋がる信号経路がノイズの影響を受けて半導体素子を誤動作させることがある。   In power semiconductor modules used for inverters and the like, the application of snubber circuits is often excluded for reasons such as improving module efficiency and reducing costs. For this reason, the surge voltage generated at the time of switching of the semiconductor element is a big problem. The surge voltage induces electromagnetic noise, and the signal path connected to the control electrode of the semiconductor element may be affected by the noise and cause the semiconductor element to malfunction.

ノーマリーオフのＭＯＳ型半導体素子では、ノイズによる起電圧が素子の閾値電圧を超えると半導体素子が誤点弧する。インバータのブリッジ構成でこの誤点弧が起きると、インバータを構成する上下アームの短絡となり、装置が有する電流検出機能でシステムを停止し、最悪の場合には半導体素子が破壊する。
特に近年、ＳｉＣのＭＯＳＦＥＴやＪＦＥＴのような高速のスイッチングで使用できるワイドバンドキャップ半導体素子の出現により、さらにノイズによる悪影響が懸念され、半導体素子の制御電極へ繋がる信号経路へのノイズの低減が求められている。 In a normally-off MOS type semiconductor device, when the electromotive voltage due to noise exceeds the threshold voltage of the device, the semiconductor device is erroneously fired. If this false firing occurs in the inverter bridge configuration, the upper and lower arms constituting the inverter are short-circuited, the system is stopped by the current detection function of the device, and in the worst case, the semiconductor element is destroyed.
In particular, due to the emergence of wideband cap semiconductor elements that can be used for high-speed switching such as SiC MOSFETs and JFETs in recent years, there are concerns about adverse effects due to noise, and there is a need to reduce noise in the signal path leading to the control electrodes of the semiconductor elements It has been.

特許文献１は、ノイズの影響を防いで半導体素子の誤動作を防止したものである。しかし、この特許文献１に使用されている半導体モジュールの構成については明確に記載されていないが、半導体素子がケース内に収納されていることを勘案すると、一般には、この種のモジュールはケース内部で半田付けが採用されていることが想定される。その場合、上記（１）の問題が生じる。また、ＳｉＣのＭＯＳＦＥＴなどの高速のスイッチングを用いた際には、動作温度が高温化することによって半田が温度サイクルの信頼性低下の原因となる問題を有する。   Japanese Patent Application Laid-Open No. 2004-228561 prevents the malfunction of a semiconductor element by preventing the influence of noise. However, although the configuration of the semiconductor module used in this Patent Document 1 is not clearly described, in general, this type of module is not included in the case considering that the semiconductor element is housed in the case. It is assumed that soldering is used. In that case, the problem (1) occurs. Further, when high-speed switching such as a SiC MOSFET is used, there is a problem that the operating temperature is increased and solder causes a decrease in reliability of the temperature cycle.

そこで、本発明が目的とするとこは、半田を用いることなく放熱抵抗が向上し、且つノイズの発生を抑制したパワー半導体モジュールを提供することにある。   Accordingly, an object of the present invention is to provide a power semiconductor module in which the heat radiation resistance is improved and the generation of noise is suppressed without using solder.

本発明の請求項１は、複数対向配置して設けられるヒートシンクと、ヒートシンクの側面に絶縁体を介してブスバーを配設し、対向して設けられたブスバー間に複数の半導体素子を配設して圧接構成するパワー半導体モジュールにおいて、
前記ヒートシンクの上部にグランド接地されるシールド部材を介して制御回路基板を設置し、
前記各ヒートシンクによって圧接される前記各半導体素子のうち、垂直状態に配置の各ブスバー上方位置にスイッチング素子を配設し、このスイッチング素子のそれぞれの下方位置にダイオードを配設し、
前記各スイッチング素子の制御用信号線を前記シールド部材、制御回路基板を貫通してそれぞれ垂直状に上方向に導出して制御回路基板の各スイッチング素子の制御端子に接続すると共に、
前記各ブスバーを、ヒートシンクに対する下方側で屈曲して前記パワー半導体モジュールの下方位置に設けた主回路端子に接続し、且つ屈曲されたブスバーの下部位置に平滑コンデンサを配置してパワー半導体モジュールと一体的に構成したことを特徴としたものである。 According to a first aspect of the present invention, a plurality of heat sinks provided to be opposed to each other, a bus bar is provided on the side surface of the heat sink via an insulator, and a plurality of semiconductor elements are provided between the bus bars provided to face each other. In the power semiconductor module that is configured by pressure welding,
A control circuit board is installed through a shield member that is grounded to the top of the heat sink,
Among the semiconductor elements pressed by the heat sinks, a switching element is disposed at a position above each bus bar arranged in a vertical state, and a diode is disposed at a position below each switching element,
The control signal line of each switching element penetrates through the shield member and the control circuit board and is led vertically upward to be connected to the control terminal of each switching element of the control circuit board,
Each bus bar is bent at the lower side with respect to the heat sink and connected to a main circuit terminal provided at a lower position of the power semiconductor module, and a smoothing capacitor is disposed at a lower position of the bent bus bar to be integrated with the power semiconductor module. It is characterized in that it is structured.

本発明の請求項２は、前記制御回路基板の上面部に制御端子を設け、前記スイッチング素子制御用の信号線と制御端子とを接続したことを特徴としたものである。   According to a second aspect of the present invention, a control terminal is provided on the upper surface of the control circuit board, and the switching element control signal line and the control terminal are connected.

本発明の請求項３は、前記垂直方向に配置されるスイッチング素子とダイオードの組合せは６組を有し、各組み合わせはそれぞれ前記ブスバー及び絶縁体を介して前記ヒートシンクを取付けたことを特徴としたものである。   According to a third aspect of the present invention, there are six combinations of the switching elements and diodes arranged in the vertical direction, and each combination has the heat sink attached thereto via the bus bar and an insulator, respectively. Is.

本発明の請求項４は、前記垂直方向に配置されたスイッチング素子とダイオードの組合せは、前記ヒートシンク及び絶縁体を介在して対向配置し、一方側の組合せを正側の電源に接続し、他方側の組合せを負側の電源に接続して構成したことを特徴としたものである。   According to a fourth aspect of the present invention, the combination of the switching element and the diode arranged in the vertical direction is arranged to face each other with the heat sink and the insulator interposed therebetween, and the combination on one side is connected to the power source on the positive side, It is characterized in that the combination on the side is connected to the power source on the negative side.

本発明の請求項５は、前記シールド部材を、シールド機能を有するヒートシンクとしたことを特徴としたものである。   A fifth aspect of the present invention is characterized in that the shield member is a heat sink having a shield function.

以上のとおり、本発明によれば、半導体素子は、電極の役割を担うブスバーと共に、その両側面から絶縁板を介してヒートシンクによって冷却されるために冷却効果が高くなり、さらにはパワー半導体モジュールと同等の冷却が期待できるものである。
また、パワー半導体モジュールの下部に平滑コンデンサを配置し、その接続端子を主回路の端子に直接接続することで、平滑コンデンサと半導体素子の間の寄生インダクタンスを小さく抑えることができ、スイッチング時のサージ電圧によるノイズ発生が抑制されるものである。 As described above, according to the present invention, the semiconductor element is cooled by the heat sink through the insulating plate from both side surfaces together with the bus bar serving as the electrode, and the cooling effect is further increased. Equivalent cooling can be expected.
In addition, by placing a smoothing capacitor at the bottom of the power semiconductor module and connecting its connection terminal directly to the terminal of the main circuit, the parasitic inductance between the smoothing capacitor and the semiconductor element can be reduced, and surges during switching Noise generation due to voltage is suppressed.

さらに本発明は、信号線をパワー半導体モジュールの上方向に略垂直に導出し、主回路電路（ブスバー）を半導体素子の配置に対して下方向に導出するよう構成したことにより信号線長が短くなり、且つ主回路電極と信号線との重なり部分は少なくなって、主回路を流れる電流によって生じる磁界に対する信号線と主回路との相互インダクタンスが小さくなり、ノイズの発生を抑制することが可能となる。   Furthermore, according to the present invention, the length of the signal line is shortened by the configuration in which the signal line is led out substantially vertically above the power semiconductor module and the main circuit circuit (bus bar) is led out downward with respect to the arrangement of the semiconductor elements. In addition, the overlapping portion between the main circuit electrode and the signal line is reduced, and the mutual inductance between the signal line and the main circuit with respect to the magnetic field generated by the current flowing through the main circuit is reduced, and the generation of noise can be suppressed. Become.

本発明の実施形態を示す構成図。The block diagram which shows embodiment of this invention. 本発明で使用されるシールド部材の裏面図。The back view of the shield member used by this invention. 本発明の他の実施形態を示す構成図。The block diagram which shows other embodiment of this invention. 本発明で使用されるヒートシンクの裏面図。The back view of the heat sink used by this invention. 従来のパワー半導体モジュールの部分構成図。The partial block diagram of the conventional power semiconductor module. 従来の平形圧接構造パッケージの構成図。The block diagram of the conventional flat pressure-contact structure package. 従来のパワー半導体モジュール配置の構成図。The block diagram of the conventional power semiconductor module arrangement | positioning.

一般に、パワー半導体モジュールでは、図７で示すように裏面を放熱板として用いているため、その表面に主回路端子と制御端子が設けられている。主回路の配線経路と信号配線経路が接近していることから、相互インダクタンスが小さくなるよう配慮しながら配線している。装置の小型化を考えると、制御回路部品をパワー半導体モジュールの上方位置に配置することが望ましい。その場合、制御回路直下に主回路電路（ブスバー）が配設されることになる。主回路の半導体素子から平滑コンデンサまでの寄生インダクタンスは、電流のスイッチング時に誘導起電力を発生させ、ノイズ源となる。このことから、半導体素子から平滑コンデンサまでの寄生インダクタンスの低減と制御回路部品の配置の自由度の両方を満足させたい。   In general, in a power semiconductor module, the back surface is used as a heat sink as shown in FIG. 7, and therefore, a main circuit terminal and a control terminal are provided on the surface. Since the wiring path of the main circuit and the signal wiring path are close to each other, the wiring is performed with consideration given to reducing the mutual inductance. Considering miniaturization of the device, it is desirable to arrange the control circuit component above the power semiconductor module. In that case, a main circuit circuit (bus bar) is disposed immediately below the control circuit. The parasitic inductance from the semiconductor element of the main circuit to the smoothing capacitor generates an induced electromotive force when current is switched and becomes a noise source. For this reason, it is desired to satisfy both the reduction of the parasitic inductance from the semiconductor element to the smoothing capacitor and the degree of freedom in the arrangement of the control circuit components.

そのため本発明は、パワー半導体モジュールの上方位置に制御回路基板を配設し、パワー半導体モジュールの下方位置に主回路端子を配設すると共に、パワー半導体モジュール内部の上方位置にスイッチング素子を設けて信号線をパワー半導体モジュールの上面位置に導出する。更に、スイッチング素子の下方位置にダイオードを設け、スイッチング素子とダイオードはブスバーを介して主回路端子に接続するよう構成したものである。以下図に基づいて詳述する。   Therefore, the present invention provides a control circuit board at an upper position of a power semiconductor module, a main circuit terminal at a lower position of the power semiconductor module, and a switching element at an upper position inside the power semiconductor module. The line is led to the upper surface position of the power semiconductor module. Further, a diode is provided below the switching element, and the switching element and the diode are connected to the main circuit terminal via a bus bar. This will be described in detail below with reference to the drawings.

図１は、本発明の第１の実施例を示す構成図の一部縦断側面図である。１は制御回路基板で、その上面には制御回路部品２が載置されると共に、図示省略された制御端子が配置されている。３（３ａ，３ｂ，３ｃ）は冷却媒体が充填されるヒートシンクで、半導体のスイッチング素子４ａ，４ｂ、及びダイオード５ａ，５ｂを挟んで垂直の縦長方向（図面上下方向）に配置されている。組合されるスイッチング素子とダイオードは、１組毎のモジュール構成としてもよいが、例えば、三相インバータ用のパワー半導体モジュールの場合、スイッチング素子４ａとダイオード５ａは電気回路的には逆並列に接続されて主回路電源の正極側に接続され、スイッチング素子４ｂとダイオード５ｂは主回路電源の負極側に接続され、図面奥行き方向に６組配置されて三相構造となっている。   FIG. 1 is a partially longitudinal side view of a configuration diagram showing a first embodiment of the present invention. Reference numeral 1 denotes a control circuit board on which a control circuit component 2 is placed and a control terminal (not shown) is arranged. Reference numeral 3 (3a, 3b, 3c) denotes a heat sink filled with a cooling medium, and is arranged in a vertically long direction (vertical direction in the drawing) across the semiconductor switching elements 4a, 4b and the diodes 5a, 5b. The switching elements and diodes combined may have a module configuration for each set. For example, in the case of a power semiconductor module for a three-phase inverter, the switching elements 4a and the diodes 5a are connected in antiparallel in terms of electrical circuits. The switching element 4b and the diode 5b are connected to the negative side of the main circuit power supply, and six sets are arranged in the depth direction of the drawing to form a three-phase structure.

スイッチング素子４とダイオード５は、それぞれ電極となる介在物６、ブスバー７、及び絶縁板８を介してヒートシンク３により挟まれて圧接状態となっている。９はスイッチング素子４と制御回路部品２間に接続される信号線で、上方向に垂直に延びている。１２はグランド接地されるシールド部材で、制御回路基板１とヒートシンク３の頂部間に介在される。   The switching element 4 and the diode 5 are sandwiched by the heat sink 3 via the inclusions 6, the bus bars 7, and the insulating plate 8 that serve as electrodes, respectively, and are in a pressure contact state. A signal line 9 is connected between the switching element 4 and the control circuit component 2 and extends vertically upward. A shield member 12 is grounded and is interposed between the tops of the control circuit board 1 and the heat sink 3.

図２は積層された制御回路基板１とシールド部材１２の裏面図で、三相のパワー半導体モジュールの例では、６個のスイッチング素子用の信号線９を貫通するための孔１３が穿設されている。孔１３は、信号線９が短絡しない程度の小さい面積を有した絶縁孔となっている。したがつて、スイッチング素子用の信号線９は、シールド部材１２の孔１３、制御回路基板１を貫通して制御回路基板１上の各スイッチング素子用の制御端子に各別に接続される。   FIG. 2 is a back view of the laminated control circuit board 1 and shield member 12. In the example of the three-phase power semiconductor module, holes 13 for penetrating the signal lines 9 for six switching elements are formed. ing. The hole 13 is an insulating hole having such a small area that the signal line 9 is not short-circuited. Therefore, the signal line 9 for the switching element passes through the hole 13 of the shield member 12 and the control circuit board 1 and is connected to the control terminal for each switching element on the control circuit board 1.

なお、ブスバー７は電力変換装置の主回路を構成する部分（部品）であり、所望の電力変換装置の電気回路を構成するように半導体素子を両サイドより圧接されるブスバー７の一端分部は、上部に配設される制御回路基板１側でその先端は揃えられているが、ブスバー７の他端側はパワー半導体モジュールの下部位置で略直角に屈曲され、その屈曲された一部がモジュール外部に導出される。パワー半導体モジュールの下部位置には主回路端子となる外部端子が設けられており、所定の電気回路を形成するようブスバー７の一部が接続される。更に、ブスバー７の下部位置には平滑コンデンサ１０が配置され、その端子１１は主回路電源の正側、及び負側用の各ブスバー７に接続される。そして、これら１〜１２によってパワー半導体モジュールが構成されている。   The bus bar 7 is a part (component) constituting the main circuit of the power converter, and one end portion of the bus bar 7 where the semiconductor element is pressed from both sides so as to constitute an electric circuit of the desired power converter is The front end of the bus bar 7 is aligned on the side of the control circuit board 1 disposed on the upper side, but the other end side of the bus bar 7 is bent at a substantially right angle at the lower position of the power semiconductor module, and the bent part is a module. Derived externally. An external terminal serving as a main circuit terminal is provided at a lower position of the power semiconductor module, and a part of the bus bar 7 is connected so as to form a predetermined electric circuit. Further, a smoothing capacitor 10 is disposed at a lower position of the bus bar 7, and its terminal 11 is connected to each bus bar 7 for the positive side and the negative side of the main circuit power supply. And these 1-12 comprise the power semiconductor module.

以上のように、本実施例では、パワー半導体モジュールを構成する半導体素子のうち、制御極を有するスイッチング素子４をモジュールの上部位置に配置して信号線９を上部側に導出し、制御を不要とするダイオード５はスイッチング素子に対してはブスバー７に接して下方垂直の位置に配置される。   As described above, in this embodiment, among the semiconductor elements constituting the power semiconductor module, the switching element 4 having the control pole is arranged at the upper position of the module and the signal line 9 is led out to the upper side, so that control is unnecessary. The diode 5 is arranged in a vertical position below the switching element in contact with the bus bar 7.

第１の実施例によれば、半導体素子は電極の役割を担うブスバーと共に、その両側面から絶縁板を介してヒートシンクによって冷却されるために冷却効果が高くなり、さらにはパワー半導体モジュールと同等の冷却が期待できるものである。
また、パワー半導体モジュールの下部に平滑コンデンサを配置し、その接続端子を主回路の端子に直接接続することで、平滑コンデンサと半導体素子の間の寄生インダクタンスを小さく抑えることができ、スイッチング時のサージ電圧によるノイズ発生が抑制されるものである。 According to the first embodiment, the semiconductor element is cooled by the heat sink through the insulating plate from both side surfaces together with the bus bar serving as the electrode, and thus the cooling effect is increased, and further, the semiconductor element is equivalent to the power semiconductor module. Cooling can be expected.
In addition, by placing a smoothing capacitor at the bottom of the power semiconductor module and connecting its connection terminal directly to the terminal of the main circuit, the parasitic inductance between the smoothing capacitor and the semiconductor element can be reduced, and surges during switching Noise generation due to voltage is suppressed.

また、主電極（ブスバー）と信号線との重なり部分は最小に抑制され、主回路を流れる電流によって生じる磁界に対して信号線９の配線は垂直となる。このため、信号線９はノイズの元となる主回路との相互インダクタンスを小さくすることができるので、ノイズの発生を抑制することが可能となる。さらに、制御回路基板１の裏面、すなわち半導体素子に近い面に電磁ノイズのシールドに適した材質からなるシールド部材１２を配置し、このシールド部材１２を接地したことで、さらにノイズ発生の低減が可能となるものである。   Further, the overlapping portion between the main electrode (bus bar) and the signal line is suppressed to a minimum, and the wiring of the signal line 9 is perpendicular to the magnetic field generated by the current flowing through the main circuit. For this reason, since the signal line 9 can reduce the mutual inductance with the main circuit that is a source of noise, the generation of noise can be suppressed. Furthermore, by arranging a shield member 12 made of a material suitable for shielding electromagnetic noise on the back surface of the control circuit board 1, that is, the surface close to the semiconductor element, and grounding the shield member 12, it is possible to further reduce noise generation. It will be.

図３は第２の実施例を示す構成図で、図１との同一部分若しくは相当する部分には同一符号を付してその説明を省略する。すなわち、この実施例で図１との相違点は、シールド部材１２に代えてシールド機能を有するヒートシンク１４を介在させたものである。このヒートシンク１４は、電磁ノイズのシールドに適した材質からなるもので、図２と同様に信号線９を貫通するための孔１５が穿設され、且つ接地される。
ヒートシンク１４に冷却水等の冷却媒体が流入する流路１４ａが設けられて制御回路部品２を下面より冷却する。 FIG. 3 is a block diagram showing the second embodiment. The same or corresponding parts as in FIG. That is, the difference from FIG. 1 in this embodiment is that a heat sink 14 having a shield function is interposed instead of the shield member 12. The heat sink 14 is made of a material suitable for shielding electromagnetic noise, and a hole 15 for penetrating the signal line 9 is formed and grounded as in FIG.
A flow path 14a into which a cooling medium such as cooling water flows is provided in the heat sink 14 to cool the control circuit component 2 from the lower surface.

半導体素子がＳｉＣやＧａＮのようなワイドバンドギャップ半導体の場合、その半導体素子は２００℃を超える温度での使用がある。その場合、半導体素子で発生した熱が信号線９を通じて制御回路部品２の温度を上昇させ、破壊までに至ることが想定される。この実施例では、ノイズのシールド機能を有するヒートシンク１４によって信号線９に伝わる熱が吸収されることから、制御回路部品２の熱による誤動作や破壊が防止できる。   When the semiconductor element is a wide band gap semiconductor such as SiC or GaN, the semiconductor element is used at a temperature exceeding 200 ° C. In this case, it is assumed that the heat generated in the semiconductor element increases the temperature of the control circuit component 2 through the signal line 9 and leads to destruction. In this embodiment, since heat transmitted to the signal line 9 is absorbed by the heat sink 14 having a noise shielding function, malfunction and destruction of the control circuit component 2 due to heat can be prevented.

したがって、第２の実施例によれば、第１の実施例の効果に加えて、さらに制御回路部品の熱による誤動作や破壊防止が可能となると共に、制御回路部品が冷却されるため、制御回路構成、電力変換装置の構成の小型化が可能となるものである。   Therefore, according to the second embodiment, in addition to the effects of the first embodiment, it is possible to prevent malfunction and destruction of the control circuit component due to heat, and the control circuit component is cooled. The size of the configuration and the configuration of the power conversion device can be reduced.

１… 制御回路基板
２… 制御回路部品
３… ヒートシンク
４… スイッチング素子
５… ダイオード
６… 電極（介在物）
７… ブスバー（主回路電路）
８… 絶縁体
９… 信号線
１０… 平滑コンデンサ DESCRIPTION OF SYMBOLS 1 ... Control circuit board 2 ... Control circuit component 3 ... Heat sink 4 ... Switching element 5 ... Diode 6 ... Electrode (inclusion)
7 ... Busbar (main circuit circuit)
8 ... Insulator 9 ... Signal line 10 ... Smoothing capacitor

Claims (5)

複数対向配置して設けられるヒートシンクと、ヒートシンクの側面に絶縁体を介してブスバーを配設し、対向して設けられたブスバー間に複数の半導体素子を配設して圧接構成するパワー半導体モジュールにおいて、
前記ヒートシンクの上部にグランド接地されるシールド部材を介して制御回路基板を設置し、
前記各ヒートシンクによって圧接される前記各半導体素子のうち、垂直状態に配置の各ブスバー上方位置にスイッチング素子を配設し、このスイッチング素子のそれぞれの下方位置にダイオードを配設し、
前記各スイッチング素子の制御用信号線を前記シールド部材、制御回路基板を貫通してそれぞれ垂直状に上方向に導出して制御回路基板の各スイッチング素子の制御端子に接続すると共に、
前記各ブスバーを、ヒートシンクに対する下方側で屈曲して前記パワー半導体モジュールの下方位置に設けた主回路端子に接続し、且つ屈曲されたブスバーの下部位置に平滑コンデンサを配置してパワー半導体モジュールと一体的に構成したことを特徴としたパワー半導体モジュール。 In a power semiconductor module in which a plurality of opposed heat sinks are provided, and a bus bar is disposed on the side surface of the heat sink via an insulator, and a plurality of semiconductor elements are disposed between the opposed bus bars. ,
A control circuit board is installed through a shield member that is grounded to the top of the heat sink,
Among the semiconductor elements pressed by the heat sinks, a switching element is disposed at a position above each bus bar arranged in a vertical state, and a diode is disposed at a position below each switching element,
The control signal line of each switching element penetrates through the shield member and the control circuit board and is led vertically upward to be connected to the control terminal of each switching element of the control circuit board,
Each bus bar is bent at the lower side with respect to the heat sink and connected to a main circuit terminal provided at a lower position of the power semiconductor module, and a smoothing capacitor is disposed at a lower position of the bent bus bar to be integrated with the power semiconductor module. A power semiconductor module characterized in that it is structured. 前記制御回路基板の上面部に制御端子を設け、前記スイッチング素子制御用の信号線と制御端子とを接続したことを特徴とした請求項１記載のパワー半導体モジュール。 The power semiconductor module according to claim 1, wherein a control terminal is provided on an upper surface portion of the control circuit board, and the signal line for controlling the switching element and the control terminal are connected. 前記垂直方向に配置されるスイッチング素子とダイオードの組合せは６組を有し、各組み合わせはそれぞれ前記ブスバー及び絶縁体を介して前記ヒートシンクを取付けたことを特徴とした請求項１又は２記載のパワー半導体モジュール。 3. The power according to claim 1, wherein there are six combinations of the switching elements and diodes arranged in the vertical direction, and each combination has the heat sink attached via the bus bar and the insulator. Semiconductor module. 前記垂直方向に配置されたスイッチング素子とダイオードの組合わせは、前記ヒートシンク及び絶縁体を介在して対向配置し、一方側の組合せを正側の電源に接続し、他方側の組合せを負側の電源に接続して構成したことを特徴とした請求項１乃至３に記載の何れかであるパワー半導体モジュール。 The combination of the switching element and the diode arranged in the vertical direction is arranged so as to face each other with the heat sink and the insulator interposed therebetween, the combination on one side is connected to the power source on the positive side, and the combination on the other side is connected to the negative side. 4. A power semiconductor module according to claim 1, wherein the power semiconductor module is connected to a power source. 前記シールド部材を、シールド機能を有するヒートシンクとしたことを特徴とした請求項１乃至４に記載の何れかであるパワー半導体モジュール。 The power semiconductor module according to claim 1, wherein the shield member is a heat sink having a shield function.
JP2011145351A 2011-06-30 2011-06-30 Power semiconductor module Expired - Fee Related JP5652346B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011145351A JP5652346B2 (en) 2011-06-30 2011-06-30 Power semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011145351A JP5652346B2 (en) 2011-06-30 2011-06-30 Power semiconductor module

Publications (2)

Publication Number Publication Date
JP2013012642A JP2013012642A (en) 2013-01-17
JP5652346B2 true JP5652346B2 (en) 2015-01-14

Family

ID=47686273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011145351A Expired - Fee Related JP5652346B2 (en) 2011-06-30 2011-06-30 Power semiconductor module

Country Status (1)

Country Link
JP (1) JP5652346B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6541957B2 (en) * 2014-10-23 2019-07-10 ローム株式会社 Power module
JP6728591B2 (en) * 2015-08-10 2020-07-22 日産自動車株式会社 Power converter
JP6341971B2 (en) * 2016-10-25 2018-06-13 伸▲よし▼ 杉谷 Totem pole circuit power element connection structure
WO2019142253A1 (en) * 2018-01-17 2019-07-25 新電元工業株式会社 Electronic module
FR3078456B1 (en) * 2018-02-27 2020-02-28 Institut Vedecom POWER SWITCHING MODULE AND ELECTRONIC POWER DEVICE INCORPORATING THE SAME
US11824048B2 (en) 2018-09-20 2023-11-21 Mitsubishi Electric Corporation Power semiconductor module and composite module having peripheral structures surrounding parts of the module main body
JP6979997B2 (en) * 2019-12-04 2021-12-15 三菱電機株式会社 Power semiconductor devices
EP4239867A4 (en) * 2021-02-12 2024-05-08 Aisin Corporation Switching element module, inverter device, and vehicle drive device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4027558B2 (en) * 2000-03-03 2007-12-26 三菱電機株式会社 Power module
JP3622782B2 (en) * 2000-03-14 2005-02-23 三菱電機株式会社 Semiconductor device
JP4292686B2 (en) * 2000-06-08 2009-07-08 株式会社デンソー Refrigerant cooling type double-sided cooling semiconductor device
EP1148547B8 (en) * 2000-04-19 2016-01-06 Denso Corporation Coolant cooled type semiconductor device
JP4158648B2 (en) * 2003-08-08 2008-10-01 株式会社デンソー Semiconductor cooling unit
JP2006190972A (en) * 2004-12-08 2006-07-20 Mitsubishi Electric Corp Power semiconductor device
JP4424199B2 (en) * 2004-12-27 2010-03-03 日産自動車株式会社 Semiconductor device
JP2007214350A (en) * 2006-02-09 2007-08-23 Nissan Motor Co Ltd Semiconductor apparatus
JP5310302B2 (en) * 2009-06-25 2013-10-09 株式会社デンソー Stacked cooling system

Also Published As

Publication number Publication date
JP2013012642A (en) 2013-01-17

Similar Documents

Publication Publication Date Title
JP5652346B2 (en) Power semiconductor module
JP6366612B2 (en) Power semiconductor module
US10398023B2 (en) Semiconductor device
US9704831B2 (en) Power semiconductor module
JP6245365B2 (en) Half-bridge power semiconductor module and manufacturing method thereof
JP6439389B2 (en) Semiconductor device
JP6218898B2 (en) Power semiconductor device
JP2007234690A (en) Power semiconductor module
JP2015135895A (en) semiconductor module
US9105601B2 (en) Power module package
JP2011199162A (en) Semiconductor device
JPWO2016024445A1 (en) Semiconductor device
JP4349364B2 (en) Semiconductor device
WO2020208739A1 (en) Semiconductor device
JP7035920B2 (en) Semiconductor devices and power converters
US9209099B1 (en) Power semiconductor module
JP6919392B2 (en) Semiconductor module
WO2020218298A1 (en) Semiconductor device
JP2004221381A (en) Semiconductor device
WO2013105456A1 (en) Circuit board and electronic device
US12002794B2 (en) Semiconductor device
JP6123738B2 (en) Semiconductor device
JP2004241734A (en) Semiconductor module
JP2011176087A (en) Semiconductor module, and power conversion apparatus
JP7218564B2 (en) semiconductor equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141021

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141103

R150 Certificate of patent or registration of utility model

Ref document number: 5652346

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees