JP5646925B2 - Image display device and driving method thereof - Google Patents

Image display device and driving method thereof Download PDF

Info

Publication number
JP5646925B2
JP5646925B2 JP2010200801A JP2010200801A JP5646925B2 JP 5646925 B2 JP5646925 B2 JP 5646925B2 JP 2010200801 A JP2010200801 A JP 2010200801A JP 2010200801 A JP2010200801 A JP 2010200801A JP 5646925 B2 JP5646925 B2 JP 5646925B2
Authority
JP
Japan
Prior art keywords
field effect
effect transistor
voltage
power supply
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010200801A
Other languages
Japanese (ja)
Other versions
JP2012058443A (en
Inventor
秋元　肇
秋元　　肇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Japan Display Inc
Original Assignee
Canon Inc
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc, Japan Display Inc filed Critical Canon Inc
Priority to JP2010200801A priority Critical patent/JP5646925B2/en
Publication of JP2012058443A publication Critical patent/JP2012058443A/en
Application granted granted Critical
Publication of JP5646925B2 publication Critical patent/JP5646925B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

本発明は、画像表示装置およびその駆動方法に係わり、特に、低消費電力と高画質な表示が可能となる画像表示装置およびその駆動方法に関する。   The present invention relates to an image display apparatus and a driving method thereof, and more particularly to an image display apparatus and a driving method thereof capable of low power consumption and high-quality display.

以下、図１１及び図１２を用いて従来の技術に関して説明する。始めに、図１１に示す画素回路を用いた従来技術について説明する。
図１１は、従来の有機ＥＬ（Electro Luminescence）ディスプレイの一例の画素回路を示す回路図である。
図１１に示す画素回路において、各画素は、有機ＥＬ素子２０１を有し、有機ＥＬ素子２０１のアノードは駆動ＴＦＴ（Thin Film -Transistor）２０２を介して、Ｖｏｌｅｄの電圧が供給されている電源線２０５に接続される。
駆動ＴＦＴ２０２のゲート・ソース間には信号保持容量２０３が接続され、駆動ＴＦＴ２０２のゲートは書込みスイッチ素子２０４を介して信号線２０６に接続される。書込みスイッチ素子２０４を構成する薄膜トランジスタのゲートは書込み走査線２０７に接続され、書込みスイッチ素子２０４は書込み走査線２０７によって順次走査される。また、有機ＥＬ素子２０１のカソードには所定の電圧が印加される。
このような従来の画素回路では、以下の２通りの駆動方法が知られている。 Hereinafter, a conventional technique will be described with reference to FIGS. 11 and 12. First, a conventional technique using the pixel circuit shown in FIG. 11 will be described.
FIG. 11 is a circuit diagram showing a pixel circuit of an example of a conventional organic EL (Electro Luminescence) display.
In the pixel circuit shown in FIG. 11, each pixel has an organic EL element 201, and the anode of the organic EL element 201 is supplied with a voltage of Voled via a driving TFT (Thin Film-Transistor) 202. 205 is connected.
A signal holding capacitor 203 is connected between the gate and source of the driving TFT 202, and the gate of the driving TFT 202 is connected to the signal line 206 via the write switch element 204. The gate of the thin film transistor constituting the write switch element 204 is connected to the write scan line 207, and the write switch element 204 is sequentially scanned by the write scan line 207. A predetermined voltage is applied to the cathode of the organic EL element 201.
In such a conventional pixel circuit, the following two driving methods are known.

第１の駆動方法は、書込みスイッチ素子２０４を介して信号線２０６から信号保持容量２０３に信号電圧を書き込むことにより、駆動ＴＦＴ２０２のゲート・ソース間電圧を制御して有機ＥＬ素子２０１の発光輝度をアナログ的に制御する方式である。
この駆動方法では、有機ＥＬ素子２０１の駆動電圧は画素の劣化とともに上昇するので、駆動電流が有機ＥＬ素子２０１の駆動電圧に依存しないように、駆動ＴＦＴ２０２を飽和領域で動作させる。この手法によれば、有機ＥＬ素子２０１の発光輝度を多階調かつ高精度に制御することが可能であるという利点がある。このような第１の駆動方法は、例えば、下記特許文献１等に詳しく記載されている。
また、第２の駆動方法は、書込みスイッチ素子２０４を介して信号線２０６から信号保持容量２０３に信号電圧を書き込むことにより、駆動ＴＦＴ２０２のゲート・ソース間電圧を制御して有機ＥＬ素子２０１の発光輝度をデジタル的に制御する方式である。
この駆動方法では、駆動ＴＦＴ２０２を非飽和領域（線形領域とも言う）で動作させることによって、駆動ＴＦＴ２０２の閾値電圧やキャリア移動度特性等の特性ばらつきが有機ＥＬ素子２０１の駆動電流に影響しないようにすることが可能である。この手法によれば有機ＥＬ素子２０１の発光輝度を駆動ＴＦＴ２０２の特性ばらつきの影響なく制御することが可能であるという利点がある。このような第２の駆動方法は、例えば、下記特許文献２等に詳しく記載されている。 In the first driving method, the signal voltage is written from the signal line 206 to the signal holding capacitor 203 via the writing switch element 204, thereby controlling the gate-source voltage of the driving TFT 202 and thereby increasing the light emission luminance of the organic EL element 201. This is an analog control method.
In this driving method, the driving voltage of the organic EL element 201 rises with the deterioration of the pixel. Therefore, the driving TFT 202 is operated in the saturation region so that the driving current does not depend on the driving voltage of the organic EL element 201. According to this method, there is an advantage that the light emission luminance of the organic EL element 201 can be controlled with multiple gradations and high accuracy. Such a first driving method is described in detail, for example, in Patent Document 1 below.
In the second driving method, the signal voltage is written from the signal line 206 to the signal holding capacitor 203 via the write switch element 204, thereby controlling the gate-source voltage of the driving TFT 202 to emit light from the organic EL element 201. This is a method for digitally controlling the luminance.
In this driving method, by operating the driving TFT 202 in a non-saturation region (also referred to as a linear region), characteristic variations such as a threshold voltage and carrier mobility characteristics of the driving TFT 202 do not affect the driving current of the organic EL element 201. Is possible. According to this method, there is an advantage that the light emission luminance of the organic EL element 201 can be controlled without being affected by the characteristic variation of the driving TFT 202. Such a second driving method is described in detail, for example, in Patent Document 2 below.

次に、図１２に示す画素回路を用いた従来技術について説明する。
図１２は、従来の有機ＥＬ（Electro Luminescence）ディスプレイの他の例の画素回路を示す回路図である。
図１２に示す画素回路において、各画素は、有機ＥＬ素子１０１を有し、有機ＥＬ素子１０１のアノードは発光制御スイッチ素子１１０と、ｐ型ＭＯＳトランジスタ（以下、ｐＭＯＳ）である駆動ＴＦＴ（Thin Film-Transistor）１０２を介して、Ｖｏｌｅｄの電圧が供給されている電源線１０５に接続される。
駆動ＴＦＴ１０２のゲート・ドレイン間にはリセットスイッチ素子１０９が接続され、駆動ＴＦＴ１０２のゲートは書込み容量１０８と書込みスイッチ素子１０４を介して信号線１０６に接続される。また、駆動ＴＦＴ１０２のゲートは信号保持容量１０３を介して電源線１０５に接続される。書込みスイッチ素子１０４は書込み走査線１０７によって順次走査され、また、有機ＥＬ素子２０１のカソードには所定の電圧が印加される。さらに、リセットスイッチ素子１０９を構成する薄膜トランジスタのゲートはリセット走査線１１１に接続され、発光制御スイッチ素子１１０を構成する薄膜トランジスタのゲートは発光制御線１１２に接続される。
このような従来の画素回路では、以下の駆動方法（第３の駆動方法）で駆動される。 Next, a conventional technique using the pixel circuit shown in FIG. 12 will be described.
FIG. 12 is a circuit diagram showing a pixel circuit of another example of a conventional organic EL (Electro Luminescence) display.
In the pixel circuit shown in FIG. 12, each pixel has an organic EL element 101. The anode of the organic EL element 101 is a light emission control switch element 110 and a driving TFT (Thin Film) which is a p-type MOS transistor (hereinafter referred to as pMOS). -Transistor) 102 is connected to the power supply line 105 to which the Voled voltage is supplied.
A reset switch element 109 is connected between the gate and drain of the drive TFT 102, and the gate of the drive TFT 102 is connected to the signal line 106 via the write capacitor 108 and the write switch element 104. The gate of the driving TFT 102 is connected to the power supply line 105 via the signal holding capacitor 103. The write switch element 104 is sequentially scanned by the write scanning line 107, and a predetermined voltage is applied to the cathode of the organic EL element 201. Further, the gate of the thin film transistor constituting the reset switch element 109 is connected to the reset scanning line 111, and the gate of the thin film transistor constituting the light emission control switch element 110 is connected to the light emission control line 112.
Such a conventional pixel circuit is driven by the following driving method (third driving method).

始めに、リセットスイッチ素子１０９、発光制御スイッチ素子１１０をオンすることにより、信号保持容量１０３の両端に高電圧を印加する。この後、書込みスイッチ素子１０４をオンして、信号線１０６から所定の電圧を書込み容量１０８に入力し、発光制御スイッチ素子１１０をオフすると、信号保持容量１０３の両端には駆動ＴＦＴ１０２のしきい値電圧が書込まれる。
次に、信号線１０６に信号電圧を印加すると、信号電圧は書込み容量１０８と信号保持容量１０３に分圧されて、信号保持容量１０３に追加書込みされる。これにより信号保持容量１０３は駆動ＴＦＴ１０２のしきい値電圧と、分圧された信号電圧の和とを記憶するため、駆動ＴＦＴ１０２はしきい値電圧のばらつきに影響されること無く、有機ＥＬ素子１０１を発光させることができる。
特に、多結晶Ｓｉ−ＴＦＴはしきい値電圧のばらつきが大きいため、この第３の駆動方法によれば、多結晶Ｓｉ−ＴＦＴを用いても駆動ＴＦＴ１０２のしきい値電圧のばらつきに影響されることのない、高画質の有機ＥＬ（Electro Luminescence）ディスプレイを実現することができる。なお、このとき、駆動電流が有機ＥＬ素子１０１の駆動電圧に依存しないように、駆動ＴＦＴ１０２を飽和領域で動作させるのが一般的である。このような第３の駆動方法は、例えば、下記特許文献３等に詳しく記載されている。 First, a high voltage is applied across the signal holding capacitor 103 by turning on the reset switch element 109 and the light emission control switch element 110. Thereafter, when the write switch element 104 is turned on, a predetermined voltage is input from the signal line 106 to the write capacitor 108, and the light emission control switch element 110 is turned off, the threshold value of the driving TFT 102 is provided at both ends of the signal holding capacitor 103. The voltage is written.
Next, when a signal voltage is applied to the signal line 106, the signal voltage is divided into the write capacitor 108 and the signal holding capacitor 103 and additionally written to the signal holding capacitor 103. As a result, the signal holding capacitor 103 stores the threshold voltage of the driving TFT 102 and the sum of the divided signal voltages, so that the driving TFT 102 is not affected by variations in the threshold voltage, and the organic EL element 101 is not affected. Can emit light.
In particular, since the polycrystalline Si-TFT has a large variation in threshold voltage, this third driving method is affected by the variation in the threshold voltage of the driving TFT 102 even if the polycrystalline Si-TFT is used. A high-quality organic EL (Electro Luminescence) display can be realized. At this time, the driving TFT 102 is generally operated in a saturation region so that the driving current does not depend on the driving voltage of the organic EL element 101. Such a third driving method is described in detail, for example, in Patent Document 3 below.

特開平９−１６１２３号公報JP-A-9-16123

特開２００１−３４３９３３号公報JP 2001-343933 A

特許第４２５１３７７号明細書Japanese Patent No. 4251377

前述の第１および第３の駆動方法では、駆動ＴＦＴを、飽和領域で定電流源として動作させる。このとき電界効果トランジスタを飽和領域で動作させるためには、トランジスタの（ソース・ドレイン間に印加する電圧）を（ソース・ゲート間電圧−閾値電圧）よりも大きくする必要があるため、これらの従来例では駆動ＴＦＴで消費される電力が大きくなるという問題があった。例えば、信号電圧振幅は５Ｖ程度が標準であり、閾値電圧はｐＭＯＳでは負電圧が一般であるため、ソース・ドレイン間には最低でも５Ｖの電圧が必要となってしまう。すると有機ＥＬ自体は５Ｖ以下で発光が可能であるにも関わらず、電源線・カソード間の電圧は１０Ｖが必要になってしまい、全体の消費電力の半分以上が駆動ＴＦＴで熱として消費されていた。
これに対して、前述の第２の駆動方法では、駆動ＴＦＴを非飽和領域（線形領域）で動作させる。従って駆動ＴＦＴが消費する電力は極めて少なくなるが、有機ＥＬ素子は劣化すると駆動電圧が大きくなり易いために、駆動電流が有機ＥＬ素子の駆動電圧によって変調されることなり、焼付き等が目立ち易くなるという問題がある。
そこで、前述のトレードオフを解消し、低消費電力で、かつ焼付き等の画質劣化のない高画質表示が可能な画像表示装置が要望されていた。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、ディスプレイの高画質化と低消費電力化を同時に図ることが可能な画像表示装置およびその駆動方法を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。 In the first and third driving methods described above, the driving TFT is operated as a constant current source in the saturation region. At this time, in order to operate the field effect transistor in the saturation region, it is necessary to make the (voltage applied between the source and drain) of the transistor larger than (source-gate voltage−threshold voltage). In the example, there is a problem that the power consumed by the driving TFT increases. For example, the signal voltage amplitude is typically about 5V, and the threshold voltage is generally a negative voltage in pMOS. Therefore, a voltage of at least 5V is required between the source and drain. Then, although the organic EL itself can emit light at 5 V or less, the voltage between the power supply line and the cathode is required to be 10 V, and more than half of the total power consumption is consumed as heat by the driving TFT. It was.
On the other hand, in the above-described second driving method, the driving TFT is operated in the non-saturation region (linear region). Therefore, the power consumed by the driving TFT is extremely small. However, when the organic EL element deteriorates, the driving voltage tends to increase. Therefore, the driving current is modulated by the driving voltage of the organic EL element, and image sticking or the like is easily noticeable. There is a problem of becoming.
Accordingly, there has been a demand for an image display device that can eliminate the above-described trade-off, and can display high image quality with low power consumption and no image quality deterioration such as burn-in.
The present invention has been made to solve the problems of the prior art, and an object of the present invention is to provide an image display apparatus capable of simultaneously achieving high image quality and low power consumption of a display, and driving thereof. It is to provide a method.
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）個々に発光素子を有しマトリクス状に配列された画素と、映像信号電圧発生手段と、前記映像信号電圧発生手段で生成された映像信号電圧を前記画素に入力する信号線と、前記発光素子に発光電力を供給する電源線と、前記電源線に接続される電源回路とを有する画像表示装置であって、前記各画素は、前記映像信号電圧に基づいて、前記発光素子の発光を制御する電界効果トランジスタを有し、前記電界効果トランジスタの一端は、前記発光素子に接続され、前記電界効果トランジスタの他端は、前記電源線に接続され、
前記電源回路は、高電圧出力モード時に前記電界効果トランジスタを飽和領域で駆動させる高電圧を、低電圧出力モード時に前記電界効果トランジスタを非飽和領域で駆動させる低電圧を、前記電源線に対して出力する電源電圧切り替え回路を有する。
（２）（１）において、前記映像信号電圧発生手段は、前記高電圧出力モード時に低電圧振幅モードの映像信号電圧を、前記低電圧出力モード時に高電圧振幅モードの映像信号電圧を生成する。 Of the inventions disclosed in this application, the outline of typical ones will be briefly described as follows.
(1) Pixels individually having light emitting elements and arranged in a matrix, video signal voltage generating means, a signal line for inputting the video signal voltage generated by the video signal voltage generating means to the pixels, An image display device having a power supply line for supplying light emission power to a light emitting element and a power supply circuit connected to the power supply line, wherein each pixel emits light from the light emitting element based on the video signal voltage. A field effect transistor to be controlled, one end of the field effect transistor is connected to the light emitting element, the other end of the field effect transistor is connected to the power supply line,
The power supply circuit has a high voltage for driving the field effect transistor in a saturation region in a high voltage output mode, and a low voltage for driving the field effect transistor in a non-saturation region in a low voltage output mode. A power supply voltage switching circuit for outputting is provided.
(2) In (1), the video signal voltage generating means generates a video signal voltage in a low voltage amplitude mode during the high voltage output mode and a video signal voltage in a high voltage amplitude mode during the low voltage output mode.

（３）前記電界効果トランジスタは、前記各画素毎に、第１および第２の２つの電界効果トランジスタで構成され、前記第１の電界効果トランジスタのチャネル幅／チャネル長をＷ１／Ｌ１、前記第２の電界効果トランジスタのチャネル幅／チャネル長をＷ２／Ｌ２とするとき、（Ｗ１／Ｌ１）＜（Ｗ２／Ｌ２）であり、前記高電圧出力モード時に、前記第１の電界効果トランジスタが、前記発光素子の発光を制御し、前記低電圧出力モード時に、前記第２の電界効果トランジスタが、前記発光素子の発光を制御する。
（４）（３）において、前記第１の電界効果トランジスタと、前記第２の電界効果トランジスタの切り替えは、前記各画素に設けられたスイッチ素子で行う。
（５）（３）において、前記電源線は、第１の電源線と第２の電源線で構成され、前記第１の電界効果トランジスタの他端は、前記第１の電源線に接続され、前記第２の電界効果トランジスタの他端は、前記第２の電源線に接続され、前記第１の電界効果トランジスタと、前記第２の電界効果トランジスタの切り替えは、前記第１の電源線と第２の電源線とに供給する電圧によって制御される。
（６）（１）において、前記発光素子の発光時に、前記各画素に、参照電圧を入力する参照電圧線と、前記参照電圧線に接続される参照電圧回路とを有し、前記参照電圧回路は、前記高電圧出力モード時と前記低電圧出力モード時とで、前記参照電圧の電圧波形モードを切り替える参照電圧切り替え回路を有する。 (3) The field effect transistor is composed of first and second field effect transistors for each pixel, and channel width / channel length of the first field effect transistor is W1 / L1, and the first (W1 / L1) <(W2 / L2) where the channel width / channel length of the field effect transistor 2 is W2 / L2, and in the high voltage output mode, the first field effect transistor is The light emission of the light emitting element is controlled, and the second field effect transistor controls the light emission of the light emitting element in the low voltage output mode.
(4) In (3), switching between the first field effect transistor and the second field effect transistor is performed by a switch element provided in each pixel.
(5) In (3), the power line is composed of a first power line and a second power line, and the other end of the first field effect transistor is connected to the first power line. The other end of the second field effect transistor is connected to the second power supply line, and the switching between the first field effect transistor and the second field effect transistor is performed between the first power supply line and the second power supply line. It is controlled by the voltage supplied to the two power lines.
(6) In (1), the reference voltage circuit includes a reference voltage line for inputting a reference voltage to each pixel and a reference voltage circuit connected to the reference voltage line when the light emitting element emits light. Includes a reference voltage switching circuit that switches a voltage waveform mode of the reference voltage between the high voltage output mode and the low voltage output mode.

（７）（１）ないし（６）の何れかにおいて、操作命令に従って映像情報を信号処理して映像信号を生成する映像信号生成手段を有し、前記映像信号電圧発生手段は、前記映像信号生成手段から入力される前記映像信号に基づき、前記映像信号電圧を生成する。
（８）個々に発光素子を有しマトリクス状に配列された画素と、映像信号電圧発生手段と、前記映像信号電圧発生手段で生成された映像信号電圧を前記画素に入力する信号線と、前記発光素子に発光電力を供給する電源線と、前記電源線に接続される電源回路とを有し、前記各画素は、前記映像信号電圧に基づいて前記発光素子の発光を制御するための電界効果トランジスタを有し、前記電界効果トランジスタの一端は、前記発光素子に接続され、前記電界効果トランジスタの他端は、前記電源線に接続されている画像表示装置における駆動方法であって、高電圧出力モード時と低電圧出力モード時に前記電源回路から前記電源線に対して出力する電圧を切り替え、高電圧出力モード時に前記電界効果トランジスタを飽和領域で駆動させ、低電圧出力モード時に前記電界効果トランジスタを非飽和領域で駆動させる。 (7) In any one of (1) to (6), there is provided video signal generation means for generating a video signal by signal processing video information according to an operation command, and the video signal voltage generation means is configured to generate the video signal The video signal voltage is generated based on the video signal input from the means.
(8) Pixels individually having light emitting elements and arranged in a matrix, video signal voltage generating means, a signal line for inputting the video signal voltage generated by the video signal voltage generating means to the pixels, A power supply line for supplying light emission power to the light emitting element; and a power supply circuit connected to the power supply line, wherein each pixel controls light emission of the light emitting element based on the video signal voltage. A driving method in an image display apparatus, wherein one end of the field effect transistor is connected to the light emitting element, and the other end of the field effect transistor is connected to the power supply line. The voltage output from the power supply circuit to the power supply line is switched in the mode and the low voltage output mode, and the field effect transistor is driven in a saturation region in the high voltage output mode to reduce the Wherein driving the field effect transistor in a non-saturation region to pressure output mode.

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明によれば、特にディスプレイの高画質化と低消費電力化を同時に図ることができる。 The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
According to the present invention, high image quality and low power consumption of the display can be achieved at the same time.

本発明の実施例１の有機ＥＬ（Electro Luminescence）ディスプレイパネルの概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the organic EL (Electro Luminescence) display panel of Example 1 of this invention. 本発明の実施例１の有機ＥＬディスプレイの画素回路を示す回路図である。It is a circuit diagram which shows the pixel circuit of the organic electroluminescent display of Example 1 of this invention. 本発明の実施例１の有機ＥＬディスプレイパネルの画素動作タイミング図である。It is a pixel operation | movement timing diagram of the organic electroluminescent display panel of Example 1 of this invention. 本発明の実施例２の有機ＥＬディスプレイの画素回路を示す回路図である。It is a circuit diagram which shows the pixel circuit of the organic electroluminescent display of Example 2 of this invention. 本発明の実施例２の有機ＥＬディスプレイパネルの画素動作タイミング図である。It is a pixel operation | movement timing diagram of the organic electroluminescent display panel of Example 2 of this invention. 本発明の実施例３の有機ＥＬディスプレイの画素回路を示す回路図である。It is a circuit diagram which shows the pixel circuit of the organic electroluminescent display of Example 3 of this invention. 本発明の実施例４の有機ＥＬディスプレイパネルの概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the organic electroluminescent display panel of Example 4 of this invention. 本発明の実施例４の有機ＥＬディスプレイの画素回路を示す回路図である。It is a circuit diagram which shows the pixel circuit of the organic electroluminescent display of Example 4 of this invention. 本発明の実施例４の有機ＥＬディスプレイパネルの画素動作タイミング図である。It is a pixel operation | movement timing diagram of the organic electroluminescent display panel of Example 4 of this invention. 本発明の実施例５のインターネット画像表示装置の概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the internet image display apparatus of Example 5 of this invention. 従来の機ＥＬディスプレイの一例の画素回路を示す回路図である。It is a circuit diagram which shows the pixel circuit of an example of the conventional machine EL display. 従来の有機ＥＬディスプレイの他の例の画素回路を示す回路図である。It is a circuit diagram which shows the pixel circuit of the other example of the conventional organic EL display.

以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。また、以下の実施例は、本発明の特許請求の範囲の解釈を限定するためのものではない。
［実施例１］
以下、図１〜図３を用いて、本発明の実施例１について、その構成および動作について以下順次説明する。始めに、本実施例１の有機ＥＬ（Electro Luminescence）ディスプレイの構成について説明する。
図１は、本実施例１の有機ＥＬディスプレイパネルの概略構成を示すブロック図である。図１では、図面の簡略化のために表示領域は、横方向２単位画素、縦方向３単位画素の画素配列のみを示しており、１単位画素はそれぞれ赤（Ｒ）、緑（Ｇ）、青（Ｂ）色の発光色を有する３個の画素１００から構成されている。
各画素１００には、水平方向に書込み走査線７、リセット走査線１１、発光制御線１２が接続されており、書込み走査線７、リセット走査線１１、発光制御線１２の一端は画素走査回路２１に接続されている。
また、各画素１００には、垂直方向に信号線６と電源線５が接続されており、信号線６は信号電圧生成回路２３に、電源線５はその両端で電源配線２６に接続されている。
なお、画素走査回路２１には、信号電圧生成回路２３から制御信号線２２が入力し、更にパネル外部より信号電圧生成回路２３には外部制御信号線２９が、電源配線２６には外部にて電源切替えスイッチ素子３１を介して高電圧電源回路３２と低電圧電源回路３３が入力している。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
In all the drawings for explaining the embodiments, parts having the same functions are given the same reference numerals, and repeated explanation thereof is omitted. Also, the following examples are not intended to limit the interpretation of the scope of the claims of the present invention.
[Example 1]
Hereinafter, the configuration and operation of the first embodiment of the present invention will be sequentially described with reference to FIGS. First, the configuration of the organic EL (Electro Luminescence) display according to the first embodiment will be described.
FIG. 1 is a block diagram illustrating a schematic configuration of the organic EL display panel according to the first embodiment. In FIG. 1, for simplification of the drawing, the display region shows only a pixel arrangement of 2 unit pixels in the horizontal direction and 3 unit pixels in the vertical direction, and each 1 unit pixel is red (R), green (G), It is composed of three pixels 100 having a blue (B) emission color.
A write scanning line 7, a reset scanning line 11, and a light emission control line 12 are connected to each pixel 100 in the horizontal direction. One end of each of the write scanning line 7, the reset scanning line 11, and the light emission control line 12 is a pixel scanning circuit 21. It is connected to the.
Each pixel 100 is connected to the signal line 6 and the power supply line 5 in the vertical direction. The signal line 6 is connected to the signal voltage generation circuit 23 and the power supply line 5 is connected to the power supply wiring 26 at both ends thereof. .
The pixel scanning circuit 21 is supplied with the control signal line 22 from the signal voltage generation circuit 23, and further, the external control signal line 29 is supplied to the signal voltage generation circuit 23 from the outside of the panel, and the power supply wiring 26 is externally supplied with power. A high voltage power supply circuit 32 and a low voltage power supply circuit 33 are input via the changeover switch element 31.

また、後述する有機ＥＬ素子１のカソードが接地されている共通電極２７には、外部接地配線２８が入力する。これらの回路はガラス基板３０上に配置されており、特に信号電圧生成回路２３は半導体ＩＣチップの形で実装され、画素走査回路２１は画素１００と同様の多結晶Ｓｉ−ＴＦＴでガラス基板３０上に構成されている。
また信号電圧生成回路２３の内部には、低電圧振幅信号電圧出力回路２４と、高電圧振幅信号電圧出力回路２５が設けられており、これらは二者択一で動作して、低電圧振幅信号または高電圧振幅信号を信号線６に出力する。なお、実際には後述するように、電源切替えスイッチ素子３１によって高電圧電源回路３２が選択された際には信号電圧生成回路２３の内部では低電圧振幅信号電圧出力回路２４が選択され、低電圧電源回路３３が選択された際には信号電圧生成回路２３の内部では高電圧振幅信号電圧出力回路２５が選択される。 An external ground wiring 28 is input to the common electrode 27 whose cathode of the organic EL element 1 described later is grounded. These circuits are arranged on the glass substrate 30. In particular, the signal voltage generation circuit 23 is mounted in the form of a semiconductor IC chip, and the pixel scanning circuit 21 is a polycrystalline Si-TFT similar to the pixel 100 on the glass substrate 30. It is configured.
In addition, a low voltage amplitude signal voltage output circuit 24 and a high voltage amplitude signal voltage output circuit 25 are provided inside the signal voltage generation circuit 23, and these operate in one of two ways, and the low voltage amplitude signal Alternatively, a high voltage amplitude signal is output to the signal line 6. In practice, as will be described later, when the high voltage power supply circuit 32 is selected by the power supply switching element 31, the low voltage amplitude signal voltage output circuit 24 is selected inside the signal voltage generation circuit 23, and the low voltage When the power supply circuit 33 is selected, the high voltage amplitude signal voltage output circuit 25 is selected inside the signal voltage generation circuit 23.

続いて、本実施例１の有機ＥＬディスプレイの画素回路について説明する。図２は、本実施例１の有機ＥＬディスプレイの画素回路を示す回路図である。
各画素１００は、有機ＥＬ素子１を有し、有機ＥＬ素子１のアノードは、発光制御スイッチ素子１０と、ｐＭＯＳである駆動ＴＦＴ（Thin Film-Transistor）２を介して、Ｖｏｌｅｄ１またはＶｏｌｅｄ２の電圧が供給される電源線５に接続されている。
駆動ＴＦＴ２のゲート・ドレイン間にはリセットスイッチ素子９が接続され、駆動ＴＦＴ２のゲートは書込み容量８と書込みスイッチ素子４を介して信号線６に接続される。また駆動ＴＦＴ２のゲートは信号保持容量３を介して電源線５に接続される。なお、書込みスイッチ素子４を構成する薄膜トランジスタのゲートは書込み走査線７に接続され、書込みスイッチ素子４は書込み走査線７によって順次走査される。また、リセットスイッチ素子９を構成する薄膜トランジスタのゲートはリセット走査線１１に接続され、発光制御スイッチ素子１０を構成する薄膜トランジスタのゲートは発光制御線１２に接続される。さらに、有機ＥＬ素子１のカソードは、共通電極２７に接続されている。 Next, the pixel circuit of the organic EL display of Example 1 will be described. FIG. 2 is a circuit diagram illustrating a pixel circuit of the organic EL display according to the first embodiment.
Each pixel 100 has an organic EL element 1, and the anode of the organic EL element 1 receives a voltage of Voled 1 or Voled 2 via a light emission control switch element 10 and a driving TFT (Thin Film-Transistor) 2 that is a pMOS. It is connected to a power supply line 5 to be supplied.
A reset switch element 9 is connected between the gate and drain of the drive TFT 2, and the gate of the drive TFT 2 is connected to the signal line 6 via the write capacitor 8 and the write switch element 4. The gate of the driving TFT 2 is connected to the power supply line 5 through the signal holding capacitor 3. Note that the gate of the thin film transistor constituting the write switch element 4 is connected to the write scan line 7, and the write switch element 4 is sequentially scanned by the write scan line 7. Further, the gate of the thin film transistor constituting the reset switch element 9 is connected to the reset scanning line 11, and the gate of the thin film transistor constituting the light emission control switch element 10 is connected to the light emission control line 12. Further, the cathode of the organic EL element 1 is connected to the common electrode 27.

次に、本実施例１の動作について図３を用いて説明する。
図３は、本実施例１の有機ＥＬディスプレイパネルの画素動作タイミング図であり、注目する画素に信号電圧を書込む１水平期間を１Ｈとして、当該期間内の動作を示したものである。図３（ａ）は高電圧出力モード時、図３（ｂ）は低電圧出力モード時の波形であるが、後者では前者と同じ波形は省略している。
ＷＲＴは書込みスイッチ素子４の動作、ＲＥＳはリセットスイッチ素子９の動作、ＩＬＭは発光制御スイッチ素子１０の動作波形を示しており、下がスイッチ素子オン、上がスイッチ素子オフである。
ＳＩＧは信号線６に印加される電圧波形であり、ＳＩＧ１は高電圧出力モード時に低電圧振幅信号電圧出力回路２４から出力される低電圧振幅信号電圧Ｖｓｉｇ１の波形、ＳＩＧ２は低電圧出力モード時に高電圧振幅信号電圧出力回路２５から出力される高電圧振幅信号電圧Ｖｓｉｇ２の波形に対応する。
Ｖｏｌｅｄ１／２は、電源線５に印加される電源電圧を意味しており、高電圧出力モードでは高電圧電源回路３２から出力される高電圧Ｖｏｌｅｄ１、低電圧出力モードでは低電圧電源回路３３から出力される低電圧Ｖｏｌｅｄ２を表す。 Next, the operation of the first embodiment will be described with reference to FIG.
FIG. 3 is a pixel operation timing chart of the organic EL display panel according to the first embodiment. In FIG. 3, one horizontal period in which a signal voltage is written to a pixel of interest is defined as 1H, and an operation within the period is illustrated. 3A shows waveforms in the high voltage output mode, and FIG. 3B shows waveforms in the low voltage output mode. In the latter, the same waveforms as in the former are omitted.
WRT indicates the operation of the write switch element 4, RES indicates the operation of the reset switch element 9, and ILM indicates the operation waveform of the light emission control switch element 10. The lower is the switch element on and the upper is the switch element off.
SIG is a voltage waveform applied to the signal line 6, SIG1 is a waveform of the low voltage amplitude signal voltage Vsig1 output from the low voltage amplitude signal voltage output circuit 24 in the high voltage output mode, and SIG2 is high in the low voltage output mode. This corresponds to the waveform of the high voltage amplitude signal voltage Vsig2 output from the voltage amplitude signal voltage output circuit 25.
Voled1 / 2 means a power supply voltage applied to the power supply line 5, and is output from the high voltage Voled 1 output from the high voltage power supply circuit 32 in the high voltage output mode, and output from the low voltage power supply circuit 33 in the low voltage output mode. Represents the low voltage Voled2.

まず、図３（ａ）に示す高画質優先である高電圧出力モードが選択された場合の動作について説明する。
１水平期間の始めから発光制御スイッチ素子１０は既にオンであり、更にリセットスイッチ素子９がオンすることにより、駆動ＴＦＴ２と発光制御スイッチ素子１０には貫通電流が流れ、信号保持容量３の両端には所定の電圧がプリチャージされる。同時に書込みスイッチ素子４がオンすることにより信号線６に印加された０Ｖ電圧が入力することで、書込み容量８も同時にプリチャージされる。
次いで、発光制御スイッチ素子１０をオフすると、信号保持容量３の両端には駆動ＴＦＴ２のしきい値電圧が書込まれ、この電圧は、次にリセットスイッチ素子９がオフすることによって信号保持容量３の両端に保持される。
ここで、信号線６に低電圧振幅信号電圧出力回路２４から出力される低電圧振幅信号電圧Ｖｓｉｇ１が印加されると、信号電圧Ｖｓｉｇ１は書込み容量８と信号保持容量３に分圧され、当該分圧比にて信号保持容量３に追加書込みされる。これにより信号保持容量３は駆動ＴＦＴ２のしきい値電圧と、分圧された信号電圧Ｖｓｉｇ１の和とを記憶する。
この後、書込みスイッチ素子４がオフすることで、信号保持容量３への信号電圧書き込みが完了し、発光制御スイッチ素子１０が再びオンすることで有機ＥＬ素子１の発光が開始されるが、この際に、駆動ＴＦＴ２はしきい値電圧のばらつきに影響されること無く、有機ＥＬ素子１を高精度で発光させることができる。
また、この際に、駆動ＴＦＴ２は飽和領域で動作するため、有機ＥＬ素子１の劣化に伴う駆動電圧の上昇に影響されることが無く、これに伴う焼付きや、輝度低下に伴う色度変調等の発生を回避することができる。 First, an operation in the case where the high voltage output mode which is given priority on high image quality shown in FIG. 3A is selected will be described.
Since the light emission control switch element 10 is already on from the beginning of one horizontal period and the reset switch element 9 is further turned on, a through current flows through the drive TFT 2 and the light emission control switch element 10, and the signal holding capacitor 3 has both ends. Is precharged with a predetermined voltage. At the same time, when the write switch element 4 is turned on, the 0V voltage applied to the signal line 6 is input, so that the write capacitor 8 is also precharged simultaneously.
Next, when the light emission control switch element 10 is turned off, the threshold voltage of the driving TFT 2 is written to both ends of the signal holding capacitor 3, and this voltage is applied to the signal holding capacitor 3 when the reset switch element 9 is turned off next. Is held at both ends.
Here, when the low voltage amplitude signal voltage Vsig 1 output from the low voltage amplitude signal voltage output circuit 24 is applied to the signal line 6, the signal voltage Vsig 1 is divided into the write capacitor 8 and the signal holding capacitor 3. Additional writing is performed in the signal holding capacitor 3 at the pressure ratio. As a result, the signal holding capacitor 3 stores the threshold voltage of the driving TFT 2 and the sum of the divided signal voltage Vsig1.
Thereafter, when the write switch element 4 is turned off, signal voltage writing to the signal holding capacitor 3 is completed, and when the light emission control switch element 10 is turned on again, the organic EL element 1 starts to emit light. At this time, the driving TFT 2 can cause the organic EL element 1 to emit light with high accuracy without being affected by variations in threshold voltage.
At this time, since the driving TFT 2 operates in a saturation region, the driving TFT 2 is not affected by an increase in driving voltage caused by the deterioration of the organic EL element 1, and chromaticity modulation accompanying the image sticking and luminance reduction accompanying this. Etc. can be avoided.

次に、図３（ｂ）に示す低消費電力優先である低電圧出力モードが選択された場合の動作について説明する。
低電圧出力モードにおける各波形は、信号線６に印加される電圧波形ＳＩＧが高電圧振幅信号電圧Ｖｓｉｇ２に、電源線５に印加される電源電圧が、Ｖｏｌｅｄ２の低電圧に変更されることを除けば、基本的には高電圧出力モードのそれらと同じである。このため、詳細な説明は省略するが、低電圧振幅信号電圧Ｖｓｉｇ１が５Ｖであったのに対して、高電圧振幅信号電圧Ｖｓｉｇ２は１０Ｖに、高電圧Ｖｏｌｅｄ１が１０Ｖであったのに対して低電圧Ｖｏｌｅｄ２は５Ｖに変更されている。
発光時に駆動ＴＦＴ２はしきい値電圧のばらつきに影響されること無く、有機ＥＬ素子１を高精度で発光させることができることは高電圧出力モードと同じであるが、この際に駆動ＴＦＴ２は信号電圧の低い極低輝度の領域を除いて主に非飽和領域（線形領域）で動作するため、発光輝度が有機ＥＬ素子１の劣化に伴う駆動電圧の上昇には影響されるものの、発光電力の供給電圧がＶｏｌｅｄ２と、Ｖｏｌｅｄ１の半分で済むために、消費電力を高電圧出力モードに比較して半減させることができる。
この低電圧出力モードにおいては、電源線５に印加される電源電圧が、低電圧Ｖｏｌｅｄ２の５Ｖに変更されているため、駆動ＴＦＴ４３を非飽和領域で駆動すると、信号線６に印加される同一の信号電圧ＳＩＧに対しても輝度が不足してしまう。そこで、本実施例では、信号電圧生成回路２３の高電圧振幅信号電圧出力回路２５から高電圧振幅信号電圧Ｖｓｉｇ２を出力し、輝度不足を補償する。 Next, an operation when the low voltage output mode which is the priority for low power consumption shown in FIG. 3B is selected will be described.
Each waveform in the low voltage output mode is that the voltage waveform SIG applied to the signal line 6 is changed to the high voltage amplitude signal voltage Vsig2, and the power supply voltage applied to the power supply line 5 is changed to a low voltage of Voled2. Basically, it is the same as those in the high voltage output mode. Therefore, although a detailed description is omitted, the low voltage amplitude signal voltage Vsig1 is 5V, whereas the high voltage amplitude signal voltage Vsig2 is 10V and the high voltage Voled1 is 10V. The voltage Voled2 is changed to 5V.
The driving TFT 2 can emit light with high accuracy without being affected by variations in threshold voltage at the time of light emission, which is the same as in the high voltage output mode. Since the operation is mainly performed in the non-saturated region (linear region) except for the region with extremely low luminance, the light emission luminance is affected by the increase of the driving voltage due to the deterioration of the organic EL element 1, but the light emission power is supplied. Since the voltage needs to be half of Voled2 and Voled1, the power consumption can be halved compared to the high voltage output mode.
In this low voltage output mode, since the power supply voltage applied to the power supply line 5 is changed to 5 V of the low voltage Voled2, when the driving TFT 43 is driven in the non-saturation region, the same voltage applied to the signal line 6 is applied. The luminance is insufficient even for the signal voltage SIG. Therefore, in this embodiment, the high voltage amplitude signal voltage Vsig2 is output from the high voltage amplitude signal voltage output circuit 25 of the signal voltage generation circuit 23 to compensate for insufficient luminance.

なお、ユーザの選択あるいは画面によって自動で選択される低電圧出力モードにおいては、特に高画質であることを必要としない、データ表示やテキスト表示、地図表示、アイコン表示、或いはスクリーンセイバーのような電力セーブモード等に用いられる。また低電圧出力モードでは、高電圧出力モードとは信号電圧ＳＩＧに対する発光輝度特性が異なるために、独立したガンマ係数変換をかけることが望ましいが、この際同時に以下のような信号処理を行うことも可能である。
（１）フレーム周波数の削減
低電圧出力モードにおいては、一般に動画質を求められることは少ないため、フレーム周波数を通常の１／１０以下にして、信号処理電力の削減も図ることができる。
（２）２値／ディザ表示
低電圧出力モードにおいては、一般に高画質を要求されないため、２値或いはこれに準じる多階調（例えば、表示データが８階調であれば、８階調以下の階調）まで表示階調を削減して、信号電圧生成回路２３の消費電力削減も図ることができる。
（３）表示内容をドライバ内のメモリに持たせる
表示階調を削減すれば、表示データを信号電圧生成回路２３内に記憶することが容易になるため、これによって外部制御信号線２９の信号転送にかかる消費電力削減も図ることができる。
（４）定期的表示変更による焼付き緩和
低電圧出力モードにおいては静止画像が多いため、焼付きが生じる可能性が大きくなる。そこで自動的に定期的に画像を書換えて、或いは画面全体をシフトさせて、またはアイコン等の位置や色を変更させることにより、このような焼付きを緩和させることが可能である。 In the low voltage output mode that is automatically selected by the user or the screen, power saving such as data display, text display, map display, icon display, or screen saver is not required. Used for mode etc. Also, in the low voltage output mode, it is desirable to perform independent gamma coefficient conversion because the light emission luminance characteristics with respect to the signal voltage SIG are different from the high voltage output mode, but at this time, the following signal processing may be performed at the same time. Is possible.
(1) Reduction of frame frequency In the low-voltage output mode, since the quality of moving images is generally not required, the signal frequency can be reduced by reducing the frame frequency to 1/10 or less of the normal frequency.
(2) Binary / Dither Display In the low voltage output mode, generally, high image quality is not required, so binary or multi-gradation equivalent to this (for example, if display data is 8 gradations, 8 gradations or less) The display gradation can be reduced up to (gradation), and the power consumption of the signal voltage generation circuit 23 can be reduced.
(3) Giving display contents to the memory in the driver If the display gradation is reduced, it becomes easier to store the display data in the signal voltage generation circuit 23. Accordingly, the signal transfer of the external control signal line 29 is performed. Power consumption can be reduced.
(4) Reduction of burn-in by periodic display change In low-voltage output mode, there are many still images, so there is a greater possibility of burn-in. Therefore, such image sticking can be alleviated by automatically rewriting the image periodically, shifting the entire screen, or changing the position or color of an icon or the like.

なお、前述の実施例は、発明の趣旨を逸しない範囲で様々な変形が可能である。例えば、スイッチ素子や駆動ＴＦＴをｐＭＯＳからｎ型ＭＯＳトランジスタに変更することによって、トランジスタのリーク電流を更に低減して高画質化を図ることが可能である。
また、薄膜ＴＦＴなどの薄膜トランジスタを、多結晶Ｓｉ−ＴＦＴに替えて、単結晶Ｓｉ−ＴＦＴ、微結晶Ｓｉ−ＴＦＴ、有機ＴＦＴ、ＩＧＺＯ等の酸化物−ＴＦＴ等を用いることが可能であり、これによってより設備投資費用の削減や、ガラス基板の大型化を図ることができる。
或いは、本実施例ではガラス基板上にディスプレイを設けたが、プラスチック基板やその他の不透明基板上にこれらを実現することによる軽量化も可能である。
また、画素配列として、ＲＧＢストライプ配列を用いたが、用途に応じてＲＧＢＷやデルタ配置等のその他の画素配列への応用が可能であることは言うまでもない。
さらに、本実施例では、信号電圧生成回路２３は、半導体ＩＣチップの形で実装され、画素走査回路２１は、画素１００と同様の多結晶Ｓｉ−ＴＦＴでガラス基板上に構成したが、信号電圧生成回路２３及び画素走査回路２１をそれぞれ半導体チップの形で実装するか、薄膜トランジスタで基板上に構成するかは、量産設備投資や量産コストの最適化、額縁面積の仕様等によって任意に選択することが可能である。
このような信号処理や変形は、後述するその他の実施例においても適用が可能である。 The above-described embodiments can be variously modified without departing from the spirit of the invention. For example, by changing the switch element and the driving TFT from a pMOS to an n-type MOS transistor, it is possible to further reduce the leakage current of the transistor and improve the image quality.
In addition, a thin film transistor such as a thin film TFT can be replaced with a polycrystalline Si-TFT, and a single crystal Si-TFT, a microcrystalline Si-TFT, an organic TFT, an oxide TFT such as IGZO, etc. can be used. Therefore, it is possible to further reduce the capital investment cost and increase the size of the glass substrate.
Or although the display was provided on the glass substrate in the present Example, the weight reduction by implement | achieving these on a plastic substrate and another opaque substrate is also possible.
Further, although the RGB stripe arrangement is used as the pixel arrangement, it goes without saying that application to other pixel arrangements such as RGBW and delta arrangement is possible depending on the application.
Furthermore, in this embodiment, the signal voltage generation circuit 23 is mounted in the form of a semiconductor IC chip, and the pixel scanning circuit 21 is formed on a glass substrate with a polycrystalline Si-TFT similar to that of the pixel 100. Whether the generation circuit 23 and the pixel scanning circuit 21 are each mounted in the form of a semiconductor chip or formed on a substrate with a thin film transistor is arbitrarily selected depending on investment in mass production facilities, optimization of mass production costs, frame area specifications, etc. Is possible.
Such signal processing and modification can be applied to other embodiments described later.

［実施例２］
以下、図４、図５を用いて、本発明の実施例２について、その構成および動作について以下順次説明する。
本実施例における有機ＥＬディスプレイパネルの構成図は、リセット走査線１１、発光制御線１２が選択スイッチ素子４２、４４のゲート走査線に替わっていること、信号電圧生成回路２３には高電圧振幅信号電圧出力回路２５は無く、低電圧振幅信号電圧出力回路２４から出力される低電圧振幅信号電圧Ｖｓｉｇ１のみを出力することを除けば、実施例１と同様であるため、説明を省略する。
本実施例に係る有機ＥＬディスプレイの画素回路について、図４を用いて説明する。
図４は、本発明の実施例２の有機ＥＬディスプレイの画素回路を示す回路図である。
各画素には、有機ＥＬ素子１が設けられており、有機ＥＬ素子１のアノードは、ｐＭＯＳである駆動ＴＦＴ４１、４３と選択スイッチ素子４２、４４を介して、電圧Ｖｏｌｅｄ１またはＶｏｌｅｄ２が印加される電源線５に接続されている。
駆動ＴＦＴ４１、４３のゲートは、書込みスイッチ素子４を介して信号線６に接続され、駆動ＴＦＴ４１、４３のゲートは、同時に信号保持容量３を介して電源線５にも接続される。また、書込みスイッチ素子４を構成する薄膜トランジスタのゲートは書込み走査線７に接続される。本実施例の画素回路では、前述の実施例２の画素回路と比して、書込み容量８、リセットスイッチ素子９、発光制御スイッチ素子１０が省略されている。
ここで、有機ＥＬ素子１のアノードは電源線５に対して、選択スイッチ素子４２、４４で選択される駆動ＴＦＴ４１、４３を介して２通りの経路で接続されることになるが、ここで駆動ＴＦＴ４１のチャネル幅／チャネル長比（以下、Ｗ／Ｌと記載する）は４／２０であり、駆動ＴＦＴ４３のＷ／Ｌは２０／４に設計されている。 [Example 2]
Hereinafter, the configuration and operation of the second embodiment of the present invention will be sequentially described with reference to FIGS.
In the configuration diagram of the organic EL display panel in this embodiment, the reset scanning line 11 and the light emission control line 12 are replaced with the gate scanning lines of the selection switch elements 42 and 44, and the signal voltage generation circuit 23 has a high voltage amplitude signal. Since there is no voltage output circuit 25 and only the low voltage amplitude signal voltage Vsig1 output from the low voltage amplitude signal voltage output circuit 24 is output, the description is omitted because it is the same as the first embodiment.
The pixel circuit of the organic EL display according to this example will be described with reference to FIG.
FIG. 4 is a circuit diagram showing a pixel circuit of the organic EL display of Example 2 of the present invention.
Each pixel is provided with an organic EL element 1, and the anode of the organic EL element 1 is a power source to which a voltage Voled 1 or Voled 2 is applied via drive TFTs 41 and 43 that are pMOSs and selection switch elements 42 and 44. Connected to line 5.
The gates of the drive TFTs 41 and 43 are connected to the signal line 6 via the write switch element 4, and the gates of the drive TFTs 41 and 43 are simultaneously connected to the power supply line 5 via the signal holding capacitor 3. The gate of the thin film transistor that constitutes the write switch element 4 is connected to the write scan line 7. In the pixel circuit of the present embodiment, the write capacitor 8, the reset switch element 9, and the light emission control switch element 10 are omitted as compared with the pixel circuit of the second embodiment.
Here, the anode of the organic EL element 1 is connected to the power supply line 5 through the driving TFTs 41 and 43 selected by the selection switch elements 42 and 44 through two paths. The channel width / channel length ratio (hereinafter referred to as W / L) of the TFT 41 is 4/20, and the W / L of the driving TFT 43 is designed to be 20/4.

次に、本実施例２の動作について、図５を用いて説明する。
図５は、本実施例２の有機ＥＬディスプレイパネルの画素動作タイミング図であり、注目する画素に信号電圧を書込む１水平期間を１Ｈとして、当該期間内の動作を示したものである。図５（ａ）は高電圧出力モード時、図５（ｂ）は低電圧出力モード時の波形であるが、後者では前者と同じ波形は省略している。
ＷＲＴは書込みスイッチ素子４の動作、ＳＩＧは信号線６に印加される電圧波形であり、本実施例では高電圧出力モード時も低電圧出力モード時にも、ＳＩＧ１と称する低電圧振幅信号電圧出力回路２４から出力される低電圧振幅信号電圧Ｖｓｉｇ１の波形がそのまま用いられる。ＳＥＬ１、ＳＥＬ２はそれぞれ、選択スイッチ素子４２、４４の動作波形を示しており、ＷＲＴを含めて下がスイッチ素子オン、上がスイッチ素子オフである。Ｖｏｌｅｄ１／２は電源線５に印加される電源電圧を意味しており、高電圧出力モードでは高電圧電源回路３２から出力される高電圧Ｖｏｌｅｄ１、低電圧出力モードでは低電圧電源回路３３から出力される低電圧Ｖｏｌｅｄ２を表す。
まず、図５（ａ）に示す高画質優先である高電圧出力モードが選択された場合の動作について説明する。
１水平期間の始めから選択スイッチ素子４２は既にオンであり、選択スイッチ素子４４はオフである。ここで、書込みスイッチ素子４がオンし、次いで信号線６に低電圧振幅信号電圧出力回路２４から出力される低電圧振幅信号電圧Ｖｓｉｇ１が印加されると、信号電圧Ｖｓｉｇ１は信号保持容量３に書込まれる。この後、書込みスイッチ素子４がオフすることで、信号保持容量３への信号電圧書き込みが完了するが、これにより選択スイッチ素子４２によって選択された駆動ＴＦＴ４１は有機ＥＬ素子１を発光させる。
この際に、駆動ＴＦＴ４１は飽和領域で動作するため、有機ＥＬ素子１の劣化に伴う駆動電圧の上昇に影響されることが無く、これに伴う焼付きや、輝度低下に伴う色度変調等の発生を回避することができる。 Next, the operation of the second embodiment will be described with reference to FIG.
FIG. 5 is a pixel operation timing chart of the organic EL display panel according to the second embodiment. In FIG. 5, one horizontal period in which a signal voltage is written to a pixel of interest is set to 1H, and an operation within the period is shown. FIG. 5A shows waveforms in the high voltage output mode, and FIG. 5B shows waveforms in the low voltage output mode. In the latter, the same waveforms as in the former are omitted.
WRT is the operation of the write switch element 4, and SIG is a voltage waveform applied to the signal line 6. In this embodiment, a low voltage amplitude signal voltage output circuit called SIG1 in both the high voltage output mode and the low voltage output mode. The waveform of the low voltage amplitude signal voltage Vsig1 output from 24 is used as it is. SEL1 and SEL2 indicate operation waveforms of the selection switch elements 42 and 44, respectively, including WRT, the lower is the switch element on, and the upper is the switch element off. Voled1 / 2 means a power supply voltage applied to the power supply line 5. In the high voltage output mode, the high voltage Voled1 is output from the high voltage power supply circuit 32. In the low voltage output mode, the voltage is output from the low voltage power supply circuit 33. Represents the low voltage Voled2.
First, the operation in the case where the high voltage output mode which is prioritized in high image quality shown in FIG. 5A is selected will be described.
From the beginning of one horizontal period, the selection switch element 42 is already on, and the selection switch element 44 is off. Here, when the write switch element 4 is turned on and the low voltage amplitude signal voltage Vsig 1 output from the low voltage amplitude signal voltage output circuit 24 is applied to the signal line 6, the signal voltage Vsig 1 is written to the signal holding capacitor 3. Is included. Thereafter, when the write switch element 4 is turned off, the signal voltage writing to the signal holding capacitor 3 is completed. As a result, the drive TFT 41 selected by the selection switch element 42 causes the organic EL element 1 to emit light.
At this time, since the driving TFT 41 operates in a saturation region, the driving TFT 41 is not affected by an increase in the driving voltage accompanying the deterioration of the organic EL element 1, and the image sticking accompanying this and the chromaticity modulation accompanying the luminance reduction, etc. Occurrence can be avoided.

次に図５（ｂ）に示す低消費電力優先である低電圧出力モードが選択された場合の動作について説明する。
低電圧出力モードにおける各波形は、選択スイッチ素子４２がオフであり、選択スイッチ素子４４がオンであること、電源線５に印加される電源電圧が、Ｖｏｌｅｄ２の低電圧に変更されることを除けば、基本的には高電圧出力モードのそれらと同じである。
ここで、高電圧Ｖｏｌｅｄ１が１０Ｖであったのに対して低電圧Ｖｏｌｅｄ２は５Ｖに変更されている。低電圧出力モードにおいては、選択スイッチ素子４４によって選択された駆動ＴＦＴ４３が有機ＥＬ素子１を発光させる。この際に、駆動ＴＦＴ４３は信号電圧の低い極低輝度の領域を除いて主に非飽和領域（線形領域）で動作するため、発光輝度が有機ＥＬ素子１の劣化に伴う駆動電圧の上昇には影響されるものの、発光電力の供給電圧がＶｏｌｅｄ２と、Ｖｏｌｅｄ１の半分で済むために、消費電力を高電圧出力モードに比較して半減させることができる。
この低電圧出力モードにおいては、電源線５に印加される電源電圧が、高電圧Ｖｏｌｅｄ１の１０Ｖから低電圧Ｖｏｌｅｄ２の５Ｖに変更されているため、駆動ＴＦＴ４３を非飽和領域で駆動すると、信号線６に印加される同一の信号電圧ＳＩＧに対しても輝度が不足してしまう。
そこで、駆動ＴＦＴ４１のＷ／Ｌが４／２０であったのに対して、駆動ＴＦＴ４３のＷ／Ｌを２０／４に設計することにより、このような輝度低下分を補っている。なお本実施例では駆動ＴＦＴ４３のＷ／Ｌを、駆動ＴＦＴ４１のＷ／Ｌの２５倍としたが、低電圧出力モード時にもある程度の輝度低下が許容される場合にはＷ／Ｌは２倍以下に設計しても良いし、或いは選択スイッチ素子４２、４４自体を止めてしまい、単一の駆動ＴＦＴで常時対応することも可能である。
本実施例においては、特に信号電圧生成回路２３に特殊な構成を必要としないため、より低価格化を図ることができるという利点がある。 Next, the operation in the case where the low voltage output mode which is the priority for low power consumption shown in FIG. 5B is selected will be described.
Each waveform in the low voltage output mode is that the selection switch element 42 is off, the selection switch element 44 is on, and the power supply voltage applied to the power supply line 5 is changed to a low voltage of Voled2. Basically, it is the same as those in the high voltage output mode.
Here, the high voltage Voled1 is 10V, while the low voltage Voled2 is changed to 5V. In the low voltage output mode, the drive TFT 43 selected by the selection switch element 44 causes the organic EL element 1 to emit light. At this time, since the driving TFT 43 operates mainly in the non-saturated region (linear region) except for the extremely low luminance region where the signal voltage is low, the emission luminance increases the driving voltage due to the deterioration of the organic EL element 1. Although influenced, the supply voltage of the light emission power is half of Voled2 and Voled1, so that the power consumption can be halved compared to the high voltage output mode.
In this low voltage output mode, since the power supply voltage applied to the power supply line 5 is changed from 10V of the high voltage Voled1 to 5V of the low voltage Voled2, when the driving TFT 43 is driven in the non-saturation region, the signal line 6 The luminance is insufficient even for the same signal voltage SIG applied to.
Therefore, the W / L of the drive TFT 41 is 4/20, whereas the W / L of the drive TFT 43 is designed to be 20/4 to compensate for such a decrease in luminance. In this embodiment, the W / L of the driving TFT 43 is set to 25 times the W / L of the driving TFT 41. However, when a certain level of luminance reduction is allowed even in the low voltage output mode, the W / L is less than twice. Alternatively, the selection switch elements 42 and 44 themselves may be stopped, and a single driving TFT can always be used.
In the present embodiment, since the signal voltage generation circuit 23 does not particularly require a special configuration, there is an advantage that the cost can be further reduced.

［実施例３］
以下、図６を用いて、本発明の実施例３について、その構成および動作について以下順次説明する。
本実施例における有機ＥＬディスプレイパネルの構成図は、選択スイッチ素子４２、４４のゲート走査線が無いこと、電源線５として第一電源線４５と第二電源線４６の二本が設けられていることを除けば、実施例２と同様であるため、説明を省略する。本実施例に係る有機ＥＬディスプレイの画素回路について、図６を用いて説明する。
図６は、本発明の実施例３の有機ＥＬディスプレイの画素回路を示す回路図である。
各画素には有機ＥＬ素子１が設けられており、有機ＥＬ素子１のアノードは、ｐＭＯＳである駆動ＴＦＴ４１を介して電圧Ｖｏｌｅｄ１または０Ｖが印加される第一電源線４５に、またｐＭＯＳである駆動ＴＦＴ４３を介して電圧Ｖｏｌｅｄ２または０Ｖが印加される第二電源線４６に接続されている。
駆動ＴＦＴ４１、４３のゲートは、書込みスイッチ素子４を介して信号線６に接続され、駆動ＴＦＴ４１、４３のゲートは同時に信号保持容量３を介して第一電源線４５にも接続される。また、書込みスイッチ素子４を構成する薄膜トランジスタのゲートは書込み走査線７に接続される。
ここで、有機ＥＬ素子１のアノードは第一電源線４５または第二電源線４６に対して、駆動ＴＦＴ４１または４３を介してそれぞれ接続されることになるが、駆動ＴＦＴ４１のＷ／Ｌは４／２０であり、駆動ＴＦＴ４３のＷ／Ｌは２０／４に設計されている。 [Example 3]
Hereinafter, the configuration and operation of the third embodiment of the present invention will be sequentially described with reference to FIG.
In the configuration diagram of the organic EL display panel in this embodiment, there is no gate scanning line of the selection switch elements 42 and 44, and the first power supply line 45 and the second power supply line 46 are provided as the power supply line 5. Except for this, since it is the same as the second embodiment, the description is omitted. The pixel circuit of the organic EL display according to this example will be described with reference to FIG.
FIG. 6 is a circuit diagram showing a pixel circuit of an organic EL display according to Example 3 of the present invention.
Each pixel is provided with an organic EL element 1, and the anode of the organic EL element 1 is applied to a first power line 45 to which a voltage Voled1 or 0V is applied via a driving TFT 41 which is a pMOS, and a driving which is a pMOS. It is connected to the second power supply line 46 to which the voltage Voled 2 or 0 V is applied via the TFT 43.
The gates of the drive TFTs 41 and 43 are connected to the signal line 6 through the write switch element 4, and the gates of the drive TFTs 41 and 43 are simultaneously connected to the first power supply line 45 through the signal holding capacitor 3. The gate of the thin film transistor that constitutes the write switch element 4 is connected to the write scan line 7.
Here, the anode of the organic EL element 1 is connected to the first power supply line 45 or the second power supply line 46 via the drive TFT 41 or 43, respectively. The W / L of the drive TFT 41 is 4 / The drive TFT 43 is designed to have a W / L of 20/4.

本実施例３の有機ＥＬディスプレイパネルの画素動作タイミングは、基本的には前述の実施例２と同様であるのでここでは詳細な説明は省略する。
前述の実施例２と比較した場合の本実施例の差異は、高電圧出力モードと低電圧出力モードの間における駆動ＴＦＴ４１と駆動ＴＦＴ４３の選択を、実施例２が選択スイッチ素子４２、４４で実現しているのに対して、実施例３では第一電源線４５と第二電源線４６に印加する電圧で実現している点である。
即ち、高電圧出力モードでは、第一電源線４５にＶｏｌｅｄ１（例えば１０Ｖ）、第二電源線４６に０Ｖを印加しておけば、駆動ＴＦＴ４１は有機ＥＬ素子１を駆動するが駆動ＴＦＴ４３は常時シャットダウンされる。
また、逆に、低電圧出力モードでは、第一電源線４５に０Ｖ、第二電源線４６にＶｏｌｅｄ２（例えば５Ｖ）を印加しておけば、駆動ＴＦＴ４１は常時シャットダウンされるが駆動ＴＦＴ４３は有機ＥＬ素子１を駆動する。
本実施例３は、基本的には実施例２と同様な効果を有するが、前記のように第一電源線４５と第二電源線４６を設けることによって選択スイッチ素子４２、４４のようなアクティブ素子の数を減らすことができるため、更により歩留りの向上に寄与できるという長所を有する。 Since the pixel operation timing of the organic EL display panel of the third embodiment is basically the same as that of the second embodiment, detailed description thereof is omitted here.
The difference between the present embodiment and the second embodiment is that the selection of the driving TFT 41 and the driving TFT 43 between the high voltage output mode and the low voltage output mode is realized by the selection switch elements 42 and 44 in the second embodiment. In contrast, the third embodiment is realized by the voltage applied to the first power supply line 45 and the second power supply line 46.
That is, in the high voltage output mode, if Voled1 (for example, 10V) is applied to the first power supply line 45 and 0V is applied to the second power supply line 46, the driving TFT 41 drives the organic EL element 1, but the driving TFT 43 is always shut down. Is done.
Conversely, in the low voltage output mode, if 0 V is applied to the first power supply line 45 and Voled2 (for example, 5 V) is applied to the second power supply line 46, the drive TFT 41 is always shut down, but the drive TFT 43 is organic EL. The element 1 is driven.
The third embodiment basically has the same effect as that of the second embodiment, but by providing the first power supply line 45 and the second power supply line 46 as described above, the active elements such as the selection switch elements 42 and 44 are provided. Since the number of elements can be reduced, there is an advantage that the yield can be further improved.

［実施例４］
以下、図７〜図９を用いて、本発明の実施例４について、その構成および動作について以下順次説明する。
始めに、本実施例に係る有機ＥＬディスプレイの構成について述べる。
図７は、本実施例４の有機ＥＬディスプレイパネルの概略構成を示すブロック図である。図７では、図面の簡略化のために表示領域は、横方向２単位画素、縦方向３単位画素の画素配列のみを示しており、１単位画素はそれぞれ赤（Ｒ）、緑（Ｇ）、青（Ｂ）色の発光色を有する３個の画素９９から構成されている。
各画素９９には、水平方向に書込み走査線７、リセット走査線１１、発光制御線１２、参照電圧入力線５５が接続されており、書込み走査線７、リセット走査線１１、発光制御線１２、参照電圧入力線５５の一端は画素走査回路２１に接続されている。
また、各画素９９には、垂直方向に信号線６と電源線５、参照電圧線５６が接続されており、信号線６は信号電圧生成回路５８に、電源線５はその両端で電源配線２６に接続されており、参照電圧線５６は一端が参照電圧配線５７に接続されている。
なお、画素走査回路２１には信号電圧生成回路５８から制御信号線２２が入力し、更にパネル外部より信号電圧生成回路５８には外部制御信号線２９が、電源配線２６には外部にて電源切替えスイッチ素子３１を介して高電圧電源回路３２と低電圧電源回路３３が入力している。
参照電圧配線５７には外部にて参照電圧切替えスイッチ素子６１を介して一定電圧出力回路６２と三角波電圧出力回路６３が入力している。
また、後述する有機ＥＬ素子１のカソードが接地されている共通電極２７には、外部接地配線２８が入力する。これらの回路はガラス基板３０上に配置されており、特に信号電圧生成回路５８は半導体ＩＣチップの形で実装され、画素走査回路２１は画素９９と同様の多結晶Ｓｉ−ＴＦＴでガラス基板３０上に構成されている。
なお、信号電圧生成回路５８の内部には、特に高電圧振幅信号電圧出力回路２５は設けられておらず、この信号電圧生成回路５８の構成は、第２、３の実施例における信号電圧生成回路と同様に、一般に用いられる信号出力ドライバ回路と同様のものである。 [Example 4]
Hereinafter, the configuration and operation of the fourth embodiment of the present invention will be sequentially described with reference to FIGS.
First, the configuration of the organic EL display according to the present embodiment will be described.
FIG. 7 is a block diagram illustrating a schematic configuration of the organic EL display panel according to the fourth embodiment. In FIG. 7, for simplification of the drawing, the display area shows only a pixel arrangement of 2 unit pixels in the horizontal direction and 3 unit pixels in the vertical direction, and each 1 unit pixel is red (R), green (G), It is composed of three pixels 99 having a blue (B) emission color.
Each pixel 99 is connected with a write scan line 7, a reset scan line 11, a light emission control line 12, and a reference voltage input line 55 in the horizontal direction, and the write scan line 7, reset scan line 11, light emission control line 12, One end of the reference voltage input line 55 is connected to the pixel scanning circuit 21.
Each pixel 99 is connected to the signal line 6, the power supply line 5, and the reference voltage line 56 in the vertical direction. The signal line 6 is connected to the signal voltage generation circuit 58, and the power supply line 5 is connected to the power supply wiring 26 at both ends. One end of the reference voltage line 56 is connected to the reference voltage wiring 57.
The pixel scanning circuit 21 is supplied with the control signal line 22 from the signal voltage generation circuit 58. Further, the external control signal line 29 is supplied to the signal voltage generation circuit 58 from the outside of the panel, and the power supply wiring 26 is externally switched. A high voltage power supply circuit 32 and a low voltage power supply circuit 33 are input via the switch element 31.
A constant voltage output circuit 62 and a triangular wave voltage output circuit 63 are externally input to the reference voltage wiring 57 via a reference voltage changeover switch element 61.
An external ground wiring 28 is input to the common electrode 27 whose cathode of the organic EL element 1 described later is grounded. These circuits are arranged on the glass substrate 30. In particular, the signal voltage generation circuit 58 is mounted in the form of a semiconductor IC chip, and the pixel scanning circuit 21 is a polycrystalline Si-TFT similar to the pixel 99 on the glass substrate 30. It is configured.
The signal voltage generation circuit 58 is not particularly provided with the high voltage amplitude signal voltage output circuit 25. The signal voltage generation circuit 58 has the same configuration as that of the second and third embodiments. Similarly to the signal output driver circuit that is generally used,

続いて、本実施例４の有機ＥＬディスプレイの画素回路を説明する。
図８は、本実施例４の有機ＥＬディスプレイの画素回路を示す回路図である。
各画素９９は、有機ＥＬ素子１を有し、有機ＥＬ素子１のアノードは発光制御スイッチ素子１０と、ｐＭＯＳである駆動ＴＦＴ２を介して電圧Ｖｏｌｅｄ１またはＶｏｌｅｄ２が印加される電源線５に接続されている。
駆動ＴＦＴ２のゲート・ドレイン間にはリセットスイッチ素子９が接続され、駆動ＴＦＴ２のゲートは信号保持容量１３と書込みスイッチ素子４を介して信号線６に接続される。また、信号保持容量１３には書込みスイッチ素子４と並列に、参照電圧入力スイッチ素子５４を介して参照電圧線５６が接続される。
なお、書込みスイッチ素子４を構成する薄膜トランジスタのゲートは書込み走査線７に接続され、書込みスイッチ素子４は書込み走査線７によって順次走査される。また、リセットスイッチ素子９を構成する薄膜トランジスタのゲートはリセット走査線１１に接続され、発光制御スイッチ素子１０を構成する薄膜トランジスタのゲートは発光制御線１２に接続される。また、参照電圧入力スイッチ素子５４を構成する薄膜トランジスタのゲートは参照電圧入力線５５に接続される。さらに、有機ＥＬ素子１のカソードは、共通電極２７に接続されている。 Subsequently, a pixel circuit of the organic EL display of the fourth embodiment will be described.
FIG. 8 is a circuit diagram illustrating a pixel circuit of the organic EL display according to the fourth embodiment.
Each pixel 99 has an organic EL element 1, and the anode of the organic EL element 1 is connected to a light emission control switch element 10 and a power supply line 5 to which a voltage Voled1 or Voled2 is applied via a driving TFT 2 which is a pMOS. Yes.
A reset switch element 9 is connected between the gate and drain of the drive TFT 2, and the gate of the drive TFT 2 is connected to the signal line 6 via the signal holding capacitor 13 and the write switch element 4. A reference voltage line 56 is connected to the signal holding capacitor 13 in parallel with the write switch element 4 via a reference voltage input switch element 54.
Note that the gate of the thin film transistor constituting the write switch element 4 is connected to the write scan line 7, and the write switch element 4 is sequentially scanned by the write scan line 7. Further, the gate of the thin film transistor constituting the reset switch element 9 is connected to the reset scanning line 11, and the gate of the thin film transistor constituting the light emission control switch element 10 is connected to the light emission control line 12. The gate of the thin film transistor constituting the reference voltage input switch element 54 is connected to the reference voltage input line 55. Further, the cathode of the organic EL element 1 is connected to the common electrode 27.

次に、本実施例４の動作について図９を用いて説明する。
図９は、本の実施例４の有機ＥＬディスプレイパネルの画素動作タイミング図であり、注目する画素に信号電圧を書込む１水平期間を１Ｈとし、１フレーム期間を１ｆｒａｍｅとして、当該期間内の動作を示したものである。図９（ａ）は高電圧出力モード時、図９（ｂ）は低電圧出力モード時の波形であるが、後者では前者と同じ波形は省略している。
ＷＲＴは書込みスイッチ素子４の動作、ＲＥＦは参照電圧入力スイッチ素子５４の動作、ＲＥＳはリセットスイッチ素子９の動作、ＩＬＭは発光制御スイッチ素子１０の動作波形を示しており、下がスイッチ素子オン、上がスイッチ素子オフである。
ＳＩＧは信号線６に印加される電圧波形Ｖｓｉｇ１の波形である。Ｖｏｌｅｄ１／２は電源線５に印加される電源電圧を意味しており、高電圧出力モードでは高電圧電源回路３２から出力される高電圧Ｖｏｌｅｄ１、低電圧出力モードでは低電圧電源回路３３から出力される低電圧Ｖｏｌｅｄ２を表す。また、１フレーム期間内の波形としては、参照電圧Ｖｒｅｆとして参照電圧線５６に印加される波形を、電源線５に印加される電源電圧Ｖｏｌｅｄ１／２と共に示してある。 Next, the operation of the fourth embodiment will be described with reference to FIG.
FIG. 9 is a pixel operation timing chart of the organic EL display panel according to the fourth embodiment, in which one horizontal period in which a signal voltage is written to a pixel of interest is 1H, and one frame period is 1 frame. Is shown. 9A shows waveforms in the high voltage output mode, and FIG. 9B shows waveforms in the low voltage output mode. In the latter, the same waveforms as in the former are omitted.
WRT is the operation of the write switch element 4, REF is the operation of the reference voltage input switch element 54, RES is the operation of the reset switch element 9, ILM is the operation waveform of the light emission control switch element 10, and the lower is the switch element on, The top is the switch element off.
SIG is a waveform of a voltage waveform Vsig 1 applied to the signal line 6. Voled1 / 2 means a power supply voltage applied to the power supply line 5. In the high voltage output mode, the high voltage Voled1 is output from the high voltage power supply circuit 32. In the low voltage output mode, the voltage is output from the low voltage power supply circuit 33. Represents the low voltage Voled2. As a waveform within one frame period, a waveform applied to the reference voltage line 56 as the reference voltage Vref is shown together with the power supply voltage Voled1 / 2 applied to the power supply line 5.

まず、図９（ａ）に示す高画質優先である高電圧出力モードが選択された場合の動作について説明する。
１水平期間の始めから発光制御スイッチ素子１０は既にオンであり、更に書込みスイッチ素子４がオン、参照電圧入力スイッチ素子５４がオフ、リセットスイッチ素子９がオンとなり、更に信号線６に電圧波形Ｖｓｉｇ１が書き込まれることにより、駆動ＴＦＴ２と発光制御スイッチ素子１０には貫通電流が流れ、信号保持容量１３に接続された駆動ＴＦＴ２のゲートには所定の電圧がプリチャージされる。
次いで、発光制御スイッチ素子１０をオフすると、信号保持容量１３の両端には信号電圧Ｖｓｉｇ１と駆動ＴＦＴ２のしきい値電圧の電圧差が書込まれ、この電圧差は次にリセットスイッチ素子９がオフすることによって信号保持容量１３の両端に保持される。
書込みスイッチ素子４がオフし、参照電圧入力スイッチ素子５４がオンすることで、駆動ＴＦＴ２のゲートには、「信号電圧Ｖｓｉｇ１と駆動ＴＦＴ２のしきい値電圧の電圧差と一定の参照電圧Ｖｒｅｆとの差電圧」が入力され、発光制御スイッチ素子１０が再びオンすることで有機ＥＬ素子１の発光が開始される。
この際に、駆動ＴＦＴ２はしきい値電圧のばらつきに影響されることが無く、有機ＥＬ素子１を高精度で発光させることができる。また、このとき、駆動ＴＦＴ２は飽和領域で動作するため、有機ＥＬ素子１の劣化に伴う駆動電圧の上昇に影響されることが無く、これに伴う焼付きや、輝度低下に伴う色度変調等の発生を回避することができる。 First, an operation in the case where the high voltage output mode which is given priority on high image quality shown in FIG. 9A is selected will be described.
The light emission control switch element 10 is already on from the beginning of one horizontal period, the write switch element 4 is on, the reference voltage input switch element 54 is off, the reset switch element 9 is on, and the voltage waveform Vsig1 is applied to the signal line 6. Is written, a through current flows through the drive TFT 2 and the light emission control switch element 10, and a predetermined voltage is precharged to the gate of the drive TFT 2 connected to the signal holding capacitor 13.
Next, when the light emission control switch element 10 is turned off, the voltage difference between the signal voltage Vsig1 and the threshold voltage of the driving TFT2 is written to both ends of the signal holding capacitor 13, and this voltage difference is then turned off by the reset switch element 9. As a result, the signal holding capacitor 13 is held at both ends.
When the write switch element 4 is turned off and the reference voltage input switch element 54 is turned on, the gate of the drive TFT 2 has “a voltage difference between the signal voltage Vsig1 and the threshold voltage of the drive TFT 2 and a constant reference voltage Vref. When the “difference voltage” is input and the light emission control switch element 10 is turned on again, the organic EL element 1 starts to emit light.
At this time, the driving TFT 2 is not affected by variations in threshold voltage, and the organic EL element 1 can emit light with high accuracy. At this time, since the driving TFT 2 operates in a saturation region, the driving TFT 2 is not affected by an increase in driving voltage due to deterioration of the organic EL element 1, and image sticking accompanying this, chromaticity modulation accompanying luminance reduction, etc. Can be avoided.

次に、図９（ｂ）に示す低消費電力優先である低電圧出力モードが選択された場合の動作について説明する。
低電圧出力モードにおける各波形は、電源線５に印加される電源電圧Ｖｏｌｅｄ１／２が低電圧Ｖｏｌｅｄ２に変更されることと、参照電圧線５６に印加される参照電圧Ｖｒｅｆの波形が異なることを除けば、基本的には高電圧出力モードのそれらと同じである。
このため、詳細な説明は省略するが、高電圧Ｖｏｌｅｄ１が１０Ｖであったのに対して低電圧Ｖｏｌｅｄ２は５Ｖに変更され、参照電圧Ｖｒｅｆは一定電圧（２Ｖ）に変えて０Ｖから５Ｖの間で周期的に変動する三角波電圧に変更されている。
この際、駆動ＴＦＴ２は、三角波の電圧が低下した際にターンオンするが、このときの発光期間は予め書込まれた信号電圧Ｖｓｉｇ１の値によって定まるため、結果的に信号電圧Ｖｓｉｇ１によって平均発光輝度を制御することができる。
ここで、発光時には駆動ＴＦＴ２はしきい値電圧のばらつきに影響されること無く、有機ＥＬ素子１を高精度で発光させることができることは高電圧出力モードと同じである。しかしながら、低電圧出力モードにおける駆動ＴＦＴ２は主に非飽和領域（線形領域）で動作するため、発光輝度が有機ＥＬ素子１の劣化に伴う駆動電圧の上昇には影響されるものの、発光電力の供給電圧がＶｏｌｅｄ２と、Ｖｏｌｅｄ１の半分で済むため、高電圧出力モードに比較して消費電力を半減させることができる。なお、このような発光素子駆動技術の基本形に関しては、例えば特開２００３−５７０９号等に記載されている。
本実施例においては、特に、低電圧出力モードにおける参照電圧線５６に印加される参照電圧Ｖｒｅｆの波形を図９に示す三角波としたが、この波形はこれに制限されるものではなく、波形や電圧値の変更を変更することによって様々な発光特性の実現が可能であるという長所を有する。 Next, an operation when the low voltage output mode which is the priority for low power consumption shown in FIG. 9B is selected will be described.
Each waveform in the low voltage output mode is that the power supply voltage Voled1 / 2 applied to the power supply line 5 is changed to the low voltage Voled2 and the waveform of the reference voltage Vref applied to the reference voltage line 56 is different. Basically, it is the same as those in the high voltage output mode.
For this reason, although a detailed description is omitted, the high voltage Voled1 is 10V, whereas the low voltage Voled2 is changed to 5V, and the reference voltage Vref is changed to a constant voltage (2V) between 0V and 5V. The triangular wave voltage is changed periodically.
At this time, the driving TFT 2 is turned on when the voltage of the triangular wave is lowered. However, since the light emission period at this time is determined by the value of the signal voltage Vsig1 written in advance, the average light emission luminance is consequently determined by the signal voltage Vsig1. Can be controlled.
Here, the driving TFT 2 can emit the organic EL element 1 with high accuracy without being affected by variations in threshold voltage during light emission, which is the same as in the high voltage output mode. However, since the driving TFT 2 in the low voltage output mode operates mainly in the non-saturation region (linear region), the emission luminance is affected by the increase of the driving voltage accompanying the deterioration of the organic EL element 1, but the supply of the emission power Since the voltage needs only to be half of Voled2 and Voled1, the power consumption can be halved compared to the high voltage output mode. The basic form of such a light emitting element driving technique is described in, for example, Japanese Patent Application Laid-Open No. 2003-5709.
In the present embodiment, in particular, the waveform of the reference voltage Vref applied to the reference voltage line 56 in the low voltage output mode is the triangular wave shown in FIG. 9, but this waveform is not limited to this, and the waveform or It has an advantage that various emission characteristics can be realized by changing the voltage value.

［実施例５］
以下、図１０を用いて、本発明の実施例５に関して説明する。
図１０は、本実施例５のインターネット画像表示装置の概略構成を示すブロック図である。
例えば、モバイル情報端末などインターネット画像表示装置１４０は、有機ＥＬディスプレイ１４１と、無線インターフェース（Ｉ／Ｆ）回路１４２と、Ｉ／Ｏ（Input/Output）回路１４３と、マイクロプロセサ（ＭＰＵ）１４４と、表示パネルコントローラ１４６と、フレームメモリ１４７と、データバス１４８とを有する。
無線インターフェース（Ｉ／Ｆ）回路１４２には、圧縮された画像データ等が外部から無線データとして入力し、無線Ｉ／Ｆ回路１４２の出力はＩ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）回路１４３を介してデータバス１４８に接続される。
データバス１４８には、この他にマイクロプロセサ（ＭＰＵ）１４４、表示パネルコントローラ１４６、フレームメモリ１４７等が接続されている。更に表示パネルコントローラ１４６の出力は有機ＥＬディスプレイ１４１に入力している。
なお、インターネット画像表示装置１４０には更に、電源回路１４９が設けられている。さらに、有機ＥＬディスプレイ１４１は、先に延べた実施例１と同一の構成および動作を有しているので、その内部の構成及び動作の記載はここでは省略する。 [Example 5]
Hereinafter, Example 5 of the present invention will be described with reference to FIG.
FIG. 10 is a block diagram illustrating a schematic configuration of the Internet image display apparatus according to the fifth embodiment.
For example, the Internet image display device 140 such as a mobile information terminal includes an organic EL display 141, a wireless interface (I / F) circuit 142, an I / O (Input / Output) circuit 143, a microprocessor (MPU) 144, A display panel controller 146, a frame memory 147, and a data bus 148 are included.
The wireless interface (I / F) circuit 142 receives compressed image data or the like as wireless data from the outside, and the output of the wireless I / F circuit 142 is data via an I / O (Input / Output) circuit 143. Connected to bus 148.
In addition to this, a microprocessor (MPU) 144, a display panel controller 146, a frame memory 147, and the like are connected to the data bus 148. Further, the output of the display panel controller 146 is input to the organic EL display 141.
The Internet image display device 140 is further provided with a power supply circuit 149. Furthermore, since the organic EL display 141 has the same configuration and operation as those of the first embodiment, the description of the internal configuration and operation is omitted here.

以下に、本実施例５の動作について説明する。
始めに、無線Ｉ／Ｆ回路１４２は命令に応じて圧縮された画像データ等を外部から取り込み、この画像データをＩ／Ｏ回路１４３を介してマイクロプロセサ１４４及びフレームメモリ１４７に転送する。
マイクロプロセサ１４４はユーザからの命令操作を受けて、必要に応じてインターネット画像表示装置１４０全体を駆動し、圧縮された画像データのデコードや信号処理、情報表示を行う。ここで信号処理された画像データは、フレームメモリ１４７に一時的に蓄積が可能である。
マイクロプロセサ１４４が表示命令を出した場合には、その指示に従ってフレームメモリ１４７から表示パネルコントローラ１４６を介して有機ＥＬディスプレイ１４１に画像データが入力され、有機ＥＬディスプレイ１４１は入力された画像データをリアルタイムで表示する。
このとき表示パネルコントローラ１４６は、同時に画像を表示するために必要な所定のタイミングパルス等を出力制御する。なお有機ＥＬディスプレイ１４１がこれらの信号を用いて、入力された画像データをリアルタイムで表示することに関しては、実施例１の説明で述べたとおりである。なおここで電源１４９には二次電池が含まれており、インターネット画像表示装置１４０全体を駆動する電力を供給する。本実施例によれば、高画質表示が可能であり、かつ低消費電力機能を兼ね備えたインターネット画像表示装置１４０を提供することができる。
さらに、本実施例５では、画像表示デバイスとして、実施例１で説明した有機ＥＬディスプレイを用いたが、これ以外にその他の本発明の実施例に記載されたような種々の有機ＥＬディスプレイを用いることが可能であることは明らかである。但しこの場合は表示パネルコントローラ１４６の出力するタイミングパルス等には、所定の変更が必要になることは言うまでもない。 The operation of the fifth embodiment will be described below.
First, the wireless I / F circuit 142 takes in image data or the like compressed according to a command from the outside, and transfers the image data to the microprocessor 144 and the frame memory 147 via the I / O circuit 143.
In response to a command operation from the user, the microprocessor 144 drives the entire Internet image display device 140 as necessary, and performs decoding of decoded image data, signal processing, and information display. The image data processed here can be temporarily stored in the frame memory 147.
When the microprocessor 144 issues a display command, image data is input from the frame memory 147 to the organic EL display 141 via the display panel controller 146 according to the instruction, and the organic EL display 141 converts the input image data in real time. Is displayed.
At this time, the display panel controller 146 controls output of predetermined timing pulses and the like necessary for simultaneously displaying images. The organic EL display 141 uses these signals to display the input image data in real time as described in the description of the first embodiment. Here, the power source 149 includes a secondary battery, and supplies power for driving the entire Internet image display device 140. According to the present embodiment, it is possible to provide the Internet image display device 140 capable of high-quality display and having a low power consumption function.
Furthermore, in Example 5, the organic EL display described in Example 1 was used as the image display device, but various other organic EL displays as described in other examples of the present invention were used. It is clear that this is possible. In this case, however, it is needless to say that the timing pulse output from the display panel controller 146 needs to be changed in a predetermined manner.

以上説明したように、本実施例によれば、高画質を優先する場合には電源電圧を高電圧に設定し、電界効果トランジスタを飽和領域で駆動させることにより、有機ＥＬの劣化の影響を受けない高画質な映像表示が可能である。
また、低消費電力を優先する場合には電源電圧を低電圧に設定し、電界効果トランジスタを非飽和領域で駆動させることにより、消費電力を半分以下に低減させることが可能である。特に、高画質であることを必要としない、データ表示やテキスト表示、地図表示、アイコン表示、或いはスクリーンセイバーのような電力セーブモード等においては、ユーザの選択あるいは自動選択によって、後者の低消費電力表示に切り替えることが望ましい。
なお、高画質優先である高電圧出力モードから、消費電力優先である低電圧出力モードへの切り替えは、このままでは駆動ＴＦＴのソース・ドレイン電圧の低下に起因する発光輝度の低下を伴ってしまう。そこでこのような輝度低下を回避するためには、同時に駆動ＴＦＴの駆動モードの切り替えも伴うようにすれば良い。具体的には、信号電圧振幅を大きくする、よりＷ／Ｌの大きいトランジスタ素子を用いるようにする、後述するように参照電圧の電圧波形モードを変更する等である。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。 As described above, according to this embodiment, when priority is given to high image quality, the power supply voltage is set to a high voltage, and the field effect transistor is driven in the saturation region, thereby being affected by the deterioration of the organic EL. High-quality video display is possible.
Further, when priority is given to low power consumption, the power consumption can be reduced to half or less by setting the power supply voltage to a low voltage and driving the field effect transistor in the non-saturated region. In particular, in the power saving mode such as data display, text display, map display, icon display, or screen saver that does not require high image quality, the latter low power consumption display can be made by user selection or automatic selection. It is desirable to switch to
Note that switching from the high voltage output mode, which prioritizes high image quality, to the low voltage output mode, which prioritizes power consumption, is accompanied by a decrease in light emission luminance due to a decrease in the source / drain voltage of the driving TFT. Therefore, in order to avoid such a decrease in luminance, the drive mode of the drive TFT may be switched at the same time. Specifically, the signal voltage amplitude is increased, a transistor element having a larger W / L is used, the voltage waveform mode of the reference voltage is changed as described later, and the like.
As mentioned above, the invention made by the present inventor has been specifically described based on the above embodiments. However, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Of course.

１，１０１，２０１ 有機ＥＬ素子
２，４１，４３，１０２，２０２ 駆動ＴＦＴ（Thin Film-Transistor）
３，１３，１０３，２０３ 信号保持容量
４，１０４，２０４ 書込みスイッチ素子
５，１０５，２０５ 電源線
６，１０６，２０６ 信号線
７，１０７，２０７ 書込み走査線
８，１０８ 書込み容量
９，１０９ リセットスイッチ素子
１０，１１０ 発光制御スイッチ素子
１１，１１１ リセット走査線
１２、１１２ 発光制御線
２１ 画素走査回路
２２ 制御信号線
２３，５８ 信号電圧生成回路
２４ 低電圧振幅信号電圧出力回路
２５ 高電圧振幅信号電圧出力回路
２６ 電源配線
２７ 共通電極
２８ 外部接地配線
２９ 外部制御信号線
３０ ガラス基板
３１ 電源切替えスイッチ素子
３２ 高電圧電源回路
３３ 低電圧電源回路
４２，４４ 選択スイッチ素子
４５ 第一電源線
４６ 第二電源線
５４ 参照電圧入力スイッチ素子
５５ 参照電圧入力線
５６ 参照電圧線
５７ 参照電圧配線
６１ 参照電圧切替えスイッチ素子
６２ 一定電圧出力回路
６３ 三角波電圧出力回路
９９，１００ 画素
１４０ インターネット画像表示装置
１４１ 有機ＥＬディスプレイ
１４２ 無線インターフェース（Ｉ／Ｆ）回路
１４３ Ｉ／Ｏ（Input/Output）回路
１４４ マイクロプロセサ（ＭＰＵ）
１４６ 表示パネルコントローラ
１４７ フレームメモリ
１４８ データバス
１４９ 電源回路 1, 101, 201 Organic EL element 2, 41, 43, 102, 202 Driving TFT (Thin Film-Transistor)
3, 13, 103, 203 Signal holding capacity 4, 104, 204 Write switch element 5, 105, 205 Power line 6, 106, 206 Signal line 7, 107, 207 Write scan line 8, 108 Write capacity 9, 109 Reset switch Element 10, 110 Light emission control switch element 11, 111 Reset scanning line 12, 112 Light emission control line 21 Pixel scanning circuit 22 Control signal line 23, 58 Signal voltage generation circuit 24 Low voltage amplitude signal voltage output circuit 25 High voltage amplitude signal voltage output Circuit 26 Power supply wiring 27 Common electrode 28 External ground wiring 29 External control signal line 30 Glass substrate 31 Power supply switching switch element 32 High voltage power supply circuit 33 Low voltage power supply circuit 42, 44 Selection switch element 45 First power supply line 46 Second power supply line 54 Reference voltage input switch element 55 Reference voltage input line 56 Reference voltage line 57 Reference voltage wiring 61 Reference voltage changeover switch element 62 Constant voltage output circuit 63 Triangular wave voltage output circuit 99,100 Pixel 140 Internet image display device 141 Organic EL display 142 Wireless interface (I / F) circuit 143 I / O (Input / Output) circuit 144 Microprocessor (MPU)
146 Display panel controller 147 Frame memory 148 Data bus 149 Power supply circuit

Claims (4)

個々に発光素子を有しマトリクス状に配列された画素と、
映像信号電圧発生手段と、
前記映像信号電圧発生手段で生成された映像信号電圧を前記画素に入力する信号線と、
前記発光素子に発光電力を供給する電源線と、
前記電源線に接続される電源回路とを有する画像表示装置であって、
前記各画素は、前記映像信号電圧に基づいて、前記発光素子の発光を制御する電界効果トランジスタを有し、
前記電界効果トランジスタの一端は、前記発光素子に接続され、
前記電界効果トランジスタの他端は、前記電源線に接続され、
前記電源回路は、高電圧出力モード時に前記電界効果トランジスタを飽和領域で駆動させる高電圧を、低電圧出力モード時に前記電界効果トランジスタを非飽和領域で駆動させる低電圧を、前記電源線に対して出力する電源電圧切り替え回路を有し、
前記電界効果トランジスタは、前記各画素毎に、第１および第２の２つの電界効果トランジスタで構成され、
前記高電圧出力モード時に、前記第１の電界効果トランジスタが、前記発光素子の発光を制御し、前記低電圧出力モード時に、前記第２の電界効果トランジスタが、前記発光素子の発光を制御し、
前記電源線は、第１の電源線と第２の電源線で構成され、
前記第１の電界効果トランジスタの他端は、前記第１の電源線に接続され、
前記第２の電界効果トランジスタの他端は、前記第２の電源線に接続され、
前記第１の電界効果トランジスタと、前記第２の電界効果トランジスタの切り替えは、前記第１の電源線と第２の電源線とに供給する電圧によって制御されることを特徴とする画像表示装置。 Pixels individually having light emitting elements and arranged in a matrix;
Video signal voltage generating means;
A signal line for inputting the video signal voltage generated by the video signal voltage generating means to the pixel;
A power line for supplying light emission power to the light emitting element;
An image display device having a power supply circuit connected to the power supply line,
Each pixel has a field effect transistor that controls light emission of the light emitting element based on the video signal voltage,
One end of the field effect transistor is connected to the light emitting element,
The other end of the field effect transistor is connected to the power line,
The power supply circuit has a high voltage for driving the field effect transistor in a saturation region in a high voltage output mode, and a low voltage for driving the field effect transistor in a non-saturation region in a low voltage output mode. have a power supply voltage switching circuit for outputting,
The field effect transistor is composed of first and second field effect transistors for each of the pixels,
In the high voltage output mode, the first field effect transistor controls light emission of the light emitting element, and in the low voltage output mode, the second field effect transistor controls light emission of the light emitting element,
The power line is composed of a first power line and a second power line,
The other end of the first field effect transistor is connected to the first power line,
The other end of the second field effect transistor is connected to the second power supply line,
Switching between the first field effect transistor and the second field effect transistor is controlled by a voltage supplied to the first power supply line and the second power supply line . 前記第１の電界効果トランジスタのチャネル幅／チャネル長をＷ１／Ｌ１、前記第２の電界効果トランジスタのチャネル幅／チャネル長をＷ２／Ｌ２とするとき、（Ｗ１／Ｌ１）＜（Ｗ２／Ｌ２）であることを特徴とする請求項１に記載の画像表示装置。 When the channel width / channel length of the previous SL first field effect transistor W1 / L1, the channel width / channel length of said second field effect transistor and W2 / L2, (W1 / L1 ) <(W2 / L2 ) the image display apparatus according to claim 1, wherein the Ru der. 操作命令に従って映像情報を信号処理して映像信号を生成する映像信号生成手段を有し、
前記映像信号電圧発生手段は、前記映像信号生成手段から入力される前記映像信号に基づき、前記映像信号電圧を生成することを特徴とする請求項１又は請求項２に記載の画像表示装置。 Video signal generating means for processing video information to generate a video signal according to an operation command;
The image signal voltage generation means, the basis on the video signal inputted from the video signal generating means, the image display apparatus according to claim 1 or claim 2, characterized in that to generate the image signal voltage. 個々に発光素子を有しマトリクス状に配列された画素と、
映像信号電圧発生手段と、
前記映像信号電圧発生手段で生成された映像信号電圧を前記画素に入力する信号線と、
前記発光素子に発光電力を供給する電源線と、
前記電源線に接続される電源回路とを有し、
前記各画素は、前記映像信号電圧に基づいて前記発光素子の発光を制御するための電界効果トランジスタを有し、
前記電界効果トランジスタの一端は、前記発光素子に接続され、
前記電界効果トランジスタの他端は、前記電源線に接続され、
前記電界効果トランジスタは、前記各画素毎に、第１および第２の２つの電界効果トランジスタで構成され、
前記電源線は、第１の電源線と第２の電源線で構成され、
前記第１の電界効果トランジスタの他端は、前記第１の電源線に接続され、
前記第２の電界効果トランジスタの他端は、前記第２の電源線に接続されている画像表示装置における駆動方法であって、
前記高電圧出力モード時に、前記第１の電界効果トランジスタが、前記発光素子の発光を制御し、前記低電圧出力モード時に、前記第２の電界効果トランジスタが、前記発光素子の発光を制御するよう、前記第１の電源線と第２の電源線とに供給する電圧によって、前記第１の電界効果トランジスタと前記第２の電界効果トランジスタの切り替えを制御することで、高電圧出力モード時と低電圧出力モード時に前記電源回路から前記電源線に対して出力する電圧を切り替え、高電圧出力モード時に前記電界効果トランジスタを飽和領域で駆動させ、低電圧出力モード時に前記電界効果トランジスタを非飽和領域で駆動させることを特徴とする画像表示装置の駆動方法。 Pixels individually having light emitting elements and arranged in a matrix;
Video signal voltage generating means;
A signal line for inputting the video signal voltage generated by the video signal voltage generating means to the pixel;
A power line for supplying light emission power to the light emitting element;
A power supply circuit connected to the power supply line,
Each pixel has a field effect transistor for controlling light emission of the light emitting element based on the video signal voltage,
One end of the field effect transistor is connected to the light emitting element,
The other end of the field effect transistor is connected to the power line ,
The field effect transistor is composed of first and second field effect transistors for each of the pixels,
The power line is composed of a first power line and a second power line,
The other end of the first field effect transistor is connected to the first power line,
The other end of the second field effect transistor is a driving method in an image display device connected to the second power supply line ,
In the high voltage output mode, the first field effect transistor controls light emission of the light emitting element, and in the low voltage output mode, the second field effect transistor controls light emission of the light emitting element. The switching between the first field effect transistor and the second field effect transistor is controlled by the voltage supplied to the first power supply line and the second power supply line, so that it is low in the high voltage output mode. The voltage output from the power supply circuit to the power supply line is switched in the voltage output mode, the field effect transistor is driven in the saturation region in the high voltage output mode, and the field effect transistor is driven in the non-saturation region in the low voltage output mode. A driving method of an image display device characterized by driving.
JP2010200801A 2010-09-08 2010-09-08 Image display device and driving method thereof Expired - Fee Related JP5646925B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010200801A JP5646925B2 (en) 2010-09-08 2010-09-08 Image display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010200801A JP5646925B2 (en) 2010-09-08 2010-09-08 Image display device and driving method thereof

Publications (2)

Publication Number Publication Date
JP2012058443A JP2012058443A (en) 2012-03-22
JP5646925B2 true JP5646925B2 (en) 2014-12-24

Family

ID=46055615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010200801A Expired - Fee Related JP5646925B2 (en) 2010-09-08 2010-09-08 Image display device and driving method thereof

Country Status (1)

Country Link
JP (1) JP5646925B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111937065A (en) * 2018-03-30 2020-11-13 夏普株式会社 Display device driving method and display device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015016007A1 (en) * 2013-07-30 2015-02-05 シャープ株式会社 Display device and method for driving same
JP6315072B2 (en) * 2016-12-07 2018-04-25 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP7269439B2 (en) * 2020-04-21 2023-05-08 シャープ株式会社 Display device and its driving method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6064395A (en) * 1983-09-20 1985-04-12 セイコーエプソン株式会社 Integrated circuit substrate for active panel
JP4868652B2 (en) * 2001-04-11 2012-02-01 三洋電機株式会社 Display device
GB0128419D0 (en) * 2001-11-28 2002-01-16 Koninkl Philips Electronics Nv Electroluminescent display device
JP2003280587A (en) * 2002-01-18 2003-10-02 Semiconductor Energy Lab Co Ltd Display device, and display module and electronic apparatus using the same
JP4712397B2 (en) * 2004-01-14 2011-06-29 株式会社半導体エネルギー研究所 Display device
JP4846999B2 (en) * 2004-10-20 2011-12-28 株式会社 日立ディスプレイズ Image display device
JP5086766B2 (en) * 2007-10-18 2012-11-28 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー Display device
EP2239723B1 (en) * 2008-02-08 2015-01-28 Sharp Kabushiki Kaisha Pixel circuit and display device
JP2010008941A (en) * 2008-06-30 2010-01-14 Fujifilm Corp Pixel circuit and display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111937065A (en) * 2018-03-30 2020-11-13 夏普株式会社 Display device driving method and display device

Also Published As

Publication number Publication date
JP2012058443A (en) 2012-03-22

Similar Documents

Publication Publication Date Title
KR102482335B1 (en) Display apparatus, method of driving display panel using the same
KR102509795B1 (en) Display apparatus, method of driving display panel using the same
US11341916B2 (en) Display apparatus having varied driving frequency and gate clock signal
JP5611312B2 (en) Organic light emitting diode display device and driving method thereof
EP3367373B1 (en) Pixel and organic light emitting display device having the pixel
JP3854161B2 (en) Display device
US20220157246A1 (en) Pixel Driving Circuit and Electroluminescent Display Device Including the Same
CN111192555B (en) Display device and method of driving the same
US11967284B2 (en) Display apparatus
KR20110139764A (en) Display device using capacitor coupled light emission control transitors
US11527204B2 (en) Display apparatus and method of driving display panel using the same
US11887523B2 (en) Display apparatus and method of driving the same
KR20110071114A (en) Display device with compensation for variations in pixel transistors mobility
JP2012058274A (en) Display device
KR102588103B1 (en) Display device
CN102376244A (en) Displaying apparatus
JP5646925B2 (en) Image display device and driving method thereof
CN111883035A (en) Display device and driving method thereof
JP2010107763A (en) El display device
KR20230093624A (en) Display apparatus and driving method thereof
JP4596176B2 (en) Image display device
JP4838502B2 (en) Image display device and manufacturing method thereof
JP2009210993A (en) El display device
KR20110035442A (en) Organic electroluminescent display device and method of driving the same
JP2009276669A (en) El display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130802

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20131023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140715

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141007

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141106

R150 Certificate of patent or registration of utility model

Ref document number: 5646925

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees