JP5646628B2 - マルチコア・アーキテクチャのためのユーザレベル割り込み機構 - Google Patents
マルチコア・アーキテクチャのためのユーザレベル割り込み機構 Download PDFInfo
- Publication number
- JP5646628B2 JP5646628B2 JP2012524751A JP2012524751A JP5646628B2 JP 5646628 B2 JP5646628 B2 JP 5646628B2 JP 2012524751 A JP2012524751 A JP 2012524751A JP 2012524751 A JP2012524751 A JP 2012524751A JP 5646628 B2 JP5646628 B2 JP 5646628B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- user level
- mailbox
- level interrupt
- local
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000007246 mechanism Effects 0.000 title description 15
- 238000000034 method Methods 0.000 claims description 65
- 239000013598 vector Substances 0.000 claims description 24
- 238000012545 processing Methods 0.000 claims description 15
- 230000004044 response Effects 0.000 description 19
- 239000000872 buffer Substances 0.000 description 7
- 238000012546 transfer Methods 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000009191 jumping Effects 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101000741965 Homo sapiens Inactive tyrosine-protein kinase PRAG1 Proteins 0.000 description 1
- 102100038659 Inactive tyrosine-protein kinase PRAG1 Human genes 0.000 description 1
- 101100016034 Nicotiana tabacum APIC gene Proteins 0.000 description 1
- DFPOZTRSOAQFIK-UHFFFAOYSA-N S,S-dimethyl-beta-propiothetin Chemical compound C[S+](C)CCC([O-])=O DFPOZTRSOAQFIK-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
- G06F9/4818—Priority circuits therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/16—Arrangements for providing special services to substations
- H04L12/18—Arrangements for providing special services to substations for broadcast or conference, e.g. multicast
- H04L12/1881—Arrangements for providing special services to substations for broadcast or conference, e.g. multicast with schedule organisation, e.g. priority, sequence management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
- Multi Processors (AREA)
Description
Claims (13)
- マルチコア・システムにおける複数のプロセッサ・コアの第一プロセッサ・コアに対して、前記第一プロセッサ・コア上で実行しているアプリケーション・スレッドの割り込みドメインおよび前記第一プロセッサ・コア上で実行している前記アプリケーション・スレッドの受信者識別子がユーザレベル割り込みメッセージにおける対応するフィールドに一致する場合に、前記ユーザレベル割り込みメッセージによって示されるユーザレベル割り込みを受け入れることと、
前記ユーザレベル割り込みが他の受け入れられた割り込みよりも高い優先度および前記プロセッサ・コア上で実行しているアプリケーション・スレッドよりも高い優先順位を有する場合に前記ユーザレベル割り込みを処理すること、とを備える方法。 - 前記処理することは、ユーザレベル・インサービス・レジスタの状態を変更することと、ユーザレベル割り込みルーチンを実行することとを備え、
前記実行することは、前記ユーザレベル割り込みメッセージにおけるベクタ番号およびユーザレベル割り込みディスクリプタ・テーブル・レジスタの内容に基づいてユーザレベル割り込みハンドラを呼び出すことと、前記ユーザレベル割り込みハンドラからプログラム・フローを戻すこととを備え、
前記ユーザレベル割り込みはオペレーティング・システム割り込みより低い優先順位を有し、
前記ユーザレベル割り込みはオペレーティング・システム割り込みを呼び出さずに処理される請求項1に記載の方法。 - 前記第一プロセッサ・コアに関連するローカル割り込みコントローラは、前記複数のプロセッサ・コアの第二プロセッサ・コアに関連する個々のローカル割り込みコントローラ、および入力/出力割り込みコントローラの少なくとも一つから前記ユーザレベル割り込みメッセージを受信する請求項1に記載の方法。
- 前記複数のプロセッサ・コアの第二プロセッサ・コアに対応するユーザレベル割り込み制御レジスタへ書き込むことにより前記ユーザレベル割り込みを生成することをさらに備え、前記ユーザレベル割り込み制御レジスタへ書き込むことは、
前記ユーザレベル割り込み制御レジスタの送信先フィールドを設定することと、
前記ユーザレベル割り込み制御レジスタの配信モードフィールドを設定することとを備える請求項1に記載の方法。 - 前記ユーザレベル割り込みは複数のプロセッサ・コアの第二プロセッサ・コア上で実行しているアプリケーション・スレッドによって発行され、
前記ユーザレベル割り込みの配信不能状態を検出するとともにそれに基づいて前記第二のプロセッサ・コアへの割り込みをトリガすることをさらに備える請求項1に記載の方法。 - 割り込みドメイン識別子および割り込み受信者識別子とユーザレベル割り込みが前記第一プロセッサ・コア上で実行している受信者アプリケーション・スレッドに配信不能である事の表示とに少なくとも部分的に基づいて前記ユーザレベル割り込みを配信不能としてメールボックスに記録することと、
受信者アプリケーション・スレッド状態が前記第一プロセッサ・コアに戻った後であって且つ前記受信者アプリケーション・スレッドを実行する前に前記メールボックスのエントリを処理することと、をさらに備える請求項1に記載の方法。 - 複数のユーザレベル割り込み配信設定のうちから選択されたユーザレベル割り込み配信設定に従って1つ以上の受信者に前記ユーザレベル割り込みメッセージを配信することをさらに備え、
前記1つ以上の受信者は、前記複数のプロセッサ・コアの1つ以上のプロセッサ・コア上で実行している1つ以上のアプリケーション・スレッドに対応し、
前記複数のユーザレベル割り込み配信設定は、ユニキャスト配信、前記複数のプロセッサ・コアのマルチ・プロセッサ・コアに対応するマルチ受信者へのマルチキャスト配信、および前記複数のプロセッサ・コアの他のプロセッサ・コアへのブロードキャスト配信を含む請求項1に記載の方法。 - マルチコア・システムにおける複数のプロセッサ・コアの第一プロセッサ・コアに対応するローカル割り込みコントローラを備える装置であって、
前記ローカル割り込みコントローラは、
前記第一プロセッサ・コア上で実行しているアプリケーション・スレッドの割り込みドメインのインジケータを格納する動作が可能な割り込みドメイン識別子状態要素と、
前記第一プロセッサ・コア上で実行しているアプリケーション・スレッドのインジケータを格納する動作が可能な受信者識別子状態要素と、を備え、
前記ローカル割り込みコントローラは、前記割り込みドメイン識別子と前記受信者識別子の状態要素の内容に基づいて、少なくとも部分的にユーザレベル割り込みを処理する動作が可能であり、
前記ローカル割り込みコントローラは、前記割り込みドメイン識別子状態要素と前記受信者識別子状態要素の内容に基づいて、割り込みメッセージを生成する動作が可能である装置。 - 前記ローカル割り込みコントローラはさらに、
前記ローカル割り込みコントローラのユーザレベル割り込み構成を示すユーザレベル割り込み制御状態要素と、
ユーザレベル割り込みの肯定応答を示すユーザレベルインサービス状態要素と、
ユーザレベル割り込みの保留中肯定応答を示すユーザレベル割り込み要求状態要素と、を備える請求項8に記載の装置。 - 少なくとも一つのユーザレベル割り込みハンドラと、
ユーザレベル割り込みディスクリプタ・テーブルと、
ユーザレベル割り込みディスクリプタ・テーブル・レジスタと、をさらに備え、
前記少なくとも一つのユーザレベル割り込みハンドラは、前記ユーザレベル割り込みディスクリプタ・テーブル・レジスタの内容に応じて前記ユーザレベル割り込みディスクリプタ・テーブルからアクセス可能である請求項8に記載の装置。 - 前記ローカル割り込みコントローラは、割り込みリダイレクション・テーブルを含む別の個々のローカル割り込みコントローラおよび入力/出力割り込みコントローラの少なくとも1つからユーザレベル割り込みを受信する動作が可能であり、前記割り込みリダイレクション・テーブルは割り込みドメイン識別子を含み、
前記ローカル割り込みコントローラは、受信した前記ユーザレベル割り込みを前記個々のローカル割り込みコントローラが受け入れたかのインジケータを提供する動作が可能であり、
前記ローカル割り込みコントローラは、受信割り込みメッセージにおける配信モードフィールドがユーザレベル割り込みコードを示す場合、受信割り込みメッセージにおける送信先インジケータを受信者識別子格納場所の内容と比較し、前記受信割り込みメッセージにおける割り込みドメイン識別子を割り込みドメイン識別子格納場所の内容と比較する動作が可能な請求項8に記載の装置。 - 前記第一プロセッサ・コアに対応するメールボックスルート記憶要素と、
配信不能ユーザレベル割り込みメッセージを格納する動作が可能であると共に前記メールボックスルート記憶要素、割り込みドメイン識別子および割り込み受信者識別子の内容に従って前記第一プロセッサ・コアによってアクセス可能なメールボックスストレージ構造と、をさらに備え、
前記第一プロセッサ・コアは、前記メールボックスルート記憶要素に従ってアクセス可能なメールボックス・テーブルに格納されている対応するメールボックス・ディスクリプタに基づいて前記メールボックスストレージ構造内に配信不能ユーザレベル割り込みメッセージを格納する動作が可能である請求項8に記載に記載の装置。 - 前記メールボックスルート記憶要素の内容に従ってアクセス可能なメールボックス・テーブルをさらに備え、
前記メールボックス・テーブルは前記複数のプロセッサ・コアによって共有されるメモリ空間内に存在し、
前記メールボックス・テーブルは、ルートテーブルと少なくとも1つの受信者メールボックス・ポインタ・テーブルとを備える階層的なテーブルのセットを備え、前記ルートテーブルは割り込みドメイン識別子を受信者メールボックス・ポインタ・テーブルに関連付ける請求項12に記載の装置。
Applications Claiming Priority (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US23398309P | 2009-08-14 | 2009-08-14 | |
US61/233,983 | 2009-08-14 | ||
US12/633,007 US8255603B2 (en) | 2009-08-14 | 2009-12-08 | User-level interrupt mechanism for multi-core architectures |
US12/633,034 US8285904B2 (en) | 2009-08-14 | 2009-12-08 | Flexible notification mechanism for user-level interrupts |
US12/633,032 | 2009-12-08 | ||
US12/633,007 | 2009-12-08 | ||
US12/633,032 US8356130B2 (en) | 2009-08-14 | 2009-12-08 | Mechanism for recording undeliverable user-level interrupts |
US12/633,034 | 2009-12-08 | ||
PCT/US2010/044528 WO2011019578A1 (en) | 2009-08-14 | 2010-08-05 | User-level interrupt mechanism for multi-core architectures |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013502004A JP2013502004A (ja) | 2013-01-17 |
JP5646628B2 true JP5646628B2 (ja) | 2014-12-24 |
Family
ID=43589266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012524751A Active JP5646628B2 (ja) | 2009-08-14 | 2010-08-05 | マルチコア・アーキテクチャのためのユーザレベル割り込み機構 |
Country Status (7)
Country | Link |
---|---|
US (3) | US8255603B2 (ja) |
EP (1) | EP2465032B1 (ja) |
JP (1) | JP5646628B2 (ja) |
KR (1) | KR101651246B1 (ja) |
CN (1) | CN102483705B (ja) |
IN (1) | IN2012DN02104A (ja) |
WO (1) | WO2011019578A1 (ja) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009134217A1 (en) * | 2008-04-28 | 2009-11-05 | Hewlett-Packard Development Company, L.P. | Method and system for generating and delivering inter-processor interrupts in a multi-core processor and in certain shared-memory multi-processor systems |
US8255603B2 (en) * | 2009-08-14 | 2012-08-28 | Advanced Micro Devices, Inc. | User-level interrupt mechanism for multi-core architectures |
US8566492B2 (en) * | 2009-12-31 | 2013-10-22 | Intel Corporation | Posting interrupts to virtual processors |
US9652365B2 (en) * | 2010-08-24 | 2017-05-16 | Red Hat, Inc. | Fault configuration using a registered list of controllers |
KR101717494B1 (ko) * | 2010-10-08 | 2017-03-28 | 삼성전자주식회사 | 인터럽트 처리 장치 및 방법 |
US8370283B2 (en) * | 2010-12-15 | 2013-02-05 | Scienergy, Inc. | Predicting energy consumption |
WO2012082556A2 (en) | 2010-12-15 | 2012-06-21 | Advanced Micro Devices, Inc. | Computer system interrupt handling |
WO2013057769A1 (ja) * | 2011-10-20 | 2013-04-25 | 富士通株式会社 | 情報処理装置、情報処理装置の制御方法および制御プログラム |
CN102520916B (zh) * | 2011-11-28 | 2015-02-11 | 深圳中微电科技有限公司 | 在mvp处理器中消除纹理延迟和寄存器管理的方法 |
WO2013100948A1 (en) * | 2011-12-28 | 2013-07-04 | Intel Corporation | Delivering real time interrupts with an advanced programmable interrupt controller |
KR101331957B1 (ko) * | 2012-01-11 | 2013-11-21 | 엘아이지넥스원 주식회사 | 범용 운영체제의 실시간성 쓰레드 처리를 위한 커널 구성 방법 |
US9785133B2 (en) * | 2012-02-10 | 2017-10-10 | Fisher-Rosemount Systems, Inc. | Methods for collaboratively assisting a control room operator |
US8849731B2 (en) * | 2012-02-23 | 2014-09-30 | Microsoft Corporation | Content pre-fetching for computing devices |
US9043522B2 (en) | 2012-10-17 | 2015-05-26 | Arm Limited | Handling interrupts in a multi-processor system |
US9208113B2 (en) | 2013-01-15 | 2015-12-08 | Apple Inc. | Deferred inter-processor interrupts |
US9495311B1 (en) * | 2013-12-17 | 2016-11-15 | Google Inc. | Red zone avoidance for user mode interrupts |
US9594704B1 (en) | 2013-12-17 | 2017-03-14 | Google Inc. | User mode interrupts |
US9674141B2 (en) * | 2013-12-27 | 2017-06-06 | Intel Corporation | Techniques for implementing a secure mailbox in resource-constrained embedded systems |
US9563588B1 (en) | 2014-01-29 | 2017-02-07 | Google Inc. | OS bypass inter-processor interrupt delivery mechanism |
US9542254B2 (en) | 2014-07-30 | 2017-01-10 | International Business Machines Corporation | Application-level signal handling and application-level memory protection |
US9665509B2 (en) * | 2014-08-20 | 2017-05-30 | Xilinx, Inc. | Mechanism for inter-processor interrupts in a heterogeneous multiprocessor system |
KR102187912B1 (ko) | 2014-09-26 | 2020-12-07 | 인텔 코포레이션 | 인터럽트들의 세트들을 구성하는 장치 및 방법 |
US9910699B2 (en) | 2014-10-28 | 2018-03-06 | Intel Corporation | Virtual processor direct interrupt delivery mechanism |
US9928094B2 (en) * | 2014-11-25 | 2018-03-27 | Microsoft Technology Licensing, Llc | Hardware accelerated virtual context switching |
US9921984B2 (en) * | 2014-12-23 | 2018-03-20 | Intel Corporation | Delivering interrupts to user-level applications |
US10002103B2 (en) * | 2015-03-13 | 2018-06-19 | Microchip Technology Incorporated | Low-pin microcontroller device with multiple independent microcontrollers |
US10002102B2 (en) * | 2015-03-13 | 2018-06-19 | Microchip Technology Incorporated | Low-pin microcontroller device with multiple independent microcontrollers |
US10922252B2 (en) * | 2015-06-22 | 2021-02-16 | Qualcomm Incorporated | Extended message signaled interrupts (MSI) message data |
CN105094976A (zh) * | 2015-10-09 | 2015-11-25 | 天津国芯科技有限公司 | 一种中断控制方法和中断控制器 |
CN105808338A (zh) * | 2016-03-17 | 2016-07-27 | 李晓波 | 一种在处理中实现中断响应核可配置的方法及装置 |
CN107800546B (zh) | 2016-08-31 | 2021-03-30 | 华为技术有限公司 | 一种广播消息的管理方法及装置 |
US10496572B1 (en) | 2017-03-06 | 2019-12-03 | Apple Inc. | Intracluster and intercluster interprocessor interrupts including a retract interrupt that causes a previous interrupt to be canceled |
US10467162B2 (en) * | 2017-03-31 | 2019-11-05 | Hewlett Packard Enterprise Development Lp | Interrupt based on a last interrupt request indicator and a work acknowledgement |
US10838760B2 (en) * | 2017-11-29 | 2020-11-17 | Nxp Usa, Inc. | Systems and methods for interrupt distribution |
CN112470125B (zh) * | 2018-07-24 | 2024-02-20 | 三菱电机株式会社 | 中断处理方法、计算机系统以及存储介质 |
TWI703501B (zh) * | 2018-08-23 | 2020-09-01 | 慧榮科技股份有限公司 | 具有分散式信箱架構的多處理器系統及其溝通方法 |
US11372711B2 (en) | 2019-06-29 | 2022-06-28 | Intel Corporation | Apparatus and method for fault handling of an offload transaction |
US11182208B2 (en) | 2019-06-29 | 2021-11-23 | Intel Corporation | Core-to-core start “offload” instruction(s) |
US11321144B2 (en) | 2019-06-29 | 2022-05-03 | Intel Corporation | Method and apparatus for efficiently managing offload work between processing units |
US11366769B1 (en) * | 2021-02-25 | 2022-06-21 | Microsoft Technology Licensing, Llc | Enabling peripheral device messaging via application portals in processor-based devices |
US20230099517A1 (en) * | 2021-09-30 | 2023-03-30 | Intel Corporation | User-level interprocessor interrupts |
US20230315659A1 (en) * | 2022-03-29 | 2023-10-05 | Mellanox Technologies, Ltd. | Interrupt emulation on network devices |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05189252A (ja) * | 1992-01-13 | 1993-07-30 | Meidensha Corp | ソフトウェアのイベント処理方法 |
US5909582A (en) * | 1996-04-26 | 1999-06-01 | Nec Corporation | Microcomputer having user mode interrupt function and supervisor mode interrupt function |
US6061709A (en) * | 1998-07-31 | 2000-05-09 | Integrated Systems Design Center, Inc. | Integrated hardware and software task control executive |
US6370606B1 (en) | 1998-11-05 | 2002-04-09 | Compaq Computer Corporation | System and method for simulating hardware interrupts in a multiprocessor computer system |
US6148361A (en) * | 1998-12-17 | 2000-11-14 | International Business Machines Corporation | Interrupt architecture for a non-uniform memory access (NUMA) data processing system |
JP4057769B2 (ja) * | 2000-08-31 | 2008-03-05 | 松下電器産業株式会社 | 割り込み管理装置及び割り込み管理方法 |
US7529235B2 (en) * | 2000-12-06 | 2009-05-05 | Franklin Zhigang Zhang | Internet based time distributed message network system and personal mobile access device |
US7392282B2 (en) * | 2001-03-14 | 2008-06-24 | International Business Machines Corporation | Method for ensuring client access to messages from a server |
JP2005190207A (ja) * | 2003-12-25 | 2005-07-14 | Matsushita Electric Ind Co Ltd | 割り込み制御装置、制御方法 |
GB0404696D0 (en) | 2004-03-02 | 2004-04-07 | Level 5 Networks Ltd | Dual driver interface |
US7080179B1 (en) * | 2004-03-26 | 2006-07-18 | Foundry Networks, Inc. | Multi-level interrupts |
US9189230B2 (en) | 2004-03-31 | 2015-11-17 | Intel Corporation | Method and system to provide concurrent user-level, non-privileged shared resource thread creation and execution |
US7689747B2 (en) * | 2005-03-28 | 2010-03-30 | Microsoft Corporation | Systems and methods for an augmented interrupt controller and synthetic interrupt sources |
US7581051B2 (en) * | 2005-05-16 | 2009-08-25 | Microsoft Corporation | Method for delivering interrupts to user mode drivers |
US20070073928A1 (en) | 2005-09-26 | 2007-03-29 | John Bruno | High-speed input/output signaling mechanism using a polling CPU and cache coherency signaling |
US7493436B2 (en) * | 2006-10-26 | 2009-02-17 | International Business Machines Corporation | Interrupt handling using simultaneous multi-threading |
US8689215B2 (en) * | 2006-12-19 | 2014-04-01 | Intel Corporation | Structured exception handling for application-managed thread units |
US7627706B2 (en) * | 2007-09-06 | 2009-12-01 | Intel Corporation | Creation of logical APIC ID with cluster ID and intra-cluster ID |
US8103816B2 (en) * | 2008-10-28 | 2012-01-24 | Intel Corporation | Technique for communicating interrupts in a computer system |
US8255603B2 (en) | 2009-08-14 | 2012-08-28 | Advanced Micro Devices, Inc. | User-level interrupt mechanism for multi-core architectures |
-
2009
- 2009-12-08 US US12/633,007 patent/US8255603B2/en active Active
- 2009-12-08 US US12/633,032 patent/US8356130B2/en active Active
- 2009-12-08 US US12/633,034 patent/US8285904B2/en active Active
-
2010
- 2010-08-05 JP JP2012524751A patent/JP5646628B2/ja active Active
- 2010-08-05 KR KR1020127006465A patent/KR101651246B1/ko active IP Right Grant
- 2010-08-05 WO PCT/US2010/044528 patent/WO2011019578A1/en active Application Filing
- 2010-08-05 CN CN201080036115.6A patent/CN102483705B/zh active Active
- 2010-08-05 IN IN2104DEN2012 patent/IN2012DN02104A/en unknown
- 2010-08-05 EP EP10742684.3A patent/EP2465032B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8285904B2 (en) | 2012-10-09 |
US20110040913A1 (en) | 2011-02-17 |
US20110040914A1 (en) | 2011-02-17 |
EP2465032A1 (en) | 2012-06-20 |
EP2465032B1 (en) | 2020-12-16 |
IN2012DN02104A (ja) | 2015-08-21 |
JP2013502004A (ja) | 2013-01-17 |
US20110040915A1 (en) | 2011-02-17 |
WO2011019578A1 (en) | 2011-02-17 |
KR101651246B1 (ko) | 2016-09-05 |
US8255603B2 (en) | 2012-08-28 |
CN102483705A (zh) | 2012-05-30 |
KR20120062768A (ko) | 2012-06-14 |
US8356130B2 (en) | 2013-01-15 |
CN102483705B (zh) | 2014-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5646628B2 (ja) | マルチコア・アーキテクチャのためのユーザレベル割り込み機構 | |
US7562366B2 (en) | Transmit completion event batching | |
US7610413B2 (en) | Queue depth management for communication between host and peripheral device | |
EP1856623B1 (en) | Including descriptor queue empty events in completion events | |
JP3606551B2 (ja) | 割込アーキテクチャを含むデータ処理システム、方法および記憶媒体 | |
US20060230208A1 (en) | System and method for presenting interrupts | |
US11074205B2 (en) | Managing efficient selection of a particular processor thread for handling an interrupt | |
US10397144B2 (en) | Receive buffer architecture method and apparatus | |
EP2383658B1 (en) | Queue depth management for communication between host and peripheral device | |
US10229074B2 (en) | Techniques for handling interrupts in a processing unit using interrupt request queues | |
Auernhammer et al. | XIVE: External interrupt virtualization for the cloud infrastructure | |
US20190050253A1 (en) | Memory register interrupt based signaling and messaging |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130509 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140611 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141007 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141105 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5646628 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |