JP5644440B2 - Power semiconductor module - Google Patents

Power semiconductor module Download PDF

Info

Publication number
JP5644440B2
JP5644440B2 JP2010270367A JP2010270367A JP5644440B2 JP 5644440 B2 JP5644440 B2 JP 5644440B2 JP 2010270367 A JP2010270367 A JP 2010270367A JP 2010270367 A JP2010270367 A JP 2010270367A JP 5644440 B2 JP5644440 B2 JP 5644440B2
Authority
JP
Japan
Prior art keywords
power semiconductor
wiring
conductive plate
connection terminal
side connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010270367A
Other languages
Japanese (ja)
Other versions
JP2012119618A (en
Inventor
堀　元人
元人 堀
池田　良成
良成 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2010270367A priority Critical patent/JP5644440B2/en
Publication of JP2012119618A publication Critical patent/JP2012119618A/en
Application granted granted Critical
Publication of JP5644440B2 publication Critical patent/JP5644440B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Inverter Devices (AREA)

Description

この発明は、電力用半導体モジュール（以下パワー半導体モジュールと称する）に関する。   The present invention relates to a power semiconductor module (hereinafter referred to as a power semiconductor module).

インバータ装置、無停電電源装置、工作機械および産業用ロボット等には、パワー半導体素子を搭載したパワー半導体モジュールが用いられている。
従来のパワー半導体モジュールについて以下に説明する。図１１は、従来のパワー半導体モジュールの内部構造を示す要部断面図である。１０１は放熱用の金属ベース板、１０２は金属ベース板１０１の上に搭載してハンダ１０３で接合したセラミクス基板、１０４はセラミクス基板１０２にハンダ１０５を介しマウントしたパワー半導体素子（ＩＧＢＴなどのパワーチップ）、１０６はセラミクス基板と金属ベース板１０１を収納する樹脂ケース、１０７は樹脂ケース１０６内に配置された電極端子である。パワー半導体素子１０４と電極端子１０７は、ボンディングワイヤ１０８で接合されている。樹脂ケース１０６の側面は、金属ベース板１０１とセラミクス基板１０２の上面とともに、パワー半導体素子１０４を取り囲む空間を形成し、内部に封止材１０９が充填されている。これにより、パワー半導体素子１０４、セラミクス基板１０２、金属ベース板１０１、電極端子１０７の相互間の絶縁性が確保されている。 Power semiconductor modules equipped with power semiconductor elements are used in inverter devices, uninterruptible power supply devices, machine tools, industrial robots, and the like.
A conventional power semiconductor module will be described below. FIG. 11 is a cross-sectional view of the main part showing the internal structure of a conventional power semiconductor module. 101 is a metal base plate for heat dissipation, 102 is a ceramic substrate mounted on the metal base plate 101 and joined by solder 103, 104 is a power semiconductor element (power chip such as IGBT) mounted on the ceramic substrate 102 via solder 105 , 106 is a resin case for housing the ceramic substrate and the metal base plate 101, and 107 is an electrode terminal disposed in the resin case 106. The power semiconductor element 104 and the electrode terminal 107 are joined by a bonding wire 108. The side surface of the resin case 106 forms a space surrounding the power semiconductor element 104 together with the metal base plate 101 and the upper surface of the ceramic substrate 102, and is filled with a sealing material 109. Thereby, insulation among the power semiconductor element 104, the ceramic substrate 102, the metal base plate 101, and the electrode terminal 107 is ensured.

パワー半導体モジュール１１０は、金属ベース板１０１両端の２箇所または４箇所によるネジ１１１止めにて、冷却部材１１２に取付けられ放熱される。またこの場合に、金属ベース板１０１と冷却部材１１２の接触面間の空隙を埋めて伝熱性を確保するために、一般にシリコーン系の放熱グリス１１３を塗布している。また図示していないが、放熱グリス１１３の代わりに熱伝導シートを用いることもある。ネジ１１１止めによる力１１４は、樹脂ケース１０６内に収納されたリング１１５を介し金属ベース板１０１に伝えられる。   The power semiconductor module 110 is attached to the cooling member 112 and dissipated by fixing screws 111 at two or four locations on both ends of the metal base plate 101. Further, in this case, in order to fill the gap between the contact surfaces of the metal base plate 101 and the cooling member 112 and ensure heat transfer, generally, a silicone-based heat radiation grease 113 is applied. Although not shown, a heat conductive sheet may be used instead of the heat dissipation grease 113. The force 114 due to the screws 111 is transmitted to the metal base plate 101 via the ring 115 housed in the resin case 106.

なお、前記セラミクス基板１０２は、セラミクス板１０２ａの表裏両面に銅箔１０２ｂ，１０２ｃを貼り合せたＤＢＣ基板である。
また、特許文献１〜４には従来の他のパワー半導体モジュールが開示されている。 The ceramic substrate 102 is a DBC substrate in which copper foils 102b and 102c are bonded to both front and back surfaces of the ceramic plate 102a.
Patent Documents 1 to 4 disclose other conventional power semiconductor modules.

特開２００９−６４８５２号公報JP 2009-64852 A 特開２０１０−１６５７６４号公報JP 2010-165664 A 特開平１０−１４６０６６号公報Japanese Patent Laid-Open No. 10-146066 特開２００５−７３３７３号公報JP 2005-73373 A

従来のパワー半導体モジュールでは、次の課題があった。
通常、パワー半導体モジュールの電極端子の位置は、顧客（使用者）から指定され、そのニーズにより異なる場合が多い。その結果、既存のパワー半導体モジュールを流用しようとした場合、電気的な特性が満たせていても電極端子の位置が使用者の仕様に合わないため、モジュール全体を新規に設計する必要があった。その結果、その開発期間や部品製作（金型，治工具含む）に膨大なコストがかかっていた。 The conventional power semiconductor module has the following problems.
Usually, the position of the electrode terminal of the power semiconductor module is specified by the customer (user) and often varies depending on the needs. As a result, when trying to divert an existing power semiconductor module, the position of the electrode terminal does not meet the user's specifications even if the electrical characteristics are satisfied, and thus the entire module has to be designed. As a result, the development period and parts production (including molds and jigs) were enormous.

上記課題を解決するために、本発明では、パワー半導体モジュールをパワー半導体ユニットと、インターフェイス部材とで構成した。パワー半導体ユニットは基本機能要素をユニット化したものであり、インターフェイス部材は使用者から指定された位置に電極端子を配置したプリント基板またはバスバーなどのインターフェイス部材である。使用者の要求する電流容量に応じて複数のパワー半導体ユニットを組み合わせ、これらパワー半導体ユニットから突出した接続端子とインターフェイス部材を電気的に接続してパワー半導体モジュールとする。   In order to solve the above problems, in the present invention, a power semiconductor module is constituted by a power semiconductor unit and an interface member. The power semiconductor unit is a unit in which basic functional elements are united, and the interface member is an interface member such as a printed board or a bus bar in which electrode terminals are arranged at positions designated by the user. A plurality of power semiconductor units are combined according to the current capacity required by the user, and the connection terminals protruding from the power semiconductor units and the interface member are electrically connected to form a power semiconductor module.

すなわち、本発明のパワー半導体モジュールは、パワー半導体素子を搭載した銅板と絶縁板を有する絶縁基板と、前記パワー半導体素子に接続したピン付プリント基板と、前記銅板に接続され上面側から突出したコレクタ側接続端子及びエミッタ側接続端子と、前記絶縁基板と前記ピン付プリント基板を内部に封入する樹脂封止材とを少なくとも備える複数のパワー半導体ユニットと、さらに、前記コレクタ側接続端子に接続され前記パワー半導体ユニットに電流を供給する第１導電板と、前記エミッタ側接続端子に接続され前記パワー半導体ユニットからの電流を流す第２導電板とを備え、複数の前記パワー半導体ユニットの前記コレクタ側接続端子及びエミッタ側接続端子を電気的に接続するインターフェイス部材と、を備え、前記インターフェイス部材は、前記第１導電板と前記第２導電板が近接し対向するように積層されたプリント基板で構成され、前記パワー半導体ユニットの上面側に対向する位置に配置されることを特徴とする。 That is, the power semiconductor module of the present invention includes a copper plate on which a power semiconductor element is mounted, an insulating substrate having an insulating plate, a printed circuit board with pins connected to the power semiconductor element, and a collector that is connected to the copper plate and protrudes from the upper surface side. A plurality of power semiconductor units each including at least a side connection terminal and an emitter side connection terminal; and a resin sealing material that encloses the insulating substrate and the printed circuit board with pins; and further connected to the collector side connection terminal A first conductive plate that supplies current to the power semiconductor unit; and a second conductive plate that is connected to the emitter-side connection terminal and flows current from the power semiconductor unit , the collector-side connection of the plurality of power semiconductor units comprising an interface member for electrically connecting the terminal and the emitter-side connection terminal, wherein the in- Over the face member, wherein the first conductive plate and the second conductive plate is composed of a laminated printed circuit board so as to face closely, is disposed in a position facing the upper surface of the power semiconductor unit and wherein Rukoto To do.

また、前記第１導電板及び前記第２導電板は、前記コレクタ側接続端子および前記エミッタ側接続端子をすべて覆うように配置され、前記第１導電板の前記エミッタ側接続端子が貫く部分が切り欠かれ、前記第２導電板配線の前記コレクタ側接続端子が貫く部分が切り欠かれていることを特徴とする。The first conductive plate and the second conductive plate are arranged so as to cover all of the collector side connection terminal and the emitter side connection terminal, and a portion of the first conductive plate through which the emitter side connection terminal passes is cut. A portion of the second conductive plate wiring through which the collector side connection terminal penetrates is cut out.
また、前記パワー半導体ユニットは出力端子をさらに備え、２本の前記出力端子、２本の前記コレクタ側接続端子及び２本の前記エミッタ側接続端子が並列して前記パワー半導体ユニットの上面側から突出していることを特徴とする。The power semiconductor unit further includes an output terminal, and the two output terminals, the two collector side connection terminals, and the two emitter side connection terminals protrude in parallel from the upper surface side of the power semiconductor unit. It is characterized by.
また、前記インターフェイス部材は、前記第１導電板及び前記第２導電板にそれぞれ接続された電力供給用接続端子と、前記出力端子に接続された外部出力端子とをさらに備え、前記外部出力端子は前記第１導電板及び前記第２導電板の外側にある外周の一辺に配置され、前記電力供給用接続端子は、前記外部出力端子が配置された一辺と直交する外周の二辺に配置されていることを特徴とする。The interface member further includes a power supply connection terminal connected to the first conductive plate and the second conductive plate, and an external output terminal connected to the output terminal. Arranged on one side of the outer periphery outside the first conductive plate and the second conductive plate, and the power supply connection terminal is arranged on two outer sides orthogonal to the one side on which the external output terminal is arranged. It is characterized by being.

また、前記インターフェイス部材において、信号配線用と電力供給配線用に分離したことを特徴とする。   The interface member may be separated for signal wiring and power supply wiring.

本発明により、新規製品の設計において、主な設計要素がインターフェイス部材だけで良くなるため、開発にかかる時間が大幅に短縮され、また部品製作（金型，治工具含む）にかかるコストも低減された。   According to the present invention, when designing a new product, the main design element is only the interface member, so the development time is greatly reduced, and the cost for manufacturing parts (including molds and jigs) is also reduced. It was.

また、パワー半導体素子に電流を供給するアノード側（Ｐ側）配線と半導体素子からの電流を流すカソード側（Ｎ側）配線を近接させ配置させることで、配線インダクタンスが相殺されスイッチィング時に生じるスパイクノイズが低減された。   Also, by arranging the anode side (P side) wiring for supplying current to the power semiconductor element and the cathode side (N side) wiring for supplying current from the semiconductor element close to each other, the wiring inductance is offset and spikes generated during switching Noise has been reduced.

さらに、プリント基板を信号配線用と電力供給配線用に分離することで、配線幅を拡げることが可能となり、電流印加時のジュール熱が低減された。   Furthermore, by separating the printed circuit board for signal wiring and power supply wiring, the wiring width can be expanded, and Joule heat during current application is reduced.

この発明の第１実施例のパワー半導体ユニットの要部断面図である。It is principal part sectional drawing of the power semiconductor unit of 1st Example of this invention. この発明の第２実施例のパワー半導体ユニットの構成図であり、（ａ）は要部上平面図、（ｂ）は要部断面図である。It is a block diagram of the power semiconductor unit of 2nd Example of this invention, (a) is a principal part top plan view, (b) is a principal part sectional drawing. この発明の第２実施例のパワー半導体モジュールの構成図であり、（ａ）は要部上平面図、（ｂ）は要部断面図である。It is a block diagram of the power semiconductor module of 2nd Example of this invention, (a) is a principal part top plan view, (b) is a principal part sectional drawing. この発明の第２実施例のインターフェイス部材の機能を説明する図である。It is a figure explaining the function of the interface member of 2nd Example of this invention. この発明の第２実施例のパワー半導体モジュールの主回路の構成図である。It is a block diagram of the main circuit of the power semiconductor module of 2nd Example of this invention. この発明の第３実施例のインターフェイス部材の構成図であり、（ａ）は電力供給配線用基板の要部上平面図、（ｂ）は電力供給配線用基板の要部側面図、（ｃ）は信号配線用基板の要部上平面図、（ｄ）は信号配線用基板の要部側面図、（ｅ）電力供給配線用基板と信号配線用基板を組み合わせたインターフェイス部材の要部側面図である。It is a block diagram of the interface member of 3rd Example of this invention, (a) is a top view of the principal part of the board | substrate for power supply wiring, (b) is a principal part side view of the board | substrate for power supply wiring, (c). Is a top plan view of the main part of the signal wiring board, (d) is a side view of the main part of the signal wiring board, and (e) is a side view of the main part of the interface member combining the power supply wiring board and the signal wiring board. is there. この発明の第４実施例のパワー半導体ユニットの構成図であり、（ａ）は要部上平面図、（ｂ）は要部下平面図、（ｃ）は（ａ）のＡ−Ａ矢視断面図である。It is a block diagram of the power semiconductor unit of 4th Example of this invention, (a) is a principal part top plan view, (b) is a principal part bottom plan view, (c) is the AA arrow directional cross-section of (a). FIG. この発明の第４実施例のパワー半導体ユニットの斜視図である。It is a perspective view of the power semiconductor unit of 4th Example of this invention. この発明の第５実施例のパワー半導体モジュールの構成図であり、（ａ）は要部上平面図、（ｂ）は要部断面図である。It is a block diagram of the power semiconductor module of 5th Example of this invention, (a) is a principal part top plan view, (b) is a principal part sectional drawing. この発明の第６実施例のインターフェイス部材の構成図であり、（ａ）は電力供給配線用基板の要部上平面図、（ｂ）は電力供給配線用基板の要部側面図、（ｃ）は信号配線用基板の要部上平面図、（ｄ）は信号配線用基板の要部側面図、（ｅ）電力供給配線用基板と信号配線用基板を組み合わせたインターフェイス部材の要部側面図である。It is a block diagram of the interface member of 6th Example of this invention, (a) is a top view of the principal part of the board | substrate for power supply wiring, (b) is a principal part side view of the board | substrate for power supply wiring, (c). Is a top plan view of the main part of the signal wiring board, (d) is a side view of the main part of the signal wiring board, and (e) is a side view of the main part of the interface member combining the power supply wiring board and the signal wiring board. is there. 従来のパワー半導体モジュールの要部断面図である。It is principal part sectional drawing of the conventional power semiconductor module.

実施の形態を以下の実施例で説明する。   Embodiments will be described in the following examples.

図１は、この発明の第１実施例のパワー半導体ユニットの要部断面図である。
図１に示すパワー半導体ユニット２８ａは、半導体素子１つ分の機能を有する１ｉｎ１と呼ばれる構成を備えており、実施例２以下で説明するインターフェイス部材、すなわちユニット間配線用プリント基板２７と結合して本発明のパワー半導体モジュールを構成する。 FIG. 1 is a cross-sectional view of an essential part of a power semiconductor unit according to a first embodiment of the present invention.
The power semiconductor unit 28a shown in FIG. 1 has a structure called 1in1 having a function equivalent to one semiconductor element, and is coupled to an interface member described in the second embodiment or later, that is, the inter-unit wiring printed board 27. The power semiconductor module of this invention is comprised.

絶縁板１と第１銅板２、第２銅板３からなる絶縁基板４の上面に、はんだ５によりパワー半導体素子６が接合され、さらにパワー半導体素子６の上面に、はんだ７により接続ピン８を有するプリント基板９が取付けられている。第１銅板２にはコレクタ側接続端子１０が取付けられ、パワー半導体素子６裏面に電流を供給する。またプリント基板９には、パワー半導体素子６のＯＮ／ＯＦＦを制御するゲート用接続端子１１とパワー半導体素子６表面からの電流を外部に流すエミッタ側接続端子１２が取り付けられる。エミッタ側接続端子１２はプリント基板９の回路パターンに接続されるとともに、第１銅板２にも固着されている。なお、図示していないが、パワー半導体素子６として、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）とＦＷＤ（フリーホイーリングダイオード）を組み合わせ、銅板２、接続ピン８およびプリント基板９上の図示しない回路パターンを介して逆並列接続するようにして用いてもよい。また、パワー半導体素子６としてはＳｉを用いた半導体素子のほか、ＳｉＣ（炭化けい素）やＧａＮ（窒化ガリウム）を用いた半導体素子を用いることができる。   A power semiconductor element 6 is joined to the upper surface of the insulating substrate 4 made of the insulating plate 1, the first copper plate 2, and the second copper plate 3 by solder 5, and the connection pins 8 are formed on the upper surface of the power semiconductor element 6 by solder 7. A printed circuit board 9 is attached. A collector-side connection terminal 10 is attached to the first copper plate 2 and supplies current to the back surface of the power semiconductor element 6. The printed circuit board 9 is provided with a gate connection terminal 11 for controlling ON / OFF of the power semiconductor element 6 and an emitter-side connection terminal 12 for flowing current from the surface of the power semiconductor element 6 to the outside. The emitter side connection terminal 12 is connected to the circuit pattern of the printed circuit board 9 and is also fixed to the first copper plate 2. Although not shown, as the power semiconductor element 6, an IGBT (insulated gate bipolar transistor) and FWD (free wheeling diode) are combined, and a circuit pattern (not shown) on the copper plate 2, the connection pin 8, and the printed board 9 is used. It may be used so as to be connected in reverse parallel. As the power semiconductor element 6, in addition to a semiconductor element using Si, a semiconductor element using SiC (silicon carbide) or GaN (gallium nitride) can be used.

図２は、この発明の第２実施例のパワー半導体ユニットの構成図であり、（ａ）は要部上平面図、（ｂ）は要部断面図である。図３は、この発明の第２実施例のパワー半導体モジュールの構成図であり、（ａ）は要部上平面図、（ｂ）は要部断面図である。図４は、この発明の第２実施例のインターフェイス部材の機能を説明する図である。さらに、図５は、この発明の第２実施例のパワー半導体モジュールの主回路の構成図である。   FIGS. 2A and 2B are configuration diagrams of a power semiconductor unit according to a second embodiment of the present invention, in which FIG. 2A is a plan view of the main part and FIG. FIGS. 3A and 3B are configuration diagrams of a power semiconductor module according to a second embodiment of the present invention, in which FIG. 3A is a plan view of the main part, and FIG. FIG. 4 is a diagram for explaining the function of the interface member according to the second embodiment of the present invention. FIG. 5 is a block diagram of the main circuit of the power semiconductor module according to the second embodiment of the present invention.

図２を用い、２ｉｎ１用パワー半導体ユニット２８の構成について説明する（パワー半導体素子１８を１組備えるユニットを「１ｉｎ１」，２組備えるユニットを「２ｉｎ１」と称する。）。第１実施例の１ｉｎ１のパワー半導体ユニット２８ａと同様、絶縁板１３、この絶縁板１３の両面にそれぞれ固着された第１銅板１４および第２銅板１５からなる絶縁基板１６と、第１銅板１４の上面に、はんだ１７により接合されたパワー半導体素子１８とを備える。２ｉｎ１用パワー半導体ユニット２８は２組のパワー半導体素子１８で構成される。第１実施例と同様にパワー半導体素子１８として、逆並列接続したＩＧＢＴとＦＷＤを用い、これを２組組み合わせて１相分の回路を構成するようにしてもよい。また、絶縁基板１６はパワー半導体ユニット２８の絶縁基板４と同じ形状のものを共通して用いることができる。パワー半導体素子１８ごとに小さな面積の絶縁基板１６を用いることで熱によるパワー半導体ユニット２８の変形を小さくできる。   The configuration of the 2-in-1 power semiconductor unit 28 will be described with reference to FIG. 2 (a unit including one set of power semiconductor elements 18 is referred to as “1 in 1”, and a unit including two sets as “2 in 1”). Like the 1 in 1 power semiconductor unit 28a of the first embodiment, the insulating plate 13, the insulating substrate 16 composed of the first copper plate 14 and the second copper plate 15 respectively fixed to both surfaces of the insulating plate 13, and the first copper plate 14 A power semiconductor element 18 bonded to the upper surface by solder 17 is provided. The 2-in-1 power semiconductor unit 28 includes two sets of power semiconductor elements 18. Similarly to the first embodiment, as the power semiconductor element 18, an IGBT and FWD connected in antiparallel may be used, and two sets of these may be combined to form a circuit for one phase. Further, the insulating substrate 16 having the same shape as the insulating substrate 4 of the power semiconductor unit 28 can be used in common. By using the insulating substrate 16 having a small area for each power semiconductor element 18, deformation of the power semiconductor unit 28 due to heat can be reduced.

パワー半導体素子１８の上面に、接続ピン２０を有するプリント基板２１がはんだ１９により取付けられ、このプリント基板２１上の図示しない回路パターンにより２組のパワー半導体素子１８が電気的に接続されている。接続ピン２０は、パワー半導体素子１８がＩＧＢＴであればそのエミッタ電極とゲート電極に、ＦＷＤであればアノード電極に接続される。接続ピン２０はプリント基板２１上の図示しない回路パターンに形成された穴にはんだを用いて、もしくは嵌合されて固着されている。   A printed board 21 having connection pins 20 is attached to the upper surface of the power semiconductor element 18 by solder 19, and two sets of power semiconductor elements 18 are electrically connected by a circuit pattern (not shown) on the printed board 21. The connection pin 20 is connected to the emitter electrode and the gate electrode when the power semiconductor element 18 is an IGBT, and to the anode electrode when the power semiconductor element 18 is FWD. The connection pin 20 is fixed to a hole formed in a circuit pattern (not shown) on the printed board 21 by using solder or by fitting.

２３はパワー半導体素子１８裏面に電流を供給するコレクタ側接続端子、２２はパワー半導体素子１８表面からの電流を外部に流すエミッタ側接続端子、２４はコレクタ側配線とエミッタ側配線の中間にある出力電流を流す出力端子、２５，２６はパワー半導体素子１８のＯＮ／ＯＦＦを制御するゲート用接続端子，エミッタ側電圧を検出するエミッタ信号用端子である。コレクタ側接続端子２３は一のパワー半導体素子１８、例えば上アームのＩＧＢＴが固着された第１銅板１４に、出力端子２４は他のパワー半導体素子１８、例えば下アームのＩＧＢＴが固着された異なる第１銅板１４に、エミッタ側接続端子２２はさらに異なる第１銅板１４に、それぞれ固着されている。   23 is a collector side connection terminal for supplying current to the back surface of the power semiconductor element 18, 22 is an emitter side connection terminal for supplying current from the surface of the power semiconductor element 18 to the outside, and 24 is an output located between the collector side wiring and the emitter side wiring. Output terminals 25 and 26 for supplying current are gate connection terminals for controlling ON / OFF of the power semiconductor element 18 and emitter signal terminals for detecting the emitter side voltage. The collector-side connection terminal 23 is connected to the first copper plate 14 to which the power semiconductor element 18, for example, the upper arm IGBT is fixed, and the output terminal 24 is different from the other power semiconductor element 18, for example, the lower arm IGBT. The emitter-side connection terminals 22 are fixed to the first copper plate 14 and the different first copper plates 14, respectively.

パワー半導体ユニット２８では、コレクタ側接続端子２３、エミッタ側接続端子２２および出力端子２４がこの順に並列して突出するように配置されている。コレクタ側接続端子２３とエミッタ側接続端子２２の順番はプリント基板２１の回路パターンの配置とともに入れ替わってもよい。出力端子２４はコレクタ側接続端子２３およびエミッタ側接続端子２２に対しパワー半導体ユニット２８の同じ面の外周側に配置され、突出している。なお、パワー半導体ユニット２８のコレクタ側接続端子２３、エミッタ側接続端子２２、出力端子２４がそれぞれ２本であるが、容量に応じ適宜変更してもよい。エミッタ側接続端子２２はプリント基板２１の回路パターンに接続されるとともに、第１銅板１４にも固着されている。第１銅板１４に接続することによりエミッタ側接続端子２２で発生するジュール熱を冷却部材側へ放熱することができる。   In the power semiconductor unit 28, the collector side connection terminal 23, the emitter side connection terminal 22, and the output terminal 24 are arranged so as to protrude in parallel in this order. The order of the collector side connection terminal 23 and the emitter side connection terminal 22 may be changed together with the arrangement of the circuit pattern of the printed circuit board 21. The output terminal 24 is arranged on the outer peripheral side of the same surface of the power semiconductor unit 28 with respect to the collector side connection terminal 23 and the emitter side connection terminal 22 and protrudes. In addition, although the collector side connection terminal 23, the emitter side connection terminal 22, and the output terminal 24 of the power semiconductor unit 28 are each two, you may change suitably according to a capacity | capacitance. The emitter side connection terminal 22 is connected to the circuit pattern of the printed circuit board 21 and is also fixed to the first copper plate 14. By connecting to the first copper plate 14, Joule heat generated at the emitter-side connection terminal 22 can be radiated to the cooling member side.

そして、パワー半導体ユニット２８は絶縁基板１６、プリント基板２１およびパワー半導体素子１８を内部に封入する封止材Ｒを備えている。パワー半導体ユニット２８の形状は概略直方体状である。パワー半導体ユニット２８は、以下で説明するインターフェイス部材と結合して本発明のパワー半導体モジュールを構成する。   The power semiconductor unit 28 includes a sealing material R that encloses the insulating substrate 16, the printed circuit board 21, and the power semiconductor element 18 therein. The power semiconductor unit 28 has a substantially rectangular parallelepiped shape. The power semiconductor unit 28 is combined with an interface member described below to constitute the power semiconductor module of the present invention.

次に図３（ａ），（ｂ）を用いて、インターフェイス部材、すなわちユニット間配線用プリント基板２７と、これを用いた本発明のパワー半導体モジュールを説明する。このモジュールの回路は従来の半導体モジュール（６ｉｎ１）に対応している。   Next, the interface member, that is, the inter-unit wiring printed board 27 and the power semiconductor module of the present invention using the same will be described with reference to FIGS. The circuit of this module corresponds to a conventional semiconductor module (6 in 1).

インターフェイス部材としてのユニット間配線用プリント基板２７は、上述の２ｉｎ１用パワー半導体ユニット２８を３台接続するための配線を備えている。
２９はパワー半導体素子に電流を供給する、第１導電板としてのアノード側（Ｐ側）配線、３０は半導体素子からの電流を流す、第２導電板としてのカソード側（Ｎ側）配線であり、それぞれ２ｉｎ１用パワー半導体ユニット２８のコレクタ側接続端子３１（２３）とエミッタ側接続端子３２（２２）が接続されている。３３，３４は外部からの電力供給用接続端子であり、それぞれカソード側（Ｎ側）配線３０とアノード側（Ｐ側）配線２９に接続されている。 The inter-unit wiring printed circuit board 27 as an interface member is provided with wiring for connecting the above-described two 2-in-1 power semiconductor units 28.
29 is an anode side (P side) wiring as a first conductive plate that supplies current to the power semiconductor element, and 30 is a cathode side (N side) wiring as a second conductive plate that flows current from the semiconductor element. The collector-side connection terminal 31 (23) and the emitter-side connection terminal 32 (22) of the 2-in-1 power semiconductor unit 28 are connected to each other. Reference numerals 33 and 34 are external power supply connection terminals, which are connected to the cathode side (N side) wiring 30 and the anode side (P side) wiring 29, respectively.

３５，３６，３７は、各２ｉｎ１用パワー半導体ユニット２８の出力端子２４に接続され、アノード側（Ｐ側）配線とカソード側（Ｎ側）配線の中間にある出力電流を流す外部出力端子であり、複数の第３導電板としての各配線３８，３９，４０で結ばれている。４１は各２ｉｎ１用パワー半導体ユニット２８のパワー半導体素子をＯＮ／ＯＦＦするゲート信号用端子、４２は出力電流の状態を検知するエミッタ信号端子であり、各配線４３，４４，４５で結ばれている。   Reference numerals 35, 36, and 37 are external output terminals that are connected to the output terminal 24 of each 2-in-1 power semiconductor unit 28 and flow an output current that is intermediate between the anode side (P side) wiring and the cathode side (N side) wiring. The wirings 38, 39, and 40 are connected as a plurality of third conductive plates. 41 is a gate signal terminal for turning on / off the power semiconductor element of each 2-in-1 power semiconductor unit 28, and 42 is an emitter signal terminal for detecting the state of the output current, which are connected by wirings 43, 44, 45. .

次に図３（ｂ）を用いて、アノード側（Ｐ側）配線２９とカソード側（Ｎ側）配線３０の配置関係について説明する。
ユニット間配線用プリント基板２７は２層構造となっており、アノード側（Ｐ側）配線２９は下面側、すなわちパワー半導体ユニット２８側に配置されカソード側（Ｎ側）配線３０は上面側に配置されており、樹脂層４３を介して積層されている。このように、アノード側（Ｐ側）配線２９とカソード側（Ｎ側）配線３０が近接し対向するように積層され配置されているために、配線インダクタンスが相殺され、電流の脈動によるノイズ、もしくはスイッチング時に生じるスパイクノイズが低減される。 Next, the arrangement relationship between the anode side (P side) wiring 29 and the cathode side (N side) wiring 30 will be described with reference to FIG.
The inter-unit wiring printed board 27 has a two-layer structure, the anode side (P side) wiring 29 is disposed on the lower surface side, that is, the power semiconductor unit 28 side, and the cathode side (N side) wiring 30 is disposed on the upper surface side. And are laminated via a resin layer 43. Thus, since the anode side (P side) wiring 29 and the cathode side (N side) wiring 30 are stacked and arranged so as to be close to each other, the wiring inductance is canceled out, noise due to current pulsation, or Spike noise generated during switching is reduced.

図４を用いてこの作用を説明する。４６は位置ＡからＢに流れる電流経路、４７は位置ＢからＡに流れる電流経路である。４６には電流が流れることにより電磁界４８が発生する。また４７には電流が流れることにより電磁界４９が発生する。４８と４９の電磁界は向きが反対となるため、ほぼ同時期に電流が流れた場合、電磁界は互いに打ち消される。スイッチング時に生じるスパイクノイズは、この電磁界の影響によるものである。従って、電流経路が近接し電流の流れる向きが反対の場合は、スパイクノイズは低減される。   This operation will be described with reference to FIG. 46 is a current path flowing from position A to B, and 47 is a current path flowing from position B to A. An electromagnetic field 48 is generated in 46 when a current flows. In addition, an electromagnetic field 49 is generated in 47 when a current flows. Since the directions of the electromagnetic fields 48 and 49 are opposite to each other, the electromagnetic fields cancel each other when current flows almost at the same time. Spike noise generated at the time of switching is due to the influence of this electromagnetic field. Therefore, when the current paths are close and the direction of current flow is opposite, spike noise is reduced.

パワー半導体モジュール２００では、３つのパワー半導体ユニット２８が、各パワー半導体ユニット２８からそれぞれ突出したコレクタ側接続端子２３、エミッタ側接続端子２２および出力端子２４が整列するように、配置されている。ユニット間配線用プリント基板２７はこれらの端子に電気的に接続されており、コレクタ側接続端子２３に接続されたアノード側（Ｐ側）配線２９と、エミッタ側接続端子２２に接続されたカソード側（Ｎ側）配線３０と、出力端子２４に接続された配線３８、３９、４０と外部出力端子３５、３６、３７とを備えている。アノード側（Ｐ側）配線２９とカソード側（Ｎ側）配線３０は樹脂層４３を挟んで対向するように配置されており、例えば銅などの金属板である。アノード側（Ｐ側）配線２９のエミッタ側接続端子２２が貫く部分は、相互に接続しないよう切り欠かれている。また、カソード側（Ｎ側）配線３０のコレクタ側接続端子２３が貫く部分は、相互に接続しないよう切り欠かれている。配線３８、３９、４０と外部出力端子３５、３６、３７は、アノード側（Ｐ側）配線２９とカソード側（Ｎ側）配線３０の外側、ユニット間配線用プリント基板２７の外周に沿って配置されている。   In the power semiconductor module 200, the three power semiconductor units 28 are arranged such that the collector side connection terminals 23, the emitter side connection terminals 22, and the output terminals 24 that protrude from the power semiconductor units 28 are aligned. The inter-unit wiring printed board 27 is electrically connected to these terminals. The anode side (P side) wiring 29 connected to the collector side connection terminal 23 and the cathode side connected to the emitter side connection terminal 22. (N side) wiring 30, wirings 38, 39, 40 connected to the output terminal 24 and external output terminals 35, 36, 37 are provided. The anode side (P side) wiring 29 and the cathode side (N side) wiring 30 are arranged so as to face each other with the resin layer 43 interposed therebetween, and are metal plates such as copper, for example. A portion of the anode side (P side) wiring 29 through which the emitter side connection terminal 22 penetrates is cut out so as not to be connected to each other. Further, portions through which the collector side connection terminal 23 of the cathode side (N side) wiring 30 penetrates are cut out so as not to be connected to each other. The wirings 38, 39, 40 and the external output terminals 35, 36, 37 are arranged outside the anode side (P side) wiring 29 and the cathode side (N side) wiring 30 and along the outer periphery of the inter-unit wiring printed board 27. Has been.

パワー半導体モジュール２００は、パワー半導体ユニット２８のコレクタ側接続端子２３、エミッタ側接続端子２２および出力端子２４と、ユニット間配線用プリント基板２７のアノード側（Ｐ側）配線２９、カソード側（Ｎ側）配線３０および外部出力端子３５、３６、３７とを上述のように配置したので、アノード側（Ｐ側）配線２９とカソード側（Ｎ側）配線３０の間のインダクタンスを低減でき、さらに、使用者のニーズに応じて外部出力端子３５、３６、３７をパワー半導体モジュールの外周に沿って配置することができる。また、予め使用者の異なるニーズに対応できるパターンの配線３８，３９，４０を形成しておき、ニーズに応じて外部出力端子３５、３６、３７を配置、固着してもよい。   The power semiconductor module 200 includes a collector side connection terminal 23, an emitter side connection terminal 22, and an output terminal 24 of the power semiconductor unit 28, an anode side (P side) wiring 29, and a cathode side (N side) of the inter-unit wiring printed board 27. ) Since the wiring 30 and the external output terminals 35, 36, and 37 are arranged as described above, the inductance between the anode side (P side) wiring 29 and the cathode side (N side) wiring 30 can be reduced and further used. The external output terminals 35, 36, and 37 can be arranged along the outer periphery of the power semiconductor module according to the needs of the person. Alternatively, the wirings 38, 39, and 40 having patterns that can meet different needs of the user may be formed in advance, and the external output terminals 35, 36, and 37 may be arranged and fixed according to the needs.

なお、本実施例においてはユニット間配線用プリント基板２７を用いたパワー半導体モジュールについて説明したが、３つのパワー半導体ユニット２８をインターフェイス部材としての金属バスバーを用いて接続しパワー半導体モジュールを構成してもよい。   In the present embodiment, the power semiconductor module using the inter-unit wiring printed board 27 has been described. However, the power semiconductor module is configured by connecting three power semiconductor units 28 using a metal bus bar as an interface member. Also good.

パワー半導体モジュール２００は、３つのパワー半導体ユニット２８とユニット間配線用プリント基板２７により図５に示したインバータ回路を構成している。パワー半導体モジュールは、さらに、パワー半導体ユニット２８もしくはユニット間配線用プリント基板２７に駆動回路、過電流保護回路等のＩＣを備えるようにしてもよい。また、コンバータ回路を含むようにしてもよい。   The power semiconductor module 200 constitutes the inverter circuit shown in FIG. 5 by the three power semiconductor units 28 and the inter-unit wiring printed board 27. The power semiconductor module may further include ICs such as a drive circuit and an overcurrent protection circuit on the power semiconductor unit 28 or the inter-unit wiring printed board 27. Further, a converter circuit may be included.

パワー半導体モジュール２００は、例えば従来のパワー半導体モジュール１１０が固定される冷却部材１１２に、同じようにネジ等で固定されて使用される。第２銅板１５が直接、もしくはグリスを介して冷却部材１１２と接触することによりパワー半導体モジュール２００で発生する熱が放熱される。   The power semiconductor module 200 is used, for example, by being similarly fixed to the cooling member 112 to which the conventional power semiconductor module 110 is fixed with screws or the like. The heat generated in the power semiconductor module 200 is radiated when the second copper plate 15 comes into contact with the cooling member 112 directly or through grease.

図６は、この発明の第３実施例のインターフェイス部材の構成図であり、（ａ）は電力供給配線用基板の要部上平面図、（ｂ）は電力供給配線用基板の要部側面図、（ｃ）は信号配線用基板の要部上平面図、（ｄ）は信号配線用基板の要部側面図、（ｅ）電力供給配線用基板と信号配線用基板を組み合わせたインターフェイス部材の要部側面図である。   6A and 6B are configuration diagrams of an interface member according to a third embodiment of the present invention, in which FIG. 6A is a top plan view of the main part of the power supply wiring board, and FIG. 6B is a side view of the main part of the power supply wiring board. (C) is a top plan view of the main part of the signal wiring board, (d) is a side view of the main part of the signal wiring board, and (e) an essential part of the interface member combining the power supply wiring board and the signal wiring board. FIG.

電力供給配線用プリント基板Ｐは、樹脂層４３を挟んで対向するように配置されたアノード側（Ｐ側）配線２９およびカソード側（Ｎ側）配線３０と、これらに接続された電力供給用接続端子３３，３４を備えている。信号配線用プリント基板Ｓは、樹脂層４３上に配線３８、３９、４０、４３、４４、４５、外部出力端子３５、３６、３７、ゲート信号用端子４１、エミッタ信号端子４２を備えている。   The power supply wiring printed circuit board P includes an anode side (P side) wiring 29 and a cathode side (N side) wiring 30 arranged so as to face each other with the resin layer 43 interposed therebetween, and a power supply connection connected thereto. Terminals 33 and 34 are provided. The signal wiring printed board S includes wirings 38, 39, 40, 43, 44, 45, external output terminals 35, 36, 37, a gate signal terminal 41, and an emitter signal terminal 42 on the resin layer 43.

電力供給配線用プリント基板Ｐと信号配線用プリント基板Ｓはスペーサ５０を介して組み合わされインターフェイス部材を構成する（図６（ｅ）参照）。
インターフェイス部材を信号配線用と電力供給配線用に分離することにより、各配線幅を拡げることができる。第２実施例のユニット間配線用プリント基板２７に比べて、電力供給配線用プリント基板Ｐは、信号配線にて使用していたスペースまで配線幅を拡げることができるので電気抵抗が低くなり、電流が流れる際のジュール熱を低減できる。 The printed circuit board P for power supply wiring and the printed circuit board S for signal wiring are combined through a spacer 50 to constitute an interface member (see FIG. 6E).
By separating the interface member for signal wiring and power supply wiring, each wiring width can be expanded. Compared with the printed wiring board 27 for inter-unit wiring of the second embodiment, the printed wiring board P for power supply wiring can expand the wiring width to the space used for the signal wiring, so that the electric resistance is reduced and the current is reduced. Joule heat at the time of flowing can be reduced.

図７は、この発明の第４実施例のパワー半導体ユニットの構成図であり、（ａ）は要部上平面図、（ｂ）は要部下平面図、（ｃ）は（ａ）のＡ−Ａ矢視断面図である。図８は、この発明の第４実施例のパワー半導体ユニットの斜視図である。   FIGS. 7A and 7B are configuration diagrams of a power semiconductor unit according to a fourth embodiment of the present invention, in which FIG. 7A is a top plan view of the main part, FIG. 7B is a bottom plan view of the main part, and FIG. It is A arrow sectional drawing. FIG. 8 is a perspective view of a power semiconductor unit according to the fourth embodiment of the present invention.

図７、８に示すパワー半導体ユニット２８ｂは第２実施例のパワー半導体ユニット２８の変形例である。図２（ｂ）に示したようにパワー半導体ユニット２８のゲート用接続端子２５、エミッタ信号用端子２６は、その端部がプリント基板２１に固着されているのに対し、パワー半導体ユニット２８ｂのゲート用接続端子２５、エミッタ信号用端子２６は、図７に示すようにプリント基板２１の回路パターンに固着されるとともに、その端部が絶縁板１３上の第１銅板１４にも固着されている。ゲート用接続端子２５、エミッタ信号用端子２６に接続している第１銅板１４は端子ごとに分割して形成されており、これに対する第２銅板１５も分割して形成されている。ゲート用接続端子２５、エミッタ信号用端子２６を第１銅板１４に接続することにより、パワー半導体ユニット内で発生した熱をこれらの端子を介して冷却部材へ放熱することができる。また、ゲート用接続端子２５およびエミッタ信号用端子２６が固着している第１銅板１４と、これらと同じ形状の第２銅板１５とを、絶縁板１３を挟んで形成することにより、第２銅板１５を一体として形成する場合に比べて絶縁基板１６の熱変形を小さくすることができる。   A power semiconductor unit 28b shown in FIGS. 7 and 8 is a modification of the power semiconductor unit 28 of the second embodiment. As shown in FIG. 2B, the gate connection terminal 25 and the emitter signal terminal 26 of the power semiconductor unit 28 are fixed to the printed circuit board 21 while the gate of the power semiconductor unit 28b. As shown in FIG. 7, the connection terminal 25 and the emitter signal terminal 26 are fixed to the circuit pattern of the printed circuit board 21, and their ends are also fixed to the first copper plate 14 on the insulating plate 13. The first copper plate 14 connected to the gate connection terminal 25 and the emitter signal terminal 26 is divided for each terminal, and the second copper plate 15 corresponding thereto is also divided. By connecting the gate connection terminal 25 and the emitter signal terminal 26 to the first copper plate 14, heat generated in the power semiconductor unit can be radiated to the cooling member via these terminals. Further, the first copper plate 14 to which the gate connection terminal 25 and the emitter signal terminal 26 are fixed, and the second copper plate 15 having the same shape as the first copper plate 14 are formed by sandwiching the insulating plate 13 therebetween, whereby the second copper plate The thermal deformation of the insulating substrate 16 can be reduced as compared with the case where 15 is integrally formed.

なお、パワー半導体ユニット２８ｂの四隅に形成されたネジ穴５４ａはインターフェイス部材との結合に用いられ、中央に形成されたネジ穴５４ｂは冷却部材との結合に用いられる。   The screw holes 54a formed at the four corners of the power semiconductor unit 28b are used for coupling with the interface member, and the screw holes 54b formed at the center are used for coupling with the cooling member.

図９は、この発明の第５実施例のパワー半導体モジュールの構成図であり、（ａ）は要部上平面図、（ｂ）は要部断面図である。
図９に示すパワー半導体モジュール２００ａは第２実施例のパワー半導体モジュール２００の変形例である。パワー半導体モジュール２００ａは、インターフェイス部材の配線４３〜４５上に駆動回路５１を、配線３８〜４０上にＧＭＲ（巨大磁気抵抗）素子５２をそれぞれ備えている。ユニット間配線用プリント基板２７に駆動回路５１とＧＭＲ素子５２を搭載する構造により、パワー半導体ユニット２８を変更することなく顧客の仕様に応じたパワー半導体モジュール２００ａを提供することができる。また、ＧＭＲ素子５２を配線３８〜４０上に搭載することにより、配線３８〜４０に流れる電流値を測定することができる。ＧＭＲ素子５２は従来同じ目的で用いられているシャント抵抗に比べ小さいので、パワー半導体モジュール２００ａが小型となる。また、図示していないが、ＧＭＲ素子をプリント基板２１に搭載することによりパワー半導体素子１８近傍の温度を測定し、パワー半導体モジュール２００ａの保護手段として用いることもできる。なお、駆動回路５１には保護回路を搭載してもよい。 FIGS. 9A and 9B are configuration diagrams of a power semiconductor module according to a fifth embodiment of the present invention, in which FIG. 9A is a plan view of an essential part, and FIG.
A power semiconductor module 200a shown in FIG. 9 is a modification of the power semiconductor module 200 of the second embodiment. The power semiconductor module 200a includes a drive circuit 51 on the wirings 43 to 45 of the interface member, and a GMR (giant magnetoresistive) element 52 on the wirings 38 to 40, respectively. With the structure in which the drive circuit 51 and the GMR element 52 are mounted on the inter-unit wiring printed board 27, the power semiconductor module 200a according to the customer's specifications can be provided without changing the power semiconductor unit 28. Further, by mounting the GMR element 52 on the wirings 38 to 40, the value of the current flowing through the wirings 38 to 40 can be measured. Since the GMR element 52 is smaller than the shunt resistor conventionally used for the same purpose, the power semiconductor module 200a becomes small. Although not shown, the temperature in the vicinity of the power semiconductor element 18 can be measured by mounting the GMR element on the printed circuit board 21 and used as a protection means for the power semiconductor module 200a. The drive circuit 51 may be equipped with a protection circuit.

図１０は、この発明の第６実施例のインターフェイス部材の構成図であり、（ａ）は電力供給配線用基板の要部上平面図、（ｂ）は電力供給配線用基板の要部側面図、（ｃ）は信号配線用基板の要部上平面図、（ｄ）は信号配線用基板の要部側面図、（ｅ）電力供給配線用基板と信号配線用基板を組み合わせたインターフェイス部材の要部側面図である。   10A and 10B are configuration diagrams of an interface member according to a sixth embodiment of the present invention, in which FIG. 10A is a plan view of the main part of the power supply wiring board, and FIG. 10B is a side view of the main part of the power supply wiring board. (C) is a top plan view of the main part of the signal wiring board, (d) is a side view of the main part of the signal wiring board, and (e) an essential part of the interface member combining the power supply wiring board and the signal wiring board. FIG.

図１０に示すインターフェイス部材は、第３実施例のインターフェイス部材の変形例であり、パワー半導体ユニット２８と組み合わせてパワー半導体モジュールを構成する。インターフェイス部材は電力供給配線用基板Ｐと信号配線用基板Ｓを備え、信号配線用基板Ｓの配線４３〜４５上に駆動回路５１を、配線３８〜４０上にＧＭＲ素子５２をそれぞれ備えている。このような構成により、アノード側配線２９とカソード側配線３０の幅を拡げて電気抵抗を小さくしジュール熱を低減でき、パワー半導体ユニット２８を変更することなく顧客の仕様に応じたパワー半導体モジュール２００ａを提供することができる。   The interface member shown in FIG. 10 is a modification of the interface member of the third embodiment, and constitutes a power semiconductor module in combination with the power semiconductor unit 28. The interface member includes a power supply wiring board P and a signal wiring board S, and includes a drive circuit 51 on the wirings 43 to 45 of the signal wiring board S and a GMR element 52 on the wirings 38 to 40, respectively. With such a configuration, the width of the anode-side wiring 29 and the cathode-side wiring 30 can be increased to reduce the electrical resistance and the Joule heat, and the power semiconductor module 200a according to the customer's specifications without changing the power semiconductor unit 28. Can be provided.

１、１３ 絶縁板
２、１４ 第１銅板
３、１５ 第２銅板
４、１６ 絶縁基板
５、７、１７、１９ はんだ
６、１８ パワー半導体素子
８、２０ 接続ピン
９、２１ プリント基板
１０、２３、３１ コレクタ側接続端子
１１、２５ ゲート用接続端子
１２、２２、３２ エミッタ側接続端子
２４ 出力端子
２６ エミッタ信号用端子
２７ ユニット間配線用プリント基板
２８、２８ａ、２８ｂ パワー半導体ユニット
２９ アノード側（Ｐ側）配線
３０ カソード側（Ｎ側）配線
３３，３４ 電力供給用接続端子
３５、３６、３７ 外部出力端子
３８、３９、４０、４３、４４、４５ 配線
４１ ゲート信号用端子
４２ エミッタ信号端子
４６、４７ 電流経路
４８、４９ 電磁界
２００、２００ａ パワー半導体モジュール
Ｒ 封止材
Ｐ 電力供給配線用プリント基板
Ｓ 信号配線用プリント基板
５１ 駆動回路
５２ ＧＭＲ素子
５３ 樹脂層
５４ａ，５４ｂ ネジ穴 DESCRIPTION OF SYMBOLS 1,13 Insulation board 2,14 1st copper board 3,15 2nd copper board 4,16 Insulation board | substrate 5,7,17,19 Solder 6,18 Power semiconductor element 8,20 Connection pin 9,21 Printed board 10,23, 31 Collector side connection terminal 11, 25 Gate connection terminal 12, 22, 32 Emitter side connection terminal 24 Output terminal 26 Emitter signal terminal 27 Inter-unit wiring printed circuit board 28, 28a, 28b Power semiconductor unit 29 Anode side (P side) ) Wiring 30 Cathode side (N side) wiring 33, 34 Power supply connection terminals 35, 36, 37 External output terminals 38, 39, 40, 43, 44, 45 Wiring 41 Gate signal terminals 42 Emitter signal terminals 46, 47 Current path 48, 49 Electromagnetic field 200, 200a Power semiconductor module R Sealing material P Power supply wiring plug Cement substrate S signal wiring printed circuit board 51 driving circuit 52 GMR element 53 resin layer 54a, 54b threaded holes

Claims (5)

パワー半導体素子を搭載した銅板と絶縁板を有する絶縁基板と、前記パワー半導体素子に接続したピン付プリント基板と、前記銅板に接続され上面側から突出したコレクタ側接続端子及びエミッタ側接続端子と、前記絶縁基板と前記ピン付プリント基板を内部に封入する樹脂封止材とを少なくとも備える複数のパワー半導体ユニットと、
前記コレクタ側接続端子に接続され前記パワー半導体ユニットに電流を供給する第１導電板と、前記エミッタ側接続端子に接続され前記パワー半導体ユニットからの電流を流す第２導電板とを備え、複数の前記パワー半導体ユニットの前記コレクタ側接続端子及びエミッタ側接続端子を電気的に接続するインターフェイス部材と、
を備え、
前記インターフェイス部材は、前記第１導電板と前記第２導電板が近接し対向するように積層されたプリント基板で構成され、前記パワー半導体ユニットの上面側に対向する位置に配置されるパワー半導体モジュール。 An insulating substrate having a copper plate and an insulating plate on which a power semiconductor element is mounted, a printed circuit board with pins connected to the power semiconductor element, a collector side connecting terminal and an emitter side connecting terminal which are connected to the copper plate and protrude from the upper surface side ; A plurality of power semiconductor units comprising at least a resin sealing material that encloses the insulating substrate and the printed circuit board with pins;
A first conductive plate that is connected to the collector side connection terminal and supplies current to the power semiconductor unit; and a second conductive plate that is connected to the emitter side connection terminal and flows current from the power semiconductor unit . an interface member for electrically connecting the collector side connection terminal and the emitter-side connection terminals of the power semiconductor unit,
Equipped with a,
The interface member, wherein the first conductive plate and the second conductive plate is composed of a laminated printed circuit board so as to face in proximity, the power semiconductor unit power semiconductor module that will be placed in a position facing the upper surface of the . 請求項１に記載のパワー半導体モジュールにおいて、The power semiconductor module according to claim 1,
前記第１導電板及び前記第２導電板は、前記コレクタ側接続端子および前記エミッタ側接続端子をすべて覆うように配置され、The first conductive plate and the second conductive plate are arranged so as to cover all the collector side connection terminal and the emitter side connection terminal,
前記第１導電板は前記エミッタ側接続端子の貫く部分が切り欠かれ、前記第２導電板配線は前記コレクタ側接続端子の貫く部分が切り欠かれていることを特徴とするパワー半導体モジュール。A portion of the first conductive plate through which the emitter side connection terminal penetrates is cut out, and a portion of the second conductive plate wiring through which the collector side connection terminal penetrates is cut out. 請求項２に記載のパワー半導体モジュールにおいて、The power semiconductor module according to claim 2,
前記パワー半導体ユニットは出力端子をさらに備え、The power semiconductor unit further includes an output terminal,
２本の前記出力端子、２本の前記コレクタ側接続端子及び２本の前記エミッタ側接続端子が並列して前記パワー半導体ユニットの上面側から突出していることを特徴とするパワー半導体モジュール。2. The power semiconductor module according to claim 2, wherein the two output terminals, the two collector side connection terminals, and the two emitter side connection terminals protrude in parallel from the upper surface side of the power semiconductor unit. 請求項３に記載のパワー半導体モジュールにおいて、In the power semiconductor module according to claim 3,
前記インターフェイス部材は、前記第１導電板及び前記第２導電板にそれぞれ接続された電力供給用接続端子と、前記出力端子に接続された外部出力端子とをさらに備え、The interface member further includes a power supply connection terminal connected to the first conductive plate and the second conductive plate, and an external output terminal connected to the output terminal,
前記外部出力端子は前記第１導電板及び前記第２導電板の外側にある外周の一辺に配置され、The external output terminal is disposed on one side of the outer periphery outside the first conductive plate and the second conductive plate,
前記電力供給用接続端子は、前記外部出力端子が配置された一辺と直交する外周の二辺に配置されていることを特徴とするパワー半導体モジュール。The power semiconductor module according to claim 1, wherein the power supply connection terminals are arranged on two outer sides orthogonal to one side on which the external output terminals are arranged. 請求項４に記載のパワー半導体モジュールにおいて、前記インターフェイス部材が、信号配線用プリント基板と電力供給配線用プリント基板からなることを特徴とするパワー半導体モジュール。 5. The power semiconductor module according to claim 4 , wherein the interface member includes a printed circuit board for signal wiring and a printed circuit board for power supply wiring.
JP2010270367A 2010-12-03 2010-12-03 Power semiconductor module Expired - Fee Related JP5644440B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010270367A JP5644440B2 (en) 2010-12-03 2010-12-03 Power semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010270367A JP5644440B2 (en) 2010-12-03 2010-12-03 Power semiconductor module

Publications (2)

Publication Number Publication Date
JP2012119618A JP2012119618A (en) 2012-06-21
JP5644440B2 true JP5644440B2 (en) 2014-12-24

Family

ID=46502102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010270367A Expired - Fee Related JP5644440B2 (en) 2010-12-03 2010-12-03 Power semiconductor module

Country Status (1)

Country Link
JP (1) JP5644440B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10396023B2 (en) 2015-11-06 2019-08-27 Fuji Electric Co., Ltd. Semiconductor device

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5962364B2 (en) * 2012-09-13 2016-08-03 富士電機株式会社 Power semiconductor module
EP2908338A4 (en) 2012-10-15 2016-07-13 Fuji Electric Co Ltd Semiconductor device
WO2014185050A1 (en) * 2013-05-16 2014-11-20 富士電機株式会社 Semiconductor device
JP6201532B2 (en) * 2013-08-30 2017-09-27 富士電機株式会社 Semiconductor device
CN103780066B (en) * 2014-01-24 2017-05-03 嘉兴斯达微电子有限公司 Four-quadrant insulated gate bipolar transistor module
JP2015144202A (en) * 2014-01-31 2015-08-06 株式会社豊田自動織機 semiconductor device
DE112014006397B4 (en) 2014-02-24 2022-11-17 Mitsubishi Electric Corporation Power semiconductor module and power unit
DE112015000156T5 (en) 2014-04-14 2016-06-16 Fuji Electric Co., Ltd. Semiconductor device
JP6233507B2 (en) 2014-05-15 2017-11-22 富士電機株式会社 Power semiconductor modules and composite modules
CN105981168B (en) 2014-08-28 2018-10-16 富士电机株式会社 Power semiconductor modular
JP6413553B2 (en) * 2014-09-26 2018-10-31 富士電機株式会社 Power semiconductor module device
JP6500565B2 (en) * 2015-04-01 2019-04-17 富士電機株式会社 Semiconductor module
JP6485235B2 (en) * 2015-06-10 2019-03-20 富士電機株式会社 Semiconductor device
WO2017141407A1 (en) * 2016-02-18 2017-08-24 三菱電機株式会社 Power semiconductor module
JP6655436B2 (en) * 2016-03-17 2020-02-26 アルプスアルパイン株式会社 Semiconductor device and method of manufacturing semiconductor device
CN109075733B (en) * 2016-04-27 2022-05-13 三菱电机株式会社 Motor drive device and air conditioner
JP6825306B2 (en) * 2016-11-02 2021-02-03 富士電機株式会社 Semiconductor device
JP7172326B2 (en) 2018-09-14 2022-11-16 富士電機株式会社 Semiconductor units, semiconductor modules and semiconductor devices
JP7279324B2 (en) * 2018-09-14 2023-05-23 富士電機株式会社 semiconductor module
JP7151361B2 (en) * 2018-10-15 2022-10-12 富士電機株式会社 semiconductor equipment
JP7215265B2 (en) 2019-03-19 2023-01-31 富士電機株式会社 Semiconductor units, semiconductor modules and semiconductor devices
JP7298467B2 (en) * 2019-12-17 2023-06-27 三菱電機株式会社 Semiconductor modules and semiconductor devices
JP2023060665A (en) 2021-10-18 2023-04-28 富士電機株式会社 Semiconductor device and method for manufacturing semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3430192B2 (en) * 1996-11-12 2003-07-28 株式会社日立産機システム Inverter device
JP4177571B2 (en) * 2001-09-20 2008-11-05 三菱電機株式会社 Semiconductor device
JP4583122B2 (en) * 2004-09-28 2010-11-17 三菱電機株式会社 Semiconductor device and manufacturing method thereof
JP5241177B2 (en) * 2007-09-05 2013-07-17 株式会社オクテック Semiconductor device and manufacturing method of semiconductor device
JP4576448B2 (en) * 2008-07-18 2010-11-10 三菱電機株式会社 Power semiconductor device
JP2010104135A (en) * 2008-10-23 2010-05-06 Hitachi Ltd Power conversion apparatus and electrical machine system for mobile
JP5195282B2 (en) * 2008-10-28 2013-05-08 富士電機株式会社 Semiconductor device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10396023B2 (en) 2015-11-06 2019-08-27 Fuji Electric Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP2012119618A (en) 2012-06-21

Similar Documents

Publication Publication Date Title
JP5644440B2 (en) Power semiconductor module
JP5971263B2 (en) Semiconductor device
JP5954410B2 (en) Semiconductor device
KR101522089B1 (en) Semiconductor unit
US10079552B2 (en) Power conversion device
WO2014061211A1 (en) Semiconductor device
JP5293473B2 (en) Semiconductor power module
JP6685414B2 (en) Power semiconductor module and power semiconductor device
JP4640213B2 (en) Power semiconductor device and inverter bridge module using the same
JP6096614B2 (en) Power semiconductor module and power converter using the same
WO2011118057A1 (en) Power conversion device
JP7183594B2 (en) semiconductor equipment
US10199953B2 (en) Power conversion device
JP7428017B2 (en) semiconductor module
JP7567191B2 (en) Semiconductor Module
JP2023544138A (en) Power module with elevated power plane with integrated signal board and its mounting process
JPWO2021002132A1 (en) Circuit structure of semiconductor module
US11652473B2 (en) Power modules having an integrated clamp circuit and process thereof
JP2013157346A (en) Semiconductor device
JP2019145641A (en) Semiconductor device
JP5704190B2 (en) Semiconductor power module
JP7118204B1 (en) semiconductor equipment
JP2021132111A (en) Semiconductor module
JP2020188167A (en) Semiconductor device
WO2023090072A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141007

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141020

R150 Certificate of patent or registration of utility model

Ref document number: 5644440

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees