JP5625707B2 - 半導体装置、電子機器、および半導体装置の製造方法 - Google Patents

半導体装置、電子機器、および半導体装置の製造方法 Download PDF

Info

Publication number
JP5625707B2
JP5625707B2 JP2010225011A JP2010225011A JP5625707B2 JP 5625707 B2 JP5625707 B2 JP 5625707B2 JP 2010225011 A JP2010225011 A JP 2010225011A JP 2010225011 A JP2010225011 A JP 2010225011A JP 5625707 B2 JP5625707 B2 JP 5625707B2
Authority
JP
Japan
Prior art keywords
photodiode
film
layer
silicon oxide
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010225011A
Other languages
English (en)
Other versions
JP2012079975A5 (ja
JP2012079975A (ja
Inventor
湯元　博志
博志 湯元
修二 米田
修二 米田
祐亮 村川
祐亮 村川
山縣　秀夫
秀夫 山縣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010225011A priority Critical patent/JP5625707B2/ja
Priority to US13/242,416 priority patent/US20120081638A1/en
Publication of JP2012079975A publication Critical patent/JP2012079975A/ja
Publication of JP2012079975A5 publication Critical patent/JP2012079975A5/ja
Application granted granted Critical
Publication of JP5625707B2 publication Critical patent/JP5625707B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G02F1/13312—Circuits comprising photodetectors for purposes other than feedback

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Light Receiving Elements (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Description

本発明は、受光素子、半導体装置、電子機器、および受光素子の製造方法、並びに半導体装置の製造方法に関する。
従来から、半導体装置、例えば、液晶表示パネルを備えた携帯電話等では、開閉時（スライド時を含む）に周辺の照度を照度センサにより測定している。照度センサで外光の明るさを検知し、その検知した値に基づいて、液晶パネルのバックライトに使うＬＥＤへの出力電流を調整する機能である。また、液晶表示パネルを備えた携帯電話等において近接センサを搭載している場合は、通話時に液晶表示パネルに利用者の顔が近接していると液晶表示パネルのバックライトが消灯し、内部バッテリーの省電化に貢献する。一方、通話が終わり液晶表示パネルから利用者の顔が遠ざかると液晶表示パネルのバックライトが点灯し、利用者は液晶表示パネルを視認できるようになる。
また、かかる測定値を用いたこれらの機能を適正に実現するためには、周辺の照度を測定する照度センサの感度は、人間の視感度特性を基準として設定することにより、人間の明暗の感度に対応させることができる。例えば、周辺の照度に対して液晶表示パネルの輝度を調整する場合には、人間の視感度特性を基準とし、その人間の視感度特性に近づくように調整することで見易さが向上する。
このため、例えば、同一基板上に並列的に形成された２つのフォトダイオードを用いると共に、各フォトダイオードの光を透過する波長を異ならせたバンドパスフィルター機能を備えたカラーフィルタを搭載し、それぞれの出力の差分を演算して視感度特性に近づける技術が知られている（例えば、特許文献１参照）。また、同一基板上に深さの異なる２つのフォトダイオードを形成し、それぞれの出力の差分を演算して、視感度特性に近づける技術も知られている（例えば、特許文献２参照）。
同一基板上に並列的に形成された第１のフォトダイオードと第２のフォトダイオードを有し、第１のフォトダイオードと第２のフォトダイオードの差分を演算する技術が知られている（例えば、特許文献３参照）。この技術では、第２のフォトダイオードは積層構造体を備え、積層構造体は、シリコン酸化膜からなる第１層、第１層上に形成されたポリシリコン膜からなる第２層および第２層の上層に形成されたシリコン酸化膜からなる第３層を有する。
特開２００７−２２７５５１号公報 特開２００７−３０５８６８号公報 特開２００６−３５１６１６号公報
しかしながら、カラーフィルタを利用した場合、作業数が増すうえ、所望の分光感度を得るためのカラーフィルタ開発コストも高騰してしまうという問題が生じていた。また、カラーフィルタはフォトダイオード表面部から上方に例えば層間絶縁膜などを介して離れて形成されるので、斜めからの入射光に対して受光部全体の反射率や減衰量が変動したり、入射光がカラーフィルタを介さずにフォトダイオードに到達してしまう可能性がある。これにより、分光感度特性が安定し難く、製品にばらつきが発生し易いうえ視感度特性に近似した特性を確保することが困難となり、設計の自由度が低いという問題が生じていた。
また、深さの異なるフォトダイオードを利用した場合、シリコン基板中に複数の不純物拡散層を形成しなければならず、これにより作業数が増加してコストが高くなり、また、分光感度調整のために拡散層の深さ、および不純物濃度を安定して形成する事が困難なため分光感度特性バラツキが大きくなる問題が生じていた。
更に、特許文献３の技術では、分光感度特性を自由に設定出来る範囲が狭く視感度特性に近似した特性にする事は困難であるという問題が生じていた。
そこで、本発明は、分光感度特性の安定化に貢献することができ、製品にばらつきが発生し難いうえ視感度特性に近似した特性を容易に確保することができ、設計の自由度を向上することができる受光素子、半導体装置、電子機器、および受光素子の製造方法、並びに半導体装置の製造方法を提供することを目的とする。
請求項１に記載の発明は、半導体基板表面に形成された第１のフォトダイオード、第２のフォトダイオードおよび第３のフォトダイオードと、前記第１のフォトダイオード上に形成された第１積層構造体と、前記第２のフォトダイオード上に形成された第２積層構造体と、前記第３のフォトダイオード上に形成された第３積層構造体と、前記第１のフォトダイオードおよび第３のフォトダイオードの出力の差分を演算する第１演算回路と、前記第１のフォトダイオードおよび第２のフォトダイオードの出力の差分を演算する第２演算回路と、を備え、前記第１積層構造体は、１０ｎｍより厚く３０ｎｍより薄い膜厚のシリコン酸化膜からなる第１層と、前記第１層上に形成された１５ｎｍより厚く４０ｎｍより薄い膜厚のシリコン窒化膜からなる第２層と、前記第２層上に形成された３０ｎｍより厚く８０ｎｍより薄い膜厚のポリシリコン膜からなる第３層と、を有し、前記第２積層構造体は、前記シリコン酸化膜からなる第１層と、前記第１層上に形成された前記シリコン窒化膜からなる第２層と、前記第２層上に形成された２５ｎｍより厚く１００ｎｍより薄い膜厚であってゲルマニウムの組成比がＧｅ＝４０〜５０％の濃度により規定される多結晶シリコンゲルマニウム膜からなる第３層と、を有し、前記第３積層構造体は、前記シリコン酸化膜からなる第１層と、前記第１層上に形成された前記シリコン窒化膜からなる第２層と、前記第２層上に形成された前記ポリシリコン膜からなる第３層と、前記ポリシリコン膜からなる第３層上に形成された前記多結晶シリコンゲルマニウム膜からなる第４層と、を有する半導体装置とした。
また、請求項２に記載の発明は、請求項１に記載の半導体装置を備えた電子機器であって、液晶表示パネルと、前記第１演算回路の演算結果に基づいて前記液晶表示パネルの輝度を調整するとともに、前記第２演算回路の演算結果に基づいて前記液晶表示パネルのバックライトの電源をオン・オフする制御回路と、を備える電子機器とした。
また、請求項３に記載の発明は、半導体基板表面に形成された第１のフォトダイオードおよび第２のフォトダイオードと、前記第１のフォトダイオード上に形成された第１積層構造体と、前記第２のフォトダイオード上に形成された第２積層構造体と、前記第１のフォトダイオードおよび第２のフォトダイオードの出力の差分を演算する演算回路と、を備え、前記第１積層構造体は、１０ｎｍより厚く３０ｎｍより薄い膜厚のシリコン酸化膜からなる第１層と、前記第１層上に形成された１５ｎｍより厚く４０ｎｍより薄い膜厚のシリコン窒化膜からなる第２層と、前記第２層上に形成された３０ｎｍより厚く８０ｎｍより薄い膜厚のポリシリコン膜からなる第３層と、を有し、前記第２積層構造体は、前記シリコン酸化膜からなる第１層と、前記第１層上に形成された前記シリコン窒化膜からなる第２層と、前記第２層上に形成された２５ｎｍより厚く１００ｎｍより薄い膜厚であってゲルマニウムの組成比がＧｅ＝４０〜５０％の濃度により規定される多結晶シリコンゲルマニウム膜からなる第３層と、を有する半導体装置とした。
また、請求項４に記載の発明は、請求項３に記載の半導体装置を備えた電子機器であって、液晶表示パネルと、前記演算回路の演算結果に基づいて、液晶表示パネルの輝度を調整する制御回路と、を備える電子機器とした。
また、請求項５に記載の発明は、半導体基板上に第１のフォトダイオード、第２のフォトダイオードおよび第３のフォトダイオードを形成する工程と、前記第１のフォトダイオード、前記第２のフォトダイオードおよび前記第３のフォトダイオードの素子間を分離する素子分離膜を形成する工程と、前記第１のフォトダイオード、前記第２のフォトダイオードおよび前記第３のフォトダイオードの表面の前記素子分離膜間のカソード領域上にシリコン酸化膜を１０ｎｍ〜３０ｎｍの膜厚で形成する工程と、前記シリコン酸化膜および前記素子分離膜上にシリコン窒化膜を１５ｎｍ〜４０ｎｍの膜厚で形成する工程と、前記シリコン窒化膜上にシリコン酸化膜を成膜し、成膜したシリコン酸化膜のうち前記第１のフォトダイオードおよび前記第３のフォトダイオード上のシリコン酸化膜を除去することで、前記第２のフォトダイオード上のシリコン窒化膜上にシリコン酸化膜を形成する工程と、前記第１のフォトダイオードおよび前記第３のフォトダイオード上のシリコン窒化膜、および前記第２のフォトダイオード上のシリコン酸化膜上にポリシリコン膜を３０ｎｍ〜８０ｎｍの膜厚で成膜し、成膜したポリシリコン膜のうち前記第２のフォトダイオード上のシリコン酸化膜の上部および側部のポリシリコン膜を除去することで、前記第１のフォトダイオードおよび前記第３のフォトダイオード上のシリコン窒化膜上にポリシリコン膜を形成する工程と、前記第２のフォトダイオード上のシリコン酸化膜を除去する工程と、前記第１のフォトダイオードおよび前記第３のフォトダイオード上のポリシリコン膜、および前記第２のフォトダイオード上のシリコン窒化膜上にシリコン酸化膜を成膜し、成膜したシリコン酸化膜のうち前記第２のフォトダイオードおよび前記第３のフォトダイオード上のシリコン酸化膜を除去することで、前記第１のフォトダイオード上のポリシリコン膜上にシリコン酸化膜を形成する工程と、前記第１のフォトダイオード上のシリコン酸化膜上、前記第２のフォトダイオード上のシリコン窒化膜上、および前記第３のフォトダイオード上のポリシリコン膜上に、ゲルマニウムの組成比がＧｅ＝４０〜５０％の濃度により規定される多結晶シリコンゲルマニウム膜を２５ｎｍ〜１００ｎｍの膜厚で成膜し、成膜した多結晶シリコンゲルマニウム膜のうち前記第１のフォトダイオード上の多結晶シリコンゲルマニウム膜を除去することで、前記第３のフォトダイオード上のポリシリコン膜上および前記第２のフォトダイオード上のシリコン窒化膜上に多結晶シリコンゲルマニウム膜を形成する工程と、前記第１のフォトダイオード上のシリコン酸化膜を除去する工程と、前記第１のフォトダイオード、前記第２のフォトダイオード、および前記第３のフォトダイオード上を除く領域の前記シリコン窒化膜を除去する工程と、を有する半導体装置の製造方法とした。
また、請求項６に記載の発明は、半導体基板上に第１のフォトダイオードおよび第２のフォトダイオードを形成する工程と、前記第１のフォトダイオードおよび前記第２のフォトダイオードの素子間を分離する素子分離膜を形成する工程と、前記第１のフォトダイオードおよび第２のフォトダイオードの表面の前記素子分離膜間のカソード領域上にシリコン酸化膜を１０ｎｍ〜３０ｎｍの膜厚で形成する工程と、前記シリコン酸化膜および前記素子分離膜上にシリコン窒化膜を１５ｎｍ〜４０ｎｍの膜厚で形成する工程と、前記シリコン窒化膜上にシリコン酸化膜を成膜し、成膜したシリコン酸化膜のうち前記第１のフォトダイオード上のシリコン酸化膜を除去することで、前記第２のフォトダイオード上のシリコン窒化膜上にシリコン酸化膜を形成する工程と、前記第１のフォトダイオード上のシリコン窒化膜、および前記第２のフォトダイオード上のシリコン酸化膜上にポリシリコン膜を３０ｎｍ〜８０ｎｍの膜厚で成膜し、成膜したポリシリコン膜のうち前記第２のフォトダイオード上のシリコン酸化膜の上部および側部のポリシリコン膜を除去することで、前記第１のフォトダイオード上のシリコン窒化膜上にポリシリコン膜を形成する工程と、前記第２のフォトダイオード上のシリコン酸化膜を除去する工程と、前記第１のフォトダイオード上のポリシリコン膜、および前記第２のフォトダイオード上のシリコン窒化膜上にシリコン酸化膜を成膜し、成膜したシリコン酸化膜のうち前記第２のフォトダイオード上のシリコン酸化膜を除去することで、前記第１のフォトダイオード上のポリシリコン膜上にシリコン酸化膜を形成する工程と、前記第１のフォトダイオード上のシリコン酸化膜上、および前記第２のフォトダイオード上のシリコン窒化膜上に、ゲルマニウムの組成比がＧｅ＝４０〜５０％の濃度により規定される多結晶シリコンゲルマニウム膜を２５ｎｍ〜１００ｎｍの膜厚で成膜し、成膜した多結晶シリコンゲルマニウム膜のうち前記第１のフォトダイオード上の多結晶シリコンゲルマニウム膜を除去することで、前記第２のフォトダイオード上のシリコン窒化膜上に多結晶シリコンゲルマニウム膜を形成する工程と、前記第１のフォトダイオード上のシリコン酸化膜を除去する工程と、前記第１のフォトダイオードおよび前記第２のフォトダイオード上を除く領域の前記シリコン窒化膜を除去する工程と、を有する半導体装置の製造方法とした。
本発明の受光素子によれば、所望の分光感度特性を得ることができ、例えば、視感度特性に近い分光感度特性や赤外領域にピークを有する分光感度特性を得ることができる。
また、本発明の半導体装置によれば、分光感度特性の安定化に貢献することができ、製品にばらつきが発生し難いうえ視感度特性に近似した特性や赤外領域にピークを有する特性を容易に確保することができ、設計の自由度を向上することができる。
また、本発明の電子機器によれば、分光感度特性の安定化に貢献することができ、製品にばらつきが発生し難いうえ視感度特性に近似した特性や赤外領域にピークを有する特性を容易に確保することができ、設計の自由度を向上することができる。
本発明の第１実施形態に係る受光素子における積層構造体の断面構成を示す図である。 多結晶シリコンゲルマニウム膜に入射する波長とその屈折率との関係を示す図である。 多結晶シリコンゲルマニウム膜に入射する波長とその消衰係数との関係を示す図である。 本発明の第１実施形態に係る半導体装置の要部の断面構造を模式的に示した図である。 本発明の第１実施形態に係る半導体装置の回路構成を示す図である。 照度センサに第１のフォトダイオードと第３のフォトダイオードとを用いた場合の演算（減算）後の分光感度特性を示す図である。 近接センサに第１のフォトダイオードと第２のフォトダイオードとを用いた場合の演算（減算）後の分光感度特性を示す図である。 本発明の第１実施形態に係る半導体装置を適用した電子機器の正面図である。 本発明の第１実施形態に係る半導体装置における製造過程における要部の断面図である。 図９Ａに続く図である。 図９Ｂに続く図である。 図９Ｃに続く図である。 図９Ｄに続く図である。 図９Ｅに続く図である。 図９Ｆに続く図である。 図９Ｇに続く図である。 図９Ｈに続く図である。 図９Ｉに続く図である。 図９Ｊに続く図である。 図９Ｋに続く図である。 図９Ｌに続く図である。 本発明の第２実施形態に係る受光素子における積層構造体の断面構成を示す図である。 本発明の第２実施形態に係る半導体装置の要部の断面構造を模式的に示した図である。 本発明の第２実施形態に係る半導体装置の回路構成を示す図である。 照度センサに第１のフォトダイオードと第２のフォトダイオードとを用いた場合の演算（減算）後の分光感度特性を示す図である。 本発明の第２実施形態に係る半導体装置の要部の製造工程を示す図である。 図１４Ａに続く図である。 図１４Ｂに続く図である。 図１４Ｃに続く図である。 図１４Ｄに続く図である。
次に、本発明の一実施形態に係る受光素子、半導体装置、電子機器、および受光素子の製造方法、並びに半導体装置の製造方法について、図面を参照して説明する。なお、以下に示す例は本発明の半導体装置の製造方法における好適な具体例であり、技術的に好ましい種々の限定を付している場合もあるが、本発明の技術範囲は、特に本発明を限定する記載がない限り、これらの態様に限定されるものではない。また、以下に示す実施形態における構成要素は適宜、既存の構成要素等との置き換えが可能であり、かつ、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、以下に示す実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。
［第１実施形態］
本実施形態に係る半導体装置について説明する。本実施形態に係る半導体装置は、半導体基板上に形成された照度センサと近接センサとを備えるものである。
照度センサは、明るさを検知するセンサであり、屈折率や消衰係数等の光学特性が互いに異なる第１受光素子、第３受光素子、および第１受光素子と第３受光素子の出力を演算（減算）する第１の演算回路を備えている。また、近接センサは、赤外線を使用して物体に当たって反射してきた光の量から物体があるのか無いのかを検出するセンサであり、上記光学特性が互いに異なる第１受光素子、第２受光素子、および第１受光素子と第２受光素子の出力を演算（減算）する第２の演算回路を備えている。
第１受光素子は、半導体基板の表面に形成された第１フォトダイオードと、この第１フォトダイオード上に形成された第１積層構造体により構成されており、第１積層構造体の層構成により第１受光素子の光学特性を設定している。また、第２受光素子は、半導体基板の表面に形成された第２フォトダイオードと、この第２フォトダイオード上に形成された第２積層構造体により構成されており、第２積層構造体の層構成により第２受光素子の光学特性を設定している。また、第３受光素子は、半導体基板の表面に形成された第３フォトダイオードと、この第３フォトダイオード上に形成された第３積層構造体により構成されており、第３積層構造体の層構成により第３受光素子の光学特性を設定している。
本実施形態では、第１積層構造体、第２積層構造体および第３積層構造体の各層の材料、膜厚または組成比により第１受光素子、第２受光素子および第３受光素子が所望の光学特性を得られるようにしており、これにより、照度センサの分光感度特性を視感度特性に近づけるとともに、近接センサの分光感度特性が赤外領域にピーク値を有するようにしている。
以下、本発明の第１実施形態に係る受光素子、この受光素子を備える半導体装置、およびこの半導体装置を備える電子機器について図面を参照して具体的に説明する。なお、説明は以下の順序で行う。
１．第１実施形態に係る受光素子について
２．第１実施形態に係る半導体装置について
３．第１実施形態に係る電子機器について
４．第１実施形態に係る半導体装置の製造方法について
（１．第１実施形態に係る受光素子について）
本実施形態に係る受光素子は、所望の光学特性（屈折率や消衰係数等）が得られるように、半導体基板の表面に形成されたフォトダイオード上に、光学フィルタとして機能する積層構造体を形成したものである。以下、本実施形態に係る受光素子について図面を参照して説明する。図１は本実施形態に係る受光素子における積層構造体の断面構成を示す図であり、図１（ａ）は第１受光素子Ｓ１の構成を示し、図１（ｂ）は第２受光素子Ｓ２の構成を示し、図１（ｃ）は第３受光素子Ｓ３の構成を示す。
図１（ａ）に示すように、第１受光素子Ｓ１は、例えば、ボロン（Ｂ）等のＰ型不純物が導入されたシリコン（Ｓｉ）等のＰ型半導体基板１３の表面に形成された第１フォトダイオードＰＤ１と、第１フォトダイオードＰＤ１上に形成された第１積層構造体Ｂ１とを備える。
第１積層構造体Ｂ１は、第１フォトダイオードＰＤ１上に形成されたシリコン酸化膜からなる第１層１８と、第１層１８上に形成されたシリコン窒化膜からなる第２層１９と、第２層１９上に形成されたポリシリコン膜からなる第３層２０を有する。
第１層１８としてのシリコン酸化膜の膜厚は、例えば、５ｎｍより厚く４０ｎｍより薄い膜厚とし、好ましくは、１０ｎｍより厚く３０ｎｍより薄い膜厚とする。例えば、膜厚を５ｎｍ以下とする場合には、膜厚のばらつきに起因した分光感度への影響が大きくなるという問題があるためである。また、膜厚を４０ｎｍ以上とする場合には、上層に形成する膜との干渉や多重反射の影響が大きくなり分光感度制御性が悪化する問題がある。なお、本実施形態では、第１層１８としてのシリコン酸化膜の膜厚を１２ｎｍとした。
また、第２層１９としてのシリコン窒化膜の膜厚は、例えば、１０ｎｍより厚く６０ｎｍより薄い膜厚とし、好ましくは、１５ｎｍより厚く４０ｎｍより薄い膜厚とする。例えば、膜厚を１０ｎｍ以下とする場合には、膜厚のばらつきに起因した分光感度への影響が大きくなる問題があるためである。また、膜厚を６０ｎｍ以上とする場合には、上層に形成する膜との干渉や多重反射の影響が大きくなり分光感度制御性が悪化する問題がある。なお、本実施形態では、第２層１９としてのシリコン窒化膜の膜厚を２０ｎｍとした。
また、第３層２０としてのポリシリコン膜の膜厚は、例えば、２０ｎｍより厚く１００ｎｍより薄い膜厚であり、好ましくは、３０ｎｍより厚く８０ｎｍより薄い膜厚である。例えば、膜厚を２０ｎｍ以下とする場合には、膜厚の面内均一性が悪くなり、分光感度のばらつきが大きくなる問題があるためである。また、膜厚を１００ｎｍ以上の膜厚とする場合には、製造コストが増加する問題がある。なお、本実施形態では、第３層２０としてのポリシリコン膜の膜厚を３３ｎｍとした。
次に、図１（ｂ）に示すように、第２受光素子Ｓ２は、Ｐ型半導体基板１３の表面に形成された第２フォトダイオードＰＤ２と、第２フォトダイオードＰＤ２上に形成された第２積層構造体Ｂ２とを備える。
第２積層構造体Ｂ２は、第２フォトダイオードＰＤ２上に形成されたシリコン酸化膜からなる第１層１８と、第１層１８上に形成されたシリコン窒化膜からなる第２層１９と、第２層１９上に形成された多結晶シリコンゲルマニウム膜からなる第３層２１を有する。なお、上述した第１積層構造体Ｂ１と同様の構成については、同一の符号を付して説明を省略する。
第３層２１としての多結晶シリコンゲルマニウム膜の膜厚は、例えば、２０ｎｍより厚く１２０ｎｍより薄い膜厚とし、好ましくは、２５ｎｍより厚く１００ｎｍより薄い膜厚とする。例えば、膜厚を２０ｎｍ以下とする場合には、ゲルマニウム組成制御性が悪化して分光感度のばらつきが大きくなるという問題があるためである。また、膜厚を１２０ｎｍ以上とする場合には、製造コストが増加するという問題がある。なお、本実施形態では、第３層２１としての多結晶シリコンゲルマニウム膜の膜厚を３０ｎｍとした。
また、ゲルマニウムの組成比は、Ｇｅ=３５〜５５％とする。好ましくは、Ｇｅ=４０〜５０％の濃度とする。Ｇｅ=３５％以下とする場合には、屈折率ｎの値および消衰係数ｋの値は、積層構造体の最上層にポリシリコン膜を用いる場合との差が少なく、分光感度補正に難があるためである。また、Ｇｅ=５５％以上とする場合には、シリコンゲルマニウム膜の表面ラフネスが悪化し光学特性に影響が出るという問題がある。なお、本実施形態では、ゲルマニウムの組成比を３９．７％とした。
次に、図１（ｃ）に示すように、第３受光素子Ｓ３は、Ｐ型半導体基板１３の表面に形成された第３フォトダイオードＰＤ３と、第３フォトダイオードＰＤ３上に形成された第３積層構造体Ｂ３とを備える。
第３積層構造体Ｂ３は、第３フォトダイオードＰＤ３上に形成されたシリコン酸化膜からなる第１層１８と、第１層１８上に形成されたシリコン窒化膜からなる第２層１９と、第２層１９上に形成されたポリシリコン膜からなる第３層２０と、第３層２０上に形成された多結晶シリコンゲルマニウム膜からなる第４層２１を有する。なお、第３積層構造体Ｂ３を構成する各膜については、上述した第１積層構造体Ｂ１または第２積層構造体Ｂ２を構成する膜と同様であるため同一の符号を付して説明を省略する。
第３受光素子Ｓ３では、第３積層構造体Ｂ３を上述した構成としたので、所望の波長領域にピーク値を有する分光感度特性が得られる。
（２．第１実施形態に係る半導体装置について）
次に、本実施形態に係る半導体装置について説明する。本実施形態に係る半導体装置は、周囲環境の照度を検出する照度センサと、物体の接触または接近を検出する近接センサとを備えるものであり、これらの照度センサおよび近接センサが同一の半導体基板上に形成される。照度センサは上述した第１受光素子Ｓ１、第３受光素子Ｓ３および後述するオペアンプ（演算回路）により構成され、近接センサは上述した第１受光素子Ｓ１、第２受光素子Ｓ２およびオペアンプ（演算回路）により構成される。本実施形態の半導体装置では、照度センサの分光感度特性は、明るさに対する人間の視感度特性に近づけられており、近接センサの分光感度特性は、赤外領域にピーク値を有するようにしてある。
以下、本実施形態に係る半導体装置について図面を参照して具体的に説明する。図４は本実施形態に係る半導体装置１０の要部の断面構造を模式的に示した図であり、図５は本実施形態に係る半導体装置１０の回路構成を示す図である。なお、本実施形態では、半導体装置１０は、ＣＭＯＳプロセス時にバイポーラトランジスタ（Bipolar Junction Transistor：ＢＪＴ）を同時形成するＢｉＣＭＯＳプロセスで形成された例について説明する。
図４に示すように、半導体装置１０は、例えば、ボロン（Ｂ）等のＰ型不純物が導入されたシリコン（Ｓｉ）基板等のＰ型半導体基板１３の表面に形成された第１フォトダイオードＰＤ１、第２フォトダイオードＰＤ２および第３フォトダイオードＰＤ３を備えている。すなわち、第１フォトダイオードＰＤ１、第２フォトダイオードＰＤ２および第３フォトダイオードＰＤ３は、それぞれ高抵抗率のＰ型エピタキシャル層１４と、Ｐ型エピタキシャル層１４の表面に形成されたＮ型拡散層（カソード領域）１７により構成されている。
第１フォトダイオードＰＤ１上、すなわち、Ｎ型拡散層（カソード領域）１７（１７ａ）上には、シリコン酸化膜（第１層）１８（１８ａ）、シリコン窒化膜（第２層）１９（１９ａ）およびポリシリコン膜（第３層）２０（２０ａ）からなる第１積層構造体Ｂ１が形成されている。第１フォトダイオードＰＤ１と第１積層構造体Ｂ１により第１受光素子Ｓ１が構成されている。
また、第２フォトダイオードＰＤ２上、すなわち、Ｎ型拡散層（カソード領域）１７（１７ｂ）上には、シリコン酸化膜（第１層）１８（１８ｂ）、シリコン窒化膜（第２層）１９（１９ｂ）および多結晶シリコンゲルマニウム膜（第３層）２１（２１ａ）からなる第２積層構造体Ｂ２が形成されている。第２フォトダイオードＰＤ２と第２積層構造体Ｂ２により第２受光素子Ｓ２が構成される。
また、第３フォトダイオードＰＤ３上、すなわち、Ｎ型拡散層（カソード領域）１７（１７ｃ）上には、シリコン酸化膜（第１層）１８（１８ｃ）、シリコン窒化膜（第２層）１９（１９ｂ）、ポリシリコン膜（第３層）２０（２０ｂ）および多結晶シリコンゲルマニウム膜（第４層）２１（２１ｂ）からなる第３積層構造体Ｂ３が形成されている。第３フォトダイオードＰＤ３と第３積層構造体Ｂ３により第３受光素子Ｓ３が構成される。
また、半導体装置１０では、Ｐ型エピタキシャル層１４内におけるＮ型拡散層（カソード領域）１７を挟む領域に、各フォトダイオードＰＤ１，ＰＤ２，ＰＤ３のアノード領域となるＰ型拡散層１６が形成される。また、Ｐ型拡散層１６の上部には素子分離酸化膜１５が形成され、Ｎ型拡散層（カソード領域）１７等は素子分離酸化膜１５で他の素子等と分離される。
なお、図示を省略するが、Ｐ型半導体基板１３上には、後述する演算回路が形成されており、この演算回路により各受光素子Ｓ１，Ｓ２，Ｓ３毎の出力結果が演算（減算）されるようになっている。
なお、本実施形態では、シリコン窒化膜（第２層）１９（１９ｂ）を、第２積層構造体Ｂ２の第２層と第３積層構造体Ｂ３の第２層に兼用したが、これには限定されず、例えば、第２積層構造体Ｂ２の第２層としてのシリコン窒化膜と、第３積層構造体Ｂ３の第２層としてのシリコン窒化膜を別途形成してもよい。また、本実施形態では、例えば、第１層としてのシリコン酸化膜を各受光素子Ｓ１，Ｓ２，Ｓ３毎に形成したが、これには限定されず、各受光素子毎の第１層として兼用してもよい。
次に、本実施形態に係る半導体装置１０の回路構成について、図５を参照して説明する。半導体装置１０は、図５に示すように、受光素子である第１フォトダイオードＰＤ１（ＰＤ１ａ，ＰＤ１ｂ）、第２フォトダイオードＰＤ２および第３フォトダイオードＰＤ３と、演算素子であるオペアンプＯＰ１，ＯＰ２とを備える。
第１フォトダイオードＰＤ１ａは、カソードが電源電位Ｖｃｃに接続され、アノードがオペアンプＯＰ１の一方の入力端（−）に接続されている。また、第３フォトダイオードＰＤ３は、カソードが電源電位Ｖｃｃに接続され、アノードがオペアンプＯＰ１の他方の入力端（＋）に接続されている。また、オペアンプＯＰ１の出力端は出力端子ＯＵＴ１に接続されている。このように、第１フォトダイオードＰＤ１ａ、第３フォトダイオードＰＤ３およびオペアンプＯＰ１により照度センサが構成される。
照度センサをかかる構成とすることで、第１フォトダイオードＰＤ１ａで検出した光量に応じた信号と第３フォトダイオードＰＤ３で検出した光量に応じた信号は、オペアンプＯＰ１で演算され、演算後の出力が出力端子ＯＵＴ１から出力される。
出力端子ＯＵＴ１から出力される演算後の出力、すなわち照度センサの分光感度特性は、図６に示すように、波長５２０ｎｍ付近にピークを有し、視感度特性に近い分光感度特性となる。
また、第１フォトダイオードＰＤ１ｂは、カソードが電源電位Ｖｃｃに接続され、アノードがオペアンプＯＰ２の他方の入力端（＋）に接続されている。また、第２フォトダイオードＰＤ２は、カソードが電源電位Ｖｃｃに接続され、アノードがオペアンプＯＰ２の一方の入力端（−）に接続されている。また、オペアンプＯＰ２の出力端は出力端子ＯＵＴ２に接続されている。このように、第１フォトダイオードＰＤ１ｂ、第２フォトダイオードＰＤ２およびオペアンプＯＰ２により近接センサが構成される。
近接センサをかかる構成とすることで、第１フォトダイオードＰＤ１ｂで検出した光量に応じた信号と第２フォトダイオードＰＤ２で検出した光量に応じた信号は、オペアンプＯＰ２で演算され、演算後の出力が出力端子ＯＵＴ２から出力される。
出力端子ＯＵＴ２から出力される演算後の出力、すなわち、近接センサの分光感度特性は、図７に示すように、波長７８０ｎｍ付近、すなわち、赤外領域にピークを有する。
（３．第１実施形態に係る半導体装置を適用した電子機器について）
次に、第１実施形態に係る半導体装置１０を備えた電子機器１００について説明する。電子機器１００は、例えば、ＰＤＡや携帯電話機として用いられるものであり、図８に示すように、照度センサ１０１、近接センサ１０２、タッチスクリーン（本発明の「液晶表示パネル」に相当する）１０３、近接センサ用のＬＥＤ１０４および照度センサと近接センサの検出信号を制御する制御回路１０５を備える。
上述した半導体装置１０は、照度センサ１０１や近接センサ１０２として適用され、その検出結果に応じてタッチスクリーン１０３のバックライトの輝度が調整される。具体的には、制御回路１０５は、オペアンプＯＰ１（図５参照）の演算結果に基づいてタッチスクリーン１０３の輝度を調整するとともに、オペアンプＯＰ２（図５参照）の演算結果に基づいてタッチスクリーン１０３のバックライトの電源をオン・オフする。
なお、電子機器１００は一例であって、携帯電話や液晶表示パネルを備えた各種電子機器、或いは、パネル照明等の各種電子機器全般に適用することができる。
（４．半導体装置の製造方法）
次に、第１実施形態に係る半導体装置１０の製造方法について説明する。図９Ａ〜図９Ｍは半導体装置１０の製造工程を示す断面図である。
図９Ａに示すように、従来技術を用いて半導体基板上に第１フォトダイオードＰＤ１、第２フォトダイオードＰＤ２および第３フォトダイオードＰＤ３を形成する。具体的には、半導体装置１０の半導体基板として、シリコン基板に、例えば濃度１×１０14〜１×１０16ａｔｏｍｓ／ｃｍ3のボロン（Ｂ）などのＰ型不純物を添加して形成したＰ型半導体基板１３を用いる。
そして、このＰ型半導体基板１３に対して、エピタキシャル法により、Ｐ型エピタキシャル層１４を、濃度１×１０13ａｔｏｍｓ／ｃｍ3以上５×１０14ａｔｏｍｓ／ｃｍ3以下のボロン（Ｂ）などのＰ型不純物を添加して、膜厚５〜１５μｍ程度で堆積する。このＰ型エピタキシャル層１４は、Ｐ型半導体基板１３よりも低濃度の不純物を添加することで、Ｐ型半導体基板１３よりも高抵抗率となるように形成されている。
続いて、周知のＬＯＣＯＳ（Local Oxidation of Silicon）技術により所定位置に素子分離酸化膜１５を形成して、各フォトダイオードＰＤ１，ＰＤ２，ＰＤ３の間やその他の素子間を分離する。
続いて、フォトリソグラフィ技術を用いて、各フォトダイオードＰＤ１，ＰＤ２，ＰＤ３上を覆うようにレジスト膜（図示しない）を形成する。その後、このレジスト膜を用いて、各フォトダイオードＰＤ１，ＰＤ２，ＰＤ３のカソード形成領域下方を除くＰ型エピタキシャル層１４にボロン（Ｂ）等をイオン注入する。これにより、不純物濃度が５×１０14ａｔｏｍｓ／ｃｍ3以上１×１０16ａｔｏｍｓ／ｃｍ3のＰ型拡散層１６を形成する。
次に、図９Ｂに示すように、ＣＶＤ（Chemical Vapor Deposition：化学気相成長 ）法または熱酸化法を用いて、Ｎ型拡散層（カソード領域）１７上にシリコン酸化膜（第１層）１８を成膜する。シリコン酸化膜１８の膜厚は、例えば、５ｎｍ〜４０ｎｍ程度の範囲とするのが好ましく、１０ｎｍ〜３０ｎｍ程度の範囲とするのがより好ましい。なお、本実施形態では、シリコン酸化膜１８の膜厚を１２ｎｍ程度としている。
次に、図９Ｃに示すように、ＣＶＤ法を用いて、シリコン酸化膜１８および素子分離酸化膜１５上にシリコン窒化膜１９を成膜する。シリコン窒化膜１９の膜厚は、例えば、１０ｎｍ〜６０ｎｍ程度の範囲とするのが好ましく、１５ｎｍ〜４０ｎｍ程度の範囲とするのがより好ましい。なお、本実施形態では、シリコン窒化膜１９の膜厚を２０ｎｍ程度としている。
次に、図９Ｄに示すように、ＣＶＤ法を用いて、シリコン窒化膜１９上にシリコン酸化膜２８を成膜し、続いて、図９Ｅに示すように、フォトリソグラフィ技術およびエッチング法を用いて、第２フォトダイオードＰＤ２を除く領域のシリコン酸化膜２８、すなわち、第１フォトダイオードＰＤ１および第３フォトダイオードＰＤ３上のシリコン酸化膜２８を除去する。
次に、図９Ｆに示すように、ＣＶＤ法を用いて、シリコン窒化膜１９およびシリコン酸化膜２８上にポリシリコン膜２０を形成する。ポリシリコン膜２０の膜厚は、例えば、２０ｎｍ〜１００ｎｍ程度の範囲とするのが好ましく、３０ｎｍ〜８０ｎｍ程度の範囲とするのがより好ましい。なお、本実施形態では、ポリシリコン膜２０の膜厚を３３ｎｍ程度としている。
次に、図９Ｇに示すように、第２フォトダイオードＰＤ２におけるポリシリコン膜２０を除去する。すなわち、シリコン酸化膜２８の上部および側部のポリシリコン膜２０が除去される。
次に、図９Ｈに示すように、フォトリソグラフィ技術およびエッチング法を用いて、第２フォトダイオードＰＤ２上のシリコン酸化膜２８を除去する。
次に、図９Ｉに示すように、ＣＶＤ法を用いて、シリコン窒化膜（第２層）１９およびポリシリコン膜（第３層）２０上にシリコン酸化膜３８を形成する。続いて、図９Ｊに示すように、フォトリソグラフィ技術およびエッチング法を用いて、第２フォトダイオードＰＤ２および第３フォトダイオードＰＤ３上のシリコン酸化膜３８を除去する。
次に、図９Ｋに示すように、ＣＶＤ法を用いて、シリコン窒化膜１９、ポリシリコン膜２０およびシリコン酸化膜３８上に多結晶シリコンゲルマニウム膜２１を形成する。多結晶シリコンゲルマニウム膜２１の膜厚は、例えば、２０ｎｍ〜１２０ｎｍ程度の範囲とするのが好ましく、２５ｎｍ〜１００ｎｍ程度の範囲とするのがより好ましい。なお、本実施形態では、多結晶シリコンゲルマニウム膜２１の膜厚を３０ｎｍ程度としている。また、多結晶シリコンゲルマニウム膜２１におけるゲルマニウムの組成比は、例えば、３５％〜５５％程度の範囲とするのが好ましく、４０％〜５０％程度の範囲とするのがより好ましい。なお、本実施形態では、ゲルマニウムの組成比を３９．７％程度としている。
次に、図９Ｌに示すように、フォトリソグラフィ技術およびエッチング法を用いて、第２フォトダイオードＰＤ２および第３フォトダイオードＰＤ３を除く領域、すなわち、第１フォトダイオードＰＤ１の多結晶シリコンゲルマニウム膜２１を除去する。なお、第２フォトダイオードＰＤ２と第３フォトダイオードＰＤ３との間の多結晶シリコンゲルマニウム膜２１は繋がっている必要はない。
次に、図９Ｍに示すように、フォトリソグラフィ技術およびエッチング法を用いて、第２フォトダイオードＰＤ２および第３フォトダイオードＰＤ３を除く領域のシリコン酸化膜３８を除去する。続いて、フォトリソグラフィ技術およびエッチング法を用いて、第１フォトダイオードＰＤ１，第２フォトダイオードＰＤ２および第３フォトダイオードＰＤ３を除く領域のシリコン窒化膜１９を除去して図４に示す半導体装置１０が製造される。
このように、本発明によれば、多結晶シリコンゲルマニウム膜２１の組成比、膜厚を最適化させた第１フォトダイオードＰＤ１，第２フォトダイオードＰＤ２および第３フォトダイオードＰＤ３の出力を演算（減算）することにより、高感度で視感度特性に近似した照度センサを含む各種センサの複数製造が可能となる。
また、カラーフィルタを用いていないことから、フィルタ材料の開発期間を不要とすることができる。このため、備品点数を削減し得て、開発コストの低減に貢献することができる。
さらに、受光部の直上に多結晶シリコンゲルマニウム膜２１を形成することにより、斜めからの入射光であっても効率良く検出することができ、光の反射率や減衰量の変動を小さくし得て、分光感度特性の変動を小さくすることができる。これにより、製品にばらつきが発生し難いうえ視感度特性に近似した特性を容易に確保することが可能となり、設計の自由度を高くすることができる。
［第２実施形態］
次に、本発明の第２実施形態に係る半導体装置について説明する。本実施形態に係る半導体装置は、半導体基板上に形成された照度センサを備えるものであり、フォトダイオード上に形成した積層構造体の層構成を最適化して分光感度特性をより視感度特性に近づけたものである。いか、本実施形態にかかる半導体装置について図面を参照し具体的に説明する。なお、各図において、同一の構成要素には同一の符号を付してある。また、説明は以下の順序で行う。
１．第２実施形態に係る受光素子について
２．第２実施形態に係る半導体装置について
３．第２実施形態に係る電子機器について
４．第２実施形態に係る半導体装置の製造方法について
（１．第２実施形態に係る受光素子について）
本実施形態に係る受光素子は、上述した第１実施形態に係る受光素子と同様に、所望の光学特性が得られるように、半導体基板の表面に形成されたフォトダイオード上に、光学フィルタとして機能する積層構造体を形成したものである。以下、本実施形態に係る受光素子について図面を参照して説明する。図１０は本実施形態に係る受光素子における積層構造体の断面構成を示す図であり、図１０（ａ）は第１受光素子Ｓ１′の構成を示し、図１０（ｂ）は第２受光素子Ｓ２′の構成を示す。
図１０（ａ）に示すように、第１受光素子Ｓ１′は、例えば、ボロン（Ｂ）等のＰ型不純物が導入されたシリコン（Ｓｉ）等のＰ型半導体基板１３の表面に形成された第１フォトダイオードＰＤ１′と、第１フォトダイオードＰＤ１′上に形成された第１積層構造体Ｂ１′とを備える。
第１積層構造体Ｂ１′は、第１フォトダイオードＰＤ１′上に形成されたシリコン酸化膜からなる第１層１８′と、第１層１８′上に形成されたシリコン窒化膜からなる第２層１９′と、第２層１９′上に形成されたポリシリコン膜からなる第３層２０′を有する。
第１層１８′としてのシリコン酸化膜の膜厚は、例えば、５ｎｍより厚く４０ｎｍより薄い膜厚とし、好ましくは、１０ｎｍより厚く３０ｎｍより薄い膜厚とする。例えば、膜厚を５ｎｍ以下とする場合には、膜厚のばらつきに起因した分光感度への影響が大きくなるという問題があるためである。また、膜厚を４０ｎｍ以上とする場合には、上層に形成する膜との干渉や多重反射の影響が大きくなり分光感度制御性が悪化する問題がある。なお、本実施形態では、第１層１８′としてのシリコン酸化膜の膜厚を２０ｎｍとした。
また、第２層１９′としてのシリコン窒化膜の膜厚は、例えば、１０ｎｍより厚く６０ｎｍより薄い膜厚とし、好ましくは、１５ｎｍより厚く４０ｎｍより薄い膜厚とする。例えば、膜厚を１０ｎｍ以下とする場合には、膜厚のばらつきに起因した分光感度への影響が大きくなる問題があるためである。また、膜厚を６０ｎｍ以上とする場合には、上層に形成する膜との干渉や多重反射の影響が大きくなり分光感度制御性が悪化する問題がある。なお、本実施形態では、第２層１９′としてのシリコン窒化膜の膜厚を３９．５ｎｍとした。
また、第３層２０′としてのポリシリコン膜の膜厚は、例えば、２０ｎｍより厚く１００ｎｍより薄い膜厚であり、好ましくは、３０ｎｍより厚く８０ｎｍより薄い膜厚である。例えば、膜厚を２０ｎｍ以下とする場合には、膜厚の面内均一性が悪くなり、分光感度のばらつきが大きくなる問題があるためである。また、膜厚を１００ｎｍ以上の膜厚とする場合には、製造コストが増加する問題がある。なお、本実施形態では、第３層２０′としてのポリシリコン膜の膜厚を８０ｎｍとした。
次に、図１０（ｂ）に示すように、第２受光素子Ｓ２′は、Ｐ型半導体基板１３の表面に形成された第２フォトダイオードＰＤ２′と、第２フォトダイオードＰＤ２′上に形成された第２積層構造体Ｂ２′とを備える。
第２積層構造体Ｂ２′は、第２フォトダイオードＰＤ２′上に形成されたシリコン酸化膜からなる第１層１８′と、第１層１８′上に形成されたシリコン窒化膜からなる第２層１９′と、第２層１９′上に形成された多結晶シリコンゲルマニウム膜からなる第３層２１′を有する。なお、上述した第１積層構造体Ｂ１′と同様の構成については、同一の符号を付して説明を省略する。
第３層２１′としてのシリコン酸化膜の膜厚は、例えば、２０ｎｍより厚く１２０ｎｍより薄い膜厚とし、好ましくは、２５ｎｍより厚く１００ｎｍより薄い膜厚とする。上述のとおり、膜厚を２０ｎｍ以下とする場合には、ゲルマニウム組成制御性が悪化して分光感度のばらつきが大きくなるという問題があるためである。また、膜厚を１２０ｎｍ以上とする場合には、製造コストが増加するという問題がある。なお、本実施形態では、第３層２１′としての多結晶シリコンゲルマニウム膜の膜厚を７５ｎｍとした。
また、ゲルマニウムの組成比は、Ｇｅ=３５〜５５％とする。上述のとおり、Ｇｅ=３５％以下とする場合には、屈折率ｎの値および消衰係数ｋの値は、積層構造体の最上層にポリシリコン膜を用いる場合との差が少なく、分光感度補正に難があるためである。また、Ｇｅ=５５％以上とする場合には、シリコンゲルマニウム膜の表面ラフネスが悪化し光学特性に影響が出るという問題がある。なお、本実施形態では、ゲルマニウムの組成比を４７．５％とした。
（２．第２実施形態に係る半導体装置について）
次に、本実施形態に係る半導体装置について説明する。本実施形態に係る半導体装置は、上述した照度センサを備えるものである。本実施形態では、照度センサを構成する第１受光素子Ｓ１′の第１積層構造体Ｂ１′および第２受光素子Ｓ２′の第２積層構造体Ｂ２′を上記構成とすることで、分光感度特性を、視感度特性により近づけられている。
以下、本実施形態に係る半導体装置について図面を参照して具体的に説明する。図１１は本実施形態に係る半導体装置１０ａの要部の断面構造を模式的に示した図であり、図１２は本実施形態に係る半導体装置１０ａの回路構成を示す図である。
図１１に示すように、半導体装置１０ａは、例えば、ボロン（Ｂ）等のＰ型不純物が導入されたシリコン（Ｓｉ）基板等のＰ型半導体基板１３上に形成された第１フォトダイオードＰＤ１′および第２フォトダイオードＰＤ２′を備えている。すなわち、第１フォトダイオードＰＤ１′および第２フォトダイオードＰＤ２′は、それぞれ高抵抗率のＰ型エピタキシャル層１４と、Ｐ型エピタキシャル層１４の表面に形成されたＮ型拡散層（カソード領域）１７により形成されている。
第１フォトダイオードＰＤ１′上、すなわち、Ｎ型拡散層（カソード領域）１７（１７ａ）上には、シリコン酸化膜（第１層）１８（１８ａ）、シリコン窒化膜（第２層）１９（１９ａ）およびポリシリコン膜（第３層）２０（２０ａ）からなる第１積層構造体Ｂ１′が形成されている。第１フォトダイオードＰＤ１′と第１積層構造体Ｂ１′により第１受光素子Ｓ１′が構成される。
また、第２フォトダイオードＰＤ２′上、すなわち、Ｎ型拡散層（カソード領域）１７（１７ｂ）の上部には、シリコン酸化膜（第１層）１８（１８ｂ）、シリコン窒化膜（第２層）１９（１９ｂ）および多結晶シリコンゲルマニウム膜（第３層）２１（２１ａ）からなる第２積層構造体Ｂ２′が形成されている。第２フォトダイオードＰＤ２′と第２積層構造体Ｂ２′により第２受光素子Ｓ２′が構成される。
また、半導体装置１０ａでは、Ｐ型エピタキシャル層１４上におけるＮ型拡散層（カソード領域）１７を挟む領域に、各フォトダイオードＰＤ１′，ＰＤ２′のアノード領域となるＰ型拡散層１６が形成される。また、Ｐ型拡散層１６の上部には素子分離酸化膜１５が形成され、Ｎ型拡散層（カソード領域）１７等は素子分離酸化膜１５で他の素子等と分離される。
なお、図示を省略するが、半導体装置１０と同様に、Ｐ型半導体基板１３上には、後述する演算回路が形成されており、この演算回路により各受光素子Ｓ１′，Ｓ２′毎の出力結果が演算（減算）されるようになっている。
また、本実施形態では、例えば、第１層としてのシリコン酸化膜を各受光素子Ｓ１′，Ｓ２′毎に形成したが、これには限定されず、各受光素子毎の第１層として兼用してもよい。
次に、本実施形態に係る半導体装置１０ａの回路構成について、図１２を参照して説明する。半導体装置１０ａは、図１２に示すように、受光素子である第１フォトダイオードＰＤ１′、第２フォトダイオードＰＤ２′および演算素子であるオペアンプＯＰ１を備える。
第１フォトダイオードＰＤ１′は、カソードが電源電位Ｖｃｃに接続され、アノードがオペアンプＯＰ１の一方の入力端（−）に接続されている。また、第２フォトダイオードＰＤ２′は、カソードが電源電位Ｖｃｃに接続され、アノードがオペアンプＯＰ１の他方の入力端（＋）に接続されている。また、オペアンプＯＰ１の出力端は出力端子ＯＵＴ１に接続されている。このように、第１フォトダイオードＰＤ１′、第２フォトダイオードＰＤ２′およびオペアンプＯＰ１により照度センサが構成される。
照度センサをかかる構成とすることで、第１フォトダイオードＰＤ１′で検出した光量に応じた信号と第２フォトダイオードＰＤ２′で検出した光量に応じた信号は、オペアンプＯＰ１で演算され、演算後の出力が出力端子ＯＵＴ１から出力される。
出力端子ＯＵＴ１から出力される演算後の出力、すなわち照度センサの分光感度特性は、図１３に示すように、半導体装置１０の照度センサの分光感度特性と比較して、より視感度特性に近い分光感度特性を有する。
（３．第２実施形態に係る半導体装置を適用した電子機器について）
次に、第２実施形態に係る半導体装置１０ａを備えた電子機器１００について説明する。電子機器１００は、例えば、ＰＤＡや携帯電話機として用いられるものであり、図８に示すように、照度センサ１０１、近接センサ１０２、タッチスクリーン１０３、近接センサ用のＬＥＤ１０４および照度センサと近接センサの検出信号を制御する制御回路１０５を備える。
上述した半導体装置１０ａは、照度センサ１０１や近接センサ１０２として適用され、その検出結果に応じてタッチスクリーン１０３のバックライトの輝度が調整される。具体的には、制御回路１０５がオペアンプの演算結果に基づいて輝度調整する。
なお、電子機器１００は一例であって、携帯電話や液晶表示パネルを備えた各種電子機器、或いは、パネル照明等の各種電子機器全般に適用することができる。
（４．半導体装置の製造方法）
次に、本実施形態に係る半導体装置１０ａの製造方法について説明する。図１４Ａ〜図１４Ｅは半導体装置１０ａの製造工程を示す断面図である。
図１４Ａに示すように、従来技術を用いて半導体基板上に第１フォトダイオードＰＤ１′および第２フォトダイオードＰＤ２′と、各フォトダイオードＰＤ１′，ＰＤ２′を分離する素子分離酸化膜１５を形成する。なお、この工程は上述した図９Ａに示す工程と同様の工程であるため、説明を省略する。
次に、図１４Ｂに示すように、ＣＶＤ法または熱酸化法を用いて、Ｎ型拡散層（カソード領域）１７上にシリコン酸化膜（第１層）１８を成膜する。シリコン酸化膜１８の膜厚は、５ｎｍ〜４０ｎｍ程度の範囲とするのが好ましく、１０ｎｍ〜３０ｎｍ程度の範囲とするのがより好ましい。なお、本実施形態では、シリコン酸化膜１８の膜厚を２０ｎｍ程度としている。
次に、図１４Ｃに示すように、ＣＶＤ法を用いて、シリコン酸化膜１８および素子分離酸化膜１５上にシリコン窒化膜１９を成膜する。シリコン窒化膜１９の膜厚は、１０ｎｍ〜６０ｎｍ程度の範囲とするのが好ましく、１５ｎｍ〜４０ｎｍ程度の範囲とするのがより好ましい。なお、本実施形態では、シリコン窒化膜１９の膜厚を３９．５ｎｍ程度としている。
次に、第１実施形態の図９Ｄおよび図９Ｅと同様の手法で第２フォトダイオードＰＤ２′の上部に図示しないが、ＣＶＤ法を用いて、シリコン窒化膜１９上にシリコン酸化膜を成膜し、続いて、フォトリソグラフィ技術およびエッチング法を用いて、第２フォトダイオードＰＤ２′を除く領域のシリコン酸化膜すなわち、第１フォトダイオードＰＤ１′上のシリコン酸化膜を除去する。
続いて、図１４Ｄに示すように、ＣＶＤ法およびエッチング法を用いて、シリコン窒化膜１９上における第１フォトダイオードＰＤ１′のＮ型拡散層（カソード領域）１７（１７ａ）の上方に、ポリシリコン膜２０を形成する。ポリシリコン膜２０の膜厚は、２０ｎｍ〜１００ｎｍ程度の範囲とするのが好ましく、３０ｎｍ〜８０ｎｍ程度の範囲とするのがより好ましい。なお、本実施形態では、ポリシリコン膜２０の膜厚を８０ｎｍ程度としている。
次に、第１実施形態の図９Ｉおよび図９Ｊと同様の手法で第１フォトダイオードＰＤ１′の上部に図示しないが、ＣＶＤ法を用いて、ポリシリコン膜２０上にシリコン酸化膜を成膜し、続いて、フォトリソグラフィ技術およびエッチング法を用いて、第１フォトダイオードＰＤ１′を除く領域のシリコン酸化膜すなわち、第２フォトダイオードＰＤ２′上のシリコン酸化膜を除去する。
続いて、図１４Ｅに示すように、ＣＶＤ法およびエッチング法を用いて、シリコン窒化膜１９上における第２フォトダイオードＰＤ２′のＮ型拡散層（カソード領域）１７（１７ｂ）上方に、多結晶シリコンゲルマニウム膜２１を形成する。多結晶シリコンゲルマニウム膜２１の膜厚は、２０ｎｍ〜１２０ｎｍ程度の範囲とするのが好ましく、２５ｎｍ〜１００ｎｍ程度の範囲とするのがより好ましい。なお、本実施形態では、多結晶シリコンゲルマニウム膜２１の膜厚を７５ｎｍ程度としている。また、多結晶シリコンゲルマニウム膜２１におけるゲルマニウムの組成比は、例えば、３５％〜５５％程度の範囲とするのが
好ましく、４０％〜５０％程度の範囲とするのがより好ましい。なお、本実施形態では、ゲルマニウムの組成比を４７．５％程度としている。
次に、図示しないが、第１実施形態の図９Ｌおよび図９Ｍと同様の手法で第１フォトダイオードＰＤ１′上部に形成された多結晶シリコンゲルマニウム膜２１と、その下部のシリコン酸化膜だけをフォトリソグラフィ技術およびエッチング法を用いて除去してポリシリコン膜２０を露出させる。
このように、本実施形態に係る半導体装置の製造方法によれば、多結晶シリコンゲルマニウム膜２１の組成比（ゲルマニウム含有率）と膜厚とを最適化させた第１フォトダイオードＰＤ１′および第２フォトダイオードＰＤ２′の出力を演算（減算）することで、より視感度特性に近い分光感度特性を有する照度センサとしての半導体装置１０ａを製造することができる。
また、従来技術で説明したカラーフィルタを用いていないことから、フィルタ材料の開発期間を不要とすることができる。このため、備品点数を削減し得て、開発コストの低減に貢献することができる。
さらに、受光部の直上に多結晶シリコンゲルマニウム膜２１を形成することにより、斜めからの入射光であっても効率良く検出することができ、光の反射率や減衰量の変動を小さくし得て、分光感度特性の変動を小さくすることができる。これにより、製品にばらつきが発生し難いうえ近赤外においてピーク値を有する分光感度特性を容易に確保することが可能となり、設計の自由度を高くすることができる。
以上、いくつかの実施形態に基づいて、本発明を具体的に説明したが、本発明は、上述した実施形態に限定されるものでなく、本発明の技術的思想に基づく各種の変形は可能である。
１０，１０ａ 半導体装置
１３ Ｐ型半導体基板
１４ Ｐ型エピタキシャル層
１５ 素子分離酸化膜
１６ Ｐ型拡散層
１７ Ｎ型拡散層（カソード領域）
１８，１８′ シリコン酸化膜
１９，１９′ シリコン窒化膜
２０，２０′ ポリシリコン膜
２１，２１′ 多結晶シリコンゲルマニウム膜
１００ 電子機器
１０１ 照度センサ
１０２ 近接センサ
１０３ タッチスクリーン
１０４ 近接センサ用のＬＥＤ
１０５ 制御回路
Ｂ１，Ｂ１′ 第１積層構造体
Ｂ２，Ｂ２′ 第２積層構造体
Ｂ３ 第３積層構造体
ＯＰ１，ＯＰ２ オペアンプ
ＰＤ１，ＰＤ１′ 第１フォトダイオード
ＰＤ２，ＰＤ２′ 第２フォトダイオード
ＰＤ３ 第３フォトダイオード
Ｓ１，Ｓ１′ 第１受光素子
Ｓ２，Ｓ２′ 第２受光素子
Ｓ３ 第３受光素子

Claims (6)

  1. 半導体基板表面に形成された第１のフォトダイオード、第２のフォトダイオードおよび第３のフォトダイオードと、
    前記第１のフォトダイオード上に形成された第１積層構造体と、
    前記第２のフォトダイオード上に形成された第２積層構造体と、
    前記第３のフォトダイオード上に形成された第３積層構造体と、
    前記第１のフォトダイオードおよび第３のフォトダイオードの出力の差分を演算する第１演算回路と、
    前記第１のフォトダイオードおよび第２のフォトダイオードの出力の差分を演算する第２演算回路と、を備え、
    前記第１積層構造体は、
    １０ｎｍより厚く３０ｎｍより薄い膜厚のシリコン酸化膜からなる第１層と、
    前記第１層上に形成された１５ｎｍより厚く４０ｎｍより薄い膜厚のシリコン窒化膜からなる第２層と、
    前記第２層上に形成された３０ｎｍより厚く８０ｎｍより薄い膜厚のポリシリコン膜からなる第３層と、を有し、
    前記第２積層構造体は、
    前記シリコン酸化膜からなる第１層と、
    前記第１層上に形成された前記シリコン窒化膜からなる第２層と、
    前記第２層上に形成された２５ｎｍより厚く１００ｎｍより薄い膜厚であってゲルマニウムの組成比がＧｅ＝４０〜５０％の濃度により規定される多結晶シリコンゲルマニウム膜からなる第３層と、を有し、
    前記第３積層構造体は、
    前記シリコン酸化膜からなる第１層と、
    前記第１層上に形成された前記シリコン窒化膜からなる第２層と、
    前記第２層上に形成された前記ポリシリコン膜からなる第３層と、
    前記ポリシリコン膜からなる第３層上に形成された前記多結晶シリコンゲルマニウム膜からなる第４層と、を有する半導体装置。
  2. 請求項１に記載の半導体装置を備えた電子機器であって、
    液晶表示パネルと、
    前記第１演算回路の演算結果に基づいて前記液晶表示パネルの輝度を調整するとともに、前記第２演算回路の演算結果に基づいて前記液晶表示パネルのバックライトの電源をオン・オフする制御回路と、を備える電子機器。
  3. 半導体基板表面に形成された第１のフォトダイオードおよび第２のフォトダイオードと、
    前記第１のフォトダイオード上に形成された第１積層構造体と、
    前記第２のフォトダイオード上に形成された第２積層構造体と、
    前記第１のフォトダイオードおよび第２のフォトダイオードの出力の差分を演算する演算回路と、
    を備え、
    前記第１積層構造体は、
    １０ｎｍより厚く３０ｎｍより薄い膜厚のシリコン酸化膜からなる第１層と、
    前記第１層上に形成された１５ｎｍより厚く４０ｎｍより薄い膜厚のシリコン窒化膜からなる第２層と、
    前記第２層上に形成された３０ｎｍより厚く８０ｎｍより薄い膜厚のポリシリコン膜からなる第３層と、を有し、
    前記第２積層構造体は、
    前記シリコン酸化膜からなる第１層と、
    前記第１層上に形成された前記シリコン窒化膜からなる第２層と、
    前記第２層上に形成された２５ｎｍより厚く１００ｎｍより薄い膜厚であってゲルマニウムの組成比がＧｅ＝４０〜５０％の濃度により規定される多結晶シリコンゲルマニウム膜からなる第３層と、を有する半導体装置。
  4. 請求項３に記載の半導体装置を備えた電子機器であって、
    液晶表示パネルと、
    前記演算回路の演算結果に基づいて、液晶表示パネルの輝度を調整する制御回路と、を備える電子機器。
  5. 半導体基板上に第１のフォトダイオード、第２のフォトダイオードおよび第３のフォトダイオードを形成する工程と、
    前記第１のフォトダイオード、前記第２のフォトダイオードおよび前記第３のフォトダイオードの素子間を分離する素子分離膜を形成する工程と、
    前記第１のフォトダイオード、前記第２のフォトダイオードおよび前記第３のフォトダイオードの表面の前記素子分離膜間のカソード領域上にシリコン酸化膜を１０ｎｍ〜３０ｎｍの膜厚で形成する工程と、
    前記シリコン酸化膜および前記素子分離膜上にシリコン窒化膜を１５ｎｍ〜４０ｎｍの膜厚で形成する工程と、
    前記シリコン窒化膜上にシリコン酸化膜を成膜し、成膜したシリコン酸化膜のうち前記第１のフォトダイオードおよび前記第３のフォトダイオード上のシリコン酸化膜を除去することで、前記第２のフォトダイオード上のシリコン窒化膜上にシリコン酸化膜を形成する工程と、
    前記第１のフォトダイオードおよび前記第３のフォトダイオード上のシリコン窒化膜、および前記第２のフォトダイオード上のシリコン酸化膜上にポリシリコン膜を３０ｎｍ〜８０ｎｍの膜厚で成膜し、成膜したポリシリコン膜のうち前記第２のフォトダイオード上のシリコン酸化膜の上部および側部のポリシリコン膜を除去することで、前記第１のフォトダイオードおよび前記第３のフォトダイオード上のシリコン窒化膜上にポリシリコン膜を形成する工程と、
    前記第２のフォトダイオード上のシリコン酸化膜を除去する工程と、
    前記第１のフォトダイオードおよび前記第３のフォトダイオード上のポリシリコン膜、および前記第２のフォトダイオード上のシリコン窒化膜上にシリコン酸化膜を成膜し、成膜したシリコン酸化膜のうち前記第２のフォトダイオードおよび前記第３のフォトダイオード上のシリコン酸化膜を除去することで、前記第１のフォトダイオード上のポリシリコン膜上にシリコン酸化膜を形成する工程と、
    前記第１のフォトダイオード上のシリコン酸化膜上、前記第２のフォトダイオード上のシリコン窒化膜上、および前記第３のフォトダイオード上のポリシリコン膜上に、ゲルマニウムの組成比がＧｅ＝４０〜５０％の濃度により規定される多結晶シリコンゲルマニウム膜を２５ｎｍ〜１００ｎｍの膜厚で成膜し、成膜した多結晶シリコンゲルマニウム膜のうち前記第１のフォトダイオード上の多結晶シリコンゲルマニウム膜を除去することで、前記第３のフォトダイオード上のポリシリコン膜上および前記第２のフォトダイオード上のシリコン窒化膜上に多結晶シリコンゲルマニウム膜を形成する工程と、
    前記第１のフォトダイオード上のシリコン酸化膜を除去する工程と、
    前記第１のフォトダイオード、前記第２のフォトダイオード、および前記第３のフォトダイオード上を除く領域の前記シリコン窒化膜を除去する工程と、
    を有する半導体装置の製造方法。
  6. 半導体基板上に第１のフォトダイオードおよび第２のフォトダイオードを形成する工程と、
    前記第１のフォトダイオードおよび前記第２のフォトダイオードの素子間を分離する素子分離膜を形成する工程と、
    前記第１のフォトダイオードおよび第２のフォトダイオードの表面の前記素子分離膜間のカソード領域上にシリコン酸化膜を１０ｎｍ〜３０ｎｍの膜厚で形成する工程と、
    前記シリコン酸化膜および前記素子分離膜上にシリコン窒化膜を１５ｎｍ〜４０ｎｍの膜厚で形成する工程と、
    前記シリコン窒化膜上にシリコン酸化膜を成膜し、成膜したシリコン酸化膜のうち前記第１のフォトダイオード上のシリコン酸化膜を除去することで、前記第２のフォトダイオード上のシリコン窒化膜上にシリコン酸化膜を形成する工程と、
    前記第１のフォトダイオード上のシリコン窒化膜、および前記第２のフォトダイオード上のシリコン酸化膜上にポリシリコン膜を３０ｎｍ〜８０ｎｍの膜厚で成膜し、成膜したポリシリコン膜のうち前記第２のフォトダイオード上のシリコン酸化膜の上部および側部のポリシリコン膜を除去することで、前記第１のフォトダイオード上のシリコン窒化膜上にポリシリコン膜を形成する工程と、
    前記第２のフォトダイオード上のシリコン酸化膜を除去する工程と、
    前記第１のフォトダイオード上のポリシリコン膜、および前記第２のフォトダイオード上のシリコン窒化膜上にシリコン酸化膜を成膜し、成膜したシリコン酸化膜のうち前記第２のフォトダイオード上のシリコン酸化膜を除去することで、前記第１のフォトダイオード上のポリシリコン膜上にシリコン酸化膜を形成する工程と、
    前記第１のフォトダイオード上のシリコン酸化膜上、および前記第２のフォトダイオード上のシリコン窒化膜上に、ゲルマニウムの組成比がＧｅ＝４０〜５０％の濃度により規定される多結晶シリコンゲルマニウム膜を２５ｎｍ〜１００ｎｍの膜厚で成膜し、成膜した多結晶シリコンゲルマニウム膜のうち前記第１のフォトダイオード上の多結晶シリコンゲルマニウム膜を除去することで、前記第２のフォトダイオード上のシリコン窒化膜上に多結晶シリコンゲルマニウム膜を形成する工程と、
    前記第１のフォトダイオード上のシリコン酸化膜を除去する工程と、
    前記第１のフォトダイオードおよび前記第２のフォトダイオード上を除く領域の前記シリコン窒化膜を除去する工程と、
    を有する半導体装置の製造方法。
JP2010225011A 2010-10-04 2010-10-04 半導体装置、電子機器、および半導体装置の製造方法 Expired - Fee Related JP5625707B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010225011A JP5625707B2 (ja) 2010-10-04 2010-10-04 半導体装置、電子機器、および半導体装置の製造方法
US13/242,416 US20120081638A1 (en) 2010-10-04 2011-09-23 Light sensing element, semiconductor device, electronic equipment, manufacturing method of light sensing element, and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010225011A JP5625707B2 (ja) 2010-10-04 2010-10-04 半導体装置、電子機器、および半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2012079975A JP2012079975A (ja) 2012-04-19
JP2012079975A5 JP2012079975A5 (ja) 2013-11-21
JP5625707B2 true JP5625707B2 (ja) 2014-11-19

Family

ID=45889526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010225011A Expired - Fee Related JP5625707B2 (ja) 2010-10-04 2010-10-04 半導体装置、電子機器、および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20120081638A1 (ja)
JP (1) JP5625707B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI473287B (zh) * 2012-06-14 2015-02-11 Lite On Semiconductor Corp Optical sensing device and manufacturing method thereof
US10168459B2 (en) * 2016-11-30 2019-01-01 Viavi Solutions Inc. Silicon-germanium based optical filter

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250975A (ja) * 2000-03-03 2001-09-14 Sharp Corp 波長センサー及びその製造方法
JP3519720B2 (ja) * 2001-06-11 2004-04-19 松下電器産業株式会社 電子デバイス
JP4797432B2 (ja) * 2005-05-06 2011-10-19 凸版印刷株式会社 受光素子
JP2007227551A (ja) * 2006-02-22 2007-09-06 Toshiba Corp 半導体光センサ装置
JP2007317975A (ja) * 2006-05-29 2007-12-06 Nec Electronics Corp 光半導体装置
JP2007329323A (ja) * 2006-06-08 2007-12-20 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2010021298A (ja) * 2008-07-10 2010-01-28 Sanyo Electric Co Ltd 半導体装置
JP5078790B2 (ja) * 2008-07-25 2012-11-21 シャープ株式会社 光半導体装置およびモバイル機器
JP2010153484A (ja) * 2008-12-24 2010-07-08 Sanyo Electric Co Ltd 受光回路
US8513892B2 (en) * 2009-03-25 2013-08-20 Rohm Co., Ltd. Illuminance sensor, and electronic equipment and semiconductor device using the same
KR101048768B1 (ko) * 2009-06-10 2011-07-15 (주)실리콘화일 조도, 근접도 및 색온도 측정이 가능한 이미지센서

Also Published As

Publication number Publication date
US20120081638A1 (en) 2012-04-05
JP2012079975A (ja) 2012-04-19

Similar Documents

Publication Publication Date Title
CN101611626B (zh) 利用常规cmos图像传感器工艺的环境光检测器
US8624341B2 (en) Light sensor having IR cut and color pass interference filter integrated on-chip
US11125609B2 (en) Photodetector and electronic apparatus
KR101282803B1 (ko) 반도체 장치
US9129874B1 (en) Light sensor having IR cut interference filter with color filter integrated on-chip
US20120205646A1 (en) Display with photo sensor and manufacturing method thereof
JP2011071484A (ja) 半導体光検出素子および半導体装置
US10132679B2 (en) Ultraviolet sensor having filter
KR20160026239A (ko) 광전 변환 소자 및 이를 포함하는 이미지 센서
JP2009093050A (ja) 光センサ内蔵表示装置
JP2007165865A (ja) 光電変換装置
JP5625707B2 (ja) 半導体装置、電子機器、および半導体装置の製造方法
US20100044821A1 (en) Semiconductor device and manufacturing method thereof
US10203244B2 (en) Light detection device and electronic apparatus
JP2009222910A (ja) 表示装置
JP2020024228A (ja) 光検出装置および電子機器
US10084006B2 (en) Optical receiver, portable electronic device, and method of producing optical receiver
TW201401491A (zh) 包含晶圓級無機介電質和有機彩色濾光片的混成物之光學感應器裝置
JP2012079975A5 (ja)
US8723123B2 (en) Light detector with Ge film
JP5137418B2 (ja) 半導体装置
TWI517370B (zh) 結合紅外線感測功能之多波段光感測器及其製造方法
JP2006148014A (ja) 半導体光検出装置
US20080166826A1 (en) Systems and methods for on-die light sensing with low leakage
KR20110053789A (ko) 이미지 센서의 컬러필터 및 이미지 센서의 컬러필터 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131004

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140902

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140915

LAPS Cancellation because of no payment of annual fees