JP5623523B2 - オプトエレクトロニクス素子 - Google Patents

Description

本発明は、オプトエレクトロニクス素子に関する。

本発明の課題は、きわめて簡単かつ低コストで製造可能なオプトエレクトロニクス素子を提供することにある。

本発明のオプトエレクトロニクス素子の少なくとも１つの実施形態によれば、該オプトエレクトロニクス素子は接続用支持体を備えている。この接続用支持体はたとえばプリント配線基板であり、該プリント配線基板の表面または内部に、電子部品を接続およびコンタクトするための接続箇所と導体路とが設けられている。前記接続用支持体の上面に、電気絶縁膜が設けられている。この電気絶縁膜は、電気絶縁性の材料から成る層であり、たとえば、電気絶縁膜は合成樹脂膜である。

本発明のオプトエレクトロニクス素子の少なくとも１つの実施形態では、該オプトエレクトロニクス素子は、前記接続用支持体の上面に配置されるオプトエレクトロニクス半導体チップを有する。このオプトエレクトロニクス半導体チップはたとえば、発光ダイオードチップやレーザダイオードチップ等である、放射を放出する半導体チップである。さらに前記オプトエレクトロニクス半導体チップは、フォトダイオードチップ等である、放射を受け取る半導体チップとすることもできる。

本発明のオプトエレクトロニクス素子の少なくとも１つの実施形態では、該オプトエレクトロニクス素子は前記電気絶縁膜に、前記オプトエレクトロニクス半導体チップをフレーム状に包囲する陥入部を有する。すなわち、前記接続用支持体の上面に設けられた電気絶縁膜に陥入部が設けられている。この陥入部はたとえば、前記電気絶縁膜の材料除去によって形成することができる。すなわち、前記電気絶縁膜の一部を除去することによって形成することができ、その際には、前記陥入部は前記オプトエレクトロニクス半導体チップをフレーム状に包囲するように形成される。ここでは「フレーム状」という用語は、前記陥入部の形状や輪郭を特定するものと解すべきではなく、たとえば、該陥入部の形状を円形、楕円形または矩形にすることができる。また、前記オプトエレクトロニクス半導体チップを完全に包囲する溝状の形状で前記陥入部を前記電気絶縁膜に形成することができる。このようにして、前記オプトエレクトロニクス半導体チップと前記陥入部との間に、前記電気絶縁膜が構造化されない領域が得られる。すなわち、この領域では電気絶縁膜は除去されていない。

本発明のオプトエレクトロニクス素子の少なくとも１つの実施形態では、該オプトエレクトロニクス素子は、前記オプトエレクトロニクス半導体チップを包囲する注型部材を含む。前記オプトエレクトロニクス半導体チップは露出された面において、すなわち接続用支持体に接していない面において、前記注型部材によってカバーされている。たとえば前記注型部材は、前記オプトエレクトロニクス半導体チップの露出された面に直接コンタクトしている。前記注型部材は有利には、前記オプトエレクトロニクス半導体チップによって放出される電磁波に対して透過性であるか、または、該オプトエレクトロニクス半導体チップによって受け取られる電磁波に対して透過性であるように形成されている。たとえば、前記注型部材はシリコーンを含むか、またはシリコーンから成る。

本発明のオプトエレクトロニクス素子の少なくとも１つの実施形態では、前記電気絶縁膜に設けられた陥入部の底面の少なくとも一部の領域は、該電気絶縁膜によって形成されている。すなわち、前記陥入部は少なくとも局所的に、前記電気絶縁膜を完全に貫通することはなく、該電気絶縁膜は該陥入部の領域において所定の深さまでのみ除去されており、該陥入部の底面は、該電気絶縁膜の除去されずに残った領域によって形成される。その際にはとりわけ、前記陥入部は、前記電気絶縁膜を貫通する場所を有さない。すなわち、電気絶縁性の合成樹脂層を前記陥入部が貫通することがないように、該合成樹脂層は部分的にのみ除去されている。このようにしてたとえば、‐注型部材１０の材料等である‐材料は前記陥入部を貫通して、前記接続用支持体の上面から、該上面と反対側の該接続用支持体の下面にまで達することがなくなる。このことの利点はたとえば、前記オプトエレクトロニクス素子をコンタクトするための電気的接続箇所が設けられる、前記接続用支持体の下面が汚染されるのを防止できることである。

本発明のオプトエレクトロニクス素子の少なくとも１つの実施形態では、前記注型部材は少なくとも局所的に、前記オプトエレクトロニクス半導体チップに対向する側の、前記陥入部の外側エッジまで達する。換言すると、前記注型部材は少なくとも局所的に、前記オプトエレクトロニクス半導体チップに対向する側の、前記陥入部の外側エッジとコンタクトしている。その際には、前記陥入部の外側エッジは、前記注型部材の材料に対するストップエッジとして機能する。前記陥入部の外側エッジがストップエッジとしての機能を果たすために有利なのは、該外側エッジに丸みを持たせないようにし、該外側エッジが角を有するようにする。この角はたとえば９０°未満である。すなわち、外側エッジは鋭利であり、丸みを有さず、刻み目やノッチを有さない。

本発明のオプトエレクトロニクス素子の少なくとも１つの実施形態では、前記陥入部の少なくとも一部の領域には、注型部材が存在しない。すなわち前記注型部材は、前記陥入部の少なくともいずれかの場所において該陥入部内に挿入されていない。有利には、前記陥入部には前記注型材料が設けられていないか、または実質的に設けられていない。「実質的に設けられていない」とはここでは、製造工程に起因して注型材料の少量の材料が陥入部内に存在するが、該陥入部内に存在する該注型部材の材料の、該陥入部の容積に対する割合が最大５％であることを意味する。この陥入部内に存在する注型部材の材料の、該陥入部の容積に対する割合は、有利には最大２．５％であり、特に有利には最大１％である。とりわけ、前記陥入部の底面には、有利には注型部材が設けられていない。このことは、前記注型部材の材料が場合によっては、前記陥入部を画定する該陥入部の側面に存在するが、該陥入部には該注型部材の材料が充填されておらず、該陥入部内には少なくとも局所的に、有利には全く、該注型部材が存在しないことを意味する。

本発明のオプトエレクトロニクス素子の少なくとも１つの実施形態では、該オプトエレクトロニクス素子は接続用支持体とオプトエレクトロニクス半導体チップとを有し、該接続用支持体の上面に電気絶縁膜が設けられており、該オプトエレクトロニクス半導体チップは該接続用支持体の上面に設けられており、該電気絶縁膜に、該オプトエレクトロニクス半導体チップをフレーム状に包囲する陥入部が設けられており、該オプトエレクトロニクス素子は、該オプトエレクトロニクス半導体チップを包囲する注型部材を有する。この実施形態では、前記陥入部の底面は少なくとも局所的に、前記電気絶縁膜によって形成されている。前記注型部材は少なくとも局所的に、前記オプトエレクトロニクス半導体チップに対向する、前記陥入部の外側エッジに達し、該陥入部の少なくとも一部の領域には前記注型部材が存在しない。

本発明のオプトエレクトロニクス素子の少なくとも１つの実施形態では、前記注型部材は前記陥入部全体にわたって、前記オプトエレクトロニクス半導体チップに対向する側の、該陥入部の外側エッジまで達する。すなわち、前記オプトエレクトロニクス半導体チップをフレーム状に包囲する陥入部は、前記注型部材に対するストップエッジとして機能する。このようにして、前記電気絶縁膜の主延在平面における前記注型部材の形状は、前記陥入部の輪郭によって予め決定される。有利にはこの構成により、注型部材の位置決め精度を高くすることができる。というのも、注型部材は自然に、前記陥入部の外側エッジに位置決めされるからである。前記陥入部の形状に応じて、前記注型部材の輪郭を自由に成形することができ、たとえば円形、楕円形、矩形または別の形状とすることができる。前記注型部材が前記陥入部によって自然に位置決めされることにより、オプトエレクトロニクス素子を特に迅速かつ低コストで製造することができ、かつ、オプトエレクトロニクス素子の構成を迅速かつ低コストで変更することもできる。たとえば前記陥入部の成形を簡単に変更することにより、オプトエレクトロニクス素子の構成を個々の使用上の要件に適合することができる。最後に、注型部材相互間の間隔が特に小さい複数のオプトエレクトロニクス素子を１つの結合体で作製し、該注型部材を設けた後に初めて、該結合体を個別のオプトエレクトロニクス素子に分離することができる。前記注型部材が前記陥入部によって位置決めされることにより、前記結合体において相互に隣接する複数のオプトエレクトロニクス素子を相互により近接させて配置することができ、たとえば型を用いて前記注型部材を前記接続用支持体上に作製する場合よりも近接させて配置することができる。

本発明のオプトエレクトロニクス素子の少なくとも１つの実施形態では、前記接続用支持体は導電膜を有し、該導電膜は、該接続用支持体の上面と反対側の面において前記電気絶縁膜に固定されている。すなわち、前記接続用支持体は２層構成の支持体である。このような２層構成の支持体は、たとえばフレキシブルとすることができる。前記導電膜は、前記電気絶縁膜に固定された金属製の膜とすることができ、たとえばアルミニウム膜や銅膜とすることができる。前記導電膜は前記接続用支持体の下面に設けられており、たとえば前記オプトエレクトロニクス素子の接続箇所を成す。この接続箇所を形成するためには、少なくとも２つの電気的に相互に絶縁された領域を成すように前記導電膜をパターニングする。前記少なくとも２つの領域は、前記電気絶縁膜によってまとめることができる。このことは、前記電気絶縁膜によって、必要な機械的安定性が前記オプトエレクトロニクス素子に与えられることを意味する。

本発明のオプトエレクトロニクス素子の少なくとも１つの実施形態では、前記接続用支持体は前記導電膜と前記電気絶縁膜と場合によっては結合材とから成る。この結合材は、前記導電膜と前記電気絶縁膜との間に配置することができる。前記結合材はたとえば接着材である。前記結合材が接着材である場合には、電気絶縁膜と導電膜とが該結合材によって相互に接着される。また、前記接続用支持体の層は前記電気絶縁膜および前記導電膜のみであり、該接続用支持体が結合材を含まない構成も可能である。この場合には、前記接続用支持体はラミネート体として構成される。

本発明のオプトエレクトロニクス素子の少なくとも１つの実施形態では、前記注型部材はディスペンサー方式またはキャスト法によって作製される。この実施形態では、前記オプトエレクトロニクス半導体チップに対向する、前記陥入部の外側エッジが、前記注型部材に対するストップエッジを成す。換言すると、液体状または粘性の状態の前記注型部材の材料を、前記電気絶縁膜に設けられた前記陥入部によってフレーム状に画定された領域において、前記オプトエレクトロニクス半導体チップ上と前記接続用支持体上とに塗布される。前記オプトエレクトロニクス半導体チップに対向する、前記陥入部の外側エッジが、前記注型部材の材料に対するストップエッジを成すことにより、前記電気絶縁膜の平面における該注型部材の形状が、該陥入部の輪郭に一致するように形成される。このようにして前記注型部材の幾何学的構成は、該注型部材の設けられる材料の量、すなわちたとえば体積と、該注型部材の材料の表面張力と、膜および設けられる材料の表面エネルギーないしは濡れ角とによって決定される。前記電気絶縁膜の平面における前記注型部材の輪郭線は、前記オプトエレクトロニクス半導体チップに対向する、前記陥入部の外側エッジによって決定される。その際には前記注型部材は、‐使用される材料の表面張力に応じて‐凸形すなわちドーム状に形成され、該注型部材の外側面は、球面レンズまたは非球面レンズの形状を有する。

本発明のオプトエレクトロニクス素子の少なくとも１つの実施形態では、前記陥入部はレーザビームによって形成されている。すなわち、前記オプトエレクトロニクス素子の製造方法では、まず最初に、レーザビームによって前記電気絶縁膜に上述の陥入部を設け、その後、前記レーザビームによって設けられた陥入部の外側エッジを注型部材に対するストップエッジとして、該注型部材をディスペンサー方式で作製することができる。次に前記注型部材の材料を硬化させる。このことにより、前記オプトエレクトロニクス半導体チップを包囲するように機械的に安定的な注型部材が形成されるようにする。

本発明のオプトエレクトロニクス素子の少なくとも１つの実施形態では、前記陥入部は矩形の断面を有する。すなわち、前記陥入部の底面と側面とが、該陥入部の断面の矩形の形状を成すが、該陥入部の該底面と反対側は閉じられていない。すなわち、前記電気絶縁膜にはたとえば、前記陥入部が矩形の断面の溝として形成される。特に鋭利である外側エッジと矩形の断面とを有する陥入部は、レーザビームによって前記電気絶縁膜の材料を切除することにより特に高精度かつ高効率で形成できることが判明した。

以下、本発明によるオプトエレクトロニクス素子を、実施例と該実施例に対応する図面とに基づき詳細に説明する。

本発明の一実施例のオプトエレクトロニクス素子の概略図である。 たとえば本発明のオプトエレクトロニクス素子において使用できる、注型部材の顕微鏡写真を示す。

図面中、同一、同様または同機能の構成要素には同一の参照符号を付している。各図および図中の要素の互いの大きさの比は実寸通りでないことに注意されたい。むしろ、個々の要素のなかには、理解および／または説明を容易にするために過度に拡大して表示したものがある。

図１Ａは、注型部材が設けられていない、本発明の一実施例のオプトエレクトロニクス素子の概略図である。

前記オプトエレクトロニクス素子は接続用支持体１を有する。前記接続用支持体１はたとえば、ちょうど２つの層から成る。その際には、前記接続用支持体１は導電層２を有し、該導電層２はたとえば銅膜とされる。さらに、前記接続用支持体１は電気絶縁膜３も有し、該電気絶縁膜３はたとえば合成樹脂膜として形成されている。前記電気絶縁膜３と導電膜２との間には、両膜２，３間の機械的結合を行うために使用される結合材１２を設けることができる。その際には、前記電気絶縁膜はたとえば、ポリイミドと、ガラス繊維補強エポキシドと、シリコーンと、ポリメタクリルイミドとのうち１つを含むか、またはこれらのうち１つの材料から成る。また前記電気絶縁膜３を、ガラス繊維補強エポキシドにポリテトラフルオロエチレンまたはポリエーテルイミドから成るカバー層を設けて作製される複合膜とすることもできる。さらに、たとえば上述の材料のうち１つ等である材料を、ガラス繊維補強エポキシドに印刷することによって設けることもできる。

前記導電膜２は２つの領域を有し、両領域は相互に電気的に絶縁されている（図１Ａ，１Ｂ，１Ｃ中に示された分離線も参照されたい）。前記導電膜２の両領域は、前記電気絶縁膜３によって相互に機械的に結合されている。このようにして、前記接続用支持体１は横方向に第１の部分領域１ａと第２の部分領域１ｂとに分かれ、これらの部分領域では、該接続用支持体１の下面１ｄに、前記導電膜２によって形成された、前記オプトエレクトロニクス素子の接続箇所が設けられている。

前記接続用支持体１は上面１ｃに、前記電気絶縁膜３が除去された第１の接続領域６を有する。この第１の接続領域６内に、オプトエレクトロニクス半導体チップ８が配置されている。さらに、前記接続用支持体１は上面１ｃに、前記第１の接続領域６と同様に前記電気絶縁膜３が除去された第２の接続領域７を有する。前記第２の接続領域７はたとえば、ボンディングワイヤ９を用いて前記オプトエレクトロニクス半導体チップ８を電気的に接続するのに使用される。前記電気絶縁膜３には、前記オプトエレクトロニクス半導体チップ８と前記第１の接続領域６と前記第２の接続領域７とを包囲するように前記陥入部５が設けられている。陥入部５の断面は矩形であり、該陥入部５の底面３２および側面３１は前記電気絶縁膜３によって形成されている。すなわち前記陥入部は、前記第１の接続領域６や前記第２の接続領域７と異なり、前記電気絶縁膜を完全には貫通せず、該陥入部の底面３２には該電気絶縁膜３の残りが存在する。前記接続用支持体１の下面１ｄでは接続箇所すなわち前記導電膜２が汚染されてしまうが、上記構成により、図１Ｃを参照するとたとえば、前記注型部材１０の材料が前記陥入部５を通って前記接続用支持体１の下面１ｄにまで達することがないという効果が奏される。

前記注型部材１０はディスペンサー方式で、すなわち液状または粘性の状態で、前記陥入部５によって構造化された前記接続用支持体１の領域の表面１ｃ上に設けられ、その後硬化される。

図２Ａ〜２Ｅの顕微鏡写真は注型部材１０の断面を示す。この注型部材１０はたとえばシリコーンから形成されており、電気絶縁層３上に配置されている。図２Ａ〜２Ｅから分かるように、前記オプトエレクトロニクス半導体チップ８に対向する、前記陥入部５の外側エッジ５１が、前記注型部材１０の材料に対するストップエッジとして機能する。前記注型部材１０は、シリコーンおよびポリウレタンのうちいずれかの材料を含むか、またはいずれかの材料から作製することができる。

前記電気絶縁層３の材料および前記注型部材１０の材料は、これらの材料の接触角αが少なくとも１０°になるように選定される。前記接触角が上述のように大きい場合、外側エッジ５１の品質に課される要求、すなわち該外側エッジ５１のとりわけ鋭利度に課される要求が緩和し、たとえばレーザビームによる前記陥入部の形成を経済的に行えるようになることが判明している。

前記注型部材１０の材料として有利には、ＵＶ硬化性材料が使用される。熱硬化性材料と比較してＵＶ硬化性材料を使用することの利点は、前記注型部材１０の材料の硬化時に温度作用によって該材料の粘度が低下することがないことである。ＵＶ硬化性材料は、常温または常温より僅かに高い温度で完全または部分的に重合する。このことにより、前記注型材料１０の材料が前記陥入部５内に入り込むことによって該注型部材１０の形状に悪影響が及ぼされる危険性は低減する。

また、ディスペンサー方式で供給される注型部材１０の安定性を改善するための別の手段として、該注型部材１０の硬化前に所期のようにレオロジーを変化させることもできる。たとえば粒子を挿入したり、またはその代わりに、強く分岐された分子を挿入することにより、前記注型部材１０の材料の粘度を上昇させ、および／または降伏点を作り込むことができる。このような手段により、前記注型部材１０が硬化前に流出していくのが阻止される。チキソトロピー材としてはたとえば、発熱性ケイ酸等としてのＳｉＯ_２、Ａｌ_２Ｏ_３、ゼオライト、Ａｌ（ＯＨ）_３のうち少なくとも１つの材料が使用される。

前記電気絶縁層３と前記注型部材１０の材料とを相互に適合する際には、これらの使用される材料の表面濡れ特性を所期のように適合するのが有利である。このことは、化学的な添加によって行うことができる。この化学的な添加に適しているのは、接触角（濡れ角）を大きくすると同時に前記注型部材１０の材料の硬化特性および材料特性に悪影響を及ぼさない添加物である。

本発明は上述した実施例に限定されるものではない。むしろ、本発明はあらゆる新規の特徴ならびにそれらの特徴のあらゆる組み合わせを含むものであり、これには殊に特許請求の範囲に記載した特徴のあらゆる組み合わせが含まれる。このことはこのような特徴またはこのような組み合わせ自体が特許請求の範囲あるいは実施例に明示的には記載されていない場合であっても当てはまる。

本願は、独国特許出願公開第１０２００９０３１００８．８号の優先権を主張するものであり、その開示内容は参照により本願に取り入れられる。

Claims (15)

1. ・接続用支持体（１）と、
   ・該接続用支持体（１）の上面（１ｃ）に設けられたオプトエレクトロニクス半導体チップ（８）と
   を有するオプトエレクトロニクス素子であって、
   前記接続用支持体（１）は電気絶縁膜（３）を有し、
   前記電気絶縁膜（３）に、前記オプトエレクトロニクス半導体チップ（８）をフレーム状に包囲する陥入部（５）が設けられており、
   前記オプトエレクトロニクス素子は、前記オプトエレクトロニクス半導体チップ（８）を包囲する注型部材（１０）を備えており、
   前記陥入部（５）の底面（３２）は少なくとも局所的に、前記電気絶縁膜（３）によって形成されており、
   前記注型部材（１０）の少なくとも一部の領域は、前記オプトエレクトロニクス半導体チップ（８）に対向する、前記陥入部（５）の外側エッジ（５１）にまで達し、
   前記陥入部（５）の少なくとも一部の領域には、前記注型部材（１０）が存在しない
   ことを特徴とする、オプトエレクトロニクス素子。
2. 前記陥入部（５）には実質的に、前記注型部材（１０）が存在しない、請求項１記載のオプトエレクトロニクス素子。
3. 前記注型部材（１０）は前記陥入部（５）全体にわたって、前記オプトエレクトロニクス半導体チップ（８）に対向する、該陥入部（５）の外側エッジ（５１）に達する、請求項１または２記載のオプトエレクトロニクス素子。
4. 前記陥入部（５）は前記電気絶縁膜（３）を貫通しない、請求項１から３までのいずれか１項記載のオプトエレクトロニクス素子。
5. 前記接続用支持体は導電膜（２）と前記電気絶縁膜（３）と場合によっては結合材（１２）とから成り、
   前記結合材（１２）は、前記導電膜（２）と前記電気絶縁膜（３）との間に配置することができる、請求項１から４までのいずれか１項記載のオプトエレクトロニクス素子。
6. 前記注型部材（１０）は、前記陥入部（５）の外側エッジ（５１）を該注型部材（１０）に対するストップエッジとして、ディスペンサー方式で作製されている、請求項１から５までのいずれか１項記載のオプトエレクトロニクス素子。
7. 前記陥入部（５）はレーザビームによって作製されている、請求項１から６までのいずれか１項記載のオプトエレクトロニクス素子。
8. 前記陥入部（５）は矩形の断面を有する、請求項１から７までのいずれか１項記載のオプトエレクトロニクス素子。
9. 前記電気絶縁膜（３）は、ポリイミドと、ガラス繊維補強エポキシドと、シリコーンと、ポリメタクリルイミドとのうちいずれかの材料を含むか、またはいずれかの材料から成る、請求項１から８までのいずれか１項記載のオプトエレクトロニクス素子。
10. 前記電気絶縁膜（３）は、ガラス繊維補強エポキシドにポリテトラフルオロエチレンまたはポリエーテルイミドから成るカバー層を設けて作製された複合層である、請求項１から９までのいずれか１項記載のオプトエレクトロニクス素子。
11. 前記陥入部（５）の少なくとも一部領域には、いかなる注型材料も存在しない、
    請求項１から１０までのいずれか１項記載のオプトエレクトロニクス素子。
12. 前記陥入部（５）には、いかなる注型材料も全く存在しない、
    請求項１１記載のオプトエレクトロニクス素子。
13. 前記陥入部（５）は、前記電気絶縁膜（３）を貫通する場所を有さない、
    請求項１から１２までのいずれか１項記載のオプトエレクトロニクス素子。
14. ・前記オプトエレクトロニクス素子は、相互に電気的に絶縁された少なくとも２つの領域を有する導電膜（２）を有し、当該少なくとも２つの領域は、前記電気絶縁膜（３）によって、相互に機械的に結合されており、
    ・前記電気絶縁膜（３）は、前記第１の接続領域（６）および前記第２の接続領域（７）を除いて、当該導電膜（２）の、前記オプトエレクトロニクス半導体チップ（８）側の上面を完全に覆い、
    ・前記オプトエレクトロニクス半導体チップ（８）は前記第１の接続領域（６）内において、前記導電膜（２）上に配置されており、かつ、前記第２の接続領域（７）において前記導電膜（２）に導電接続されており、
    ・前記陥入部（５）は、前記第１の接続領域（６）および前記第２の接続領域（７）を包囲する、
    請求項１から１３までのいずれか１項記載のオプトエレクトロニクス素子。
15. 前記電気絶縁膜（３）が、前記オプトエレクトロニクス素子に機械的安定性を与える、
    請求項１４記載のオプトエレクトロニクス素子。

Images