JP5621664B2 - Semiconductor chip for evaluation, evaluation system, and heat dissipation material evaluation method - Google Patents

Semiconductor chip for evaluation, evaluation system, and heat dissipation material evaluation method Download PDF

Info

Publication number
JP5621664B2
JP5621664B2 JP2011047366A JP2011047366A JP5621664B2 JP 5621664 B2 JP5621664 B2 JP 5621664B2 JP 2011047366 A JP2011047366 A JP 2011047366A JP 2011047366 A JP2011047366 A JP 2011047366A JP 5621664 B2 JP5621664 B2 JP 5621664B2
Authority
JP
Japan
Prior art keywords
wiring
evaluation
semiconductor chip
electrode
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011047366A
Other languages
Japanese (ja)
Other versions
JP2012184990A (en
Inventor
悦子 高根
悦子 高根
山口　欣秀
欣秀 山口
天野　泰雄
泰雄 天野
稲田　禎一
禎一 稲田
山本　礼
礼 山本
晃 永井
永井　　晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2011047366A priority Critical patent/JP5621664B2/en
Publication of JP2012184990A publication Critical patent/JP2012184990A/en
Application granted granted Critical
Publication of JP5621664B2 publication Critical patent/JP5621664B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
    • G01K7/18—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a linear resistance, e.g. platinum resistance thermometer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N25/00—Investigating or analyzing materials by the use of thermal means
    • G01N25/72—Investigating presence of flaws

Description

本発明は、半導体装置および放熱材料の評価技術に関し、特に評価用半導体チップを用いた評価システムおよび放熱材料評価方法に関するものである。   The present invention relates to a semiconductor device and a heat dissipation material evaluation technique, and more particularly to an evaluation system using a semiconductor chip for evaluation and a heat dissipation material evaluation method.

大規模集積回路（ＬＳＩ）やメモリをはじめとする半導体チップでは、信号処理の高速化や、実装密度の向上が強く要求されている。そのため、電界効果トランジスタ（ＦＥＴ）を始めとする半導体素子の微細化が進められてきた。また、半導体チップの実装基板についても、ビルドアップ方式などに代表される配線の高密度化を実現する技術が開発されてきている。   In semiconductor chips such as large-scale integrated circuits (LSIs) and memories, there is a strong demand for higher signal processing and improved packaging density. Therefore, miniaturization of semiconductor elements such as field effect transistors (FETs) has been promoted. In addition, with respect to a semiconductor chip mounting substrate, a technique for realizing high density wiring, represented by a build-up method, has been developed.

さらに、システム化の容易さから、半導体チップを複数組み合わせた半導体パッケージの開発が活発となり、薄く研磨した半導体チップを積層した３次元実装技術が注目されている。このような３次元実装構造では、半導体チップと基板の双方の配線密度が向上し、半導体チップと基板を電気的に接続する端子についても、微細化や多ピン化が急激に進んでいる。   Furthermore, the development of semiconductor packages in which a plurality of semiconductor chips are combined has become active due to the ease of systemization, and three-dimensional mounting technology in which thinly polished semiconductor chips are stacked is drawing attention. In such a three-dimensional mounting structure, the wiring density of both the semiconductor chip and the substrate is improved, and the miniaturization and the increase in the number of pins of the terminals that electrically connect the semiconductor chip and the substrate are rapidly progressing.

上記のような高密度な半導体チップでは、その実装に用いられる材料が非常に多く、また、複雑なプロセスを経て製造されている。一般的に、半導体チップでは積層の度に加熱を繰り返さなければならないが、後の工程では先の工程における処理の信頼性を損なわないよう、先の工程よりも低温で処理を行ういわゆる温度階層プロセスが採用されている。   The above-described high-density semiconductor chip has a very large amount of materials used for mounting and is manufactured through a complicated process. In general, in semiconductor chips, heating must be repeated for each stacking process, but so-called temperature hierarchy processes are performed at a lower temperature than the previous process so as not to impair the reliability of the process in the previous process. Is adopted.

よって、材料開発や製造プロセスの確立には、各プロセスにおける温度履歴を正確に把握することが不可欠である。   Therefore, it is indispensable to accurately grasp the temperature history in each process for material development and establishment of manufacturing processes.

また、一般的に製造された半導体の実装信頼性の評価は、ＪＥＩＴＡ規格 ＥＩＡＪ ＥＤ４７０１／１００に記載されている半導体デバイスの環境および耐久性試験に則って行われる。実装信頼性評価は、発熱源である半導体チップの接続部、すなわち、半導体素子を構成するタングステン、アルミニウム、銅などの微細配線に流れる電流による熱抵抗、あるいはＦＥＴ電極間（ソース−ドレイン間）の電子の移動による熱抵抗による温度の変化を評価するものである。   Moreover, evaluation of the mounting reliability of a generally manufactured semiconductor is performed in accordance with the environment and durability test of a semiconductor device described in JEITA standard EIAJ ED4701 / 100. Mounting reliability evaluation is based on the thermal resistance due to the current flowing through the fine wiring such as tungsten, aluminum, copper, etc. constituting the semiconductor element, that is, the semiconductor chip that is the heat source, or between the FET electrodes (between the source and drain). It evaluates the change in temperature due to thermal resistance caused by electron movement.

このような温度履歴の測定には、従来から、熱電対を温度センサとして半導体チップや半導体パッケージの周辺に実装する方法が採用されている。   Conventionally, a method of mounting a thermocouple as a temperature sensor around a semiconductor chip or a semiconductor package has been adopted for measuring such temperature history.

例えば、日立評論 Ｖｏｌ．９１，Ｎｏ．０５，ｐ．４５６（非特許文献１）には、高密度実装で課題となる応力・発熱解析に向けた評価用素子によるソリューションを提案している。   For example, Hitachi Review Vol. 91, no. 05, p. 456 (Non-Patent Document 1) proposes a solution using an evaluation element for stress / heat generation analysis, which is a problem in high-density mounting.

日立評論 Ｖｏｌ．９１，Ｎｏ．０５，ｐ．４５６Hitachi Review Vol. 91, no. 05, p. 456

しかしながら、熱電対を温度センサとして実装する方法では、実際に評価対象（発熱源）である接続部に熱電対を設けるのは困難であるため、接続部から離れた半導体チップや半導体パッケージの裏面、またはその周囲の基板上に熱電対を設置して温度測定を行っていた。これでは、発熱源である半導体チップの正確な温度を把握したり、評価試験時に加熱したりすることができないという問題があった。   However, in the method of mounting a thermocouple as a temperature sensor, it is difficult to provide a thermocouple at a connection part that is actually an evaluation target (a heat generation source), so the back surface of a semiconductor chip or semiconductor package away from the connection part, Alternatively, a thermocouple was installed on the surrounding substrate to measure the temperature. In this case, there is a problem that it is impossible to grasp an accurate temperature of the semiconductor chip that is a heat generation source or to heat the semiconductor chip during an evaluation test.

そこで、本発明は、上記課題を解決すべくなされたものであり、半導体装置の熱抵抗を容易に評価することができる評価用半導体チップ、評価システムおよび放熱材料評価方法を提供することを目的とする。   Therefore, the present invention has been made to solve the above-described problems, and an object thereof is to provide an evaluation semiconductor chip, an evaluation system, and a heat dissipation material evaluation method that can easily evaluate the thermal resistance of a semiconductor device. To do.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。   Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

すなわち、代表的なものの概要は、半導体チップを評価するための評価用半導体チップであって、半導体チップを構成する半導体基板と、半導体基板の面上に、複数領域からなる抵抗測温体を構成する複数の第１の配線と、１つまたは複数領域からなるヒータを構成する１つまたは複数の第２の配線と、第１の配線に電気的に接続された第１の電極と、第２の配線に電気的に接続された第２の電極とが形成されたものである。   In other words, the outline of a representative one is a semiconductor chip for evaluation for evaluating a semiconductor chip, which comprises a semiconductor substrate constituting the semiconductor chip, and a resistance temperature sensor consisting of a plurality of regions on the surface of the semiconductor substrate. A plurality of first wirings, one or more second wirings constituting a heater composed of one or a plurality of regions, a first electrode electrically connected to the first wirings, a second And a second electrode electrically connected to the wiring.

また、半導体チップを評価するための評価システムであって、半導体チップを構成する半導体基板の一方の面に、複数領域からなる抵抗測温体を構成する複数の第１の配線と、１つまたは複数領域からなるヒータを構成する１つまたは複数の第２の配線と、第１の配線に電気的に接続された第１の電極と、第２の配線に電気的に接続された第２の電極とを有する評価用半導体チップと、評価用半導体チップを実装する実装基板と、評価用半導体チップの半導体基板の他方の面側に、実装基板と放熱板との間に固定された放熱材料とを備え、第２の配線に電源を電気的に接続して、第２の配線の領域ごとに加熱を行い、第１の配線に電流計および電圧計を電気的に接続して、第１の配線の領域ごとに測温を行うものである。   Also, an evaluation system for evaluating a semiconductor chip, comprising: a plurality of first wirings constituting a resistance temperature sensor composed of a plurality of regions on one surface of a semiconductor substrate constituting the semiconductor chip; One or a plurality of second wires constituting a heater composed of a plurality of regions, a first electrode electrically connected to the first wires, and a second electrode electrically connected to the second wires An evaluation semiconductor chip having electrodes, a mounting substrate on which the evaluation semiconductor chip is mounted, and a heat dissipation material fixed between the mounting substrate and the heat dissipation plate on the other surface side of the semiconductor substrate of the evaluation semiconductor chip; A power supply is electrically connected to the second wiring, heating is performed for each region of the second wiring, an ammeter and a voltmeter are electrically connected to the first wiring, and the first wiring Temperature measurement is performed for each wiring area.

また、半導体チップを構成する半導体基板の一方の面に、複数領域からなる抵抗測温体を構成する複数の第１の配線と、１つまたは複数領域からなるヒータを構成する１つまたは複数の第２の配線と、第１の配線に電気的に接続された第１の電極と、第２の配線に電気的に接続された第２の電極とを有する評価用半導体チップと、評価用半導体チップを実装する実装基板と、評価用半導体チップの半導体基板の他方の面側に、実装基板と放熱板との間に固定された放熱材料とを備えた評価システムにおける放熱材料評価方法であって、第２の配線に電源を電気的に接続して、第２の配線の領域ごとに加熱を行い、第１の配線に電流計および電圧計を電気的に接続して、第１の配線の領域ごとに測温を行い、その領域ごとの測温結果に基づいて、放熱材料の放熱板との密着性の変化を検出するものである。   In addition, one or more of a plurality of first wirings constituting a resistance temperature measuring element made up of a plurality of regions and one or a plurality of heaters constituting one or more regions are formed on one surface of a semiconductor substrate constituting the semiconductor chip. An evaluation semiconductor chip having a second wiring, a first electrode electrically connected to the first wiring, and a second electrode electrically connected to the second wiring, and an evaluation semiconductor A heat dissipation material evaluation method in an evaluation system comprising a mounting substrate for mounting a chip, and a heat dissipation material fixed between the mounting substrate and a heat dissipation plate on the other surface side of the semiconductor substrate of the semiconductor chip for evaluation. The power source is electrically connected to the second wiring, heating is performed for each region of the second wiring, the ammeter and the voltmeter are electrically connected to the first wiring, and the first wiring Measure the temperature for each area, and based on the temperature measurement results for each area And it detects the adhesion of the change in the heat sink of the heat dissipation material.

また、半導体チップを構成する半導体基板の一方の面に、複数領域からなる抵抗測温体を構成する複数の第１の配線と、１つまたは複数領域からなるヒータを構成する１つまたは複数の第２の配線と、第１の配線に電気的に接続された第１の電極と、第２の配線に電気的に接続された第２の電極とを有する評価用半導体チップと、評価用半導体チップを実装する実装基板と、評価用半導体チップの半導体基板の他方の面側に、実装基板と放熱板との間に固定された放熱材料と、評価用半導体チップと実装基板との間に充填された硬化性樹脂材料とを備えた評価システムにおける放熱材料評価方法であって、第２の配線に電源を電気的に接続して、第２の配線の領域ごとに加熱を行い、第１の配線に電流計および電圧計を電気的に接続して、第１の配線の領域ごとに測温を行い、その領域ごとの測温結果に基づいて、硬化性樹脂材料の充填状態および硬化状態を計測するものである。   In addition, one or more of a plurality of first wirings constituting a resistance temperature measuring element made up of a plurality of regions and one or a plurality of heaters constituting one or more regions are formed on one surface of a semiconductor substrate constituting the semiconductor chip. An evaluation semiconductor chip having a second wiring, a first electrode electrically connected to the first wiring, and a second electrode electrically connected to the second wiring, and an evaluation semiconductor The mounting substrate on which the chip is mounted, the heat radiation material fixed between the mounting substrate and the heat sink on the other side of the semiconductor substrate of the evaluation semiconductor chip, and the space between the evaluation semiconductor chip and the mounting substrate A heat dissipation material evaluation method in an evaluation system comprising a cured curable resin material, wherein a power source is electrically connected to a second wiring, and heating is performed for each region of the second wiring. Connect the ammeter and voltmeter to the wiring It was subjected to measurements for each region of the wiring temperature, based on temperature measurement result for each the region, and measures the filling level and curing conditions of the curable resin material.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。   The effects obtained by typical ones of the inventions disclosed in the present application will be briefly described as follows.

すなわち、代表的なものによって得られる効果は、半導体装置の熱抵抗を容易に評価することができ、半導体装置および放熱材料の評価を精度良く行うことができる。   In other words, the effect obtained by the representative one can easily evaluate the thermal resistance of the semiconductor device, and can accurately evaluate the semiconductor device and the heat dissipation material.

本発明の実施の形態１に係る評価用半導体チップの構造を示す断面図である。It is sectional drawing which shows the structure of the semiconductor chip for evaluation which concerns on Embodiment 1 of this invention. 本発明の実施の形態１に係る評価用半導体チップの金属配線膜の配線パターンの一例を示す図である。It is a figure which shows an example of the wiring pattern of the metal wiring film of the semiconductor chip for evaluation concerning Embodiment 1 of this invention. 本発明の実施の形態１に係る評価用半導体チップの金属配線膜の配線パターンの一例を示す図である。It is a figure which shows an example of the wiring pattern of the metal wiring film of the semiconductor chip for evaluation concerning Embodiment 1 of this invention. 本発明の実施の形態１に係る評価用半導体チップの電極の一例を示す図である。It is a figure which shows an example of the electrode of the semiconductor chip for evaluation which concerns on Embodiment 1 of this invention. 本発明の実施の形態１に係る評価用半導体チップの製造方法の過程を示す遷移図である。It is a transition diagram which shows the process of the manufacturing method of the semiconductor chip for evaluation concerning Embodiment 1 of this invention. 本発明の実施の形態１に係る評価用半導体チップの変形例を示す断面図である。It is sectional drawing which shows the modification of the semiconductor chip for evaluation which concerns on Embodiment 1 of this invention. 本発明の実施の形態１に係る評価用半導体チップの変形例を示す断面図である。It is sectional drawing which shows the modification of the semiconductor chip for evaluation which concerns on Embodiment 1 of this invention. 本発明の実施の形態１に係る評価用半導体チップの変形例を示す断面図である。It is sectional drawing which shows the modification of the semiconductor chip for evaluation which concerns on Embodiment 1 of this invention. 本発明の実施の形態１に係る評価用半導体チップの変形例を示す断面図である。It is sectional drawing which shows the modification of the semiconductor chip for evaluation which concerns on Embodiment 1 of this invention. 本発明の実施の形態２に係る評価システムの構成を示す断面図である。It is sectional drawing which shows the structure of the evaluation system which concerns on Embodiment 2 of this invention. 本発明の実施の形態２に係る評価システムによる実装プロセスの評価を説明するための説明図である。It is explanatory drawing for demonstrating evaluation of the mounting process by the evaluation system which concerns on Embodiment 2 of this invention. 本発明の実施の形態２に係る評価システムによる実装プロセスの評価を説明するための説明図である。It is explanatory drawing for demonstrating evaluation of the mounting process by the evaluation system which concerns on Embodiment 2 of this invention. 本発明の実施の形態２に係る評価システムによる実装プロセスの評価を説明するための説明図である。It is explanatory drawing for demonstrating evaluation of the mounting process by the evaluation system which concerns on Embodiment 2 of this invention. 本発明の実施の形態３に係る評価システムの構成を示す断面図である。It is sectional drawing which shows the structure of the evaluation system which concerns on Embodiment 3 of this invention. 本発明の実施の形態３に係る評価システムの構成部材の一例を示す図である。It is a figure which shows an example of the structural member of the evaluation system which concerns on Embodiment 3 of this invention. 本発明の実施の形態３に係る評価システムの配置例について説明するための説明図である。It is explanatory drawing for demonstrating the example of arrangement | positioning of the evaluation system which concerns on Embodiment 3 of this invention. 本発明の実施の形態３に係る評価システムによる放熱特性評価の具体的例を説明するための評価システムの構成を示す断面図である。It is sectional drawing which shows the structure of the evaluation system for demonstrating the specific example of the thermal radiation characteristic evaluation by the evaluation system which concerns on Embodiment 3 of this invention. 評価システムによる放熱特性評価の結果を表す図である。It is a figure showing the result of the thermal radiation characteristic evaluation by an evaluation system. 本発明の実施の形態３に係る評価システムによる放熱特性評価の具体的例を説明するための評価システムの構成を示す断面図である。It is sectional drawing which shows the structure of the evaluation system for demonstrating the specific example of the thermal radiation characteristic evaluation by the evaluation system which concerns on Embodiment 3 of this invention. 本発明の実施の形態３に係る評価システムによる放熱特性評価の具体的例を説明するための評価結果を示す図である。It is a figure which shows the evaluation result for demonstrating the specific example of the thermal radiation characteristic evaluation by the evaluation system which concerns on Embodiment 3 of this invention. 本発明の実施の形態３に係る評価システムによる放熱特性評価の具体的例を説明するための評価システムの構成を示す断面図である。It is sectional drawing which shows the structure of the evaluation system for demonstrating the specific example of the thermal radiation characteristic evaluation by the evaluation system which concerns on Embodiment 3 of this invention. 本発明の実施の形態３に係る評価システムによる放熱特性評価の具体的例を説明するための評価結果を示す図である。It is a figure which shows the evaluation result for demonstrating the specific example of the thermal radiation characteristic evaluation by the evaluation system which concerns on Embodiment 3 of this invention. 本発明の実施の形態３に係る評価システムによる放熱特性評価の具体的例を説明するための評価結果を示す図である。It is a figure which shows the evaluation result for demonstrating the specific example of the thermal radiation characteristic evaluation by the evaluation system which concerns on Embodiment 3 of this invention. 本発明の実施の形態３に係る評価システムによる放熱特性評価の具体的例を説明するための評価結果を示す図である。It is a figure which shows the evaluation result for demonstrating the specific example of the thermal radiation characteristic evaluation by the evaluation system which concerns on Embodiment 3 of this invention. 本発明の実施の形態４に係る評価用半導体チップの構成を示す断面図である。It is sectional drawing which shows the structure of the semiconductor chip for evaluation which concerns on Embodiment 4 of this invention.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.

（実施の形態１）
＜評価用半導体チップの構成＞
図１〜図４により、本発明の実施の形態１に係る評価用半導体チップの構成について説明する。図１は本発明の実施の形態１に係る評価用半導体チップの構成を示す断面図、図２は本発明の実施の形態１に係る評価用半導体チップの金属配線膜の配線パターンの一例を示す図、図３は本発明の実施の形態１に係る評価用半導体チップの金属配線膜の配線パターンの一例を示す図、図４は本発明の実施の形態１に係る評価用半導体チップの電極の一例を示す図である。 (Embodiment 1)
<Configuration of evaluation semiconductor chip>
The configuration of the evaluation semiconductor chip according to the first embodiment of the present invention will be described with reference to FIGS. 1 is a cross-sectional view showing a configuration of an evaluation semiconductor chip according to the first embodiment of the present invention, and FIG. 2 shows an example of a wiring pattern of a metal wiring film of the evaluation semiconductor chip according to the first embodiment of the present invention. FIG. 3 is a diagram showing an example of a wiring pattern of a metal wiring film of the evaluation semiconductor chip according to the first embodiment of the present invention, and FIG. 4 is an electrode of the evaluation semiconductor chip according to the first embodiment of the present invention. It is a figure which shows an example.

図１において、評価用半導体チップ１は、シリコン基板１００の一方の面に、測温抵抗体としての金属配線膜１０１と、絶縁層としてのポリイミド膜１０４ａと、ヒータとしての金属配線膜１０２と、絶縁層としてのポリイミド膜１０４ｂと、金属配線膜１０１および金属配線膜１０２を実装基板に電気的に接続するための電極１０３と、保護層としてのポリイミド膜１０４ｃとが順次積層されて構成されている。また、評価用半導体チップ１の表面には、開口部１１、１２、２１、２２が設けられている。   In FIG. 1, an evaluation semiconductor chip 1 includes a metal wiring film 101 as a resistance temperature detector, a polyimide film 104a as an insulating layer, a metal wiring film 102 as a heater, on one surface of a silicon substrate 100. A polyimide film 104b as an insulating layer, an electrode 103 for electrically connecting the metal wiring film 101 and the metal wiring film 102 to the mounting substrate, and a polyimide film 104c as a protective layer are sequentially laminated. . In addition, openings 11, 12, 21, and 22 are provided on the surface of the evaluation semiconductor chip 1.

また、金属配線膜１０１は、測温抵抗体として利用可能な金属の配線パターンが形成されたものである。   The metal wiring film 101 is formed with a metal wiring pattern that can be used as a resistance temperature detector.

図２に金属配線膜１０１の配線パターンの一例を示す。図２に例示したパターンでは、金属配線膜１０１は方形に蛇行する独立した白金配線であり、３×３のマトリクス状に分画された領域にそれぞれ形成されている。分画する領域数はいくつでもよく、その配置の仕方は、図２に示すように各領域が隣接していてもよいし、離れていてもよい。   An example of the wiring pattern of the metal wiring film 101 is shown in FIG. In the pattern illustrated in FIG. 2, the metal wiring film 101 is an independent platinum wiring meandering in a square shape, and is formed in each of regions divided into a 3 × 3 matrix. There may be any number of areas to be fractionated, and the arrangement may be such that the areas may be adjacent or separated as shown in FIG.

図２に例示したパターンでは、各白金配線はそれぞれ配線の両端に２つずつ、計４つの端子１０１１を有しており、端子１０１１は図１の電極１０３に接続される。このように、各配線の電気抵抗はいわゆる４端子法により測定できる。すなわち、白金の抵抗温度係数（３．９×１０-3／Ｋ）から白金配線の各領域における温度を測定することが可能である。この詳細については後述する。 In the pattern illustrated in FIG. 2, each platinum wiring has two terminals 1011 in total, two at each end of the wiring, and the terminals 1011 are connected to the electrodes 103 in FIG. Thus, the electrical resistance of each wiring can be measured by a so-called four-terminal method. That is, it is possible to measure the temperature in each region of the platinum wiring from the resistance temperature coefficient of platinum (3.9 × 10 −3 / K). Details of this will be described later.

なお、ここでは各領域で独立した白金配線を設けた構成を例示しているが、金属配線膜１０１が１つの連続した配線からなる構成としてもよいし、連続した配線を途中から分岐させ、端子を設けてもよい。   In addition, although the structure which provided the platinum wiring independent in each area | region is illustrated here, the metal wiring film 101 is good also as a structure which consists of one continuous wiring, and a continuous wiring is branched from the middle, and it is a terminal. May be provided.

また、金属配線膜１０１に使用する金属材料としては、温度と電気抵抗の線形性に優れており、また腐食耐性、マイグレーション耐性に優れていて膜質変化が小さいことから、特に白金を利用することが望ましい。白金以外の金属材料、例えばニッケル、銅などを利用する場合には、使用に際して温度と電気抵抗の相関関係を計測して、あらかじめ検量線を作製しておく必要があるが、チップ作製コストは低減できる。しかし、これらの金属は腐食耐性・マイグレーション耐性は白金より劣るので、繰り返して使用しないならば、ニッケルや銅を用いるなど、用途・目的に応じて使い分けすればよい。   In addition, the metal material used for the metal wiring film 101 is excellent in linearity of temperature and electric resistance, and excellent in corrosion resistance and migration resistance, and has little change in film quality. desirable. When using metal materials other than platinum, such as nickel and copper, it is necessary to measure the correlation between temperature and electrical resistance before use, and prepare a calibration curve in advance. it can. However, these metals are inferior to platinum in corrosion resistance and migration resistance, so if they are not used repeatedly, nickel or copper may be used depending on the purpose and purpose.

また、金属配線膜１０２は、ヒータとして利用可能な金属の配線パターンが形成されたものである。図３に金属配線膜１０２の配線パターンの一例を示す。図３に例示したパターンでは、金属配線膜１０２は、ニッケル配線または銅配線が２×２のマトリクス上に分画された４領域に蛇行する一連の配線パターンである。   The metal wiring film 102 is formed with a metal wiring pattern that can be used as a heater. FIG. 3 shows an example of the wiring pattern of the metal wiring film 102. In the pattern illustrated in FIG. 3, the metal wiring film 102 is a series of wiring patterns that meander in four regions in which nickel wiring or copper wiring is fractionated on a 2 × 2 matrix.

ニッケル配線または銅配線は、両端および途中に３つの端子１０２１を有しており、図１の電極１０３にそれぞれ接続される。加熱領域を分画する場合、その領域数はいくつでもよく、その配置の仕方は、図３に例示するように各領域が隣接していてもよいし、離れていてもよい。また、配線への電磁波シールドとしてシールド１０２２を有する。   The nickel wiring or the copper wiring has three terminals 1021 at both ends and in the middle, and is connected to the electrode 103 in FIG. When the heating area is fractionated, the number of the areas may be any number, and the arrangement may be such that the areas are adjacent to each other as illustrated in FIG. In addition, a shield 1022 is provided as an electromagnetic wave shield for the wiring.

評価対象となっている半導体装置に使われている半導体チップ内の各機能領域を模擬するような配置で、加熱領域（金属配線膜１０２）を配置し、各領域のみを選択して加熱するための途中端子１０２１を設ける。このような構成により、ニッケル配線または銅配線の加熱領域を選択することが可能となり、半導体チップ発熱領域を模擬できる。   A heating region (metal wiring film 102) is arranged so as to simulate each functional region in a semiconductor chip used in the semiconductor device to be evaluated, and only each region is selected and heated. A terminal 1021 is provided on the way. With such a configuration, it becomes possible to select a heating area of nickel wiring or copper wiring, and a semiconductor chip heat generating area can be simulated.

なお、図３に例示したパターンでは途中に端子を設ける構成としているが、もちろん、簡易的な評価のために両端のみに端子を設けてもよいし、図２に例示した金属配線膜１０１と同様なパターン、すなわち、分画した各領域に独立した配線をそれぞれに設けてもよい。   In the pattern illustrated in FIG. 3, a terminal is provided in the middle. Of course, terminals may be provided only at both ends for simple evaluation, or the same as the metal wiring film 101 illustrated in FIG. A separate pattern, that is, an independent wiring may be provided in each divided area.

また、金属配線膜１０２に使用する金属材料は上記ではニッケルまたは銅としたが、これに限らない。評価対象となっている半導体装置に使われている半導体チップの発熱挙動を模擬できるような導体抵抗を有し、低コストで微細なパターンを加工形成でき、且つ高温耐久性を有する金属であればよい。具体的にいくつか列記すると、ニッケルクロム系合金、ニッケルクロムアルミニウム系合金、銅系合金、銅マンガン、銅ニッケル、鉄クロム系合金、タングステンなどである。   Moreover, although the metal material used for the metal wiring film 102 is nickel or copper in the above, it is not limited to this. Any metal that has a conductor resistance that can simulate the heat generation behavior of a semiconductor chip used in the semiconductor device being evaluated, can form a fine pattern at low cost, and has high-temperature durability Good. Specific examples include nickel chromium alloy, nickel chromium aluminum alloy, copper alloy, copper manganese, copper nickel, iron chromium alloy, tungsten and the like.

図４に電極１０３の一例を示す。電極１０３は金属配線膜１０１および金属配線膜１０２と電気的に接続されている外部接続用の電極である。図４に例示したパターンでは、外部接続用電極１０３１が金属配線膜１０１の端子１０１１と、外部接続用電極１０３２が金属配線膜１０２の有する端子１０２１と接続されている。   FIG. 4 shows an example of the electrode 103. The electrode 103 is an electrode for external connection that is electrically connected to the metal wiring film 101 and the metal wiring film 102. In the pattern illustrated in FIG. 4, the external connection electrode 1031 is connected to the terminal 1011 of the metal wiring film 101, and the external connection electrode 1032 is connected to the terminal 1021 of the metal wiring film 102.

図１に例示する通り、電極１０３上にはポリイミド膜１０４ｃが保護層として形成されており、ポリイミド膜１０４ｃには、開口部２１および開口部２２が設けられている。開口部２１は、後述する配線基板１１１や他の半導体チップと金属配線膜１０１につながる電極１０３を接続するための開口であり、開口部２２は、配線基板１１１と金属配線膜１０２につながる電極１０３を接続するための開口である。   As illustrated in FIG. 1, a polyimide film 104c is formed as a protective layer on the electrode 103, and an opening 21 and an opening 22 are provided in the polyimide film 104c. The opening 21 is an opening for connecting an electrode 103 connected to the metal wiring film 101 and a wiring board 111 or another semiconductor chip, which will be described later, and the opening 22 is an electrode 103 connected to the wiring board 111 and the metal wiring film 102. It is an opening for connecting.

さらに、絶縁層として、金属配線膜１０１と金属配線膜１０２の間にポリイミド膜１０４ａが、金属配線膜１０２と電極１０３の間にポリイミド膜１０４ｂが設けられている。ポリイミド膜１０４ａおよびポリイミド膜１０４ｂには、共に金属配線膜１０１と電極１０３とを接続するための開口部１１が形成され、ポリイミド膜１０４ｂには、さらに金属配線膜１０２と電極１０３とを接続するための開口部１２が形成されている。   Further, as an insulating layer, a polyimide film 104 a is provided between the metal wiring film 101 and the metal wiring film 102, and a polyimide film 104 b is provided between the metal wiring film 102 and the electrode 103. Both the polyimide film 104a and the polyimide film 104b are formed with openings 11 for connecting the metal wiring film 101 and the electrode 103, and the polyimide film 104b is used for further connecting the metal wiring film 102 and the electrode 103. The opening 12 is formed.

このように、開口部１１は、ポリイミド膜１０４ａ、１０４ｂ、１０４ｃの同一の場所に設けられているので、金属膜１０１は、開口部１１および開口部２１のどちらの開口部からも電気的な接続することが可能である。   As described above, since the opening 11 is provided at the same location of the polyimide films 104 a, 104 b, and 104 c, the metal film 101 is electrically connected from both the opening 11 and the opening 21. Is possible.

同様に、金属配線膜１０２では、開口部１２および開口部２２のどちらの開口部からも電気的な接続を確保することが可能である。このような構成をとったことにより、開口部２１および開口部２２を用いてＢＧＡ型実装構造を採用することもできるし、開口部１１および開口部１２を用いてＷＢ型実装構造を採用することもできる。さらに、これらの開口部は導通検査用端子として用いることもできる。   Similarly, in the metal wiring film 102, it is possible to ensure electrical connection from both the opening 12 and the opening 22. By adopting such a configuration, it is possible to adopt a BGA type mounting structure using the opening 21 and the opening 22, and adopting a WB type mounting structure using the opening 11 and the opening 12. You can also. Further, these openings can be used as terminals for continuity inspection.

このような半導体チップ１を実装基板に実装することで、さまざまな温度プロセスを評価することが可能である。   Various temperature processes can be evaluated by mounting such a semiconductor chip 1 on a mounting substrate.

＜評価用半導体チップの製造方法＞
次に、図５により、本発明の実施の形態１に係る評価用半導体チップの製造方法について説明する。図５は本発明の実施の形態１に係る評価用半導体チップの製造方法の過程を示す遷移図である。 <Method for manufacturing semiconductor chip for evaluation>
Next, a method for manufacturing an evaluation semiconductor chip according to the first embodiment of the present invention will be described with reference to FIG. FIG. 5 is a transition diagram showing the process of the method of manufacturing the evaluation semiconductor chip according to the first embodiment of the present invention.

まず、シリコン基板１００の一方の面に、図示しないシリコン酸化膜を成長させる。シリコン酸化膜は、９００℃程度のスチーム雰囲気下でシリコンと酸素を反応させるような、一般的な方法で形成すればよい。そして、シリコン酸化膜上に、白金配線パターンを有する金属配線膜１０１をリフトオフ法により形成する（図５（ａ））。具体的には、まずシリコン酸化膜上にパターニングされたレジストを形成し、ＰｔＯ膜１０１ａ、Ｐｔ膜１０１ｂ、ＴｉＯ膜１０１ｃを順次蒸着する。   First, a silicon oxide film (not shown) is grown on one surface of the silicon substrate 100. The silicon oxide film may be formed by a general method in which silicon and oxygen are reacted in a steam atmosphere at about 900 ° C. Then, a metal wiring film 101 having a platinum wiring pattern is formed on the silicon oxide film by a lift-off method (FIG. 5A). Specifically, first, a patterned resist is formed on the silicon oxide film, and a PtO film 101a, a Pt film 101b, and a TiO film 101c are sequentially deposited.

そして、レジストを除去して図２に示す配線パターンを完成させる。本実施の形態では、リフトオフ法を採用しているので、配線厚は、実効的には最大１μｍ程度である。このような薄膜構造の測温体を用いたことにより、測温膜自身の熱容量を最小化でき、その結果として高速応答性が実現できる。   Then, the resist is removed to complete the wiring pattern shown in FIG. In the present embodiment, since the lift-off method is employed, the wiring thickness is effectively about 1 μm at maximum. By using such a thin-film temperature measuring element, the heat capacity of the temperature measuring film itself can be minimized, and as a result, high-speed response can be realized.

なお、ＰｔＯ膜１０１ａはシリコン酸化膜と、ＴｉＯ膜１０１ｃはポリイミド膜１０４ａとの密着性を向上させるために、それぞれＰｔ膜１０１ｂに対して１／１００程度の膜厚で設けている。   The PtO film 101a is provided with a thickness of about 1/100 of the Pt film 101b in order to improve the adhesion between the silicon oxide film and the TiO film 101c with the polyimide film 104a.

次に、絶縁層として、金属配線膜１０１の両端を覆い、端子１０１１部分を開口させた膜厚約５μｍのポリイミド膜１０４ａを形成し、そして、ポリイミド膜１０４ａ上に、ニッケル配線パターンを有する金属配線膜１０２を形成する（図５（ｂ））。   Next, a polyimide film 104a having a film thickness of about 5 μm is formed as an insulating layer covering both ends of the metal wiring film 101 and opening the terminal 1011 portion, and the metal wiring having a nickel wiring pattern is formed on the polyimide film 104a. A film 102 is formed (FIG. 5B).

例えば、Ｃｒ膜およびＣｕ膜の積層膜をシード膜として、レジストのフォトリソグラフィおよびＮｉ電気めっきを併用するセミアディティブ法を用いることにより、図３に記載の配線パターンを有する金属配線膜１０２を形成することができる。   For example, the metal wiring film 102 having the wiring pattern shown in FIG. 3 is formed by using a semi-additive method in which a laminated film of a Cr film and a Cu film is used as a seed film and resist photolithography and Ni electroplating are used in combination. be able to.

さらに、金属配線膜１０２の両端を覆い、端子１０１１および端子１０２１部分を開口させたポリイミド膜１０４ｂを形成し、ポリイミド膜１０４ｂ上に、セミアディティブ法により図４に記載の外部接続用の電極１０３を形成する（図５（ｃ））。   Further, a polyimide film 104b covering both ends of the metal wiring film 102 and opening the terminal 1011 and the terminal 1021 portion is formed, and the electrode 103 for external connection shown in FIG. 4 is formed on the polyimide film 104b by a semi-additive method. It forms (FIG.5 (c)).

そして最後に、後述する実装基板等と電極１０３を接続するための開口を有する保護層としてのポリイミド膜１０４ｃを形成することで（図５（ｄ））、図１に示す評価用半導体チップを得ることができる。   Finally, by forming a polyimide film 104c as a protective layer having an opening for connecting the mounting substrate and the like described later to the electrode 103 (FIG. 5D), the evaluation semiconductor chip shown in FIG. 1 is obtained. be able to.

なお、本発明は、本実施の形態に係る評価用半導体チップに制限されるものではなく、本発明の技術的思想の範囲内でさまざまな変形が可能である。   The present invention is not limited to the evaluation semiconductor chip according to the present embodiment, and various modifications can be made within the scope of the technical idea of the present invention.

例えば、測温抵抗体、およびヒータは、どのような位置関係で配置されていてもよい。   For example, the resistance temperature detector and the heater may be arranged in any positional relationship.

また、測温抵抗体、ヒータ、および電極は、シリコン基板の同一面内（同一層）に形成してもよい。   Further, the resistance temperature detector, the heater, and the electrode may be formed in the same plane (same layer) of the silicon substrate.

さらに、配線の温度と電気抵抗の関係を明らかにしておくことで、ヒータと測温抵抗体を１つの配線で兼ねることもできる。すなわち、配線に接続した電源から電力を供給すると同時に電気抵抗を測定すれば、別途配線を設けずとも発熱する配線自身の温度を測定することが可能となる。これにより、本発明の半導体チップの構造を大幅に簡素化し、短ＴＡＴ（Ｔｕｒｎ Ａｒｏｕｎｄ Ｔｉｍｅ）での製造が可能となり、また製造コストの大幅低減が可能となる。 Furthermore, by clarifying the relationship between the temperature of the wiring and the electrical resistance, the heater and the resistance temperature detector can be combined with one wiring. That is, if electric power is supplied from a power source connected to the wiring and the electrical resistance is measured at the same time, the temperature of the wiring itself that generates heat can be measured without providing a separate wiring. Thus, the structure of the semiconductor chip of the present invention greatly simplifies enables production of a short TAT (T urn A round T ime ), also it is possible to greatly reduce the manufacturing cost.

なお、抵抗測温体としての金属配線膜１０１のみを備え、ヒータ機能を持たない構成としてもよい。例えば、外部から熱を加えるプロセスの温度プロファイル計測を行う場合には、必ずしも半導体チップ内にはヒータが必須ではないため、より簡素な構成とすることができる。   In addition, it is good also as a structure which is provided only with the metal wiring film | membrane 101 as a resistance temperature sensor, and does not have a heater function. For example, when measuring the temperature profile of a process in which heat is applied from the outside, a heater is not necessarily required in the semiconductor chip, so a simpler configuration can be achieved.

＜評価用半導体チップの変形例＞
以下に、本実施の形態の評価用半導体チップの変形例を具体的に示す。 <Modification of evaluation semiconductor chip>
Hereinafter, modifications of the evaluation semiconductor chip according to the present embodiment will be specifically described.

図６〜図９により、本発明の実施の形態１に係る評価用半導体チップの変形例について説明する。図６〜図９は本発明の実施の形態１に係る評価用半導体チップの変形例を示す断面図である。   A modification of the semiconductor chip for evaluation according to the first embodiment of the present invention will be described with reference to FIGS. 6 to 9 are sectional views showing modifications of the evaluation semiconductor chip according to the first embodiment of the present invention.

○変形例１
図６において、評価用半導体チップ２は、測温抵抗体としての金属配線膜２０１と、ヒータとしての金属配線膜２０２とが、図１に示す評価用半導体チップ１の測温抵抗体（金属配線膜１０１）、およびヒータ（金属配線膜１０２）と逆の位置に配置されている。その他の構成は図１の評価用半導体チップ１と同様である。 ○ Modification 1
In FIG. 6, the evaluation semiconductor chip 2 includes a metal wiring film 201 as a resistance temperature detector and a metal wiring film 202 as a heater, the resistance temperature detector (metal wiring) of the evaluation semiconductor chip 1 shown in FIG. The film 101) and the heater (metal wiring film 102) are disposed at the opposite positions. Other configurations are the same as those of the evaluation semiconductor chip 1 of FIG.

このような構成の評価用半導体チップ２によれば、測温抵抗体としての金属配線膜２０１の測定エリアより電極１０３が外部接続される開口部２１および開口部２２の近傍となっている。そのため、より発熱源に近い位置（例えば、硬化性樹脂材料であるアンダーフィル材）の温度をより正確に測定することが可能であるが、ポリイミド膜１０４ａ、１０４ｂは十分に薄く、従って熱容量は十分に小さいので、実用上の性能差はほとんどない。金属配線膜２０１と２０２は、形成歩留り差を考慮し、有利構造を選択するとよい。   According to the evaluation semiconductor chip 2 having such a configuration, the electrode 103 is located near the opening 21 and the opening 22 to be externally connected from the measurement area of the metal wiring film 201 as the resistance temperature detector. Therefore, it is possible to more accurately measure the temperature at a position closer to the heat generation source (for example, an underfill material that is a curable resin material), but the polyimide films 104a and 104b are sufficiently thin, and therefore the heat capacity is sufficient. Therefore, there is almost no difference in practical performance. The metal wiring films 201 and 202 are preferably selected in consideration of the formation yield difference.

○変形例２
図７において、評価用半導体チップ３は、測温抵抗体としての金属配線膜３０１とヒータとしての金属配線膜３０２とが、同じ面内の酸化膜上に形成され、金属配線膜３０１および金属配線膜３０２の両端を覆うように、金属配線膜３０１と電極１０３とを接続するための開口部３１および金属配線膜３０２と電極１０３とを接続するための開口部３２を有するポリイミド膜３０４が設けられている。その他の構成は図１の評価用半導体チップ１と同様である。 ○ Modification 2
In FIG. 7, the evaluation semiconductor chip 3 includes a metal wiring film 301 as a resistance temperature detector and a metal wiring film 302 as a heater formed on an oxide film in the same plane. A polyimide film 304 having an opening 31 for connecting the metal wiring film 301 and the electrode 103 and an opening 32 for connecting the metal wiring film 302 and the electrode 103 is provided so as to cover both ends of the film 302. ing. Other configurations are the same as those of the evaluation semiconductor chip 1 of FIG.

このような構成によれば、絶縁層としての２つのポリイミド膜（ポリイミド膜１０４ａおよびポリイミド膜１０４ｂ）を１つのポリイミド膜３０４で実現できるため、半導体チップ１に比べて層数を減少させ、より低コストに、簡便な方法で半導体チップを製造することが可能である。   According to such a configuration, since two polyimide films (polyimide film 104a and polyimide film 104b) as insulating layers can be realized by one polyimide film 304, the number of layers is reduced compared to the semiconductor chip 1, and the lower It is possible to manufacture a semiconductor chip by a simple method at a low cost.

○変形例３
図８において、評価用半導体チップ４は、測温抵抗体とヒータの機能を兼ねる金属配線膜４０２のみが形成され、金属配線膜４０２の両端を覆うように、金属配線膜４０２と電極１０３とを接続するための開口部４１および開口部４２を有するポリイミド膜４０４が設けられている。なお、金属配線膜４０２には、例えば、図２に示すようなＮｉ配線またはＣｕ配線を利用することができる。その他の構成は図１の評価用半導体チップ１と同様である。 ○ Modification 3
In FIG. 8, the evaluation semiconductor chip 4 includes only the metal wiring film 402 that functions as a resistance temperature detector and a heater, and the metal wiring film 402 and the electrode 103 are formed so as to cover both ends of the metal wiring film 402. A polyimide film 404 having an opening 41 and an opening 42 for connection is provided. For the metal wiring film 402, for example, Ni wiring or Cu wiring as shown in FIG. 2 can be used. Other configurations are the same as those of the evaluation semiconductor chip 1 of FIG.

このような半導体チップ４を後述する配線基板１１１に実装し、両端の端子に電源と電圧計を接続することで、Ｎｉ配線またはＣｕ配線に流れる電流を制御するとともに、ニッケルの抵抗温度係数（６．３×１０-3／Ｋ）または銅の抵抗温度係数（４．３×１０-3／Ｋ）からＮｉ配線またはＣｕ配線の各領域における温度を測定することが可能である。 Such a semiconductor chip 4 is mounted on a wiring board 111 to be described later, and a power source and a voltmeter are connected to terminals at both ends, thereby controlling the current flowing in the Ni wiring or Cu wiring and at the same time the resistance temperature coefficient of nickel (6 .3 × 10 −3 / K) or resistance temperature coefficient of copper (4.3 × 10 −3 / K), the temperature in each region of the Ni wiring or Cu wiring can be measured.

このような構成の評価用半導体チップ４によれば、図１に示す評価用半導体チップ１に比べてポリイミド膜および金属配線膜をそれぞれ１つずつ省略できるため、製造プロセスの簡素化と、製造コストの大幅な低減が可能である。   According to the evaluation semiconductor chip 4 having such a configuration, the polyimide film and the metal wiring film can be omitted one by one as compared with the evaluation semiconductor chip 1 shown in FIG. Can be significantly reduced.

○変形例４
図９において、評価用半導体チップ５は、図１に示す評価用半導体チップ１を複数積み上げた３次元積層チップである。 ○ Modification 4
In FIG. 9, an evaluation semiconductor chip 5 is a three-dimensional laminated chip in which a plurality of evaluation semiconductor chips 1 shown in FIG. 1 are stacked.

なお、評価用半導体チップ５は、例えば、評価用半導体チップ１の端子１０１１領域にスルーホール５０１を形成して上下の評価用半導体チップ１間の導通をとり、評価用半導体チップ１の測温抵抗体やヒータの配線を電極などにより評価用半導体チップ５として引き出せるようになっている。   The evaluation semiconductor chip 5 has, for example, a through hole 501 formed in the terminal 1011 region of the evaluation semiconductor chip 1 to establish conduction between the upper and lower evaluation semiconductor chips 1, and a resistance temperature sensor of the evaluation semiconductor chip 1. The wiring of the body and the heater can be drawn out as an evaluation semiconductor chip 5 by an electrode or the like.

また、この評価用半導体チップ５としての電極の接続の組み合わせにより、それぞれの評価用半導体チップ１の測温抵抗体やヒータを動作させる組み合わせを指定することができるようになっている。   Further, a combination of operating the resistance temperature detector and the heater of each evaluation semiconductor chip 1 can be designated by a combination of connection of electrodes as the evaluation semiconductor chip 5.

そして、高温プレス加熱加圧装置９０１によって圧着することで評価用半導体チップ５を製造することが可能である。   Then, the evaluation semiconductor chip 5 can be manufactured by pressure bonding with the high-temperature press heating and pressing apparatus 901.

このような構成の評価用半導体チップ５によれば、３次元積層構造の半導体チップの温度プロセスを評価することが可能である。   According to the semiconductor chip for evaluation 5 having such a configuration, it is possible to evaluate the temperature process of the semiconductor chip having a three-dimensional stacked structure.

（実施の形態２）
＜評価システムの構成＞
図１０により、本発明の実施の形態２に係る評価システムの構成について説明する。図１０は本発明の実施の形態２に係る評価システムの構成を示す断面図である。 (Embodiment 2)
<Evaluation system configuration>
The configuration of the evaluation system according to Embodiment 2 of the present invention will be described with reference to FIG. FIG. 10 is a cross-sectional view showing the configuration of the evaluation system according to Embodiment 2 of the present invention.

図１０において、評価システム１１０は、はんだバンプ１１４によって、プリント基板やセラミック基板等の配線基板１１１に評価用半導体チップ１を実装したものである。配線基板１１１には、測温抵抗体である金属配線膜１０１に接続される基板配線１１３ａとヒータである金属配線膜１０２に接続される基板配線１１３ｂが設けられている。はんだバンプ１１４を用いて接続する場合は、開口部１１と開口部１２は閉じていても良い。   In FIG. 10, an evaluation system 110 is one in which the evaluation semiconductor chip 1 is mounted on a wiring board 111 such as a printed board or a ceramic board by solder bumps 114. The wiring substrate 111 is provided with a substrate wiring 113a connected to the metal wiring film 101 as a resistance temperature detector and a substrate wiring 113b connected to the metal wiring film 102 as a heater. When connecting using the solder bump 114, the opening 11 and the opening 12 may be closed.

なお、配線群９００は、基板配線１１３ａを介して抵抗測温体である金属配線膜１０１と図示しない電流計および電圧計を結線し、また、基板配線１１３ｂを介してヒータである金属配線膜１０２と図示しない外部電源とを結線している。   The wiring group 900 connects the metal wiring film 101, which is a resistance thermometer, and an ammeter and a voltmeter (not shown) through the substrate wiring 113a, and the metal wiring film 102, which is a heater, through the substrate wiring 113b. Are connected to an external power supply (not shown).

これにより、金属配線膜１０２の加熱と、金属配線膜１０１の各領域における電気抵抗を４端子法により測定することが可能である。この測定結果と白金の抵抗温度係数（３．９×１０-3／Ｋ）から、白金配線の各領域の温度を測定することが可能である。 Thereby, the heating of the metal wiring film 102 and the electric resistance in each region of the metal wiring film 101 can be measured by the four-terminal method. From this measurement result and the resistance temperature coefficient of platinum (3.9 × 10 −3 / K), the temperature of each region of the platinum wiring can be measured.

なお、本実施の形態においては、評価システムに用いられる評価用半導体チップとして、図１に示す評価用半導体チップ１で説明したが、評価用半導体チップの形状は、これに限らず、例えば、図６〜図９に示す評価用半導体チップを配線基板１１１に実装するようにしてもよい。   In the present embodiment, the evaluation semiconductor chip 1 shown in FIG. 1 is described as the evaluation semiconductor chip used in the evaluation system. However, the shape of the evaluation semiconductor chip is not limited to this, for example, FIG. The evaluation semiconductor chip shown in FIGS. 6 to 9 may be mounted on the wiring substrate 111.

＜評価システムによる実装プロセスの評価＞
次に、図１１〜図１３により、本発明の実施の形態２に係る評価システムによる実装プロセスの評価について説明する。図１１〜図１３は本発明の実施の形態２に係る評価システムによる実装プロセスの評価を説明するための説明図である。 <Evaluation of mounting process by evaluation system>
Next, the evaluation of the mounting process by the evaluation system according to the second embodiment of the present invention will be described with reference to FIGS. 11 to 13 are explanatory diagrams for explaining the evaluation of the mounting process by the evaluation system according to the second embodiment of the present invention.

○実装プロセスの評価１
図１１はリフロー炉を使用した評価システム１１０の実装プロセスの温度プロファイル測定を説明するための説明図である。 ○ Evaluation of mounting process 1
FIG. 11 is an explanatory diagram for explaining the temperature profile measurement of the mounting process of the evaluation system 110 using the reflow furnace.

半導体チップのＢＧＡ実装は、リフロー炉を使用したはんだ付けプロセスを経て行われるが、リフロー炉内の設定温度や半導体チップおよび基板の表面、そしてはんだバンプには、大きな温度差が存在する。そこで、図１１に示すように、評価システム１１０をはんだ付けプロセスに付せば、半導体チップ内部の温度変化を評価することができる。   BGA mounting of a semiconductor chip is performed through a soldering process using a reflow furnace, and there is a large temperature difference between a set temperature in the reflow furnace, the surface of the semiconductor chip and the substrate, and solder bumps. Therefore, as shown in FIG. 11, if the evaluation system 110 is subjected to a soldering process, a temperature change inside the semiconductor chip can be evaluated.

具体的には、半導体チップ１をリフロー炉９０２内の移動ステージ９０３に戴置して加熱する。これにより、金属配線膜１０１の各領域の電気抵抗の変化をモニタすることで、はんだバンプ１１４やアンダーフィル材１１５近傍の温度プロファイルを得ることが可能である。この用途で用いる場合、金属配線膜１０２に電力供給する必要がなく、測温金属配線膜１０１の抵抗変化をモニタするだけであり、配線群９００から供給する電力は小さくて十分であることは言うまでもない。   Specifically, the semiconductor chip 1 is placed on the moving stage 903 in the reflow furnace 902 and heated. Thus, by monitoring the change in electrical resistance in each region of the metal wiring film 101, it is possible to obtain a temperature profile in the vicinity of the solder bump 114 and the underfill material 115. When used in this application, it is not necessary to supply power to the metal wiring film 102, it is only necessary to monitor the resistance change of the temperature measuring metal wiring film 101, and it goes without saying that the power supplied from the wiring group 900 is small and sufficient. Yes.

○実装プロセスの評価２
図１２はリフロー炉を使用しない評価システム１１０の実装プロセスの温度プロファイル測定を説明するための説明図である。 ○ Evaluation of mounting process 2
FIG. 12 is an explanatory diagram for explaining the temperature profile measurement of the mounting process of the evaluation system 110 that does not use the reflow furnace.

この実装プロセスの評価では、実装プロセスの評価１で得たはんだ付けプロセスの温度プロファイルに従って金属配線膜１０２へ供給される電力を制御してヒータの温度を経時変化させ、リフロー炉内における状態を再現することで、リフロー炉を使用せずともプロセス中の温度プロファイルを得ることを可能としたものである。   In this mounting process evaluation, the power supplied to the metal wiring film 102 is controlled according to the temperature profile of the soldering process obtained in the mounting process evaluation 1 to change the temperature of the heater over time to reproduce the state in the reflow furnace. This makes it possible to obtain a temperature profile during the process without using a reflow furnace.

このようにヒータの温度を制御することによって、評価用半導体チップ１とアンダーフィル材１１５の熱硬化を再現したり、途中で加熱を停止させてアンダーフィル材１１５の硬化時の経時変化を観察したりすることが可能である。   By controlling the temperature of the heater in this way, the thermal curing of the evaluation semiconductor chip 1 and the underfill material 115 is reproduced, or the heating is stopped halfway to observe the change over time when the underfill material 115 is cured. It is possible to

チップ１内部の発熱体（金属配線膜１０２）は熱容量が小さいため、電力停止すると速やかに加熱が停止するので、加熱途中停止操作によって、アンダーフィル硬化途中挙動の観察が可能になる。よって、各材料の開発においても、有用なデータが取得できる。   Since the heating element (metal wiring film 102) inside the chip 1 has a small heat capacity, heating stops immediately when the power is stopped, so that the underfill curing behavior can be observed by the heating stopping operation. Therefore, useful data can be acquired in the development of each material.

より具体的には、図１１に例示した方法によってリフロー炉内処理中の半導体チップ内部の温度分布とその経時変化を計測し、その計測値を再現するように金属配線膜１０２へ供給する電力を制御する。このようにすることにより、リフロー炉を使用せずとも半導体チップ実装プロセスの温度プロセスファイルを忠実に再現できる。これにより、バンプ接続時のバンプ内ボイドを最小化する温度プロファイル設定のための条件検討に要する時間を著しく短時間化できる。   More specifically, the power distribution supplied to the metal wiring film 102 is measured so as to measure the temperature distribution inside the semiconductor chip during the reflow furnace treatment and its change with time by the method illustrated in FIG. 11 and to reproduce the measured value. Control. By doing so, the temperature process file of the semiconductor chip mounting process can be faithfully reproduced without using a reflow furnace. As a result, the time required for studying the conditions for setting the temperature profile that minimizes the voids in the bumps at the time of bump connection can be significantly shortened.

○実装プロセスの評価３
図１３は３次元積層プロセスにおける評価システム１２０の温度プロファイル測定を説明するための説明図である。 ○ Evaluation of mounting process 3
FIG. 13 is an explanatory diagram for explaining the temperature profile measurement of the evaluation system 120 in the three-dimensional stacking process.

実施の形態１の評価用半導体チップの変形例４で説明したように、３次元積層された評価用半導体チップ５は、複数の評価用半導体チップ１を積み上げて高温プレス加熱加圧装置９０１で加圧および加熱することで製造される。ここで、評価用半導体チップ５を配線基板１１１に実装した評価システム１２０を３次元積層プロセスに付すことで、該プロセス中における温度プロファイルを測定することができる。   As described in the modification 4 of the evaluation semiconductor chip of the first embodiment, the three-dimensionally stacked evaluation semiconductor chip 5 is formed by stacking a plurality of evaluation semiconductor chips 1 and applying them by a high-temperature press heating and pressing apparatus 901. Manufactured by pressing and heating. Here, by applying the evaluation system 120 in which the evaluation semiconductor chip 5 is mounted on the wiring substrate 111 to the three-dimensional stacking process, the temperature profile during the process can be measured.

なお、配線群９００は、評価用半導体チップ５を形成する各評価用半導体チップ１の各金属配線膜１０１をそれぞれ図示しない電流計および電圧計と結線しているため、積層されたどの半導体チップのどの領域にどのような温度変化が見られるのかを、それぞれ観察することが可能である。   In the wiring group 900, each metal wiring film 101 of each evaluation semiconductor chip 1 forming the evaluation semiconductor chip 5 is connected to an ammeter and a voltmeter (not shown). It is possible to observe what temperature change is observed in which region.

もちろん、配線群９００に、各評価用半導体チップのヒータである金属配線膜１０２と外部電源とを結線させ、上記で得た３次元積層プロセスの温度プロファイルに従ってヒータの温度を変化させることで、高温プレス加熱加圧装置を使用せずに３次元積層プロセスを再現することも可能である。   Of course, the wiring group 900 is connected to the metal wiring film 102, which is a heater of each semiconductor chip for evaluation, and an external power source, and the temperature of the heater is changed according to the temperature profile of the three-dimensional stacking process obtained above. It is also possible to reproduce the three-dimensional lamination process without using a press heating and pressing apparatus.

（実施の形態３）
＜評価システムの構成＞
図１４により、本発明の実施の形態３に係る評価システムの構成について説明する。図１４は本発明の実施の形態３に係る評価システムの構成を示す断面図であり、放熱特性の評価をする構成である。 (Embodiment 3)
<Evaluation system configuration>
The configuration of the evaluation system according to Embodiment 3 of the present invention will be described with reference to FIG. FIG. 14 is a cross-sectional view showing a configuration of an evaluation system according to Embodiment 3 of the present invention, which is a configuration for evaluating heat dissipation characteristics.

図１４において、評価システム１４０は、実施の形態２の評価システムをより実際に近い形状で搭載し、評価用半導体チップおよびその周辺材料の熱情報を得ることを可能とするものであり、図１０に示す評価システム１１０とアルミ材等からなる放熱板１４８とで、放熱シート１４５ａ、ヒートスプレッダ１４４、放熱シート１４５ｂをこの順で挟んで断熱性ネジ１４１で固定したものである。   In FIG. 14, the evaluation system 140 has the evaluation system of the second embodiment mounted in a shape that is closer to the actual shape, and makes it possible to obtain thermal information of the semiconductor chip for evaluation and its surrounding materials. The heat dissipation sheet 145a, the heat spreader 144, and the heat dissipation sheet 145b are sandwiched in this order by the evaluation system 110 shown in FIG.

ヒートスプレッダ１４４は、シール材１４７により基板配線１１３と接続されている。また、ヒートスプレッダ１４４には、評価用半導体チップ１の下側に位置する部分に熱電対１４６が設けられている。なお、配線基板１１１の配線の少なくとも一部は、コネクタ１４２を介してハーネス１４３として外部回路に電気的に接続されている。   The heat spreader 144 is connected to the substrate wiring 113 by a sealing material 147. Further, the heat spreader 144 is provided with a thermocouple 146 in a portion located below the evaluation semiconductor chip 1. Note that at least a part of the wiring of the wiring board 111 is electrically connected to an external circuit as a harness 143 through the connector 142.

このような評価システム１４０によれば、評価用半導体チップ１の備える抵抗測温体の温度変化と、熱電対１４６の温度変化とをそれぞれ独立して測定できる。これにより、実装時に近い放熱特性を評価することが可能である。   According to such an evaluation system 140, the temperature change of the resistance thermometer provided in the evaluation semiconductor chip 1 and the temperature change of the thermocouple 146 can be measured independently. Thereby, it is possible to evaluate the heat dissipation characteristics close to those at the time of mounting.

さらに、両者の温度差を算出することで、放熱シート１４５ａの放熱特性（熱抵抗）を知ることもできるため、放熱シート等の放熱材料の開発においても有用なデータを取得することができる。   Furthermore, by calculating the temperature difference between the two, it is also possible to know the heat dissipation characteristics (thermal resistance) of the heat dissipation sheet 145a, so that useful data can be acquired in the development of heat dissipation materials such as the heat dissipation sheet.

＜評価システムの構成部材＞
図１５および図１６により、本発明の実施の形態３に係る評価システムの構成部材について説明する。図１５は本発明の実施の形態３に係る評価システムの構成部材の一例を示す図、図１６は本発明の実施の形態３に係る評価システムの配置例について説明するための説明図である。 <Components of the evaluation system>
The components of the evaluation system according to Embodiment 3 of the present invention will be described with reference to FIGS. 15 and 16. FIG. 15 is a diagram showing an example of components of the evaluation system according to Embodiment 3 of the present invention, and FIG. 16 is an explanatory diagram for explaining an arrangement example of the evaluation system according to Embodiment 3 of the present invention.

本実施の形態の評価システム１４０は、例えば、図１５に例示するような部材によって構成することができる。   The evaluation system 140 according to the present embodiment can be configured by, for example, members illustrated in FIG.

また、評価システム１４０に搭載された評価用半導体チップには、例えば図１６に例示するような部材が用いられる。   Further, for the evaluation semiconductor chip mounted on the evaluation system 140, for example, a member illustrated in FIG. 16 is used.

図１６は、３種類の評価用半導体チップ１ａ、１ｂおよび１ｃに形成されている測温抵抗体としての金属配線膜と、ヒータとしての金属配線膜と、電極との組み合わせを示す上面図である。   FIG. 16 is a top view showing a combination of a metal wiring film as a resistance temperature detector, a metal wiring film as a heater, and an electrode formed on three types of semiconductor chips for evaluation 1a, 1b and 1c. .

評価用半導体チップ１ａは、外形サイズが８ｍｍ×８ｍｍであり、３×３のマトリクス状に分画された領域が隣接して配置されている金属配線膜１０１ａと、２×２のマトリクス状に分画された領域が隣接して配置されている金属配線膜１０２ａと、外形サイズの面積のほぼ全面に配線された電極１０３ａとが積層されたものである。   The evaluation semiconductor chip 1a has an outer size of 8 mm × 8 mm, a metal wiring film 101a in which regions divided into a 3 × 3 matrix are arranged adjacent to each other, and a 2 × 2 matrix. The metal wiring film 102a in which the defined regions are arranged adjacent to each other and the electrode 103a wired on almost the entire surface of the outer size are laminated.

評価用半導体チップ１ｂは、外形サイズが９ｍｍ×１３ｍｍであり、３×３のマトリクス状に分画された領域が離れて配置されている金属配線膜１０１ｂと、２×２のマトリクス状に分画された領域が隣接し配置されている金属配線膜１０２ｂと、外形サイズの面積のほぼ全面に配線された電極１０３ｂとが積層されたものである。なお、本実施の形態では金属配線膜１０１ｂの領域の面積は、金属配線膜１０２ｂと同じ面積である。   The evaluation semiconductor chip 1b has an outer size of 9 mm × 13 mm, a metal wiring film 101b in which regions divided into a 3 × 3 matrix are arranged apart from each other, and a 2 × 2 matrix. The metal wiring film 102b in which the formed regions are arranged adjacent to each other and the electrode 103b wired on almost the entire surface of the outer size are laminated. In the present embodiment, the area of the metal wiring film 101b is the same as that of the metal wiring film 102b.

評価用半導体チップ１ｃは、外形サイズが１５ｍｍ×２５ｍｍであり、３×３のマトリクス状に分画された領域が離れて配置されている金属配線膜１０１ｂと、２×２のマトリクス状に分画された領域が隣接し配置されている金属配線膜１０２ｂと、外形サイズの面積のほぼ全面に配線された電極１０３ｂとが積層されたものである。なお、本実施の形態では金属配線膜１０１ｂの領域の面積は、金属配線膜１０２ｂと同じ面積である。   The evaluation semiconductor chip 1c has an outer size of 15 mm × 25 mm, a metal wiring film 101b in which regions separated in a 3 × 3 matrix are arranged apart, and a 2 × 2 matrix. The metal wiring film 102b in which the formed regions are arranged adjacent to each other and the electrode 103b wired on almost the entire surface of the outer size are laminated. In the present embodiment, the area of the metal wiring film 101b is the same as that of the metal wiring film 102b.

＜放熱材料の放熱特性評価の具体例＞
以下、本実施の形態に係る評価システムによる放熱特性評価の具体的例について説明する。ただし、本発明は、これらの具体例によって限定されるものではない。 <Specific example of heat dissipation characteristics evaluation of heat dissipation material>
Hereinafter, a specific example of the heat radiation characteristic evaluation by the evaluation system according to the present embodiment will be described. However, the present invention is not limited to these specific examples.

図１７〜図２４により、本発明の実施の形態３に係る評価システムによる放熱特性評価の具体的例について説明する。図１７〜図２４は本発明の実施の形態３に係る評価システムによる放熱特性評価の具体的例を説明するための説明図であり、図１７、図１９、図２１は評価システムの構成を示す断面図、図１８、図２０、図２２〜図２４は評価結果を示す図である。   A specific example of the heat radiation characteristic evaluation by the evaluation system according to Embodiment 3 of the present invention will be described with reference to FIGS. 17 to 24 are explanatory diagrams for explaining a specific example of the heat radiation characteristic evaluation by the evaluation system according to the third embodiment of the present invention. FIGS. 17, 19, and 21 show the configuration of the evaluation system. Cross-sectional views, FIGS. 18, 20, and 22 to 24 are diagrams showing evaluation results.

○具体例１：温度測定評価
図１７において、評価システム１４０ａは、図１４に例示した評価システム１４０と比較して、放熱シート１４５ａ、１４５ｂ、および熱電対１４６を設けない構成である点が異なる。なお、各部材には、図１５に記載のものを使用し、評価システム１４０ａに搭載されている評価用半導体チップには、上述の評価用半導体チップ１ｂを用いた。 Specific Example 1: Temperature Measurement Evaluation In FIG. 17, the evaluation system 140a is different from the evaluation system 140 illustrated in FIG. 14 in that the heat dissipating sheets 145a and 145b and the thermocouple 146 are not provided. The members shown in FIG. 15 were used for each member, and the evaluation semiconductor chip 1b described above was used as the evaluation semiconductor chip mounted on the evaluation system 140a.

具体例１では、評価用半導体チップ１ｂへ電力を印加して金属配線膜１０２を加熱すると共に、金属配線膜１０１と別途用意した放射温度計によって評価用半導体チップ１ｂの温度を測定することで、評価システム１４０ａの測温能力を評価した。図１８に、その結果を示す。   In Specific Example 1, by applying electric power to the evaluation semiconductor chip 1b to heat the metal wiring film 102, and measuring the temperature of the evaluation semiconductor chip 1b with a radiation thermometer prepared separately from the metal wiring film 101, The temperature measurement capability of the evaluation system 140a was evaluated. FIG. 18 shows the result.

図１８は、評価用半導体チップ１ｂへの印加電力に対する金属配線膜１０１による温度測定値（□）と、放射温度計を用いて測定した温度測定値（○）とを示すグラフである。   FIG. 18 is a graph showing a temperature measurement value (□) of the metal wiring film 101 with respect to the power applied to the evaluation semiconductor chip 1b and a temperature measurement value (◯) measured using a radiation thermometer.

図１８からわかるように、金属配線膜１０１による温度測定値（□）と放射温度計を用いて測定した温度測定値（○）との間には実質的な差は見られず、両者はよく一致した。   As can be seen from FIG. 18, there is no substantial difference between the temperature measurement value (□) measured by the metal wiring film 101 and the temperature measurement value (◯) measured using the radiation thermometer, and both are good. Matched.

この結果から、具体例１の評価システムによれば、金属配線膜１０２の発熱による温度の変化を、熱電対を用いることなく金属配線膜１０１によって正確に測定することが可能であることがわかった。   From this result, according to the evaluation system of Example 1, it was found that the temperature change due to heat generation of the metal wiring film 102 can be accurately measured by the metal wiring film 101 without using a thermocouple. .

○具体例２：領域別の温度測定評価
図１９において、評価システム１４０ｂは、図１７に例示した評価システム１４０ａと比較して、ヒートスプレッダ１４４を用いていない点で異なる構造である。なお、各部材には、図１５に記載のものを使用し、評価システム１４０ｂに搭載されている評価用半導体チップには、上述の評価用半導体チップ１ｂを用いた。 Specific Example 2: Temperature Measurement Evaluation by Region In FIG. 19, the evaluation system 140b is different from the evaluation system 140a illustrated in FIG. 17 in that the heat spreader 144 is not used. The members shown in FIG. 15 were used for each member, and the evaluation semiconductor chip 1b described above was used as the evaluation semiconductor chip mounted on the evaluation system 140b.

具体例２では、評価用半導体チップ１ｂへ電力を印加して金属配線膜１０２を加熱すると共に、金属配線膜１０１による白金配線層の全測定領域１〜９（図１６参照）の温度を測定した。図２０に、その結果を示す。   In Specific Example 2, power was applied to the evaluation semiconductor chip 1b to heat the metal wiring film 102, and the temperatures of all measurement regions 1 to 9 (see FIG. 16) of the platinum wiring layer by the metal wiring film 101 were measured. . FIG. 20 shows the result.

図２０は、半導体チップ１ｂへの印加電力が１．３Ｗ（◇）、５．５Ｗ（□）、１３．０Ｗ（△）、２０．０Ｗ（○）である際の、各測定領域１〜９における温度測定値を示すグラフである。   FIG. 20 shows the measurement regions 1 to 9 when the power applied to the semiconductor chip 1b is 1.3 W (◇), 5.5 W (□), 13.0 W (Δ), and 20.0 W (◯). It is a graph which shows the temperature measurement value in.

図２０からわかるように、評価用半導体チップ１ｂへの印加電力が上昇するに従って、各測定領域における温度も上昇した。また、測定領域別にみれば、評価用半導体チップの中央の測定領域５の温度が全体で最も高く、逆に評価用半導体チップ端の測定領域１、３、７、９の温度は、比較的抑えられていた。   As can be seen from FIG. 20, as the power applied to the evaluation semiconductor chip 1b increased, the temperature in each measurement region also increased. Further, when viewed by measurement region, the temperature of the measurement region 5 at the center of the evaluation semiconductor chip is the highest overall, and conversely, the temperature of the measurement regions 1, 3, 7, 9 at the end of the evaluation semiconductor chip is relatively suppressed. It was done.

また、この傾向は、印加電力が大きくなるにつれて顕著になる。これらは、評価用半導体チップの中央は熱が籠り易く、端側は熱が逃げ易いことを示している。この結果から、具体例２では、金属配線膜１０２の発熱による温度の変化を、金属配線膜１０１の各領域ごとに正確に測定することが可能であることがわかった。   This tendency becomes more prominent as the applied power increases. These indicate that the center of the semiconductor chip for evaluation tends to generate heat and the end side easily escapes heat. From this result, it was found that in Example 2, the temperature change due to the heat generation of the metal wiring film 102 can be accurately measured for each region of the metal wiring film 101.

このように、具体例２の評価システムによれば、実パッケージの発熱構造を再現可能であると共に、その発熱挙動（放熱特性）の正確な温度プロファイルを各領域ごとに得ることができる。   Thus, according to the evaluation system of Example 2, the heat generation structure of the actual package can be reproduced, and an accurate temperature profile of the heat generation behavior (heat dissipation characteristics) can be obtained for each region.

○具体例３：放熱シートの有無による温度測定評価
図２１において、評価システム１４０ｃは、図１７に例示した評価システム１４０ａとはヒートスプレッダ１４４を使用していない点で異なる。また、ヒートスプレッダ１４４に代えて、放熱材料として放熱シート１４５を使用する場合についても測温を行った。なお、各部材には、図１５に記載のものを使用し、評価システム１１０に搭載されている評価用半導体チップには、上述の評価用半導体チップ１ａを用いた。 Specific Example 3: Temperature Measurement Evaluation by Existence of Heat Dissipation Sheet In FIG. 21, the evaluation system 140 c is different from the evaluation system 140 a illustrated in FIG. 17 in that the heat spreader 144 is not used. Moreover, it replaced with the heat spreader 144, and also measured the temperature when using the thermal radiation sheet | seat 145 as a thermal radiation material. The members shown in FIG. 15 were used for each member, and the evaluation semiconductor chip 1a described above was used as the evaluation semiconductor chip mounted on the evaluation system 110.

具体例３では、評価システム１４０ｃに放熱シート１４５を使用した場合と、使用していない場合とで、金属配線膜１０１による白金配線層の全測定領域１〜９（図１６参照）の温度を測定した。なお、評価用半導体チップ１ａへの印加電力は同一とした。   In Specific Example 3, the temperatures of all measurement regions 1 to 9 (see FIG. 16) of the platinum wiring layer by the metal wiring film 101 are measured depending on whether or not the heat dissipation sheet 145 is used in the evaluation system 140c. did. The applied power to the evaluation semiconductor chip 1a was the same.

図２２は、評価用半導体チップ１ａへの印加電力が１５Ｗの際の、放熱シート１４５を使用した場合の各測定領域１〜９における温度測定結果（□）と、放熱シート１４５を使用しなかった場合の各測定領域１〜９における温度測定結果（○）と、を示すグラフである。   FIG. 22 shows the temperature measurement result (□) in each measurement region 1 to 9 when the heat dissipation sheet 145 is used when the applied power to the evaluation semiconductor chip 1a is 15 W, and the heat dissipation sheet 145 is not used. It is a graph which shows the temperature measurement result ((circle)) in each measurement area | region 1-9 in a case.

図２２からもわかるように、放熱シートを評価用半導体チップと放熱板との間に設けた温度（□）は、放熱材料を用いない温度（○）と比較して、全領域に渡って低いことがわかった。これは、高熱伝導性の放熱材料を用いることにより、評価用半導体チップで発生した熱が放熱板へと効率よく伝導したことを示している。また、放熱シートにより、各測定領域間の温度分布が低減されていることもわかった。   As can be seen from FIG. 22, the temperature (□) in which the heat-dissipating sheet is provided between the semiconductor chip for evaluation and the heat-dissipating plate is lower over the entire region than the temperature (◯) in which no heat-dissipating material is used. I understood it. This shows that heat generated in the semiconductor chip for evaluation was efficiently conducted to the heat radiating plate by using the heat radiating material having high thermal conductivity. It was also found that the temperature distribution between the measurement regions was reduced by the heat dissipation sheet.

これは、評価用半導体チップ１ａと放熱板の密着性が向上したことで、接触抵抗が低減され、評価用半導体チップ１ａで発生した熱が面内に効率よく分散して伝導したことを示している。   This shows that the adhesion between the evaluation semiconductor chip 1a and the heat radiating plate is improved, the contact resistance is reduced, and the heat generated in the evaluation semiconductor chip 1a is efficiently dispersed and conducted in the plane. Yes.

このように、具体例３の評価システムによれば、放熱材料等の部材ごとの放熱特性や、その効果を評価できる。   Thus, according to the evaluation system of the specific example 3, it is possible to evaluate the heat dissipation characteristics and effects of each member such as the heat dissipation material.

○具体例４：グリース放熱材料の温度サイクル信頼性試験
具体例４では、評価システム１４０ｄを、以下に記載するような温度サイクル試験の前後で、一定の印加電力の下、全測定領域１〜９（図１６参照）の温度を測定することにより、グリース放熱材料の放熱特性の変化を検出して、そこから材料寿命評価を行った。 Specific Example 4: Temperature Cycle Reliability Test of Grease Heat Dissipating Material In Specific Example 4, the evaluation system 140d was subjected to the entire measurement region 1-9 under constant applied power before and after the temperature cycle test as described below. By measuring the temperature of (see FIG. 16), a change in the heat dissipation characteristics of the grease heat dissipation material was detected, and the material life evaluation was performed therefrom.

なお、評価システム１４０ｄは、評価システム１４０ｃの評価用半導体チップ１ａの代わりに評価用半導体チップ１ｃに、また放熱材料をシートからグリースに代えただけであるため、図は省略する。   Note that the evaluation system 140d is simply replaced with the evaluation semiconductor chip 1c instead of the evaluation semiconductor chip 1a of the evaluation system 140c, and the heat dissipation material is changed from the sheet to the grease, so that the drawing is omitted.

温度サイクル試験は、−４０℃で３０分間保持した後、１分で＋１３０℃までテストエリア内の温度を上昇させて同温度を３０分間保持した後、再び１分で−４０℃まで下降させて同温度を３０分間保持するサイクルを、１０００回繰り返すことで行った。   In the temperature cycle test, hold at −40 ° C. for 30 minutes, raise the temperature in the test area to + 130 ° C. in 1 minute, hold the same temperature for 30 minutes, then lower it to −40 ° C. in 1 minute again. A cycle of maintaining the same temperature for 30 minutes was repeated 1000 times.

放熱グリースは、塗布する際に気泡を巻き込むことがあるが、その量や大きさ、場所は一定ではなく、その結果として、放熱グリース自体の正しい放熱特性を検出することは必ずしも簡単ではない。また、放熱グリース内に混入した気泡は温度サイクル試験にも影響を与えることがある。   The heat radiation grease sometimes entraps bubbles when applied, but the amount, size and location are not constant, and as a result, it is not always easy to detect the correct heat radiation characteristics of the heat radiation grease itself. In addition, bubbles mixed in the heat dissipating grease may affect the temperature cycle test.

図２３は、同一の評価用半導体チップ（評価用半導体チップ１ｃ）、同一放熱グリースから作製した試料Ａおよび試料Ｂについて温度サイクル試験の繰り返し再現性に関する実験結果例の一部を示したものである。放熱グリースは、温度サイクル試験に評価用半導体チップと放熱板の間からはみ出していく現象がしばしば観察される。この現象は、ポンプアウトと呼ばれており、温度サイクル試験における放熱グリースの熱伝導特性変動の主要原因と言われている。   FIG. 23 shows a part of an experimental result example regarding the repeatability of the temperature cycle test for the same evaluation semiconductor chip (evaluation semiconductor chip 1c), sample A and sample B made from the same heat radiation grease. . It is often observed that the thermal grease protrudes from between the semiconductor chip for evaluation and the heat sink in the temperature cycle test. This phenomenon is called “pump-out” and is said to be the main cause of fluctuations in heat conduction characteristics of the heat dissipating grease in the temperature cycle test.

図２３に例示した試料Ａ、試料Ｂの温度サイクル試験の結果においても、ポンプアウトによって、まず、放熱グリース厚の減少による放熱性改善が起こり、その後に、さらなるポンプアウトによる放熱グリース不足が発生して、放熱性が劣化する現象が確認されている。   Also in the results of the temperature cycle test of Sample A and Sample B illustrated in FIG. 23, the pump-out first improves the heat dissipation by reducing the thickness of the heat-dissipating grease, and then the heat-release grease is insufficient due to further pump-out. As a result, it has been confirmed that the heat dissipation performance deteriorates.

しかし、試料Ａと試料Ｂの放熱特性変化を詳しく解析すると、同一電力印加の条件で計測しているにもかかわらず、試料Ａと試料Ｂでは、その示す温度が異なっており、その変化挙動は必ずしも同じではない。その原因を調べるために、試料Ａ、Ｂと同様の構成にて作製した試料Ｘ、Ｙにおいて、そのチップ内の温度測定分布を測定した。   However, when the change in the heat dissipation characteristics of Sample A and Sample B is analyzed in detail, the temperature shown is different between Sample A and Sample B despite the measurement under the same power application conditions. Not necessarily the same. In order to investigate the cause, the temperature measurement distribution in the chip was measured for the samples X and Y produced with the same configuration as the samples A and B.

測定結果の一部を図２４に示す。試料Ｘ、試料Ｙは、初期段階での面内平均温度において６℃の差異が生じており、特に特定のいくつかの領域において、その差異が顕著になっている。   A part of the measurement results is shown in FIG. The sample X and the sample Y have a difference of 6 ° C. in the in-plane average temperature in the initial stage, and the difference is particularly remarkable in some specific regions.

また、グリース内混入気泡を別途観察したところ、図２４において特に温度差が顕著な領域の近傍に気泡が含在していることが確認できた。放熱グリース内に気泡が混入した状態のまま温度サイクル試験に供すると、試験中の放熱グリースのポンプアウトと供に気泡も排出されることになるが、気泡混入した量がランダムであるため、必然的に放熱変動がチップごとに異なる挙動を示すことになるわけである。   Further, when the bubbles mixed in the grease were separately observed, it was confirmed that bubbles were included in the vicinity of a region where the temperature difference was particularly remarkable in FIG. If the thermal grease is subjected to a temperature cycle test with air bubbles mixed in the thermal grease, the air bubbles will be discharged together with the pumping out of the thermal grease under test, but the amount of air bubbles mixed in is inevitable. Therefore, the heat dissipation fluctuation shows different behavior for each chip.

具体例４の評価システムを用いて、チップ内の温度分布を計測しながら温度サイクル試験を実施することによって、このようなランダムに混入した気泡の影響を評価することができるようになるのである。つまり、混入気泡の影響を非破壊に観察することにより、放熱材料と放熱板間の密着性変化を検出できる。   By using the evaluation system of Example 4 and performing a temperature cycle test while measuring the temperature distribution in the chip, the influence of such randomly mixed bubbles can be evaluated. That is, by observing the influence of the mixed bubbles in a nondestructive manner, it is possible to detect a change in adhesion between the heat dissipation material and the heat dissipation plate.

（実施の形態４）
＜評価用半導体チップの構成＞
図２５により、本発明の実施の形態４に係る評価用半導体チップの構成について説明する。図２５は本発明の実施の形態４に係る評価用半導体チップの構成を示す断面図であり、デバイスチップとして構成した一例である。 (Embodiment 4)
<Configuration of evaluation semiconductor chip>
The configuration of the evaluation semiconductor chip according to the fourth embodiment of the present invention will be described with reference to FIG. FIG. 25 is a cross-sectional view showing the configuration of the evaluation semiconductor chip according to the fourth embodiment of the present invention, which is an example configured as a device chip.

図２５において、評価用半導体チップ６は、半導体素子６００およびその接続のための開口部６０を有している点で、図１に示す評価用半導体チップ１とは異なるものである。   25, the evaluation semiconductor chip 6 is different from the evaluation semiconductor chip 1 shown in FIG. 1 in that it has a semiconductor element 600 and an opening 60 for connection therewith.

具体的に、評価用半導体チップ６は、シリコン基板１００の一方の面に設けられた半導体素子６００と、当該半導体素子６００とは接触しないように設けられた測温抵抗体としての金属配線膜１０１と、絶縁層としてのポリイミド膜６０４ａ、ヒータとしての金属配線膜１０２と、絶縁層としてのポリイミド膜６０４ｂと、半導体素子６００、金属配線膜１０１および金属配線膜１０２と電気的に接続される電極１０３と、保護層としてのポリイミド膜６０４ｃと、が次積層されてなる。   Specifically, the evaluation semiconductor chip 6 includes a semiconductor element 600 provided on one surface of the silicon substrate 100 and a metal wiring film 101 as a resistance temperature detector provided so as not to contact the semiconductor element 600. A polyimide film 604a as an insulating layer, a metal wiring film 102 as a heater, a polyimide film 604b as an insulating layer, and an electrode 103 electrically connected to the semiconductor element 600, the metal wiring film 101, and the metal wiring film 102. And a polyimide film 604c as a protective layer are laminated next.

なお、外部の基板との接続には、Ａｕバンプ６１４が利用されるものとする。また、ここでは半導体素子６００と金属配線膜１０１は電気的に接続されていない構成としているが、金属配線膜１０１および金属配線膜１０２のいずれかと半導体素子６００とが接続されていてもよい。   Note that Au bumps 614 are used for connection to an external substrate. Although the semiconductor element 600 and the metal wiring film 101 are not electrically connected here, the semiconductor element 600 may be connected to either the metal wiring film 101 or the metal wiring film 102.

さらに、評価用半導体チップ６は上記構成に限定されず、前述の変形例２〜４と同様の変形が可能である。   Further, the evaluation semiconductor chip 6 is not limited to the above-described configuration, and can be modified in the same manner as the above-described modified examples 2 to 4.

また、評価用半導体チップ６を基板へ実装して実施の形態２、３において説明した評価システムを作成すれば、同様にさまざまな温度プロファイルを得ることも可能である。   If the evaluation semiconductor chip 6 is mounted on a substrate and the evaluation system described in the second and third embodiments is created, various temperature profiles can be obtained similarly.

以上、本発明の評価用半導体チップとその評価システムについて説明した。   The evaluation semiconductor chip and its evaluation system according to the present invention have been described above.

本発明によれば、ヒータが半導体チップの発熱源である半導体素子を模しているため、抵抗測温体は、発熱源から数μｍ〜数十μｍの位置における温度を測定することができる。また、発熱源である半導体チップと基板の接合部の温度プロファイルを正確に測定することで、接合プロセスの最適化を図れるだけでなく、接合部材の開発にも極めて重要なデータを得ることができる。   According to the present invention, since the heater imitates a semiconductor element that is a heat source of a semiconductor chip, the resistance thermometer can measure the temperature at a position of several μm to several tens μm from the heat source. In addition, by accurately measuring the temperature profile of the junction between the semiconductor chip, which is the heat source, and the substrate, not only can the bonding process be optimized, but also data that is extremely important for the development of the bonding member can be obtained. .

また、例えば高温高湿試験等では、試験槽内で高温に晒すことで構成部材の耐久性を評価するものであるため実際に内部から発熱する半導体チップの実装時の状況を再現することは困難であったが、本発明によれば、ヒータで半導体チップを直接加熱することが可能であるため、従来の試験槽内を加熱する方法に比べて正確な温度プロファイルが可能である。   In addition, for example, in a high-temperature and high-humidity test, it is difficult to reproduce the situation when mounting a semiconductor chip that actually generates heat from the inside because it evaluates the durability of the component by exposing it to a high temperature in a test tank. However, according to the present invention, since the semiconductor chip can be directly heated by the heater, an accurate temperature profile is possible as compared with the conventional method of heating the inside of the test chamber.

加えて、測温膜（金属配線膜１０１）自身の熱容量が最小化された評価用半導体チップを用いることで、特に温度サイクル試験においての加熱、冷却に要する時間を大幅に短縮することが可能である。   In addition, by using an evaluation semiconductor chip in which the heat capacity of the temperature measuring film (metal wiring film 101) itself is minimized, it is possible to significantly shorten the time required for heating and cooling particularly in the temperature cycle test. is there.

例えば、加熱と冷却にそれぞれ３０分かかれば、１０００サイクルに到達するまでには４２日間が必要となる。しかしながら、本発明によれば、加熱、冷却がそれぞれ５分程度で可能となるため、大幅に開発時間を短縮させられると共に、要するエネルギーも抑えることができる。   For example, if heating and cooling take 30 minutes each, it takes 42 days to reach 1000 cycles. However, according to the present invention, since heating and cooling can be performed in about 5 minutes each, development time can be greatly shortened and energy required can be suppressed.

さらに、リフロー炉や高圧プレス加熱加圧装置等の大規模施設を実際に使用せずに、ヒータによって同様の熱履歴を再現することができる。   Furthermore, the same heat history can be reproduced by the heater without actually using a large-scale facility such as a reflow furnace or a high-pressure press heating / pressurizing apparatus.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

本発明は、半導体装置および放熱材料の評価技術に関し、半導体チップの放熱特性評価を行う装置やシステムなどに広く適用可能である。   The present invention relates to a semiconductor device and a heat dissipation material evaluation technique, and can be widely applied to devices, systems, and the like that perform heat dissipation characteristics evaluation of semiconductor chips.

１〜５…評価用半導体チップ、６：評価用半導体チップ（デバイスチップ）、１１、１２、２１、２２、３１、３２、４１、４２…開口部、１００…シリコン基板、１０１…金属配線膜、１０１ａ…ＰｔＯ膜、１０１ｂ…Ｐｔ膜、１０１ｃ…ＴｉＯ膜、１０２…金属配線膜、１０３…電極、１０１１、１０２１…端子、１０２２…シールド、１０３１、１０３２…外部接続用電極、１０４ａ〜１０４ｃ…ポリイミド膜、１１１…配線基板、１１３…配線基板、１１３ａ、１１３ｂ…基板配線、１１４…はんだバンプ、１１５…アンダーフィル材、１１０、１２０、１４０、１４０ａ〜１４０ｃ…評価システム、１４１…断熱性ネジ、１４２…コネクタ、１４３…ハーネス、１４４…ヒートスプレッダ、１４５、１４５ａ、１４５ｂ…放熱シート、１４６…熱電対、１４７…シール材、１４８…放熱板、２０１、２０２、３０１、３０２、４０２…金属配線膜、３０４、４０４…ポリイミド膜、５０１…スルーホール、６００…半導体素子、６０４、６０４ａ〜６０４ｃ…ポリイミド膜、６１１…基板、６１４…Ａｕバンプ、９００…配線群、９０１…高温プレス加熱加圧装置、９０２…リフロー炉、９０３…移動ステージ。   DESCRIPTION OF SYMBOLS 1-5 ... Semiconductor chip for evaluation, 6: Semiconductor chip (device chip) for evaluation, 11, 12, 21, 22, 31, 32, 41, 42 ... Opening part, 100 ... Silicon substrate, 101 ... Metal wiring film, 101a ... PtO film, 101b ... Pt film, 101c ... TiO film, 102 ... metal wiring film, 103 ... electrode, 1011, 1021 ... terminal, 1022 ... shield, 1031, 1032 ... external connection electrode, 104a-104c ... polyimide film 111 ... Wiring board, 113 ... Wiring board, 113a, 113b ... Board wiring, 114 ... Solder bump, 115 ... Underfill material, 110, 120, 140, 140a-140c ... Evaluation system, 141 ... Thermal insulation screw, 142 ... Connector, 143 ... Harness, 144 ... Heat spreader, 145, 145a, 145b ... Heat dissipation sea DESCRIPTION OF SYMBOLS 146 ... Thermocouple, 147 ... Sealing material, 148 ... Heat sink, 201, 202, 301, 302, 402 ... Metal wiring film, 304, 404 ... Polyimide film, 501 ... Through hole, 600 ... Semiconductor element, 604, 604a 604c ... polyimide film, 611 ... substrate, 614 ... Au bump, 900 ... wiring group, 901 ... high temperature press heating and pressurizing device, 902 ... reflow furnace, 903 ... moving stage.

Claims (28)

半導体チップを評価するための評価用半導体チップであって、
前記半導体チップを構成する半導体基板と、
前記半導体基板の面上に、複数領域からなる抵抗測温体およびヒータを兼用で構成する複数の第１の配線と、前記第１の配線に電気的に接続された第１の電極とが形成されたことを特徴とする評価用半導体チップ。 An evaluation semiconductor chip for evaluating a semiconductor chip,
A semiconductor substrate constituting the semiconductor chip;
Formed on the surface of the semiconductor substrate are a plurality of first wirings configured to serve both as a resistance temperature sensor and a heater composed of a plurality of regions, and a first electrode electrically connected to the first wiring. A semiconductor chip for evaluation, characterized in that 半導体チップを評価するための評価用半導体チップであって、
前記半導体チップを構成する半導体基板と、
前記半導体基板の面上に、複数領域からなる抵抗測温体を構成する複数の第１の配線と、１つまたは複数領域からなるヒータを構成する１つまたは複数の第２の配線と、前記第１の配線に電気的に接続された第１の電極と、前記第２の配線に電気的に接続された第２の電極とが形成され、
前記第１の配線と前記第２の配線との間に第１の絶縁層が形成され、前記第２の配線と前記第１の電極および前記第２の電極との間に第２の絶縁層が形成され、前記第１の絶縁層および前記第２の絶縁層に前記第１の配線と前記第１の電極とを接続する開口を設け、前記第２の絶縁層に前記第２の配線と前記第２の電極とを接続する開口を設けたことを特徴とする評価用半導体チップ。 An evaluation semiconductor chip for evaluating a semiconductor chip,
A semiconductor substrate constituting the semiconductor chip;
On the surface of the semiconductor substrate, a plurality of first wirings constituting a resistance temperature detector consisting of a plurality of regions, one or a plurality of second wirings constituting a heater consisting of one or a plurality of regions, Forming a first electrode electrically connected to the first wiring and a second electrode electrically connected to the second wiring ;
A first insulating layer is formed between the first wiring and the second wiring, and a second insulating layer is formed between the second wiring, the first electrode, and the second electrode. And an opening for connecting the first wiring and the first electrode is provided in the first insulating layer and the second insulating layer, and the second wiring is provided in the second insulating layer. An evaluation semiconductor chip comprising an opening for connecting to the second electrode . 請求項２に記載の評価用半導体チップにおいて、
前記第１の電極および前記第２の電極上に第３の絶縁層を設け、前記第３の絶縁層に前記第１の電極につながる開口と、前記第２の電極につながる開口を設けたことを特徴とする評価用半導体チップ。 In the semiconductor chip for evaluation according to claim 2,
A third insulating layer is provided on the first electrode and the second electrode, and an opening connected to the first electrode and an opening connected to the second electrode are provided in the third insulating layer. An evaluation semiconductor chip. 請求項３に記載の評価用半導体チップにおいて、
前記第１の配線は、前記第２の配線よりも前記半導体基板側に設けられていることを特徴とする評価用半導体チップ。 In the semiconductor chip for evaluation according to claim 3,
The evaluation semiconductor chip, wherein the first wiring is provided closer to the semiconductor substrate than the second wiring. 請求項３に記載の評価用半導体チップにおいて、
前記第２の配線は、前記第１の配線よりも前記半導体基板側に設けられていることを特徴とする評価用半導体チップ。 In the semiconductor chip for evaluation according to claim 3,
The evaluation semiconductor chip, wherein the second wiring is provided closer to the semiconductor substrate than the first wiring. 請求項３〜５のいずれか１項に記載の評価用半導体チップにおいて、
前記第１の配線の領域の数は、前記第２の配線の領域の数以上であることを特徴とする評価用半導体チップ。 In the semiconductor chip for evaluation according to any one of claims 3 to 5,
The number of the first wiring regions is equal to or greater than the number of the second wiring regions. 請求項３〜６のいずれか１項に記載の評価用半導体チップにおいて、
前記第２の配線が設けられた１つあたりの領域の広さは、前記第１の配線が設けられた１つあたりの領域の広さ以上であることを特徴とする評価用半導体チップ。 In the semiconductor chip for evaluation according to any one of claims 3 to 6,
The evaluation semiconductor chip according to claim 1, wherein the area of one area provided with the second wiring is equal to or larger than the area of one area provided with the first wiring. 請求項２に記載の評価用半導体チップにおいて、
前記第１の配線と前記第２の配線とは、前記半導体基板上の同一の面内に配置されていることを特徴とする評価用半導体チップ。 In the semiconductor chip for evaluation according to claim 2,
The evaluation semiconductor chip, wherein the first wiring and the second wiring are arranged in the same plane on the semiconductor substrate. 請求項１〜８のいずれか１項に記載の評価用半導体チップにおいて、
前記第１の配線は、白金配線であることを特徴とする評価用半導体チップ。 In the semiconductor chip for evaluation according to any one of claims 1 to 8,
The semiconductor chip for evaluation, wherein the first wiring is a platinum wiring. 請求項２〜８のいずれか１項に記載の評価用半導体チップにおいて、
前記第２の配線は、ニッケル配線、または銅配線であることを特徴とする評価用半導体チップ。 In the semiconductor chip for evaluation according to any one of claims 2 to 8,
The evaluation semiconductor chip, wherein the second wiring is a nickel wiring or a copper wiring. 請求項２〜１０のいずれか１項に記載の評価用半導体チップにおいて、
前記第１の配線は、領域ごとに対になった前記第１の電極を有し、前記第２の配線は、領域ごとに対になった前記第２の電極を有していることを特徴とする評価用半導体チップ。 In the semiconductor chip for evaluation according to any one of claims 2 to 10,
The first wiring has the first electrode paired for each region, and the second wiring has the second electrode paired for each region. An evaluation semiconductor chip. 請求項１または１１に記載の評価用半導体チップにおいて、
前記第１の配線の１つの領域について、４つの前記第１の電極を有することを特徴とする評価用半導体チップ。 In the evaluation semiconductor chip according to claim 1 or 11,
An evaluation semiconductor chip comprising four first electrodes in one region of the first wiring. 請求項１に記載の評価用半導体チップにおいて、
前記第１の配線は、ニッケル配線または銅配線であることを特徴とする評価用半導体チップ。 The evaluation semiconductor chip according to claim 1,
The evaluation semiconductor chip, wherein the first wiring is a nickel wiring or a copper wiring. 半導体チップを評価するための評価システムであって、
前記半導体チップを構成する半導体基板の一方の面に、複数領域からなる抵抗測温体およびヒータを兼用で構成する複数の第１の配線と、前記第１の配線を電気的に接続するための電極とを有する評価用半導体チップと、
前記評価用半導体チップを実装する実装基板と、
前記評価用半導体チップの前記半導体基板の他方の面側に、前記実装基板と放熱板との間に固定された放熱材料とを備え、
前記第１の配線を電源、電流計および電圧計に電気的に接続して、前記第１の配線の領域ごとに加熱および測温を行うことを特徴とする評価システム。 An evaluation system for evaluating a semiconductor chip,
A plurality of first wirings configured to also serve as a resistance temperature sensor and a heater composed of a plurality of regions are electrically connected to one surface of a semiconductor substrate constituting the semiconductor chip and the first wiring. An evaluation semiconductor chip having an electrode;
A mounting substrate on which the semiconductor chip for evaluation is mounted;
On the other surface side of the semiconductor substrate of the semiconductor chip for evaluation, a heat dissipation material fixed between the mounting substrate and a heat dissipation plate,
An evaluation system, wherein the first wiring is electrically connected to a power source, an ammeter and a voltmeter, and heating and temperature measurement are performed for each region of the first wiring. 半導体チップを評価するための評価システムであって、
前記半導体チップを構成する半導体基板の一方の面に、複数領域からなる抵抗測温体を構成する複数の第１の配線と、１つまたは複数領域からなるヒータを構成する１つまたは複数の第２の配線と、前記第１の配線に電気的に接続された第１の電極と、前記第２の配線に電気的に接続された第２の電極とを有し、
前記第１の配線と前記第２の配線との間に第１の絶縁層が形成され、前記第２の配線と前記第１の電極および前記第２の電極との間に第２の絶縁層が形成され、前記第１の絶縁層および前記第２の絶縁層に前記第１の配線と前記第１の電極とを接続する開口を設け、前記第２の絶縁層に前記第２の配線と前記第２の電極とを接続する開口を設けた評価用半導体チップと、
前記評価用半導体チップを実装する実装基板と、
前記評価用半導体チップの前記半導体基板の他方の面側に、前記実装基板と放熱板との間に固定された放熱材料とを備え、
前記第２の配線に電源を電気的に接続して、前記第２の配線の領域ごとに加熱を行い、前記第１の配線に電流計および電圧計を電気的に接続して、前記第１の配線の領域ごとに測温を行うことを特徴とする評価システム。 An evaluation system for evaluating a semiconductor chip,
On one surface of the semiconductor substrate constituting the semiconductor chip, one or more first wires constituting a plurality of first resistance wires and a heater comprising one or more regions are formed. and second wires, the first electrode electrically connected to the first wiring, a second electrode electrically connected to the second wiring possess,
A first insulating layer is formed between the first wiring and the second wiring, and a second insulating layer is formed between the second wiring, the first electrode, and the second electrode. And an opening for connecting the first wiring and the first electrode is provided in the first insulating layer and the second insulating layer, and the second wiring is provided in the second insulating layer. An evaluation semiconductor chip provided with an opening for connecting the second electrode ;
A mounting substrate on which the semiconductor chip for evaluation is mounted;
On the other surface side of the semiconductor substrate of the semiconductor chip for evaluation, a heat dissipation material fixed between the mounting substrate and a heat dissipation plate,
A power source is electrically connected to the second wiring, heating is performed for each region of the second wiring, an ammeter and a voltmeter are electrically connected to the first wiring, and the first wiring An evaluation system that performs temperature measurement for each wiring area. 請求項１５に記載の評価システムにおいて、
前記第１の電極および前記第２の電極上に第３の絶縁層を設け、前記第３の絶縁層に前記第１の電極につながる開口と、前記第２の電極につながる開口を設けたことを特徴とする評価システム。 The evaluation system according to claim 15,
A third insulating layer is provided on the first electrode and the second electrode, and an opening connected to the first electrode and an opening connected to the second electrode are provided in the third insulating layer. An evaluation system characterized by 請求項１５に記載の評価システムにおいて、
前記評価用半導体チップの前記第１の配線は、前記評価用半導体チップの前記第２の配線よりも前記半導体基板側に設けられていることを特徴とする評価システム。 The evaluation system according to claim 15,
The evaluation system, wherein the first wiring of the evaluation semiconductor chip is provided closer to the semiconductor substrate than the second wiring of the evaluation semiconductor chip. 請求項１５に記載の評価システムにおいて、
前記評価用半導体チップの前記第２の配線は、前記評価用半導体チップの前記第１の配線よりも前記半導体基板側に設けられていることを特徴とする評価システム。 The evaluation system according to claim 15,
The evaluation system, wherein the second wiring of the evaluation semiconductor chip is provided closer to the semiconductor substrate than the first wiring of the evaluation semiconductor chip. 請求項１５に記載の評価システムにおいて、
前記第１の配線と前記第２の配線とは、前記半導体基板上の同一面内に形成されていることを特徴とする評価システム。 The evaluation system according to claim 15,
The evaluation system, wherein the first wiring and the second wiring are formed in the same plane on the semiconductor substrate. 請求項１４〜１９のいずれか１項に記載の評価システムにおいて、
前記第１の配線が、白金配線であることを特徴とする評価システム。 In the evaluation system according to any one of claims 14 to 19,
The evaluation system, wherein the first wiring is a platinum wiring. 請求項１５〜１９のいずれか１項に記載の評価システムにおいて、
前記第２の配線が、ニッケル配線または銅配線であることを特徴とする評価システム。 In the evaluation system according to any one of claims 15 to 19,
The evaluation system, wherein the second wiring is nickel wiring or copper wiring. 請求項１４に記載の評価システムにおいて、
前記第１の配線は、ニッケル配線または銅配線であることを特徴とする評価システム。 The evaluation system according to claim 14,
The evaluation system according to claim 1, wherein the first wiring is a nickel wiring or a copper wiring. 請求項１４〜２２のいずれか１項に記載の評価システムにおいて、
前記放熱材料を前記実装基板と前記放熱板に固定した際の半導体チップ温度を測定する温度測定手段を備えたことを特徴とする評価システム。 In the evaluation system according to any one of claims 14 to 22,
An evaluation system comprising temperature measuring means for measuring a semiconductor chip temperature when the heat dissipation material is fixed to the mounting substrate and the heat dissipation plate. 請求項１４〜２３のいずれか１項に記載の評価システムにおいて、
前記放熱材料は、前記実装基板に固定されていることを特徴とする評価システム。 In the evaluation system according to any one of claims 14 to 23,
The evaluation system, wherein the heat dissipation material is fixed to the mounting substrate. 半導体チップを構成する半導体基板の一方の面に、複数領域からなる抵抗測温体およびヒータを兼用で構成する複数の第１の配線と、前記第１の配線を電気的に接続するための電極とを有する評価用半導体チップと、前記評価用半導体チップを実装する実装基板と、前記評価用半導体チップの前記半導体基板の他方の面側に、前記実装基板と放熱板との間に固定された放熱材料とを備えた評価システムにおける放熱材料評価方法であって、
前記第１の配線を電源、電流計および電圧計に電気的に接続して、前記第１の配線の領域ごとに加熱および測温を行い、その領域ごとの測温結果に基づいて、前記放熱材料の前記放熱板との密着性の変化を検出することを特徴とする放熱材料評価方法。 On one surface of a semiconductor substrate constituting a semiconductor chip, a plurality of first wirings configured to serve both as a resistance temperature detector and a heater composed of a plurality of regions, and electrodes for electrically connecting the first wirings A semiconductor substrate for evaluation having a semiconductor chip mounted thereon, a mounting substrate on which the semiconductor chip for evaluation is mounted, and the other surface side of the semiconductor substrate of the semiconductor chip for evaluation fixed between the mounting substrate and the heat sink A heat dissipation material evaluation method in an evaluation system including a heat dissipation material,
The first wiring is electrically connected to a power source, an ammeter and a voltmeter, and heating and temperature measurement are performed for each area of the first wiring, and the heat dissipation is performed based on a temperature measurement result for each area. A method for evaluating a heat radiating material, comprising detecting a change in adhesion of the material to the heat radiating plate. 半導体チップを構成する半導体基板の一方の面に、複数領域からなる抵抗測温体を構成する複数の第１の配線と、１つまたは複数領域からなるヒータを構成する１つまたは複数の第２の配線と、前記第１の配線に電気的に接続された第１の電極と、前記第２の配線に電気的に接続された第２の電極とを有し、
前記第１の配線と前記第２の配線との間に第１の絶縁層が形成され、前記第２の配線と前記第１の電極および前記第２の電極との間に第２の絶縁層が形成され、前記第１の絶縁層および前記第２の絶縁層に前記第１の配線と前記第１の電極とを接続する開口を設け、前記第２の絶縁層に前記第２の配線と前記第２の電極とを接続する開口を設けた評価用半導体チップと、
前記評価用半導体チップを実装する実装基板と、前記評価用半導体チップの前記半導体基板の他方の面側に、前記実装基板と放熱板との間に固定された放熱材料とを備えた評価システムにおける放熱材料評価方法であって、
前記第２の配線に電源を電気的に接続して、前記第２の配線の領域ごとに加熱を行い、前記第１の配線に電流計および電圧計を電気的に接続して、前記第１の配線の前記領域ごとに測温を行い、その領域ごとの測温結果に基づいて、前記放熱材料の前記放熱板との密着性の変化を検出することを特徴とする放熱材料評価方法。 One or a plurality of second wirings constituting a plurality of first wirings constituting a resistance temperature detector composed of a plurality of regions and a heater composed of one or a plurality of regions on one surface of a semiconductor substrate constituting the semiconductor chip. It possesses a wire, a first electrode electrically connected to the first wiring, a second electrode electrically connected to the second wiring,
A first insulating layer is formed between the first wiring and the second wiring, and a second insulating layer is formed between the second wiring, the first electrode, and the second electrode. And an opening for connecting the first wiring and the first electrode is provided in the first insulating layer and the second insulating layer, and the second wiring is provided in the second insulating layer. An evaluation semiconductor chip provided with an opening for connecting the second electrode ;
In an evaluation system comprising: a mounting substrate on which the evaluation semiconductor chip is mounted; and a heat dissipation material fixed between the mounting substrate and a heat dissipation plate on the other surface side of the semiconductor substrate of the evaluation semiconductor chip. A heat dissipation material evaluation method,
A power source is electrically connected to the second wiring, heating is performed for each region of the second wiring, an ammeter and a voltmeter are electrically connected to the first wiring, and the first wiring A method for evaluating a heat radiation material, wherein temperature measurement is performed for each region of the wiring, and a change in adhesion of the heat radiation material to the heat radiation plate is detected based on a temperature measurement result for each region. 半導体チップを構成する半導体基板の一方の面に、複数領域からなる抵抗測温体およびヒータを兼用で構成する複数の第１の配線と、前記第１の配線を電気的に接続するための電極とを有する評価用半導体チップと、前記評価用半導体チップを実装する実装基板と、前記評価用半導体チップの前記半導体基板の他方の面側に、前記実装基板と放熱板との間に固定された放熱材料と、前記評価用半導体チップと前記実装基板との間に充填された硬化性樹脂材料とを備えた評価システムにおける放熱材料評価方法であって、
前記第１の配線を電源、電流計および電圧計に電気的に接続して、前記第１の配線の領域ごとに加熱および測温を行い、その領域ごとの測温結果に基づいて、前記硬化性樹脂材料の充填状態および硬化状態を計測することを特徴とする放熱材料評価方法。 On one surface of a semiconductor substrate constituting a semiconductor chip, a plurality of first wirings configured to serve both as a resistance temperature detector and a heater composed of a plurality of regions, and electrodes for electrically connecting the first wirings A semiconductor substrate for evaluation having a semiconductor chip mounted thereon, a mounting substrate on which the semiconductor chip for evaluation is mounted, and the other surface side of the semiconductor substrate of the semiconductor chip for evaluation fixed between the mounting substrate and the heat sink A heat dissipating material evaluation method in an evaluation system comprising a heat dissipating material and a curable resin material filled between the evaluation semiconductor chip and the mounting substrate,
The first wiring is electrically connected to a power source, an ammeter and a voltmeter, and heating and temperature measurement are performed for each area of the first wiring, and the curing is performed based on a temperature measurement result for each area. The heat dissipation material evaluation method characterized by measuring the filling state and hardening state of a conductive resin material. 半導体チップを構成する半導体基板の一方の面に、複数領域からなる抵抗測温体を構成する複数の第１の配線と、１つまたは複数領域からなるヒータを構成する１つまたは複数の第２の配線と、前記第１の配線に電気的に接続された第１の電極と、前記第２の配線に電気的に接続された第２の電極とを有し、
前記第１の配線と前記第２の配線との間に第１の絶縁層が形成され、前記第２の配線と前記第１の電極および前記第２の電極との間に第２の絶縁層が形成され、前記第１の絶縁層および前記第２の絶縁層に前記第１の配線と前記第１の電極とを接続する開口を設け、前記第２の絶縁層に前記第２の配線と前記第２の電極とを接続する開口を設けた評価用半導体チップと、
前記評価用半導体チップを実装する実装基板と、前記評価用半導体チップの前記半導体基板の他方の面側に、前記実装基板と放熱板との間に固定された放熱材料と、前記評価用半導体チップと前記実装基板との間に充填された硬化性樹脂材料とを備えた評価システムにおける放熱材料評価方法であって、
前記第２の配線に電源を電気的に接続して、前記第２の配線の領域ごとに加熱を行い、前記第１の配線に電流計および電圧計を電気的に接続して、前記第１の配線の領域ごとに測温を行い、その領域ごとの測温結果に基づいて、前記硬化性樹脂材料の充填状態および硬化状態を計測することを特徴とする放熱材料評価方法。 One or a plurality of second wirings constituting a plurality of first wirings constituting a resistance temperature detector composed of a plurality of regions and a heater composed of one or a plurality of regions on one surface of a semiconductor substrate constituting the semiconductor chip. It possesses a wire, a first electrode electrically connected to the first wiring, a second electrode electrically connected to the second wiring,
A first insulating layer is formed between the first wiring and the second wiring, and a second insulating layer is formed between the second wiring, the first electrode, and the second electrode. And an opening for connecting the first wiring and the first electrode is provided in the first insulating layer and the second insulating layer, and the second wiring is provided in the second insulating layer. An evaluation semiconductor chip provided with an opening for connecting the second electrode ;
A mounting substrate on which the evaluation semiconductor chip is mounted, a heat dissipation material fixed between the mounting substrate and a heat dissipation plate on the other surface side of the semiconductor substrate of the evaluation semiconductor chip, and the evaluation semiconductor chip And a heat dissipation material evaluation method in an evaluation system comprising a curable resin material filled between the mounting substrate and the mounting substrate,
A power source is electrically connected to the second wiring, heating is performed for each region of the second wiring, an ammeter and a voltmeter are electrically connected to the first wiring, and the first wiring A heat radiation material evaluation method, comprising: measuring temperature for each wiring area, and measuring a filling state and a curing state of the curable resin material based on a temperature measurement result for each area.
JP2011047366A 2011-03-04 2011-03-04 Semiconductor chip for evaluation, evaluation system, and heat dissipation material evaluation method Expired - Fee Related JP5621664B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011047366A JP5621664B2 (en) 2011-03-04 2011-03-04 Semiconductor chip for evaluation, evaluation system, and heat dissipation material evaluation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011047366A JP5621664B2 (en) 2011-03-04 2011-03-04 Semiconductor chip for evaluation, evaluation system, and heat dissipation material evaluation method

Publications (2)

Publication Number Publication Date
JP2012184990A JP2012184990A (en) 2012-09-27
JP5621664B2 true JP5621664B2 (en) 2014-11-12

Family

ID=47015214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011047366A Expired - Fee Related JP5621664B2 (en) 2011-03-04 2011-03-04 Semiconductor chip for evaluation, evaluation system, and heat dissipation material evaluation method

Country Status (1)

Country Link
JP (1) JP5621664B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104048992B (en) * 2014-06-24 2016-09-21 中国东方电气集团有限公司 Thermal coupling effect lower semiconductor device drain pan is to the thermal resistance measurement device of air
EP3757559A4 (en) 2018-02-22 2021-11-24 Osaka University Chip for evaluating board, and board evaluating device
JP7306712B2 (en) 2019-07-26 2023-07-11 株式会社クオルテック Heater chip and bonding layer evaluation device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63134943A (en) * 1986-11-26 1988-06-07 Nec Corp Testing device for semiconductor element
JPS63190353A (en) * 1987-02-02 1988-08-05 Matsushita Electronics Corp Measurement of heat distribution or thermal resistance of semiconductor device
JPH02299260A (en) * 1989-05-15 1990-12-11 Hitachi Ltd Semiconductor integrated circuit
JP3256658B2 (en) * 1996-07-08 2002-02-12 株式会社山武 Flow velocity detector
JP4121650B2 (en) * 1998-12-21 2008-07-23 シャープ株式会社 Thermal conductivity calculation method and apparatus, and medium on which thermal conductivity calculation program is recorded
JP5062657B2 (en) * 2006-07-14 2012-10-31 アズビル株式会社 Abnormality detection device and abnormality detection method for sensor chip with heater
JP5418510B2 (en) * 2010-02-25 2014-02-19 日立化成株式会社 Semiconductor chip for evaluation, evaluation system and repair method thereof

Also Published As

Publication number Publication date
JP2012184990A (en) 2012-09-27

Similar Documents

Publication Publication Date Title
JP5418510B2 (en) Semiconductor chip for evaluation, evaluation system and repair method thereof
JP5295932B2 (en) Semiconductor package, evaluation method thereof, and manufacturing method thereof
KR100690926B1 (en) Micro heat flux sensor array
Roesch et al. Cycling copper flip chip interconnects
US7965094B2 (en) Packaged die heater
CN101499511B (en) LED chip with temperature sensing component and manufacturing method thereof
JP4896963B2 (en) Wafer-shaped measuring apparatus and manufacturing method thereof
JP4952787B2 (en) Anisotropic conductive connector, probe member and wafer inspection device
JP5621664B2 (en) Semiconductor chip for evaluation, evaluation system, and heat dissipation material evaluation method
Gao et al. Two-dimensional mapping of interface thermal resistance by transient thermal measurement
US6867610B2 (en) Test structure for determining the stability of electronic devices comprising connected substrates
Cheng et al. Hygro-thermo-mechanical behavior of adhesive-based flexible chip-on-flex packaging
US7982475B2 (en) Structure and method for reliability evaluation of FCPBGA substrates for high power semiconductor packaging applications
JP6652443B2 (en) Multilayer wiring board and probe card using the same
Martin et al. Online Condition Monitoring Methodology for Power Electronics Package Reliability Assessment
JP4635901B2 (en) Module package
JP5862510B2 (en) Semiconductor device evaluation system and evaluation method
JP2013051355A (en) Penetration wiring inspection method and penetration wiring board manufacturing method
TWI331675B (en) Circuit board structure having a temp sensor and fabrication method thereof
JP2009528539A (en) Circuit lid with thermocouple
WO2012026057A1 (en) Semiconductor chip having heater wiring
Ďuran et al. Recent results and challenges in development of metallic hall sensors for fusion reactors
JP2003297965A (en) Semiconductor device and its producing method
Wakasugi et al. High heat-density SiC heater chip for thermal characterization of high temperature packaging
JP2022139954A (en) Wiring board, semiconductor package and method for manufacturing wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140826

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140908

LAPS Cancellation because of no payment of annual fees