JP5619163B2 - 磁界センサおよび磁界センサ製造方法 - Google Patents

Description

本発明は、請求項１の上位概念に記載された磁界センサに基づく。

この種のマイクロメカニカル磁界センサは一般的に公知である。例えば、文献ＤＥ４４４２４４１Ａ１およびＥＰ１０５２５１９Ｂ１から、いわゆるフラックスゲートタイプの磁界センサが知られている。これは、半導体基板、励磁部材、２つの検出コイルおよび１つの磁心を含んでいる。励磁部材はここで、それぞれ１つの励磁コイルを有している。このコイルは、励磁周波数を有している交流電流で駆動される。これによって、磁心内で、磁束が、同じ周波数の磁気ヒステリシス（Ｂ−Ｈ曲線）に従って形成される。磁心は、強磁性材料を含んでいる。これは励磁部材によって周期的に磁気飽和状態にされる。ここで磁気飽和状態とは、付加的な外部の磁界が磁心内で磁束を格段に高めることがない、ということを意味している。磁心内の磁束は、透磁性と磁界との積に比例している。従って透磁性は飽和領域内では比較的小さく、磁気ヒステリシスの零通過時には比較的大きい。透磁性が非線形なので、存在する、測定されるべき外部の磁界が磁束をひずませてしまう。これは検出コイルによって検出可能である。このために複数の検出コイルが、磁心を中心に逆方向に配置されている。従って、検出コイル内で磁束によって磁心内に誘起される誘起電流は、測定されるべき外部磁界が存在しない場合には、０と同じである。測定されるべき外部磁界が存在する場合には、各誘起電流は、強磁性磁心の非線形透磁性によって、励磁周波数の種々異なるハーモニックスを有する。これは、外部磁界に依存している。従って、誘起電流の総計は零ではなく、測定されるべき外部磁界の大きさに対する尺度になる。従来技術では、励磁コイルは、装置基板の主要延在面に対して垂直に配向されているコイル横断面を有している。ここでこのコイル横断面の中央を磁界が貫通している。この装置の欠点は、磁束を案内する構造体が標準ＣＭＯＳプロセスにおいて装置内に組み込まれない、ということである。ニッケルおよび鉄は、ＣＭＯＳプロセスにおける通常の材料ではないので、混入の恐れが生じる。従って、このステップは多くのＣＭＯＳラインにおいて使用不可能である。従来技術ではさらに、主要延在面に対して平行なコイル横断面を備えた励磁コイルが知られている。この励磁コイルの平面構造によって、この種の磁界センサの実現は比較的、場所およびコストを必要としてしまう。

本発明の開示内容
添付された請求項に記載されている本発明の磁界センサおよび本発明の磁界センサ製造方法は、従来技術に比べて、次のような利点を有している。すなわち、比較的コンパクトな構造を有しており、しいては磁界センサを低コストに実現することができるという利点である。ここでは同時に、磁界センサ製造時、殊に磁心を入れる際の外部材料の混入が阻止される。これによって本発明の磁界センサは有利には、標準的な半導体製造プロセス、殊にＣＭＯＳプロセス内で製造可能になる。これは次のことによって実現される。すなわち、励磁コイルが、基板の主要延在面に対して実質的に垂直に配向されているコイル横断面を有することによって実現される。ここで磁心は、コイル横断面の半径方向において、コイル横断面外に、有利には基板上に配置される。これは次のような利点を有する。すなわち、基板内での電気的および電子的な構造体の製造、殊に基板内の励磁コイルおよび／または検出コイルの製造が、基板上の磁心の配置に依存せずに行われ、これによって標準半導体製造方法、殊に、ＣＭＯＳプロセス内で実現可能である、という利点を有する。基板内への外部粒子の混入はここでは阻止される。磁心は殊に、基板を封鎖した後に、基板表面上に配置される。用語「コイル横断面」は本発明では、殊に、励磁コイルによって誘導される磁界に対して垂直に配向され、励磁コイルの巻き線によって外部に対して制限されている励磁コイル面を含んでいる。有利には、磁心を励磁コイル外に配置したのにもかかわらず、励磁コイルによって磁束が磁心内に誘起される。これは、「フラックスゲート」センサ原理によるセンサ装置のために提供される。基板は、各任意の実施形態において有利には、半導体基板、特に有利にはシリコン基板を有している。

本発明の有利な形態および発展形態は従属請求項、並びに、図面を参照した説明に記載されている。

有利な実施形態では、磁心は主要延在面に対して垂直に、コイル横断面外に配置されており、かつ有利には、殊に基板の外部表面上に配置されている。有利にはこれによって、比較的容易かつ低コストに、磁界センサを製造することが可能になる。これは磁心が、基板内に電気的構造体および電子的構造体を製造した後に、殊に標準のＣＭＯＳプロセスにおいて、容易に、主要延在面上ないしは主要延在面に対して垂直に、励磁コイル上に配置されることによって行われる。これは有利には、独立した製造方法において行われる。表面とは、本発明では殊に、基板の平らな面および／または磁心が挿入される、基板表面上の湾入部を含んでいる。

有利な実施形態では、基板は層構造を有している。ここで励磁コイルは複数の往路導体と複数の復路導体とを有している。ここで複数の往路導体と複数の復路導体は有利には、層構造の異なる層内に主要延在面に対して垂直に、および／または、基板の異なる面上に配置されている。従って特に有利には、励磁コイルは標準半導体製造方法において製造される。ここで往路導体および復路導体は異なるメタライゼーションレベル内に実現される。これらは有利には、電気なコンタクト素子、いわゆる「ビア」によって相互に接続されている。これによって、磁界センサの比較的低コストの製造が可能になる。復路導体は、殊に、複数の往路導体の個々の往路導体を相互に導電性接続するために用いられる。特に有利には複数の往路導体は、基板の背面上に配置されている。これによって有利には、往路導体と復路導体との間の間隔は比較的大きくなり、より大きい電界が得られる。

有利な実施形態では、主要延在面に対して垂直に、複数の往路導体は磁心によって少なくとも部分的に覆われている。有利にはこれによって、励磁コイル、殊に往路導体を通る電流によって磁束が磁心内に誘導される。ここで磁心は有利には交互に磁気飽和状態にされ、これによってフラックスゲート原理による外部磁界の検出に使用される。

有利な実施形態では、主要延在面に対して垂直に、複数の往路導体が実質的に、磁心と複数の復路導体との間に配置されている。有利にはこれによって、磁心と往路導体との間の間隔が、磁心と復路導体との間の間隔よりも格段に小さくなる。従って、往路導体によって磁心の箇所で形成される磁束は、復路導体によって磁心の領域内で形成される磁束よりも格段に大きくなる。従って、結果として生じる総磁束は往路導体によって形成される磁束によって定められ、零ではない。従って磁心は、励磁コイル内の電流によって磁気飽和状態にされる。磁心は有利には、軟磁性材料、殊に鉄とニッケルとの合金を有している。従って磁心は、比較的容易に磁化される。

有利な実施形態では、磁界センサは、磁心内で磁束を読み出す検出コイルを有している。ここで検出コイルは有利には、主要延在面に対して平行に、および／または、垂直に配向されているコイル横断面を有している。複数の検出コイルが有利には相互に反対方向に配置されている。従って、励磁コイルによって磁心内に誘起された磁束が、検出コイル内の検出流へとなる。これらは、測定されるべき外部磁界が存在しない場合には相殺される。測定されるべき外部磁界が存在する場合には、この外部磁界の付加的なベクトル成分が、結果として生じる信号を検出コイル内に誘起する。これは、測定されるべき外部磁界と比例している。検出コイルのコイル横断面は、主要延在面に対して平行または垂直に配向される。これによって有利には、励磁コイルと同様に、主要延在面に対して垂直なコイル横断面を有する、検出コイルの比較的コンパクトな配置が実現される。ここでは磁心は、殊にコイル横断面外に配置される。または、基板表面上の比較的容易なコイル配置が実現される。この場合にはコイル横断面は、実質的に、主要延在面に対して平行に配向されている。検出コイルは通常は、励磁コイルよりも格段に小さく形成されている。従って、主要延在面に対して平行なコイル横断面の場合には、付加的に必要となる構造空間は比較的小さい。

有利な実施形態では、主要延在面に対して垂直に、往路導体と復路導体との間に、コンタクト素子および／または誘電層が配置される。有利には往路導体と復路導体は、コンタクト素子によって電気的に相互に接触接続される。ここでこのコンタクト素子は、殊にいわゆる「ビア」を含んでいる。これは、半導体製造プロセスにおいて種々異なるメタライゼーションレベルを相互に接続する。誘電層は、有利には、コイル横断面において往路導体を各復路導体から相互に電気的に絶縁するために設けられている。誘電層は殊に酸化物層を含んでいる。これは通常は、半導体製造プロセスにおいて種々異なるメタライゼーションレベルの間に配置される。これによって有利には、標準半導体製造方法内で励磁コイルを比較的低コストで製造することが可能になる。

本発明の別の対象は、磁界センサの製造方法である。ここで第１の製造ステップにおいて基板が準備され、第２の製造ステップにおいて励磁コイルが基板内に製造され、第３の製造ステップにおいて磁心がコイル横断面の半径方向において、コイル横断面の外側に配置される。これによって、従来技術と比較して、比較的コンパクトな磁界センサを格段に低コストに製造することが可能になる。これは次のことによって実現される。すなわち、第１と第２の製造ステップが標準半導体製造プロセス、殊に標準ＣＭＯＳプロセスにおいて実現されることである。従って、第３の製造ステップでのみ付加的な方法が必要であり、ここでは磁心のみが励磁コイルの領域内に、基板上に配置されなければならない。殊に励磁コイルの製造中の磁心の配置は必要ではない。従って、磁心材料が半導体材料に混入することが阻止される。有利には、磁心のこのような配置にかかわらず、励磁コイルの外側に励磁コイルによって磁束が磁心内に誘起される。これは「フラックスゲート」センサ原理によるセンサ装置に使用される。

有利な実施形態では第３の製造ステップにおいて、磁心が主要延在面に対して垂直に、コイル横断面の外側に、かつ有利には殊に、基板の外側表面上に配置される。従って、第３の製造ステップは比較的容易かつ低コストに行われる。

有利な実施形態では、第２の製造ステップの第１の部分ステップにおいて、複数の復路導体が形成され、第２の製造ステップの第２の部分ステップでは、複数の往路導体が形成され、および／または第２の製造ステップの第３の部分ステップでは、複数のコンタクト素子および／または複数の誘電層が基板内に形成される。この第３の部分ステップは有利には、第１または第２の部分ステップの前、間および／または後に行われる。特に有利には第１、第２および／または第３の部分ステップは複数回行われる。有利には、励磁コイルはこれによって、標準半導体製造プロセスにおいて製造可能になる。ここでは種々のメタライゼーション層が連続して基板上に析出される。最も下のメタライゼーションレベルでは、第１の部分ステップの枠内で、複数の復路導体が形成される。これらは相互に電気的に絶縁されている。後の第２の部分ステップでは、別のメタライゼーションレベルが基板上に析出される。ここでは複数の往路導体が形成される。これらの往路導体はここで相互に電気的に絶縁されている。有利には、異なるメタライゼーションレベル内に配置されている復路導体と往路導体が、コンタクト素子、いわゆるビアによって、相互に導電性接続される。励磁コイル内部では、復路導体と相応の往路導体とが誘電層によって相互に電気的に絶縁されている。択一的な実施形態では、第２の製造ステップの間に、磁界センサの検出コイルも製造される。

本発明の実施例を図示し、以下の明細書でより詳細に説明する。

本発明の例示的な実施形態による磁界センサの概略的な横断面図 本発明の例示的な実施形態による磁界センサの概略的な平面図 本発明の例示的な実施形態による磁界センサの励磁コイルおよび磁心の概略的な側面図

種々の図面において、同じ部分には常に同じ参照番号が付与されているので、これらの部分は通常はそれぞれ一度しか挙げられない、ないしは説明されない。

図１には、本発明の例示的な実施形態に従った磁界センサ１の概略的な横断面図が示されている。磁界センサ１は基板２を含んでいる。この基板内には、励磁コイル４が配置されており、この基板は有利には半導体基板、特に有利にはシリコン基板である。励磁コイル４はコイル横断面４´を有しており、これは基板２の主要延在方向１００に対して垂直に配向されており、励磁コイル４の巻き線によって制限されている。励磁コイル４の領域内では、基板２の表面２´上に磁心３が次のように配置されている。すなわち、磁心３が、コイル横断面４´の半径方向において、コイル横断面４´外に位置するように配置されている。励磁コイル４は往路導体５と復路導体６とを有しており、これらはコンタクト素子７によって相互に導電性接続されている。主要延在方向１００に対して垂直の、往路導体５と磁心３との間の間隔は、主要延在方向１００に対して垂直の、復路導体６と磁心３との間の間隔よりも格段に小さい。なぜなら、往路導体５は、実質的に磁心３と復路導体６との間に、主要延在方向１００に対して垂直に配置されているからである。励磁コイル４内を電流が流れると、磁心３内に、磁束が往路導体５を通って一度形成され、復路導体６を通って一度形成される。往路導体５と磁心３との間の間隔が格段に小さいので、往路導体５と復路導体６とを流れる電流が同じである場合には、往路導体５によって磁心３内に誘起される磁束は、復路導体６によって磁心３内に形成される磁束よりも格段に大きい。従って、励磁コイル４を通る電流は、結果として生じる磁束を磁心３内に形成する。これによって、磁心３は殊に磁気飽和状態にされ、「フラックスゲート」センサ原理によるセンサ装置（Ｆｏｅｒｓｔｅｒ−Ｓｏｎｄｅとも称される）に使用される。励磁コイル４は、多層構造で基板２内に構成される。基板２はこのためにウェハ１０を有しており、この上に第１の酸化物層１１が析出される。この酸化物層１１上に、第２の製造ステップの第１の部分ステップにおいて、第１のメタライゼーションレベルが析出される。この中に、複数の復路導体６が製造される。ここで複数の復路導体６は相互に電気的に絶縁されている。この第１のメタライゼーションレベル上には誘電層１２、１３が析出されており、この誘電層１２、１３内にコンタクト素子７が析出されている。第２の製造ステップの第２の部分ステップでは、第２のメタライゼーションレベルが析出され、この内部に複数の往路導体５が形成される。この往路導体５は、複数の往路導体５から、同じように電気的に相互に絶縁されている。第２のメタライゼーションレベル上には、別の誘電層１４が析出される。誘電層１２、１３およびこの別の誘電層１４は有利には酸化物を含んでおり、特に有利にはシリコン酸化物を含んでいる。複数の復路導体６および複数の往路導体５は有利には金属を含んでいる。復路導体６および往路導体５はコンタクト素子７、いわゆる「ビア」によって相互に導電性接続されており、これによって基板２内に励磁コイル４が実現される。これは、主要延在方向１００に対して平行に、基板２内に延在している。有利には、磁界センサ１は検出コイルを含んでいる。検出コイルは図１に示されておらず、磁石コイル３内の、測定されるべき外部磁界、例えば地磁界または検査体から生じる磁界を検出するために設けられている。この検出コイルは有利には、主要延在方向１００に対して平行または垂直に配向されているコイル横断面を有している。磁界センサ１は、従来技術と比べて、殊に標準半導体製造方法および殊にＣＭＯＳプロセス内で製造可能である。

図２には、本発明の第１の実施形態に従った磁界センサ１の概略的な平面図が示されている。図２には、図１に示された磁界センサ１の平面図が、矢印１０１に沿って示されている。見やすくするために、図２は、複数の往路導体５、複数の復路導体６、コンタクト素子７および磁心３だけを示している。往路導体５は実質的に相互に平行に配向されており、相互に間隔が空けられている。往路導体５の終端では、種々の往路導体５はそれぞれ相互に電気的に絶縁されており、復路導体６の終端では、個々の復路導体６は相互に電気的に絶縁されている。往路導体５は、相応の復路導体６とそれぞれコンタクト素子７を介して電気的に接続されている。ここでそれぞれ、往路導体５の終端は復路導体６と接続されている。また、往路導体５の別の終端部は、別の復路導体６と接続されている。往路導体５と復路導体６とを少なくとも部分的に、主要延在面１００に対して垂直に覆っている磁心３は、破線で概略的に示されている。矢印１０２は、往路導体５によって形成された磁束を表している。この磁束は、矢印１０３によって表されている、復路導体６から生じる磁束よりも大きい。これは矢印１０２および１０３の異なる大きさによって明らかである。従って磁心３内で形成される磁束密度は、主に往路導体５によって誘起される。また、復路導体６は主に、励磁コイル４のコイル配線のために用いられる。

図３には、本発明の第１の実施形態に従った磁界センサ１の復路導体６、往路導体５、コンタクト素子７および磁心３の概略的な側面図が示されている。図３はさらに、復路導体６内の電流によって形成された磁束密度５０と、往路導体５を通る電流によって形成された磁束密度５１とを示している。磁界密度は比較的強く、電流を導く導体に対する間隔に依存する。従って往路導体５によって磁心３内に形成される磁束密度は、復路導体６によって磁心３内に形成される磁束密度よりも格段に大きい。従って、復路導体６の磁束密度と、復路導体５の磁束密度は相互に補償されず、実磁束密度が磁心３内に形成される。これは、磁界センサ１の「フラックスゲート」センサ原理によるセンサ機能に用いられる。

Claims (8)

1. 基板（２）と磁心（３）とを備えた磁界センサ（１）であって、
   前記基板（２）は、前記磁心（３）内に磁束を形成する励磁コイル（４）を有しており、前記励磁コイル（４）は、前記基板（２）の主要延在面（１００）に対して垂直に配向されているコイル横断面（４´）を有している磁界センサ（１）において、
   前記磁心（３）は前記コイル横断面（４´）の半径方向において、前記コイル横断面（４´）外に配置されており、前記磁心（３）は前記主要延在面（１００）に対して垂直に、前記コイル横断面（４´）外に、かつ、前記基板（２）の外側表面（２´）上に配置されており、前記磁心（３）は、前記基板（２）を封鎖した後に、前記外側表面（２´）上に配置されている、
   ことを特徴とする磁界センサ（１）。
2. 前記基板（２）は層構造を有しており、前記励磁コイル（４）は複数の往路導体（５）と複数の復路導体（６）とを有しており、
   前記複数の往路導体（５）と前記複数の復路導体（６）とは、主要延在面（１００）に対して垂直に、前記層構造の異なる層内に、または前記基板（２）の異なる面上に、配置されている、
   請求項１記載の磁界センサ（１）。
3. 主要延在面（１００）に対して垂直に、前記複数の往路導体（５）が前記磁心（３）によって少なくとも部分的に覆われている、
   請求項１または２記載の磁界センサ（１）。
4. 主要延在面（１００）に対して垂直に、前記複数の往路導体（５）は、前記磁心（３）と前記複数の復路導体（６）との間に配置されている、
   請求項１から３までのいずれか１項記載の磁界センサ（１）。
5. 前記磁気メータ（１）は、磁心（３）内の磁束を検出するための検出コイルを有しており、
   前記検出コイルは、主要延在面（１００）に対して平行または垂直に配向されている検出コイル横断面を有している、
   請求項１から４までのいずれか１項記載の磁界センサ（１）。
6. 主要延在面（１００）に対して垂直に、前記往路導体（５）と前記復路導体（６）との間に、コンタクト素子（７）および誘電層が配置されている、
   請求項１から５までのいずれか１項記載の磁界センサ（１）。
7. 請求項１に記載された磁界センサ（１）を製造する方法であって、
   第１の製造ステップにおいて基板（２）を準備し、
   第２の製造ステップにおいて励磁コイル（４）を基板（２）内に製造し、
   第３の製造ステップにおいて磁心（３）をコイル横断面（４´）の半径方向において、前記コイル横断面（４´）外に配置し、前記第３のステップにおいて前記磁心（３）を前記主要延在面（１００）に対して垂直に、前記コイル横断面（４´）外に、かつ、前記基板（２）の外側表面（２´）上に配置し、前記磁心を、前記基板を封鎖した後に前記基板（２）の外側表面（２´）上に配置する、
   ことを特徴とする方法。
8. 前記第２の製造ステップの第１の部分ステップにおいて複数の復路導体（６）を形成し、前記第２の製造ステップの第２の部分ステップにおいて複数の往路導体（５）を形成し、前記第２の製造ステップの第３の部分ステップにおいて複数のコンタクト素子（７）および複数の誘電層を基板（２）内に形成する、
   請求項７記載の方法。

Images