JP5618613B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP5618613B2
JP5618613B2 JP2010107413A JP2010107413A JP5618613B2 JP 5618613 B2 JP5618613 B2 JP 5618613B2 JP 2010107413 A JP2010107413 A JP 2010107413A JP 2010107413 A JP2010107413 A JP 2010107413A JP 5618613 B2 JP5618613 B2 JP 5618613B2
Authority
JP
Japan
Prior art keywords
gate
semiconductor device
semiconductor substrate
electrode
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010107413A
Other languages
Japanese (ja)
Other versions
JP2011238690A (en
Inventor
一廣 西村
一廣 西村
山田　一樹
一樹 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010107413A priority Critical patent/JP5618613B2/en
Publication of JP2011238690A publication Critical patent/JP2011238690A/en
Application granted granted Critical
Publication of JP5618613B2 publication Critical patent/JP5618613B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)

Description

本発明は、半導体装置に関するものであり、特に、ゲート電極を有する半導体素子を含む半導体装置に関するものである。   The present invention relates to a semiconductor device, and more particularly to a semiconductor device including a semiconductor element having a gate electrode.

近年、ゲート電極に印加する電圧によってスイッチングを行う電力用半導体素子が広く用いられている。このような素子としては、たとえば、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）および電力用ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）がある。この種の素子の信頼性を確保するためには、その動作中に生じ得るサージ電圧に起因したゲート絶縁膜の破壊を防止する必要がある。このための方策として、第１に、半導体素子の出荷前にゲート絶縁膜のスクリーニング試験を行うことが考えられ、第２に、ゲート-エミッタ間電圧が過度に高くならないようにするための保護回路を半導体素子に付加することが考えられる。より信頼性を確保するためにはこの両方策を共に実施することが望ましく、この場合、スクリーニング試験の高電圧に起因して保護回路が破壊されないようにする必要がある。   In recent years, power semiconductor devices that perform switching by a voltage applied to a gate electrode have been widely used. Examples of such an element include an insulated gate bipolar transistor (IGBT) and a power MOSFET (Metal Oxide Semiconductor Field Effect Transistor). In order to ensure the reliability of this type of element, it is necessary to prevent the gate insulating film from being destroyed due to a surge voltage that may occur during the operation. As measures for this, firstly, it is conceivable to perform a screening test of the gate insulating film before shipment of the semiconductor element, and secondly, a protection circuit for preventing the gate-emitter voltage from becoming excessively high. It is conceivable to add to the semiconductor element. It is desirable to implement both of these measures together in order to ensure more reliability. In this case, it is necessary to prevent the protection circuit from being destroyed due to the high voltage of the screening test.

たとえば、特開平０５−０６７６６１号公報の図１によれば、電力用ＭＯＳＦＥＴに、定電圧ダイオードおよびＭＯＳスイッチを有する保護回路が付加されている。スクリーニング試験の際には、ＭＯＳスイッチがオフされることで、保護回路の定電圧ダイオードが破壊されることが防止される。   For example, according to FIG. 1 of Japanese Patent Laid-Open No. 05-066761, a protection circuit having a constant voltage diode and a MOS switch is added to the power MOSFET. In the screening test, the MOS switch is turned off to prevent the constant voltage diode of the protection circuit from being destroyed.

特開平０５−０６７６６１号公報（図１）JP 05-066761 A (FIG. 1)

しかしながら上記従来技術によると、スクリーニング試験の際にＭＯＳスイッチにオフ信号を入力しなければならないので、試験の作業が複雑になってしまう。   However, according to the above prior art, an off signal has to be input to the MOS switch during the screening test, which complicates the test work.

本発明は、上記の課題に鑑みてなされたものであり、その目的は、そのゲート絶縁膜のスクリーニング試験が容易に行なれ得る半導体装置を提供することである。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor device in which a screening test of the gate insulating film can be easily performed.

本発明の半導体装置は、半導体基板と、半導体素子と、ゲート端子と、ダイオードと、テスト端子と、抵抗素子とを有する。半導体素子は、半導体基板に形成されており、第１および第２の主電極と、ゲート電極とを有する。ゲート電極は半導体基板上にゲート絶縁膜を介して設けられている。ゲート端子は、半導体基板上に設けられており、半導体素子をスイッチングするためのゲート信号を受けるためのものである。ダイオードは、半導体基板上に設けられている。テスト端子は、半導体基板上に設けられており、ゲート電極に電気的に接続されている。抵抗素子は、半導体基板上に設けられており、ゲート端子およびテスト端子の間を互いに電気的に接続している。ダイオードは、ゲート信号のゲート端子から第１の主電極に向かう方向の伝搬が逆方向電流となるような向きでゲート端子および第１の主電極の間を互いに電気的に接続している。ゲート電極、ダイオードおよび抵抗素子はポリシリコンにより形成されている。ゲート電極のポリシリコンとダイオードのポリシリコンと抵抗素子のポリシリコンとに含まれる導電性不純物の種類および濃度は互いに同一ではない。 The semiconductor device of the present invention includes a semiconductor substrate, a semiconductor element, a gate terminal, a diode, a test terminal, and a resistance element. The semiconductor element is formed on a semiconductor substrate and has first and second main electrodes and a gate electrode. The gate electrode is provided on the semiconductor substrate via a gate insulating film. The gate terminal is provided on the semiconductor substrate and receives a gate signal for switching the semiconductor element. The diode is provided on the semiconductor substrate . The test terminal is provided on the semiconductor substrate and is electrically connected to the gate electrode. The resistance element is provided on the semiconductor substrate and electrically connects between the gate terminal and the test terminal. The diode electrically connects the gate terminal and the first main electrode to each other in such a direction that propagation of the gate signal from the gate terminal toward the first main electrode becomes a reverse current. The gate electrode, the diode and the resistance element are made of polysilicon. The types and concentrations of conductive impurities contained in the gate electrode polysilicon, the diode polysilicon, and the resistor element polysilicon are not the same.

本発明によれば、ゲート絶縁膜のスクリーニング試験としてゲート電極および第１の主電極の間に高電圧を印加する際に、テスト端子から電圧を印加することができる。この場合、抵抗素子による電圧降下によって、ダイオードに印加される電圧が低減される。よって試験に起因するダイオードの破壊を防止することができる。またテスト端子は抵抗素子を介さずにゲート電極に接続されているので、抵抗素子による電圧降下を伴わずに、ゲート電極に十分に高い電圧を印加することができる。よってより確実に試験を行うことができる。   According to the present invention, a voltage can be applied from the test terminal when a high voltage is applied between the gate electrode and the first main electrode as a screening test for the gate insulating film. In this case, the voltage applied to the diode is reduced by the voltage drop caused by the resistance element. Therefore, destruction of the diode due to the test can be prevented. Further, since the test terminal is connected to the gate electrode without going through the resistance element, a sufficiently high voltage can be applied to the gate electrode without causing a voltage drop due to the resistance element. Therefore, the test can be performed more reliably.

本発明の実施の形態１における半導体装置の構成を概略的に示す回路図である。1 is a circuit diagram schematically showing a configuration of a semiconductor device in a first embodiment of the present invention. 第１の比較例を示す回路図である。It is a circuit diagram which shows the 1st comparative example. 図２の比較例を示す回路図である。It is a circuit diagram which shows the comparative example of FIG. 本発明の実施の形態２における半導体装置の第１の主電極、ゲート端子およびテスト端子の構成を概略的に示す部分平面図である。It is a fragmentary top view which shows roughly the structure of the 1st main electrode of the semiconductor device in Embodiment 2 of this invention, a gate terminal, and a test terminal. 図４の線Ｖ−Ｖに沿う概略的な部分断面図である。FIG. 5 is a schematic partial sectional view taken along line VV in FIG. 4. 図４の線ＶＩ−ＶＩに沿う概略的な部分断面図である。FIG. 5 is a schematic partial cross-sectional view taken along line VI-VI in FIG. 4.

以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
図１を参照して、本実施の形態の半導体装置１００は、半導体基板と、ｎチャネル型のＩＧＢＴ２０（半導体素子）と、ダイオード４０と、抵抗素子３３と、ゲート端子３１と、テスト端子３２とを有する。ＩＧＢＴ２０は半導体基板に形成されている。ダイオード４０、抵抗素子３３、ゲート端子３１、およびテスト端子３２の各々は、半導体基板上に設けられている。なお半導体基板の具体的な構成は実施の形態２において説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(Embodiment 1)
Referring to FIG. 1, a semiconductor device 100 according to the present embodiment includes a semiconductor substrate, an n-channel IGBT 20 (semiconductor element), a diode 40, a resistance element 33, a gate terminal 31, and a test terminal 32. Have The IGBT 20 is formed on a semiconductor substrate. Each of the diode 40, the resistance element 33, the gate terminal 31, and the test terminal 32 is provided on a semiconductor substrate. Note that a specific structure of the semiconductor substrate will be described in Embodiment Mode 2.

ＩＧＢＴ２０は、エミッタ電極２１（第１の主電極）と、コレクタ電極２２（第２の主電極）と、ゲート電極３０とを有する。エミッタ電極２１およびコレクタ電極２２の各々は半導体基板上に設けられている。ゲート電極３０は、半導体基板上にゲート絶縁膜を介して設けられており、ＩＧＢＴ２０におけるエミッタ電極２１およびコレクタ電極２２の間の電流経路をスイッチングするための電界を半導体基板へ印加するためのものである。   The IGBT 20 includes an emitter electrode 21 (first main electrode), a collector electrode 22 (second main electrode), and a gate electrode 30. Each of the emitter electrode 21 and the collector electrode 22 is provided on a semiconductor substrate. The gate electrode 30 is provided on the semiconductor substrate via a gate insulating film, and is for applying an electric field for switching the current path between the emitter electrode 21 and the collector electrode 22 in the IGBT 20 to the semiconductor substrate. is there.

ダイオード４０は、ゲート端子３１およびエミッタ電極２１の間を互いに電気的に接続している。またこの接続は、ゲート端子３１からエミッタ電極２１に向かう方向がダイオード４０にとって逆方向となるように行われている。これにより、ゲート端子３１に印加されるゲート信号のエミッタ電極２１への伝搬はダイオード４０の逆方向電流に対応するものとなり、よってそのような伝搬はＩＧＢＴ２０の通常動作においてブロックされる。   The diode 40 electrically connects the gate terminal 31 and the emitter electrode 21 to each other. This connection is made so that the direction from the gate terminal 31 toward the emitter electrode 21 is opposite to the diode 40. Thereby, the propagation of the gate signal applied to the gate terminal 31 to the emitter electrode 21 corresponds to the reverse current of the diode 40, and thus such propagation is blocked in the normal operation of the IGBT 20.

抵抗素子３３は、半導体基板上に設けられており、ゲート端子３１およびテスト端子３２の間を互いに電気的に接続している。   The resistance element 33 is provided on the semiconductor substrate and electrically connects the gate terminal 31 and the test terminal 32 to each other.

ゲート端子３１は、ＩＧＢＴ２０をスイッチングするためのゲート信号を半導体装置１００の外部から受けるためのものであって、抵抗素子３３を介してＩＧＢＴ２０のゲート電極３０に電気的に接続されている。テスト端子３２は、抵抗素子３３を介することなくＩＧＢＴ２０のゲート電極３０に電気的に接続されている。   The gate terminal 31 is for receiving a gate signal for switching the IGBT 20 from the outside of the semiconductor device 100, and is electrically connected to the gate electrode 30 of the IGBT 20 through the resistance element 33. The test terminal 32 is electrically connected to the gate electrode 30 of the IGBT 20 without passing through the resistance element 33.

次に半導体装置１００の通常動作について説明する。エミッタ電極２１の電位を基準としてゲート端子３１に入力される電圧が所定のしきい値より低くされると、抵抗素子３３を介してゲート電極３０に印加される電圧も低くなり、この結果、ＩＧＢＴ２０のエミッタ電極２１およびコレクタ電極２２の間がオフ状態となる。逆にゲート端子３１に入力される電圧がしきい値より高くされると、抵抗素子３３を介してゲート電極３０に印加される電圧も高くなり、この結果、ＩＧＢＴ２０のエミッタ電極２１およびコレクタ電極２２の間がオン状態となる。このように、ゲート端子３１に入力される電圧、すなわちゲート信号によって、ＩＧＢＴ２０のスイッチング動作が行われる。   Next, normal operation of the semiconductor device 100 will be described. When the voltage input to the gate terminal 31 with respect to the potential of the emitter electrode 21 is made lower than a predetermined threshold value, the voltage applied to the gate electrode 30 via the resistance element 33 is also reduced. As a result, the IGBT 20 The space between the emitter electrode 21 and the collector electrode 22 is turned off. Conversely, when the voltage input to the gate terminal 31 is made higher than the threshold value, the voltage applied to the gate electrode 30 via the resistance element 33 also increases. As a result, the emitter electrode 21 and the collector electrode 22 of the IGBT 20 are increased. The interval is turned on. Thus, the switching operation of the IGBT 20 is performed by the voltage input to the gate terminal 31, that is, the gate signal.

次に半導体装置１００にサージが加わった場合の半導体装置１００の保護動作について説明する。ゲート信号の入力部であるゲート端子３１の電圧を急激に高めようとするようなサージが半導体装置１００外部から加わると、ダイオード４０に、その降伏電圧を超える逆バイアス電圧が印加される。この結果、ゲート端子３１からエミッタ電極２１へと逆方向電流が流れることで、ゲート端子３１の電圧の過度の上昇が抑制される。よってゲート電極３０の電圧の急激な上昇も抑制されるので、ＩＧＢＴ２０のゲート絶縁膜の破壊が防止される。このようにして半導体装置１００はサージから保護される。   Next, the protection operation of the semiconductor device 100 when a surge is applied to the semiconductor device 100 will be described. When a surge is applied from the outside of the semiconductor device 100 to rapidly increase the voltage of the gate terminal 31 that is an input portion of the gate signal, a reverse bias voltage exceeding the breakdown voltage is applied to the diode 40. As a result, a reverse current flows from the gate terminal 31 to the emitter electrode 21, thereby suppressing an excessive increase in the voltage of the gate terminal 31. Therefore, since a rapid increase in the voltage of the gate electrode 30 is also suppressed, the gate insulating film of the IGBT 20 can be prevented from being broken. In this way, the semiconductor device 100 is protected from surge.

次に半導体装置１００のスクリーニング試験について説明する。この試験においては、上述したゲート信号の電圧よりも高い電圧がテスト端子３２に印加されることで、ゲート絶縁膜の信頼性が試験される。テスト端子３２はＩＧＢＴ２０のゲート電極３０に抵抗素子３３を介さずに接続されているので、抵抗素子３３による電圧降下をともなわずにゲート電極３０に高い電圧を印加することができる。これにより、スクリーニング試験に必要な高電圧をＩＧＢＴ２０のゲート電極３０に容易に印加することができる。またこの試験の際にテスト端子３２からエミッタ電極２１に流れる電流（図１の破線矢印）の経路において抵抗素子３３による電圧降下が生じるので、この電圧降下の分だけダイオード４０に印加される電圧が小さくなる。この結果、試験に起因したダイオード４０の破壊が防止される。   Next, a screening test of the semiconductor device 100 will be described. In this test, the reliability of the gate insulating film is tested by applying a voltage higher than the voltage of the gate signal described above to the test terminal 32. Since the test terminal 32 is connected to the gate electrode 30 of the IGBT 20 without the resistance element 33 interposed therebetween, a high voltage can be applied to the gate electrode 30 without causing a voltage drop due to the resistance element 33. Thereby, the high voltage required for the screening test can be easily applied to the gate electrode 30 of the IGBT 20. Further, in this test, a voltage drop due to the resistance element 33 occurs in the path of the current (broken arrow in FIG. 1) flowing from the test terminal 32 to the emitter electrode 21, so that the voltage applied to the diode 40 is equivalent to this voltage drop. Get smaller. As a result, destruction of the diode 40 due to the test is prevented.

次に第１および第２の比較例について、以下に説明する。
図２を参照して、第１の比較例の半導体装置２０１は、上記の半導体装置１００と異なり、抵抗素子３３およびテスト端子３２を有しない。半導体装置２０１のスクリーニング試験においては、エミッタ電極２１の電位を基準として、ゲート端子３１に高電圧が印加される。この結果、ダイオード４０に対して過度に高い逆方向バイアスが印加され、この結果生じる過電流（図２の破線矢印）によってダイオード４０が破壊することがある。これに対して本実施の形態の半導体装置１００によれば、抵抗素子３３（図１）による電圧降下によってダイオード４０に印加される電圧が分圧されるので、ダイオード４０の破壊を防止することができる。 Next, the first and second comparative examples will be described below.
Referring to FIG. 2, unlike the semiconductor device 100 described above, the semiconductor device 201 of the first comparative example does not have the resistance element 33 and the test terminal 32. In the screening test of the semiconductor device 201, a high voltage is applied to the gate terminal 31 with the potential of the emitter electrode 21 as a reference. As a result, an excessively high reverse bias is applied to the diode 40, and the resulting overcurrent (broken arrow in FIG. 2) may destroy the diode 40. On the other hand, according to the semiconductor device 100 of the present embodiment, the voltage applied to the diode 40 is divided by the voltage drop caused by the resistance element 33 (FIG. 1), so that the destruction of the diode 40 can be prevented. it can.

さらに図３を参照して、第２の比較例の半導体装置２０２は、比較例の半導体装置２０１のダイオード４０とエミッタ電極２１との間に、ＭＯＳスイッチ１５０が挿入された構成を有する。半導体装置２０２のスクリーニング試験においては、ＭＯＳスイッチ１５０の端子１５１にオフ信号が入力されることによって、ダイオード４０とエミッタ電極２１との間を流れる電流（図３の破線矢印）が遮断される。すなわち上述した過電流の発生が防止される。しかしながら、スクリーニング試験の際に端子１５１にオフ信号を入力しなければならず、作業が複雑となってしまう。またＩＧＢＴ２０として機能する半導体素子に加えて、ＭＯＳスイッチ１５０として機能する半導体素子を設けねばならず、この結果、半導体装置２０２の構成が複雑となり、また半導体装置２０２が大型化してしまったりすることがあり得る。   Further, referring to FIG. 3, the semiconductor device 202 of the second comparative example has a configuration in which a MOS switch 150 is inserted between the diode 40 and the emitter electrode 21 of the semiconductor device 201 of the comparative example. In the screening test of the semiconductor device 202, when an OFF signal is input to the terminal 151 of the MOS switch 150, the current (broken arrow in FIG. 3) flowing between the diode 40 and the emitter electrode 21 is interrupted. That is, the occurrence of the overcurrent described above is prevented. However, an off signal must be input to the terminal 151 during the screening test, which complicates the work. In addition to the semiconductor element functioning as the IGBT 20, a semiconductor element functioning as the MOS switch 150 must be provided. As a result, the configuration of the semiconductor device 202 becomes complicated, and the semiconductor device 202 may be enlarged. possible.

これに対して本実施の形態のスクリーニング試験においては、上記のようなオフ信号の入力が不要であるので、試験の作業を単純化することができる。またダイオード４０の保護のための素子が半導体素子ではなく単純な抵抗素子であるので、半導体装置２０２に比して半導体装置１００の構造をより単純化することができる。また小型の抵抗素子３３を用いることで、半導体装置２０２に比して半導体装置１００を小型化することができる。   On the other hand, in the screening test according to the present embodiment, the input of the off signal as described above is unnecessary, so that the test work can be simplified. In addition, since the element for protecting the diode 40 is not a semiconductor element but a simple resistance element, the structure of the semiconductor device 100 can be further simplified as compared with the semiconductor device 202. Further, by using the small resistance element 33, the semiconductor device 100 can be downsized as compared with the semiconductor device 202.

（実施の形態２）
図４〜図６を参照して、本実施の形態の半導体装置は、実施の形態１（図１）と同様の構成を有する。すなわち半導体装置は、実施の形態１と同様に、半導体基板９０と、ＩＧＢＴ２０と、ダイオード４０と、抵抗素子３３と、ゲート端子３１と、テスト端子３２とを有し、ＩＧＢＴ２０は、エミッタ電極２１と、コレクタ電極２２と、ゲート電極３０とを有する。またＩＧＢＴ２０は、半導体基板９０内に電流経路を有するように形成されており、具体的には、半導体基板９０を厚さ方向に貫通する電流経路を有する縦型ＩＧＢＴである。また本実施の形態の半導体装置は、ゲート絶縁膜５０と、層間絶縁膜５１と、オーバーコート膜５２と、ゲートパッド３１Ｐと、テストパッド３２Ｐとを有する。 (Embodiment 2)
4 to 6, the semiconductor device of the present embodiment has the same configuration as that of the first embodiment (FIG. 1). That is, the semiconductor device includes the semiconductor substrate 90, the IGBT 20, the diode 40, the resistance element 33, the gate terminal 31, and the test terminal 32, as in the first embodiment. And a collector electrode 22 and a gate electrode 30. The IGBT 20 is formed so as to have a current path in the semiconductor substrate 90. Specifically, the IGBT 20 is a vertical IGBT having a current path penetrating the semiconductor substrate 90 in the thickness direction. The semiconductor device of the present embodiment also includes a gate insulating film 50, an interlayer insulating film 51, an overcoat film 52, a gate pad 31P, and a test pad 32P.

ゲートパッド３１Ｐは、ゲート信号を入力するための配線３１Ｗ（図５）を半導体装置に接続するためのパッドである。テストパッド３２Ｐは、半導体装置のスクリーニング試験の際の高電圧印加に用いられるパッドである。   The gate pad 31P is a pad for connecting a wiring 31W (FIG. 5) for inputting a gate signal to the semiconductor device. The test pad 32P is a pad used for applying a high voltage during a screening test of a semiconductor device.

半導体基板９０は、ｎ- B層９１と、ｐB層９２と、ｎ+ E層９３と、ｎ+ B層９４と、ｐ+ C層９５（コレクタ層）とを有する。半導体基板９０のうちＩＧＢＴ２０が形成されている部分には、ｎチャネル型ＭＯＳ構造と、このＭＯＳ構造のドレイン側の上（図６における下方）に設けられたｐ+ C層９５とが形成されている。このＭＯＳ構造は、ｎ- B層９１と、ｐB層９２と、ｎ+ E層９３およびｎ+ B層９４とを有するｎｐｎ構造と、ゲート電極３０とゲート絶縁膜５０とから構成されている。 The semiconductor substrate 90 includes an n − B layer 91, a p B layer 92, an n + E layer 93, an n + B layer 94, and a p + C layer 95 (collector layer). In the portion of the semiconductor substrate 90 where the IGBT 20 is formed, an n-channel MOS structure and a p + C layer 95 provided on the drain side (downward in FIG. 6) of the MOS structure are formed. Yes. This MOS structure includes an npn structure having an n − B layer 91, a p B layer 92, an n + E layer 93 and an n + B layer 94, a gate electrode 30, and a gate insulating film 50. .

ダイオード４０（図５）は、ｎ型領域４０ｎおよびｐ型領域４０ｐを有する。ダイオード４０の降伏電圧は、ゲート端子３１に通常入力される電圧よりも高く、かつ、対策が必要なサージ電圧よりも低くなるようにされている。   The diode 40 (FIG. 5) has an n-type region 40n and a p-type region 40p. The breakdown voltage of the diode 40 is higher than the voltage normally input to the gate terminal 31 and lower than the surge voltage that requires countermeasures.

抵抗素子３３（図６）は、その一方端がゲート端子３１に、その他方端がテスト端子３２に接続されている。すなわちゲート端子３１およびテスト端子３２の間が抵抗素子３３を介して電気的に接続されている。   The resistance element 33 (FIG. 6) has one end connected to the gate terminal 31 and the other end connected to the test terminal 32. That is, the gate terminal 31 and the test terminal 32 are electrically connected via the resistance element 33.

ゲート絶縁膜５０は、半導体基板９０の主面（図５および図６における上面）の一部を覆っている。またゲート絶縁膜５０は、ゲート電極を有する一般的な半導体装置と同様、ゲート電極３０と半導体基板９０との間を隔てている。さらに本実施の形態においては、このゲート絶縁膜５０は、半導体基板９０とダイオード４０（図５）とを隔てる部分と、半導体基板９０と抵抗素子３３（図６）とを隔てる部分とを有する。すなわち、ゲート電極３０、ダイオード４０、および抵抗素子３３の各々が、ゲート絶縁膜５０を介して半導体基板９０上に配置されている。これにより、ゲート電極３０、ダイオード４０、および抵抗素子３３の各々を半導体基板９０から電気的に隔てるための構造が単純化されている。   The gate insulating film 50 covers a part of the main surface (the upper surface in FIGS. 5 and 6) of the semiconductor substrate 90. The gate insulating film 50 separates the gate electrode 30 and the semiconductor substrate 90 from each other as in a general semiconductor device having a gate electrode. Further, in the present embodiment, the gate insulating film 50 has a portion separating the semiconductor substrate 90 and the diode 40 (FIG. 5) and a portion separating the semiconductor substrate 90 and the resistance element 33 (FIG. 6). That is, each of the gate electrode 30, the diode 40, and the resistance element 33 is disposed on the semiconductor substrate 90 via the gate insulating film 50. Thereby, the structure for electrically separating each of the gate electrode 30, the diode 40, and the resistance element 33 from the semiconductor substrate 90 is simplified.

抵抗素子３３の材料の抵抗率は、ゲート端子３１およびテスト端子３２の各々の材料の抵抗率よりも大きく、これにより抵抗素子３３の電気抵抗が十分に高められている。このような抵抗率の大小関係は、たとえば、抵抗素子３３の材料がポリシリコンとされ、ゲート端子３１およびテスト端子３２の各々の材料が金属とされることによって容易に得られる。なぜならば、金属の抵抗率は一般に小さく、一方、ポリシリコンの抵抗率は不純物濃度を小さくすることによって大きくすることができるからである。   The resistivity of the material of the resistance element 33 is larger than the resistivity of the material of each of the gate terminal 31 and the test terminal 32, and thereby the electrical resistance of the resistance element 33 is sufficiently increased. Such a magnitude relationship of the resistivity is easily obtained, for example, when the material of the resistance element 33 is polysilicon and the material of each of the gate terminal 31 and the test terminal 32 is metal. This is because the resistivity of metals is generally small, while the resistivity of polysilicon can be increased by reducing the impurity concentration.

好ましくは、抵抗素子３３およびダイオード４０各々の材料がポリシリコンとされ、より好ましくはゲート電極の材料もポリシリコンとされる。これにより、用いられる材料がより統一されるので、半導体装置をより容易に製造することができる。なおポリシリコンは、導電型不純物を含んでもよく、導電型不純物の種類および濃度は、ダイオード４０、抵抗素子３３、およびゲート電極３０の間で互いに同一である必要はない。   Preferably, the material of each of the resistance element 33 and the diode 40 is polysilicon, and more preferably, the material of the gate electrode is also polysilicon. Thereby, since the material used is unified, a semiconductor device can be manufactured more easily. Polysilicon may contain conductive impurities, and the types and concentrations of the conductive impurities do not have to be the same among the diode 40, the resistance element 33, and the gate electrode 30.

上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。   Since the configuration other than the above is substantially the same as the configuration of the first embodiment described above, the same or corresponding elements are denoted by the same reference numerals, and description thereof will not be repeated.

なお上記各実施の形態における導電型が入れ替えられた構成、すなわちｐ型とｎ型とが入れ替えられた構成を用いることもできる。また半導体素子としてはＩＧＢＴと異なる素子が設けられてもよく、たとえばＭＯＳＦＥＴなどのＭＩＳＦＥＴ(Metal Insulator Semiconductor Field-Effect Transistor)が設けられてもよい。ＭＯＳＦＥＴの構造としては、たとえば実施の形態２におけるｐ+ C層９５（コレクタ層）が省略された構造を用いることができる。 Note that a configuration in which the conductivity types in the above-described embodiments are interchanged, that is, a configuration in which p-type and n-type are interchanged can also be used. Further, as the semiconductor element, an element different from the IGBT may be provided, for example, a MISFET (Metal Insulator Semiconductor Field-Effect Transistor) such as a MOSFET may be provided. As the structure of the MOSFET, for example, a structure in which the p + C layer 95 (collector layer) in the second embodiment is omitted can be used.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

２０ 半導体素子、２１ エミッタ電極（第１の主電極）、２２ コレクタ電極（第２の主電極）、３０ ゲート電極、３１ ゲート端子、３２ テスト端子、３３ 抵抗素子、４０ ダイオード、５０ ゲート絶縁膜、９０ 半導体基板、１００ 半導体装置。   20 Semiconductor element, 21 Emitter electrode (first main electrode), 22 Collector electrode (second main electrode), 30 Gate electrode, 31 Gate terminal, 32 Test terminal, 33 Resistance element, 40 Diode, 50 Gate insulating film, 90 Semiconductor substrate, 100 Semiconductor device.

Claims (6)

半導体基板と、
前記半導体基板に形成され、第１および第２の主電極と、前記半導体基板上にゲート絶縁膜を介して設けられたゲート電極とを有する半導体素子と、
前記半導体基板上に設けられた、前記半導体素子をスイッチングするためのゲート信号を受けるためのゲート端子と、
前記半導体基板上に設けられたダイオードと、
前記半導体基板上に設けられ、前記ゲート電極に電気的に接続されたテスト端子と、
前記半導体基板上に設けられ、前記ゲート端子および前記テスト端子の間を互いに電気的に接続する抵抗素子とを備え、
前記ダイオードは、前記ゲート信号の前記ゲート端子から前記第１の主電極に向かう方向の伝搬が逆方向電流となるような向きで前記ゲート端子および前記第１の主電極の間を互いに電気的に接続し、
前記ゲート電極、前記ダイオードおよび前記抵抗素子はポリシリコンにより形成され、前記ゲート電極のポリシリコンと前記ダイオードのポリシリコンと前記抵抗素子のポリシリコンとに含まれる導電性不純物の種類および濃度は互いに同一ではない、半導体装置。 A semiconductor substrate;
A semiconductor element formed on the semiconductor substrate and having first and second main electrodes and a gate electrode provided on the semiconductor substrate via a gate insulating film;
A gate terminal provided on the semiconductor substrate for receiving a gate signal for switching the semiconductor element;
A diode provided on the semiconductor substrate;
A test terminal provided on the semiconductor substrate and electrically connected to the gate electrode;
A resistive element provided on the semiconductor substrate and electrically connected between the gate terminal and the test terminal ;
The diode is electrically connected between the gate terminal and the first main electrode in such a direction that propagation of the gate signal in the direction from the gate terminal toward the first main electrode becomes a reverse current. connection,
The gate electrode, the diode, and the resistance element are formed of polysilicon, and the types and concentrations of conductive impurities contained in the gate electrode polysilicon, the diode polysilicon, and the resistance element polysilicon are the same. Not a semiconductor device. 前記抵抗素子の材料の抵抗率は、前記ゲート端子および前記テスト端子の各々の材料の抵抗率よりも大きい、請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein a resistivity of a material of the resistance element is larger than a resistivity of a material of each of the gate terminal and the test terminal. 前記ゲート絶縁膜は前記ダイオードおよび前記半導体基板の間を隔てる部分を含む、請求項１または２に記載の半導体装置。 The gate insulating layer has a portion separating between the diode and the semiconductor substrate, a semiconductor device according to claim 1 or 2. 前記ゲート絶縁膜は前記抵抗素子および前記半導体基板の間を隔てる部分を含む、請求項１〜３のいずれか１項に記載の半導体装置。 The gate insulating layer has a portion separating between the resistive element and the semiconductor substrate, a semiconductor device according to any one of claims 1-3. 前記半導体素子は電力用半導体素子である、請求項１〜４のいずれか１項に記載の半導体装置。 The semiconductor device is a power semiconductor device, the semiconductor device according to any one of claims 1-4. 前記半導体素子は、前記第１の主電極としてのエミッタ電極と、前記第２の主電極としてのコレクタ電極とを有する絶縁ゲート型バイポーラトランジスタである、請求項１〜５のいずれか１項に記載の半導体装置。 The semiconductor device includes an emitter electrode as said first main electrode, an insulated gate bipolar transistor having a collector electrode as said second main electrode, according to any one of claims 1 to 5 Semiconductor device.
JP2010107413A 2010-05-07 2010-05-07 Semiconductor device Active JP5618613B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010107413A JP5618613B2 (en) 2010-05-07 2010-05-07 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010107413A JP5618613B2 (en) 2010-05-07 2010-05-07 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2011238690A JP2011238690A (en) 2011-11-24
JP5618613B2 true JP5618613B2 (en) 2014-11-05

Family

ID=45326371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010107413A Active JP5618613B2 (en) 2010-05-07 2010-05-07 Semiconductor device

Country Status (1)

Country Link
JP (1) JP5618613B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5868834B2 (en) * 2012-11-28 2016-02-24 株式会社東芝 Semiconductor device
JP6351547B2 (en) * 2015-06-18 2018-07-04 三菱電機株式会社 Power semiconductor device and method for manufacturing power semiconductor device
JP6665457B2 (en) * 2015-09-16 2020-03-13 富士電機株式会社 Semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2550703B2 (en) * 1989-04-28 1996-11-06 日本電装株式会社 Semiconductor device
JPH0567661A (en) * 1991-09-10 1993-03-19 Nippondenso Co Ltd Power semiconductor device
JP3911566B2 (en) * 1998-01-27 2007-05-09 富士電機デバイステクノロジー株式会社 MOS type semiconductor device

Also Published As

Publication number Publication date
JP2011238690A (en) 2011-11-24

Similar Documents

Publication Publication Date Title
JP5589052B2 (en) Semiconductor device
JP5757101B2 (en) Super junction semiconductor device
JP4807768B2 (en) Power transistor device and power control system using the same
JP4765252B2 (en) Semiconductor device with temperature detection function
JP6341331B2 (en) Semiconductor device and manufacturing method of semiconductor device
KR101742447B1 (en) Semiconductor device
JP6610114B2 (en) Semiconductor device and manufacturing method of semiconductor device
US7919818B2 (en) Semiconductor device
JP6218462B2 (en) Wide gap semiconductor device
US9865586B2 (en) Semiconductor device and method for testing the semiconductor device
TWI659611B (en) Semiconductor device
JP5618613B2 (en) Semiconductor device
US10256232B2 (en) Semiconductor device including a switching element and a sense diode
JP2018006360A (en) Semiconductor device
KR102158458B1 (en) Semiconductor device
JP2007287919A (en) Semiconductor device with temperature detection function
JP6774529B2 (en) Semiconductor devices and semiconductor modules
JP2010199149A (en) Semiconductor device
US4727405A (en) Protective network
JP2009146977A (en) Semiconductor device
JP3187773B2 (en) Semiconductor device with input protection element
JP5102011B2 (en) Semiconductor device
JP2021002683A (en) Semiconductor device and semiconductor module
JP2722453C (en)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140819

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140916

R150 Certificate of patent or registration of utility model

Ref document number: 5618613

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250